JP5597635B2 - 部分放電モニター - Google Patents

Description

本発明は、高圧電気系統または電力系統に関し、特に、高圧電気系統または電力系統における部分放電をモニタリング(monitoring、監視)するための方法およびデバイスに関する。

高電圧の、典型的には三相の電気系統または電力系統の絶縁は、しばしば、その中で生じるインパルスに影響されやすい。これらのインパルスは、典型的には、高圧の電気系統または電力系統内の不均質な境界（例えば、ケーブルの絶縁体中の隙間(gap)といったもの）を越える放電に起因する。これらの放電は、しばしば、高圧電気絶縁体内での部分放電であることが理解されるであろう。

従って、本発明の目的は、少なくとも、高圧の三相の電気系統内または電力系統内で発生する部分放電をモニタリングまたは検出するための方法およびシステムを提供することである。

本発明の第一の態様によれば、電気系統内で生じる部分放電をモニタリングする方法が提供され、当該方法は、
低トリガーレベルおよび高トリガーレベルを規定することを有し、該低トリガーレベルおよび該高トリガーレベルは電気パルスについての振幅レベルであって、該高トリガーレベルは低トリガーレベルよりも高い振幅であり、
マイナータイムフレームの期間を規定することを有し、
マイナータイムフレーム内でのパルスの発生について、電気系統の少なくとも１つの位相をモニタリングすることを有し、
マイナータイムフレーム内において電気系統内で生じるパルスのピーク振幅を検出することを有し、
検出されたパルスの前記ピーク振幅が、前記の低い方のトリガーレベルおよび／または前記の高い方のトリガーレベルを超えているか否かを特定することを有し、
パルスの前記ピーク振幅が、低い方のトリガーレベルおよび／または高い方のトリガーレベルを超えているならば、パルス番号を該パルスに割り当てることを有し、
該パルスに関連付けられた該パルス番号がマイナータイムフレーム内の予め定められたパルス数の閾値よりも小さいならば、該パルスまたはそれに関連する情報を捕獲(capturing、キャプチャー）することを有し、
移動タイムトリガー(moving time trigger)オフセットを次のように適用することを有し：
パルスが前記の低トリガーレベルを超えているが前記の高トリガーレベルを超えておらず、かつ、該パルス番号が所定のパルス数と等しいならば、これが生じたマイナータイムフレーム内の時間値を記録し、かつ、それに続く次のマイナータイムフレーム内の該時間値が過ぎるまで、前記の低トリガーレベルを超えるが前記の高トリガーレベルを超えないパルスの捕獲を停止すること、および、
該移動タイムトリガーオフセットの値が該次のマイナータイムフレームの値と等しくなった後に、該移動タイムトリガーオフセットの時間値をゼロにリセットし、前記の低トリガーレベルのみを超えるパルスについて、該次のマイナータイムフレームに対してパルスの捕獲を開始すること、および、
当該方法は、
捕獲されたパルスをメモリデバイスに保存することを有する。

当該方法は、パルス数の閾値を選択することを有していてもよく、該パルス数の閾値は、マイナータイムフレーム内で捕獲されるパルスの最大数である。

パルス番号をパルスに割り当てることが、パルス数計数器をインクリメント（増加）させることを有し、それにより、マイナータイム内の低い方のトリガーレベルおよび／または高い方のトリガーレベルを超えるパルスの数を追跡し続けることを有していてもよいことが理解される。

当該方法は、前回のサイクルで移動タイムトリガーオフセットが停止した時点において、次のサイクルのパルスを捕獲することを有していてもよい。

当該方法は、パルスまたはそれに関連する情報を、低レベル事象または高レベル事象として捕獲することを有していてもよく、該低レベル事象は、パルスのピーク振幅が前記の低い方のトリガーレベルを超えるが高い方のトリガーレベルを超えない場合に発生すると判断され、高レベル事象は、パルスのピーク振幅が低トリガーレベルおよび高トリガーレベルの両方を超える場合に発生するとそれぞれ判断される。

当該方法は、さらに、
サンプルポイントにおける現在のパルスのピーク振幅が、前回のサンプルのピーク振幅よりも下回るならば、タイマーをスタートさせ、かつ、前回のパルスのピーク振幅および符号を保存することを有し、かつ、
タイムアウト期間(timeout period)の間に、現在のパルスのピーク振幅が、前回のパルスの保存されたピーク振幅よりも大きいならば、前記タイマーをリセットし、新たなタイムスライス期間を開始することを有していてもよい。

本発明の第二の態様によれば、三相電気系統内で生じる部分放電をモニタリングするためのデバイスが提供され、
当該デバイスは、
該電気系統内に生じるパルスのピーク振幅を検出するためのピーク検出器を有し、
トリガーモジュールを有し、
該トリガーモジュールは、検出されたパルスのピーク振幅が、低い方のトリガーレベルおよび／または高い方のトリガーレベルを超えるか否かを特定するように構成されており、ここで、該低トリガーレベルおよび該高トリガーレベルは、電気パルスについての振幅レベルであって、該高トリガーレベルは該低トリガーレベルよりも高い振幅であり、
該トリガーモジュールは、パルスの前記ピーク振幅が、低い方のトリガーレベルおよび／または高い方のトリガーレベルを超えているならば、パルス番号を該パルスに割り当てるように構成されており、
該トリガーモジュールは、該パルスに関連付けられた該パルス番号がマイナータイムフレーム内の予め定められたパルス数の閾値よりも小さいならば、該パルスまたはそれに関連する情報を捕獲するように構成されており、
かつ、
当該デバイスは、
データベースを有し、該データベースには、トリガーモジュールによって捕獲された、複数のパルスまたはそれに関連する情報が保存される。

当該デバイスは、移動タイムトリガーオフセットを少なくとも適用するように構成されたプロセッサーを含んでもよい。従って、このプロセッサーは、パルスのピーク振幅が低トリガーレベルを超えているが高トリガーレベルを超えておらず、かつ、パルス番号が予め定められたパルス数の閾値と等しくなっているマイナータイムフレームにおける、該マイナータイムフレーム内の時間値を記録するように構成されていてもよく、
それに続く次のマイナータイムフレーム内の該時間値が過ぎるまで、前記の低トリガーレベルを超えているが前記の高トリガーレベルを超えていないピーク振幅を有するパルスについて、該パルスまたはそれに関連する情報の捕獲を停止するように構成されていてもよく、かつ、
該移動タイムトリガーオフセット値が該次のマイナータイムフレームの値と等しくなった後に、該移動タイムトリガーオフセットの時間値をゼロにリセットし、前記の低トリガーレベルのみを超えるピーク振幅を有するパルスについて、該次のマイナータイムフレームに対してパルスの捕獲を開始するように構成されていてもよい。

当該デバイスは、ベクトルをデカルト座標から極座標に変換するように構成された、座標変換モジュールを、必要に応じて有していてもよい。

図１は、例示的な実施形態に従った部分放電モニタリング(partial discharge monitoring)（ＰＤＭ）デバイスの概略的なインターフェイス・ダイヤグラム（接続線図）を示しており、当該ＰＤＭシステムは、高圧の三相の電気系統または電力系統にインターフェイス(interfacing、相互接続)されている。 図２は、典型的な放電パルスのグラフ表示を示している。 図３は、図１に示されたシステムの１つのセンサーとインターフェイスすることが可能なＰＤＭデバイスの、機能ブロックダイヤグラムを示している。 図４は、図３のＰＤＭデバイスをより詳細に示した、概略的なブロックダイヤグラムを示している。 図５は、図４のＰＤＭデバイスの一部をより詳細に示した、概略的なインターフェイス・ダイヤグラムを示している。 図６は、例示的な実施形態に従った方法のフローダイヤグラム（流れ図）を示す図である。

以下の説明において、説明を目的として、本開示の実施例の完全な理解を提供するために、多数の具体的詳細が示される。しかし、本開示が、これらの具体的な詳細なしに実施され得ることは、当業者に明らかであろう。

図１を参照すると、部分放電モニタリング（ＰＤＭ）デバイス１０が、図２に示されたものと同様のタイプの部分放電パルスについて、系統１２をモニタリングするために、入力マルチプレクサ(input multiplexor)１４を通じて、高圧の電気系統または電力分配系統１２（例えば三相電力供給分配系統）に、情報伝達可能なように連結されている。次に該マルチプレクサは、複数のセンサー１６によって、系統１２に接続されている。各センサー１６は、典型的には、グラウンド（接地）へのキャパシターと抵抗器、即ち換言すれば、単極のハイパスフィルターの形態となっている。例示的な実施形態では、一対のセンサー１６が、三相電力系統１２の各位相１、２、３のために設けられ、その結果、マルチプレクサ１４への６つの入力が存在している。１位相当たり２つのセンサー１６が既知の距離で分離されていることで、パルスの移動方向をモニタリングすることによってソースのポジションを示すことが可能となっている。

単相で使用する部分放電モニタリング（ＰＤＭ）デバイス１０の例示的な実施形態が、図３に示されている。該ＰＤＭデバイス１０は、単一入力モジュール(single input module)であり、これは典型的には、６つのセンサー１６のいずれか１つからの入力を受けるように配置されることに留意されたい。以下により詳細に説明するように、該デバイス１０は、電源(mains)サイクル中の事象の全てを捕獲(capture、キャプチャー）するわけではないが、あるサイクル中の全ての事象のピクチャを漸次構築する。

説明を容易にするため、本明細書では、２つのタイムフレームを規定する。１つ目はタイムスライス(time slice)であり、２つ目はマイナータイムフレーム(minor time frame)である。タイムスライスは、８０μｓのタイムフレームであり、これは、接続されたコンピューターが生成する散布プロット(scatter plot)にてデータを示すための時間解像度である。他方、マイナータイムフレームは、２０ｍｓのタイムフレームであり、５０Ｈｚでの１サイクルに等しい。従って、マイナータイムフレームは典型的に、２５０のタイムスライスからなることになる。

例示的な実施形態では、ＰＤＭデバイス１０のパルス特徴には、２５０ＭＨｚの最大周波数、４μｓの最大パルス長、および約１０ｎｓの最小立ち上がり時間が含まれる。

図３を参照すると、当該ＰＤＭデバイス１０は、該デバイス１０が実行する機能的タスクに対応した、複数の構成要素またはモジュールを含んでいる。これに関して、明細書の文脈における「コンポーネント」または「モジュール」は、コードの識別可能な部分、コンピューターによるまたは実行可能な指示、データ、或いは特定の機能、演算、処理または手順を達成するための計算オブジェクトを含むことが理解されよう。コンポーネントまたはモジュールは、ソフトウェアに実装される必要はなく、コンポーネントまたはモジュールは、ソフトウェア、ハードウェア、またはソフトウェアおよびハードウェアの組み合わせに実装されてもよい、ということになる。さらに、コンポーネントまたはモジュールは、必ずしも１つのデバイスに統合される必要はなく、複数のデバイスを越えて広がっていてもよい。

特に、当該ＰＤＭデバイス１０は、電気系統１２中に発生するパルスのピーク振幅を検出するための、ピーク検出器２０を含む。該ピーク検出器２０は、パルス内の最大振幅を特定(determine)し、それを、確認フラグ(valid flag)と共に、当該ＰＤＭデバイス１０のトリガーモジュール２２へと送る（以下により詳細に説明する）。

ピーク検出器２０は、事実上、ピーク追跡アーキテクチャ(peak tracking architecture)である。もし、サンプルポイントでの大きさが、前回のサンプルの大きさよりも小さいならば、タイマーがスタートされ、前回のサンプルの大きさおよび符号が保存される。もし、タイムアウト期間の間に、現在の大きさが保存された値よりも大きいならば、大きさおよび符号が保存され、タイマーがリセットされ、新たなタイムアウト期間が開始される。タイマーがタイムアウト（時間切れ）したとき、確認ピーク(valid peak)は、ピーク確認フラグを表明(asserting)することによって、宣言(declare)されることになる。

こうして、ピーク検出器２０はパルスのピークを検出し、これらを、情報伝達可能なように連結されている、当該ＰＤＭデバイス１０のトリガーモジュール２２へと送る。

トリガーモジュール２２は、電気系統中に発生するパルスのピーク振幅を、高トリガーレベルおよび低トリガーレベルと比較するように構成されている。これらのトリガーレベルは、当該デバイス内で設定され、かつ、トリガーモジュール２２にアクセスすることによって、時折リセットすることができる。例示的な実施形態では、低トリガーレベルは２０ｍＶであり得、高トリガーレベルは１００ｍＶであり得る。

当該デバイス１０は、高トリガーレベルを上回るピーク振幅を有する全てのパルスを捕獲するために配置され、低トリガーレベルを上回るが高トリガーレベルを下回るピーク振幅を有する所定数のパルスを捕獲するためにも配置される。

パルスの捕獲には、パルスを示す情報またはパルスに関連する情報を捕獲することが含まれることが理解されよう。

当該ＰＤＭデバイス１０はまた、データベースまたはデータ記憶装置(data store)２４の形態になったメモリーを含み、ここに、多数の捕獲されたパルスが保存される。当該デバイス１０は、タイムトリガーオフセットを低トリガーレベルに適用するように構成される。従って、トリガーモジュール２２は、前回のサイクルでタイムトリガーオフセットが停止したポイントにおいて、次のサイクルにあるパルスを捕獲するように構成される。

図４および５に転じると、当該ＰＤＭデバイス１０は、典型的には、フィールドプログラマブルゲートアレイ(field programmable gate array)（ＦＰＧＡ）の形態になったプロセッサー３０を含む。１つの例示的な実施形態では、ピーク検出器２０およびトリガーモジュール２２は、プロセッサー３０中に備えられたコンポーネントまたはモジュールであることに留意されたい。

当該ＰＤＭデバイス１０は、典型的には、商用電源式(mains powered)であって、従って、ゼロ交差(zero crossing)検出器３２は、ＰＤＭデバイス１０内に含まれる。ゼロ交差モジュール３２は、マイナータイムフレームに対する基準時間を提供する。典型的には、負から正への移行のみが検出される。

１つの例示的な実施形態では、当該ＰＤＭデバイス１０は、図４に示されるような全てのコンポーネントを含む単一のプリント基板(printed circuit board)（ＰＣＢ）として実施される。或いは、当該ＰＤＭデバイス１０は、２つ以上のＰＣＢ間で分配されてもよく、例えば、１つのＰＣＢは、入力保護３４、緩衝増幅器(buffer amplifier)３６、リレー３８、および、リレードライバ４０（全て以下で述べる）を含む。その場合、第二のＰＣＢは、信号処理ハードウェア全体からなるであろう。

上記のように、当該ＰＤＭデバイス１０は、入力保護モジュール３４を含んでいる。該入力保護モジュール３４は、センサー１６からの入力に乗った高エネルギースパイクからの過剰電圧と過剰電流の両方の保護を、ＰＤＭデバイス１０の電子機器に提供する。入力保護モジュールは、典型的には、急速な２００Ｖの過渡現象に耐えることができる。

当該ＰＤＭデバイス１０はさらに、電子機器へのインターフェイスに高入力インピーダンスを提供するために、アナログバッファまたは緩衝増幅器３６を含んでいる。

ただ１つのチャンネルを１つしか持たない信号処理ハードウェアに起因して、６つの入力のうち１つを、信号処理ハードウェアへの入力として選択する必要があろう。これは、リレー３８およびリレードライバ４０によって行なわれる。例示的な実施形態では、ＶＨＦリレーはスイッチとして使用されている。

リレードライバ４０が、プロセッサー３０からの制御信号を、リレー３８を切り替えるのに適したレベルに変換するということは、理解されよう。

当該ＰＤＭデバイス１０は、典型的には、例えば以下のパラメータの、アンチエイリアスフィルタ４２を含む：
・通過帯域(Passband)：２５０ＭＨｚ
・通過帯域リップル：±０．５ｄＢ
・阻止帯域(Stopband)：３７５ＭＨｚ以上
・阻止帯域減衰(Stopband attenuation)：６０ｄＢ

当該ＰＤＭデバイス１０は、アナログからデジタルへのコンバーター(analogue to digital converter)（ＡＤＣ）４４を含む。該ＡＤＣ４４は、８００Ｍｓｐｓでのサンプリングを可能にする。実際には、これは、当該ＰＤＭデバイス１０が１Ｇｓｐｓの８ビットデバイスであることを意味する。サンプリングレート(sampling rate、サンプリング速度)は、最大周波数入力および最小立ち上がり時間と釣り合うべきであることを、ここで述べる必要がある。一般に、信号の最大周波数内容は、０．４＊Ｆ_ｓ以下であり、Ｆ_ｓはサンプリング周波数である。従って、当該ＰＤＭデバイス１０については、最小サンプリング周波数は６２５ＭＨｚであり、これは、８００ＭＨｚの上記サンプリング周波数を、非常に適切なものにする。

シリアルフラッシュ４６は、プロセッサー３０のためのファームウェアデータを保存するのに必要な不揮発性メモリである。

示された実施形態では、当該ＰＤＭデバイス１０は、１０／１００ローカルエリアネットワーク（ＬＡＮ）出力４８を含んでいる。

また、フィールドアップグレードモジュール５０が、当該ＰＤＭデバイス１０に備えられていてもよい。該モジュール５０は、フィールドでのプロセッサー３０のファームウェアのアップデートを可能にする機能性を提供する。新しいプログラムは、典型的には、ＬＡＮ４８を通じてユニットに転送される。新しいデータは、ＳＲＡＭ５２に一時的に保存され、一旦全てのデータが転送されると、複雑なプログラム可能なロジックデバイス（ＣＰＬＤ）５４が、該シリアルフラッシュ４６の再プログラミングに取り組むであろう。

クロック５６が必要であることは理解されるだろう。該クロック５６は、２つのクロック、即ち、ＡＤＣ４４のための８００ＭＨｚのクロックと、プロセッサー３０のための２００ＭＨｚのシステムクロックとを含んでいる。

電源供給ユニット(power supply unit)（ＰＳＵ）５８は、当該ＰＤＭデバイス１０内の必要なＤＣ電圧を全て供給するように電圧コンディショニングを備えている。該ＰＳＵ５８への入力は、１１０Ｖまたは２３０Ｖでの標準的な商用電源供給(mains supply)である。例示的な実施形態では、ＰＳＵ５８は、広いリセット信号をＰＤＭデバイス１０に提供する。

図５を参照してプロセッサー３０をより詳細に考察すると、該プロセッサー３０は、既に記載した複数のコンポーネントまたはモジュールをも含むことに留意されたい。ピーク検出器２０、トリガーモジュール２２、および、データベース２４に加えて、該プロセッサー３０は、ＡＤＣ４４とインターフェイスを取るための、ＡＤＣインターフェイス６０をもまた含んでいる。

ＡＤＣ４４は、プロセッサー３０へのデータ速度(data rate)を減じるための、あるレベルの多重分離(de-multiplexing)を提供する。典型的には、これは２：１分離(de-mux)であり、これは、２つのサンプルが、収集されかつプロセッサー３０に平行に転送されることを意味し、よって、該プロセッサー３０が見るデータ速度は、ＡＤＣサンプル速度の半分である。８００Ｍｓｐｓの上記サンプリングレートを考慮すると、これは、プロセッサー３０が、４００Ｍｓｐｓでデータを受け取ることを意味する。しかし、本例示的な実施形態では、プロセッサー３０のシステムクロック速度が４００ＭＨｚであることはほぼなく、典型的には２００ＭＨｚである。従って、ＡＤＣインターフェイス６０は、プロセッサー３０内のさらなるレベルの多重分離を提供し、その結果、当該ＰＤＭデバイス１０の残部への入力が、システムクロック速度での入力となるであろう。

プロセッサー３０は、また、ＤＣ成分を除去するためのフィルタ６２をも含んでいる。また、入力信号の大きさ(magnitude)および位相をサンプル毎に特定するために、入力データは、典型的には、解析的信号（複素数(complex)）に変換される。

フィルタ６２の出力は、複素数信号のＩ成分およびＱ成分であることに留意すべきである。

プロセッサー３０は、座標変換モジュール６４を含んでいる。該座標変換モジュール６４は、ベクトルを、デカルト(Cartesian)座標から極座標の形式（大きさと位相）へと変換するように構成されている。

プロセッサー３０に備えられるピーク検出器モジュール２０は、既に詳細に説明した。他方、トリガーモジュール２２は、さらなる説明が必要である。

余談として、トリガーレベルは、コンピューターを通じてユーザーが設定することが可能であるが、デフォルト値が典型的に備えられていることに留意されたい。例示的な実施形態では、低レベルトリガーが、マイナータイムフレーム中の全ての事象の捕獲を可能にするように使用され得る。本明細書の文脈において、「事象(event)」は、パルスの発生を含むと理解されることに留意すべきである。これに関して、低レベルの事象は、パルスの大きさが低い方のトリガーレベルを超えるが、高い方のトリガーレベルを超えない場合に発生すると判断され、他方、高レベルの事象は、パルスの大きさが両方のトリガーレベルを超える場合に発生すると判断される。

上記のように、全てではないがそれらのうちの予め定められた数の事象が、単一のマイナータイムフレーム内で捕獲される。とりわけ、最大値が捕獲される。これは、１以上の任意の数であり得る。この場合、１サイクル当たり１０の低レベル事象および１０の高レベル事象が捕獲される。高レベル事象について、マイナータイムフレームの間に一度最大値が上回ると、捕獲は、次のマイナータイムフレームの開始まで停止される。次の捕獲は、次のマイナータイムフレームの開始時に開始される。

低レベル事象について、トリガーホールドオフが典型的に、あるサイクル内での捕獲が、前回のサイクル内での捕獲が終了して１０の事象を捕獲したときに再開することを確実にするために提供される。

マイナータイムフレーム内の高レベル事象および低レベル事象の両方に関する最終的な捕獲は、１０のパルスが捕獲されたかどうかに関わりなく、マイナータイムフレームの終了時に終了することとする。

上記の例は、次のとおりである。マイナータイムフレーム（２０ｍＳ）の開始時に、タイマーがスタートする。タイマーがスタートした後に検出されるあらゆる低レベルパルス（それは、低レベルトリガーを超えるが高レベルトリガーを超えず、かつ、このマイナータイムフレームの間に発生するものである）が、最大のパルス数（例えば、１０パルス）になるまで捕獲される。

最大のパルス数が迅速に（例えば２０ｍｓ未満で）捕獲されるならば、捕獲はマイナータイムフレームの終了前に停止し、かつ、サイクル上の相対的な時間（捕獲が停止するときのタイマー値によって表わされる）が記録される。

捕獲は、前回のマイナータイムフレームから、相対的な時間（捕獲が停止するときのタイマーから記録された時間である）において、次のマイナータイムフレームの間の低レベルパルスのために、再開されるだけである。この相対的なタイムオフセットの後に発生する次のパルス（低い方のトリガーレベルを超えるが高レベルトリガーは超えない）が、次いで記録される。

このプロセスは、タイマー値がマイナータイムフレームの長さの値と等しくなるまで、１０パルスの集合の捕獲のために繰り返される。これを、移動タイムトリガーオフセット(moving time trigger offset、ムービング タイム トリガー オフセット)と呼ぶ。

タイマー値がマイナータイムフレームの値と非常に近い場合、少数のパルスのみ（例えば１０未満）が捕獲される場合がある。これは、マイナータイムフレームの終了時に捕獲が停止し、タイマーがリセットされて再度スタートし、低いほうのトリガーレベルを再度超えたときにのみ、パルスの捕獲が再開されるからである。

低レベルトリガーおよび高レベルトリガーを超えるパルスについては、与えられたマイナータイムフレームの間に、低レベルトリガーおよび高レベルトリガーの両方を超える該パルスは繰り返し捕獲され保存される。それは、予め定められたマイナータイムフレーム（例えば、２０ｍｓ）において捕獲されたそのようなパルスの最大数を超えない限りおこなわれる。例示的な実施形態では、高トリガーレベルを超えて捕獲されるべきパルスの最大数は、１マイナータイムフレーム当たり１０である。このシナリオと上記シナリオとの間の差異は、一旦１０のパルスが捕獲されると、次のマイナータイムフレームまでさらなるパルスが捕獲されない点である。低レベルトリガーおよび高レベルトリガーの両方を超えるパルスの捕獲には、移動タイムトリガーオフセットは適用されない。

例示的な実施形態では、デフォルトの低トリガーレベルは、大まかに言って２０ｍＶの入力レベルであり得、他方、デフォルトの高トリガーレベルは、大まかに言って１００ｍＶの入力レベルであり得る。

トリガーモジュール２２は、ピーク検出器２０からの確認出力(valid output)を、上記２つのトリガーレベルに対して比較するように構成される。低トリガーレベルに対する比較は、低トリガーイネーブル信号(low trigger enable signal)が表明される場合にのみ行なわれる。

トリガーレベルを上回る事象が発生すると、記録番号、そのデータが低トリガーからのものであるか高トリガーからのものであるかに関する指標(indication)、および、タイムスタンプが、当該ＰＤＭデバイス１０のデータベースまたはデータ記憶装置２４に転送される。さらに、データ記憶信号(data store signal)が、データベース２４中の適切なメモリースロット内への生データの保存を開始するように表明される。例示的な実施形態では、事象を包含する生データの典型的には４μｓに相当する量が、データベース２４中に捕獲される。捕獲されたデータは、事象の立ち上がり時間を捕獲するために、プリトリガー(pre-trigger)データをも含むことが好ましい。例えば、１００ｎｓの最大立ち上がり時間では、〜１５０ｎｓのプリトリガーデータが捕獲される。

マイナータイムフレームの終了時において、捕獲されたデータと保存されたデータは、必要に応じて、ホストコンピューター１８に転送される。これにより、転送されたデータは、捕獲された各事象について、タイムスタンプ（これは、トリガー事象がその内部で発生したタイムスライスである）を含むことになる。この時点で、各マイナータイムフレームの終了時に転送されたデータの量は、典型的には６４０２０バイトであり、２５．６０８Ｍビット／秒のデータ転送速度と等しいことに留意すべきである。この計算は、以下のパラメータに基づく：
・パルス長：４μｓ、
・サンプリングレート：８００Ｍｓｐｓ、
・データ幅：１サンプル当たり１バイト、
・事象の数：２０、
・タイムスタンプ幅：１バイト。
従って、このデータ転送速度は、ＬＡＮ４８の範囲内である。

好ましい例示的な実施形態では、２つの記録計数器(record counter、レコードカウンター)がデータベース２４内に保持され、一方は高レベル事象のためであり、他方は低レベル事象のためである。ある事象タイプのための計数器が最大値（この場合１０であるが、１以上の任意の値であり得る）に達した場合、そのタイプのさらなる事象は処理されなくなる。さらに、低レベル事象のための記録計数器が予め定められた数または最大値に達した場合、制御ロジック内に保持されたトリガーホールドオフ（トリガー禁止）時間と、レジスターモジュール２６（図５）とがアップデートされ、その結果、その次のマイナータイムフレームにおいて、前回のマイナータイムフレーム中の処理が終了した時間から、低レベル事象のその処理が再開できる。各マイナータイムフレームの開始時において、記録計数器は、必要に応じてゼロにリセットされる。事象が低レベルトリガーおよび高レベルトリガーの両方を超える場合、その事象は、高レベル事象としてのみ記録されることが理解されよう。

この場合では、２０個の事象（即ち、１０個の低レベル事象と、１０個の高レベル事象）からの生データを保存するのに十分なメモリが、データベース２４に備えられる。また、各記録について、その記録のタイムスタンプを保存するために、１バイトのメモリが設けられる。上記説明に従えば、生データを保存するために利用可能なデータベース２４中のメモリは、典型的には３２００バイトであり得る。データベース２４はデュアルバンクにされてもよく、その結果、一方のバンクをマイナータイムフレームの間にアップデートでき、他方のバンク中のデータがホストコンピューター１８に転送される。これは、２０個のトータルの事象の数について、１２８０４０バイトのメモリが利用可能であることを意味する。

当該ＰＭＤデバイス１０への入力データは、ピーク検出器２０を通す待ち時間(latency)を許容するのに十分に遅延される必要があることに留意すべきである。実際、この遅延は、典型的には、データベース２４内にプリトリガー情報を保存するための待ち時間よりも、僅かに短い。データ保存の開始は、トリガーモジュール２２からの保存データ信号の立ち上がりの端部(rising edge)である。

複数のレジスター６６が利用可能であり、このレジスター６６は、制御ロジック６６によってセットされるように構成される。表１は、備えられるレジスターセットを全体的に示している。

例示的な実施形態では、ホストコンピューター１８は、低トリガー(loTrigger)、高トリガー(hiTrigger)、入力選択(inputSelect)、および、オフセット(offset)の各レジスターを変更するように操作可能である。他のレジスターは、典型的には、既に述べたように、制御ロジック６６によって設定される。

２つのトリガーレジスター（低トリガーと高トリガー）は、低レベル事象および高レベル事象のためにトリガーレベルを設定するために使用される。これらは、当該ＰＤＭデバイス１０の起動時のデフォルト値に設定されるであろう。

２つのタイマーレジスター（タイムスライスとタイマー）は、１０番目の低レベル事象が発生した時間を現在のマイナータイムフレーム中に保持し、かつ、低レベル事象に必要なトリガーホールドオフを実行するように使用される。

入力選択レジスターは、モニタリングされる入力の数を含んでいる。

このoffsetレジスターは、当該ＰＤＭデバイス１０に供給する位相（１、２または３のいずれか。図１を参照）のゼロ交差と、モニタリングされる位相との間のオフセットを含んでいる。このレジスター中に保存された値は、典型的には、多数のクロックサイクルである。

gprレジスターは、ファームウェアを制御するための多数のビットを備えている。例えば次のとおりである：
ビット０：低トリガー イネーブル(Low trigger enable、低トリガー可能)−低レベルのトリガリングが可能にされるときに表明される、
ビット１：ＳＲＡＭへの書き込み−コンフィギュレーションデータがＳＲＡＭ５２に書き込まれるときに表明される、
ビット２：フラッシュへの書き込み−コンフィギュレーションデータがＳＲＡＭ５２からシリアルフラッシュ４６に転送されるときに表明される。

制御ロジック６６は、タイムスライスおよびマイナータイムフレーム時間を備える２つのタイマーを含むか、或いは、それらを制御するように動作可能であることに、ここで留意すべきである。両方のタイマーは、計数器の形態となっており、典型的には、モニタリングされる位相のゼロ交差においてリセットされる。即ち、リセットは、ゼロ交差入力の表明(assertion)からの、オフセットレジスター中の値によって決定された時間で生じるであろう。

タイムスライスのためのタイマーに関しては、２００ＭＨｚのシステムクロック速度のために、モジューロ１６０００計数器(modulo-16000 counter)が備えられている。従って、マイナータイムフレームのためのタイマーに関しては、前回のゼロ交差以降に発生したタイムスライスの数を数えるために、８ビットの計数器が備えられることになる。タイムスライスのための計数器がマイナータイムフレームをオーバーフローするたびに、計数器は対応してインクリメント（増加）される。

この計数器の出力は、典型的には、トリガーモジュール２２に送られて、捕獲されたデータについてのタイムスタンプ情報を提供する。

低レベル事象については、連続的なマイナータイムフレームにおいて、前回のマイナータイムフレーム中の処理が終了した時点から低レベル事象の記録が続行できるように、トリガーホールドオフが必要である。制御ロジック６６へのフリーズ入力が表明されると、タイムスライス計数器内およびマイナータイムフレーム計数器内の現在の値が、それぞれタイムスライスレジスターおよびタイマーレジスターに保存される（これらのレジスターは上記した）。gpr内の低レベルトリガーイネーブルビットは、表明停止(de-asserted)されることになる。

マイナータイムフレームの間、タイムスライス計数器内の値およびマイナータイムフレーム計数器内の値が、タイムスライスレジスター内およびタイマーレジスター内に保持された値と等しい場合、gpr内の低レベルトリガービットが表明される。

例示的な実施形態では、入力選択レジスターの内容がデコード(decoded)されて、プロセッサー３０からのmux制御出力の６つのラインのうちの１つが表明される。

既に述べたように、マイナータイムフレームの終了時において、データベースまたはデータ記憶装置２４に保存されたデータは、ＬＡＮインターフェイス４８を通じて、ホストコンピューター１８に転送される。

プロセッサー３０はまた、制御インターフェイス６８を含むことが好ましい。それは、該制御インターフェイス６８が、ＬＡＮ ＭＡＣを備えることになる。コンピューター１８へのデータ転送は、典型的には情報のパケットの形態である。従って、制御インターフェイス６８は、データパケットをデコードして、評価されているレジスターの適切なアドレスおよび実施すべき評価の型を提供するように構成される。

図４を参照して上記したように、当該ＰＤＭデバイス１０は、プロセッサー３０に情報伝達可能に接続された複合的プログラマブルロジックデバイス(complex programmable logic device)（ＣＰＬＤ）５４をも含む。ここで、該ＣＰＬＤ５４は、多数の記憶場所を有する書き込みのみのレジスターとして扱われることに留意すべきである。該ＣＰＬＤ５４はまた、図５に示されるように、モジュールとしてコンポーネントを有する。特に、該ＣＰＬＤ５４は、該ＣＰＬＤ５４とプロセッサー３０との間にインターフェイスを提供するための、プロセッサーインターフェイス７０を含む。プロセッサー３０のプログラムのための新たなデータは、典型的には、このインターフェイス７０を介して受け取られる。プロセッサー３０内で発生する任意の必要な制御信号も、このインターフェイス７０を介して受信される。

該ＣＰＬＤ５４はさらに、ＳＲＡＭインターフェイス７２を有しており、上記のように、該ＳＲＡＭ５２（図４）はプログラムデータのための一時的な保存を提供する。従って、ＳＲＡＭインターフェイス７２は、ＳＲＡＭ５２に書き込まれるまたはＳＲＡＭ５２から読み込まれるデータのバッファリングを提供する。該インターフェイス７２はまた、ＳＲＡＭアドレスおよび読み書き制御を備えている。

フラッシュインターフェイス７４は、プロセッサー３０からのコンフィギュレーションデータを保存するために使用されるシリアルフラッシュメモリー４６（図４）へのインターフェイスを提供するために、ＣＰＬＤ５４中に備えられる。

最後に、ＣＰＬＤ５４は、ＳＲＡＭ５２中へのデータの保存と、ＳＲＡＭ５２からのシリアルフラッシュメモリー４６へのデータの転送との両方のために、データの流れを制御するためのステートマシン(state machine、状態マシン)７６を含む。典型的には、該ステートマシン７６は、何のアクションも必要とされないアイドリング状態にある。新たなデータが転送されると、プロセッサー３０が、該プロセッサー３０からのデータの転送を開始するためのコマンドを発行する。このデータは、典型的には、該プロセッサー３０からデータが転送されている時間の間、ＳＲＡＭ５２中に保存される。

全てのデータが転送されると、プロセッサー３０は、フラッシュメモリ４６のプログラミングを開始するコマンドを発行することが理解されよう。プログラミング段階の間、データは、ＳＲＡＭ５２から連続的に読み込まれ、必要なプロトコルを使用してフラッシュメモリ４６に転送される。

ここで使用時の例示的な実施形態を、図６を参照してさらに説明する。図６中に示される例示的方法は、図１〜５を参照して説明されるが、これらの例示的方法は、他のデバイス（例示しない）にも同様に適用可能であり得ることを理解すべきである。

図６を参照すると、例示的な実施形態に従う方法のフローダイヤグラムが、参照番号８０によって全体的に示されている。

当該方法８０は、ブロック８２において、パルスまたはパルス事象の発生について、電気系統１２の３つの位相のうちの少なくとも１つの位相をモニタリングすることを含む。当該ＰＤＭデバイス１０は、典型的には、上述のように、センサー１６によって該系統１２をモニタリングするように構成される。

当該方法８０は、ブロック８４において、典型的には、上述のピーク検出器２０によって、電気系統１２内に発生するピークのピーク振幅を検出することを含む。

従って、当該方法８０は、ブロック８６において、高トリガーレベルを上回るピーク振幅を有する全てのパルスを捕獲することを含むことになる。トリガーモジュール２２は、上述したとおりの様式にて、パルスを捕獲するように構成されることを理解すべきである。

同様に、当該方法８０は、ブロック８６において、トリガーモジュール２２によって、低トリガーレベルを上回るピーク振幅を有する予め定められた数のパルスを捕獲することを含む。

当該方法８０は、典型的には、パルスをしかるべく捕獲するために、検出されたピーク振幅を、トリガーモジュール２２によって、高トリガーレベルおよび低トリガーレベルと比較する工程を含む。

最後に、当該方法８０は、上記したのと同様の様式にて、捕獲されたパルスを、データベースまたはデータ記憶装置２４内に保存することを含む。

例示的な実施形態では、捕獲されたパルスは、典型的には、場合によって、部分放電パルスとして識別され得ることに留意すべきである。これに関しては、パルスのピーク振幅に基づいた該パルスの捕獲が、電気系統１２内で発生している部分放電パルスを特定するための簡便な方法を提供する。

例示的な実施形態では、当該方法８０は、タイムトリガーオフセットを低トリガーレベルに適用することをさらに含む（図示せず）。当該方法８０はさらに、上でより詳細に説明したように、前回のサイクルでタイムトリガーオフセットが停止した時点で、次のサイクルのパルスを捕獲することを含んでもよい。

その代わり、或いはそれに加えて、当該方法８０は、移動タイムトリガーオフセットを適用することを含む。これは、パルスが低トリガーレベルを超えるが高トリガーレベルを超えず、かつ、パルス数が、予め定められたパルス数と等しいマイナータイムフレーム内の時間値を記録すること；それに続く次のマイナータイムフレーム内のこの時間値が過ぎるまで、低トリガーレベルを超えるが高トリガーレベルを超えないパルスの捕獲を停止すること；並びに、該移動タイムトリガーオフセットの値が該次のマイナータイムフレームの値と等しくなった後、該移動タイムトリガーオフセットの時間値をゼロにリセットし、かつ、低トリガーレベルのみを超えるパルスについて、該次のマイナータイムフレームに対してパルスの捕獲を開始すること、を含んでいてもよい。

上述の本発明は、三相電力系統内で発生する部分放電をモニタリングするための簡便な方法を提供する。部分放電を特定するためにスペクトル分析を使用することによって、部分放電に伴う望ましくない結果を、少なくとも軽減することができ、回避することさえもできる。

Claims (8)

1. 電気系統内で生じる部分放電をモニタリングする方法であって、
   当該方法は、
   低トリガーレベルおよび高トリガーレベルを規定することを有し、該低トリガーレベルおよび該高トリガーレベルは電気パルスについての振幅レベルであって、該高トリガーレベルは低トリガーレベルよりも高い振幅であり、
   マイナータイムフレームの期間を規定することを有し、
   マイナータイムフレーム内でのパルスの発生について、電気系統の少なくとも１つの位相をモニタリングすることを有し、
   マイナータイムフレーム内において電気系統内で生じるパルスのピーク振幅を検出することを有し、
   検出されたパルスの前記ピーク振幅が、前記の低い方のトリガーレベルおよび前記の高い方のトリガーレベルのうちの一方または両方を超えているか否かを特定することを有し、
   パルスの前記ピーク振幅が、低い方のトリガーレベルおよび高い方のトリガーレベルのうちの一方または両方を超えているならば、パルス番号を該パルスに割り当てることを有し、
   該パルスに関連付けられた該パルス番号がマイナータイムフレーム内の予め定められたパルス数の閾値よりも小さいならば、該パルスまたはそれに関連する情報を捕獲することを有し、
   移動タイムトリガーオフセットを次のように適用することを有し：
   パルスが前記の低トリガーレベルを超えているが前記の高トリガーレベルを超えておらず、かつ、該パルス番号が所定のパルス数と等しいならば、これが生じたマイナータイムフレーム内の時間値を記録し、かつ、それに続く次のマイナータイムフレーム内の該時間値を過ぎるまで、前記の低トリガーレベルを超えるが前記の高トリガーレベルを超えないパルスの捕獲を停止すること、および、
   該移動タイムトリガーオフセットの値が該次のマイナータイムフレームの値と等しくなった後に、該移動タイムトリガーオフセットの時間値をゼロにリセットし、前記の低トリガーレベルのみを超えるパルスについて、該次のマイナータイムフレームに対してパルスの捕獲を開始すること、
   および、当該方法は、
   捕獲されたパルスをメモリデバイスに保存することを有する、
   前記方法。
2. 当該方法が、パルス数の閾値を選択することを有し、該パルス数の閾値が、マイナータイムフレーム内で捕獲されるパルスの最大数である、請求項１に記載の方法。
3. パルス番号をパルスに割り当てることが、パルス数計数器をインクリメントさせることを有し、それにより、マイナータイム内の前記の低い方のトリガーレベルおよび／または前記の高い方のトリガーレベルを超えるパルスの数を追跡し続けることを有する、請求項１または２に記載の方法。
4. 当該方法が、前回のサイクルで移動タイムトリガーオフセットが停止した時点において、次のサイクルのパルスを捕獲することを有する、請求項１〜３のいずれか１項に記載の方法。
5. 当該方法が、パルスまたはそれに関連する情報を、低レベル事象または高レベル事象として捕獲することを有し、
   該低レベル事象は、パルスのピーク振幅が前記の低い方のトリガーレベルを超えるが前記の高い方のトリガーレベルを超えない場合に発生すると判断され、該高レベル事象は、パルスのピーク振幅が低トリガーレベルおよび高トリガーレベルの両方を超える場合に発生するとそれぞれ判断される、請求項１〜４のいずれか１項に記載の方法。
6. 当該方法が、
   サンプルポイントにおける現在のパルスのピーク振幅が、前回のサンプルのピーク振幅よりも下回るならば、タイマーをスタートさせ、かつ、前回のパルスのピーク振幅および符号を保存することを有し、かつ、
   タイムアウト期間の間に、現在のパルスのピーク振幅が、前回のパルスの保存されたピーク振幅よりも大きいならば、前記タイマーをリセットし、新たなタイムスライス期間を開始することを有する、
   請求項１〜５のいずれか１項に記載の方法。
7. 三相電気系統内で生じる部分放電をモニタリングするためのデバイスであって、
   当該デバイスは、
   該電気系統内に生じるパルスのピーク振幅を検出するためのピーク検出器を有し、
   トリガーモジュールを有し、
   該トリガーモジュールは、検出されたパルスのピーク振幅が、低い方のトリガーレベルおよび高い方のトリガーレベルのうちの一方または両方を超えるか否かを特定するように構成されており、ここで、該低トリガーレベルおよび該高トリガーレベルは、電気パルスについての振幅レベルであって、該高トリガーレベルは該低トリガーレベルよりも高い振幅であり、
   該トリガーモジュールは、パルスの前記ピーク振幅が、低い方のトリガーレベルおよび高い方のトリガーレベルのうちの一方または両方を超えているならば、パルス番号を該パルスに割り当てるように構成されており、
   該トリガーモジュールは、該パルスに関連付けられた該パルス番号がマイナータイムフレーム内の予め定められたパルス数の閾値よりも小さいならば、該パルスまたはそれに関連する情報を捕獲するように構成されており、
   かつ、
   当該デバイスは、
   データベースを有し、該データベースには、トリガーモジュールによって捕獲された、複数のパルスまたはそれに関連する情報が保存され、かつ、
   移動タイムトリガーオフセットを少なくとも適用するように構成されたプロセッサーを有し、該プロセッサーは、
   パルスのピーク振幅が低トリガーレベルを超えているが高トリガーレベルを超えておらず、かつ、パルス番号が予め定められたパルス数の閾値と等しくなっているマイナータイムフレームにおける、該マイナータイムフレーム内の時間値を記録するように構成されており、
   それに続く次のマイナータイムフレーム内の該時間値を過ぎるまで、前記の低トリガーレベルを超えているが前記の高トリガーレベルを超えていないピーク振幅を有するパルスについて、該パルスまたはそれに関連する情報の捕獲を停止するように構成されており、かつ、
   該移動タイムトリガーオフセット値が該次のマイナータイムフレームの値と等しくなった後に、該移動タイムトリガーオフセットの時間値をゼロにリセットし、前記の低トリガーレベルのみを超えるピーク振幅を有するパルスについて、該次のマイナータイムフレームに対してパルスの捕獲を開始するように構成されている、
   前記デバイス。
8. 当該デバイスが、
   ベクトルをデカルト座標から極座標に変換するように構成された、座標変換モジュールを有している、請求項７記載のデバイス。

Images