JP5592592B2 - 自動調整方法 - Google Patents

自動調整方法 Download PDF

Info

Publication number
JP5592592B2
JP5592592B2 JP2006093258A JP2006093258A JP5592592B2 JP 5592592 B2 JP5592592 B2 JP 5592592B2 JP 2006093258 A JP2006093258 A JP 2006093258A JP 2006093258 A JP2006093258 A JP 2006093258A JP 5592592 B2 JP5592592 B2 JP 5592592B2
Authority
JP
Japan
Prior art keywords
value
bit
control input
target
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006093258A
Other languages
English (en)
Other versions
JP2007264563A (ja
Inventor
和順 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2006093258A priority Critical patent/JP5592592B2/ja
Publication of JP2007264563A publication Critical patent/JP2007264563A/ja
Application granted granted Critical
Publication of JP5592592B2 publication Critical patent/JP5592592B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Feedback Control In General (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Description

本発明は、自動調整方法に関し、特に、制御入力値により制御される制御対象と、その制御入力値を更新する調整器との間に形成されたフィードバックループにおける自動調整方法に関する。
近年、LCDや、有機エレクトロルミネッセンス素子(Organic Electro Luminescent Device:以降、「有機EL素子」と略称する)素子を用いた有機EL表示装置等のディジタル表示装置の需要が高まっている。
上記表示装置では、その表示パネルモジュールの光源の色温度に応じてホワイトバランスを調整する必要がある。即ち、上記光源のR(赤)、G(青)、B(緑)の各色に対応した表示信号の振幅値を調整する必要がある。この調整は、例えば自動調整により行われる。次に、この自動調整を行うために必要な自動調整システムの概略の構成例について図面を参照して説明する。
図4は、従来例に係る自動調整システムを示す機能ブロック図である。図4に示すように、自動調整システムには、複数のビットからなる制御入力値の入力によって制御される制御対象10(即ち不図示の光源を備えた表示パネルモジュール)と、制御対象10の出力(即ち不図示の光源から発せられた光)から得たフィードバック値F(光学特性値を含む)と複数の基準値とを比較して、その比較結果を基に制御入力値Cを更新する調整器120とが設けられている。ここで、複数の基準値とは、後述する複数の加減量変更閾値、及び第1及び第2の判定閾値である。
また、調整器120には、フィードバック値F及び複数の基準値が入力されてフィードバック値Fと各基準値との比較を行う判定回路121と、その比較結果を基に上記制御入力値Cを更新する所定のビット演算を行い、更新された制御入力値Cを制御対象10に出力する調整回路122とを備えている。
また、図4の自動調整システムの例では、制御対象10からフィードバック値Fを取得するために制御対象10の不図示の光源の光学特性値(例えば輝度、色温度等)を計測するカラーメータ30を備えている。カラーメータ30は、計測した上記光源の光学特性値を、所定のフォーマットのフィードバック値Fに変換し、調整器120の判定回路121に出力する。このように、カラーメータ30を介して、制御対象10と調整器120との間に、フィードバックループが形成されている。
次に、上記自動調整システムにおける従来例に係る自動調整方法について図面を参照して説明する。図5は、従来例に係る自動調整方法における時間とフィードバック値の関係図である。この図の横軸は、フィードバック値Fと各基準値との比較を開始させるクロックの進行に伴う時間の変化に対応し、その縦軸はフィードバック値Fの変化に対応している。
また、上記横軸に沿って、上記比較の各時点での制御対象10に入力された制御入力値Cが16進数で表記されている。各時点でのフィードバック値Fは、その時点での制御入力値Cを反映している。
また、上記縦軸には、上記基準値として、目標値Dの近傍に、フィードバック値Fが目標値Dとみなされる許容範囲の上限及び下限である第1及び第2の判定閾値が設けられている。また、他の基準値として、所定のフィードバック値Fの幅をもって、第1乃至第3の加減量変更閾値が設けられている。
図5に示すように、フィードバック値Fと各基準値とを判定回路121により比較しながら、制御入力値Cを、それと同じく16進数で表記された所定の加減量の加算の繰り返しにより更新させてゆく。その際、更新された制御入力値Cが入力された制御対象10から得たフィードバック値Fが、第1、第2、もしくは第3の各加減量変更閾値を超えるたびに、上記加減量を、調整回路122の演算により減少させてゆく。そして、フィードバック値Fが、上記第1の判定閾値と第2の判定閾値との間の値に達した場合、制御入力値Cの更新を停止して、この時点での制御入力値Cをその最終値として、制御対象10の制御が完了する。
なお、本願に関連する技術文献としては、以下の特許文献が挙げられる。
特開平09−149337号公報
しかしながら、上記自動制御方法では、各加減量、各加減量変更閾値、もしくは第1及び第2の判定閾値の最適化が完全ではない場合、フィードバック値Fが上記第1の判定閾値と第2の判定閾値との間の値に達する時間、即ちフィードバック値Fの収束時間が増大する場合があった。
この問題に対処するためには、各加減量、各加減量変更閾値、もしくは第1及び第2の判定閾値を最適化すればよいが、それらの値は、複数の異なる制御対象10にも適用されるように最適化される必要がある。
ここで、その例として、制御入力値Cの上記加減量の最小値が、各制御対象10ごとに異なる場合を考える。このとき、第1及び第2の判定閾値との間の値にフィードバック値Fを確実に収束させるためには、各制御対象10ごとに異なる各加減量の最小値を反映した各フィードバック値Fが、いずれも第1及び第2の判定閾値との間の値に含まれるように、第1及び第2の判定閾値との差を大きく最適化する必要がある。
ところが、この最適化の結果、制御完了時の制御入力値Cは、目標値Dを反映した本来の理想値よりも大きくはずれることになり、制御対象10の制御の精度が低下するという問題が生じていた。
そこで本発明は、上記フィードバックループの自動調整方法において、制御対象の制御に要する時間を短縮し、かつ精度の向上を図るものである。
本発明は、Nビット(Nは自然数)からなる制御入力値によって制御される制御対象と、制御対象から得たフィードバック値と所定の目標値とを比較して、その比較結果を基に制御入力値を更新する調整器と、を備えたフィードバックループの自動調整方法であって、以下の特徴を有する。
即ち、第1の期間では、加減量を2 n−1 (nはN以下の自然数)の値に設定し、0に初期化されていない前記制御入力値に対応した前記フィードバック値と、目標値とを比較し、フィードバック値が目標値と一致するまで、もしくは目標値を一旦超えるまで単調増加もしくは単調減少するように、制御入力値を、前記加減量の加算もしくは減算により繰り返し更新し、フィードバック値が目標値を一旦超えた場合、その後の第2の期間では、フィードバック値と目標値とを比較し、その比較結果を基に、制御入力値のNビットの中で更新する必要のあるkビット目を1でセットするか、もしくは0でクリアし、kビット目が最下位ビットとなるまでkをデクリメントしながら、フィードバック値と目標値との比較、及びkビット目のセットもしくはクリアを繰り返して、前記制御入力値の全てのビットを確定する。第2の期間において、n<Nとし、第1の期間で最後に更新された制御入力値のn+1ビット目に桁上がりもしくは桁下がりが生じていた場合、その制御入力値のn+1ビット目を1でセットしn+1ビット目より下位の全てのビットを0でクリアすると共に、n+1ビット目をkビット目とし、桁上がりもしくは桁下がりが生じない場合、制御入力値のnビット目を1でセットしnビット目より下位の全てのビットを0でクリアすると共に、nビット目をkビット目とする。第2の期間において、前記加減量が最大値2N−1である場合、制御入力値のNビット目を1にセットしNビット目より下位の全てのビットを0でクリアすると共に、Nビット目をkビット目とする。
本発明によれば、複数のビットからなる制御入力値によって制御される制御対象と、制御対象から得たフィードバック値と所定の目標値とを比較して、その比較結果を基に制御入力値を更新する調整器と、を備えたフィードバックループの自動調整方法において、制御対象の制御に要する時間及び精度の向上を図ることが可能となる。また、異なる制御対象においても、その制御入力値を確実に収束させることが可能となる。
また、制御対象の制御の際に最適化する必要のあるパラメータは、フィードバック値の目標値と、所定の加減量の初期値のみでよく、従来例に比してパラメータの最適化の際の作業量を軽減することができる。
最初に、本発明の実施形態に係る自動調整システムについて図面を参照して説明する。図1は、本実施形態に係る自動調整システムを示す機能ブロック図である。図1では、図4に示したものと同様の構成要素については、同様の符号を付して説明を行うものとする。
図1に示すように、この自動制御システムは、図4に示した自動調整システムとは異なり、調整器20の判定回路21には、フィードバック値Fと、その目標値Dのみが入力されている。即ち、この判定回路21は、従来例の判定回路121のように、複数の基準値である複数の加減量変更閾値、及び第1及び第2の判定閾値の入力、及びそれらの最適化を必要としない。
この判定回路21は、フィードバック値Fと目標値Dとの大小を比較し、その比較結果を調整回路22に出力する。調整回路22は、その比較結果を基に制御入力値Cを更新する所定のビット演算を行い、更新された制御入力値Cを制御対象10に出力する。
また、本実施形態の自動調整システムは、制御対象10に入力される制御入力値Cの増加に対応して、制御対象10から得たフィードバック値Fも増加し、制御入力値Cの減少に対応して、制御対象10から得たフィードバック値Fも減少するという関係を満たしているものとする。その他の構成については、図4に示した従来例に係る自動調整システムと同様である。
また、本実施形態では、特に限定されないが、制御対象10(表示パネルモジュール)は、例えば、有機エレクトロルミネッセンス素子(Organic Electro Luminescent Device)を不図示の光源として備え、TFT(Thin Film Transistor)によって駆動するアクティブマトリクス型の表示パネルモジュールであるものとする。
次に、上記自動調整システムにおける本実施形態に係る自動調整方法について図面を参照して説明する。図2は、本実施形態に係る自動調整方法における時間とフィードバック値との関係図である。この図の横軸は、フィードバック値Fと各基準値との比較を開始させるクロックの進行に伴う時間の変化に対応し、その縦軸はフィードバック値Fの変化に対応している。また、上記横軸に沿って、上記比較の各時点での制御対象10に入力された制御入力値Cが16進数で表記されている。各時点でのフィードバック値Fは、その時点での制御入力値Cを反映している。なお、この制御入力値Cは、その最大値がNビット(ただしNは自然数)で表現可能な値であるものとする。
また、図3は、本実施形態に係る自動調整方法における制御入力値Cの更新過程を、上記時間の変化に対応させて示す図である。図3には、制御入力値Cの一例を、2進数表記(サフィックスがbの表記)及び16進数表記(サフィックスがhの表記)により表している。
また、各制御入力値Cに併記された比較結果は、その時点での制御入力値Cが入力された調整対象から得たフィードバック値Fと目標値との比較結果を示している。
最初に、初期化処理として、後述する所定の加減量の初期値を設定する。この加減量の初期値は、その最大値がNビットで表現され、それらのビットのいずれか1つのnビット目(ただしnはN以下の自然数)のみに、1がセットされた値である。即ち、加減量の初期値は、2のべき乗の値を有している。さらにいえば、この加減量の初期値は、特に限定されないが、例えば、制御対象10の許容電圧値もしくは許容電流値に対応した値を基準にして最適化されている。以下で参照する図3では、加減量の初期値は、その一例として、10h=(00010000)bであり、n=5であるものとして説明する。
次に、図2及び図3に示すように、初期サンプリング期間Tsにおいて、カラーメータ30により制御対象10からフィードバック値Fの初期値を得る初期サンプリングを行う。図3では、制御入力値Cの初期値は、その一例として、48h、即ち(01001000)bでサンプリングされているものとして説明する。
次に、第1の調整期間Tiにおいて初期調整処理を行う。初期調整処理では、まず、初期サンプリングされたフィードバック値Fの初期値と目標値Dとを判定回路21により比較する。そして、その結果、フィードバック値Fが目標値D以下である場合(即ちF≦D)、フィードバック値Fが目標値Dを一旦超えるまで単調増加するように、制御入力値Cに対して所定の加減量の初期値を繰り返し加算することにより、制御入力値Cを更新する。逆に、フィードバック値Fが目標値Dより大きい場合(即ちF>D)、フィードバック値Fが目標値Dを一旦超えるまで単調減少するように、制御入力値Cに対して所定の加減量の初期値を繰り返し減算することにより、制御入力値Cを更新する。制御入力値Cの更新ごとに、フィードバック値Fと目標値Dとの比較は繰り返される。
この初期調整処理では、所定の加減量の初期値の加算もしくは減算により、Nビットで表される制御入力値Cが最大値(即ち10進数の2−1の値)もしくは最小値(即ち0)に至るまで更新されても、その制御入力値Cが入力された制御対象10から得たフィードバック値Fが単調増加もしくは単調減少して目標値Dを超えず、かつ目標値Dと一致もしない場合、その時点で、エラー処理として初期調整処理が停止される。
また、この初期調整処理の上記以外の例として、フィードバック値Fと目標値Dとが一致した場合(即ちF=D)に初期調整処理を停止するステップが挿入されてもよい。この場合、初期調整処理の停止後、その時点での制御入力値Cが最終値として出力される。なお、以降の説明では、F=Dの場合に初期調整処理を停止するステップは挿入されていないものとする。
図3の例では、加減量の初期値は10h=(00010000)bであるため、制御入力値Cの初期値48h=(01001000)bは、上記加減量の初期値の加算の繰り返しにより、フィードバック値Fが目標値Dを一旦超えるときの値、即ち78h=(01111000)bに至るまで更新される。
次に、第2の調整期間Tcにおいて、第1及び第2の調整処理を行う。まず、第1の調整処理では、制御入力値Cの最後の更新時の桁上がりもしくは桁下がりの有無に応じて、制御入力値Cの複数のビットのうち更新する必要の無いビットを確定する処理を行う。上記ビットの確定の際には、調整回路22において、制御入力値Cに対して次のようなビット演算が行われる。
即ち、初期調整処理において最後に更新された制御入力値Cにおいて、n+1ビット目に桁上がりもしくは桁下がりが生じていたか否かを判定する。その結果、n+1ビット目に桁上がりもしくは桁下がりが生じていた場合、n+1ビット目より下位の全てのビットを0でクリアすると共に、制御入力値Cのn+1ビット目をmビット目(ただしmはN以下の自然数)とする。逆に、n+1ビット目に桁上がりもしくは桁下がりが生じない場合、nビット目より下位の全てのビットを0でクリアすると共に、制御入力値Cのnビット目をmビット目とする。
図3の例では、78h=(01111000)bのn+1ビット目(即ちn+1=6ビット目)には、加減量の初期値の最後の加算の際の桁上がりが生じていないため、nビット目よりも下位の全てのビットが0でクリアされると共に、nビット目がmビット目となる。
なお、上記第1の調整処理では、Nビットで表される所定の加減量の初期値が、その最大値(即ち2N−1の値)である場合、上述した制御入力値Cの上記桁上がりもしくは桁下がりの有無の判定は行われない。この場合、n=Nとして、制御入力値Cのnビット目より下位の全てのビットを0でクリアすると共に、制御入力値Cのnビット目をmビット目とする。
こうして、mビット目より上位のビットが、制御入力値Cの複数のビットのうち更新される必要の無いビットとして確定される。図3の例では、制御入力値Cの上位3ビットの値が確定される。
次に、第2の調整処理を行う。第2の調整処理では、mビット目以下の全てのビットを、更新される必要のあるビットとして、フィードバック値Fと目標値Dとの比較結果を基に確定する。上記ビットの確定の際には、調整回路22において、制御入力値Cに対して次のようなビット演算が行われる。
即ち、k=m(ただしkはN以下の自然数)として、kビット目を1でセットすることにより、制御入力値Cを更新する。この更新は、言い換えれば、10進数の2k−1の値を加減量とした加算により、制御入力値Cを更新することと等価である。
そして、その更新された制御入力値Cが入力された制御対象から得たフィードバック値Fと目標値Dとの比較を行う。その結果、フィードバック値Fが目標値D以下である場合(即ちF≦D)、kビット目の値を1で保持する。逆に、フィードバック値Fが目標値Dより大きい場合(即ちF>D)、kビット目の値を0でクリアする。
さらに、kビット目が最下位ビットとなるまでkをデクリメントしながら、上記フィードバック値Fと目標値Dとの比較、及びkビット目の保持もしくはクリアを繰り返す。こうして、Nビットの制御入力値Cの全てのビットが確定される。このときのNビットで表される値が、最終的な調整が完了した制御入力値Cとなる。この制御入力値Cが入力された制御入力値Cから得たフィードバック値Fは目標値Dと一致するか、もしくは、目標値Dに近似した値となる。
図3の例では、まず、k=m=5であるため、k=5ビット目が1でセットされ、70h=(01110000)bとなる。この時点でのフィードバック値Fと目標値との比較では、F>Dであるため、5ビット目を0でクリアする。この時点の制御入力値Cは、60h=(01100000)bとなる。
その後、kがデクリメントされて、k=4ビット目が1でセットされ、60h=(01100000)bが68h=(01101000)bとなる。この時点でのフィードバック値Fと目標値との比較では、F≦Dであるため、4ビット目を1で保持する。
その後、順次kがデクリメントされて、上記と同様の処理が行われた後、k=2ビット目が1でセットされ、6Ch=(01101100)bが6Eh=(01101110)bとなる。この時点でのフィードバック値Fと目標値との比較では、F=DであるがF≦Dを満たすため、2ビット目を1で保持する。
更に、kがデクリメントされて、k=1ビット目が1でセットされ、6Eh=(01101110)bが6Fh=(01101111)bとなる。この時点でのフィードバック値Fと目標値との比較では、F>Dとなるため、6Fh=(01101111)bにおいて、1でセットされた1ビット目の値を0でクリアする。即ち、更新される必要のあるビットが最下位ビットに至るまで確定し、制御入力値Cの最終値(即ち最終的に調整が完了した値)として、6Eh=(01101110)bが確定する。
このとき、さらにkをデクリメントしてk=0とし、これを終了条件として、制御入力値Cの更新は終了する。この例では、制御入力値Cの最終値が入力された制御入力値Cから得たフィードバック値Fと目標値Dとが一致している。
なお、上記第2の調整処理では、kがk=1までデクリメントされる前に、即ち最下位ビットの更新よりも前に、フィードバック値Fが目標値Dと一致した場合(即ちF=D)、上記処理を終了し、その時点でのNビットで表される値を、制御入力値Cの最終値としてもよい。
即ち、図3の例で説明すると、k=2ビット目が1でセットされ、6Ch=(01101100)bが6Eh=(01101110)bに更新された時点で、フィードバック値Fは目標値と一致(F=D)するため、ここで調整を終了し、その時点でのNビットで表される値を、制御入力値Cの最終値としてもよい。
上述したように、Nビットの制御入力値Cは、その調整の際に、フィードバック値Fが目標値Dと一致もしくは近似するように、確実に、上位ビットから最下位ビットに至るまで、その値が確定される(エラー処理を除く)。即ち、従来例とは異なり、制御入力値Cを確実に収束させることが可能となる。
また、収束した制御入力値Cは、その上位ビットから最下位ビットに至るまでの各ビットの値が反映されている。そのため、制御対象10の制御の精度を従来例に比して向上させることが可能となる。
また、上記第1及び第2の調整処理の前に、上記初期調整処理として、フィードバック値Fを単調増加もしくは単調減少させて、その増加方向もしくは減少方向で、目標値Dを一旦超えさせることにより、制御対象10の制御に要する時間T1を従来例の自動調整方法における制御に要する時間T2に比して短縮することが可能となる。
また、制御対象10の制御の際に最適化する必要のあるパラメータは、フィードバック値Fの目標値Dと、所定の加減量(初期値)のみでよく、従来例に比してパラメータの最適化の際の作業量を軽減することができる。
なお、上述した実施形態では、制御対象10(表示パネルモジュール)は、例えば有機エレクトロルミネッセンス素子を不図示の光源として備え、TFTによって駆動するアクティブマトリクス型の表示パネルモジュールを含むものとしたが、本発明はこれに限定されない。即ち、発明は、上記以外の表示パネルモジュール、例えばLCDパネルモジュールを制御対象10とした場合についても適用される。
さらにいえば、上述した実施形態の制御対象10は、所定の条件を満たすものであれば、上記表示パネルモジュール以外のものであってもよい。その条件とは、制御対象10に入力される制御入力値Cの増加に対応して、制御対象10から得たフィードバック値Fも増加し、制御入力値Cの減少に対応して、制御対象10から得たフィードバック値Fも減少するという関係を満たすことである。この場合、制御入力値C、フィードバック値F、及び目標値Dは、それぞれ、制御対象10に対応した所定の物理量もしくは無次元量となる。また、カラーメータ30は必ずしも必要とされない。即ち、自動調整システムには、必要に応じて、制御対象10から所定のフィードバック値を所得する機能を有した装置、例えば測定装置や変換装置等が設けられる。
本発明の実施形態に係る自動調整システムを示す機能ブロック図である。 本発明の実施形態に係る自動調整方法における時間とフィードバック値の関係図である。 本発明の実施形態に係る自動調整方法における制御入力値の更新過程を示す図である。 従来例に係る自動調整システムを示す機能ブロック図である。 従来例に係る自動調整方法における時間とフィードバック値の関係図である。
符号の説明
10 制御対象(表示パネルモジュール)
20,120 調整器 21,121 判定回路 22,122 調整回路
30 カラーメータ
C 制御入力値
D 目標値
F フィードバック値

Claims (4)

  1. Nビット(Nは自然数)からなる制御入力値によって制御される制御対象と、前記制御対象から得たフィードバック値と所定の目標値とを比較して、その比較結果を基に前記制御入力値を更新する調整器と、を備えたフィードバックループの自動調整方法であって、
    第1の期間では、加減量を2 n−1 (nはN以下の自然数)の値に設定し、0に初期化されていない前記制御入力値に対応した前記フィードバック値と、前記目標値とを比較し、前記フィードバック値が前記目標値と一致するまで、もしくは前記目標値を一旦超えるまで単調増加もしくは単調減少するように、前記制御入力値を、前記加減量の加算もしくは減算により繰り返し更新し、
    前記フィードバック値が前記目標値を一旦超えた場合、その後の第2の期間では、前記フィードバック値と前記目標値とを比較し、その比較結果を基に、前記制御入力値のNビットの中で更新する必要のあるkビット目を1でセットするか、もしくは0でクリアし、kビット目が最下位ビットとなるまでkをデクリメントしながら、前記フィードバック値と目標値との比較、及び前記kビット目のセットもしくはクリアを繰り返して、前記制御入力値の全てのビットを確定するものであり、前記第2の期間において、n<Nとし、前記第1の期間で最後に更新された前記制御入力値のn+1ビット目に桁上がりもしくは桁下がりが生じていた場合、その制御入力値のn+1ビット目を1でセットしn+1ビット目より下位の全てのビットを0でクリアすると共に、n+1ビット目を前記kビット目とし、前記桁上がりもしくは桁下がりが生じない場合、前記制御入力値のnビット目を1でセットしnビット目より下位の全てのビットを0でクリアすると共に、nビット目を前記kビット目とし、
    前記第2の期間において、前記加減量が最大値2N−1である場合、前記制御入力値のNビット目を1にセットしNビット目より下位の全てのビットを0でクリアすると共に、Nビット目を前記kビット目とすることを特徴とする自動調整方法。
  2. 前記第1の期間において、前記制御入力値が最大値もしくは最小値となっても、前記フィードバック値が単調増加もしくは単調減少して前記目標値を超えず、かつ前記目標値と一致しない場合、前記制御入力値の更新を停止することを特徴とする請求項1記載の自動調整方法。
  3. 前記第1の期間もしくは前記第2の期間において、前記フィードバック値と前記目標値との比較により、前記フィードバック値が前記目標値と一致する場合、前記制御入力値の更新を停止して、その時点での前記制御入力値をその最終値とすることを特徴とする請求項1又は請求項2に記載の自動調整方法。
  4. 前記制御対象は表示パネルモジュールであり、前記フィードバック値は光学測定装置により検出された前記制御対象の光学特性を含み、前記制御入力値は前記制御対象のホワイトバランスを調整する表示信号の振幅値であることを特徴とする請求項1、2、3のいずれかに記載の自動調整方法。
JP2006093258A 2006-03-30 2006-03-30 自動調整方法 Expired - Fee Related JP5592592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006093258A JP5592592B2 (ja) 2006-03-30 2006-03-30 自動調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006093258A JP5592592B2 (ja) 2006-03-30 2006-03-30 自動調整方法

Publications (2)

Publication Number Publication Date
JP2007264563A JP2007264563A (ja) 2007-10-11
JP5592592B2 true JP5592592B2 (ja) 2014-09-17

Family

ID=38637569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006093258A Expired - Fee Related JP5592592B2 (ja) 2006-03-30 2006-03-30 自動調整方法

Country Status (1)

Country Link
JP (1) JP5592592B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013046514A (ja) 2011-08-25 2013-03-04 Semiconductor Components Industries Llc 駆動信号生成回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03260723A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd ハイブリッド式関数演算法及び演算処理システム
JPH09149337A (ja) * 1995-10-24 1997-06-06 Chishu Denno Kofun Yugenkoshi ディスプレイで輝度とコントラストを自動制御するシステムと方法
JP3975595B2 (ja) * 1999-01-25 2007-09-12 カシオ計算機株式会社 電子計算装置及び計算処理プログラムを記録した記録媒体
JP3732033B2 (ja) * 1999-02-19 2006-01-05 富士通株式会社 光出力制御回路
JP2002055668A (ja) * 2000-08-10 2002-02-20 Sharp Corp 表示装置の入出力特性測定方法、表示装置の画像補正方法、表示装置のiccプロファイル作成方法およびそれらの方法の手順を記憶した記憶媒体並びに表示装置

Also Published As

Publication number Publication date
JP2007264563A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
KR102712154B1 (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
EP3016095B1 (en) Organic light emitting diode display device and method of driving the same
KR102180452B1 (ko) 판독 전압 적응을 위한 보상 루프
JP6563349B2 (ja) Adcにおけるdacのミスマッチエラーの検出と補正のための回路及び方法
WO2020155928A1 (zh) 显示面板的补偿方法、补偿系统和显示装置
US7696977B2 (en) Apparatus and method for driving display panel with temperature compensated driving voltage
US7952507B2 (en) Programmable segmented digital-to-analog converter (DAC)
CN109637422B (zh) 伽马校正方法、伽马校正装置及计算机可读存储介质
KR102542500B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US9413374B2 (en) Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter
CN109949750B (zh) 显示装置及其驱动方法
JP5592592B2 (ja) 自動調整方法
US20100253675A1 (en) Liquid crystal display device and control method thereof
US9812050B2 (en) Display driving device compensating for offset voltage and method thereof
CN114023235A (zh) 显示面板的驱动方法、电子设备及计算机可读存储介质
US10027285B2 (en) Semiconductor device
KR102203059B1 (ko) 유기발광 디스플레이 장치와 이의 구동 방법
CN106856083B (zh) 用于校正伽马集数据的设备和方法
US11288989B2 (en) Source driver for driving and sensing display panel and calibration method thereof
US7920004B2 (en) Apparatus and method for duty cycle correction
TWI665654B (zh) Liquid crystal display and gamma voltage correction method thereof
KR20040096760A (ko) 액정 디스플레이용 디지털 아날로그/변환기를 갖는시스템의 보정
TWI770918B (zh) 設定值自動調整裝置和方法
CN115437238B (zh) 直流电机驱动单杆系统的变长度pd型迭代学习控制方法
KR101131265B1 (ko) 액정표시장치의 구동회로 및 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121112

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140801

R150 Certificate of patent or registration of utility model

Ref document number: 5592592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees