JP5591633B2 - タッチ表示基板 - Google Patents

Description

本発明は、タッチ表示基板及びそれを含むタッチスクリーン表示装置に関し、より詳しくは、液晶表示装置に適用されるタッチ表示基板及びそれを含むタッチスクリーン表示装置に関する。

一般的に液晶表示装置は、厚さが薄くて軽量であり、低消費電力という長所があって、モニター、ノートパソコン、携帯電話などに主に使われる。このような液晶表示装置は液晶の光透過率を利用して映像を表示する液晶表示パネル及び前記液晶表示パネルの下部に配置されて前記液晶表示パネルに光を提供するバックライトアセンブリを含む。

前記液晶表示パネルは信号線、薄膜トランジスタと画素電極を有するアレイ基板、前記アレイ基板と対向して共通電極を有する対向基板、及び前記アレイ基板と前記対向基板との間に介在された液晶層を含む。

一方、前記液晶表示パネルにタッチ電極及びセンシング配線を集積して外部の圧力を通じて位置信号を感知するタッチスクリーン表示パネルを具現することができる。前記タッチスクリーン表示パネルは、ペンや人の指などのような物体によって圧力が加えられると、前記タッチ電極を通じて押さえられた位置に該当の位置信号が発生し、発生した位置信号は前記センシング配線を通じてリードアウトされる。例えば、前記位置信号は外部の圧力によって前記共通電極と前記タッチ電極との間のキャパシタの値を変更したり、または、前記共通電極と前記タッチ電極を接触させることによって形成できる。

韓国特許出願公開第２００９−００９５８９０号明細書 韓国特許出願公開第２００７−００５０２０９号明細書 韓国特許出願公開第２００５−００４２９１７号明細書 韓国特許出願公開第２００９−００４７３２７号明細書 韓国特許出願公開第２００９−００００４８８号明細書 韓国特許出願公開第２００８−０００７８１２号明細書 特開２００１−０４２２９６号公報 特開２００１−０３３８２０号公報 米国特許出願公開第２００９−０１６７７３３号明細書 米国特許出願公開第２００９−００２１６８３号明細書 米国特許出願公開第２００８−０１８６４２２号明細書

本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、開口率を向上させるためのタッチ表示基板を提供することにある。

本発明の他の目的は、前記タッチ表示基板を含むタッチスクリーン表示装置を提供することにある。

上述の本発明の目的を達成するための一実施例に係るタッチ表示基板は、ベース基板、複数の画素部、センシング素子部、及びセンシング配線部を含む。前記複数の画素部は前記ベース基板の上に少なくとも一つ以上の画素列と画素行で配列され、画素電極を含む。前記センシング素子部は、第１画素列と第２画素列との間の第１列に配置されてタッチを検出する。前記センシング配線部は、隣接する画素列間のうち、前記第１列と異なる第２列に配置されて前記センシング素子部と電気的に接続される。

本発明の実施形態において、前記センシング素子部は、ｎ番目ゲートラインに接続された基準キャパシタと、前記基準キャパシタに接続されたタッチ電極を含むことができる。

本発明の実施形態において、前記ｎ番目ゲートラインと隣接するように形成されたリセット素子をさらに含むことができる。

本発明の実施形態において、前記センシング素子部は前記タッチ電極に接続された第１スイッチング素子と、ｎ＋１番目ゲートライン及び前記第１スイッチング素子に接続された第２スイッチング素子とをさらに含むことができる。

本発明の実施形態において、前記センシング配線部は、前記第１スイッチング素子に電源電圧を印加する電圧配線と、前記リセット素子にリセット電圧を印加するリセット配線と、前記第２スイッチング素子から発生したセンシング信号を外部に出力するセンシング配線とを含むことができる。

本発明の実施形態において、前記第１スイッチング素子、前記第２スイッチング素子、及び前記リセット素子のそれぞれと前記電圧配線、前記センシング配線、及び前記リセット配線を電気的に接続させるコンタクト部は、前記画素行間に配置されることができる。また、前記コンタクト部は、前記データライン、前記電圧配線、前記センシング配線、及び前記リセット配線を交差する透明電極を通じて接続されることができる。

本発明の実施形態において、前記センシング素子部及び前記センシング配線部は前記第１方向に交互に配置されることができる。

本発明の実施形態において、前記センシング素子部は前記タッチ電極に接続された第１スイッチング素子をさらに含むことができる。

本発明の実施形態において、前記センシング配線部は、ｎ＋１番目ゲートライン及び前記第１スイッチング素子に接続された第２スイッチング素子と、前記第２スイッチング素子から発生したセンシング信号を外部に出力するセンシング配線を含む第１配線部とを含むことができる。

本発明の実施形態において、前記第２スイッチング素子は前記ｎ＋１番目ゲートラインと電気的に接続されたゲート電極、前記第１スイッチング素子のドレーン電極と電気的に接続されたソース電極、及び前記センシング配線と電気的に接続されたドレーン電極を含み、前記ソース電極及び前記ドレーン電極はバー状を有することができる。

本発明の実施形態において、前記センシング配線部は、前記第１スイッチング素子に電源電圧を印加する電圧配線と、前記リセット素子にリセット電圧を印加するリセット配線を含む第２配線部をさらに含むことができる。

本発明の実施形態において、前記行方向に前記センシング素子部、前記第１配線部、及び前記第２配線部が順番に配置されることができる。

本発明の実施形態において、前記センシング配線部は、前記第１スイッチング素子に電源電圧を印加する電圧配線を含む第２配線部と、前記リセット素子にリセット電圧を印加するリセット配線を含む第３配線部を含むことができる。

本発明の実施形態において、前記第１方向で前記センシング素子部、前記第１配線部、前記第２配線部、及び前記第３配線部が順番に配置されることができる。

本発明の実施形態において、２つのデータラインは前記第２配線部と隣接する画素列の間に配置され、１つのデータラインは前記第１配線部と隣接する画素列の間及び第３配線部と隣接する画素列の間のそれぞれに配置されることができる。

本発明の実施形態において、データラインは前記画素列の第１側、または、第２側に配置されることができる。

本発明の実施形態において、ダミー配線部をさらに含み、前記第１方向に前記センシング素子部、前記第１配線部、前記第２配線部、前記ダミー配線部、及び前記第３配線部が順番に配置されることができる。

本発明の実施形態において、２つのデータラインは前記ダミー配線部と隣接する画素列の間に配置され、前記第１配線部と隣接する画素列の間、前記第２配線部と隣接する画素列の間、及び前記第３配線部と隣接する画素列の間のそれぞれに一つのデータラインが配置されることができる。

上述の本発明の他の目的を達成するための一実施形態に係るタッチスクリーン表示装置は、タッチ表示基板、対向基板、液晶層、及びリードアウト部を含む。前記タッチ表示基板は、ベース基板、複数の画素部、センシング素子部、及びセンシング配線部を含む。前記複数の画素部は前記ベース基板の上に少なくとも１つ以上の画素列と画素行で配列され、画素電極を含む。前記センシング素子部は、第１画素列と第２画素列との間の第１列に配置されてタッチを検出する。前記センシング配線部は、隣接する画素列の間のうち、前記第１列と異なった第２列に配置されて、前記センシング素子部と電気的に接続される。前記対向基板は前記タッチ表示基板と対向する。前記液晶層は、前記タッチ表示基板及び前記対向基板との間に介在する。前記リードアウト部は、前記センシング配線部が含むセンシング配線と接続されてセンシング信号を受信して前記センシング信号に応答してリードアウト信号を出力する。

本発明の実施形態において、前記第１方向に隣接するセンシング部は前記第２方向に１つの画素部ほどずれるように配置し、各センシング部は各センシング素子部と各入出力配線部を含むことができる。

本発明の実施形態において、前記表示基板に形成されたゲートラインにゲート信号を印加するゲート駆動部をさらに含み、前記ゲート信号のパルスの上昇エッジ間の間隔は、各センシング部に対応して前記画素列が含む画素部の個数と前記パルスのパルス幅の積でありうる。

本発明によれば、画素列の間に配置されてタッチを検出するセンシング素子部と電気的に接続されたセンシング配線部を前記センシング素子部が配置された画素列と他の画素列の間に配置させることによってタッチスクリーン表示装置の開口率を向上させることができる。

本発明の第１の実施形態に係るタッチスクリーン表示装置の平面図である。 図１のタッチスクリーン表示装置の画素部及びセンシング部に対する等価回路図である。 図１のセンシング素子部とセンシング配線部の接続関係を示すためのタッチスクリーン表示装置の平面図である。 図３のＩ−Ｉ’線に沿って切断したタッチスクリーン表示装置の断面図である。 図１のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。 図１のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。 図１のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。 図１のタッチスクリーン表示装置のセンシング部が含む領域の配列構造を示す平面図である。 図１のタッチスクリーン表示装置に提供されるゲート信号の波形図である。 本発明の第２の実施形態に係るタッチスクリーン表示装置の平面図である。 図１０のタッチスクリーン表示装置の画素部及びセンシング部に対する等価回路図である。 図１０のセンシング素子部とセンシング配線部の接続関係を示すためのタッチスクリーン表示装置の平面図である。 図１２のＩＩ−ＩＩ’線に沿って切断したタッチスクリーン表示装置の断面図である。 図１０のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。 図１０のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。 図１０のタッチスクリーン表示装置のセンシング部が含む領域の配列構造を図示した平面図である。 図１６のタッチスクリーン表示装置に提供されるゲート信号の波形図である。 第３の実施形態に係るタッチスクリーン表示装置の平面図である。 図１８のタッチスクリーン表示装置の画素部及びセンシング部に対する等価回路図である。 図１８のセンシング素子部とセンシング配線部の接続関係を示すためのタッチスクリーン表示装置の平面図である。 図２１は図２０のＩＩＩ−ＩＩＩ’線に沿って切断したタッチスクリーン表示装置の断面図である。 図１８のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。 図１８のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。 図１８に図示されたＡ部分を拡大したタッチスクリーン表示装置の平面図である。 図１８のタッチスクリーン表示装置のセンシング部が含む領域の配列構造を図示した平面図である。 第４の実施形態に係るタッチスクリーン表示装置の平面図である。 図２６のタッチスクリーン表示装置の画素部及びセンシング部に対する等価回路図である。 図２６に示したＢ部分を拡大したタッチスクリーン表示装置の平面図である。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るタッチスクリーン表示装置の平面図である。図２は、図１のタッチスクリーン表示装置の画素部及びセンシング部に対する等価回路図である。

図１及び図２を参照すると、前記タッチスクリーン表示装置は画像を表示する複数の画素部と、タッチを検出する複数のセンシング部ＳＰ及びリードアウト（Ｒｅａｄ−Ｏｕｔ）部ＲＯを含む。

前記画素部はマトリックス構造からなり、各画素部は複数のカラー画素を含む。例えば、前記画素部は第１方向に互いに隣接するように配列された赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂを含む。例えば、前記第１方向は水平方向であってもよい。本実施形態の図１には第１画素部Ｐ１〜第４画素部Ｐ４を図示する。

複数の画素部は複数の水平列（Ｈｐ、Ｈｐ＋１）と複数の垂直列（Ｖｑ、Ｖｑ＋１）を含む。前記垂直列（Ｖｑ、Ｖｑ＋１）は、第１方向に配列され、前記垂直列（Ｖｑ、Ｖｑ＋１）のそれぞれは、前記第１方向と垂直する第２方向に延長する。また、前記水平列（Ｈｐ、Ｈｐ＋１）は第２方向に配列され、前記水平列（Ｈｐ、Ｈｐ＋１）のそれぞれは、前記第１方向に延長する。例えば、ｐ番目水平列Ｈｐはｎ＋１番目ゲートライン（Ｇｎ＋１）と電気的に接続された画素部を含み、ｐ＋１番目水平列はｎ＋２番目ゲートライン（Ｇｎ＋２）と電気的に接続された画素部を含む。前記ｐ及びｑは自然数である。

前記水平列（Ｈｐ、Ｈｐ＋１）のそれぞれは２つの画素部を含み、前記垂直列（Ｖｑ、Ｖｑ＋１）のそれぞれは２つの画素部を含む。

各画素部は駆動素子ＴＲと前記駆動素子ＴＲに電気的に接続された液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴを含む。

前記センシング部ＳＰは複数の垂直列間ごとに配置される。

図示のように、前記センシング部ＳＰはタッチを検出するセンシング素子部ＳＥＰ１と前記センシング素子部ＳＥＰ１の入出力配線を含むセンシング配線部ＳＬＰ１を含む。

前記センシング素子部ＳＥＰ１は前記第１画素部Ｐ１及び第２画素部Ｐ２の間と前記第３画素部Ｐ３及び第４画素部Ｐ４の間の第１列に配置される。

前記センシング配線部ＳＬＰ１は、前記第２画素部Ｐ２及び第４画素部Ｐ４と隣接する領域の第２列に配置される。

即ち、２つの水平列（Ｈｐ、Ｈｐ＋１）に対応する長さに配置された前記センシング素子部ＳＥＰ１及び前記センシング配線部ＳＬＰ１は、前記隣接した垂直列（Ｖｑ、Ｖｑ＋１）の間で交互に配置される。前記センシング部ＳＰは、ｎ＋１番目ゲートライン（Ｇｎ＋１）に印加されたハイレベルのゲート信号に応答してリセットされ駆動される。前記「ｎ」は自然数である。

図２に図示のように、前記センシング素子部ＳＥＰ１は基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃｓ、第１スイッチング素子ＳＷ１１、及び第２スイッチング素子ＳＷ１２を含む。

前記センシング配線部ＳＬＰ１は、互いに隣接して形成されたｉ番目電圧配線（ＶＬｉ）、ｉ番目センシング配線（ＳＬｉ）、及びｉ＋１番目リセット配線（ＲＬｉ＋１）を含む。ここで、ｉは自然数である。

前記基準キャパシタＣｒｅｆは、ｎ＋１番目ゲートライン（Ｇｎ＋１）と接続された第１電極と、前記センシングキャパシタＣｌｃｓと接続された第２電極とを含む。前記センシングキャパシタＣｌｃｓは、前記基準キャパシタＣｒｅｆの第２電極と接続されたタッチ電極と共通電圧Ｖｃｏｍが印加された共通電極を含む。

前記第１スイッチング素子ＳＷ１１は、電源信号Ｖｄｄが印加されるｉ番目電圧配線（ＶＬｉ）と接続された入力電極、前記基準キャパシタＣｒｅｆと前記センシングキャパシタＣｌｃｓと接続された制御電極、及び第２スイッチング素子ＳＷ１２と接続された出力電極を含む。例えば、前記電源信号Ｖｄｄは約１５Ｖであってもよい。

前記第２スイッチング素子ＳＷ１２は、前記第１スイッチング素子ＳＷ１１と接続された入力電極、ｎ＋２番目ゲートライン（Ｇｎ＋２）と接続された制御電極、及びセンシング信号を出力する出力電極を含む。

ここで、前記第２スイッチング素子ＳＷ１２の出力電極は、ｉ番目センシング配線（ＳＬｉ）と接続される。例えば、前記ｉ番目センシング配線（ＳＬｉ）には約５Ｖの電圧が印加されることができる。

前記第２方向への前記画素部Ｐ間にはリセット部ＲＰが配置され、前記リセット部ＲＰはリセット素子ＲＳをさらに含む。

前記リセット素子ＲＳは、ｎ＋１番目ゲートライン（Ｇｎ＋１）と接続された制御電極と、前記リセット信号Ｖｒｅｓｅｔが印加されるｉ番目リセット配線（ＲＬｉ）と接続された入力電極及び前記第１スイッチング素子ＳＷ１１の制御電極と接続された出力電極を含む。

以下においては、前記センシング部ＳＰの駆動方式を例として説明する。

前記ｎ＋１番目ゲートライン（Ｇｎ＋１）にハイレベルのゲート信号が印加されると、前記基準キャパシタＣｒｅｆと前記センシングキャパシタＣｌｃｓとの間の接続ノードにノード電圧Ｖｎが形成される。ここで、前記ノード電圧Ｖｎは、前記リセット信号Ｖｒｅｓｅｔに基づいて形成される。

前記第１スイッチング素子ＳＷ１１は、前記ノード電圧Ｖｎにより前記電源信号Ｖｄｄを前記第２スイッチング素子ＳＷ１２に出力する。前記第２スイッチング素子ＳＷ１２は、前記ｎ＋２番目ゲートライン（Ｇｎ＋２）にハイレベルのゲート信号が印加されると、前記第１スイッチング素子ＳＷ１１を通過した前記電源信号Ｖｄｄを出力する。

前記センシングキャパシタＣｌｃｓにタッチイベントが発生する場合、前記センシングキャパシタＣｌｃｓの値が変更され、前記ノード電圧Ｖｎが変更される。ここで、前記ｎ＋１番目ゲートライン（Ｇｎ＋１）にハイレベルのゲート信号が印加される場合、前記ノード電圧Ｖｎは、前記リセット信号Ｖｒｅｓｅｔでリセットされるため、前記ｎ＋１番目ゲートライン（Ｇｎ＋１）にローレベルのゲート信号が印加される場合、前記センシングキャパシタＣｌｃｓの値が変更されることができる。前記リセット信号Ｖｒｅｓｅｔは、所定の電圧値を有することができる。例えば、前記リセット信号Ｖｒｅｓｅｔは約２４Ｖであってもよい。

従って、前記変更されたノード電圧Ｖｎに応答して前記第１スイッチング素子ＳＷ１１で出力される前記電源信号Ｖｄｄが変更される。

即ち、前記第２スイッチング素子ＳＷ１２は、変更されたノード電圧Ｖｎに対応するセンシング信号として、前記ｎ＋２番目ゲートライン（Ｇｎ＋２）にハイレベルのゲート信号が印加される場合、前記ｊ番目センシング配線（ＳＬｊ）に出力することができる。

前記第１スイッチング素子ＳＷ１１の特性が優れているほど前記第１スイッチング素子ＳＷ１１は高感度（Ｈｉｇｈ ｓｅｎｓｉｔｉｖｉｔｙ）のセンシング信号を出力することができる。前記第１スイッチング素子ＳＷ１１の特性はゲート電圧対比ドレーン電流が大きいほど優れており、前記ドレーン電流の大きさはチャネルの幅対長さ（Ｗ／Ｌ）が大きいほど優れている。従って、前記第１スイッチング素子ＳＷ１１の大きさ、つまり、チャネルの幅対長さ（Ｗ／Ｌ）が大きいほど高感度のセンシング信号を出力することができる。

また、前記センシング信号は、前記ノード電圧Ｖｎの変動範囲が大きいほど高感度のセンシング信号を出力することができる。前記ノード電圧Ｖｎは、下記の式のように定義することができる。

ここで、Ｖｇ^＋はゲート信号のハイ電圧、Ｖｇ^―はゲート信号のロー電圧、Ｃｇｄは第１スイッチング素子ＳＷ１１のゲートとドレーンと間の寄生キャパシタンス、Ｃｇｓは第１スイッチング素子ＳＷ１１のゲートとソース間の寄生キャパシタンスである。

前記式（１）によると、前記ノード電圧Ｖｎは、前記第１スイッチング素子ＳＷ１１の寄生キャパシタンス（Ｃｇｄ ＋ Ｃｇｓ）が小さいほど、前記基準キャパシタＣｒｅｆが増加するほど減少する。従って、前記センシング部の面積を拡張することによって前記センシング部に配置される前記センシングキャパシタＣｌｃｓ及び前記基準キャパシタＣｒｅｆの大きさを大きく形成して前記ノード電圧Ｖｎのレベル範囲を増加させることができる。前記ノード電圧Ｖｎのレベル範囲が増加すれば、前記ノード電圧Ｖｎに応答して生成されるセンシング信号のレベル範囲が増加するので前記センシング部のセンシング特性を向上させることができる。
従って、前記第１スイッチング素子ＳＷ１１は、チャネル幅Ｗ対チャネル長さＬの比を大きくし、前記基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃｓのキャパシタンスを大きくしてセンシング特性を向上させることができる。

前記リードアウト部ＲＯは、複数の増幅器を含む。各増幅器ＯＰは複数のセンシング配線から提供されたセンシング信号が入力される。前記増幅器ＯＰは互いに異なるゲートラインに接続されたリセット素子ＲＳを含むセンシング部ＳＰのセンシング信号を出力するセンシング配線と接続される。

例えば、前記増幅器ＯＰは、前記ｎ＋２番目ゲートラインにハイレベルの信号が印加される１Ｈ（Ｈ：水平周期）の間、前記センシング配線ＳＬｉを通じて伝達されたセンシング信号に応答してリードアウト信号Ｖｏを出力する。図示はしていないが、ｎ＋４番目ゲートラインにハイレベルの信号が印加される１Ｈ（Ｈ：水平周期）の間、センシング配線（図示せず）を通じて伝達されたセンシング信号に応答してリードアウト信号Ｖｏを出力することができる。従って、前記増幅器ＯＰは、１Ｈを周期に前記リードアウト信号Ｖｏを出力する。

図３は図１のセンシング素子部とセンシング配線部の接続関係を示すためのタッチスクリーン表示装置の平面図である。図４は図３のＩ−Ｉ’線に沿って切断したタッチスクリーン表示装置の断面図である。

図１、図３、及び図４を参照すると、前記タッチスクリーン表示装置はタッチ表示基板１００、対向基板２００、及び液晶層３００を含む。

前記タッチ表示基板１００は、複数のゲートライン（Ｇｎ、Ｇｎ＋１、Ｇｎ＋２）、複数のデータライン（ＤＬｍ＋２、ＤＬｍ＋３）、複数の電圧配線ＶＬｊ、複数のリセット配線ＲＬｊ、及び複数のセンシング配線ＳＬｊを含む。前記ゲートライン（Ｇｎ、Ｇｎ＋１、Ｇｎ＋２）は第１方向に延長する。前記データライン（ＤＬｍ＋２、ＤＬｍ＋３）、電圧配線ＶＬｊ、リセット配線ＲＬｊ、及びセンシング配線ＳＬｊは第２方向に延長する。

例えば、前記第１画素部Ｐ１の青色画素Ｂ１は、前記ｎ＋１番目ゲートライン（Ｇｎ＋１）とｍ＋２番目データライン（ＤＬｍ＋２）に接続された第１駆動素子ＴＲ１と前記第１駆動素子ＴＲ１と電気的に接続された第１画素電極ＰＥ１を含む。前記第１駆動素子ＴＲ１がターンオンされると、前記第１画素電極ＰＥ１に画素電圧が印加される。前記青色画素Ｂ１は、前記第１画素電極ＰＥ１と、液晶層３００及び前記対向基板２００の共通電極２１０とによって定義された液晶キャパシタとを含む。前記液晶キャパシタは、前記第１画素電極ＰＥ１と前記共通電極２１０によって形成された電場によって前記液晶層の配列を制御して画像の青色階調を表示する。

前記第２画素部Ｐ２の赤色画素Ｒ２は、前記ｎ＋１番目ゲートライン（Ｇｎ＋１）とｍ＋３番目データライン（ＤＬｍ＋３）に接続された第２駆動素子ＴＲ２と、前記第２駆動素子ＴＲ２と電気的に接続された第２画素電極ＰＥ２とを含む。前記赤色画素Ｒ２は、前記第２画素電極ＰＥ２と、液晶層３００及び前記対向基板２００の共通電極２１０によって定義された液晶キャパシタとを含む。

前記第３画素部Ｐ３の青色画素Ｂ３は、前記ｎ＋２番目ゲートライン（Ｇｎ＋２）と前記ｍ＋２番目データライン（ＤＬｍ＋２）に接続された第３駆動素子ＴＲ３と、前記第３駆動素子ＴＲ３）と電気的に接続された第３画素電極ＰＥ３とを含む。前記青色画素Ｂ３は、前記第３画素電極ＰＥ３と、液晶層３００及び前記対向基板２００の共通電極２１０によって定義された液晶キャパシタとを含む。

前記第４画素部Ｐ４の赤色画素Ｒ４は、前記ｎ＋２番目ゲートライン（Ｇｎ＋２）と前記ｍ＋３番目データライン（ＤＬｍ＋３）に接続された第４駆動素子ＴＲ４と、前記第４駆動素子ＴＲ４と電気的に接続された第４画素電極ＰＥ４とを含む。前記赤色画素Ｒ４は、前記第４画素電極ＰＥ４と、液晶層３００及び前記対向基板２００の共通電極２１０によって定義された液晶キャパシタとを含む。

前記センシング素子部ＳＥＰ１の前記基準キャパシタＣｒｅｆ及び前記センシングキャパシタＣｌｃｓは、前記第１画素部Ｐ１の青色画素Ｂ１と前記第２画素部Ｐ２の赤色画素Ｒ２との間に配置される。

前記センシング素子部ＳＥＰ１の第１スイッチング素子ＳＷ１１及び第２スイッチング素子ＳＷ１２は、前記第３画素部Ｐ３の青色画素Ｂ３と第４画素部Ｐ４の赤色画素Ｒ４との間に配置される。

前記入出力配線部ＳＬＰ１は、前記第２画素部Ｐ２の青色画素Ｂ２と、前記第４画素部Ｐ４の青色画素Ｂ４と隣接して形成される。前記センシング配線部ＳＬＰ１は、互いに隣接して形成されたｉ番目電圧配線（ＶＬｉ）、ｉ番目センシング配線（ＳＬｉ）、及びｉ＋１番目リセット配線（ＲＬｉ＋１）を含む。

前記センシング素子部ＳＥＰ１は、基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃｓを含む。前記基準キャパシタＣｒｅｆの第１電極１１２は、前記ｎ＋１番目ゲートライン（Ｇｎ＋１）から突出されて前記センシング素子部ＳＥＰ１に配置され、第２電極は前記第１画素電極ＰＥ１と同じ物質で前記第１電極１１２と重なった透明電極１７２によって定義される。前記基準キャパシタＣｒｅｆは互いに重なった第１電極１１２と前記透明電極１７２、及び前記電極１１２、１７２）の間に介在された絶縁層１２０、１５０によって定義される。

前記センシングキャパシタＣｌｃｓのタッチ電極は、前記基準キャパシタＣｒｅｆの第１電極１１２と重複していない前記透明電極１７２によって定義される。前記センシングキャパシタＣｌｃｓは、前記タッチ電極と、前記液晶層３００及び前記対向基板２００に形成された共通電極２１０によって定義される。

前記リセット素子ＲＳは、ｎ＋１番目ゲートライン（Ｇｎ＋１）と接続されたリセット制御電極１１１と、ｉ番目リセット配線（ＲＬｉ）と接続されたリセット入力電極１４１と、前記リセット入力電極１４１と離隔されたリセット出力電極１４２とを含む。また、前記リセット制御電極１１１の上に配置された半導体層１３１を含む。前記リセット素子ＲＳは、前記ｎ＋１番目ゲートライン（Ｇｎ＋１）と水平列（Ｈｐ＋１）との間に配置されるコンタクト部及び透明電極を通じてｉ番目リセット配線（ＲＬｉ）と電気的に接続される。従って、前記タッチ表示基板の前記第１方向においての開口率が大きくできて、前記タッチスクリーン表示装置の全体開口率が向上できる。

前記第１スイッチング素子ＳＷ１１は、前記リセット素子ＲＳのリセット出力電極１４２と電気的に接続された第１制御電極１１３、ｉ番目電圧配線（ＶＬｉ）と接続された第１入力電極１４３、及び前記第１スイッチング素子ＳＷ１１の下部に形成された前記第２スイッチング素子ＳＷ１２と接続された第１出力電極１４４を含む。ここで、前記第１スイッチング素子ＳＷ１１は、前記ｎ＋１番目ゲートライン（Ｇｎ＋１）と水平列（Ｈｐ＋１）との間に配置されるコンタクト部及び透明電極を通じてｉ番目電圧配線（ＶＬｉ）と電気的に接続される。従って、前記タッチ表示基板の前記第１方向への開口率が大きくできて、前記タッチスクリーン表示装置の全体開口率が向上できる。

前記第２スイッチング素子ＳＷ１２は、前記ｎ＋２番目ゲートライン（Ｇｎ＋２）と接続された第２制御電極１１５、前記第１スイッチング素子ＳＷ１１の前記第１出力電極１４４と接続された第２入力電極１４５、及び前記ｉ番目センシング配線ＳＬｉと接続された第２出力電極１４６を含む。ここで、前記第１スイッチング素子ＳＷ１１は、前記ｎ＋２番目ゲートライン（Ｇｎ＋２）の下部に配置されるコンタクト部及び透明電極を通じて前記ｉ番目センシング配線ＳＬｉと電気的に接続される。従って、前記タッチ表示基板の前記第１方向への開口率が大きくできて、前記タッチスクリーン表示装置の全体開口率が向上できる。

前記第１スイッチング素子ＳＷ１１及び前記第１スイッチング素子ＳＷ１２は、前記第１制御電極１１３及び前記第２制御電極１１５の上に配置された半導体層１３３ａ、１３３ｂをさらに含む。

前記タッチスクリーン表示装置の開口率と係る前記センシング素子部ＳＥＰ１の幅ＳＷＨ１は、前記第１スイッチング素子ＳＷ１１の幅または前記第２スイッチング素子ＳＷ１２の幅と連関する。本実施形態においては、前記第１スイッチング素子ＳＷ１１と前記第２スイッチング素子ＳＷ１２は、前記第２方向に配列されて同じ幅を有する。

前記センシング素子部ＳＥＰ１の前記第１方向への幅ＳＷＨ１は、第１回路間隔、第２回路間隔、第３回路間隔、第４回路間隔、及び第５回路間隔の和である。

ここで、前記第２回路間隔はコンタクト部の幅であり、前記第４回路間隔は、前記第１スイッチング素子ＳＷ１１の前記入力電極１４１の延長ラインであり、前記第１、第３、及び第５回路間隔は金属パターンが存在しない金属パターン間の空間である。

例えば、前記第１回路間隔、前記第２回路間隔、前記第３回路間隔、前記第４回路間隔、及び前記第５回路間隔の最小値がそれぞれ約７ｕｍ、約１８ｕｍ、約６ｕｍ、約７ｕｍ、及び約７ｕｍでありうる。従って、前記センシング素子部ＳＥＰ１の幅ＳＷＨ１の最小値は約４５ｕｍでありうる。

前記タッチスクリーン表示装置の開口率と関わった前記センシング配線部ＳＬＰ１の幅ＳＷＨ２は、第１配線間隔、第２配線間隔、第３配線間隔、第４配線間隔、第５配線間隔、及び第６配線間隔の和である。

ここで、前記第１及び第３配線間隔は配線の幅であり、前記第５配線間隔はコンタクト部の幅であり、前記第２、第４、及び第６配線間隔は金属パターンが存在しない金属パターン間の空間である。

例えば、前記第１配線間隔、前記第２配線間隔、前記第３配線間隔、前記第４配線間隔、前記第５配線間隔、及び前記第６配線間隔の最小値がそれぞれ約７ｕｍ、約７ｕｍ、約７ｕｍ、約７ｕｍ、約１８ｕｍ、及び約７ｕｍでありうる。従って、前記センシング配線部ＳＬＰ１の幅ＳＷＨ２の最小値は、約５３ｕｍでありうる。

前記タッチスクリーン表示装置が画像を正常に表示するために前記センシング素子部ＳＥＰ１の幅ＳＷＨ１は、前記センシング配線部ＳＬＰ１の幅ＳＷＨ２と同一でなければならないため、前記幅ＳＷＨ１及び前記幅ＳＷＨ２の最少値は約５３ｕｍでありうる。

前記リセット部ＲＰの前記第２方向への幅は、第１垂直間隔、第２垂直間隔、及び第３垂直間隔の和である。

ここで、前記第２垂直間隔はコンタクト部の幅であり、前記第１及び第３垂直間隔は、金属パターンが存在しない金属パターン間の空間である。

例えば、前記第１垂直間隔、前記第２垂直間隔、及び前記第３垂直間隔の最小値がそれぞれ約６ｕｍ、約１８ｕｍ、及び約６ｕｍでありうる。従って、前記リセット部ＲＰの幅の最少値は、約３０ｕｍでありうる。

一般的な表示装置の開口率は約６２％でありうる。また、一般的なタッチスクリーン表示装置の開口率は、約３１％でありうる。反面、本実施形態に係るタッチスクリーン表示装置の開口率は約３８％でありうる。従って、本実施形態によって、前記センシング部ＳＰを互いに離隔された複数のセンシング素子部ＳＥＰ１及びセンシング配線部ＳＬＰ１に分けることができて、タッチスクリーン表示装置の開口率が向上されることができる。

また、前記タッチスクリーン表示装置の前記第１スイッチング素子ＳＷ１１及び前記第２スイッチング素子ＳＷ１２の大きさを大きく形成でき、また、センシングキャパシタ及び基準キャパシタの電極面積を大きく形成することができる。これに従って、センシング特性を向上させることができる。

図５〜図７は、図１のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。

図４及び図５を参照すると、ベース基板ＢＳ上にゲート金属層をパターニングしてゲート金属パターンを形成する。

前記ゲート金属パターンは、複数のゲートライン（Ｇｎ、Ｇｎ＋１、Ｇｎ＋２）と、前記基準キャパシタＣｒｅｆの第１電極１１２と、前記リセット素子ＲＳのリセット制御電極１１１と、前記第１スイッチング素子ＳＷ１１の第１制御電極１１３と、前記第２スイッチング素子ＳＷ１２の第２制御電極１１５とを含む。

図４及び図６を参照すると、前記ゲート金属パターンを覆うように前記ベース基板ＢＳ上に前記ゲート絶縁層１２０を形成する。

次いで、前記ゲート絶縁層１２０上に前記半導体層１３１、１３３ａ、１３３ｂを形成する。

次いで、前記ゲート絶縁層１２０上に前記半導体層１３１、１３３ａ、１３３ｂを覆うように前記ゲート絶縁層１２０上にデータ金属層を形成し、前記データ金属層をパターニングしてデータ金属パターンを形成する。

前記データ金属パターンは複数のデータライン（ＤＬｍ＋２、ＤＬｍ＋３）と、複数の電圧配線ＶＬｊと、複数のリセット配線ＲＬｊと、複数のセンシング配線ＳＬｊと、前記リセット素子ＲＳのリセット入力電極１４１及びリセット出力電極１４２と、前記第１スイッチング素子ＳＷ１１の第１入力電極１４３及び第１出力電極１４４と、前記第２スイッチング素子ＳＷ１２の第２入力電極１４５及び第２出力電極１４６を含む。

図４及び図７を参照すると、前記データ金属パターンを覆うように前記ベース基板ＢＳ上に前記データ絶縁層１５０を形成する。

次いで、前記データ絶縁層１５０上に前記画素電極ＰＥ及び前記透明電極１７２が形成される。

図８は、図１のタッチスクリーン表示装置のセンシング部が含む領域の配列構造を示した平面図である。図９は、図１のタッチスクリーン表示装置に提供されるゲート信号の波形図である。

ここで、前記ゲート信号はセンシング感度を上昇させるために、マルチゲートライン駆動を実施する場合のゲート信号を示す。

図１、図８、及び図９を参照すると、前記タッチスクリーン表示装置は複数の画素部と、複数のセンシング部ＳＰを含む。

前記画素部は複数の水平列（Ｈｐ、．．．、Ｈｐ＋５）と複数の垂直列（Ｖｑ、．．．、Ｖｑ＋７）を含む。

前記センシング部ＳＰのそれぞれが含むセンシング素子部ＳＥＰ１及びセンシング配線部ＳＬＰ１は、前記隣接した垂直列間に交互に配置される。

図示のように、２×２マトリックス構造のセンシングブロックＳＢを定義する場合、各センシングブロックＳＢは、前記第２方向に並んで配列され、前記第１方向には１列の水平列ほどずれるように配列される。

本実施形態で、前記タッチ表示基板は２×２マトリックス構造のセンシングブロックＳＢを有するので、ゲートライン（Ｇｎ、．．．、Ｇｎ＋６）に印加されるゲート信号のパルスのパルス幅ＰＷに２をかけた値は、前記パルスの上昇エッジ間の間隔ＲＥＤ１になる。このような前記ゲート信号の前記パルスの上昇エッジ間の間隔ＲＥＤ１によって同じ垂直列に対応するセンシングブロックのセンシングが同時に行われ、互いに異なるゲートライン間のカップリング効果を防止することができる。

＜第２の実施形態＞
図１０は、本発明の第２の実施形態に係るタッチスクリーン表示装置の平面図である。図１１は、図１０のタッチスクリーン表示装置の画素部及びセンシング部に対する等価回路図である。

前記第２の実施形態に係るタッチスクリーン表示装置は、センシング配線部ＳＬＰ２が第２スイッチング素子ＳＷ２２を含み、センシング配線部ＳＬＰ２は互いに離隔して配置された第１配線部ＬＰ１１及び第２配線部ＬＰ１２を有し、各センシング部ＳＰが３つの水平列（Ｈｐ、Ｈｐ＋１、Ｈｐ＋２）に対応する長さに配置されて３つの垂直列（Ｖｑ、Ｖｑ＋１、Ｖｑ＋２）に対応して配置されることを除けば、第１の実施形態のタッチスクリーン表示装置と実質的に同一である。以下においては、前記第１の実施形態の構成要素と同じ構成要素に対しては同じ図面符号を与えて重複される説明は省略する。

図１１には、第１画素部Ｐ１〜第９画素部Ｐ９を図示する。従って、前記タッチ表示基板１０１は複数のゲートライン（Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、Ｇｎ＋３）、複数のデータライン（ＤＬｍ＋２、ＤＬｍ＋３、ＤＬｍ＋６）を含む。

図１、図１０、及び図１１を参照すると、前記センシング素子部ＳＥＰ２は基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃｓ、及び第１スイッチング素子ＳＷ２１を含む。

前記第１配線部ＬＰ１１は、前記第２スイッチング素子ＳＷ２２及びｉ番目センシング配線（ＳＬｉ）を含む。

前記センシング素子部ＳＥＰ２の前記基準キャパシタＣｒｅｆ及び前記センシングキャパシタＣｌｃｓは、前記第４画素Ｐ４及び前記第５画素Ｐ５間に配置され、前記センシング素子部ＳＥＰ２の前記第１スイッチング素子ＳＷ２１は、前記第７画素Ｐ７及び前記第８画素Ｐ８間に配置される。

前記第１配線部ＬＰ１１の前記第２スイッチング素子ＳＷ２２は、前記第８画素Ｐ８及び前記第９画素Ｐ９間に配置されて前記ｉ番目センシング配線（ＳＬｉ）と接続される。

前記第２配線部ＬＰ１２は、前記第２方向に延長するｉ番目電圧配線（ＶＬｉ）及びｉ＋１番目リセット配線（ＲＬｉ＋１）を含む。

前記センシング配線部ＳＬＰ２の入出力配線と、前記センシング素子部ＳＥＰ２、前記第２スイッチング素子ＳＷ２２、及び前記リセット部ＲＰのそれぞれの接続関係は第１の実施形態の接続関係と実質的に同一であるため、重複する説明は省略する。

図１２は、図１０のセンシング素子部とセンシング配線部の接続関係を示すためのタッチスクリーン表示装置の平面図である。図１３は、図１２のＩＩ−ＩＩ’線に沿って切断したタッチスクリーン表示装置の断面図である。

前記第１スイッチング素子ＳＷ２１及び前記第２スイッチング素子ＳＷ２２の間に前記第８画素部Ｐ８が形成されることを除けば、ＩＩ−ＩＩ’線に沿って切断したタッチスクリーン表示装置の断面図は、図４の断面図と実質的に同一である。従って、前記第１の実施形態の構成要素と同じ構成要素に対しては同じ図面符号を与えて重複される説明は省略する。

図３、図１０、図１２、及び図１３を参照すると、前記タッチ表示基板１０１は複数のゲートライン（Ｇｎ＋１、Ｇｎ＋２、Ｇｎ＋３）、複数のデータライン（ＤＬｍ、ＤＬｍ＋２、ＤＬｍ＋３、ＤＬｍ＋６、ＤＬｍ＋９）、複数の電圧配線ＶＬｊ、複数のリセット配線ＲＬｊ、及び複数のセンシング配線ＳＬｊを含む。前記ゲートライン（Ｇｎ＋１、Ｇｎ＋２、Ｇｎ＋３）は、第１方向に延長する。前記データライン（ＤＬｍ、ＤＬｍ＋２、ＤＬｍ＋３、ＤＬｍ＋６、ＤＬｍ＋９）、電圧配線ＶＬｊ、リセット配線ＲＬｊ、及びセンシング配線ＳＬｊは第２方向に延長する。

図１２の第４画素部Ｐ４の青色画素Ｂ４は、図３の青色画素Ｂ１と実質的に同一であり、図１０の第７画素部Ｐ７の青色画素Ｂ７は図３の青色画素Ｂ３と実質的に同一であるため、その説明は省略する。

前記センシング素子部ＳＥＰ２の基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃｓは、第４画素部Ｐ４の青色画素Ｂ４及び第２画素部Ｐ５の赤色画素Ｒ５間に形成される。前記センシング素子部ＳＥＰ２の前記第１スイッチング素子ＳＷ２１は第７画素部Ｐ７の青色画素Ｂ７及び第８画素部Ｐ８の赤色画素Ｒ８間に形成される。前記センシング配線部ＳＬＰ２の前記第２スイッチング素子ＳＷ２２は、前記第８画素部Ｐ８の青色画素Ｂ８及び第９画素部Ｐ９の赤色画素Ｒ９間に形成される。

前記センシング配線部ＳＬＰ２の入出力配線は、隣接する垂直列（Ｖｑ＋１、Ｖｑ＋２）の間、または、隣接する垂直列（Ｖｑ＋２、図示せず）の間で前記第２方向に延長する。

図３のセンシング素子部ＳＥＰ１は、第１スイッチング素子ＳＷ１１及び第２スイッチング素子ＳＷ１２を含む反面、図１０の前記センシング素子部ＳＥＰ２は第１スイッチング素子ＳＷ２１のみを含むため、前記第１スイッチング素子ＳＷ２１は大きく形成できる。

前記第２スイッチング素子ＳＷ２２は、記第１配線部ＬＰ１１に形成されて前記ｉ番目センシング配線（ＳＬｉ）と接続される。前記第２スイッチング素子ＳＷ２２のソース電極は、２方向に延長されたバー状を有する。従って、バー状のソース電極と前記ｉ番目センシング配線（ＳＬｉ）の一部である前記第２スイッチング素子ＳＷ２２のドレーン電極は有効チャネル幅がＵ字状のスイッチング素子より小さく形成できる。

前記第１スイッチング素子ＳＷ２１及び前記第２スイッチング素子ＳＷ２２を接続する接続部ＣＰによって、前記第１スイッチング素子ＳＷ２１及び前記第２スイッチング素子ＳＷ２２は互いに異なる領域に分離して形成できる。前記データライン（ＤＬｍ＋３）及び前記データライン（ＤＬｍ＋３）と隣接した緑色、青色の画素部のためのデータラインと前記接続部ＣＰの間のそれぞれに寄生キャパシタンスが形成できる。この寄生キャパシタンスは、前記データライン（ＤＬｍ＋３）及び前記データライン（ＤＬｍ＋３）と隣接した緑色、青色の画素部のためのデータラインのデータ信号と前記ｉ番目センシング配線（ＳＬｉ）のカップリングを減少させる役割ができる。前記タッチスクリーン表示装置の開口率と関連した前記センシング素子部ＳＥＰ２の幅ＳＷＨ１の最少値は第１の実施形態に説明したように、４５ｕｍになる。

前記タッチスクリーン表示装置の開口率と関連した前記第１配線部ＬＰ１１の幅ＳＷＨ２は、前記第２スイッチング素子ＳＷ２２の幅と連関する。

上記第１配線部ＬＰ１１の前記第１方向への幅ＳＷＨ２は、第４回路間隔、第５回路間隔、及び第６回路間隔の和である。

ここで、前記第５回路間隔は前記第２スイッチング素子ＳＷ２２の幅であり、前記第１及び第３回路間隔は金属パターンが存在しない金属パターン間の空間である。

例えば、前記第４回路間隔、前記第５回路間隔、及び前記第６回路間隔の最小値がそれぞれ約７ｕｍ、約１７ｕｍ、及び約６ｕｍでありうる。従って、前記第１配線部ＬＰ１１の幅ＳＷＨ２の最少値は約３０ｕｍでありうる。

前記タッチスクリーン表示装置の開口率と関連した前記第２配線部ＬＰ１２の幅ＳＷＨ３は、前記第１方向への幅ＳＷＨ３は、第１配線間隔、第２配線間隔、第３配線間隔、及び第４配線間隔の和である。

ここで、前記第１配線間隔は配線の幅であり、前記第３配線間隔はコンタクト部の幅であり、前記第２及び第４配線間隔は金属パターンが存在しない金属パターン間の空間である。

例えば、前記第１配線間隔、前記第２配線間隔、前記第３配線間隔、及び前記第４配線間隔の最小値がそれぞれ約７ｕｍ、約７ｕｍ、約１８ｕｍ、及び約７ｕｍでありうる。従って、前記第２配線部ＬＰ１２の幅ＳＷＨ３の最少値は約３９ｕｍでありうる。前記タッチスクリーン表示装置が画像を正常に表示するために幅ＳＷＨ１、幅ＳＷＨ２、及び幅ＳＷＨ３が同一でなければならないため、前記幅ＳＷＨ１、前記幅ＳＷＨ２、及び前記幅ＳＷＨ３の最小値は約４５ｕｍでありうる。

前記リセット部ＲＰの前記第２方向への幅の最少値は、第１の実施形態の前記リセット部ＲＰの幅の最小値と実質的に同一である。

一般的な表示装置の開口率は、約６２％でありうる。また、一般的なタッチスクリーン表示装置の開口率は、約３１％でありうる。また、第１の実施形態によるタッチスクリーン表示装置の開口率は約３８％でありうる。反面、本実施形態によるタッチスクリーン表示装置の開口率は約４０％でありうる。本実施形態によって、前記センシング部ＳＰを前記センシング素子部ＳＥＰ２と前記センシング配線部ＳＬＰ２に分け、前記センシング配線部ＳＬＰ２は、再び前記第１配線部ＬＰ１１及び前記第２配線部ＬＰ１２に分けることができ、タッチスクリーン表示装置の開口率が第１の実施形態によるタッチスクリーン表示装置の開口率よりさらに向上することができる。

また、前記タッチスクリーン表示装置の前記第１スイッチング素子ＳＷ２１及び前記第２スイッチング素子ＳＷ２２の大きさを大きく形成でき、また、センシングキャパシタ及び基準キャパシタの電極面積を大きく形成することができる。これに従ってセンシング特性を向上させることができる。

図１４及び図１５は、図１０のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。

本実施形態によるゲート金属パターンの製造方法は、図５に示したことと実質的に同一であるため省略する。

図６、図１０、及び図１４を参照すると、前記ゲート金属パターンを覆うように前記ベース基板ＢＳ上に前記ゲート絶縁層１２０を形成する。

次いで、前記ゲート絶縁層１２０上に前記半導体層１３１、１３３ａ、１３３ｂを形成する。

次いで、前記ゲート絶縁層１２０上に前記半導体層１３１、１３３ａ、１３３ｂを覆うように前記ゲート絶縁層１２０上にデータ金属層を形成し、前記データ金属層をパターニングしてデータ金属パターンを形成する。

図１４の前記データ金属パターンが前記データライン（ＤＬｍ＋３）をさらに含むことを除き、図６のデータ金属パターンと実質的に同一であるため重複する説明は省略する。

図７、図１０、及び図１５を参照すると、前記データ金属パターンを覆うように前記ベース基板ＢＳ上に前記データ絶縁層１５０を形成する。

次いで、前記データ絶縁層１５０上に前記画素電極ＰＥ及び前記透明電極１７２が形成される。

図１６は、図１０のタッチスクリーン表示装置のセンシング部が含む領域の配列構造を図示した平面図である。図１７は、図１６のタッチスクリーン表示装置に提供されるゲート信号の波形図である。

ここで、前記ゲート信号はセンシング感度を上昇させるために、マルチゲートライン駆動を実施する場合のゲート信号を示す。

図９、図１６、及び図１７を参照すると、前記タッチスクリーン表示装置は複数の画素部と、複数のセンシング部ＳＰを含む。

前記画素部は、複数の水平列（Ｈｐ、．．．、Ｈｐ＋５）と複数の垂直列（Ｖｑ、．．．、Ｖｑ＋７）を含む。

前記センシング部ＳＰのそれぞれが含む前記センシング素子部ＳＥＰ２、前記第１配線部ＬＰ１１及び前記第２配線部ＬＰ１２は前記隣接した垂直列間に順番に配置される。

図示のように、３×３マトリックス構造のセンシングブロックＳＢを定義する場合、各センシングブロックＳＢは、前記第２方向に並んで配列されて、前記第１方向には１列の水平列ほどずれるように配列される。

本実施形態において、前記タッチ表示基板は、３×３マトリックス構造のセンシングブロックＳＢを有するため、ゲートライン（Ｇｎ、．．．、Ｇｎ＋６）に印加されるゲート信号のパルスのパルス幅ＰＷに３をかけた値は、前記パルスの上昇エッジ間の間隔ＲＥＤ２になることができる。このような前記ゲート信号の前記パルスの上昇エッジ間の間隔ＲＥＤ２によって同じ垂直列に対応するセンシングブロックのセンシングが同時に行われることができ、互いに異なるゲートライン間のカップリング効果を防止することができる。

＜第３の実施形態＞
図１８は、第３の実施形態に係るタッチスクリーン表示装置の平面図である。図１９は、図１８のタッチスクリーン表示装置の画素部及びセンシング部に対する等価回路図である。

前記第３の実施形態によるタッチスクリーン表示装置は、互いに離隔して配置された第１配線部ＬＰ２１、第２配線部ＬＰ２２、及び第３配線部ＬＰ２３を含むセンシング配線部ＳＬＰ３を有し、各センシング部ＳＰが４つの垂直列（Ｖｑ、Ｖｑ＋１、Ｖｑ＋２、Ｖｑ＋３）に対応して配置されることを除けば、第２の実施形態のタッチスクリーン表示装置と実質的に同一である。以下においては前記第２の実施形態の構成要素と同じ構成要素に対しては同じ図面符号を与えて重複する説明は省略する。

図１９には第１画素部Ｐ１〜第１２画素部Ｐ１２を図示する。従って、前記タッチ表示基板１０１は、複数のゲートライン（Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、Ｇｎ＋３）、複数のデータライン（ＤＬｍ＋２、ＤＬｍ＋５、ＤＬｍ＋８、ＤＬｍ＋９）を含む。

図１０、図１８、及び図１９を参照すると、前記センシング部ＳＰはタッチを検出するセンシング素子部ＳＥＰ３と前記センシング配線部ＳＬＰ３を含む。前記センシング配線部ＳＬＰ３は、入出力配線のうち、一部をそれぞれ含む前記第１配線部ＬＰ２１、前記第２配線部ＬＰ２２、及び前記第３配線部ＬＰ２３に分けられる。

前記センシング素子部ＳＥＰ３０は、基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃｓ、及び第１スイッチング素子ＳＷ３１を含む。前記第１配線部ＬＰ２１は、前記第２スイッチング素子ＳＷ３２、及びｉ番目センシング配線（ＳＬｉ）を含む。前記センシング素子部ＳＥＰ３の前記基準キャパシタＣｒｅｆ及び前記センシングキャパシタＣｌｃｓは、前記第５画素Ｐ５及び前記第６画素Ｐ６間に配置され、前記センシング素子部ＳＥＰ３の前記第１スイッチング素子ＳＷ３１は、前記第９画素Ｐ９及び前記第１０画素Ｐ１０間に配置される。

前記第１配線部ＬＰ２１の前記第２スイッチング素子ＳＷ３２は、前記第１０画素Ｐ１０及び前記第１１画素Ｐ１１間に配置されて前記ｉ番目センシング配線（ＳＬｉ）と接続される。

前記第２配線部ＬＰ２２は、前記第２方向に延長するｉ番目電圧配線（ＶＬｉ）を含む。

前記第３配線部ＬＰ２３は、前記第２方向に延長するｉ＋１番目リセット配線（ＲＬｉ＋１）を含む。

前記センシング配線部ＳＬＰ３の入出力配線と、前記センシング素子部ＳＥＰ３、前記スイッチング素子ＳＷ３２、及び前記リセット部ＲＰのそれぞれの接続関係は、第１の実施形態の接続関係と実質的に同一であるため、重複する説明は省略する。

図２０は、図１８のセンシング素子部とセンシング配線部の接続関係を示すためのタッチスクリーン表示装置の平面図である。図２１は、図２０のＩＩＩ−ＩＩＩ’線に沿って切断したタッチスクリーン表示装置の断面図である。

前記第１スイッチング素子ＳＷ３１及び前記第２スイッチング素子ＳＷ３２間に前記第１０画素部Ｐ１０が形成され、データライン（ＤＬｍ＋１）が前記第１０画素部Ｐ１０の右側に配置されることを除けば、ＩＩＩ−ＩＩＩ’線に沿って切断したタッチスクリーン表示装置の断面図は、図１２の断面図と実質的に同一である。従って、前記第２の実施形態の構成要素と同じ構成要素に対しては同じ図面符号を与えて重複する説明は省略する。

図２０の第５画素部Ｐ５の青色画素Ｂ５は、図１２の青色画素Ｂ４と実質的に同一であり、図２０の第９画素部Ｐ９の青色画素Ｂ９は、図１２の青色画素Ｂ７と実質的に同一であるため、その説明は省略する。

図１８〜図２１を参照すると、前記センシング素子部ＳＥＰ３の基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃｓは第５画素部Ｐ５の青色画素Ｂ５及び第６画素部Ｐ６の赤色画素間に形成される。前記センシング素子部ＳＥＰ３の前記第１スイッチング素子ＳＷ３１は、第９画素部Ｐ９の青色画素Ｂ９及び第１０画素部Ｐ１０の赤色画素間に形成される。前記センシング配線部ＳＬＰ２の前記第２スイッチング素子ＳＷ３２は、前記第１０画素部Ｐ１０の青色画素Ｂ１０及び第１１画素部Ｐ１１の赤色画素間に形成される。

前記センシング配線部ＳＬＰ３の入出力配線は、隣接する垂直列（Ｖｑ＋１、Ｖｑ＋２）の間、または、隣接する垂直列（Ｖｑ＋２、Ｖｑ＋３）或いは垂直列（Ｖｑ＋３）の他の側で前記第２方向に延長する。

前記タッチスクリーン表示装置の開口率と関連した前記センシング素子部ＳＥＰ３の幅ＳＷＨ１は、前記第１スイッチング素子ＳＷ３１）の幅と関連がある。

前記センシング素子部ＳＥＰ３の前記第１方向への幅ＳＷＨ１は、第１回路間隔、第２回路間隔、及び第３回路間隔の和である。

ここで、前記第２回路間隔は、前記第１スイッチング素子ＳＷ３１の幅であり、前記第１及び第３回路間隔は、金属パターンが存在しない金属パターン間の空間である。

例えば、前記第１回路間隔、前記第２回路間隔、及び前記第３回路間隔の最小値がそれぞれ約６ｕｍ、約２８ｕｍ、及び約６ｕｍでありうる。従って、前記第１領域の幅ＳＷＨ１の最少値は約４０ｕｍでありうる。

ここで、前記幅ＳＷＨ１が、第１の実施形態及び第２の実施形態より小さくなっているのは、下記に詳しく説明しているように前記センシング素子部ＳＥＰ３の左右に前記データラインがないためである。

前記タッチスクリーン表示装置の開口率と関連した前記第１配線部ＬＰ２１の幅ＳＷＨ２は、前記第２スイッチング素子ＳＷ３２の幅と関連がある。

前記第１配線部ＬＰ２１の前記第１方向への幅ＳＷＨ２は、第４回路間隔、第５回路間隔、及び第６回路間隔の和である。

ここで、前記第５回路間隔は、前記第２スイッチング素子ＳＷ２２の幅であり、前記第１及び第３回路間隔は、金属パターンが存在しない金属パターン間の空間である。

例えば、前記第４回路間隔、前記第５回路間隔、及び前記第６回路間隔の最小値がそれぞれ約７ｕｍ、約１７ｕｍ、及び約６ｕｍでありうる。従って、前記第１配線部ＬＰ２１の幅ＳＷＨ２の最少値は約３０ｕｍでありうる。

前記タッチスクリーン表示装置の開口率と関連した前記第２配線部ＬＰ２２の幅ＳＷＨ３は、第１配線間隔、第２配線間隔、及び第３配線間隔の和である。

ここで、前記第２配線間隔はコンタクト部の間隔であり、前記第１及び第３配線間隔は金属パターンが存在しない金属パターン間の空間である。

例えば、前記第１配線間隔、前記第２配線間隔、及び前記第３配線間隔の最小値がそれぞれ約７ｕｍ、約１８ｕｍ、及び約７ｕｍでありうる。従って、前記第２配線部ＬＰ２２の幅ＳＷＨ３の最少値は約３２ｕｍでありうる。

前記タッチスクリーン表示装置の開口率と関連した前記第３配線部ＬＰ２３の幅ＳＷＨ４は、下記に詳しく説明しているように、前記幅ＳＷＨ２と同じくする必要がある。

前記リセット部ＲＰの前記第２方向への幅の最少値は、第１の実施形態の前記リセット部ＲＰの幅の最小値段と実質的に同一である。

図２２及び図２３は、図１８のタッチスクリーン表示装置が含むタッチ表示基板の製造方法を説明するための断面図である。

本実施形態によるゲート金属パターンの製造方法は、図５に示したことと実質的に同一であるため省略する。

図６、図１８、及び図２２を参照すると、前記ゲート金属パターンを覆うように前記ベース基板ＢＳ上に前記ゲート絶縁層１２０を形成する。

次いで、前記ゲート絶縁層１２０上に前記半導体層１３１、１３３ａ、１３３ｂを形成する。

次いで、前記ゲート絶縁層１２０上に前記半導体層１３１、１３３ａ、１３３ｂを覆うように前記ゲート絶縁層１２０上にデータ金属層を形成し、前記データ金属層をパターニングしてデータ金属パターンを形成する。

図２２の前記データ金属パターンが前記データライン（ＤＬｍ＋３）をさらに含み、その位置が図１４と異なることを除き、図１４のデータ金属パターンと実質的に同一であるため重複する説明は省略する。

図７、図１８、及び図２３を参照すると、前記データ金属パターンを覆うように前記ベース基板ＢＳ上に前記データ絶縁層１５０を形成する。

次いで、前記データ絶縁層１５０上に前記画素電極ＰＥ及び前記透明電極１７２が形成される。

図２４は、図１８に図示されたＡ部分を拡大したタッチスクリーン表示装置の平面図である。

図１８〜図２０及び図２４を参照すると、各画素部間の前記第１方向への距離を画素隔離距離ＰＳＤとする場合、正常な表示を得るためには、前記タッチスクリーン表示装置の前記画素隔離距離ＰＳＤは全部同一かつ均一になる必要がある。

複数のデータライン（ＤＬｍ、ＤＬｍ＋２、ＤＬｍ＋５、ＤＬｍ＋８、ＤＬｍ＋９、ＤＬｍ＋１２）のうち、第１及び第４データライン（ＤＬｍ＋２、ＤＬｍ＋９）は、前記第１画素（Ｐ１）及び前記第４画素Ｐ４の左側に形成され、第２及び第３データライン（ＤＬｍ＋５、ＤＬｍ＋８）は、前記第２画素Ｐ２及び前記第３画素Ｐ３の右側に形成される。従って、前記データライン（ＤＬｍ、ＤＬｍ＋２、ＤＬｍ＋５、ＤＬｍ＋８、ＤＬｍ＋９、ＤＬｍ＋１２）を含んでいる領域の前記第１方向への距離を第１距離Ｄ１と定義し、前記データライン（ＤＬｍ、ＤＬｍ＋２、ＤＬｍ＋５、ＤＬｍ＋８、ＤＬｍ＋９、ＤＬｍ＋１２）を含んでいない領域の前記第１方向への距離を第２距離Ｄ２と定義することができる。

前記第１距離Ｄ１に対応する領域及び前記第２距離Ｄ２に対応する領域は前記対向基板２００または前記タッチ表示基板１０２に形成されることができる遮断パターン（図示せず）により遮られることができる。

前記画素隔離距離ＰＳＤは、前記センシング素子部ＳＥＰ３の幅ＳＷＨ１、前記第１配線部ＬＰ２１の幅ＳＷＨ２、前記第２配線部ＬＰ２２の幅ＳＷＨ３、前記第１距離Ｄ１、及び前記第２距離Ｄ２を利用する下記の式のように定義することができる。

ここで、例えば、前記第１距離Ｄ１が約１５ｕｍであり、前記第２距離Ｄ２が約７．５ｕｍになることができる。

センシング部ＳＰの領域と隣接する画素部との間にデータラインがない場合、前記画素隔離距離ＰＳＤは式（２）によって導き出されることができ、センシング部ＳＰの領域と隣接する画素部の間にデータラインが一つ配置される場合、前記画素隔離距離ＰＳＤは式（３）によって導き出されるし、センシング部ＳＰの領域と隣接する画素部間にデータラインが２つ配置される場合、前記画素隔離距離ＰＳＤは式（４）によって導き出されることができる。

図２０を再び参照すると、前記センシング素子部ＳＥＰ３の幅ＳＷＨ１、前記第１配線部ＬＰ２１の幅ＳＷＨ２、前記第２配線部ＬＰ２２の幅ＳＷＨ３が必要とする最小値の約４０ｕｍ、約３０ｕｍ、及び約３２ｕｍに基づいて前記式（２）〜式（４）を同時に満足する前記センシング素子部ＳＥＰ３の幅ＳＷＨ１、前記第１配線部ＬＰ２１の幅ＳＷＨ２、前記第２配線部ＬＰ２２の幅ＳＷＨ３を設計することができる。

本実施形態では式（２）、式（３）、式（４）を満足する最小のＳＷＨ数値編成は、ＳＷＨ１＝４７ｕｍ、ＳＷＨ２＝３９．５ｕｍ、ＳＷＨ３＝３２ｕｍになる。従って、最小数を決めているのはＳＷＨ３である。

一般的な表示装置の開口率は、約６２％でありうる。また、一般的なタッチスクリーン表示装置の開口率は、約３１％でありうる。本実施形態によるタッチスクリーン表示装置の開口率は、約４２％でありうる。本実施形態により、前記センシング部ＳＰを前記センシング素子部ＳＥＰ３と前記センシング配線部ＳＬＰ３に分け、前記センシング配線部ＳＬＰ３は、再び前記第１配線部ＬＰ２１、前記第２配線部ＬＰ２２、及び前記第３配線部ＬＰ２３に分け、さらに前記データラインの配列を一画素列においては右側、いずれの画素列においては左側のように、配列することであって、タッチスクリーン表示装置の開口率が第２の実施形態によるタッチスクリーン表示装置の開口率よりさらに向上することができる。即ち、前記データラインを前記画素列の第１側または第２側に選択的に配置させることによってタッチスクリーン表示装置の開口率が第２の実施形態によるタッチスクリーン表示装置の開口率よりさらに向上することができる。

また、前記タッチスクリーン表示装置の前記第１スイッチング素子ＳＷ３１及び前記第２スイッチング素子ＳＷ３２の大きさを大きく形成でき、また、センシングキャパシタ及び基準キャパシタの電極面積を大きく形成することができる。これに従って、センシング特性を向上させることができる。

図２５は、図１８のタッチスクリーン表示装置のセンシング部が含む領域の配列構造を示す平面図である。

センシング感度を上昇するために、マルチゲートライン駆動を実施する場合の図２５のタッチスクリーン表示装置に提供されるゲート信号の波形図は図１７と実質的に同一であるため省略する。

図１７、図１８、及び図２５を参照すると、前記タッチスクリーン表示装置は複数の画素部と、複数のセンシング部ＳＰを含む。

前記画素部は、複数の水平列（Ｈｐ、．．．、Ｈｐ＋５）と複数の垂直列（Ｖｑ、．．．、Ｖｑ＋７）を含む。

前記センシング部ＳＰそれぞれが含む前記センシング素子部ＳＥＰ３、前記第１配線部ＬＰ２１、前記第２配線部ＬＰ２２、及び前記第３配線部ＬＰ２３は前記隣接した垂直列間に順番に配置される。

図示のように、４×３マトリックス構造のセンシングブロックＳＢを定義する場合、各センシングブロックＳＢは、前記第２方向に並んで配列され、前記第１方向には１列の水平列ほどずれるように配列される。

本実施形態において、前記タッチ表示基板は４×３マトリックス構造のセンシングブロックＳＢを有するため、ゲートライン（Ｇｎ、．．．、Ｇｎ＋６）に印加されるゲート信号のパルスのパルス幅ＰＷに３をかけた値は、前記パルスの上昇エッジ間の間隔ＲＥＤ２になることができる。このような前記ゲート信号の前記パルスの上昇エッジ間の間隔ＲＥＤ２によって同一垂直列に対応するセンシングブロックのセンシングが同時に行われることができ、互いに異なるゲートライン間のカップリング効果を防止することができる。

＜第４の実施形態＞
図２６は、第４の実施形態に係るタッチスクリーン表示装置の平面図である。図２７は、図２６のタッチスクリーン表示装置の画素部及びセンシング部に対する等価回路図である。

本実施形態によるタッチスクリーン表示装置は、センシング配線部ＳＬＰ４がダミー配線部ＬＰ３４をさらに含むことを除けば、第３の実施形態のタッチスクリーン表示装置と実質的に同一である。以下においては、前記第３の実施形態の構成要素と同じ構成要素に対しては同じ図面符号を与えて重複される説明は省略する。

センシング素子部とセンシング配線部の接続関係を示すためのタッチスクリーン表示装置の平面図及び断面図は、それぞれ図２０の平面図及び図２１の断面図と実質的に同一であるため省略する。

図２６には、第１画素部Ｐ１〜第１５画素部Ｐ１５を図示する。従って、前記タッチ表示基板は、複数のゲートライン（Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、Ｇｎ＋３）、複数のデータライン（ＤＬｍ＋２、ＤＬｍ＋５、ＤＬｍ＋８、ＤＬｍ＋１１、ＤＬｍ＋１２）を含む。

図１８、図２６、及び図２７を参照すると、前記センシング部ＳＰはタッチを検出するセンシング素子部ＳＥＰ４とセンシング配線部ＳＬＰ４を含む。前記センシング配線部ＳＬＰ４は入出力配線のうち、一部をそれぞれ含む前記第１配線部ＬＰ３１、前記第２配線部ＬＰ３２、及び前記第３配線部ＬＰ３３と、回路がパターニングされていない前記ダミー配線部ＬＰ３４に分けられる。

図２８は、図２６に示したＢ部分を拡大したタッチスクリーン表示装置の平面図である。

図２６〜図２８を参照すると、複数のデータラインのうち、第１垂直列（Ｖｑ）及び第５垂直列（Ｖｑ＋４）に対応するデータラインが第１垂直列（Ｖｑ）及び第５垂直列（Ｖｑ＋４）の画素部の左側に形成され、複数のデータラインのうち、第２垂直列（Ｖｑ＋１）〜第４垂直列（Ｖｑ＋３）に対応するデータラインが前記第２垂直列（Ｖｑ＋１）〜第４垂直列（Ｖｑ＋３）の画素部の右側に形成されるため、データラインの配置間隔が狭く、金属層がパターニングされていない前記ダミー配線部ＬＰ３４によって前記２つのデータラインと前記ダミー配線部ＬＰ３４の幅を含む画素隔離距離ＰＳＤが狭くなることができて開口率がさらに約４４％に向上することができる。

図２６のタッチスクリーン表示装置のセンシング部が含む領域の配列構造を示した平面図及び図２６のタッチスクリーン表示装置に提供されるゲート信号の波形図は、センシングブロックが５×３であることを除き、図２５及び図１７と実質的に同一であるため省略する。

本実施形態で、前記タッチ表示基板は、５×３マトリックス構造のセンシングブロックＳＢを有するので、センシング感度を上昇するために、マルチゲートライン駆動を実施する場合のゲートライン（Ｇｎ、．．．、Ｇｎ＋６）に印加されるゲート信号のパルスのパルス幅ＰＷに３をかけた値は前記パルスの上昇エッジ間の間隔ＲＥＤ２になることができる。このような前記ゲート信号の前記パルスの上昇エッジ間の間隔ＲＥＤ２によって同一垂直列に対応するセンシングブロックのセンシングが同時に行われることができ、互いに異なるゲートライン間のカップリング効果を防止することができる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変形例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと理解される。

本発明の実施形態によると、画素列間に配置されてタッチを検出するセンシング素子部と電気的に接続されたセンシング配線部を、前記センシング素子部が配置された画素列と他の画素列の間に配置させることによってタッチスクリーン表示装置の開口率を向上させることができる。なお、ゲートラインに印加されるゲート信号のパルスの間隔を調節することによって互いに異なるゲートライン間のカップリング効果を防止することができる。

１００ タッチ表示基板
２００ 対向基板
３００ 液晶層
Ｖｑ、Ｖｑ＋１ 垂直列
Ｈｐ、Ｈｐ＋１ 水平列
Ｇｎ、Ｇｎ＋１、Ｇｎ＋２ ゲートライン
Ｐ１〜Ｐ４ 第１〜第４画素部
ＳＰ センシング部
ＳＥＰ１ センシング素子部
ＳＬＰ１ センシング配線部

Claims (6)

1. 基板上に列と行方向に配列される複数の画素電極を含む複数の画素部と、
   第１画素列と第２画素列との間の第１列に配置されてタッチを検出するセンシング素子部と、
   隣接する画素列間のうち、前記第１列と異なる第２列に配置されて前記センシング素子部と接続されたセンシング配線部と、を有し、
   ｎ＋１（ｎは自然数である）番目ゲートラインと隣接するように配置されたリセット素子を含み、
   前記センシング素子部は、
   前記ｎ＋１番目ゲートラインに接続された基準キャパシタと、前記基準キャパシタに接続されたタッチ電極と、前記タッチ電極に接続された第１スイッチング素子と、ｎ＋２番目ゲートライン及び前記第１スイッチング素子に接続された第２スイッチング素子と、を含むことを特徴とするタッチ表示基板。
2. 前記センシング配線部は、
   前記第１スイッチング素子に電源電圧を印加する電圧配線と、
   前記リセット素子にリセット電圧を印加するリセット配線と、
   前記第２スイッチング素子から発生したセンシング信号を外部に出力するセンシング配線を含むことを特徴とする請求項１に記載のタッチ表示基板。
3. 前記基板は、前記第１スイッチング素子、前記第２スイッチング素子、及び前記リセット素子のそれぞれと前記電圧配線、前記センシング配線、及び前記リセット配線のそれぞれを接続させて画素行の間に配置されるコンタクト部をさらに含み、前記電圧配線、前記センシング配線、及び前記リセット配線のそれぞれの接続は交差する透明電極を通じてなされることを特徴とする請求項２に記載のタッチ表示基板。
4. 前記センシング素子部及び前記センシング配線部は第１方向に交互に配置されることを特徴とする請求項２に記載のタッチ表示基板。
5. 基板上に列と行方向に配列される複数の画素電極を含む複数の画素部と、
   第１画素列と第２画素列との間の第１列に配置されてタッチを検出するセンシング素子部と、
   隣接する画素列間のうち、前記第１列と異なる第２列に配置されて前記センシング素子部と接続されたセンシング配線部と、を有し、
   ｎ＋２（ｎは自然数である）番目ゲートラインと隣接するように配置されたリセット素子を含み、
   前記センシング素子部は、前記ｎ＋２番目ゲートラインに接続された基準キャパシタと、前記基準キャパシタに接続されたタッチ電極と、前記タッチ電極に接続された第１スイッチング素子と、を含み、
   前記センシング配線部は、ｎ＋３番目ゲートライン及び前記第１スイッチング素子に接続された第２スイッチング素子と、前記第２スイッチング素子から発生したセンシング信号を外部に出力するセンシング配線を含む第１配線部とを含むことを特徴とするタッチ表示基板。
6. 前記第２スイッチング素子は、前記ｎ＋３番目ゲートラインと接続されたゲート電極、前記第１スイッチング素子のドレーン電極と接続されたソース電極、及び前記センシング配線と接続されたドレーン電極を含み、前記ソース電極及び前記ドレーン電極は、バー状を有することを特徴とする請求項５に記載のタッチ表示基板。
   
   

Images