JP5557507B2 - タッチスクリーン表示基板及びこれを含むタッチスクリーン表示装置 - Google Patents

Description

本発明は、タッチスクリーン表示基板及びこれを含むタッチスクリーン表示装置に関し、より詳細には液晶表示装置に適用されるタッチスクリーン表示基板及びこれを含むタッチスクリーン表示装置に関する。

一般的に液晶表示装置は、薄型で軽量であり、低消費電力といった長所があり、モニタ、ノートパソコン、携帯電話などに利用される。このような液晶表示装置は、液晶の光透過率を利用して画像を表示する液晶表示パネル及び液晶表示パネルの下部に配置されて液晶表示パネルに光を供給するバックライトアセンブリを含む。

液晶表示パネルは、信号線、薄膜トランジスタ、及び画素電極を有するアレイ基板、アレイ基板と対向して共通電極を有する対向基板、及びアレイ基板と対向基板との間に介在された液晶層を含む。

ところで、液晶表示パネルに、タッチ電極及びセンシング配線を集積することにより、外部の圧力に応じて位置信号を感知するタッチスクリーン表示パネルを実現することができる。タッチスクリーン表示パネルは、電子ペンまたは人の指などの物体によって圧力が加わると、タッチ電極を通じて押された位置に対応する位置信号が発生し、発生した位置信号は、センシング配線を通じて読み出される（Ｒｅａｄ−Ｏｕｔ）。例えば、位置信号は、外部の圧力によって共通電極とタッチ電極との間のキャパシタの値が変化するか、または共通電極とタッチ電極とが接触することによって発生する。

本発明はこのような点に着目したもので、本発明の目的は、センシング特性を向上させるためのタッチスクリーン表示基板を提供することである。

本発明の他の目的は、タッチスクリーン表示基板を含むタッチスクリーン表示装置を提供することである。

タッチスクリーン表示基板は、複数の画素部及び複数のセンシング部を含む。画素部は、第１方向に配列される第１画素列と、第１方向と交差する第２方向に配列される第２画素列とを含み、画素電極が配置される。センシング部は、隣接する第１画素列の間に第２方向に連続して配列された複数の画素部に対応する領域毎に配置され、接触を感知する。

タッチスクリーン表示基板は、第１画素列と平行に配置されたゲート配線と、第２画素列の画素部と平行に配置されたデータ配線と、センシング部に電源電圧を印加する電圧配線と、センシング部にリセット電圧を印加するリセット配線と、センシング部のセンシング信号を外部に出力するセンシング配線とをさらに含む。センシング部は、３ｋ−２番目ゲート配線に接続された基準キャパシタと、基準キャパシタに接続されたタッチ電極と、タッチ電極に接続されたスイッチング素子と、３ｋ−１番目ゲート配線に接続されたリセット素子とを含む第１センシング部と、３ｋ−１番目ゲート配線に接続された基準キャパシタと、基準キャパシタに接続されたタッチ電極と、タッチ電極に接続されたスイッチング素子と、３ｋ番目ゲート配線に接続されたリセット素子とを含む第２センシング部とを含む（ここで、ｋは自然数である。）。

上述の本発明の他の目的を達成するための一実施例によるタッチスクリーン表示装置は、複数の画素部及び複数のセンシング部を含む。画素部は、第１方向に配列される第１画素列と第２方向に配列される第２画素列からなり、画像の階調を表示する液晶キャパシタを含む。センシング部は、隣接する第１画素列の間に第２方向に連続して配列された複数の画素部に対応する領域毎に配置され、接触を感知するセンシングキャパシタを含む。

本発明によると、センシング部を複数の画素領域に対応する領域毎に形成することによって、スイッチング素子の大きさを大きく形成することができ、基準キャパシタ及びセンシングキャパシタのキャパシタンスを増加させることができる。よって、センシング部のセンシング特性を向上させることができる。

本発明の実施例１によるタッチスクリーン表示装置の平面図である。 図１のタッチスクリーン表示装置のセンシング部を示した等価回路図である。 図２のタッチスクリーン表示装置に供給されるゲート信号の波形図の一例である。 図２のタッチスクリーン表示装置に供給されるゲート信号の波形図の他の例である。 図１に示すＡ部分を拡大したタッチスクリーン表示基板の平面図である。 図５のＩ−Ｉ’線に沿って切断したタッチスクリーン表示装置の断面図である。 実施例と比較例によるリード・アウト部のリード・アウト信号の範囲を示すグラフである。 本発明の実施例２によるタッチスクリーン表示装置のセンシング部を示した等価回路図である。 本発明の実施例３によるタッチスクリーン表示装置の平面図である。 図９のタッチスクリーン表示装置のセンシング部を示した等価回路図である。 本発明の実施例４によるタッチスクリーン表示装置のセンシング部の配列構造を示す平面図である。

以下、図面を参照しつつ、本発明の表示装置の望ましい実施例をより詳しく説明する。本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定の実施例を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。添付図面において、構造物のサイズは本発明の明確性に基づかせるために実際より拡大して示した。第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。

本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを表すものであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「すぐ上に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。反対に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「すぐ下に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。

（実施例１）
図１は、本発明の実施例１によるタッチスクリーン表示装置の平面図である。図２は、図１のタッチスクリーン表示装置のセンシング部を示した等価回路図である。

図１及び図２を参照すると、タッチスクリーン表示装置は、画像を表示する複数の画素部Ｐと、接触（ｔｏｕｃｈ ｓｔａｔｕｓ）を感知（ｓｅｎｓｉｎｇ）する複数のセンシング部ＳＰ及びリード・アウト（Ｒｅａｄ−Ｏｕｔ）部ＲＯを含む。

画素部は、マトリックス構造からなり、各画素部Ｐは、複数のカラー画素を含む。例えば、画素部は、第１方向に互いに隣接するように配列された赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂを含む。例えば、第１方向は水平方向であってもよい。

複数の画素部は、複数の第１画素列（Ｈｉ，Ｈｉ＋１）と複数の第２画素列（Ｖｑ，…，Ｖｑ＋３）を含む。以下、第１画素列は水平列と称し、第２画素列は垂直列と称する。

例えば、ｉ番目水平列（Ｈｉ）は、３ｋ−１番目ゲート配線ＧＬ３ｋ−１と電気的に接続された画素部を含み、ｉ＋１番目水平列は３ｋ番目ゲート配線ＧＬ３ｋと電気的に接続された画素部を含む。「ｉ」及び「ｑ」は自然数である。

センシング部は、隣接する水平列の間に第２方向に連続して配列された複数の画素部に対応する領域毎に配置される。例えば、第２方向は、垂直方向であってもよい。センシング部は、２種類の第１センシング部ＳＰ１及び第２センシング部ＳＰ２を含む。図示したように、第１センシング部ＳＰ１は、第１画素部Ｐ１及び第２画素部Ｐ２の間に、第１画素部Ｐ１及び第３画素部Ｐ３に対応する領域に配置される。

図示したように、一対の第１センシング部ＳＰ１と一対の第２センシング部ＳＰ２が順番に配置される。隣接する垂直列（Ｖｑ，…，Ｖｑ＋３）の間に２つの水平列（Ｈｉ，Ｈｉ＋１）に対応する長さで配置された第１センシング部ＳＰ１、第１センシング部ＳＰ１、第２センシング部ＳＰ２、及び第２センシング部ＳＰ２の順に配置される。

第１センシング部ＳＰ１は、３ｋ−２番目ゲート配線ＧＬ３ｋ−２に印加されたハイレベルのゲート信号に応答して駆動し、３ｋ−１番目ゲート配線ＧＬ３ｋ−１に印加されたハイレベルのゲート信号に応答してリセットされる。第２センシング部ＳＰ２は、３ｋ−１番目ゲート配線ＧＬ３ｋ−１に印加されたハイレベルのゲート信号に応答して駆動し、３ｋ番目ゲート配線ＧＬ３ｋに印加されたハイレベルのゲート信号に応答してリセットされる。「ｋ」は自然数である。

図２に図示したように、第１センシング部ＳＰ１は、基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃ、スイッチング素子ＳＷ、及びリセット素子ＲＳを含む。

基準キャパシタＣｒｅｆは、３ｋ−２番目ゲート配線ＧＬ３ｋ−２と接続する第１電極と、センシングキャパシタＣｌｃと接続する第２電極を含む。センシングキャパシタＣｌｃは、基準キャパシタＣｒｅｆの第２電極と接続するタッチ電極と共通電極Ｖｃｏｍが印加される共通電極を含む。スイッチング素子ＳＷは、電源信号Ｖｄｄが印加されるｊ番目電圧配線ＶＬｊと接続される入力電極と基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃと接続する制御電極及びセンシング信号を出力する出力電極を含む。スイッチング素子ＳＷの出力電極は、ｊ番目センシング配線ＳＬｊと接続する。リセット素子ＲＳは、３ｋ−１番目ゲート配線ＧＬ３ｋ−１と接続する制御電極、リセット信号Ｖｒｅｓｅｔが印加されるｊ番目リセット配線ＲＬｊと接続する入力電極、及びスイッチング素子ＳＷの制御電極と接続する出力電極を含む。「ｊ」は自然数である。

第２センシング部ＳＰ２は、基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃ、スイッチング素子ＳＷ、及びリセット素子ＲＳ２を含む。

基準キャパシタＣｒｅｆは、３ｋ−１番目ゲート配線ＧＬ３ｋ−１と接続する第１電極と、センシングキャパシタＣｌｃと接続する第２電極を含む。センシングキャパシタＣｌｃは基準キャパシタＣｒｅｆの第２電極と接続するタッチ電極と共通電極Ｖｃｏｍが印加される共通電極を含む。スイッチング素子ＳＷは、電源信号Ｖｄｄが印加されるｊ＋２番目電圧配線ＶＬｊ＋２と接続する入力電極、基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃとに接続する制御電極、及びセンシング信号を出力する出力電極を含む。スイッチング素子ＳＷの出力電極は、ｊ＋２番目センシング配線ＳＬｊ＋２と接続する。リセット素子ＲＳは、３ｋ番目ゲート配線ＧＬ３ｋと接続する制御電極、リセット信号Ｖｒｅｓｅｔが印加されるｊ＋２番目リセット配線ＲＬｊ＋２と接続する入力電極、及びスイッチング素子ＳＷの制御電極と接続する出力電極を含む。スイッチング素子ＳＷのチャネル幅Ｗ対チャネル長さＬの比は大きく設定されてもよい。スイッチング素子ＳＷのチャネル幅Ｗ対チャネル長さＬの比（Ｗ／Ｌ）は、１００／４．５以上４００／４．５以下である。例えば、スイッチング素子ＳＷのチャネル幅Ｗは約２７５μｍ、チャネルの長さＬは約４．５μｍで、スイッチング素子ＳＷの寄生キャパシタンス（Ｃｇｄ＋Ｃｇｓ）は約０．２２ｐＦである。スイッチング素子ＳＷの大きさが大きくなるにつれて、基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃの容量を大きく設定してもよい。例えば、基準キャパシタは、約１ｐＦ以上、センシングキャパシタＣｌｃのキャパシタンスは約０．１５ｐＦ以上としてもよい。

第１及び第２センシング部ＳＰ１、ＳＰ２の駆動方式は同一であり、以下においては、第１センシング部ＳＰ１の駆動方式を例として説明する。

３ｋ−２番目ゲート配線ＧＬ３ｋ−２にハイレベルＶｇ＋のゲート信号が印加されると、基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃとの間の接続ノードにノード電圧Ｖｎが形成される。センシングキャパシタＣｌｃにタッチイベントが発生する場合、センシングキャパシタＣｌｃの値が変更することによって、ノード電圧Ｖｎが変更する。変更したノード電圧Ｖｎに応答してスイッチング素子ＳＷは、ターン・オンし、変更したノード電圧Ｖｎに対応するセンシング信号をｊ番目センシング配線ＳＬｊに出力する。一方、３ｋ−１番目ゲート配線ＧＬ３ｋ−１にハイレベルＶｇ＋のゲート信号が印加されると、リセット素子ＲＳがターン・オンされてｊ番目リセット配線ＲＬｊから伝達されるリセット信号Ｖｒｅｓｅｔをスイッチング素子ＳＷに出力する。これによってスイッチング素子ＳＷはリセットされる。リセット信号ＶｒｅｓｅｔはローレベルＶｇ−のゲート信号と実質的に同一信号である。

スイッチング素子ＳＷの特性が優れている程、スイッチング素子ＳＷは高感度（Ｈｉｇｈ Ｓｅｎｓｉｔｉｖｉｔｙ）のセンシング信号を出力することができる。スイッチング素子ＳＷの特性は、ゲート電圧に比べてドレイン電流の影響を受け、ドレイン電流の大きさはチャネルの幅対長さ（Ｗ／Ｌ）が大きい程、大きくなる。従って、スイッチング素子ＳＷの大きさ、つまりチャネルの幅対長さ（Ｗ／Ｌ）が大きい程、高感度のセンシング信号を出力することができる。

また、センシング信号は、ノード電圧Ｖｎの変動範囲が大きい程、高感度のセンシング信号を出力することができる。ノード電圧Ｖｎは、下記の式１のように定義することができる。

ここで、Ｖｇ＋は、ゲート信号のハイ電圧、Ｖｇ−は、ゲート信号のロー電圧、Ｃｇｄは、スイッチング素子ＳＷのゲートとドレインとの間に寄生するキャパシタンス、Ｃｇｓは、スイッチング素子ＳＷのゲートとソースとの間の寄生キャパシタンスである。

式１によると、ノード電圧Ｖｎはスイッチング素子ＳＷの寄生キャパシタンス（Ｃｇｄ＋Ｃｇｓ）が小さい程、基準キャパシタＣｒｅｆが増加する程増加する。従って、センシング部の面積を拡張することによって、センシング部に配置されるセンシングキャパシタＣｌｃ及び基準キャパシタＣｒｅｆの大きさを大きく形成してノード電圧Ｖｎのレベル範囲を増加させることができる。ノード電圧Ｖｎのレベル範囲が増加すると、ノード電圧Ｖｎに応答して生成されるセンシング信号のレベル範囲が増加するため、センシング部のセンシング特性を向上させることができる。

従って、スイッチング素子ＳＷは、チャネル幅Ｗ対チャネル長さＬの比を大きくして、基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃのキャパシタンスを大きくしてセンシング特性を向上させることができる。

リード・アウト部ＲＯは、複数の増幅器を含んでもよい。各増幅器ＯＰは、複数のセンシング配線から供給されるセンシング信号が入力される。増幅器ＯＰは、互いに異なるゲート配線に接続されるリセット素子ＲＳを含むセンシング部ＳＰ１、ＳＰ２のセンシング信号を出力するセンシング配線と接続される。

例えば、増幅器ＯＰは、３ｋ−２番目ゲート配線にハイレベルの信号が印加される１Ｈ（Ｈ：水平周期）の間、センシング配線ＳＬｊ＋１を通じて伝達されたセンシング信号に応答してリード・アウト信号Ｖｏを出力し、３ｋ―１番目ゲート配線にハイレベルの信号が印加される１Ｈの間、センシング配線（ＳＬｊ＋２）を通じて伝達されたセンシング信号に応答してリード・アウト信号Ｖｏを出力する。従って、増幅器ＯＰは１Ｈを周期にリード・アウト信号Ｖｏを出力する。

図３は、図２のタッチスクリーン表示装置に供給されるゲート信号の波形図の一例である。

図２及び図３を参照すると、タッチスクリーン表示基板に供給される信号（Ｇｎ，Ｇｎ＋１，Ｇｎ＋２）の各々は、１つのフレームの間に２つの第１パルスｇ１及び第２パルスｇ２を有する。ここで、「ｎ」は自然数である。

例えば、３ｋ−２番目ゲート配線ＧＬ３ｋ−２には第１ゲート配線信号Ｇｎが印加され、３ｋ−１番目ゲート配線ＧＬ３ｋ−１には第２ゲート信号Ｇｎ＋１が印加され、３Ｋ番目ゲート配線ＧＬ３ｋには第３ゲート信号Ｇｎ＋２が印加される。

第１センシング部ＳＰ１のスイッチング素子ＳＷは、第１ゲート信号Ｇｎの第１ゲートパルスｇ１及び第２ゲートパルスｇ２によって駆動し、第１センシング部ＳＰ１のリセット素子ＲＳは、第２ゲート信号Ｇｎ＋１の第１ゲートパルスｇ１及び第２ゲートパルスｇ２によってリセットされる。第２センシング部ＳＰ２のスイッチング素子ＳＷは、第２ゲート信号Ｇｎ＋１の第１ゲートパルスｇ１及び第２ゲートパルスｇ２によって駆動し、第２センシング部ＳＰ２のリセット素子ＲＳは、第３ゲート信号Ｇｎ＋２の第１ゲートパルスｇ１及び第２ゲートパルスｇ２によってリセットされる。

図示したように、同一時間に、３ｋ−２番目ゲート配線ＧＬ３ｋ−２に第１ゲート信号Ｇｎの第２ゲートパルスｇ２が印加され、３ｋ番目ゲート配線ＧＬ３ｋに第３ゲート信号Ｇｎ＋１の第１ゲートパルスｇ１が印加される。従って、３ｋ−２番目ゲート配線ＧＬ３ｋ−２に接続された第１センシング部ＳＰ１のスイッチング素子ＳＷと３ｋ番目ゲート配線ＧＬ３ｋに接続された、第１センシング部ＳＰ１のスイッチング素子ＳＷが駆動される。これによって、同一時間に増幅器ＯＰに入力されるセンシング信号の電流量を、２倍に増加することができる。

図４は、図２のタッチスクリーン表示装置に供給されるゲート信号の波形図の他の例である。

図２及び図４を参照すると、タッチスクリーン表示装置に供給されるゲート信号（Ｇｎ，Ｇｎ＋１，Ｇｎ＋２，…，Ｇｎ＋６）の各々は、１つのフレームの間に、４つの第１、第２、第３、及び第４ゲートパルス（ｇ１，ｇ２，ｇ３，ｇ４）を有する。ここで、「ｎ」は、自然数である。

例えば、第１ゲート配線には第１ゲート信号Ｇｎが印加され、第２ゲート配線には第２ゲート信号Ｇｎ＋１が印加され、第３ゲート配線には、第３ゲート信号Ｇｎ＋２が印加され、同じ方式で第７ゲート配線には第７ゲート配線信号Ｇｎ＋６が印加される。

第１〜第７ゲート配線は、図２に示す構造のように第１及び第２センシング部ＳＰ１、ＳＰ２に接続される。例えば、第１、第３、第５、及び第７ゲート配線は、第１センシング部ＳＰ１のスイッチング素子ＳＷと接続されて第１センシング部ＳＰ１のスイッチング素子ＳＷを制御し、第２、第４、及び第６ゲート配線は、第１センシング部ＳＰ１のリセット素子ＲＳと接続されて第１センシング部ＳＰ１のリセット素子ＲＳを制御する。また、第２、第４、及び第６ゲート配線は、第２センシング部ＳＰ２のスイッチング素子ＳＷと接続されて第２センシング部ＳＰ２のスイッチング素子ＳＷを制御し、第３、第５、及び第７ゲート配線は、第２センシング部ＳＰ２のリセット素子ＲＳと接続されて第２センシング部ＳＰ２のリセット素子ＲＳを制御する。

図示したように、第１ゲート信号Ｇｎの第４ゲートパルスｇ４と、第３ゲート信号Ｇｎ＋２の第３ゲートパルスｇ３と、第５ゲート信号Ｇｎ＋４の第２ゲートパルスｇ２、及び第７ゲート信号Ｇｎ＋６の第１ゲートパルスｇ１は、同一時間に第１、第３、第５、及び第７ゲート配線に供給される。

従って、同一時間に第１、第３、第５、及び第７ゲート配線に接続される第１センシング部ＳＰ１のスイッチング素子ＳＷが駆動される。これによって、同一時間に増幅器ＯＰに入力されるセンシング信号の電流量を、４倍に増加することができる。

図３及び図４において説明したように、ゲート信号は、偶数のゲートパルスを含んでもよい。しかし、ゲートパルスの数が多い程、センシング特性が低下する場合があるため、ゲートパルスの数は、適用事例に応じて設定してもよい。

図５は、図１に示したＡ部分を拡大したタッチスクリーン表示基板の平面図である。図６は、図５のＩ−Ｉ’線に沿って切断したタッチスクリーン表示装置の断面図である。

図１、図５、及び図６を参照すると、タッチスクリーン表示装置は、タッチスクリーン表示基板１００、対向基板２００、及び液晶層３００を含む。

タッチスクリーン表示基板１００は、複数のゲート配線（ＧＬ３ｋ−２，ＧＬ３ｋ−１，ＧＬ３ｋ）、複数のデータ配線（ＤＬｍ，ＤＬｍ＋１）、複数の電圧配線ＶＬｊ、複数のリセット配線ＲＬｊ、及び複数のセンシング配線ＳＬｊを含む。複数のゲート配線（ＧＬ３ｋ−２，ＧＬ３ｋ−１，ＧＬ３ｋ）は、第１方向に延長される。データ配線（ＤＬｍ，ＤＬｍ＋１）、電圧配線ＶＬｊ、リセット配線ＲＬｊ、及びセンシング配線ＳＬｊは、第２方向に延長される。

例えば、第１画素部Ｐ１の青色画素Ｂ１は、３ｋ−１番目ゲート配線ＧＬ３ｋ−１とｍ番目データ配線ＤＬｍに接続された第１駆動素子ＴＲ１と第１駆動素子ＴＲ１と電気的に接続された第１画素電極ＰＥ１を含む。第１駆動素子ＴＲ１がターン・オンされると、第１画素電極ＰＥ１に画素電圧が印加される。青色画素Ｂ１は、第１画素電極ＰＥ１と、液晶層３００と、対向基板２００の共通電極２１０を含む液晶キャパシタとを含む。液晶キャパシタは、第１画素電極ＰＥ１と共通電極２１０とによって形成された電界によって液晶層の配列を制御して画像の青色階調を表示する。

第２画素部Ｐ２の赤色画素Ｒ２は、３ｋ−１番目ゲート配線ＧＬ３ｋ−１とｍ＋１番目データ配線ＤＬｍ＋１に接続された第２駆動素子ＴＲ２と、第２駆動素子ＴＲ２と電気的に接続された第２画素電極ＰＥ２を含む。赤色画素Ｒ２は、第２画素電極ＰＥ２、液晶層３００、及び対向基板２００の共通電極２１０からなる液晶キャパシタを含む。

第３画素部Ｐ３の青色画素Ｂ３は、３ｋ番目ゲート配線ＧＬ３ｋとｍ番目データ配線ＤＬｍに接続された第３駆動素子ＴＲ３と、第３駆動素子ＴＲ３と電気的に接続された第３画素電極ＰＥ３を含む。青色画素Ｂ３は、第３画素電極ＰＥ３、液晶層３００、及び対向基板２００の共通電極２１０からなる液晶キャパシタを含む。

第４画素部Ｐ４の赤色画素Ｒ４は、３ｋ番目ゲート配線ＧＬ３ｋとｍ＋１番目データ配線ＤＬｍ＋１に接続された第４駆動素子ＴＲ４と、第４駆動素子ＴＲ４と電気的に接続された第４画素電極ＰＥ４を含む。赤色画素Ｒ４は、第４画素電極ＰＥ４、液晶層３００、及び対向基板２００の共通電極２１０からなる液晶キャパシタを含む。

第１センシング部ＳＰ１は、第１画素部Ｐ１の青色画素Ｂ１と第２画素部Ｐ２の赤色画素Ｒ２との間と、第３画素部Ｐ３の青色画素Ｂ３と第４画素部Ｐ４の赤色画素Ｒ４との間に配置される。第１センシング部ＳＰ１は、センシング領域ＳＡと回路領域ＣＡに分けられる。センシング領域ＳＡは、第１画素部Ｐ１と第２画素部Ｐ２との間の第１領域に形成され、回路領域ＣＡは、第３画素部Ｐ３と第４画素部Ｐ４との間の第２領域に形成される。センシング領域ＳＡは、回路領域ＣＡと同じ大きさであるか、または回路領域ＣＡよりも大きく形成してもよい。

第１センシング部ＳＰ１は、基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃ、リセット素子ＲＳ、及びスイッチング素子ＳＷを含む。基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃは、センシング領域ＣＡに配置される。

基準キャパシタＣｒｅｆの第１電極１１２は、３ｋ−２番目ゲート配線ＧＬ３ｋ−２から突出してセンシング領域ＳＡに配置され、第２電極は、第１画素電極ＰＥ１と同一物質で形成され、第１電極１１２と重畳した透明電極１７２からなる。基準キャパシタＣｒｅｆは、互いに重畳した第１電極１１２と透明電極１７２と、第１電極１１２と透明電極１７２との間に介在する絶縁層１２０、１５０を含む。

第１電極１１２の面積は、約２００μｍ×４０μｍで、絶縁層１２０、１５０の厚さは、約０．４７μｍであり、絶縁層１２０、１５０の誘電率（ε）は、約６．６である。このとき、基準キャパシタＣｒｅｆのキャパシタは、約１ｐＦである。

センシングキャパシタＣｌｃのタッチ電極は、基準キャパシタＣｒｅｆの第１電極１１２と重畳しない部分の透明電極１７２を含む。センシングキャパシタＣｌｃは、タッチ電極と液晶層３００と対向基板２００に形成された共通電極２１０とを含む。

センシングキャパシタＣｌｃのタッチ電極の面積は、約１５５μｍ×４０μｍで、液晶層の厚さは、約０．９μで、液晶層３００の誘電率（ε）は、約７である。この場合、基準キャパシタＣｒｅｆのキャパシタンスは、約０．４３ｐＦである。

リセット素子ＲＳ及びスイッチング素子ＳＷは、回路領域ＣＡに配置される。リセット素子ＲＳは、３ｋ−１番目ゲート配線ＧＬ３ｋ−１と接続された制御電極１１１と、ｊ番目リセット配線ＲＬｊと接続された入力電極１４１と、入力電極１４１と離隔して配置された出力電極１４２とを含む。また、制御電極１１１の上に配置された半導体層１３１を含む。

スイッチング素子ＳＷは、リセット素子ＲＳの出力電極１４２と電気的に接続された制御電極１１３と、ｊ番目電圧配線ＶＬｊと接続された入力電極１４３と、ｊ番目センシング配線ＳＬｊと接続された出力電極１４４とを含む。また、制御電極１１３の上に配置された半導体層１３３をさらに含む。図示したようにスイッチング素子ＳＷは、入力電極１４３及び出力電極１４４をジグザグ状に形成することによってチャネル幅Ｗを大きく形成する。例えば、スイッチング素子ＳＷは、約２７５μｍのチャネル幅Ｗと、約４．５μｍのチャネル長さＬを有する。

結果的に第２方向に隣接する２つの画素領域に対応して１つのセンシング部を配置することによって、スイッチング素子の大きさを大きく形成することができ、また、センシングキャパシタ及び基準キャパシタの電極面積を大きく形成することができる。よって、センシング特性を向上させることができる。

図７は、実施例と比較例によるリード・アウト信号の範囲を示すグラフである。

図１及び図７を参照するとタッチスクリーン表示装置の条件は次のように設定した。第１及び第２センシング部ＳＰ１、ＳＰ２に各々配置されたスイッチング素子ＳＷのチャネル幅Ｗは２７５μｍ、チャネル長さＬは４．５μｍであり、リセット素子ＲＳのチャネル幅Ｗは３２μｍ、チャネル長さＬは４．５μｍである。ゲート信号のハイ電圧Ｖｇ＋は２５Ｖ、ロー電圧Ｖｇ−は−７Ｖ、センシングキャパシタＣｌｃの第２電極に印加される共通電圧は７Ｖ、電源電圧Ｖｄｄは１０Ｖ、リセット電圧Ｖｒｅｓｅｔは−７Ｖである。

上記の条件に従って、基準キャパシタＣｒｅｆのキャパシタンスは約１ｐＦ、センシングキャパシタＣｌｃのキャパシタンスは約０．４３ｐＦである実施例と、基準キャパシタＣｒｅｆのキャパシタンスは約０．４ｐＦ、センシングキャパシタＣｌｃのキャパシタンスは約０．１５ｐＦである比較例とのリード・アウト信号Ｖｏのレベル範囲を比較した。

実施例と比較例とを比較した結果、実施例の方が比較例に比べてリード・アウト信号Ｖｏのレベル範囲が増加することが確認された。

結果的に、基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃのキャパシタンスを増加させることによってセンシング部のセンシング特性が向上することが確認できた。

（実施例２）
図８は、本発明の実施例２によるタッチスクリーン表示装置のセンシング部を示す等価回路図である。実施例２によるタッチスクリーン表示装置は、リード・アウト部ＲＯを除いては実施例１のタッチスクリーン表示装置と実質的に同一である。以下においては、実施例１の構成要素と同一の構成要素に対しては同一の符号を付与し、重複する説明は省略する。

図１及び図８を参照すると、実施例２によるタッチスクリーン表示装置のリード・アウト部ＲＯは、複数の増幅器ＯＰを含む。各増幅器ＯＰは、同一ゲート配線に接続されたリセット素子ＲＳを含むセンシング部ＳＰ１、ＳＰ２のセンシング信号を出力するセンシング配線と接続される。例えば、増幅器ＯＰは、複数のセンシング配線ＳＬｊ＋２、ＳＬｊ＋３から供給されたセンシング信号が入力され、増幅器ＯＰは、センシング信号に応答してリード・アウト信号Ｖｏを出力する。増幅器ＯＰは、一対の第１または第２センシング部ＳＰ１、ＳＰ２から出力されるセンシング信号が入力され、センシング信号に応答してリード・アウト信号Ｖｏを出力する。

増幅器ＯＰは、３ｋ−１番目ゲート配線にハイレベルの信号が印加される１Ｈ（Ｈ：水平周期）の間、センシング配線ＳＬｊ＋２、ＳＬｊ＋３を通じて伝達されたセンシング信号を受信する。また、図示していないが、３ｋ−２番目ゲート配線にハイレベルの信号が印加される１Ｈの間、センシング配線ＳＬｊ、ＳＬｊ＋１を通じて伝達されるセンシング信号を受信してもよい。

増幅器ＯＰの入力端には１Ｈの間に実施例１に比べて２倍の電流量を有するセンシング信号が入力される。よって、増幅器ＯＰに入力された信号の電流量が大きくなるにつれ、リード・アウト信号Ｖｏを容易に出力することができる。増幅器ＯＰが一対の第２センシング部ＳＰ２からセンシング信号が入力される場合、増幅器ＯＰは、２Ｈを周期にリード・アウト信号Ｖｏを出力する。

実施例２のタッチスクリーン表示装置に供給されるゲート信号は図３及び図４に説明したように、偶数のゲートパルスを含んでもよい。

（実施例３）
図９は、本発明の実施例３によるタッチスクリーン表示装置の平面図である。図１０は、図９のタッチスクリーン表示装置のセンシング部を示した等価回路図である。実施例３のタッチスクリーン表示装置は、第１及び第２センシング部の配置構造を除いては実施例１のタッチスクリーン表示装置と実施的に同一である。実施例１と同一の構成要素に対しては同一の符号を付与し、重複する詳細な説明は省略する。

図９及び図１０を参照すると、タッチスクリーン表示装置は画像を表示する複数の画素部Ｐと、タッチ位置を感知する複数のセンシング部ＳＰ１、ＳＰ２と、リード・アウト部ＲＯとを含む。

画素部は、マトリクス状に形成され、各画素部Ｐは、複数のカラー画素を含む。例えば、画素部は第１方向に互いに隣接するように配列された赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂを含む。

複数の画素部は、複数の水平列（Ｈｉ，Ｈｉ＋１）と複数の垂直列（Ｖｑ，…，Ｖｑ＋３）を含む。例えば、ｉ番目水平列Ｈｉは、３ｋ−１番目ゲート配線ＧＬ３ｋ−１と電気的に接続された画素部を含み、ｉ＋１番目水平列Ｈｉ＋１は３ｋ番目ゲート配線ＧＬ３ｋと電気的に接続された画素部を含む。

センシング部は、隣接する水平列の間に第２方向に連続して配列された複数の画素部に対応する領域毎に配置される。センシング部は、２種類の第１センシング部ＳＰ１及び第２センシング部ＳＰ２を含む。図示したように、第１センシング部ＳＰ１は、第１画素部Ｐ１と第２画素部Ｐ２との間に第１及び第３画素部Ｐ１、Ｐ３に対応する領域に配置される。図示したように、第１センシング部ＳＰ１と第２センシング部ＳＰ２とは交互に配置される。

第１センシング部ＳＰ１は、３ｋ−２番目ゲート配線ＧＬ３ｋ−２に印加されたハイレベルのゲート信号に応答して駆動され、３ｋ−１番目ゲート配線ＧＬ３ｋ−１に印加されたハイレベルのゲート信号に応答してリセットされる。第２センシング部ＳＰ２は、３ｋ−１番目ゲート配線ＧＬ３ｋ−１に印加されたハイレベルのゲート信号に応答して駆動し、３ｋ番目ゲート配線ＧＬ３ｋに印加されたハイレベルのゲート信号に応答してリセットされる。

リード・アウト部ＲＯは、複数の増幅器ＯＰを含む。各増幅器ＯＰは、複数のセンシング配線から供給されるセンシング信号が入力される。増幅器ＯＰは、互いに異なるゲート配線に接続されたリセット素子ＲＳを含むセンシング部ＳＰ１、ＳＰ２のセンシング信号を出力するセンシング配線ＳＬｊ、ＳＬｊ＋１と接続される。増幅器ＯＰは、複数のセンシング配線ＳＬｊ、ＳＬｊ＋１から供給されたセンシング信号に応答してリード・アウト信号Ｖｏを主力する。

例えば、増幅器ＯＰは、３ｋ−２番目ゲート配線にハイレベルの信号が印加される１Ｈ（Ｈ：水平周期）の間、センシング配線ＳＬｊを通じて供給されたセンシング信号に応答してリード・アウト信号Ｖｏを出力し、３ｋ−１番目ゲート配線にハイレベル信号が印加される１Ｈの間、センシング配線ＳＬｊ＋１を通じて供給されたセンシング信号に応答してリード・アウト信号Ｖｏを出力する。よって、増幅器ＯＰは、１Ｈを周期にリード・アウト信号Ｖｏを出力する。

図示はしていないが、増幅器ＯＰは、実施例２のように、第１または第２センシング部からセンシング信号を受信することができる。この場合、増幅器ＯＰに入力されるセンシング信号の電流量は増加し、リード・アウト信号Ｖｏの出力周期は２Ｈになる。

実施例３のタッチスクリーン表示装置に供給されるゲート信号は図３及び図４において説明したように偶数のゲートパルスを含んでもよい。

（実施例４）
図１１は、本発明の実施例４によるタッチスクリーン表示装置のセンシング部の配列構造を示す平面図である。

図２及び図１１を参照すると、タッチスクリーン表示装置は、複数の画素部、第１センシング部ＳＰ１、第２センシング部ＳＰ２、第３センシング部ＳＰ３、及び第４センシング部ＳＰ４を含む。

画素部は、複数の水平列（Ｈｉ，Ｈｉ＋１，Ｈｉ＋２，Ｈｉ＋３）と複数の垂直列（Ｖｑ，…，Ｖｑ＋７）を含む。例えば、ｉ番目水平列Ｈｉは、ｋ＋１番目ゲート配線ＧＬｋ＋１と電気的に接続された画素部を含み、ｉ＋１番目水平列Ｈｉ＋１は、ｋ＋２番目ゲート配線ＧＬｋ＋２と電気的に接続された画素部を含み、ｉ＋２番目水平列Ｈｉ＋２は、ｋ＋３番目ゲート配線ＧＬｋ＋３と電気的に接続された画素部を含み、ｉ＋３番目水平列Ｈｉ＋３は、ｋ＋４番目ゲート配線ＧＬｋ＋４と電気的に接続された画素部を含む。

第１〜４センシング部（ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４）の各々は、隣接する垂直列の間の４つの水平列に対応する領域に配置される。

図示したように、８×４マトリックス構造のセンシングブロックＳＢを形成する場合、センシングブロックは一対の第１センシング部ＳＰ１と一対の第１センシング部ＳＰ１と隣接する一対の第２センシング部ＳＰ２と、一対の第２センシング部ＳＰ２と隣接する一対の第３センシング部ＳＰ３と、一対の第３センシング部ＳＰ３と隣接する一対の第４センシング部ＳＰ４を含む。センシングブロックは、第１方向に第１センシング部ＳＰ１、第２センシング部ＳＰ２、第３センシング部ＳＰ３、及び第４センシング部ＳＰ４の順に配置される。ｉ及びｑは、自然数である。

第１センシング部ＳＰ１は、ｋ番目ゲート配線ＧＬｋに印加されたゲート信号に応答して駆動し、ｋ＋１番目ゲート配線ＧＬｋ＋１に印加されたハイレベルのゲート信号に応答してリセットされる。

第１センシング部ＳＰ１は、図２に示すように、基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃ、スイッチング素子ＳＷ、及びリセット素子ＲＳを含む。

基準キャパシタＣｒｅｆは、ｋ番目ゲート配線ＧＬｋと接続された第１電極と、センシングキャパシタＣｌｃと接続された第２電極を含む。センシングキャパシタＣｌｃは、基準キャパシタＣｒｅｆの第２電極と接続されたタッチ電極と、共通電圧Ｖｃｏｍが印加される共通電極を含む。

スイッチング素子ＳＷは、電源信号Ｖｄｄが印加されるｊ番目電圧配線ＶＬｊと接続された入力電極と、基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃと接続された制御電極と、センシング信号を出力する出力電極とを含む。スイッチング素子ＳＷの出力電極は、ｊ番目センシング配線ＳＬｊと接続される。リセット素子ＲＳは、ｋ＋１番目ゲート配線ＧＬｋ＋１と接続される制御電極と、リセット信号Ｖｒｅｓｅｔが印加されるｊ番目リセット配線ＲＬｊと接続される入力電極と、スイッチング素子ＳＷの制御電極と接続された出力電極とを含む。ｊは、自然数である。

第２センシング部ＳＰ２は、ｋ＋１番目ゲート配線ＧＬｋ＋１に印加されたハイレベルのゲート信号に応答して駆動し、ｋ＋２番目ゲート配線ＧＬｋ＋２に印加されたハイレベルのゲート信号に応答してリセットされる。第２センシング部ＳＰ２は、ｋ＋１番目ゲート配線ＧＬｋ＋１に接続された基準キャパシタＣｒｅｆと、ｋ＋２番目ゲート配線ＧＬｋ＋２に接続されたスイッチング素子ＳＷとを含む。

第３センシング部ＳＰ３は、ｋ＋２番目ゲート配線ＧＬｋ＋２に印加されたハイレベルのゲート信号に応答して駆動し、ｋ＋３番目ゲート配線ＧＬｋ＋３に印加されたハイレベルのゲート信号に応答してリセットされる。第３センシング部ＳＰ３は、ｋ＋２番目ゲート配線ＧＬｋ＋２に接続された基準キャパシタＣｒｅｆとｋ＋３番目ゲート配線ＧＬｋ＋３に接続されたスイッチング素子ＳＷとを含む。

第４センシング部ＳＰ４は、ｋ＋３番目ゲート配線ＧＬｋ＋３に印加されたハイレベルのゲート信号に応答して駆動し、ｋ＋４番目ゲート配線ＧＬｋ＋４に印加されたハイレベルのゲート信号に応答してリセットされる。第４センシング部ＳＰ４は、ｋ＋３番目ゲート配線ＧＬｋ＋３に接続された基準キャパシタＣｒｅｆと、ｋ＋４番目ゲート配線ＧＬｋ＋４に接続されたスイッチング素子ＳＷを含む。

ここで、４つのセンシング部（ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４）を含むセンシングブロックＳＢを開示しているが、ｐ個のセンシング部（ＳＰ１，…，ＳＰｐ）を含むセンシングブロックＳＢを実現してもよい。この場合、第１センシング部ＳＰ１は、ｋ番目ゲート配線に接続された基準キャパシタとｋ＋１番目ゲート配線に接続されたリセット素子を含み、第２センシング部ＳＰ２は、ｋ＋１番目ゲート配線に接続された基準キャパシタとｋ＋２番目ゲート配線に接続されたリセット素子を含み、第ｐセンシング部ＳＰｐは、ｋ＋（ｐ−１）番目ゲート配線に接続された基準キャパシタとｋ＋ｐ番目ゲート配線に接続されたリセット素子を含む。

第１〜第４センシング部（ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４）のそれぞれは、１つの画素領域に対応する回路領域ＣＡと３つの画素領域に対応するセンシング領域ＳＡからなる。

回路領域ＣＡには、スイッチング素子ＳＷ及びリセット素子ＲＳが配置され、センシング領域ＳＡには基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃの電極が配置される。従って、回路領域ＣＡ及びセンシング領域ＳＡの面積が大きくなるにつれ、スイッチング素子の大きさを大きく形成してもよく、また、
基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃの電極面積を大きく形成してもよい。センシング領域ＳＡは、実施例１〜３のセンシング領域より大きいため、基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃの電極の面積についても実施例１〜実施例３による電極の面積よりも大きく形成してもよい。

これにより、第１〜４センシング部（ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４）のセンシング特性を向上させることができる。

また、実施例４のタッチスクリーン表示装置もやはり、図２に示すように複数の増幅器ＯＰからなるリード・アウト部を含む。実施例４の増幅器ＯＰもやはり、複数のセンシング配線から受信されたセンシング信号に応答してリード・アウト信号Ｖｏを出力する。

増幅器ＯＰは、第１及び第２センシング部ＳＰ１、ＳＰ２または第３及び第４センシング部ＳＰ３、ＳＰ４からセンシング信号を受信することができる。また、増幅器ＯＰ、一対の第１、第２、第３または第４センシング部（ＳＰ１，ＳＰ２，ＳＰ３またはＳＰ４）からセンシング信号を受信することができる。または、増幅器ＯＰは、第１〜４センシング部（ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４）からセンシング信号を受信できる。

実施例４のタッチスクリーン表示装置に供給されるゲート信号は、図３及び図４において説明したように偶数のゲートパルスを含んでもよい。

以上、添付の図面を参照しながら本発明の好適な実施例について詳細に説明したが、本発明はかかる実施例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと理解される。

本発明の実施例によると、センシング部を複数の画素領域に対応する領域に形成することによって、スイッチング素子の大きさを大きく形成することができ、また、基準キャパシタ及びセンシングキャパシタのキャパシタンスを増加させることができる。

また、センシング部をジグザグ状に形成し、ゲート配線に均一に接続させることによって、信号遅延による表示不良を防ぐことができる。

１００ タッチスクリーン表示基板
２００ 対向基板
３００ 液晶層
ＳＰ１，ＳＰ２ 第１、第２センシング部
Ｃｒｅｆ 基準キャパシタ
Ｃｌｃ センシングキャパシタ
ＳＷ スイッチング素子
ＲＳ リセット素子

Claims (7)

1. 第１方向に配列される第１画素列と、前記第１方向と交差する第２方向に配列される第２画素列とを含み、画素電極が配置された複数の画素部と、
   隣接する前記第１画素列の間の前記第２方向に連続して配列された複数の前記画素部に対応する領域毎に、前記第１方向に交互に配置される第１センシング部と第２センシング部と、
   前記第１方向に配置されたゲート配線と、
   前記第２方向に配置されたデータ配線と、
   前記第１センシング部及び前記第２センシング部に電源電圧を印加する電圧配線と、
   前記第１センシング部及び前記第２センシング部にリセット電圧を印加するリセット配線と、
   前記第１センシング部及び前記第２センシング部のセンシング信号を外部に出力するセンシング配線と、を含み、
   前記第１センシング部は、
   ３ｋ−２番目ゲート配線（ここで、ｋは自然数）に接続された基準キャパシタと、前記基準キャパシタに接続されたタッチ電極と、前記タッチ電極に接続されたスイッチング素子と、３ｋ−１番目ゲート配線に接続されたリセット素子とを含み、
   前記第２センシング部は、
   前記３ｋ−１番目ゲート配線に接続された基準キャパシタと、前記基準キャパシタに接続されたタッチ電極と、前記タッチ電極に接続されたスイッチング素子と、３ｋ番目ゲート配線に接続されたリセット素子とを含むことを特徴とするタッチスクリーン表示基板。
2. 前記スイッチング素子は、前記タッチ電極と接続された制御電極、前記電圧配線と接続された入力電極、及び前記センシング配線と接続された出力電極を含むことを特徴とする請求項１に記載のタッチスクリーン表示基板。
3. 前記スイッチング素子のチャネル幅Ｗ対チャネル長さＬの比（Ｗ／Ｌ）は、
   １００／４．５以上４００／４．５以下であることを特徴とする請求項２に記載のタッチスクリーン表示基板。
4. 第１方向に配列される第１画素列と、前記第１方向と交差する第２方向に配列される第２画素列とを含み、画素電極が配置された複数の画素部と、
   隣接する前記第１画素列の間の前記第２方向に連続して配列された複数の前記画素部に対応する領域毎に、前記第１方向に隣接する前記第１画素列の間にそれぞれ配置された一対の第１センシング部と、前記一対の第１センシング部に隣接して前記第１方向に隣接する前記第１画素列の間にそれぞれ配置された一対の第２センシング部と、
   前記第１方向に配置されたゲート配線と、
   前記第２方向に配置されたデータ配線と、
   前記第１センシング部及び前記第２センシング部に電源電圧を印加する電圧配線と、
   前記第１センシング部及び前記第２センシング部にリセット電圧を印加するリセット配線と、
   前記第１センシング部及び前記第２センシング部のセンシング信号を外部に出力するセンシング配線と、を含み、
   前記第１センシング部は、
   ３ｋ−２番目ゲート配線（ここで、ｋは自然数）に接続された基準キャパシタと、前記基準キャパシタに接続されたタッチ電極と、前記タッチ電極に接続されたスイッチング素子と、３ｋ−１番目ゲート配線に接続されたリセット素子とを含み、
   前記第２センシング部は、
   前記３ｋ−１番目ゲート配線に接続された基準キャパシタと、前記基準キャパシタに接続されたタッチ電極と、前記タッチ電極に接続されたスイッチング素子と、３ｋ番目ゲート配線に接続されたリセット素子とを含むことを特徴とするタッチスクリーン表示基板。
5. 第１方向に配列された第１画素列及び第２方向に配列された第２画素列からなり、画像の階調を表示するための液晶キャパシタを含む複数の画素部と、
   隣接する前記第１画素列の間の前記第２方向に連続して配列された複数の画素部に対応する領域毎に、前記第１方向に交互に配置される第１センシング部と第２センシング部と、を含み、
   前記第１センシング部は、
   ３ｋ−２番目ゲート配線（ここで、ｋは自然数）に接続された基準キャパシタと、前記基準キャパシタに接続されたセンシングキャパシタと、ｊ番目電圧配線（ここで、ｊは自然数）とｊ番目センシング配線とに接続されたスイッチング素子と、３ｋ−１番目ゲート配線と前記ｊ番目リセット配線と前記スイッチング素子とに接続されたリセット素子とを含み、
   前記第２センシング部は、
   前記３ｋ−１番目ゲート配線に接続された基準キャパシタと、前記３ｋ−１番目ゲート配線に接続された前記基準キャパシタに接続されたセンシングキャパシタと、ｊ＋ｎ番目電圧配線（ここで、ｎは自然数）とｊ＋ｎ番目センシング配線とに接続されたスイッチング素子と、３ｋ番目ゲート配線と前記ｊ＋ｎ番目リセット配線とに接続されたリセット素子とを含むことを特徴とするタッチスクリーン表示装置。
6. 前記画素部の各々は、複数のカラー画素を含み、
   前記第１センシング部及び前記第２センシング部の各々は、
   前記スイッチング素子及び前記リセット素子が配置される回路領域と、前記基準キャパシタ及び前記タッチ電極が配置されるセンシング領域とに分けられ、
   前記センシング領域は、少なくとも１つのカラー画素の領域に対応する領域を有することを特徴とする請求項５に記載のタッチスクリーン表示装置。
7. 複数の増幅器を含み、増幅器の各々は、複数のセンシング配線と接続されてセンシング信号を受信し、前記センシング信号に応答してリード・アウト信号を出力するリード・アウト部をさらに含むことを特徴とする請求項５に記載のタッチスクリーン表示装置。

Images