JP5585520B2 - Load drive device - Google Patents
Load drive device Download PDFInfo
- Publication number
- JP5585520B2 JP5585520B2 JP2011088963A JP2011088963A JP5585520B2 JP 5585520 B2 JP5585520 B2 JP 5585520B2 JP 2011088963 A JP2011088963 A JP 2011088963A JP 2011088963 A JP2011088963 A JP 2011088963A JP 5585520 B2 JP5585520 B2 JP 5585520B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- disconnection
- terminal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、負荷への電流供給を制御する半導体スイッチング素子からなるパワー素子を有すると共に、このパワー素子の駆動電圧を一定電圧にクランプするクランプ回路を有した負荷駆動装置に関するものである。 The present invention relates to a load driving device having a power element composed of a semiconductor switching element that controls current supply to a load and a clamp circuit that clamps a driving voltage of the power element to a constant voltage.
従来より、パワー素子を駆動することで負荷への電流供給を制御する負荷駆動装置に、ゲート電圧をクランプするクランプ回路が備えられた構成が知られている。パワー素子を駆動する際に、電源とGNDとが短絡した状態になると過電流状態になり、その過電流が素子耐量を超える安全動作領域外の大きさに達すると素子破壊に至る可能性がある。このため、クランプ回路にてゲート電圧をクランプしてパワー素子をハーフオン状態とし、過電流が流れることによる素子破壊を防止している(例えば、特許文献1参照)。このようなクランプ回路は、複数のパワー素子を駆動する能力を持つ負荷駆動装置では、パワー素子の数に合せて複数備えられる。 2. Description of the Related Art Conventionally, a configuration in which a clamp circuit that clamps a gate voltage is provided in a load driving device that controls current supply to a load by driving a power element is known. When driving a power element, if the power supply and GND are short-circuited, an overcurrent state occurs, and if the overcurrent reaches a size outside the safe operating area that exceeds the element withstand capability, the element may be destroyed. . For this reason, the gate voltage is clamped by the clamp circuit to bring the power element into a half-on state, thereby preventing element destruction due to overcurrent flowing (see, for example, Patent Document 1). In a load driving device having the ability to drive a plurality of power elements, a plurality of such clamp circuits are provided according to the number of power elements.
しかしながら、複数のパワー素子を駆動する能力を持つ負荷駆動装置において、パワー素子の一部を使用しない形態とすることがある。例えば、負荷の種類に応じて負荷への電流供給量を減らす場合があり、パワー素子を並列的に備えておき、負荷駆動装置が電流供給量が大きな負荷に適用される場合には並列的に備えた複数のパワー素子を使用し、電流供給量が小さな負荷に適用される場合には並列的に備えた複数のパワー素子の一部のみを使用する形態とする。この場合には、クランプ回路の数よりも少ない数のパワー素子しか駆動されないことになる。 However, in a load driving device having the ability to drive a plurality of power elements, a part of the power elements may not be used. For example, the amount of current supplied to the load may be reduced depending on the type of load, and power elements are provided in parallel, and when the load driving device is applied to a load with a large amount of current supplied in parallel. When a plurality of power elements provided are used and the current supply amount is applied to a small load, only a part of the plurality of power elements provided in parallel is used. In this case, only a smaller number of power elements than the number of clamp circuits are driven.
このような場合、使用しないクランプ回路が存在することになり、クランプ回路を出力オープン状態にするが、実際に使用しているパワー素子とクランプ回路との間が断線状態になっても同じ状態となる。このため、断線監視を行っている部分(IC)では、クランプ回路が未使用状態なのか、それとも断線状態なのかを判別することができない。 In such a case, there will be a clamp circuit that is not used, and the clamp circuit will be in the output open state, but the same state will be maintained even if the power element actually used and the clamp circuit are disconnected. Become. For this reason, it is impossible to determine whether the clamp circuit is in an unused state or in a disconnected state in the portion (IC) that is monitoring disconnection.
本発明は上記点に鑑みて、クランプ回路の数よりも少ない数のパワー素子しか駆動しない形態とされる場合において、クランプ回路が未使用状態なのか断線状態なのかを判別できるようにすることを目的とする。 In view of the above points, the present invention is to enable determination of whether a clamp circuit is in an unused state or a disconnected state in a case where only a smaller number of power elements than the number of clamp circuits are driven. Objective.
上記目的を達成するため、請求項1に記載の発明では、パワー素子(1a)の制御端子(1b)の電位が入力されるクランプ端子(11a〜11c)の電位に基づいて、クランプ状態であることや制御端子(1b)からクランプ回路(5a〜5c)を通じる経路の断線状態を検出するクランプ断線制御回路(55)を有し、温度検出回路(7a〜7c)は、温度センサ(1h)が接続される温度検出端子(14a〜14c)の電位に基づいてパワー素子(1a)の過熱状態を検出する過熱検出回路(71)と、温度センサ(1h)と温度検出端子(14a〜14c)の間の断線状態を検出する断線検出回路(72)と、温度検出端子(14a〜14c)に温度センサ(1h)が接続されない断線無効状態を検出する断線検出無効化回路(73)とを有し、断線無効状態が検出されるとその旨を示す信号をクランプ断線制御回路(55)に出力するように構成され、クランプ断線制御回路(55)は、温度検出回路(7a〜7c)の断線検出無効化回路(73)が断線無効状態を検出したときに出力する信号を入力し、該信号が入力されるとクランプ回路(5a〜5c)を通じる経路の断線状態ではなく、クランプ回路(5a〜5c)が断線無効状態であると判定することを特徴としている。
In order to achieve the above object, the invention according to
このように、温度センサ(1h)の出力が入力される温度検出端子(14a〜14c)を利用し、クランプ回路(5a〜5c)や温度検出回路(7a〜7c)の一部がパワー素子(1a)や温度センサ(1h)に接続されないときには温度検出端子(14a〜14c)の電位に基づいて温度センサ(1h)が接続されていない断線無効状態を検出する。このようにすることで、クランプ回路(5a〜5c)に接続されるクランプ端子(11a〜11c)の電位に基づいて断線検出を行う際に、断線状態なのか断線無効状態なのかを温度検出端子(14a〜14c)の電位に応じて判定しておくことができる。したがって、クランプ端子(11a〜11c)が断線状態なのか、出力オープン状態なのかを正確に判定することが可能となる。 In this way, using the temperature detection terminals (14a to 14c) to which the output of the temperature sensor (1h) is input, a part of the clamp circuits (5a to 5c) and the temperature detection circuits (7a to 7c) are power elements ( When not connected to 1a) or the temperature sensor (1h), a disconnection invalid state in which the temperature sensor (1h) is not connected is detected based on the potential of the temperature detection terminals (14a to 14c). By doing in this way, when detecting disconnection based on the potential of the clamp terminals (11a to 11c) connected to the clamp circuits (5a to 5c), the temperature detection terminal determines whether the disconnection state or the disconnection invalid state. The determination can be made according to the potentials (14a to 14c). Therefore, it is possible to accurately determine whether the clamp terminals (11a to 11c) are in a disconnected state or an output open state.
よって、クランプ回路(5a〜5c)の数よりも少ない数のパワー素子(1a)しか駆動しない形態とされる場合において、クランプ回路(5a〜5c)が未使用状態なのか断線状態なのかを判別することが可能となる。 Therefore, when only a smaller number of power elements (1a) are driven than the number of clamp circuits (5a to 5c), it is determined whether the clamp circuits (5a to 5c) are in an unused state or a disconnected state. It becomes possible to do.
請求項2に記載の発明では、クランプ断線制御回路(55)は、ゲートドライバ回路(3)とゲートオフ回路(4)のオンオフを制御する制御信号(8)と、温度検出回路(7a〜7c)の出力とクランプ端子(11a〜11c)の電位に基づいてクランプ状態か断線状態もしくは断線無効状態であることの判定を行い、制御信号にてゲートオフ回路(4)がオンされているときに断線検出無効化回路(73)から断線無効状態を検出したときに出力する信号が入力されると、クランプ回路(5a〜5c)が断線無効状態であると判定することを特徴としている。
In the invention described in
このように、制御信号にてゲートオフ回路(4)がオンされているときに、クランプ端子(11a〜11c)の電位に基づいて断線検出を行うことができる。この場合において、断線検出無効化回路(73)から断線無効状態を検出したときに出力する信号が入力されていれば、断線無効状態であるとして、断線状態と検出しないようにすることで、誤って断線状態を検出することを防止できる。 Thus, when the gate-off circuit (4) is turned on by the control signal, the disconnection can be detected based on the potentials of the clamp terminals (11a to 11c). In this case, if a signal to be output when the disconnection invalidation state is detected from the disconnection detection invalidation circuit (73) is input, it is assumed that the disconnection invalid state is detected. Thus, the disconnection state can be prevented from being detected.
請求項3に記載の発明では、温度検出回路(7a〜7c)では、温度検出端子(14a〜14c)の電位が温度センサ(1h)の出力端子(1f)から出力される電圧範囲外であると、断線検出無効化回路(73)にて断線無効状態と検出し、その旨を示す信号をクランプ断線制御回路(55)に出力することを特徴としている。 In the invention according to claim 3, in the temperature detection circuits (7a to 7c), the potential of the temperature detection terminals (14a to 14c) is outside the voltage range output from the output terminal (1f) of the temperature sensor (1h). The disconnection detection invalidation circuit (73) detects a disconnection invalid state, and outputs a signal indicating the fact to the clamp disconnection control circuit (55).
このように、温度センサ(1h)の出力端子(1f)から出力される電圧範囲外の電圧を温度検出端子(14a〜14c)に入力することにより、断線検出無効化回路(73)にて断線無効状態と検出することができる。 As described above, the voltage outside the voltage range output from the output terminal (1f) of the temperature sensor (1h) is input to the temperature detection terminals (14a to 14c), so that the disconnection detection invalidation circuit (73) is disconnected. An invalid state can be detected.
例えば、請求項4に記載したように、クランプ断線制御回路(55)をクランプ回路(5a〜5c)に備えることができる。
For example, as described in
請求項5に記載の発明では、ゲートドライバ回路(3)、ゲートオフ回路(4)、クランプ回路(5a〜5c)および温度検出回路(7a〜7c)は、パワー素子(1a)を制御する制御IC(2)に備えられており、クランプ断線制御回路(55)も制御IC(2)に備えられていることを特徴としている。 In the invention according to claim 5, the gate driver circuit (3), the gate-off circuit (4), the clamp circuits (5a to 5c) and the temperature detection circuit (7a to 7c) are control ICs for controlling the power element (1a). The clamp disconnection control circuit (55) is also provided in the control IC (2).
このように、クランプ断線制御回路(55)をパワー素子(1a)の駆動に用いられる制御IC(2)に備えることで、制御IC(2)に備えられる各回路と共に集約できるため、周辺回路の構成を容易にできる。 Thus, since the clamp disconnection control circuit (55) is provided in the control IC (2) used for driving the power element (1a), it can be integrated together with each circuit provided in the control IC (2). Easy configuration.
請求項6に記載の発明では、クランプ断線制御回路(55)は、CMOSロジックにより構成されていることを特徴としている。 The invention according to claim 6 is characterized in that the clamp disconnection control circuit (55) is constituted by CMOS logic.
このように、クランプ断線制御回路(55)をロジック回路にて構成することができ、そのロジック回路をCMOSロジックにて構成すれば、チップ面積の縮小を図ることが可能となる。 In this way, the clamp disconnection control circuit (55) can be configured by a logic circuit, and if the logic circuit is configured by CMOS logic, the chip area can be reduced.
請求項7に記載の発明では、制御IC(2)は、バイポーラトランジスタ、CMOSおよびDMOSが複合された半導体素子回路によって構成されていることを特徴としている。
The invention according to
このように、制御IC(2)をバイポーラトランジスタやCMOSおよびDMOSを複合した半導体素子回路によって構成することで、アナログ回路とデジタル回路をすべて1チップに構成することが可能となる。このため、これらを別チップで構成しなければならない場合と比較して、より装置の簡素化を図ることが可能となる。 In this way, by configuring the control IC (2) with a semiconductor element circuit in which a bipolar transistor, CMOS, and DMOS are combined, it is possible to configure all analog circuits and digital circuits on one chip. For this reason, compared with the case where these must be comprised by another chip | tip, it becomes possible to aim at simplification of an apparatus more.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態にかかるクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。この図を参照して、本実施形態のクランプ回路を備えた負荷駆動装置について説明する。
(First embodiment)
A first embodiment of the present invention will be described. FIG. 1 is a diagram illustrating a block configuration example of a load driving apparatus including a clamp circuit according to the present embodiment. With reference to this figure, the load drive apparatus provided with the clamp circuit of this embodiment is demonstrated.
図1に示す負荷駆動装置は、負荷への電流供給のオンオフを制御するパワー素子1aが形成されたパワーモジュール1と、パワー素子1aの駆動を行うための各種回路が備えられたパワーモジュール制御IC2とを有した構成とされている。
The load driving device shown in FIG. 1 includes a
パワー素子1aは、負荷への電流供給を行う電源ラインLに備えられており、パワー素子1aがオンされると電源ラインLを通じて負荷への電流供給がなされ、負荷が駆動される。パワー素子1aは、IGBTやパワーMOSFET等の半導体スイッチングにより構成されており、ゲート電圧が制御されることによってオンオフが制御される。本実施形態では、電源ラインLに対して2つのパワー素子1aを並列接続した図を記してあるが、1つのみとされていても良いし、3つ以上とされていても良い。
The
図2は、パワー素子1aをIGBTで構成した場合の回路模式図である。この図に示すように、パワー素子1aは、制御端子1b、電源供給端子1c、基準電位端子1dおよびセンス端子1eとを有した構成とされ、制御端子1bの電圧、つまりゲート電圧を制御することにより、IGBTで構成されたパワー素子1aがオンされ、負荷に供給されるメイン電流が電源供給端子1cと基準電位端子1dとの間に流される。センス端子1eは、メイン電流に対して所定のカレントミラー比で減少させたセンス電流を流す。このセンス端子1eが流すセンス電流に基づいて、メイン電流の大きさを検出することが可能となっている。
FIG. 2 is a circuit schematic diagram in the case where the
また、パワーモジュール1には、温度センサ1hが備えられており、温度センサ1hの出力端子1fと基準電源端子1gとの電位差からの出力に基づいてパワーモジュール1の温度、すなわちパワー素子1aの温度が検出できるようになっている。温度センサ1hは、パワー素子1aの温度に対応する出力を発生させるもので、例えばパワーモジュール制御IC2からのバイアス電流と複数段のダイオードを直列接続したもので構成され、ダイオードの順方向電圧Vfが温度特性を有していることを利用して、出力端子1fからパワー素子1aの温度に対応した出力を変化させる。
Further, the
パワーモジュール制御IC2には、ゲートドライバ回路3、ゲートオフ回路4、クランプ回路5(5a〜5c)、電流検出回路6(6a〜6c)および温度検出回路7(7a〜7c)などが備えられている。このパワーモジュール制御IC2は、図示しないマイコンから入力される負荷駆動用のIN信号に基づいて、パワー素子1aをオンさせることで負荷への電流供給を行うと共に、パワー素子1aをオフさせることで負荷への電流供給を停止する。
The power
パワーモジュール制御IC2には、内蔵する各種回路3〜7等に接続される各種端子8〜15が備えられ、各種端子8〜15がパワー素子1aに備えられた温度センサ1hの出力端子1fやパワー素子1aの各端子1b〜1e等と接続される。
The power
具体的には、パワーモジュール制御IC2には、入力端子8、オン出力端子9、オフ出力端子10、クランプ端子11(11a〜11c)、基準電位端子12、電流検出端子13(13a〜13c)、温度検出端子14(14a〜14c)および電源端子15が備えられている。
Specifically, the power
入力端子8は、図示しないマイコンからのIN信号が入力される。この入力端子8に入力されたIN信号は、ゲートドライバ回路3やクランプ回路5に伝えられ、ゲートドライバ回路3やクランプ回路5でパワー素子1aをオンさせることが把握できるようにしている。
The
オン出力端子9は、ゲートドライバ回路3がパワー素子1aをオンさせる際の出力端子として用いられ、ゲートドライバ回路3の出力に繋がり、ゲート抵抗16a、16bを介してパワー素子1aの制御端子1bに接続される。このオン出力端子9を介してゲートドライバ回路3がパワー素子1aのゲート電圧を制御する。オフ出力端子10は、ゲートドライバ回路3によるゲート電圧の印加が停止されると、ゲートオフ回路4を通じてゲートに蓄えられた電荷を引き抜くために用いられる。このオフ出力端子10は、ゲートオフ回路4に繋がり、ゲート抵抗16cを介してパワー素子1aの制御端子1bに接続される。
The on
クランプ端子11(11a〜11c)は、各クランプ回路5(5a〜5c)それぞれに対応して備えられ、通常はパワー素子1aの制御端子1bと接続されることでパワー素子1aのゲート電圧をクランプするために用いられる。基準電位端子12は、負荷駆動装置の負側の基準電位が入力されるものである。例えば、負荷駆動装置がモータ駆動用のインバータに適用される場合、パワー素子1aがモータのハイサイド側とローサイド側のいずれかに配置されることになるが、モータのハイサイド側に配置される場合には基準電位はモータのハイサイド電位となり、モータのローサイド側に配置される場合には基準電位はGND電位となる。この基準電位端子12は、ゲートオフ回路4やクランプ回路5の負極側などに繋がっている。
The clamp terminals 11 (11a to 11c) are provided corresponding to the respective clamp circuits 5 (5a to 5c), and are normally connected to the
電流検出端子13(13a〜13b)は、パワー素子1aのメイン電流の検出のためのセンス電流を入力し、電流検出回路6(6a〜6c)に伝える。また、温度検出端子14(14a〜14c)は、温度センサ1hの出力を入力し、温度検出回路7(7a〜7c)に伝える。そして、電源端子15は、電源17に接続され、電源17の電位を出力している。
The current detection terminal 13 (13a to 13b) receives a sense current for detecting the main current of the
本実施形態のパワーモジュール制御IC2は、パワー素子1aが3つ備えられたものに対応できるように、クランプ回路5や電流検出回路6および温度検出回路7がそれぞれ3つずつ備えられた構成とされていため、これらの繋がるクランプ端子11、電流検出端子13および温度検出端子14も3つずつ備えられている。しかし、本実施形態では、パワーモジュール制御IC2をパワー素子1aの数が2つのみである場合に適用している。
The power
このような形態では、クランプ回路5の数よりもパワー素子1aの数の方が少なくなるため、3つのクランプ回路5のうちの2つについてはパワー素子1aのゲート電圧のクランプのために用いられるが、残る1つについてはパワー素子1aのゲート電圧のクランプのために用いられなくなる。このため、本実施形態では、クランプ端子11cについては、出力オープン状態、つまりいずれにも接続されていない状態とされている。
In such a configuration, since the number of
また、電流検出端子13のうちパワー素子1aのクランプを行わないクランプ回路5cと対応する電流検出回路6cや温度検出回路7cに繋がる端子13c、14cについては、それぞれ基準電位とされる配線や電源17の電位とされる配線に接続されるようにしてある。
Further, among the
このような接続形態により、負荷駆動装置が構成されている。このような接続形態とされる負荷駆動装置において、ゲートドライバ回路3は、入力端子8からのIN信号に基づいて電源17からの電力供給を行いパワー素子1aにゲート電圧を発生させる。本実施形態の場合、ゲートドライバ回路3は、IN信号がハイレベルのときにはオフとなってパワー素子1aをオフし、ローレベルのときにはオンとなってゲート電圧を発生させてパワー素子1aをオンする。
Such a connection form constitutes a load driving device. In the load driving device configured as described above, the gate driver circuit 3 supplies power from the
ゲートオフ回路4は、入力端子8から入力されるIN信号に基づいてパワー素子1aのゲートに蓄えられた電荷を引き抜くものであり、ゲートドライバ回路3とオンオフが逆となるように制御される。本実施形態の場合、ゲートオフ回路4は、IN信号がハイレベルのときにはオンとなってパワー素子1aのゲートに蓄えられた電荷を引き抜き、ローレベルのときにはオフとなってパワー素子1aがオンさせられる状態にする。
The gate-
クランプ回路5は、パワー素子1aを駆動する際に、パワー素子1aのゲート電圧をフルオン状態よりも小さなクランプ電圧にクランプする役割を果たす。パワー素子1aを駆動する際に、負荷への電流供給を行う電源17とGNDとが短絡した状態になると過電流状態になり、その過電流が素子耐量を超える安全動作領域外の大きさに達すると素子破壊に至る可能性がある。このため、クランプ回路5にてゲート電圧をクランプしてパワー素子1aをハーフオン状態とし、過電流が流れることによる素子破壊を防止している。
The clamp circuit 5 plays a role of clamping the gate voltage of the
図3は、図1のうちのクランプ回路5の詳細を示した図である。この図では、図1のうち1つのパワー素子1aの制御に関わる部分のみを抽出して図示してある。
FIG. 3 is a diagram showing details of the clamp circuit 5 in FIG. In this figure, only the part related to the control of one
この図に示すように、クランプ回路5は、短絡制御回路50、クランプ制御回路51、インピーダンス回路52、比較器53、電源供給回路54、クランプ断線制御回路55、比較器56、電流供給部57および基準電源58、59を有した構成とされている。
As shown in this figure, the clamp circuit 5 includes a short
短絡制御回路50は、電流検出回路6での検出結果に基づいて短絡時の制御を行うものであり、後述するように電流検出回路6でメイン電流が過電流になっていることが検出されると、その検出結果に基づいて短絡制御回路50から電源供給回路54をオンさせる出力を出す。
The short
クランプ制御回路51は、パワー素子1aの制御端子1bと基準電位端子12との間に接続され、比較器53の出力に基づいてオンオフが制御されるスイッチにて構成されている。クランプ制御回路51は、例えばMOSFETなどの半導体スイッチング素子にて構成され、オンされるとパワー素子1aの制御端子1bと基準電位端子12とを接続することで、制御端子1bに供給されようとするエネルギーを吸い取り、基準電位側に流すことで制御端子1bのゲート電圧がクランプ電圧にクランプされるようにする。
The clamp control circuit 51 is connected between the
インピーダンス回路52は、クランプ制御回路51をオンする際の電位差を発生させるべくインピーダンスを高くするために用いられる。例えば、上記したようにクランプ制御回路51は、例えばMOSFETによって構成されるが、MOSFETのゲート−ソース間にインピーダンス回路52が配置されることで、これらの間に電位差を形成し、クランプ制御回路51がオンさせられるようにする。
The
比較器53は、基準電源58が生成する基準電圧VREF1とクランプ端子11の電位、つまりパワー素子1aのゲート電圧とを大小比較し、ゲート電圧が基準電圧VREF1よりも大きくなると、ハイレベル出力を発生させることでインピーダンス回路52のハイサイド側の電圧をハイレベルにし、クランプ制御回路51をオンさせる。
The
電源供給回路54は、電源からの比較器53への電圧印加を制御するものであり、電源供給回路54がオンされると比較器53への電圧印加が行われることで、比較器53が起動するようになっている。電源供給回路54のオンオフは、電流検出回路6での検出結果に基づく短絡制御回路50の出力に基づいて制御され、後述するように電流検出回路6でメイン電流が過電流になっていることが検出されると、その検出結果に基づいて短絡制御回路50から電源供給回路54をオンさせる出力が出される。なお、図3中には示していないが、電源供給回路54は入力端子8からのIN信号によってパワー素子1aをオンさせる際にも所定のクランプ期間中オンされる。これにより、パワー素子1aを駆動する際にゲート電圧がクランプ電圧にクランプされることで、過電流が発生することを防止できるようになっている。
The
クランプ断線制御回路55は、クランプ回路5が繋がるクランプ端子11の断線を検出し、断線時にそれを示す信号を断線出力端子18から出力する。クランプ断線制御回路55は、端子55aに入力される比較器56の出力、端子55bに入力される温度検出回路7の出力および端子55cに入力される入力端子8からのIN信号に基づいてクランプ端子11の断線を検出している。具体的には、クランプ断線制御回路55は、CMOSロジックなどによるロジック回路によって構成されており、各端子55a〜55cに入力される信号の論理演算に基づいて、クランプ端子11が断線しているのか、出力オープン状態であるのかを判別している。この論理演算については後で詳細に説明する。
The clamp
比較器56は、クランプ端子11の電位、つまりパワー素子1aのゲート電圧と基準電源59が生成する基準電圧VREF2とを大小比較し、その比較結果を示す出力をクランプ断線制御回路55に出力する。具体的には、比較器56は、クランプ端子11の電位が基準電圧VREF2よりも大きければハイレベルを出力し、小さければローレベルを出力するようになっている。このような構造により、クランプ回路5が構成されている。
The
電流検出回路6はパワー素子1aのセンス端子1eに流れるセンス電流に基づいて、パワー素子1aのメイン電流の大きさを検出し、メイン電流が過電流であることを検出した際にクランプ回路5に対してパワー素子1aのゲート電圧をクランプさせる指示信号を出す。例えば、電流検出回路6は、センス電流を電圧変換した値を過電流に対応する閾電圧と比較するコンパレータなどで構成され、センス電流を変換した値が閾電圧を超えるとクランプ回路5の電源供給回路54をオンさせる指令信号を出力する。これにより、電源供給回路54がオンされるため、パワー素子1aのゲート電圧がクランプ電圧にクランプされ、過電流の発生が抑制されるようになっている。
The current detection circuit 6 detects the magnitude of the main current of the
温度検出回路7は、パワー素子1aの温度に応じた出力を発生させ、パワー素子1aが高温であるときには図示しないマイコンに対して過熱状態であることを伝えてパワー素子1aの駆動を停止するか、もしくはゲートドライバ回路3を強制遮断することでパワー素子1aをオフさせられるようにするものであるが、本実施形態では、温度検出回路7にて断線検出や出力オープン状態の検出も行えるようにしてある。
Whether the
図4は、図1のうちの温度検出回路7の詳細を示した図である。この図も、図1に示す2つのパワー素子1aの制御に関わる部分のみを抽出して図示してある。なお、この図は、図1に記載した3つの温度検出回路7a〜7cのうちの2つを内蔵した例を示して説明するが、実際には3つすべてを含む形態とされている。また、この図では、温度センサ1hを多段のダイオードにて構成した場合を示してあり、多段のダイオードの順方向電圧Vfの温度特性に基づいてパワー素子1aの温度検出を行う場合について説明する。
FIG. 4 is a diagram showing details of the
図4に示すように、温度検出回路7は、電源端子7aからバッテリ電圧VBが印加されると、レギュレータ70がバッテリ電圧VBに基づいて駆動電圧VCCを生成し、この駆動電圧VCCに基づいて作動する。温度検出回路7は、接続端子OH1、OH2を通じて各パワー素子1aの温度センサ1hの出力端子1fと接続されており、この接続端子OH1、OH2の電位に基づいて過熱保護を行う過熱検出回路71と断線検出を行う断線検出回路72および断線検出を無効にする断線検出無効化回路73を備えており、これらがICとして一体的に構成されている。
As shown in FIG. 4, in the
過熱検出回路71では、接続端子OH1、OH2の電位に基づいて各パワー素子1aの過熱状態を検出し、過熱状態を検出するとパワー素子1aのゲート電圧をクランプさせる指示信号を出すことでパワー素子1aを保護する。断線検出回路72では、接続端子OH1、OH2の電位に基づいて接続端子OH1、OH2と温度センサ1hとの接続が途切れて断線状態になったことを検出し、断線状態になるとパワー素子1aのゲート電圧をクランプさせる指示信号を出すことでパワー素子1aを保護する。断線検出無効化回路73では、出力オープン状態を検出し、それが検出されたときには断線検出回路72で断線検出されたとしてもそれを無効にする。
The
過熱検出回路71は、定電流回路71a、71b、コンパレータ71c、71d、分圧抵抗71e、71fおよび過熱信号出力回路71gを有した構成とされている。過熱検出回路71では、定電流回路71a、71bから定電流を供給することで、接続端子OH1、OH2の電位が温度センサ1hを構成してる複数のダイオードの順方向電圧Vfとなるようにしている。複数のダイオードの順方向電圧Vfは、ダイオードの温度特性により、パワー素子1aの温度に応じて変化することから、接続端子OH1、OH2の電位がパワー素子1aの温度に応じた値となる。したがって、接続端子OH1、OH2の電位に基づいてパワー素子1aの過熱状態を検出することができる。
The
具体的には、コンパレータ71c、71dにて接続端子OH1、OH2の電位と駆動電圧VCCを分圧抵抗71e、71fで分圧した分圧電位(以下、過熱検出閾値という)Vth1とを大小比較し、その結果を過熱信号出力回路71gに出力する。複数のダイオードの順方向電圧Vfがパワー素子1aの温度上昇に伴って低下していくことから、パワー素子1aが過熱状態でない時には接続端子OH1、OH2の入力電位が分圧抵抗71e、71fが形成する過熱検出閾値Vth1よりも大きくなる。このため、パワー素子1aが過熱状態でない時にはコンパレータ71c、71dの出力がハイレベルとなり、過熱状態になるとコンパレータ71c、71dの出力がローレベルに切り替わる。したがって、過熱信号出力回路71gでは、各コンパレータ71c、71dのいずれかの出力がローレベルになると、それを検出してパワー素子1aの少なくとも1つが過熱状態であると検出し、マイコンに対してパワー素子1aの駆動を停止する指示信号を出力するか、もしくはゲートドライバ回路3を強制遮断することでパワー素子1aをオフさせられるようにしている。例えば、過熱信号出力回路71gは、アンド回路にて構成され、コンパレータ71c、71dのいずれかの出力がローレベルになると指示信号としてローレベルを出力する構成とされている。
Specifically, the
断線検出回路72は、コンパレータ72a、72b、分圧抵抗72c、72d、断線信号出力回路72eとを有した構成とされている。断線検出回路72では、過熱検出回路71に備えられる定電流回路71a、71bからの定電流の供給に基づく接続端子OH1、OH2の電位変化を利用して断線検出を行う。
The
具体的には、コンパレータ72a、72bにて接続端子OH1、OH2の電位と駆動電圧VCCを分圧抵抗72c、72dで分圧した分圧電位(以下、断線検出閾値という)Vth2とを大小比較し、その結果を断線信号出力回路72dに出力する。分圧抵抗72c、72dが形成する断線検出閾値Vth2は、温度センサ1hを構成する複数のダイオードの順方向電圧Vfよりも高く、かつ、駆動電圧VCCよりも小さな値とされている。
Specifically, the
このため、断線状態でない時には、接続端子OH1、OH2の電位よりも分圧抵抗72c、72dが形成する断線検出閾値Vth2の方が大きくなり、コンパレータ72a、72bからローレベルが出力される。そして、接続端子OH1、OH2のいずれかにおいて断線状態になると、断線状態になった方の接続端子OH1、OH2の電位が駆動電位VCCに上昇するため、コンパレータ72a、72bの出力がハイレベルになる。
For this reason, when not in the disconnection state, the disconnection detection threshold Vth2 formed by the
したがって、断線信号出力回路72eでは、各コンパレータ72a、72bのいずれかの出力がハイレベルになると、それを検出して温度センサ1hとの接続の少なくとも1つが断線状態であると検出し、断線状態であることを示す信号を出力する。例えば、断線信号出力回路72eは、オア回路にて構成され、コンパレータ72a、72bのいずれかの出力がハイレベルになると断線状態を示す信号としてハイレベルを出力する構成とされている。
Therefore, in the disconnection
なお、図3では、温度検出回路7のうち次に説明する断線検出無効化回路73の出力信号をクランプ断線制御回路55に伝える配線のみ図示してあるが、過熱状態や断線検出の結果を示す信号についてはマイコンへ入力されるようにするか、ゲートドライバ回路3を強制遮断するための信号として、パワー素子1aをオフさせるために用いている。
In FIG. 3, only the wiring for transmitting the output signal of the disconnection
断線検出無効化回路73は、ツェナーダイオード73a、分圧抵抗73b、73c、トランジスタ73dおよび抵抗73eを有した構成とされている。ツェナーダイオード73aは、断線検出無効化閾値Vth3を設定するものであり、接続端子OH2の電位が断線検出無効化閾値Vth3よりも大きくなるとツェナーダイオード73aのツェナー降伏電圧を超え、断線検出無効化回路73を作動させる。断線検出無効化閾値Vth3は、駆動電圧VCCよりも大きな値に設定される。
The disconnection
図4では、接続端子OH1、OH2を各パワー素子1aの温度センサ1hに接続した構成を例に挙げているが、駆動するパワー素子1aの数が少なければ、接続端子OH2を温度センサ1hに接続せずに出力オープン状態にすることがある。このような場合、出力オープン状態とあれる接続端子OH2を例えばバッテリ電圧のように断線検出無効化閾値Vth3よりも大きな電位とされる場所に接続しておくことで、断線ではなく、出力オープン状態であることが区別できるようにしておく。
FIG. 4 shows an example in which the connection terminals OH1 and OH2 are connected to the
このような状態とすることで、接続端子OH2の電位が断線検出無効化閾値Vth3よりも大きくなると、ツェナーダイオード73aのツェナー降伏電圧を超えるため、分圧抵抗73b、73cによる分圧電位が発生させられる。これに基づいて、ベース電流が流れてトランジスタ73dがオンさせられ、トランジスタ73dがオフされていたときに対して、抵抗73eとトランジスタ73dとの間の電位が変化する。この抵抗73eとトランジスタ73dとの間の電位が断線検出無効化回路73の出力電位とされ、断線信号出力回路72eに伝えられる。具体的には、トランジスタ73dがオフのときには抵抗73eとトランジスタ73dの間が駆動電位VCCとなるため、出力電位はハイレベルとなり、トランジスタ73dがオンになると出力電位がローレベルとなる。この出力電位が断線検出無効化回路73の出力信号として、クランプ回路5a〜5cに伝えられる。このため、クランプ回路5a〜5cでは、端子55bに入力される信号がローレベルの場合には、クランプ端子11a〜11bの電位に基づいて断線検出が為されても断線無効とすることができる。
In such a state, when the potential of the connection terminal OH2 becomes larger than the disconnection detection invalidation threshold Vth3, the voltage exceeds the Zener breakdown voltage of the
このようにして、温度検出回路7により、過熱検出および断線検出が行われる。また、接続端子OH2を温度センサ1hに接続せず温度検出に用いない場合には、接続端子OH2にバッテリ電圧などの大きな電圧が印加されるようにし、温度検出回路7が断線状態ではなく出力オープン状態であることを区別できるようにしている。
In this manner, the
なお、上記したように、図4では、温度検出回路7a〜7cのうちの2つを備えたものを例に挙げて説明したが、実際には3つ備えた構成とされる。その場合、過熱検出回路71に定電流回路71a、71bやコンパレータ71c、71dと同様のものを更に1つずつ備えると共に、断線検出回路72にコンパレータ72a、72bと同様のものを更に1つ備え、これらが3つ目の接続端子OH3(図示せず)を通じて温度センサ1hに接続されるようにすればよい。また、この場合の断線検出無効化回路73については、複数の温度検出回路7a〜7cに備えられる接続端子OH1〜OH3のうち温度センサ1hに接続されない端子に接続されていれば良い。
Note that, as described above, in FIG. 4, the example provided with two of the
図5は、各種電圧や閾値Vth1〜Vth3の大小関係をまとめたタイミングチャートである。この図では、パワー素子1aの温度が過熱状態では無い温度T1(例えば室温)から徐々に上昇して過熱状態と想定される温度Tthを超えて温度T2に至った時の様子を示してある。
FIG. 5 is a timing chart summarizing the magnitude relationships of various voltages and threshold values Vth1 to Vth3. This figure shows a state in which the temperature of the
この図に示されるように、パワー素子1aが過熱状態では無い温度T1のときには、温度センサ1hを構成する複数のダイオードの順方向電圧Vfが大きいため、接続端子OH1、OH2の電位は例えば電位V1となる。そして、パワー素子1aの温度が過熱状態の温度Tth以上の温度T2に至ると、接続端子OH1、OH2の電位は例えば電位V2となる。
As shown in this figure, when the
これらの電位V1、電位V2を基準として過熱検出閾値Vth1や断線検出閾値Vth2および断線検出無効化閾値Vth3が設定されている。すなわち、過熱検出閾値Vth1は過熱状態と想定される温度Tthの際の温度センサ1hの出力端子1fの出力電位に設定され、温度センサ1hから出力可能な電圧範囲内、つまり電位V1より小さく、かつ、電位V2よりも大きな値となる。断線検出閾値Vth2は温度センサ1hから出力可能な電圧範囲外の電位であって、電位V1よりも大きく、かつ、駆動電圧VCCよりも小さく設定されている。断線検出無効化閾値Vth3は、断線検出閾値Vth2および駆動電圧VCCよりも大きく、かつ、接続端子OH2が出力オープン状態の際に印加される電圧(ここではバッテリ電圧VB)よりも小さくされている。
The overheat detection threshold Vth1, the disconnection detection threshold Vth2, and the disconnection detection invalidation threshold Vth3 are set based on these potentials V1 and V2. That is, the overheat detection threshold Vth1 is set to the output potential of the output terminal 1f of the
このように各閾値Vth1〜Vth3が設定されることにより、温度検出回路7にて、過熱状態や断線状態を検出することができると共に、複数の温度検出回路7a〜7cの一部が使用されないときに出力オープン状態とされた際にも、誤って断線状態であると検出されないようにすることができる。
When the threshold values Vth1 to Vth3 are set in this way, the
以上のようにして、本実施形態にかかる負荷駆動装置が構成されている。次に、このように構成された負荷駆動装置の状態判定、つまり通常状態と断線状態もしくは断線無効状態のいずれであるかの状態判定方法について説明する。状態判定は、入力端子8に入力されるIN信号をハイレベルとしてゲートオフ回路4をオン、ゲートドライバ回路3をオフにしてパワー素子1aをオフにする際に行われる。この際には、通常であれば、パワー素子1aのゲート電圧がローレベルになるため、基準電圧VREF2の方がクランプ端子11の電位よりも大きくなり、クランプ断線制御回路55の端子55aにはローレベルが入力されることになる。これを前提として、パワー素子1aのゲートから端子10の間における断線検出を行う。図6および図7を参照して、負荷駆動装置の状態判定方法について説明する。
As described above, the load driving device according to the present embodiment is configured. Next, the state determination method for the load driving device configured as described above, that is, a state determination method for determining whether the state is the normal state, the disconnection state, or the disconnection invalid state will be described. The state determination is performed when the IN signal input to the
上述したように、クランプ断線制御回路55は、各端子55a〜55cに入力される比較器56の出力、温度検出回路7の出力および入力端子8からのIN信号の論理演算に基づいて、クランプ端子11が断線しているのか、出力オープン状態であるのかを判別している。
As described above, the clamp
図6は、クランプ断線制御回路55での論理判定を示した真理値表である。この図を参照して、クランプ断線制御回路55の各端子55a〜55cに入力される信号のレベルに基づく具体的な論理演算および状態判定方法について説明する。
FIG. 6 is a truth table showing logic determination in the clamp
マイコンからのIN信号がクランプ断線制御回路55の端子55cに入力され、パワー素子1aをオンさせるときにはローレベル(L)が入力されており、パワー素子1aをオフさせるときにはハイレベル(H)が入力される。したがって、端子55cがハイレベルの際に状態判定を行うようにしている。
An IN signal from the microcomputer is input to the terminal 55c of the clamp
パワー素子1aがオフされている際、もしくは、クランプ制御回路51がオンされてパワー素子1aのゲート電圧がクランプ電圧に制御されているクランプ状態の際には、クランプ端子11の電位よりも基準電圧VREF2の方が大きくなる。このため、コンパレータ56の出力がローレベルとなり、端子55aの電位はローレベルとなる。これに対して、パワー素子1aのゲートからクランプ回路5a〜5cの間において断線が生じているときには、パワー素子1aのゲートからの電流経路が消失し、クランプ端子11の電位よりも基準電圧VREF2の方が小さくなる。この場合には、コンパレータ56の出力がハイレベルとなり、端子55aの電位はハイレベルとなる。
When the
したがって、端子55aの電位レベルは、パワー素子1aがオフもしくはゲート電圧がクランプされているか否かを表していると共に、断線しているか否かも表すことになる。つまり、端子55aの電位がローレベルであれば断線は発生しておらず通常状態であり、ハイレベルであれば断線が発生している可能性があることを示している。
Therefore, the potential level of the terminal 55a represents whether or not the
一方、温度検出回路7での断線検出無効化回路73の出力もクランプ断線制御回路55の端子55bに入力される。端子55bの電位は、温度検出回路7が温度センサ1hに接続されていない未使用、つまり出力オープン状態とされている場合であればローレベル、温度検出回路7が使用されている状態であればハイレベルとなる。したがって、端子55aの電位がハイレベルであったとしても、端子55bの電位がローレベルであれば、断線ではなくクランプ回路5が未使用の状態であることを意味している。
On the other hand, the output of the disconnection
したがって、図6に示すように、端子55cがハイレベルの際に状態検出をすることを前提とし、端子55a、55bの電位レベルに基づいて断線検出が行われる。すなわち、端子55cがハイレベルかつ端子55aがローレベルの際には、端子55bがハイレベルとローレベルいずれの場合にも通常状態と判定される。また、端子55cがハイレベルかつ端子55aがハイレベルの際には、端子55bの電位がハイレベルであれば断線状態と判定され、端子55bの電位がローレベルであれば断線無効状態と判定される。これにより、状態判定を行うことが可能となる。なお、端子55cがローレベルの際には、他の端子55a、55bの電位レベルは不定状態となるため、他の端子55a、55bの電位レベルにかかわらず通常状態と判定される。
Therefore, as shown in FIG. 6, the disconnection detection is performed based on the potential levels of the
そして、このような状態判定の結果に基づいて、断線出力端子18から断線状態と判定されたときにローレベル、通常状態もしくは断線無効状態と判定されたときにハイレベルを出力することで、マイコンに正確に断線状態を伝えることが可能となる。
Based on the result of such state determination, the microcomputer outputs a low level when the
図7は、複数の温度検出端子14a〜14cの電位レベルとクランプ端子11a〜11cの電位レベルおよび状態判定の関係をまとめた真理値表である。上記した図6では、1つのクランプ回路5内におけるクランプ断線制御回路55の動作について説明したが、ここでは3つのクランプ回路5a〜5cが各温度検出端子14a〜14cとクランプ端子11a〜11cの電位レベルに対応してどのような状態判定結果を出すか説明する。なお、少なくとも1つはパワー素子1aの駆動にためにクランプ回路5が使用されることになるため、ここではクランプ回路5aが使用されている場合を例に挙げて説明する。
FIG. 7 is a truth table summarizing the relationship between the potential levels of the plurality of temperature detection terminals 14a to 14c, the potential levels of the
入力端子8に入力されるIN信号の電位がハイレベル、つまり端子55cの電位がハイレベルの際に状態検出が行われる。クランプ回路5aについては使用していることから、温度検出端子14aは実使用電圧であるハイレベルで、断線無効電圧のローレベルではない状態になっている。このとき、温度検出端子14b、14cが共にハイレベルの場合には、クランプ回路5b、5cが使用されていることを意味している。このため、クランプ端子11a〜11cのいずれか1端子でも電位がハイレベルになっていれば断線状態であると判定され、クランプ端子11a〜11cの電位がすべてローレベルであれば通常状態であると判定される。
The state detection is performed when the potential of the IN signal input to the
また、温度検出端子14bがハイレベルで温度検出端子14cがローレベルの場合には、クランプ回路5bが使用されていてクランプ回路5cは未使用であることを意味している。このため、クランプ回路5cについてはクランプ端子11cの電位にかかわらず断線無効と判定され、クランプ回路5a、5bについてはクランプ端子11a、11bのうちいずれか1端子でも電位がハイレベルになっていれば断線状態であると判定される。
Further, when the temperature detection terminal 14b is at a high level and the temperature detection terminal 14c is at a low level, it means that the
同様に、温度検出端子14bがローレベルで温度検出端子14cがハイレベルの場合には、クランプ回路5bが未使用でクランプ回路5cは使用されていることを意味している。このため、クランプ回路5bについてはクランプ端子11bの電位にかかわらず断線無効と判定される。また、温度検出端子14bがローレベルで温度検出端子14cがハイレベルの場合において、クランプ端子11a、11cのいずれか1端子でも電位がハイレベルになっていれば断線状態と判定される。
Similarly, when the temperature detection terminal 14b is low level and the temperature detection terminal 14c is high level, it means that the
さらに、温度検出端子14b、14cが共にローレベルの場合には、クランプ回路5b、5cが未使用であることを意味しているため、クランプ回路5b、5cについてはクランプ端子11b、11cの電位にかかわらず断線無効と判定される。この場合はクランプ端子11aの電位に基づく状態判定のみが行われ、クランプ端子11aの電位がハイレベルになっていれば断線状態であると判定される。
Further, when both the temperature detection terminals 14b and 14c are at a low level, it means that the
なお、入力端子8がローレベルの際には、温度検出端子14a〜14cおよびクランプ端子11a〜11cの電位レベルは不定状態となるため、これら各端子の電位レベルにかかわらず通常状態と判定される。
When the
以上説明したように、本実施形態では、温度センサ1hの出力が入力される温度検出端子14a〜14cを利用し、クランプ回路5a〜5cや温度検出回路7a〜7cの一部がパワーモジュール1に接続されないときには温度検出端子14a〜14cの電位に基づいて温度センサ1hが接続されていない断線無効状態を検出する。例えば、温度検出端子14a〜14cのうち温度センサ1hに接続されない端子に断線検出無効化閾値Vth3以上の電圧を印加することで、温度検出端子14a〜14cが温度センサ1hに接続されていないことを検出する。このようにすることで、クランプ回路5a〜5cに接続されるクランプ端子11a〜11cの電位に基づいて断線検出を行う際に、断線状態なのか断線無効状態なのかを温度検出端子14a〜14cの電位に応じて判定しておくことができる。したがって、クランプ端子11a〜11cが断線状態なのか、出力オープン状態なのかを正確に判定することが可能となる。
As described above, in the present embodiment, the temperature detection terminals 14a to 14c to which the output of the
よって、クランプ回路5a〜5cの数よりも少ない数のパワー素子1aしか駆動しない形態とされる場合において、クランプ回路5a〜5cが未使用状態なのか断線状態なのかを判別することが可能となる。
Therefore, in a case where only a smaller number of
(他の実施形態)
上記実施形態では、パワーモジュール1やパワーモジュール制御IC2の回路構成例を示したが、これらは回路構成の一例を示したのであって、他の回路構成とされていても構わない。例えば、パワー素子1aの個数やクランプ回路5a〜5cおよび温度検出回路7a〜7cの個数については任意に設定でき、クランプ回路5a〜5cおよび温度検出回路7a〜7cの個数よりも駆動されるパワー素子1aの個数の方が少ない場合において、本発明を適用することができる。
(Other embodiments)
In the said embodiment, although the circuit configuration example of the
また、上記実施形態では、クランプ断線制御回路55をクランプ回路5a〜5c内に備えた場合について説明したが、クランプ断線制御回路55をクランプ回路5a〜5cとは別構成としても良い。さらに、クランプ断線制御回路55をパワーモジュール制御IC2内に備えたが、別に備えるようにしても良い。ただし、パワー素子1aの駆動に用いられるパワーモジュール制御IC2に備えることで、パワーモジュール制御IC2に備えられる各回路と共に集約できるため、周辺回路の構成を容易にできる。
Moreover, although the case where the clamp
さらに、上記実施形態では、クランプ断線制御回路55をロジック回路にて構成し、それをCMOSロジックにて構成する場合について説明したが、CMOSロジック以外のロジックにて構成することもできる。ただし、構成が簡素なCMOSロジックとすれば、チップ面積の縮小を図ることが可能になる。
Further, in the above-described embodiment, the clamp
また、上記実施形態では、パワーモジュール制御IC2をバイポーラトランジスタやCMOSおよびDMOSを複合した半導体素子回路によって構成している。このような構成とすれば、アナログ回路とデジタル回路をすべて1チップに構成することが可能となるため、これらを別チップで構成しなければならない場合と比較して、より装置の簡素化を図ることが可能となる。
In the above embodiment, the power
1 パワーモジュール
1a パワー素子
1f 出力端子
1h 温度センサ
2 パワーモジュール制御IC
3 ゲートドライバ回路
4 ゲートオフ回路
5 クランプ回路
6 電流検出回路
7 温度検出回路
8 入力端子
9 オン出力端子
10 オフ出力端子
11 クランプ端子
12 基準電位端子
13 電流検出端子
14 温度検出端子
15 電源端子
17 電源
18 断線出力端子
51 クランプ制御回路
55 クランプ断線制御回路
70 レギュレータ
71 過熱検出回路
72 断線検出回路
73 断線検出無効化回路
1
DESCRIPTION OF SYMBOLS 3
Claims (7)
前記パワー素子(1a)の温度に応じた出力を発生させる出力端子(1f)と基準電位端子(1g)を備えた温度センサ(1h)と、
前記制御端子(1b)へのゲート電圧の印加を行うことで前記パワー素子(1a)をオンするゲートドライバ回路(3)と、
前記制御端子(1b)からの電荷の引抜きを行うことで前記パワー素子(1a)をオフするゲートオフ回路(4)と、
前記ゲート電圧を所定のクランプ電圧にクランプする複数のクランプ回路(5a〜5c)と、
前記クランプ回路(5a〜5c)の数と対応して備えられ、前記温度センサ(1h)の出力に基づいて前記パワー素子(1a)の温度を検出する温度検出回路(7a〜7c)と、を備え、
前記クランプ回路(5a〜5c)および前記温度検出回路(7a〜7c)の数よりも前記パワー素子(1a)の数の方が少なく、前記クランプ回路(5a〜5c)および前記温度検出回路(7a〜7c)の一部が未使用とされる負荷駆動装置であって、
前記制御端子(1b)の電位が入力されるクランプ端子(11a〜11c)の電位に基づいて、クランプ状態であることや前記制御端子(1b)から前記クランプ回路(5a〜5c)を通じる経路の断線状態を検出するクランプ断線制御回路(55)を有し、
前記温度検出回路(7a〜7c)は、前記温度センサ(1h)の出力端子(1f)に接続される温度検出端子(14a〜14c)の電位に基づいて前記パワー素子(1a)の過熱状態を検出する過熱検出回路(71)と、前記温度センサ(1h)と前記温度検出端子(14a〜14c)の間の断線状態を検出する断線検出回路(72)と、前記温度検出端子(14a〜14c)に前記温度センサ(1h)が接続されない断線無効状態を検出する断線検出無効化回路(73)とを有し、前記断線無効状態が検出されるとその旨を示す信号を前記クランプ断線制御回路(55)に出力するように構成され、
前記クランプ断線制御回路(55)は、前記温度検出回路(7a〜7c)の前記断線検出無効化回路(73)が前記断線無効状態を検出したときに出力する信号を入力し、該信号が入力されると前記クランプ回路(5a〜5c)を通じる経路の断線状態ではなく、前記クランプ回路(5a〜5c)が断線無効状態であると判定することを特徴とする負荷駆動装置。 A power supply terminal ( 1c ) and a reference potential terminal that are provided in a power supply line (L) that supplies current to the load and that are connected to the power supply line (L) when a gate voltage is applied to the control terminal (1 b). A power element (1a) for controlling current supply to the load by controlling on / off between (1d),
A temperature sensor (1h) having an output terminal (1f) for generating an output corresponding to the temperature of the power element (1a) and a reference potential terminal (1g);
A gate driver circuit (3) for turning on the power element (1a) by applying a gate voltage to the control terminal (1b);
A gate-off circuit (4) for turning off the power element (1a) by extracting charges from the control terminal (1b);
A plurality of clamp circuits (5a to 5c) for clamping the gate voltage to a predetermined clamp voltage;
Temperature detection circuits (7a to 7c) provided corresponding to the number of the clamp circuits (5a to 5c) and detecting the temperature of the power element (1a) based on the output of the temperature sensor (1h), Prepared,
The number of the power elements (1a) is smaller than the number of the clamp circuits (5a to 5c) and the temperature detection circuits (7a to 7c), and the clamp circuit (5a to 5c) and the temperature detection circuit (7a) ~ 7c) part of the load driving device is unused,
Based on the potential of the clamp terminals (11a to 11c) to which the potential of the control terminal (1b) is input, the clamp state and the path from the control terminal (1b) through the clamp circuits (5a to 5c) A clamp disconnection control circuit (55) for detecting a disconnection state;
The temperature detection circuits (7a to 7c) determine the overheating state of the power element (1a) based on the potential of the temperature detection terminals (14a to 14c) connected to the output terminal (1f) of the temperature sensor (1h). An overheat detection circuit (71) for detecting, a disconnection detection circuit (72) for detecting a disconnection state between the temperature sensor (1h) and the temperature detection terminals (14a to 14c), and the temperature detection terminals (14a to 14c) ) Includes a disconnection detection invalidation circuit (73) for detecting a disconnection invalid state to which the temperature sensor (1h) is not connected, and when the disconnection invalid state is detected, a signal indicating that is provided in the clamp disconnection control circuit Configured to output to (55),
The clamp disconnection control circuit (55) inputs a signal output when the disconnection detection invalidation circuit (73) of the temperature detection circuits (7a to 7c) detects the disconnection invalid state, and the signal is input. Then, it is determined that the clamp circuits (5a to 5c) are not in the disconnection invalid state, not the disconnection state of the path through the clamp circuits (5a to 5c).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011088963A JP5585520B2 (en) | 2011-04-13 | 2011-04-13 | Load drive device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011088963A JP5585520B2 (en) | 2011-04-13 | 2011-04-13 | Load drive device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012222724A JP2012222724A (en) | 2012-11-12 |
JP5585520B2 true JP5585520B2 (en) | 2014-09-10 |
Family
ID=47273741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011088963A Active JP5585520B2 (en) | 2011-04-13 | 2011-04-13 | Load drive device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5585520B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7447849B2 (en) * | 2021-03-16 | 2024-03-12 | 株式会社デンソー | Power element drive device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3580025B2 (en) * | 1996-02-20 | 2004-10-20 | 富士電機デバイステクノロジー株式会社 | Current balance circuit of parallel connected and controllable semiconductor elements |
JP2005006426A (en) * | 2003-06-12 | 2005-01-06 | Toshiba Corp | Parallel gate drive circuit |
JP4887945B2 (en) * | 2006-07-05 | 2012-02-29 | サンケン電気株式会社 | Load drive circuit |
JP5263321B2 (en) * | 2011-02-25 | 2013-08-14 | 株式会社デンソー | Temperature detection device |
-
2011
- 2011-04-13 JP JP2011088963A patent/JP5585520B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012222724A (en) | 2012-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5360002B2 (en) | Semiconductor device driving apparatus | |
US10944393B2 (en) | Drive device for semiconductor element | |
US10804791B2 (en) | Driver circuit, circuit arrangement comprising a driver circuit, and inverter comprising a circuit arrangement | |
JP5974548B2 (en) | Semiconductor device | |
GB2509987A (en) | A desaturation detection circuit for use between a power switching device and the desaturation detection input of an optocoupler | |
JP6468399B2 (en) | Semiconductor device driving apparatus | |
WO2016204122A1 (en) | Semiconductor device | |
JP5392287B2 (en) | Load drive device | |
JP2005160268A (en) | Inverter circuit | |
US10103539B2 (en) | Semiconductor device and current limiting method | |
EP3104527B1 (en) | Semiconductor device | |
JP2017152923A (en) | Load drive device | |
JP6048164B2 (en) | Overcurrent protection circuit | |
JP6194047B2 (en) | Gate driver | |
JP5585520B2 (en) | Load drive device | |
JP2005323489A (en) | Protective circuit | |
JP5834462B2 (en) | Load drive device | |
JP6622405B2 (en) | Inverter drive | |
JP2013214875A (en) | Semiconductor device | |
JP4957916B2 (en) | Semiconductor device drive circuit | |
JP2011041349A (en) | Controller of load circuit | |
JP2007174781A (en) | Drive protection device for inverter circuit | |
KR101953179B1 (en) | Converter and home appliances | |
JP7163486B2 (en) | load driver | |
JP2014155311A (en) | Protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5585520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |