JP5584933B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP5584933B2 JP5584933B2 JP2010239518A JP2010239518A JP5584933B2 JP 5584933 B2 JP5584933 B2 JP 5584933B2 JP 2010239518 A JP2010239518 A JP 2010239518A JP 2010239518 A JP2010239518 A JP 2010239518A JP 5584933 B2 JP5584933 B2 JP 5584933B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- master
- data
- decoration
- connection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pinball Game Machines (AREA)
- Display Devices Of Pinball Game Machines (AREA)
Description
グループに分割された演出装置を制御する複数のグループ単位制御手段と、複数のグループ単位制御手段を制御するグループ統括制御手段とを備える遊技機に関する。
サブ中継基板と電飾基板との間の配線を簡素化することができる遊技機として、トップ電飾領域の中央部に配置されたトップＬＥＤ中央基板をサブ中継基板とシリアル接続し、トップ電飾領域の右側部に配置されたトップＬＥＤ右基板及びトップ電飾領域の左側部に配置されたトップＬＥＤ左基板をトップＬＥＤ中央基板から分離して配線により接続した構成の遊技機が知られている。これにより、サブ中継基板からトップ電飾領域への配線数を減らして配線を簡素化することができる（例えば、特許文献１参照）。
また、信号線の数を削減することができると共に不正行為の発見を容易に行うことができる遊技機として、主基板と副基板との間での信号送信をＩ２Ｃバス方式により行い、主基板及び副基板にそれぞれ双方向バスバッファを設けたものがある。この双方向バスバッファは、Ｉ２Ｃバスを構成する二つの双方向シリアルライン（ＳＤＡ、ＳＣＬ）をそれぞれ二つの片方向シリアルラインに分岐させるためのものであり、主基板に設けられた双方向バスバッファと副基板に設けられた双方向バスバッファとの間を、それらによって分岐された片方向シリアルラインの信号伝送方向が互いに一致するようにして、四つのシリアル線で接続した構成としている（例えば、特許文献２参照）。
データ線がグループ単位制御手段によって占有された場合に、解除する手段を備えた場合に、この解除する手段は、必ずしも全ての遊技機メーカが使用するとは限らず、使用するか否かを任意に設定できることが好ましい。
本発明は、配線を削減しながら、データ線がグループ単位制御手段により占有されて使用できない状態が発生しても解除可能であって、この解除手段を使用するか否かを設定可能な遊技機を提供することを目的とする。
本発明の代表的な一形態では、遊技を統括的に制御する遊技制御手段と、該遊技制御手段からの指令に対応して、遊技の演出を行う複数系統の演出装置を系統毎に制御可能な演出制御手段と、を備える遊技機において、前記演出装置の系統の各々を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループ毎に設け、前記演出制御手段を、前記グループ単位制御手段の各々を統括的に制御するグループ統括制御手段として構成するとともに、前記グループ統括制御手段から前記グループ単位制御手段へタイミング信号を伝達するタイミング信号線と、前記グループ統括制御手段と前記グループ単位制御手段との間で、下り方向及び上り方向の各データが授受されるデータ信号線と、を備えることにより前記グループ統括制御手段と各グループ単位制御手段との間でデータ送信を可能とし、前記グループ統括制御手段は、前記データ信号線の信号レベルを、下り方向データに対応する信号レベルに設定しながら前記タイミング信号線の信号レベルを繰り返し変化させることで、順次前記グループ単位制御手段に下り方向データの送信を行う第１送信手段と、前記第１送信手段が下り方向データの送信を行う際に、前記データ信号線が占有状態であるか否かを判定する占有判定手段と、前記データ信号線が占有状態であると判定された場合に、前記第１送信手段による下り方向データの送信を規制する規制手段と、を備え、前記グループ単位制御手段は、当該グループ単位制御手段自身を初期化する初期化手段を有効化するか否かを設定する有効化設定手段が備えられるとともに、複数のグループ単位制御手段の間で共通となる共通アドレスと、各グループ単位制御手段同士で相違する個別アドレスとが予め割り当てられ、前記第１送信手段が下り方向データの送信を行った前記データ信号線を介して、上り方向データを前記グループ統括制御手段へ出力する第２送信手段と、前記共通アドレスを無効化する共通アドレス無効化設定手段と、を備えるとともに、前記規制手段は、前記グループ単位制御手段に対して下り方向データを送信する際に前記データ信号線が占有状態であるか否かを判定し、占有状態と判定された場合に前記下り方向データの送信を規制し、前記初期化手段は、前記データ信号線が占有状態であるか否かを判定し、占有状態と判定された場合に当該グループ単位制御手段自身を初期化し、前記グループ単位制御手段は、前記グループ統括制御手段から、初期化手段有効化指令が前記共通アドレス宛に送信されると、前記有効化設定手段によって前記初期化手段を有効化し、前記初期化手段を有効化した後、前記共通アドレス無効化設定手段によって、前記共通アドレスを無効化する。
本発明の一形態によれば、各グループ単位制御手段の初期化手段の有効化を設定することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態の遊技機１の説明図である。
図１は、本発明の第１の実施の形態の遊技機１の説明図である。
遊技機１の前面枠（遊技枠）３は、本体枠（外枠）２にヒンジ４を介して、遊技機１の前面に開閉回動可能に組み付けられる。前面枠３の表側には、遊技盤１０（図２参照）が収装される。また、前面枠３には、遊技盤１０の前面を覆うカバーガラス（透明部材）を備えたガラス枠１８が取り付けられている。
ガラス枠１８のカバーガラスの周囲には、装飾光が発光される装飾部材９ａ、９ｂが備えられている。装飾部材９ａ、９ｂの内部にはランプやＬＥＤ等からなる装飾装置が備えられている。装飾装置を所定の発光態様によって発光させることによって、装飾部材９ａ、９ｂが所定の発光態様によって発光する。
ガラス枠１８の左右には、音響（例えば、効果音）を発するスピーカ３０が備えられている。また、ガラス枠１８の上方には照明ユニット１１が備えられている。
照明ユニット１１には、第１可動式照明１３及び第２可動式照明１４が左右に配置されている。第１可動式照明１３及び第２可動式照明１４には、ＬＥＤなどの照明部材の他に、照明駆動第１モータ（ＭＯＴ）１３ａ及び照明駆動第２モータ（ＭＯＴ）１４ａが備えられており、演出内容に応じて動作するように制御される。
照明ユニット１１の右下方には、遊技機１において異常が発生したことを報知するための異常報知ＬＥＤ２９が備えられている。
前面枠３の下部の開閉パネル２０には図示しない打球発射装置に遊技球を供給する上皿が、固定パネル２２には下皿２３及び打球発射装置の操作部２４等が備えられる。下皿２３には、下皿２３に貯まった遊技球を排出するための下皿球抜き機構１６が備えられる。前面枠３下部右側には、ガラス枠１８を施錠するための鍵２５が備えられている。
また、遊技者が操作部２４を回動操作することによって、打球発射装置は、上皿２１から供給される遊技球を発射する。
また、上皿２１の上縁部には、遊技者からの操作入力を受け付けるための演出ボタン１７が備えられている。遊技者が演出ボタン１７を操作することによって、遊技盤１０に設けられた表示装置５３（図２参照）における特図変動表示ゲームの演出内容を選択して、表示装置５３における特図変動表示ゲームに、遊技者の操作を介入させた演出を行うことができる。
特図変動表示ゲームは、発射された遊技球が遊技盤１０に備わる始動口３６（図２参照）に入賞した場合に開始される。特図変動表示ゲームでは、表示装置５３において複数の識別情報が変動表示する。そして、変動表示していた識別情報が停止し、停止した識別情報の結果態様が特定の結果態様である場合に、遊技機１の状態が遊技者に有利な状態（特典が付与される状態）である特別遊技状態に遷移する。
上皿２１の右上部には、遊技者が遊技球を借りる場合に操作する球貸ボタン２６、及び、図示しないカードユニットからプリペイドカードを排出させるために操作される排出ボタン２７が設けられている。さらに、これらの球貸ボタン２６と排出ボタン２７との間には、プリペイドカードの残高を表示する残高表示部２８が設けられる。
図２は、本発明の第１の実施の形態の遊技盤１０の正面図である。
図１に示す遊技機１は、内部の遊技領域１０ａ内に遊技球を発射して（弾球して）遊技を行うもので、ガラス枠１８のカバーガラスの奥側には、遊技領域１０ａを構成する遊技盤１０が設置されている。
遊技盤１０は、各種部材の取付ベースとなる平板状の遊技盤本体１０ｂ（木製又は合成樹脂製）を備え、該遊技盤本体１０ｂの前面にガイドレール３２で囲まれた遊技領域１０ａを有している。また、遊技盤本体１０ｂの前面であってガイドレール３２の外側には、前面構成部材３３が取り付けられている。そして、このガイドレール３２で囲まれた遊技領域１０ａ内に発射装置から遊技球（打球；遊技媒体）を発射して遊技を行う。
遊技領域１０ａの略中央には、特図変動表示ゲームの表示領域となる窓部５２を形成するセンターケース５１が取り付けられている。センターケース５１に形成された窓部５２の後方には、複数の識別情報を変動表示する特図変動表示ゲームの演出を実行可能な演出表示装置としての表示装置５３が配される。表示装置５３は、例えば、液晶ディスプレイを備え、表示内容が変化可能な表示部５３ａがセンターケース５１の窓部５２を介して遊技盤１０の前面側から視認可能となるように配されている。なお、表示装置５３は、液晶ディスプレイを備えるものに限らず、ＥＬ、ＣＲＴ等のディスプレイを備えるものであってもよい。
また、センターケース５１の上部には、大当たりの可能性（信頼度）を報知する信頼度報知装置１５が備えられる。信頼度報知装置１５には、複数色のＬＥＤ（例えば、赤、青、緑の３色のＬＥＤ）が備えられており、信頼度に応じた色及び態様で発光するように制御される。
さらに、センターケース５１の左部には、遊技球が流下可能な球導入路（ワープ流路）５０が設けられ、遊技領域１０ａに向けて入口５０ａが開放した状態で開設されている。球導入路５０は、センターケース５１の内部に連通しており、入口５０ａから流入した遊技球は、センターケース５１の裏側を通過して、ユニット側ステージ部４９ｂ上に排出される。さらに、ユニット側ステージ部４９ｂ上で転動した遊技球が当該ユニット側ステージ部４９ｂの下方に配置されたベース側ステージ部４９ａ上に流下できるように構成されている。
センターケース５１の周縁部には、複数の装飾具４７が配置される。センターケース５１の左下部には、装飾ランプ４８が配置される、センターケース５１の上部には、複数の装飾ピース４６を上下動可能な状態で配置される。装飾具４７、装飾ランプ４８及び装飾ピース４６は、後述する演出制御装置５５０からの命令に従って演出動作を行う。センターケース５１の構成については、図３を参照しながらさらに詳細に説明する。
また、遊技領域１０ａのうちセンターケース５１の下方には、遊技球を受入可能（入賞可能）な特図変動表示ゲームを始動させるための始動口３６が配置される。さらに、センターケース５１の側方（左側方）には、普図変動表示ゲームを始動させるための普図始動ゲート３４が配置される。
さらに、遊技領域１０ａには、センターケース５１の左下方及び右下方に、発光によって各種装飾表示を行うサイドランプ４５が配置される。また、サイドランプ４５には、一般入賞口４４が備えられている。
さらに、始動口３６の下方には大入賞口４２が配置され、該大入賞口４２の下方であって遊技領域１０ａの下縁部には、入賞せずに流下した遊技球を回収するアウト口４３が開設される。大入賞口４２は、上端側が手前側に倒れる方向に回動して開放可能になっているアタッカ形式の開閉扉４２ａを備える。特図変動表示ゲームの結果によって開閉扉４２ａを閉じた状態（遊技者にとって不利な状態）から開放状態（遊技者にとって有利な状態）に変換する。
また、センターケース５１、始動口３６やサイドランプ４５等の取付部分を除いた遊技領域１０ａ内には、この他、遊技領域１０ａには、打球方向変換部材としての風車（図示略）、及び多数の障害釘（図示略）などが配設されている。そして、センターケース５１と、該センターケース５１を挟んで普図始動ゲート３４とは反対側に位置する前面構成部材３３との間に縦長な円弧状の遊技球通路５７が形成されている。
さらに、遊技盤１０には、特図変動表示ゲーム及び普図変動表示ゲームを実行する普図・特図表示器３５が備えられている。普図・特図表示器３５には、特図変動表示ゲームの未処理回数（特図始動記憶数）及び普図変動表示ゲームの未処理回数（普図始動記憶数）が表示される。普図・特図表示器３５は、遊技状態を表す遊技状態表示ＬＥＤ（図示略）と併せて、セグメントＬＥＤとして設けられている。
普図始動ゲート３４内には、該普図始動ゲート３４を通過した遊技球を検出するためのゲートＳＷ３４ａ（図９参照）が設けられている。そして、遊技領域１０ａ内に打ち込まれた遊技球が普図始動ゲート３４内を通過すると、普図変動表示ゲームが開始される。
また、普図変動表示ゲームを開始できない状態で、普図始動ゲート３４を遊技球が通過すると、普図始動記憶数が上限数未満であるならば、普図始動記憶数が１加算されて、当該普図変動表示ゲームが当りとなるか否かを示す乱数が普図始動記憶として一つ記憶される。
普図変動表示ゲームが開始できない状態とは、例えば、普図変動表示ゲームが既に行われ、その普図変動表示ゲームが終了していない状態や、普図変動表示ゲームに当選して始動口３６が開状態に変換されている状態のことをいう。
なお、普図変動表示ゲームは、表示装置５３の表示領域の一部で普図変動表示ゲームを表示するようにしてもよく、この場合は識別図柄として、例えば、数字、記号、キャラクタ図柄などを用い、この識別図柄を所定時間変動表示させた後、停止表示させることによって行うようにする。
普図変動表示ゲームの停止表示が特別の結果態様となった場合には、普図変動表示ゲームに当選したものとして、始動口３６の開閉部材３６ａが所定時間（例えば、０．５秒間）開放される。これにより、始動口３６に遊技球が入賞しやすくなり、特図変動表示ゲームの始動が容易となる。始動口３６の開閉部材３６ａは、通常時は遊技球の直径程度の間隔をおいて閉じた状態（遊技者にとって不利な状態）を保持しているが、普図変動表示ゲームの結果が所定の停止表示態様となった場合（普図変動表示ゲームに当選した場合）には、ソレノイド（普電ＳＯＬ３６ｂ、図９参照）によって、逆「ハ」の字状に開いて始動口３６に遊技球が流入し易い状態（遊技者にとって有利な状態）に変化させられる。
また、本発明の第１の実施の形態の遊技機１は、特図変動表示ゲームの結果態様に基づいて、遊技状態として、表示装置５３における特図変動表示ゲームの変動表示時間を短縮する時短動作状態（第２動作状態）を発生可能となっている。時短動作状態（第２動作状態）は、通常動作状態（第１動作状態）と比較して始動口３６の開閉部材３６ａが開放状態となりやすい状態である。
時短動作状態においては、普図変動表示ゲームの実行時間が通常動作状態における実行時間よりも短くなるように制御され（例えば、１０秒が１秒）、単位時間当りの始動口３６の開放回数が実質的に多くなるように制御される。また、時短動作状態においては、普図変動表示ゲームに当選したことによって始動口３６が開放される場合に、開放時間が通常動作状態の開放時間よりも長くなるように制御される（例えば、０．３秒が１．８秒）。また、時短動作状態においては、普図変動表示ゲームの１回の当選結果に対して、始動口３６が１回ではなく、複数回（例えば、２回）開放される。さらに、時短動作状態においては普図変動表示ゲームの当選結果となる確率が通常動作状態よりも高くなるように制御される。すなわち、通常動作状態よりも始動口３６の開放回数が増加され、始動口３６に遊技球が入賞しやすくなり、特図変動表示ゲームの始動が容易となる。
また、始動口３６の内部には、始動口３６を通過した遊技球を検出するための、始動口ＳＷ３６ｄ（図９参照）が備えられる。始動口ＳＷ３６ｄによって遊技球を検出すると、補助遊技としての特図変動表示ゲームを開始する始動権利が発生する。このとき、特図変動表示ゲームを開始する始動権利は、所定の上限数（例えば４）の範囲内で特図始動記憶として記憶される。
特図変動表示ゲームを直ちに開始できない状態、例えば、既に特図変動表示ゲームが行われ、その特図変動表示ゲームが終了していない状態や、特別遊技状態となっている場合に、始動口３６に遊技球が入賞すると、特図始動記憶数が上限数未満（例えば、４個未満）ならば、特図始動記憶数が１加算され、始動口３６に遊技球が入賞したタイミングで抽出された乱数が特図始動記憶として一つ記憶される。そして、特図変動表示ゲームが開始可能な状態となると、特図始動記憶に基づき特図変動表示ゲームが開始される。
補助遊技としての特図変動表示ゲームは、遊技盤１０に設けられた普図・特図表示器３５で実行され、複数の識別情報を変動表示したのち、所定の結果態様を停止表示することで行われる。また、表示装置５３にて特図変動表示ゲームに対応して複数種類の識別情報（例えば、数字、記号、キャラクタ図柄など）が変動表示される。そして、特図変動表示ゲームの結果として、普図・特図表示器３５の表示態様が特別結果態様となった場合には、大当たりとなって特別遊技状態（いわゆる、大当たり状態）となる。また、これに対応して表示装置５３の表示態様も特別結果態様（例えば、「７，７，７」等のゾロ目数字の何れか）となる。なお、普図・特図表示器３５ではなく、表示装置５３のみで特図変動表示ゲームを実行するように構成してもよい。
また、本発明の第１の実施の形態の遊技機１は、特図変動表示ゲームの結果態様に基づき、遊技状態として確変状態（第２確率状態）を発生可能となっている。この確変状態（第２確率状態）は、特図変動表示ゲームでの当り結果となる確率が、通常確率状態（第１確率状態）に比べて高い状態である。なお、確変状態と上述した時短動作状態はそれぞれ独立して発生可能であり、両方を同時に発生することも可能であるし、一方のみを発生させることも可能である。
図３は、本発明の第１の実施の形態のセンターケース５１の分解斜視図である。
センターケース５１は、遊技盤本体１０ｂ（遊技盤１０）の表面側に前面構成部として配置される枠装飾部６５と、遊技盤本体１０ｂの裏面側に裏面構成部として配置される枠体基部６０とを前後に重合して構成されている。枠装飾部６５は、遊技盤本体１０ｂの表面に止着される環状の装飾ベース６６を備える。装飾ベース６６の裏面側には、装飾ベース６６と略同じ大きさで円形状に形成された装飾パネルユニット６７を備え、枠装飾部６５は、装飾ベース６６と装飾パネルユニット６７とを前後に重合して構成されている。
装飾ベース６６の下部には、上面に遊技球を前後方向及び左右方向に転動可能なベース側ステージ部４９ａが配置され、該ベース側ステージ部４９ａと遊技球通路５７との間には装飾ランプ４８が配置されている（図２参照）。そして、ベース側ステージ部４９ａを挟んで装飾ランプ４８とは反対側には、遊技球が流下可能な球導入路（ワープ流路）５０が設けられ、球導入路５０の入口５０ａを装飾ベース６６の外方へ向けて開放した状態で開設し、球導入路５０の出口５０ｂを後述する装飾パネルユニット６７の裏側へ連通している。
装飾パネルユニット６７は、略円形状の透明樹脂板で形成されたカバーパネル部６９を備え、該カバーパネル部６９の前面側の周縁に複数の装飾具４７を配置している。装飾パネルユニット６７と装飾ベース６６とを重合すると、装飾具４７が装飾ベース６６の内周縁に沿って配置されるように設定されている（図２参照）。また、カバーパネル部６９の上部には、信頼度報知装置１５が配置されている。
また、カバーパネル部６９の裏面側の下部には、上面に遊技球を前後方向及び左右方向に転動可能なユニット側ステージ部４９ｂが配置される。ユニット側ステージ部４９ｂは、装飾ベース６６のベース側ステージ部４９ａよりも上方に配置される。
さらに、カバーパネル部６９のうち球導入路５０の出口５０ｂに重合する箇所には球流入口６８を開設し、該球流入口６８を介して球導入路５０とユニット側ステージ部４９ｂとを連通している。したがって、遊技領域１０ａを流下する遊技球が球導入路５０に流入すると、球導入路５０がこの遊技球をユニット側ステージ部４９ｂ上に導入できるように構成されている。
枠体基部６０は、遊技盤１０の裏面側に止着される額縁状の基部ケース６１を前側が開放した状態で備え、該基部ケース６１の内側（言い換えるとセンターケース５１の内部）に、開口部６２ａが前面側に設けられた凹室６２を形成している。
また、基部ケース６１のうち凹室６２の後方には矩形状の窓部５２を前後方向へ貫通して開設し、基部ケース６１の後方から表示装置５３を装着して、表示装置５３の表示部５３ａを窓部５２及び凹室６２を通してセンターケース５１の前方へ臨ませている。
さらに、窓部５２の上縁部の前側には、役物駆動ソレノイド（図示せず）によって上下動可能な複数の装飾ピース４６が配置され、窓部５２の左右両側の周縁には、表示部５３ａの前方へ移動して演出動作を行う可動演出装置５８が備えられる。
そして、枠体基部６０の前方に枠装飾部６５を重合すると、凹室６２の開口部６２ａ及び窓部５２をカバーパネル部６９で前方から被覆し、表示装置５３の表示部５３ａを枠装飾部６５の内側（カバーパネル部６９が露出した箇所）からセンターケース５１の前方へ臨ませるように構成されている。
図４及び図５は、本発明の第１の実施の形態の可動演出装置５８の構成を説明する図である。
可動演出装置５８は、第１演出ユニット６３と第２演出ユニット６４とを互いに離間した位置に備えて構成され、第１演出ユニット６３及び第２演出ユニット６４が連動して演出動作が実行される。
図４は、可動演出装置５８が動作する前の状態を示す図であり、図５は、可動演出装置５８が動作し、第１演出ユニット６３及び第２演出ユニット６４が動作した結果、当接部（第１当接部１２１及び第２当接部１２２）にて当接している状態を示す図である。
第１演出ユニット６３は、センターケース５１の左側、すなわち、基部ケース６１の窓部５２の周縁の左側に配置される。また、第２演出ユニット６４は、センターケース５１の右側に配置される。センターケース５１の前方から見て第１演出ユニット６３と第２演出ユニット６４との間に凹室６２及び窓部５２を臨ませるように配置される。
第１演出ユニット６３は、表示部５３ａの前方へ移動可能な第１演出部材７０と、該第１演出部材７０の駆動力を発生する第１演出駆動源としての役物駆動第１モータ（ＭＯＴ）７１と、役物駆動第１ＭＯＴ７１から発生した駆動力（回動力）を第１演出部材７０へ伝達する第１演出伝達機構（第１主腕部材７３及び第１副腕部材７４）とを備える。
また、役物駆動第１ＭＯＴ７１の出力軸（第１出力軸）７１ａがセンターケース５１の前後方向に延在し、第１出力軸７１ａには第１駆動ギア７６を共回り可能に軸着している。
第１主腕部材７３は、第１駆動ギア７６と噛合される第１主腕ギア７７が形成され、当該第１駆動ギア７６の上方に軸着される。第１副腕部材７４は、第１駆動ギア７６と噛合される第１副腕ギア７８が形成され、当該第１駆動ギア７６の下方に軸着される。第１主腕部材７３及び第１副腕部材７４は、基部ケース６１と軸着された端部の反対側の端部が互いに異なる位置で第１演出部材７０に軸着し、第１演出部材７０を支持している。
第１演出ユニット６３は、役物駆動第１ＭＯＴ７１を駆動して第１駆動ギア７６をセンターケース５１の正面から見て時計方向へ回動すると、役物駆動第１ＭＯＴ７１の駆動力（回動力）を第１駆動ギア７６及び第１主腕ギア７７を介して第１主腕部材７３へ伝達し、この駆動力により第１主腕部材７３がセンターケース５１の正面から見て反時計方向へ回動する。また、役物駆動第１ＭＯＴ７１の駆動力を第１駆動ギア７６及び第１副腕ギア７８を介して第１副腕部材７４へ伝達し、この駆動力により第１副腕部材７４が第１主腕部材７３と同じ反時計方向へ回動する。この結果、第１演出部材７０が第１主腕部材７３及び第１副腕部材７４に支持された状態で上昇する。
そして、役物駆動第１ＭＯＴ７１の駆動力により第１主腕部材７３及び第１副腕部材７４を上方へ延出して縦向き姿勢に設定すると、図４に示すように、第１演出部材７０を表示部５３ａの前方から外れて位置させた第１演出停止状態となり、第１演出部材７０が窓部５２の側方に位置して、枠装飾部６５の後方及び遊技盤本体１０ｂの後方に隠れる（図２参照）。
一方、第１演出停止状態から役物駆動第１ＭＯＴ７１を駆動して第１駆動ギア７６をセンターケース５１の正面から見て反時計方向へ回動すると、役物駆動第１ＭＯＴ７１の駆動力（回動力）を第１駆動ギア７６及び第１主腕ギア７７を介して第１主腕部材７３へ伝達し、この駆動力により第１主腕部材７３がセンターケース５１の正面から見て時計方向へ回動する。
また、役物駆動第１ＭＯＴ７１の駆動力を第１駆動ギア７６及び第１副腕ギア７８を介して第１副腕部材７４へ伝達し、この駆動力により第１副腕部材７４が第１主腕部材７３と同じ時計方向へ回動する。この結果、第１演出部材７０が第１主腕部材７３及び第１副腕部材７４に支持された状態で下降する。
そして、役物駆動第１ＭＯＴ７１の駆動力により第１主腕部材７３及び第１副腕部材７４を表示部５３ａの前方へ延出して横向き姿勢に設定すると、図５に示すように、第１演出部材７０を表示部５３ａの前方へ位置させた第１演出実行状態となり、第１演出部材７０が表示部５３ａとカバーパネル部６９との間の空間部のうち表示部５３ａの中央部分の前方に位置する。
第２演出ユニット６４は、表示部５３ａの前方へ移動可能な第２演出部材８０と、該第２演出部材８０の駆動力を発生する第２演出駆動源としての役物駆動第２モータ（ＭＯＴ）８１と、役物駆動第２ＭＯＴ８１から発生した駆動力（回動力）を第２演出部材８０へ伝達する第２演出伝達機構（第２主腕部材８３及び第２副腕部材８４）とを備える。
また、役物駆動第２ＭＯＴ８１を出力軸（第２出力軸）８１ａがセンターケース５１の前後方向に延在し、第２出力軸８１ａには第２駆動ギア８６を共回り可能に軸着している。
第２主腕部材８３は、第２駆動ギア８６と噛合される第２主腕ギア８７が形成され、当該第２駆動ギア８６よりも第１演出ユニット６３寄りの位置に軸着される。第２副腕部材８４は、第２駆動ギア８６と噛合される第２副腕ギア８８が形成され、当該第２駆動ギア８６の下方に軸着される。第２主腕部材８３及び第２副腕部材８４は、基部ケース６１と軸着された端部の反対側の端部が互いに異なる位置で第２演出部材８０に軸着し、第２演出部材８０を支持している。
第２演出ユニット６４は、役物駆動第２ＭＯＴ８１を駆動して第２駆動ギア８６をセンターケース５１の正面から見て時計方向へ回動すると、役物駆動第２ＭＯＴ８１の駆動力（回動力）を第２駆動ギア８６及び第２主腕ギア８７を介して第２主腕部材８３へ伝達し、この駆動力により第２主腕部材８３がセンターケース５１の正面から見て反時計方向へ回動する。また、役物駆動第２ＭＯＴ８１の駆動力を第２駆動ギア８６及び第２副腕ギア８８を介して第２副腕部材８４へ伝達し、この駆動力により第２副腕部材８４が第２主腕部材８３と同じ反時計方向へ回動する。この結果、第２演出部材８０が第２主腕部材８３及び第２副腕部材８４に支持された状態で下降する。
そして、役物駆動第２ＭＯＴ８１の駆動力により第２主腕部材８３及び第２副腕部材８４を回動して第２演出部材８０を下死点へ到達させ、引き続き第２主腕部材８３及び第２副腕部材８４を回動して斜め下方へ延出して縦向き姿勢に設定し、第２演出部材８０を下死点から僅かに上昇させると、図４に示すように、第２演出部材８０を表示部５３ａの前方から外れて位置させた第２演出停止状態となり、第２演出部材８０が枠装飾部６５の後方及び遊技盤本体１０ｂの後方に隠れる（図２参照）。
一方、第２演出停止状態から役物駆動第２ＭＯＴ８１を駆動して第２駆動ギア８６をセンターケース５１の正面から見て反時計方向へ回動すると、役物駆動第２ＭＯＴ８１の駆動力（回動力）を第２駆動ギア８６及び第２主腕ギア８７を介して第２主腕部材８３へ伝達し、この駆動力により第２主腕部材８３がセンターケース５１の正面から見て時計方向へ回動する。
また、役物駆動第２ＭＯＴ８１の駆動力を第２駆動ギア８６及び第２副腕ギア８８を介して第２副腕部材８４へ伝達し、この駆動力により第２副腕部材８４が第２主腕部材８３と同じ時計方向へ回動する。この結果、第２演出部材８０が第２主腕部材８３及び第２副腕部材８４に支持された状態で上昇する。
そして、役物駆動第２ＭＯＴ８１の駆動力により第２主腕部材８３及び第２副腕部材８４を表示部５３ａの前方へ延出して横向き姿勢に設定すると、図５に示すように、第２演出部材８０を表示部５３ａの前方へ位置させた第２演出実行状態となり、第２演出部材８０が表示部５３ａとカバーパネル部６９との間の空間部のうち表示部５３ａの中央部分の前方に位置する。
図６は、本発明の第１の実施の形態の第１演出部材７０の分解斜視図である。
第１演出部材７０は、センターケース５１の正面から見て略半円形状の部材であり、第１演出ユニット６３側に円弧面を配置した姿勢に設定されている。
第１演出部材７０には、基部となる第１演出ベース１００が備えられる。第１演出ベース１００は、透明な樹脂によって形成される。第１演出ベース１００の上部には、第１主腕部材７３を第１演出ベース１００の前方から軸着する第１主腕軸着部１０１を形成し、第１演出ベース１００の下部には、第１副腕部材７４を第１演出ベース１００の後方から軸着する第１副腕軸着部１０２を形成している。
第１演出ベース１００の前面には、光を拡散しながら透過可能な第１光拡散シート１０３が重合される。さらに、第１光拡散シート１０３の前面に透明な第１保護パネル１０４を重合することによって、第１光拡散シート１０３が第１演出部材７０から脱落することを阻止している。
また、第１演出ベース１００の後部を前方へ窪ませて第１基板収納空間部１０５を形成し、該第１基板収納空間部１０５にＬＥＤなどの発光装置（装飾装置６２０、図１７参照）が実装された第１発光基板１０６を収納する。さらに、この状態で第１基板収納空間部１０５を第１ベース蓋部１０７で閉塞し、第１発光基板１０６が第１演出部材７０から脱落することを阻止している。
そして、第１発光基板１０６の発光装置から光を発生すると、この光が第１演出ベース１００、第１光拡散シート１０３、第１保護パネル１０４を透過してセンターケース５１の前方へ照射されるように構成されている。
さらに、第１当接部１２１の第１基板収納空間部１０５側には、後部が開放された第１演出磁石ホルダ１２４を窪ませて形成されている。第１演出磁石ホルダ１２４には、ボタン形状の永久磁石からなる第１磁石１２５を磁極が第２演出部材８０側へ向いた姿勢で、第１磁石１２５が第１当接部１２１（第１演出磁石ホルダ１２４）から脱落しないように収納されている。
第１発光基板１０６には、装飾装置６２０の発光を制御するためのＩ２ＣＩ／Ｏエクスパンダ６１５（図１７参照）が搭載され、演出制御装置５５０から出力された制御信号（電気信号）など送信するためのデータ線（データ信号線）及びクロック線（信号線）が接続される。さらに、装飾装置６２０を発光させるために必要な電力を供給するための電源線などが接続される。これらの接続線は、ケーブル１０８としてまとめられて接続されている。
図７は、本発明の第１の実施の形態の第２演出部材８０の分解斜視図である。
第２演出部材８０は、センターケース５１の正面から見て上部に切欠部分がある略平行四辺形状となっている。第２演出停止状態においては第２演出部材８０の上下両側面を第２演出ユニット６４側から第１演出ユニット６３側へ向けて下り傾斜させ（図４参照）、第２演出実行状態においては当該第２演出部材８０の左右両側面を第２演出ユニット６４側から第１演出ユニット６３側へ向けて下り傾斜させる姿勢に設定されている（図５参照）。
第２演出部材８０には、基部となる第２演出ベース１１０が備えられる。第２演出ベース１１０は、透明な樹脂によって形成される。第２演出ベース１１０の上部には、第２主腕部材８３を第２演出ベース１１０の前方から軸着する第２主腕軸着部１１１を形成し、第２演出ベース１１０の下部には、第２副腕部材８４を第２演出ベース１１０の後方から軸着する第２副腕軸着部１１２を形成している。
さらに、第２演出ベース１１０の前面には、光を拡散しながら透過可能な第２光拡散シート１１３を重合される。第２光拡散シート１１３の前面に透明な第２保護パネル１１４を重合することによって、第２光拡散シート１１３が第２演出部材８０から脱落することを阻止している。
また、第２演出ベース１１０の後部を前方へ窪ませて第２基板収納空間部１１５を形成し、該第２基板収納空間部１１５にＬＥＤなどの発光装置（装飾装置６２０）が実装された第２発光基板１１６を収納し、この状態で第２基板収納空間部１１５を第２ベース蓋部１１７で閉塞して、第２発光基板１１６が第２演出部材８０から脱落することを阻止している。
そして、第２発光基板１１６の発光装置から光を発生すると、この光が第２演出ベース１１０、第２光拡散シート１１３、第２保護パネル１１４を透過してセンターケース５１の前方へ照射されるように構成されている。
さらに、第２当接部１２２の第２基板収納空間部１１５側には、後部が開放された第２演出磁石ホルダ１２８を窪ませて形成されている。第２演出磁石ホルダ１２８には、ボタン形状の永久磁石からなる第２磁石１２９が、第１当接部１２１及び第２当接部１２２を挟んで第１磁石１２５とは対称となる位置に収納されている。
第２発光基板１１６には、第１発光基板１０６と同様に、装飾装置６２０の発光を制御するためのＩ２ＣＩ／Ｏエクスパンダ６１５（図１７参照）が搭載され、演出制御装置５５０から出力された制御信号などを送信するためのデータ線及びクロック線（信号線）が接続される。さらに、装飾装置６２０を発光させるために必要な電力を供給するための電源線などが接続される。これらの接続線は、ケーブル１１８としてまとめられて接続されている。
可動演出装置５８は、第１演出部材７０に第１当接部１２１を備えるとともに、第２演出部材８０に第２当接部１２２を備える。そして、第１演出ユニット６３を第１演出実行状態へ変換するとともに、第２演出ユニット６４を第２演出実行状態へ変換すると、第１当接部１２１と第２当接部１２２とが当接し、第１演出部材７０と第２演出部材８０とで１つの装飾体を形成する。このとき、第１磁石１２５と第２磁石１２９との間で吸引力を発生するように第１磁石１２５及び第２磁石１２９が配置されている。さらに、この形成された装飾体を表示部５３ａの中央部の前方に位置させるように構成している。
図８は、本発明の第１の実施の形態の遊技機１の配線を説明する図である。
図８では、遊技盤本体１０ｂにセンターケース５１が取り付けられ、表示装置５３がセンターケース５１に取り付けられる前の状態を示している。また、表示装置５３の背面には、演出制御装置５５０が取り付けられている。演出制御装置５５０には、接続端子９０が備えられており、接続端子９０を介して制御対象の演出装置に対し、制御信号の送信や電力の供給を行う。具体的には、後述する中継基板６００にケーブル９１を介して接続する。
また、遊技盤本体１０ｂの背面下部には、遊技制御装置５００や各種制御基板を含む制御ユニット７００が配置される。制御ユニット７００に搭載される制御基板には、演出制御装置５５０から送信された制御信号を、装飾制御装置６１０（図１１参照）に中継する中継基板６００が含まれる。装飾制御装置６１０は、詳細については後述するが、遊技を演出するための発光装置（例えば、ＬＥＤ）や可動物（例えば、モータ）などの演出装置の制御を行う。また、中継基板６００は、装飾制御装置６１０と同様に、発光装置や可動物を接続可能である。
中継基板６００には、演出制御装置５５０にケーブル９１を介して接続される上流コネクタ６０１が備えられる。ケーブル９１の一方のコネクタ９１ａは、前述のように、演出制御装置５５０の接続端子９０に接続される。ケーブル９１の他方のコネクタ９１ｂは、中継基板６００の上流コネクタ６０１に接続される。さらに、遊技機１に備えられた各演出装置の制御を行う装飾制御装置６１０に接続するためのコネクタ６０２ａ〜６０２ｅを備える。
さらに、中継基板６００には、接続されたケーブルの接続状態を示す空き端子モニタ６０３が備えられている。空き端子モニタ６０３の詳細については、図１５にて説明する。
また、図示は略するが、遊技制御装置５００を構成するユニットが、中継基板６００のコネクタ装着面を覆うようにして設けられている。そのため、遊技制御装置５００は、中継基板６００の各コネクタに必要なケーブルを装着した後に取り付けられる配置構成となっている。
前面枠３には、当該前面枠３に配置されたスピーカ３０及び装飾部材９ａ、９ｂなどを制御するための信号を送信するケーブル３ｂが接続されている。このケーブル３ｂのコネクタは、演出制御装置５５０の接続端子９２に接続される。
遊技盤本体１０ｂには、サイドランプ４５を取り付けるための開口部４５ｂが形成されている。サイドランプ４５には、電力及び信号を送信するケーブル４５ａが接続され、開口部４５ｂから遊技盤１０の裏面側へ導入される。遊技盤１０の裏面側へ導入されたケーブル４５ａは、中継基板６００に接続され、例えば、コネクタ６０２ｄに接続される。
また、遊技盤１０の下部には、図２に示したように、始動口３６及び大入賞口４２が配置される。始動口３６が配置されている遊技盤１０の裏側には、普図変動表示ゲームに当選した場合に開放される開閉部材３６ａを開閉するための普電ソレノイド（ＳＯＬ）３６ｂが配置される。また、特図変動表示ゲームに当選した場合に、大入賞口４２を開閉するための大入賞口ＳＯＬ４２ｂも遊技盤１０の裏側に配置されている。普電ＳＯＬ３６ｂ及び大入賞口ＳＯＬ４２ｂには、制御信号の入力を受け付けるためのケーブル（図示略）が接続され、このケーブルは遊技制御装置５００に接続されている。また、ケーブル４２Ｃは、大入賞口４２の内部に備えられる演出用のＬＥＤを点灯させるための電力及び信号を伝達するケーブルとして中継基板６００に接続され、例えば、コネクタ６０２ｆに接続される。
前述のように、遊技盤１０の中央部には、センターケース５１が取り付けられている。センターケース５１の内部には、第１演出部材７０及び第２演出部材８０によって構成される可動演出装置５８が備えられる。図８では、第１演出部材７０及び第２演出部材８０が当接面（１２１，１２２）で当接している状態となっている。
また、可動演出装置５８の第１演出ユニット６３及び第２演出ユニット６４には、前述のように、第１演出部材７０及び第２演出部材８０を稼動させるためのモータ（役物駆動第１モータ７１、役物駆動第２モータ８１）が備えられている。そして、これらのモータを制御するための信号及びモータを駆動させるための電力を供給するためのケーブル６５２が可動演出装置５８に接続されている。また、可動演出装置５８には、これらのモータの動作状態を検知するためのモータ位置検出センサ（図示せず）が備えられており、センシング結果を受信するためのケーブル６５１が接続されている。ケーブル６５２及びケーブル６５１は、センターケース５１の開口部５１ｂから遊技盤１０の裏面側に延びており、中継基板６００に接続される。例えば、ケーブル６５２はコネクタ６０２Ｃに接続され、ケーブル６５１はコネクタ６０２ｅに接続される。
さらに、演出制御装置５５０から出力された制御信号を、センターケース５１の内部に配置されたＬＥＤなどの演出装置を制御するための装飾制御装置６１０（図１１参照）へ伝達するケーブル６５３が接続される。ケーブル６５３は、センターケース５１に設けられた開口部５１ａから遊技盤１０の裏面側の中継基板６００に接続され、例えば、コネクタ６０２ａに接続される。
図９は、本発明の第１の実施の形態の遊技機１の構成を示すブロック図である。
遊技機１は、遊技を統括的に制御する遊技制御装置５００、各種演出を行うために表示装置５３及びスピーカ３０等を制御する演出制御装置５５０、遊技球を払い出すために図示しない払出モータを制御する払出制御装置５８０を備える。
まず、遊技制御装置５００の構成について説明する。なお、演出制御装置５５０については、図１０にて説明する。
遊技制御装置５００は、遊技用マイコン５０１、入力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）５０５、出力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）５０６、及び外部通信端子５０７を備える。
遊技用マイコン５０１は、ＣＰＵ５０２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）５０３及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）５０４を備える。
ＣＰＵ５０２は、遊技を統括的に制御する主制御装置であって、遊技制御を司る。ＲＯＭ５０３は、遊技制御のための不変の情報（プログラム、データ等）を記憶している。ＲＡＭ５０４は、遊技制御時にワークエリアとして利用される。
外部通信端子５０７は、遊技制御装置５００の設定情報等を検査する検査装置等の外部機器に遊技制御装置５００を接続する。
ＣＰＵ５０２は、入力Ｉ／Ｆ５０５を介して各種入力装置（始動口ＳＷ３６ｄ、一般入賞口ＳＷ４４ａ〜４４ｎ、ゲートＳＷ３４ａ、カウントＳＷ４２ｄ、ガラス枠開放ＳＷ１８ａ、前面枠開放ＳＷ３ａ、球切れＳＷ５４、振動センサ５５、及び磁気センサ５６）からの検出信号を受けて、大当り抽選等、種々の処理を行う。
始動口ＳＷ３６ｄは、始動口３６に遊技球が入賞したことを検出するスイッチである。一般入賞口ＳＷ４４ａ〜４４ｎは、一般入賞口４４に遊技球が入賞したことを検出するスイッチである。
ゲートＳＷ３４ａは、普図始動ゲート３４を遊技球が通過したことを検出するスイッチである。カウントＳＷ４２ｄは、大入賞口４２に遊技球が入賞したことを検出するスイッチである。
ガラス枠開放ＳＷ１８ａは、ガラス枠１８が開放されたことを検出するスイッチである。前面枠開放ＳＷ３ａは、前面枠３が開放されたことを検出するスイッチである。
球切れＳＷ５４は、遊技機１の内部に貯留され、払い出しに用いられる遊技球の数が所定数以下になったことを検出するスイッチである。
振動センサ５５は、遊技機１に与えられた振動を検出するセンサであり、遊技機１を振動させるなどの不正行為を検出する。磁気センサ５６は、始動口３６の第２始動入賞口、一般入賞口４４、大入賞口４２、及び普図始動ゲート３４付近に設けられ、磁力を検出するセンサである。磁気センサ５６は、各入賞口付近に磁石を近づけて、遊技領域１０ａに発射された遊技球を各入賞口に導く不正を検出する。
また、ＣＰＵ５０２は、出力Ｉ／Ｆ５０６を介して、普図・特図表示器３５、普電ＳＯＬ３６ｂ、大入賞口ＳＯＬ４２ｂ、払出制御装置５８０、及び演出制御装置５５０に指令信号を送信して、遊技を統括的に制御する。
普図・特図表示器３５には、前述のように、特図変動表示ゲーム及び普図変動表示ゲームが実行される。さらに、特図変動表示ゲームの未処理回数（特図始動記憶数）及び普図変動表示ゲームの未処理回数（普図始動記憶数）が表示される。普図変動表示ゲームが当りとなるか否かを示す乱数を含む普図始動記憶、及び特図変動表示ゲームが当りとなるか否かを示す乱数を含む特図始動記憶が記憶されている。
普電ＳＯＬ３６ｂは、普図変動表示ゲームの停止表示が特別の結果態様となった場合に、開閉部材３６ａを開放することによって、始動口３６に遊技球が入賞しやすい状態にする。
大入賞口ＳＯＬ４２ｂは、特図変動表示ゲームの結果が特別の結果態様となって、特別遊技状態（大当たり状態）となった場合に、大入賞口４２の開閉扉４２ａを開放して、遊技球が入賞しやすい状態に変換する。
遊技制御装置５００は、外部情報端子５０８から図示しない情報収集端末装置を介して、遊技機データを図示しない遊技場管理装置に出力する。遊技場管理装置は、遊技場に設置された遊技機１の遊技データを収集管理する計算機である。
払出制御装置５８０は、遊技球が一般入賞口４４又は大入賞口４２に入賞した場合に、入賞した入賞口に対応する数の遊技球の払出指令を遊技制御装置５００から受信する。また、球貸ボタン２６が操作された場合にも所定数の遊技球の払い出しを行う払出指令を遊技制御装置５００から受信する。払出制御装置５８０は、受信した払出指令に基づいて、図示しない払出モータを制御し、払出指令に指定された数の遊技球を払い出す。
遊技制御装置５００は、変動開始コマンド、客待ちデモコマンド、ファンファーレコマンド、確率情報コマンド、及びエラー指定コマンド等を、遊技の状況を示す遊技データとして、出力Ｉ／Ｆ５０６を介して、演出制御装置５５０へ送信する。
図１０は、本発明の第１の実施の形態の演出制御装置５５０の構成を示すブロック図である。
演出制御装置５５０は、遊技制御装置５００から入力される遊技データに基づいて、演出内容を決定し、表示装置５３を制御するとともに、遊技盤１０及び前面枠３に備えられた各種演出装置を制御する。演出装置には、ＬＥＤなどの発光装置やモータ又はソレノイドなどの可動物が含まれる。
演出制御装置５５０は、ＣＰＵ５５１、制御ＲＯＭ５５２、ＲＡＭ５５３、画像ＲＯＭ５５４、音ＲＯＭ５５５、ＶＤＰ５５６、音ＬＳＩ５５７、入力Ｉ／Ｆ５５８ｂ、出力Ｉ／Ｆ５５８ａ、電源投入検出回路５５９、第１マスタＩＣ５７０ａ、第２マスタＩＣ５７０ｂ、ＮＯＲゲート回路５６１及び監視タイマ回路５６２を備える。さらに、演出制御装置５５０は、遊技盤１０に接続される接続端子９０と、前面枠３に接続される接続端子９２を備える。なお、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂに共通の機能については、単に「マスタＩＣ」として説明する。
ＣＰＵ５５１は、遊技制御装置５００から送信された指令信号が通信割込としての割込信号（ＩＮＴ）として入力され、入力された指令信号に基づいて、各種演出を制御する。また、ＣＰＵ５５１には、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂからマスタ割込としての割込信号（ＩＮＴ）が入力されるとともに、ＶＤＰ５５６からも画像更新割込としての割込信号（ＩＮＴ）が入力される。
さらに、ＣＰＵ５５１は、監視タイマ回路５６２からもタイムアウト割込としての割込信号（ＩＮＴ）が入力される。監視タイマ回路５６２は、複数種類の監視タイマが内蔵されており、ＣＰＵ５５１によって設定された監視タイマ値がタイムアップすると、ＣＰＵ５５１に割込信号を出力する。ＣＰＵ５５１は、割込信号の入力を受け付けると、実行中の処理を中断し、入力された割込信号に対応する処理を実行する。
制御ＲＯＭ５５２には、演出制御のための不変の情報（プログラム、データ等）が格納されている。ＲＡＭ５５３は、演出制御時にワークエリアとして利用される。
画像ＲＯＭ５５４は、ＶＤＰ５５６に接続され、表示装置５３に表示される画像データを格納する。ＶＤＰ５５６は、表示装置５３への画像出力を制御するプロセッサである。
また、ＶＤＰ５５６は、表示装置５３に表示される画像を更新する周期（３３ｍｓ周期）と同期する同期信号を発生させる同期信号発生手段を備える。同期信号発生手段は、同期信号を発生させるごとに、発生させた同期信号をＣＰＵ５５１に割込信号として入力する。
音ＲＯＭ５５５は、音ＬＳＩ５５７に接続され、前面枠３に備えられたスピーカ３０から出力される音データを格納する。音ＬＳＩ５５７は、スピーカ３０からの音声出力を制御する回路である。
入力Ｉ／Ｆ５５８ｂは、フィルタ５６５ａ及び５６５ｂを介して外部から入力された情報を受け付けるインタフェースである。具体的には、前面枠３に備えられた演出ボタン１７が操作されたことを示す信号の入力を受け付けたり、遊技盤１０に備えられたモータ位置検出センサによって検出された各モータの位置情報などの入力を受け付けたりする。
電源投入検出回路５５９は、演出制御装置５５０に電源が投入された場合に、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂのレジスタをデフォルト状態（すべて０）に初期化するリセット信号を発生させ、ＮＯＲゲート回路５６１に出力する。
また、ＣＰＵ５５１は、所定の条件が成立した場合に、バス５６３を介してリセット信号を出力Ｉ／Ｆ５５８ａに出力する。そして、出力Ｉ／Ｆ５５８ａは、入力されたリセット信号をＮＯＲゲート回路５６１に出力し、さらに、ＮＯＲゲート回路５６１から、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂに当該リセット信号を出力する。所定の条件とは、例えば、すべての装飾制御装置６１０において、エラーフラグが「ＯＮ」になった場合などである（図３２及び図３３参照）。
また、出力Ｉ／Ｆ５５８ａは、ドライバ５６４ａ及びドライバ５６４ｂを介して、遊技盤１０や前面枠３に備えられた演出装置（モータ又はソレノイドなどの可動物で駆動する演出装置）へ制御信号を出力する。
なお、電源投入検出回路５５９からＮＯＲゲート回路５６１に入力されるリセット信号と、ＣＰＵ５５１から出力Ｉ／Ｆ５５８ａを介してＮＯＲゲート回路５６１に入力されるリセット信号は、いずれの場合にもＬＯＷレベルの状態のときにリセットを指令する信号として機能する。そのため、電源投入検出回路５５９及びＣＰＵ５５１の少なくとも一方からＮＯＲゲート回路５６１にリセット信号が出力されていれば、ＮＯＲゲート回路５６１を介してリセット信号が第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂに入力される。
図１１は、本発明の第１の実施の形態の演出制御装置５５０に備えられた第１マスタＩＣ５７０ａと遊技盤１０に備えられた演出装置の構成を示すブロック図である。
遊技盤１０は、第１マスタＩＣ５７０ａに接続される中継基板６００、当該中継基板６００に接続される装飾装置基板６２５及び補助遊技装置ユニット１２を備える。
中継基板６００は、第１マスタＩＣ５７０ａから送信された電気信号を、遊技盤１０に備えられた装飾制御装置６１０に送信（中継）する。また、中継基板６００には、装飾制御装置６１０と同様に、演出装置を制御する機能を有し、当該中継基板６００に直接接続された装飾装置基板６２５を制御する。
装飾装置６２０は、装飾制御装置６１０に備えられるＩ２ＣＩ／Ｏエクスパンダ６１５（図１７参照）によって制御され、電流を流すことによって光が点滅して演出を行う発光装置であり、例えばＬＥＤなどである。装飾装置基板６２５は、サイドランプ４５（図８参照）に設けられる基板であり、サイドランプ４５の発光装置（ＬＥＤ）が搭載されている。このサイドランプ４５の発光装置は、中継基板６００に備えられるＩ２ＣＩ／Ｏエクスパンダ６１５によって、直接制御される。
補助遊技装置ユニット１２には、ＬＥＤなどの発光装置である装飾装置６２０、可動物である役物駆動第１モータ（ＭＯＴ）７１及び役物駆動第２ＭＯＴ８１が含まれている。補助遊技装置ユニット１２内の装飾装置６２０は、当該補助遊技装置ユニット１２に含まれる装飾制御装置６１０によって制御される。本発明の第１の実施の形態では、役物駆動第１ＭＯＴ７１及び役物駆動第２ＭＯＴ８１は、中継基板６００によって制御されるように構成されているが、装飾装置６２０と同様に当該補助遊技装置ユニット１２に含まれる装飾制御装置６１０によって制御されるように構成してもよい。
役物駆動第１ＭＯＴ７１及び役物駆動第２ＭＯＴ８１は、電流が流れると回転動作することによって演出動作を行う駆動装置である。役物駆動第１ＭＯＴ７１及び役物駆動第２ＭＯＴ８１は、演出制御装置５５０のドライバ５６４により中継基板６００を経由して直接制御されるので、Ｉ２ＣＩ／Ｏエクスパンダ６１５を介在させる処理は行われない。
本発明の第１の実施の形態では、役物駆動第１ＭＯＴ７１及び役物駆動第２ＭＯＴ８１は、可動演出装置５８に含まれ、具体的には、役物駆動第１ＭＯＴ７１は第１演出ユニット６３、役物駆動第２ＭＯＴ８１は第２演出ユニット６４に含まれている。
演出制御装置５５０は、役物駆動第１ＭＯＴ７１及び役物駆動第２ＭＯＴ８１を制御することによって、第１演出ユニット６３及び第２演出ユニット６４が連動した演出動作を実行させる。
第１マスタＩＣ５７０ａは、制御対象となる装飾装置６２０を制御する装飾制御装置６１０に個別に割り当てられたアドレスを指定して、指定した個別アドレスの装飾制御装置６１０に装飾装置６２０の制御内容を出力する。なお、装飾制御装置６１０の個別アドレスは、正確には、装飾制御装置６１０に含まれるＩ２ＣＩ／Ｏエクスパンダ６１５（図１７参照）の個別アドレスである。
第１マスタＩＣ５７０ａは、接続線ＳＤＡ、接続線ＳＣＬ、接続線ＧＮＤ、接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線Ｖｍｓ、及び接続線Ｖｓｅの７種類の接続線を介して、中継基板（装飾制御装置）６００に接続される。これらの接続線は、第１マスタＩＣ５７０ａと中継基板６００とを接続するケーブル９１（図８参照）により構成される。
接続線ＳＤＡは、演出制御装置５５０と装飾制御装置６１０との間でデータ信号を授受するための接続線であり、本発明の第１の実施の形態におけるデータ線として機能する。接続線ＳＣＬは、接続線ＳＤＡでのデータ通信に用いられるクロック信号を入出力するための接続線であり、本発明の第１の実施の形態におけるタイミング信号線として機能する。接続線ＧＮＤは、接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線Ｖｍｓ、及び接続線Ｖｓｅで供給される電源のグランドである。
接続線Ｖｃｃは、中継基板６００及び装飾制御装置６１０にロジック用の電源を供給するための接続線である。接続線Ｖｌｅｄは、ＬＥＤ（装飾装置６２０）を発光させるための電源を供給するための接続線である。接続線Ｖｍｓは、補助遊技装置ユニット１２に含まれるモータやソレノイド（具体的には、役物駆動第１ＭＯＴ７１、役物駆動第２ＭＯＴ８１）に電源を供給するための接続線である。接続線Ｖｓｅは、各種センサ（演出装置に含まれるモータの状態を検出する状態検出センサであって、具体的には、モータ位置検出センサ５６０ａが相当する）に電源を供給するための接続線である。
中継基板６００と補助遊技装置ユニット１２との間は、演出制御装置５５０と中継基板６００との間を接続する７種類の接続線が接続される。本発明の第１の実施の形態では、モータ位置検出センサ５６０ａ、役物駆動第１ＭＯＴ７１及び役物駆動第２ＭＯＴ８１は、中継基板６００によって直接制御されるため、前述した７種類の接続線のうち、接続線Ｖｍｓ及び接続線Ｖｓｅ以外の５種類の接続線が、補助遊技装置ユニット１２の最上流に配置された装飾制御装置６１０に接続される。具体的には、中継基板６００と装飾制御装置６１０との間は、接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線ＳＤＡ、接続線ＳＣＬ及び接続線ＧＮＤが接続される。
なお、図８に示した配線（ケーブル）と各接続線を対応させると、演出制御装置５５０から中継基板６００に引き渡される各種接続線（接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線ＳＤＡ、接続線ＳＣＬ、接続線Ｖｍｓ、接続線Ｖｓｅ、及び接続線ＧＮＤ）は、ケーブル９１に含まれている。
また、これらの各種接続線は、中継基板６００からさらに分岐して別の基板に引き渡され、中継基板６００から分岐する接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線ＳＤＡ、及び接続線ＳＣＬはケーブル６５３に、接続線Ｖｍｓはケーブル６５２に、接続線Ｖｓｅはケーブル６５１に含まれている。また、中継基板６００から分岐する接続線ＧＮＤが、ケーブル６５１〜６５３の全てに含まれている。
第１マスタＩＣ５７０ａと装飾制御装置６１０とは、接続線ＳＤＡ及び接続線ＳＣＬによって２ライン双方向通信を行う。第１マスタＩＣ５７０ａは、ＣＰＵ５５１からの指令に基づいて、装飾制御装置６１０との間に接続された接続線ＳＤＡ及び接続線ＳＣＬの各信号レベルを制御する（第１の）信号レベル制御手段として機能する。
第１マスタＩＣ５７０ａは、中継基板６００及び装飾制御装置６１０にデータを送信する場合には、まず、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることにより、装飾制御装置６１０へのデータ出力を開始するためのスタート条件を成立させる（装飾制御装置６１０に対してスタートコンディションを発行（出力）する）。
この後、第１マスタＩＣ５７０ａは、接続線ＳＣＬの信号レベルをＬＯＷに変更し、接続線ＳＣＬの信号レベルがＬＯＷである間に接続線ＳＤＡの信号レベルを送信データの最初のビットのレベルに設定し、所定時間後に接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに変化させる。接続線ＳＣＬの信号レベルがＨＩＧＨに変化すると、装飾制御装置６１０は接続線ＳＤＡの信号レベルを取得し、送信データの最初のビットとして認識する。次いで、第１マスタＩＣ５７０ａは、接続線ＳＣＬの信号レベルをＨＩＧＨからＬＯＷに戻す。
この手順を１回実行すると、第１マスタＩＣ５７０ａから装飾制御装置６１０へ１ビットのデータが送信され、最終的にはこの手順が８回繰り返されることで、送信データの８ビットすべてが第１マスタＩＣ５７０ａから装飾制御装置６１０へ送信される（１バイト分のデータが送信される）。
そして、第１マスタＩＣ５７０ａは、最後の８ビット目のデータ送信が終了すると、接続線ＳＣＬの信号レベルをＨＩＧＨからＬＯＷに戻した際に、接続線ＳＤＡを解放して装飾制御装置６１０からの返答信号を受信することを待機する受信待機状態にする。
受信待機状態になると、装飾制御装置６１０は、接続線ＳＤＡを介して１ビットの返答信号（後述するＡＣＫ又はＮＡＣＫ）を第１マスタＩＣ５７０ａに返す。次いで、第１マスタＩＣ５７０ａは、接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに変化させて返答信号のレベルを取り込み、所定時間後に接続線ＳＣＬの信号レベルをＨＩＧＨからＬＯＷに変化させると、装飾制御装置６１０は接続線ＳＤＡを解放する。
第１マスタＩＣ５７０ａは、このような１バイト分のデータ送信（下り方向データの送信）と１ビット分の返答信号の受信（上り方向データの受信）とを交互に繰り返し、装飾制御装置６１０へ出力すべきデータがすべて出力されるまで継続する。第１マスタＩＣ５７０ａは、出力すべきデータの出力が終了した場合には、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＬＯＷからＨＩＧＨに変更させることにより、装飾制御装置６１０へのデータ出力を終了するためのストップ条件を成立させる（装飾制御装置６１０に対してストップコンディションを発行する）。
入力用バッファ５７１は、装飾制御装置６１０から接続線ＳＤＡを介して入力されたデータが一時的に記憶される記憶装置である。
具体的には、第１マスタＩＣ５７０ａが入力モードに設定された場合において、装飾制御装置６１０から第１マスタＩＣ５７０ａに送信されたデータが、フィルタ５７５ａによりノイズが除去されて入力用バッファ５７１に一時的に記憶される。
出力用バッファ５７２は、装飾制御装置６１０に接続線ＳＤＡを介して出力するデータが一時的に記憶される。
リセットレジスタ（ＲＥＧ）５７３は、バス５６３に接続され、演出制御装置５５０のＣＰＵ５５１からの指令を受け付けてリセット信号をコントローラ５７４に出力する。コントローラ５７４は、第１マスタＩＣ５７０ａを統括的に制御し、各種処理を実行する。
フィルタ５７５ａは、接続線ＳＤＡから入力されたデータのノイズを除去する。ドライバ５７６ａは、接続線ＳＤＡからデータを出力する場合に、トランジスタ５７８ａが動作可能な電圧をトランジスタ５７８ａに印加する。
接続線ＳＤＡは、プルアップ抵抗Ｒによって所定の電圧が印加され（図２１参照）、フィルタ５７５ａ及びトランジスタ５７８ａに接続されている。
トランジスタ５７８ａは、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が用いられている。トランジスタ５７８ａのゲートはドライバ５７６ａに接続され、ドレインはプルアップ抵抗Ｒにより所定の電圧が印加された接続線ＳＤＡに接続され、ソースは接地されている。
トランジスタ５７８ａのゲートに印加される電圧がトランジスタ５７８ａを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線ＳＤＡに印加された電圧は降下せず、その結果、接続線ＳＤＡはＨＩＧＨレベルとなる。一方、トランジスタ５７８ａのゲートに印加される電圧がトランジスタ５７８ａを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線ＳＤＡの電圧が低下し、その結果、接続線ＳＤＡはＬＯＷレベルとなる。
なお、トランジスタ５７８ａは、１０ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。このため、接続線ＳＤＡには、通常のＩ２Ｃバス使用で用いられる電流値よりもはるかに大きい１０ミリアンペア程度の電流を流すことが可能であり、演出制御装置５５０と装飾制御装置６１０との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。
ドライバ５７６ａは、データを接続線ＳＤＡから出力する場合に、トランジスタ５７８ａにドレインとソースとの間に電流を流すためにトランジスタ５７８ａのゲートにトランジスタ５７８ａが動作可能な値の電圧を印加する。そして、ドライバ５７６ａは、接続線ＳＤＡの電圧を、ＨＩＧＨレベル又はＬＯＷレベルに設定することによって、データを接続線ＳＤＡから出力する。
また、フィルタ５７５ｂは、接続線ＳＣＬから入力されたデータのノイズを除去する。ドライバ５７６ｂは、接続線ＳＣＬからデータを出力する場合に、トランジスタ５７８ｂが動作可能な電圧をトランジスタ５７８ｂに印加する。
接続線ＳＣＬは、プルアップ抵抗Ｒによって所定の電圧が印加され（図２１参照）、フィルタ５７５ｂ及びトランジスタ５７８ｂに接続されている。
トランジスタ５７８ｂは、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が用いられている。トランジスタ５７８ｂのゲートはドライバ５７６ｂに接続され、ドレインはプルアップ抵抗Ｒにより所定の電圧が印加された接続線ＳＣＬに接続され、ソースは接地されている。
トランジスタ５７８ｂのゲートに印加される電圧がトランジスタ５７８ｂを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線ＳＣＬに印加された電圧は降下せず、その結果、接続線ＳＣＬはＨＩＧＨレベルとなる。一方、トランジスタ５７８ｂのゲートに印加される電圧がトランジスタ５７８ｂを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線ＳＣＬの電圧が低下し、その結果、接続線ＳＣＬはＬＯＷレベルとなる。
なお、トランジスタ５７８ｂは、１０ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。そのため、接続線ＳＣＬには、通常のＩ２Ｃバス使用で用いられる電流値よりもはるかに大きい１０ミリアンペア程度の電流を流すことが可能であり、演出制御装置５５０と装飾制御装置６１０との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。
ドライバ５７６ｂは、クロック信号を接続線ＳＣＬから出力する場合に、トランジスタ５７８ｂにドレインとソースとの間に電流を流すためにトランジスタ５７８ｂのゲートにトランジスタ５７８ｂが動作可能な値の電圧を印加する。そして、ドライバ５７６ｂは、接続線ＳＣＬの電圧を、ＨＩＧＨレベルとＬＯＷレベルとに繰り返し変化させることによって、クロック信号を接続線ＳＣＬから出力する。
電源投入リセット回路５７７は、第１マスタＩＣ５７０ａに電源が投入されて、電源投入リセット回路５７７内の電圧が所定値に達した場合に、入力用バッファ５７１及び出力用バッファ５７２などの記憶領域をデフォルト状態にするためのリセット信号をコントローラ５７４に出力する。なお、電源投入リセット回路５７７については、第１マスタＩＣ５７０ａの外部に設け、後述する第２マスタＩＣ５７０ｂの共通としてもよい。
コマンドレジスタ（ＲＥＧ）５８１は、演出制御装置５５０のＣＰＵ５５１からコマンドを受け付けるためのレジスタである。本発明の第１の実施の形態では、コマンドレジスタ５８１には、ＳＴＡ、ＳＴＯ、ＳＩ、及びＭＯＤＥの各ビットが予め割り当てられており、ＣＰＵ５５１によって、各ビット個別に“０”又は“１”が設定可能となっている。
ＳＴＡは、第１マスタＩＣ５７０ａが制御対象の装飾制御装置６１０に対し、スタート条件（スタートコンディション）の出力を指示するためのビットである。ＳＴＡに“１”が設定されると、第１マスタＩＣ５７０ａは、制御対象の装飾制御装置６１０に対し、スタートコンディションを発行（出力）し、スタート条件を成立させる。
ＳＴＯは、第１マスタＩＣ５７０ａが制御対象の装飾制御装置６１０に対し、ストップ条件（ストップコンディション）の出力を指示するためのビットである。ＳＴＯに“１”が設定されると、第１マスタＩＣ５７０ａは、制御対象の装飾制御装置６１０に対し、ストップコンディションを発行（出力）し、ストップ条件を成立させる。
ＳＩは、第１マスタＩＣ５７０ａから、演出制御装置５５０において割込みを発生させるときに設定されるビットである。第１マスタＩＣ５７０ａからＣＰＵ５５１に割込みを発生させるときには、コントローラ５７４によってＳＩに“１”が設定され、割込信号（ＩＮＴ）がＣＰＵ５５１に入力される。その後、ＳＩに“１”が設定されている間は、第１マスタＩＣ５７０ａは処理を中断しているが、ＣＰＵ５５１によってＳＩに“０”が設定されると、第１マスタＩＣ５７０ａは、割込を中断して処理を再開する。
ＭＯＤＥは、データを送信するモードを指定するビットであり、“１”が設定されている場合には「バッファモード」、“０”が設定されている場合には「バイトモード」が指定される。バッファモードは、連続する複数バイトのデータを１度にまとめて送信するモードであり、最大６８バイトのデータの送信が可能である。また、バイトモードは、１回の送信で１バイトのデータだけが送信可能なモードであり、バイト単位でのデータの送受信に利用される。
ステータスレジスタ（ＲＥＧ）５８２は、第１マスタＩＣ５７０ａのステータスを示す情報が格納される。下位２ビットには常に“０”が設定され、上位５ビットにステータスコードが設定される。
自身アドレス設定レジスタ（ＲＥＧ）５８３は、第１マスタＩＣ５７０ａがスレーブ（装飾制御装置）として機能する場合に設定されるレジスタである。市販されているマスタＩＣは、通常、マスタとしての機能とスレーブとしての機能を備えており、用途に応じて使用される。自身アドレス設定ＲＥＧ５８３には、第１マスタＩＣ５７０ａがスレーブとして機能する場合に、自身を特定するためのアドレスが設定される。
図１２は、本発明の第１の実施の形態の演出制御装置５５０に備えられた第２マスタＩＣ５７０ｂと前面枠３に備えられた演出装置の構成を示すブロック図である。
前面枠３には、第２マスタＩＣ５７０ｂに接続される簡易中継基板１６００、当該簡易中継基板１６００に接続される装飾制御装置６１０、スピーカ３０、モータ位置検出センサ５６０ｂ、照明駆動第１ＭＯＴ１３ａ及び照明駆動第２ＭＯＴ１４ａなどが含まれる。
簡易中継基板１６００は、第２マスタＩＣ５７０ｂから送信された電気信号を、前面枠３に備えられた装飾制御装置６１０に送信（中継）する。なお、簡易中継基板１６００は、中継基板６００とは異なり、Ｉ２ＣＩ／Ｏエクスパンダ６１５を備えていないので、簡易中継基板１６００に備えた電子部品には、演出装置を制御するための演算処理を実行する機能を有していない。したがって、簡易中継基板１６００に直接接続された照明駆動第１ＭＯＴ１３ａ及び照明駆動第２ＭＯＴ１４ａを、自己の判断によって制御することができないため、簡易中継基板１６００は、第２マスタＩＣ５７０ｂから受信した電気信号を入力して、照明駆動第１ＭＯＴ１３ａ及び照明駆動第２ＭＯＴ１４ａへ中継する役目を果たしている。
照明駆動第１ＭＯＴ１３ａ及び照明駆動第２ＭＯＴ１４ａは、演出制御装置５５０から送信された信号に基づいて内部に備えられた発光部材を駆動させ、各種演出を実行する。
また、演出制御装置５５０は、演出ボタン１７から当該演出ボタン１７が操作されたことを示す信号が簡易中継基板１６００を介して入力される。さらに、モータ位置検出センサ５６０ｂによって検出された照明駆動第１ＭＯＴ１３ａ及び照明駆動第２ＭＯＴ１４ａの位置情報が、簡易中継基板１６００を介して入力される。
さらに、簡易中継基板１６００は、演出制御装置５５０の音ＬＳＩ５５７からの信号を受信し、スピーカ３０から出力する。
なお、第２マスタＩＣ５７０ｂの構成は、第１マスタＩＣ５７０ａと同じ構成であるため、第２マスタＩＣ５７０ｂの各構成には同じ符号を割り当てて説明を省略する。また、第２マスタＩＣ５７０ｂは、第１マスタＩＣ５７０ａと同様に、ＣＰＵ５５１からの指令に基づいて、装飾制御装置６１０との間に接続された接続線ＳＤＡ及び接続線ＳＣＬの各信号レベルを制御する（第２の）信号レベル制御手段として機能する。
なお、演出制御装置５５０と中継基板６００との接続方法、及び中継基板６００と中継基板６００以外の装飾制御装置６１０との接続方法については、図１３〜図１６にて詳細を後述する。また、中継基板６００及び装飾制御装置６１０の構成などについては、図１７〜図２１にて詳細を後述する。
装飾制御装置６１０は、主として、遊技盤１０及び前面枠３に取り付けられている。前面枠３に取り付けられた装飾制御装置６１０が制御する装飾装置（ＬＥＤ）６２０は、装飾部材９ａ、９ｂ、照明ユニット１１、及び異常報知ＬＥＤ２９を照射するものである。一方、遊技盤１０に取り付けられる装飾制御装置６１０は、センターケース５１、表示装置５３、及び演出制御装置５５０を一体化して構成される補助遊技装置ユニット１２に含まれている。
図１３では、遊技盤１０に備えられる中継基板６００及び補助遊技装置ユニット１２に含まれる装飾制御装置６１０の構成及び接続形態について説明する。図１４では、前面枠３に備えられる簡易中継基板１６００及び装飾制御装置６１０の構成及び接続形態について説明する。
図１３は、本発明の第１の実施の形態の遊技盤１０の構成を示す図である。
補助遊技装置ユニット１２を構成するセンターケース５１は、前述したように、枠装飾部６５と枠体基部６０とを組み合わせて構成される。
枠装飾部６５には、変動表示ゲームなどの補助遊技の演出を行うための演出装置や当該演出装置を制御するための装飾制御装置６１０などが複数個備えられる。これらの装飾制御装置６１０同士を所定の信号ケーブルにより相互に接続し、さらに、この装飾制御装置６１０に制御される演出装置もケーブルで接続することにより、当該枠装飾部６５が一体構成される。
また、枠体基部６０にも、変動表示ゲームなどの補助遊技の演出を行うための演出装置や当該演出装置を制御するための装飾制御装置６１０が複数個備えられる。これらの装飾制御装置６１０同士を所定の信号ケーブルにより相互に接続し、さらに、この装飾制御装置６１０に制御される演出装置もケーブルで接続することにより、当該枠体基部６０が一体構成される。
ゆえに、枠装飾部６５や枠体基部６０は、本実施形態における一体型演出ユニットを構成している。これに対し、サイドランプ４５などは、一体型演出ユニットに含まれない単体の演出装置であるので、分離型演出装置を構成することになる。
なお、補助遊技装置ユニット１２に含まれる演出装置のすべてが補助遊技装置ユニット１２内部の装飾制御装置６１０によって制御される必要はない。例えば、本発明の第１の実施の形態では、センターケース５１内に配置される可動物は、中継基板６００を介して、演出制御装置５５０により直接制御される。
装飾制御装置６１０には、前述のように、装飾装置６２０を制御するためのＩ２ＣＩ／Ｏエクスパンダ６１５が搭載され、Ｉ２ＣＩ／Ｏエクスパンダ６１５には、個々のＩ２ＣＩ／Ｏエクスパンダ６１５を識別するための個別アドレスが割り当てられている。本発明の第１の実施の形態では、前述のように、Ｉ２ＣＩ／Ｏエクスパンダ６１５の個別アドレスが、装飾制御装置６１０の個別アドレスとして利用される。
演出制御装置５５０は、Ｉ２ＣＩ／Ｏエクスパンダ６１５の個別アドレスを指定して制御信号を送信することによって、装飾装置６２０を個別に制御して演出動作を実行することが可能となる。各装飾制御装置６１０には、原則的に、それぞれ異なる個別アドレス（図中に「ａｄ＝」で示す）が割り当てられる。
また、装飾制御装置６１０は、接続形態によって、分岐型（分岐基板）、連結型（連結基板）及び終端型（終端基板）の三種類に分類される。分岐型、連結型及び終端型いずれの装飾制御装置６１０にも装飾装置６２０を接続可能であり、接続された装飾装置６２０を制御することが可能である。
分岐型の装飾制御装置６１０は、下流側に複数の装飾制御装置６１０が直接接続され、これらの複数の装飾制御装置６１０に受信した制御信号を送信する。連結型の装飾制御装置６１０は、下流側に一つの装飾制御装置６１０が接続され、接続された装飾制御装置６１０に受信した制御信号を送信する。終端型の装飾制御装置６１０は、下流側に装飾制御装置６１０が接続されず、装飾装置６２０の制御のみを行う。分岐型、連結型、終端型の装飾制御装置６１０の詳細に関しては、図１７を用いて後述する。
なお、上流側とは、演出制御装置５５０から途中の装飾制御装置６１０を経て末端の装飾制御装置６１０までへ電気信号を送信する構成において、この電気信号を送信する側のことである。反対に、下流側とは、この電気信号を受信する側のことである。
すなわち、演出制御装置５５０から末端の装飾制御装置６１０への信号ケーブルを順に辿った場合に、より演出制御装置５５０に近い側へ接続されている装飾制御装置６１０が上流側となり、より末端の装飾制御装置６１０に近い側へ接続されている装飾制御装置６１０が下流側となる。例えば、装飾制御装置６１０Ａ、６１０Ｃは、装飾制御装置６１０Ｈの上流側に配置されており、装飾制御装置６１０Ｉ、６１０Ｊは、装飾制御装置６１０Ｈの下流側に配置されていることになる。
ここで、本発明の第１の実施の形態では、前述のように、可動演出装置５８を構成する第１演出部材７０及び第２演出部材８０の可動部分に装飾制御装置６１０が配置されている。言い換えれば、図６において、第１演出部材７０の可動部（第１演出ベース１００）に装飾制御装置６１０（第１発光基板１０６）が配置され、図７において、第２演出部材８０の可動部（第２演出ベース１１０）に装飾制御装置６１０（第２発光基板１１６）が配置されている。
このとき、従来のシフトレジスタのように、各装飾制御装置６１０をデイジーチェーンで配線すると、デイジーチェーンの末端となる何れか一方の装飾制御装置６１０だけは、入力用のケーブルのみを接続するだけで済む。しかし、デイジーチェーンの途中に接続される構成となる他方の装飾制御装置６１０には、入力用のケーブルと出力用のケーブルを接続する必要がある。可動部に複数のケーブルが接続されると、可動部とともに装飾制御装置６１０（第１発光基板１０６、第２発光基板１１６）自体が可動する構造となってケーブルも移動するため、配線の引き回しが困難になってしまうおそれがある。さらに、ケーブルの移動により、ケーブルを構成する接続線が断線する可能性が生じ、演出に影響を与えるおそれがある。
本発明の第１の実施の形態では、第１演出部材７０及び第２演出部材８０に配置された装飾制御装置６１０を終端型とし、これらの装飾制御装置６１０の上流に分岐型の装飾制御装置６１０を配置している。そのため、終端型の装飾制御装置６１０（第１発光基板１０６、第２発光基板１１６）には、第１演出部材７０及び第２演出部材８０の外部に備えた他の装飾制御装置６１０へ信号を伝達するケーブルが接続されない構造となる。このように装飾制御装置６１０を配置すれば、可動部に配置された装飾制御装置６１０には入力ケーブルのみを接続すればよいことになる。したがって、デイジーチェーンで配線する場合と比較して、配線の引き回しが容易になり、断線する可能性を少なくすることができる。
装飾制御装置６１０は、受信した制御信号の宛先アドレスが自宛でない場合、下流側にさらに装飾制御装置６１０が接続されていれば受信した制御信号を送信する。また、送信先がなければ受信した制御信号を破棄する。
装飾制御装置６１０は、１６個のポートに対応するＬＥＤを制御することが可能であり、装飾制御装置６１０に搭載されたＬＥＤと、当該装飾制御装置６１０に接続された外部の装飾装置基板６２５に搭載されたＬＥＤとの合計数が１６以下であれば、両方のＬＥＤを制御することが可能である。すなわち、一体型の装飾制御装置６１０（Ｉ２ＣＩ／Ｏエクスパンダ６１５と装飾装置６２０がともに配置される主動型基板に相当）では、装飾装置基板６２５（Ｉ２ＣＩ／Ｏエクスパンダ６１５が配置されず、装飾装置６２０が配置される従動型基板に相当）をさらに接続することによって、内部に備えられた装飾装置６２０と外部に接続した装飾装置６２０の両方を制御することが可能である。
こうすることによって、離れて配置された装飾装置６２０を１つの装飾制御装置６１０で制御することが可能となり、装飾制御装置６１０の数を最小限にすることができる。
中継基板６００は、上流側では演出制御装置５５０に搭載された第１マスタＩＣ５７０ａに接続し、第１マスタＩＣ５７０ａから送信された制御信号を受信する。また、下流側では補助遊技装置ユニット１２に含まれる装飾制御装置６１０Ａ（正確には一体型演出ユニットである枠体基部６０に含まれる装飾制御装置６１０Ａ）に接続する。さらに、中継基板６００は、遊技盤１０に備えられた分離型演出装置である装飾装置基板６２５（サイドランプ４５（図８参照）に設けられた基板）に接続し、当該中継基板６００に備えられたＩ２ＣＩ／Ｏエクスパンダ６１５によって、当該装飾装置基板６２５に搭載された装飾装置６２０を制御する。
補助遊技装置ユニット１２には、装飾制御装置６１０Ａ〜６１０Ｊが含まれる。装飾制御装置６１０Ａは、分岐型の装飾制御装置であり、装飾制御装置６１０Ｂ及び装飾制御装置６１０Ｃに第１マスタＩＣ５７０ａから受信した制御信号を送信する。また、装飾制御装置６１０Ｂには、装飾装置基板６２５Ｂが接続されており、装飾装置基板６２５Ｂに配置されたＬＥＤなどの演出装置（装飾装置６２０）が装飾制御装置６１０Ｂによって制御される。
装飾制御装置６１０Ｃは、分岐型の装飾制御装置６１０であり、下流側の装飾制御装置６１０Ｄ及び装飾制御装置６１０Ｈに受信した制御信号を送信する。装飾制御装置６１０Ｄは、分岐型の装飾制御装置６１０Ｅが接続され、さらに、装飾装置基板６２５Ｄに含まれる装飾装置６２０Ｄを制御する。
装飾制御装置６１０Ｅには、第１演出部材７０を制御する装飾制御装置６１０Ｆと、第２演出部材８０を制御する装飾制御装置６１０Ｇとが接続される。第１演出部材７０及び第２演出部材８０は、連動して演出動作が実行される。装飾制御装置６１０Ｆは、第１演出部材７０に含まれる第１発光基板１０６に配置され（図６）、また、装飾制御装置６１０Ｇは、第２演出部材８０に含まれる第２発光基板１１６に配置されている（図７）。
なお、第１発光基板１０６自体が装飾制御装置６１０Ｆとして機能し、第２発光基板１１６自体が装飾制御装置６１０Ｇとして機能していてもよい。
本発明の第１の実施の形態では、装飾制御装置６１０Ｆは第１演出部材７０に含まれるＬＥＤなどを制御し、装飾制御装置６１０Ｇは第２演出部材８０に含まれるＬＥＤなどを制御する。なお、第１演出部材７０及び第２演出部材８０をそれぞれ表示部５３ａの前方に移動させるための駆動力を出力するための役物駆動第１ＭＯＴ７１及び役物駆動第２ＭＯＴ８１は、中継基板６００によって制御される。
演出制御装置５５０は、変動表示ゲーム実行時など、所定の条件を満たすと、第１演出ユニット６３（第１演出部材７０）及び第２演出ユニット６４（第２演出部材８０）を制御して演出動作を実行する。具体的には、第１演出ユニット６３に含まれる役物駆動第１ＭＯＴ７１及び第２演出ユニット６４に含まれる役物駆動第２ＭＯＴ８１を制御するために、中継基板６００の個別アドレス（「００００」）を指定して、これらのモータを動作させるための制御信号を送信する。さらに、第１演出部材７０に含まれるＬＥＤなどの発光装置を制御する制御信号を、第１演出部材７０を制御する装飾制御装置６１０Ｆの個別アドレス（「０１１０」）を指定して送信する。同様に、第２演出部材８０に含まれるＬＥＤなどの発光装置を制御する制御信号を、第２演出部材８０を制御する装飾制御装置６１０Ｇの個別アドレス（「０１１１」）を指定して送信する。その後、ストップコンディションを発行する。
装飾制御装置６１０Ｈは、連結型の装飾制御装置６１０であり、さらに、連結型の装飾制御装置６１０Ｉ及び終端型の装飾制御装置６１０Ｊが接続される。終端型の装飾制御装置６１０Ｊは、装飾装置基板６２５Ｊに含まれる装飾装置６２０Ｊを制御する。
本発明の第１の実施の形態では、装飾制御装置６１０Ｈ及び装飾制御装置６１０Ｉは、信頼度報知装置１５に含まれる演出装置（ＬＥＤ）を制御する。所定の条件を満たした場合には、演出制御装置５５０の第１マスタＩＣ５７０ａから所定の態様を示すようにするための制御信号が送信され、指定された態様で演出を行う。
図１４は、本発明の第１の実施の形態の前面枠３の構成を示す図である。
本発明の第１の実施の形態の遊技機１には複数の仕様があり、通常版遊技機１と廉価版遊技機１とがある。通常版遊技機１は、標準仕様の装飾部材を備えている前面枠３（以下、通常版前面枠３とする）を備えている。廉価版遊技機１は、標準仕様の装飾部材よりも廉価なコストで構成された装飾部材を備えている前面枠３（以下、廉価版前面枠３’とする）を備えている。図１４の上側には、通常版前面枠３の構成を示し、下側には、廉価版前面枠３’の構成を示しており、遊技機１では、何れか一方の仕様の前面枠３のみが取り付けられて演出制御装置５５０と接続されるので、第２マスタＩＣ５７０ｂには、通常版前面枠３か廉価版前面枠３’の何れか一方のみが接続される。
通常版前面枠３と廉価版前面枠３’とは、装飾部材９ａ、９ｂに含まれる装飾装置６２０の数が相違し、さらに、装飾装置６２０を制御する装飾制御装置６１０の数も相違する。具体的には、通常版前面枠３の装飾部材９ａ、９ｂは７つの装飾制御装置６１０によって制御され、廉価版前面枠３’の装飾部材９ａ’、９ｂ’は５つの装飾制御装置６１０によって制御される。装飾部材９ａ、９ｂは、装飾部材９ａ’、９ｂ’よりも多くのＬＥＤによって照射するので、通常版前面枠３のほうが廉価版前面枠３’よりも明るくなり、実行可能な演出のバリエーションを増やすことも可能である。このため、通常版前面枠３が取り付けられた場合の装飾装置６２０の制御と、廉価版前面枠３’が取り付けられた場合の装飾装置６２０の制御が相違する。
このため、通常版前面枠３に取り付けられる装飾制御装置６１０の個別アドレスと廉価版前面枠３’に取り付けられる装飾制御装置６１０の個別アドレスに同じアドレスを割り当てた場合には、演出制御装置５５０から装飾制御装置６１０へ送信する演出制御データを、通常版前面枠３の場合と廉価版前面枠３’の場合とで異ならせる必要があるので、遊技機１に取り付けられる前面枠３に応じて通常版用の演出制御装置５５０と廉価版用の演出制御装置５５０をそれぞれ用意しなければならない。したがって、製造メーカーが遊技機１を出荷する場合には、通常版用の演出制御装置５５０と廉価版用の演出制御装置５５０とを用意しなければならず、製造コストが上昇してしまう。
そこで、本発明の第１の実施の形態では、通常版前面枠３と廉価版前面枠３’とで制御が異なる装飾制御装置６１０の個別アドレスには、異なるアドレスを割り当て、演出制御装置５５０から装飾制御装置６１０へ送信する演出制御データが、通常版前面枠３の場合と廉価版前面枠３’の場合とで共通となるように構成することで、一つの演出制御装置５５０で通常版用の制御と廉価版用の制御とを実行できるように構成した。こうすることによって、通常版用の演出制御装置５５０と廉価版用の演出制御装置５５０とをそれぞれ用意する必要がなくなり、製造コストを抑えることができる。なお、本発明の第１の実施の形態では、遊技盤１０の構成については、通常版であっても廉価版であっても同じ構成となっている。
以下、通常版前面枠３及び廉価版前面枠３’の構成について具体的に説明する。
通常版前面枠３には、第２マスタＩＣ５７０ｂに接続される簡易中継基板１６００を備える。簡易中継基板１６００には、分岐型の装飾制御装置６１０Ｋ及び照明駆動モータ（１３ａ、１４ａ）が接続される。
装飾制御装置６１０Ｋは、照明ユニット１１内に配置され、装飾装置基板６２５Ｋに備えられた装飾装置６２０を制御する。具体的には、照明ユニット１１に含まれるＬＥＤや異常報知ＬＥＤ２９などが制御される。
また、装飾制御装置６１０Ｋは、分岐型の装飾制御装置であり、装飾制御装置６１０Ｌ及び装飾制御装置６１０Ｐに受信した制御信号を送信する。装飾制御装置６１０Ｌ〜６１０Ｎは、通常版前面枠３の左側部分の装飾部材９ａを制御する。また、装飾制御装置６１０Ｐ〜６１０Ｒは、通常版前面枠３の右側部分の装飾部材９ｂを制御する。
通常版前面枠３の左側部分の装飾部材９ａは、連結型の装飾制御装置６１０Ｌ、６１０Ｍ及び終端型の装飾制御装置６１０Ｎを含む。装飾制御装置６１０Ｌは、演出制御装置５５０の第２マスタＩＣ５７０ｂから送信された制御信号を、装飾制御装置６１０Ｋから受信し、装飾制御装置６１０Ｍ及び６１０Ｎに送信する。
通常版前面枠３の右側部分の装飾部材９ｂは、前述のように、連結型の装飾制御装置６１０Ｐ、６１０Ｑ及び終端型の装飾制御装置６１０Ｒを含む。装飾制御装置６１０Ｐは、演出制御装置５５０の第２マスタＩＣ５７０ｂから送信された制御信号を、装飾制御装置６１０Ｋから受信し、装飾制御装置６１０Ｑ及び６１０Ｒに送信する。
また、装飾部材９ａ及び装飾部材９ｂに含まれる装飾制御装置６１０Ｌ〜６１０Ｒにも、それぞれ異なる個別アドレスが割り当てられており、第２マスタＩＣ５７０ｂから送信された制御信号に基づいて、それぞれ別々の演出動作を実行させることができる。具体的には、照明ユニット１１に含まれる装飾制御装置６１０Ｋの個別アドレスには「００００」、装飾部材９ａに含まれる装飾制御装置６１０Ｌ、６１０Ｍ及び６１０Ｎの個別アドレスには「０００１」「００１０」及び「００１１」、装飾部材９ｂに含まれる装飾制御装置６１０Ｐ、６１０Ｑ及び６１０Ｒの個別アドレスには「０１００」「０１０１」及び「０１１０」が割り当てられている。
一方、廉価版前面枠３’は、通常版前面枠３と同様に、第２マスタＩＣ５７０ｂに接続される簡易中継基板１６００と、ほぼ同様の機能を有する基板（以下、廉価版の簡易中継基板１６００’とする）を備える。ただし、廉価版前面枠３’では、簡易中継基板１６００’に分岐型の装飾制御装置６１０Ｓのみが接続されており、照明駆動モータ（１３ａ、１４ａ）を備えずにコストダウンが図られている。
装飾制御装置６１０Ｓは、照明ユニット１１内に配置されており、装飾装置基板６２５Ｓに備えられた装飾装置６２０を制御する。具体的には、照明ユニット１１に含まれるＬＥＤや異常報知ＬＥＤ２９などが制御され、通常版前面枠３と同様である。また、装飾制御装置６１０Ｓは、通常版前面枠３の照明ユニット１１を制御する装飾制御装置６１０Ｋと同一の基板であり、同じ個別アドレス（「００００」）が割り当てられている。そのため、通常版前面枠３の装飾制御装置６１０Ｋと、廉価版前面枠３’の装飾制御装置６１０Ｓでは、同じ制御が実行される。
また、装飾制御装置６１０Ｓは、分岐型の装飾制御装置であり、装飾制御装置６１０Ｔ及び装飾制御装置６１０Ｖに受信した制御信号を送信する。装飾制御装置６１０Ｔ及び６１０Ｕは、通常版前面枠３の左側部分の装飾部材９ａ’を制御する。また、装飾制御装置６１０Ｖ及び６１０Ｗは、通常版前面枠３の右側部分の装飾部材９ｂ’を制御する。
また、廉価版前面枠３’では、左側の装飾部材９ａ’を制御する装飾制御装置６１０Ｔ及び６１０Ｕ、及び右側の装飾部材９ｂ’を制御する装飾制御装置６１０Ｖ及び６１０Ｗが取り付けられている。装飾制御装置６１０Ｔは、通常版前面枠３の装飾制御装置６１０Ｌと同一の基板であり、同じ個別アドレス（「０００１」）が割り当てられている。同様に、装飾制御装置６１０Ｖは、通常版前面枠３の装飾制御装置６１０Ｐと同一の基板であり、同じ個別アドレス（「０００１」）が割り当てられている。そのため、通常版前面枠３の装飾制御装置６１０Ｌと、廉価版前面枠３’の装飾制御装置６１０Ｔでは、同じ制御が実行され、通常版前面枠３の装飾制御装置６１０Ｐと、廉価版前面枠３’の装飾制御装置６１０Ｖでは、同じ制御が実行される。
装飾制御装置６１０Ｕ及び６１０Ｗには、同じ個別アドレス（「０１１１」）が割り当てられている。したがって、廉価版前面枠３’では、左右の装飾部材で装飾制御装置６１０Ｕ及び６１０Ｗで同じ制御が実行され、すなわち、制御対象のＬＥＤによる照射が同じタイミングで実行される。また、装飾制御装置６１０Ｕ及び６１０Ｗには、通常版前面枠３の装飾制御装置６１０に割り当てられていない個別アドレスが割り当てられている。
そして、通常版前面枠３と廉価版前面枠３’の何れに使用される場合であっても、演出制御装置５５０からは、装飾部材９ａ、９ｂ、９ａ’、９ｂ’に含まれる装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５に割り当てられたすべての個別アドレスに対して演出制御データが送信される。
以上のように、廉価版前面枠３’には、備えられている装飾制御装置のうち、装飾制御装置６１０Ｍ、６１０Ｎ、６１０Ｑ及び６１０Ｒ（第１の仕様依存型グループ単位制御手段）に相当するものが存在せず、代わりに、装飾制御装置６１０Ｕ及び６１０Ｗ（第２の仕様依存型グループ単位制御手段）が取り付けられている。通常版前面枠３には、装飾制御装置６１０Ｍ、６１０Ｎ、６１０Ｑ及び６１０Ｒ（第１の仕様依存型グループ単位制御手段）が取り付けられているのに対し、廉価版前面枠３’には、より少ない数の装飾制御装置６１０Ｕ及び６１０Ｗ（第２の仕様依存型グループ単位制御手段）が取り付けられている。
また、装飾制御装置６１０Ｋと装飾制御装置６１０Ｓ、装飾制御装置６１０Ｌと装飾制御装置６１０Ｔ、装飾制御装置６１０Ｖと装飾制御装置６１０Ｐは、互いに、通常版前面枠３と廉価版前面枠３’とに共通利用可能な基板として構成されている。
したがって、本発明の第１の実施の形態の演出制御装置５５０は、通常版用の制御と廉価版用の制御とを共通化することが可能となり、前面枠ごとに制御を変更する必要が無く、演出制御装置５５０の製造コストを削減することができる。
なお、以降の説明では、特に断らない限り、本発明の第１の実施の形態の遊技機１では通常版前面枠が取り付けられているものとする。
なお、廉価版前面枠３’では、個別アドレスが「００１０」、「００１１」、「０１０１」及び「０１１０」となるＩ２ＣＩ／Ｏエクスパンダ６１５は使用されず、通常版前面枠３では、個別アドレスが「０１１１」となるＩ２ＣＩ／Ｏエクスパンダ６１５は使用されない。そのため、いずれの前面枠３であっても、異常判定テーブル３３００（図３３参照）において、接続されないＩ２ＣＩ／Ｏエクスパンダ６１５が存在することになる。しかしながら、後述するように、異常判定テーブル３３００に登録されている少なくとも１つのＩ２ＣＩ／Ｏエクスパンダ６１５と、第２マスタＩＣ５７０ｂとの間で正常にデータ送信が行われていれば、正常に動作していると判定されるため、これが原因で処理が中断することはない。
図１５は、本発明の第１の実施の形態の演出制御装置５５０と遊技盤１０に含まれる中継基板６００及び装飾制御装置６１０の接続状態を説明する図である。
図１５では、演出制御装置５５０、中継基板６００、装飾制御装置６１０Ａ、６１０Ｂ及び６１０Ｃの接続について説明する。また、説明の都合上、装飾制御装置６１０として、１個の中継基板６００と、装飾制御装置６１０Ｃよりも下流に接続されている各装飾制御装置（６１０Ｄ〜６１０Ｊ）については記載を省略する。なお、各装飾制御装置６１０間の接続はそれぞれ同じである。
演出制御装置５５０は、接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線ＳＤＡ、接続線ＳＣＬ、接続線ＧＮＤ、接続線Ｍ１１〜Ｍ１４、接続線Ｍ２１〜Ｍ２４、接続線Ｍ３１〜Ｍ３４、接続線ＳＬ１、接続線ＳＬ２、接続線ＳＥ１〜３、接続線Ｖｍｓ、及び接続線Ｖｓｅによって中継基板６００と接続される。
接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線ＳＤＡ、接続線ＳＣＬ、接続線ＧＮＤ、接続線Ｖｍｓ、及び接続線Ｖｓｅについては、図１１にて説明した通りである。
接続線Ｍ１１〜Ｍ１４は、第１演出ユニット６３に含まれる役物駆動第１ＭＯＴ７１の第１〜４相を制御するための信号が送信される。接続線Ｍ２１〜Ｍ２４は、第２演出ユニット６４に含まれる役物駆動第２ＭＯＴ８１の第１〜４相を制御するための信号が送信される。役物駆動第１ＭＯＴ７１、役物駆動第２ＭＯＴ８１は４相駆動のステッピングモータを用いている。
接続線Ｍ３１〜Ｍ３４は、モータを制御するための接続線であるが、本発明の第１の実施の形態では、中継基板６００に対応するモータが接続されないため、接続状態を表示する空き端子モニタ６０３が接続される。空き端子モニタ６０３は、接続線Ｍ３１〜Ｍ３４に対応した、４個のＬＥＤによって構成されており、各接続線が断線しているか否かを確認することができる。したがって、一部又は全部の接続線が断線している場合には、空き端子モニタ６０３の一部が点灯しないことになるので、ケーブルの品質を悪いと判断することができる。
特に、本発明の第１の実施の形態の遊技機１のように、第１マスタＩＣ５７０ａと中継基板６００とを接続するケーブル９１には、電源を供給するための接続線ＧＮＤ、接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線Ｖｍｓ、及び接続線Ｖｓｅが含まれている（図１１若しくは図１５参照）。これらの電力を供給する線は、安定した動作を実現するために、充分な電流量が確保できる断面積の大きい（太い）ケーブルが本来であれば用いられる。
しかしながら、ケーブル９１の様なフラット形状のケーブルを用いる場合には、コネクタを接続する関係から、各ケーブルの断面積の大きさを同一（共通化）する必要がある。そこで、断面積の大きいケーブルを代わりに、複数の接続線を用いて電源供給を行うことが考えられ、例えば、接続線ＧＮＤとして６本のケーブルを使用し、接続線Ｖｍｓとして３本のケーブルを使用するといった構成を実現することができる。
このとき、電力を供給する接続線の一部が断線していても、すべての接続線が断線していなければ、見た目上は問題なく動作していることになるので、ＬＥＤを点灯させたり、モータを駆動させたりすることが可能であるが、充分な電流量が確保できていない状態であるため、ケーブル上で異常な発熱が発生したりするおそれがある。このような場合に、空き端子モニタ６０３に電力を供給する線を接続することによって、一見正常に動作していても、一部の接続線が断線しているような品質の劣るケーブルを発見することができ、障害が発生する前に交換したり必要なメンテナンスを行ったりすることが可能となる。
また、中継基板６００は、役物駆動モータ（役物駆動第１ＭＯＴ７１、役物駆動第２ＭＯＴ８１）を駆動するために、接続線Ｖｍｓから供給された電力を各モータに供給する。なお、装飾ピース４６を上下動させるための役物駆動ソレノイドに供給される電力についても接続線Ｖｍｓから供給される。
また、中継基板６００には、役物駆動モータの回転位置を検出するためのモータ位置検出センサ５６０ａが接続される。接続線ＳＥ１〜３は、モータ位置検出センサ５６０による検出結果を受信するための接続線であり、中継基板６００は、モータ位置検出センサ５６０ａによって検出された役物駆動モータの回転位置を、接続線ＳＥ１〜３を介して演出制御装置５５０に送信する。
接続線ＳＬ１及び接続線ＳＬ２は、役物駆動ソレノイドを制御するための接続線である。接続線ＳＬ１及び接続線ＳＬ２も、役物駆動ソレノイドを使用しないときは、前述の接続線Ｍ３１〜Ｍ３４と同様に、接続状態を表示する空き端子モニタ６０３が接続される。
中継基板６００を含む装飾制御装置６１０は、接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線ＳＤＡ、接続線ＳＣＬ、及び接続線ＧＮＤ（以下、この５種類の接続線を束ねたものを一つのハーネスという）を介して互いに接続される。
また、装飾制御装置６１０Ａにはハーネスを介して装飾制御装置６１０Ｂ及び装飾制御装置６１０Ｃが接続され、装飾制御装置６１０Ｃにはハーネスを介して図示しない装飾制御装置６１０Ｄが接続される。
各装飾制御装置６１０は、ハーネスを自身に接続するための取付口となるコネクタを備える。このコネクタは各装飾制御装置６１０で共通であるため、各接続線の接続順が共通となっており、誤配線を防止することができる。
図１６は、本発明の第１の実施の形態の演出制御装置５５０と、通常版前面枠３に含まれる簡易中継基板１６００及び装飾制御装置６１０の接続状態を説明する図である。
図１６では、演出制御装置５５０、簡易中継基板１６００、装飾制御装置６１０Ｋ、６１０Ｌ及び６１０Ｐの接続について説明する。また、説明の都合上、装飾制御装置６１０として、装飾制御装置６１０Ｌ及び装飾制御装置６１０Ｐよりも下流に接続されている各装飾制御装置については記載を省略する。
演出制御装置５５０は、接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線ＳＤＡ、接続線ＳＣＬ、接続線ＧＮＤ、接続線Ｍ１１〜Ｍ１４、接続線Ｍ２１〜Ｍ２４、接続線Ｍ３１〜Ｍ３４、接続線ＳＬ１、接続線ＳＬ２、接続線ＳＥ１〜３、接続線Ｖｍｓ、及び接続線Ｖｓｅに加え、演出ボタン１７からのボタン信号を受信する接続線及び音信号をスピーカ３０に送信する接続線によって簡易中継基板１６００と接続される。
接続線Ｖｃｃ、接続線Ｖｌｅｄ、接続線ＳＤＡ、接続線ＳＣＬ、接続線ＧＮＤ、接続線Ｖｍｓ、及び接続線Ｖｓｅについては、図１５にて説明したように、演出制御装置５５０と遊技盤１０とを接続する場合と同様に、下流側に配置されている各装飾制御装置６１０に各種信号を送受信する。
接続線Ｍ１１〜Ｍ１４は、照明ユニット１１に含まれる第１可動式照明１３の照明駆動第１ＭＯＴ１３ａを制御するための信号が送信される。接続線Ｍ２１〜Ｍ２４は、照明ユニット１１に含まれる第２可動式照明１４の照明駆動第２ＭＯＴ１４ａを制御するための信号が送信される。
接続線Ｍ３１〜Ｍ３４は、モータを制御するための接続線であるが、本発明の第１の実施の形態では、対応するモータが簡易中継基板１６００に接続されないため、中継基板６００と同様に、接続状態を表示する空き端子モニタ６０３が接続される。
さらに、照明駆動モータ（照明駆動第１ＭＯＴ１３ａ、照明駆動第２ＭＯＴ１４ａ）を駆動するために、接続線Ｖｍｓから供給された電力を各モータに供給する。
また、簡易中継基板１６００には、照明駆動モータの回転位置を検出するためのモータ位置検出センサ５６０ｂが接続される。簡易中継基板１６００は、モータ位置検出センサ５６０ｂによって検出された照明駆動モータの回転位置を、接続線ＳＥ１〜３を介して演出制御装置５５０に送信する。
ここで、装飾制御装置６１０に設けられたＩ２ＣＩ／Ｏエクスパンダ６１５（図１８で後述）が装飾装置６２０を制御する方法について説明する。
演出制御装置５５０は、遊技制御装置５００から入力された遊技データに基づいて、演出装置（装飾装置６２０）の出力態様を決定する。そして、演出制御装置５５０は、決定された出力態様となるように、制御対象となる装飾制御装置６１０の個別アドレス（Ｉ２ＣＩ／Ｏエクスパンダ６１５の個別アドレス）を含む演出制御データ（演出制御情報）を中継基板６００に出力する。このとき、演出制御データは、中継基板６００から接続線ＳＤＡを介してすべての制御対象の装飾制御装置６１０に出力される。
なお、本発明の第１の実施の形態では装飾制御装置６１０によって制御される演出装置は主としてＬＥＤ等の発光装置であるため、ＬＥＤの発光態様が演出装置の出力態様に相当する。この場合、演出制御データによって、ＬＥＤの点灯／点滅／消灯が指示され、さらに、ＬＥＤの点滅周期や点灯輝度も指示される。
各装飾制御装置６１０には、前述のようにあらかじめ一意な個別アドレスが設定されており、演出制御データが入力されると、入力された演出制御データに含まれるアドレスと設定されている個別アドレスとが一致するか否かを判定する。そして、入力された演出制御データに含まれるアドレスと設定されている個別アドレスとが一致すると判定された場合には、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５は、演出制御データを取り込んで、対応する装飾装置６２０の出力態様を制御するとともに、８ビット目のデータが入力された直後に返答信号をマスタＩＣ（第１マスタＩＣ５７０ａ、第２マスタＩＣ５７０ｂ）に出力する。
以上のように、マスタＩＣは、当該マスタＩＣに接続されるすべての装飾制御装置６１０に演出制御データを送信し、当該演出制御データに含まれる個別アドレスに対応する装飾制御装置６１０において、要求した出力態様となるように演出装置を制御することができる。
なお、各装飾制御装置６１０には、個別アドレス以外にも、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５を初期化するためのリセット用アドレスが設定されている。このリセットアドレスは、すべてのＩ２ＣＩ／Ｏエクスパンダ６１５に対して共通に設けられたアドレスであり、個別アドレスとして使用することはできない。また、このリセットアドレスの値を変更することもできないように構成されている（詳細は後述する）。
演出制御装置５５０は、装飾制御装置６１０（正確には、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５）を初期化する場合に、このリセット用の共通アドレスを含んだ初期化指示データを、中継基板６００又は簡易中継基板１６００に出力する。このとき、初期化指示データ演出制御データは、中継基板６００又は簡易中継基板１６００を介して、演出制御装置５５０に接続されるすべての装飾制御装置６１０に対して接続線ＳＤＡから出力される。
各装飾制御装置６１０には、リセット用の共通アドレスがあらかじめ設定されているので、入力されたデータに含まれるアドレスと、リセット用の共通アドレスとが一致するか否かを判定する。一致すると判定された場合には、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５は、返答信号をマスタＩＣに出力するとともに、入力データを初期化指示データとして取り込み、Ｉ２ＣＩ／Ｏエクスパンダ６１５自身を初期化する。
なお、Ｉ２ＣＩ／Ｏエクスパンダ６１５が初期化されると、当該初期化されたＩ２ＣＩ／Ｏエクスパンダ６１５によって制御される演出装置はオフ状態となる。
このように、装飾制御装置６１０は、演出制御装置５５０からの指令に基づく制御を行うので、演出制御装置５５０と装飾制御装置６１０との関係は、演出制御装置５５０の第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂがマスタであり、各装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５がスレーブとなる。
図１５及び図１６では、中継基板６００以外の装飾制御装置６１０の制御対象は、ＬＥＤなどの発光装置である装飾装置６２０となっているが、モータやソレノイドなどの可動物を制御することも可能である。この場合には、演出装置がモータやソレノイドなどの駆動源となることから、これらの駆動源の動作態様が演出装置の出力態様に相当する。演出制御データには、駆動源の作動／停止指示が含まれ、さらに動作速度を指定することも可能である。
なお、遊技機１の構成として、通常版前面枠３の代わりに廉価版前面枠３’を設けた場合でも、廉価版前面枠３’に含まれる各種基板の接続状態は、図１６とほぼ同等の構成となる。
ただし、廉価版前面枠３’には、照明駆動モータ（照明駆動第１ＭＯＴ１３ａ、照明駆動第２ＭＯＴ１４ａ）が設けられていないため、廉価版の簡易中継基板１６００’には、照明駆動モータが接続されるコネクタが存在せず、接続線Ｍ１１〜Ｍ１４、及び接続線Ｍ２１〜Ｍ２４も使用されない。そのため、廉価版の簡易中継基板１６００’では、接続線Ｍ１１〜Ｍ１４、及び接続線Ｍ２１〜Ｍ２４にも、空き端子モニタ６０３が接続される。
また、廉価版前面枠３’には、モータ位置検出センサ５６０ｂが設けられていないため、廉価版の簡易中継基板１６００’では、接続線ＳＥ１〜３をグランドに接続して、一定のレベルの信号が、常時、演出制御装置５５０に入力されるように構成している。
図１７は、本発明の第１の実施の形態の装飾制御装置６１０のブロック図である。
本発明の第１の実施の形態の装飾制御装置６１０は、前述のように、接続形態に基づいて、分岐型、連結型、及び終端型の３種類に分類される。図１７には、分岐型の装飾制御装置６１０Ｘに終端型の装飾制御装置６１０Ｙが接続されている例を示している。さらに、装飾制御装置６１０Ｙには、装飾装置基板６２５が接続されている。
分岐型の装飾制御装置とは、Ｉ２ＣＩ／Ｏエクスパンダ６１５と、Ｉ２ＣＩ／Ｏエクスパンダ６１５が受信する信号を受け入れるためのコネクタ（上流コネクタ）と、上流コネクタから受け入れた信号を、複数の装飾制御装置６１０に伝達するコネクタ（下流コネクタ）を備えたものである。例えば、図中の装飾制御装置６１０Ｘのように、内部にＩ２ＣＩ／Ｏエクスパンダ６１５及びＬＥＤ（装飾装置６２０）を備え、さらに、一つの上流コネクタ６１１と二つの下流コネクタ６１２Ａ、６１２Ｂを備える。
接続線ＳＤＡ及び接続線ＳＣＬは、装飾制御装置６１０内で二つに分岐し、一方は、そのまま次の装飾制御装置６１０Ｙに出力するための下流コネクタ６１２Ｂに接続される。他方は、さらに分岐し、一方はＩ２ＣＩ／Ｏエクスパンダ６１５に接続され、他方は別の下流コネクタ６１２Ａに接続される。
また、装飾制御装置６１０ＸのＩ２ＣＩ／Ｏエクスパンダ６１５の出力側には、制御対象となる装飾装置６２０が接続される。Ｉ２ＣＩ／Ｏエクスパンダ６１５の出力側は、図２０で説明するポート０〜１５によって構成される。さらに、装飾制御装置６１０のすべてのポートが、図１９で後述する電流制限抵抗Ｒ０〜Ｒ１５を介して、内部のＬＥＤに接続されている。なお、この電流制限抵抗Ｒ０〜Ｒ１５も、装飾制御装置６１０に備えられている。
前述したように、Ｉ２ＣＩ／Ｏエクスパンダ６１５は、演出制御装置５５０から入力された演出制御データに含まれるアドレスと、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５に設定されている個別アドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、Ｉ２ＣＩ／Ｏエクスパンダ６１５に接続されている装飾装置６２０を制御する。
なお、下流コネクタを１個しか備えないために、上流コネクタから受け入れた信号が、１つの装飾制御装置６１０にのみ伝達可能となっている装飾制御装置は、連結型の装飾制御装置となる。例えば、前述した装飾制御装置６１０Ｘにて、下流コネクタ６１２Ｂのみが備えられ、下流コネクタ６１２Ａが存在しないようなものが該当する。
また、終端型の装飾制御装置とは、Ｉ２ＣＩ／Ｏエクスパンダ６１５と、Ｉ２ＣＩ／Ｏエクスパンダ６１５が受信する信号を受け入れるためのコネクタ（上流コネクタ）を有するが、上流コネクタから受け入れた信号を、他の装飾制御装置６１０に伝達しないものである。例えば、図中の装飾制御装置６１０Ｙは、Ｉ２ＣＩ／Ｏエクスパンダ６１５及びＬＥＤ（装飾装置６２０）を備え、装飾制御装置６１０Ｙの外部に接続される装飾装置基板６２５に備わるＬＥＤに電流を流すための接続線、装飾装置基板６２５のＬＥＤに電源電圧を供給する接続線、及び、グランドに接地する接続線を介して、装飾制御装置６１０と装飾装置基板６２５とが接続される。
装飾装置基板６２５は、Ｉ２ＣＩ／Ｏエクスパンダ６１５を備えておらず、ＬＥＤなどの発光装置のみを備えた基板である。この場合、装飾装置基板６２５に備えたＬＥＤに接続される電流制限抵抗を、装飾装置基板６２５に設けることになるが、Ｉ２ＣＩ／Ｏエクスパンダ６１５が備えられた装飾制御装置６１０に設けてもよい。
なお、装飾装置基板６２５に設けたＬＥＤの数に対応して、装飾制御装置６１０から装飾装置基板６２５へ渡されることになる、これらのＬＥＤに電流を流すための接続線の数が決定される。例えば、装飾装置基板６２５に二つのＬＥＤを備えた場合には、Ｉ２ＣＩ／Ｏエクスパンダ６１５のポートと対応するＬＥＤとを接続するための２本の制御線と、Ｖｌｅｄから供給された電力を供給する電源線１本とが、少なくとも必要となる。
そして、装飾制御装置６１０Ｙに設けられたＩ２ＣＩ／Ｏエクスパンダ６１５も、演出制御装置５５０から入力された演出制御データに含まれるアドレスと、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５に設定されているアドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、Ｉ２ＣＩ／Ｏエクスパンダ６１５に接続されている装飾装置６２０を制御する。この場合、中央の装飾制御装置６１０に設けられた装飾装置６２０と、装飾装置基板６２５に設けられた装飾装置６２０の両方が、Ｉ２ＣＩ／Ｏエクスパンダ６１５によって制御される。
このように、装飾装置基板６２５を設けて、装飾制御装置６１０から一部の装飾装置（ＬＥＤ）を分離させることで、離れた箇所に配置されたＬＥＤであっても、共通のＩ２ＣＩ／Ｏエクスパンダ６１５により制御することができる。
なお、装飾制御装置６１０は、前述したように、ＬＥＤなどの発光装置の代わりに、ソレノイドやモータなどの可動物を制御することが可能であり、具体的には、図２０にて後述する。
図１８は、本発明の第１の実施の形態のＩ２ＣＩ／Ｏエクスパンダ６１５の構成を示すブロック図である。
Ｉ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡに接続されるトランジスタ６３０、接続線ＳＤＡに接続されるフィルタ６３１、接続線ＳＤＡに接続されるドライバ６３２、接続線ＳＣＬに接続されるフィルタ６３３、バスコントローラ６３４、出力設定レジスタ６３５、出力コントローラ６３６、Ｉ２ＣＩ／Ｏエクスパンダ６１５の出力側の各ポート０〜１５に接続されるドライバ６３７、各ポート０〜１５に接続されるトランジスタ６３８Ａ〜６３８Ｐ、及びリセット信号発生回路６３９を備える。さらに、本発明の第１の実施の形態では、他のＩ２ＣＩ／Ｏエクスパンダ６１５によって接続線ＳＤＡが占有されているか否かを判断するためのバス監視ＷＤＴ（ウォッチドッグタイマ）６４０、及びＩ２ＣＩ／Ｏエクスパンダ６１５自身が接続線ＳＤＡを占有しているか否かを判断するための自己占有ＷＤＴ６４１を備えている。
フィルタ６３１は、接続線ＳＤＡに接続され、接続線ＳＤＡから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ６３４に出力する。ドライバ６３２は、返答信号を接続線ＳＤＡから出力する場合に、トランジスタ６３０が動作可能な電圧をトランジスタ６３０に印加する。
ドライバ６３２は、接続線ＳＤＡからデータ（返答信号）を出力する場合に、トランジスタ６３０が動作可能な電圧をトランジスタ６３０に印加する。
トランジスタ６３０は、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が用いられており、トランジスタ６３０のゲートはドライバ６３２に接続され、ドレインはプルアップ抵抗Ｒにより所定の電圧が印加された接続線ＳＤＡに接続され、ソースは接地されている。
トランジスタ６３０のゲートに印加される電圧がトランジスタ６３０を動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、トランジスタ６３０のゲートに印加される電圧がトランジスタ６３０を動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線ＳＤＡの電圧が低下する。なお、トランジスタ６３０は、１０ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。
ドライバ６３２は、データ（返答信号）を接続線ＳＤＡから出力する場合に、トランジスタ６３０にドレインとソースとの間に電流を流すためにトランジスタ６３０のゲートにトランジスタ６３０が動作可能な値の電圧を印加する。そして、ドライバ６３２は、接続線ＳＤＡの電圧をＨＩＧＨからＬＯＷへ繰り返し変化させることによって、データを接続線ＳＤＡから出力する。
フィルタ６３３は、接続線ＳＣＬに接続され、接続線ＳＣＬから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ６３４に出力する。
また、Ｉ２ＣＩ／Ｏエクスパンダ６１５には、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５に備わるアドレス設定用端子Ａ０〜Ａ３によって固有のアドレスが設定されており、バスコントローラ６３４に入力されている。さらに、Ｉ２ＣＩ／Ｏエクスパンダ６１５をリセットするためのアドレスも、あらかじめ設定されている。
バスコントローラ６３４は、接続線ＳＤＡから入力されたデータのアドレスがＩ２ＣＩ／Ｏエクスパンダ６１５に設定された固有のアドレスと一致するか否かを判定し、一致している場合に当該データを演出制御データとして取り込む。
また、バスコントローラ６３４は、接続線ＳＤＡから入力されたデータのアドレスがＩ２ＣＩ／Ｏエクスパンダ６１５に設定されたリセット用のアドレスと一致するか否かを判定し、一致している場合に当該データを初期化指示データとして取り込み、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５を初期化する。
また、バスコントローラ６３４は、接続線ＳＣＬの信号レベルのＬＯＷからＨＩＧＨへの変化回数が８回に達し、８ビット目のデータを取り込んだ後、接続線ＳＣＬの信号レベルがＨＩＧＨからＬＯＷへ変化すると、返答信号を接続線ＳＤＡから第１マスタＩＣ５７０ａに出力する。さらに、接続線ＳＣＬの信号レベルがＬＯＷからＨＩＧＨへ変化することが確認され、再度接続線ＳＣＬの信号レベルがＨＩＧＨからＬＯＷへ変化すると、接続線ＳＤＡを開放する。つまり、接続線ＳＣＬの信号レベルのＬＯＷからＨＩＧＨへの変化回数が９回になるタイミングで返答信号を出力する。
出力設定レジスタ６３５には、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５の動作モードやポート０〜１５の出力状態が設定される。バスコントローラ６３４が接続線ＳＤＡから初期化指示データを取り込んで、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５が初期化された場合には、出力設定レジスタ６３５は、すべてのポート０〜１５に電流が流れないように初期状態に設定される。
出力コントローラ６３６は、出力設定レジスタ６３５に設定されたデータに基づいて、ポートドライバ６３７を介して、各ポート０〜１５に接続された演出装置に電流を流すことによって、演出装置の出力状態を実際に制御する。この出力状態は、バスコントローラ６３４が接続線ＳＤＡから演出制御データを取り込むと、演出制御データに指定されている内容に更新される。
すなわち、第１マスタＩＣ５７０ａから受信した演出制御データに基づいて、出力設定レジスタ６３５に設定し、ストップコンディションを受信した時点で、各ポート０〜１５の出力状態を更新して演出装置に反映させる。したがって、シフトレジスタのように、ＬＡＴ信号を受信する必要もなく、すなわち、ＬＡＴ信号を受信するための配線を必要とすることなく、演出制御を行うことができる。特に、ポート出力状態を、複数のＩ２ＣＩ／Ｏエクスパンダ６１５で同時に更新する必要がある場合に有効であり、異なるＩ２ＣＩ／Ｏエクスパンダ６１５に制御される演出装置であっても、同時に演出動作を実行するように制御できるため、より演出効果を高めることが可能となる。
なお、ストップコンディションを受信した時点で各ポート０〜１５の出力状態を更新して演出装置に反映させるのではなく、返答信号出力時に演出装置に反映させることも可能である。同時に演出動作を実行することが要求される演出装置が１つのＩ２ＣＩ／Ｏエクスパンダ６１５で制御される場合には、返答信号出力時に演出装置に反映させるようにしてもよい。こうすることによって、マスタＩＣがストップコンディションを出力する必要がなく、また、連続して演出制御情報を送信することが可能となるため、演出制御を高速に行うことが可能となる。
ドライバ６３７は、ポートに電流を流す場合に、電流を流すポートに接続されるトランジスタ６３８Ａ〜６３８Ｐが動作可能な電圧を当該トランジスタに印加する。
トランジスタ６３８Ａ〜６３８Ｐのゲートはドライバ６３７に接続され、ドレインは図１９及び図２０に示すように演出装置を動作させるための電圧が印加された接続線に接続するポート端子に接続され、ソースは接地されている。
トランジスタ６３８Ａ〜６３８Ｐのゲートに印加される電圧がトランジスタ６３８Ａ〜６３８Ｐを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、６３８Ａ〜６３８Ｐのゲートに印加される電圧がトランジスタ６３８を動作させる所定値以上であれば、図１９に示す電源Ｖｌｅｄ、又は図２０に示す電源Ｖｍｏｔや電源Ｖｓｏｌからゲートに印加されている所定の電圧が、トランジスタ６３８のドレインを介して接地されているソースへ電流が流れることによって、ポート端子に接続された演出装置の出力状態を制御できる。
また、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５は、Ｉ２ＣＩ／Ｏエクスパンダ６１５のポート端子に接続されたすべての演出装置（ＬＥＤなどの装飾装置６２０）を同時に制御することが可能であるので、Ｉ２ＣＩ／Ｏエクスパンダ６１５のポート端子に接続された一つの演出装置を一つのグループとして制御することができる。
そして、各装飾制御装置６１０に備わるＩ２ＣＩ／Ｏエクスパンダ６１５同士は、互いに異なる個別アドレスが割り当てられているので、演出装置が複数のグループに分割された形態となっている。すなわち、各装飾制御装置６１０に備わるＩ２ＣＩ／Ｏエクスパンダ６１５は、演出装置をグループ単位で制御可能なグループ単位制御手段として構成されているものである。
したがって、各装飾制御装置６１０を統括する演出制御装置５５０は、グループ単位制御手段を統括して制御するグループ統括制御手段として機能している。
リセット信号発生回路６３９には、Ｉ２ＣＩ／Ｏエクスパンダ６１５に電源を供給する接続線Ｖｃｃに接続されるＶｃｃ端子、及び外部からのリセット信号を受け付けるＲＥＳＥＴ端子が接続されている。
リセット信号発生回路６３９は、Ｉ２ＣＩ／Ｏエクスパンダ６１５に電源が投入され、電圧が所定値まで立ち上がると、リセット信号を発生させ、発生させたリセット信号をバスコントローラ６３４、出力設定レジスタ６３５、及び出力コントローラ６３６に入力することによって初期化する。
したがって、ハーネス（図１５）を抜くと接続線Ｖｃｃが一時的に断線し、ハーネスを再度差し込むと電源供給が復帰して、リセット信号発生回路６３９がリセット信号を出力することになる。つまり、遊技機の修理や点検作業を行うときに、ハーネスの抜き差しを行うことで、Ｉ２ＣＩ／Ｏエクスパンダ６１５をリセットすることが可能な構成となっている。
なお、外部からＬＯＷレベルのリセット信号が入力された場合には、リセット信号発生回路６３９はリセット信号を出力するので、演出制御装置５５０のＣＰＵ５５１から、ＮＯＲゲート回路５６１を経由して、ＲＥＳＥＴ端子からリセット信号を入力するようにしてもよい。ＲＥＳＥＴ端子を使用しない場合には、図１９及び図２０に示すようにＲＥＳＥＴ端子はＨＩＧＨにプルアップされていてもよい。
バス監視ＷＤＴ６４０は、他のＩ２ＣＩ／Ｏエクスパンダ６１５が接続線ＳＤＡを占有していることを検出するために用いられる。バス監視ＷＤＴ６４０は、フィルタ６３１とバスコントローラ６３４との間に接続され、接続線ＳＤＡの信号レベルを取り込んで、連続してＬＯＷレベルとなっている時間を計測する。さらに、バス監視ＷＤＴ６４０は、リセット信号発生回路６３９に接続されており、接続線ＳＤＡが占有されてから所定の時間が経過すると、自身のリセット信号発生回路６３９を作動させて、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５を初期化する。
なお、接続線ＳＤＡは、他のＩ２ＣＩ／Ｏエクスパンダ６１５にも接続されているので、接続線ＳＤＡが接続された全てのＩ２ＣＩ／Ｏエクスパンダ６１５において、接続線ＳＤＡの占有状態が検出されることになる。そして、これらのＩ２ＣＩ／Ｏエクスパンダ６１５の内部に備えられたリセット信号発生回路６３９が作動することにより、接続線ＳＤＡが接続されているすべてのＩ２ＣＩ／Ｏエクスパンダ６１５が初期化される。
自己占有ＷＤＴ６４１は、自身（Ｉ２ＣＩ／Ｏエクスパンダ６１５）による接続線ＳＤＡの占有を検出するために使用される。バスコントローラ６３４は、ドライバ６３２を作動して接続線ＳＤＡをロウレベルに駆動させている間は、自己占有ＷＤＴ６４１を作動させ、接続線ＳＤＡをロウレベルに駆動させていない間は、自己占有ＷＤＴ６４１を停止させる。そして、自己占有ＷＤＴ６４１が一定時間連続して作動すると、自己占有ＷＤＴ６４１は、リセット信号発生回路６３９にリセット信号を発生させて当該Ｉ２ＣＩ／Ｏエクスパンダ６１５を初期化する。
これにより、バスコントローラ６３４自身が接続線ＳＤＡをロウレベルに駆動させている期間（当該Ｉ２ＣＩ／Ｏエクスパンダ６１５が接続線ＳＤＡを占有している期間）を、監視することが可能となる。自己占有ＷＤＴ６４１は、マスタＩＣから受信したデータに対する返答信号（ＡＣＫ，ＮＡＣＫ）を送信するために接続線ＳＤＡを占有するタイミングで時間の計測を開始し、所定の時間が経過すると、リセット信号発生回路６３９にリセット信号を発生させる。この構成により、自己占有ＷＤＴ６４１によって接続線ＳＤＡの占有が検出された場合には、自身のＩ２ＣＩ／Ｏエクスパンダ６１５のみがリセットされる。
図１９は、本発明の第１の実施の形態の装飾装置６２０を制御する装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５周辺の回路図である。
Ｉ２ＣＩ／Ｏエクスパンダ６１５は、入力端子としてＮＣ端子、ＲＥＳＥＴ端子、ＳＣＬ端子、ＳＤＡ端子、Ｖｃｃ端子、Ａ０〜Ａ３端子、及びＧＮＤ端子を備え、出力端子として、ＰＯＲＴ０〜ＰＯＲＴ１５を備える。
ＲＥＳＥＴ端子には、プルアップ抵抗Ｒを介してＩ２ＣＩ／Ｏエクスパンダ６１５に供給される電源が接続されている。このため、リセット端子に印加される電圧は常にＨＩＧＨに維持されている。
ＳＣＬ端子は接続線ＳＣＬに接続され、ＳＤＡ端子は接続線ＳＤＡに接続される。
Ｖｃｃ端子には、Ｉ２ＣＩ／Ｏエクスパンダ６１５に供給される電源が接続される。さらに、Ｖｃｃ端子には、電源ノイズを除去するコンデンサＣＰが接続される。
Ａ０端子〜Ａ３端子は、Ｉ２ＣＩ／Ｏエクスパンダ６１５に個別アドレスを設定するための端子である。なお、Ｉ２ＣＩ／Ｏエクスパンダ６１５の個別アドレスは、通常、４ビットで表現され、この端子にＩ２ＣＩ／Ｏエクスパンダ６１５の電源が印加されている場合にはバスコントローラ６３４に「１」が設定され、この端子がグランドに接続されている場合にはバスコントローラ６３４に「０」が設定される。
したがって、図１９に示すＩ２ＣＩ／Ｏエクスパンダ６１５の個別アドレスは「０１００」となる。ＧＮＤ端子は、電圧をグランドするための端子である。
ＰＯＲＴ０端子〜ＰＯＲＴ１５端子は、電流制限抵抗Ｒ０〜Ｒ１５を介してＬＥＤ０〜ＬＥＤ１５からなる装飾装置６２０に接続される。なお、ＰＯＲＴ０にように、ポート１個に対して１個のＬＥＤを接続してもよいが、ＰＯＲＴ１〜１５のように、ポート１個に対して複数個のＬＥＤを接続してもよい。
すべてのポートにＬＥＤを１個ずつ設ける場合は、１個のＩ２ＣＩ／Ｏエクスパンダ６１５によって、最大で１６個のＬＥＤを制御できることになる。また、各ポートに接続されるＬＥＤの個数が異なる場合は、１個のポートに直列に接続されたすべてのＬＥＤを１種類のＬＥＤということにすれば、１個のＩ２ＣＩ／Ｏエクスパンダ６１５によって、最大で１６種類のＬＥＤを制御できることになる。
ＰＯＲＴ０端子〜ＰＯＲＴ１５端子に接続されるトランジスタ６３８Ａ〜６３８Ｐ（図１８参照）のゲートに対してドライバ６３７から電圧が印加されると、電圧が印加されたトランジスタ６３８Ａ〜６３８Ｐのドレインからソースへ電流が流れることが可能になり、ＰＯＲＴ０端子〜ＰＯＲＴ１５端子に接続されるＬＥＤ０〜ＬＥＤ１５に電流が流れ、各ＬＥＤ０〜ＬＥＤ１５は点灯する。
一方、ドライバ６３７がトランジスタ６３８Ａ〜６３８Ｐのゲートに電圧を印加しなければ、各ＬＥＤ０〜ＬＥＤ１５に電流が流れない状態になり、各ＬＥＤ０〜ＬＥＤ１５は点灯しない。
なお、ハーネス（図１５）をコネクタから抜いている間は、接続線Ｖｌｅｄが断線しているので各ＬＥＤ０〜ＬＥＤ１５に電流が供給されず、消灯した状態となる。ハーネスを抜くだけで接続線Ｖｌｅｄからの電源供給を中断できる構成なので、遊技機の修理や点検作業を安全に行うことができるようになっている。
なお、Ｉ２ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ１５端子には、ＬＥＤの代わりに、モータやソレノイドを接続して、このモータやソレノイドを遊技に用いる演出装置として構成することも可能である。以下、図２０を参照しながらＩ２ＣＩ／Ｏエクスパンダ６１５を用いてモータやソレノイドを制御する場合について説明する。
図２０は、本発明の第１の実施の形態の装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５周辺の回路図であり、モータやソレノイドを制御する場合を示す図である。
ここで使用されるモータはステッピングモータにより構成され、ステッピングモータを駆動する各相の信号端子に、所定の電圧を順次印加することで回動する。本発明の第１の実施の形態では、モータの各相の信号端子がＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続される。
モータに接続されているＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるトランジスタ６３８Ａ〜６３８Ｄのいずれかのゲートに対してドライバ６３７から電圧が印加されると、電圧が印加されたトランジスタ６３８Ａ〜６３８Ｄのドレインからソースへ電流が流れることが可能になり、ＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるモータに電流が流れ、役物駆動用のモータが駆動する。
なお、各ＰＯＲＴ０端子〜ＰＯＲＴ３端子とモータとを接続する接続線は分岐し、分岐した一方の接続線は、モータに供給される電源にダイオードＤ及びツェナダイオードＺＤを介して接続される。
また、ＰＯＲＴ端子１５は、使用されるソレノイドに接続される。ソレノイドに接続されているＰＯＲＴ１５端子に接続されるトランジスタ６３８Ｐのゲートに対してドライバ６３７から電圧が印加されると、電圧が印加されたトランジスタ６３８Ｐのドレインからソースへ電流が流れることが可能になり、ＰＯＲＴ１５端子に接続されるソレノイドに電流が流れ、ソレノイドによって駆動される図示しない演出装置が駆動する。
なお、図２０では、Ｉ２ＣＩ／Ｏエクスパンダ６１５にモータ及びソレノイドの双方が接続されているが、一つのＩ２ＣＩ／Ｏエクスパンダ６１５に対して、モータ及びソレノイドの一方だけを接続した構成でもよい。
例えば、ステッピングモータだけを制御するグループとしてのＩ２ＣＩ／Ｏエクスパンダ６１５を専用に設けたり、ソレノイドだけを制御するグループとしてのＩ２ＣＩ／Ｏエクスパンダ６１５を専用に設けたりするようにしてもよい。このような構成により、同一グループに属する演出装置を同じタイミングで制御することが可能となるので、高速処理が必要な演出装置だけをグループ化して効率よく制御することも可能となる。
図２１は、本発明の第１の実施の形態の装飾制御装置６１０、中継基板６００及び簡易中継基板１６００の回路構成を説明するための図であり、特に、信号線や電源線の入出力に関する接続状態を説明するための図である。
本図においては、装飾制御装置６１０、中継基板６００及び簡易中継基板１６００のうち、分岐型の装飾制御装置６１０（例えば、装飾制御装置６１０Ａなど）について説明を行うこととし、最後に、連結型の装飾制御装置６１０、終端型の装飾制御装置６１０、中継基板６００、簡易中継基板１６００との相違点の説明を行うことにする。
なお、本図においては、前述した分岐型の装飾制御装置６１０Ｘに備えられる部品と、同一の付番を付けて説明を行う。
分岐型の装飾制御装置６１０は、上流コネクタ６１１、下流コネクタ６１２（６１２Ａ、６１２Ｂ）、及びＩ２ＣＩ／Ｏエクスパンダ６１５を備える。
上流コネクタ６１１は、当該装飾制御装置６１０よりも上流の装飾制御装置６１０に接続されるコネクタである。下流コネクタ６１２Ａ及び６１２Ｂは、当該装飾制御装置６１０よりも下流側の装飾制御装置６１０に接続される。
二つの下流コネクタ６１２Ａ、６１２Ｂに接続線ＳＤＡを接続するために、上流コネクタ６１１から延びる内部接続線ＳＤＡ２１１１は分岐２１０１で第１接続線ＳＤＡ２１２１と第２接続線ＳＤＡ２１３１とに分岐する。第１接続線ＳＤＡ２１２１は下流コネクタ６１２Ａに接続され、第２接続線ＳＤＡ２１３１は下流コネクタ６１２Ｂに接続される。
同じく、上流コネクタ６１１から延びる内部接続線ＳＣＬ２１１２は分岐２１０２で第１接続線ＳＣＬ２１２２と第２接続線ＳＣＬ２１３２とに分岐する。第１接続線ＳＣＬ２１２２は下流コネクタ６１２Ａに接続され、第２接続線ＳＣＬ２１３２は下流コネクタ６１２Ｂに接続される。
さらに、接続線ＳＤＡをＩ２ＣＩ／Ｏエクスパンダ６１５に接続するために、第２接続線ＳＤＡ２１３１は分岐２１０３で分岐し、分岐した第２接続線ＳＤＡ２１３１はＩ２ＣＩ／Ｏエクスパンダ６１５の図１９及び図２０に示すＳＤＡ端子に接続される。また、接続線ＳＣＬをＩ２ＣＩ／Ｏエクスパンダ６１５に接続するために、第２接続線ＳＣＬ２１３２は分岐２１０４で分岐し、分岐した第２接続線ＳＣＬ２１３２はＩ２ＣＩ／Ｏエクスパンダ６１５の図１９及び図２０に示すＳＣＬ端子に接続される。以下、Ｉ２ＣＩ／Ｏエクスパンダ６１５、分岐２１０３からＩ２ＣＩ／Ｏエクスパンダ６１５に接続される接続線ＳＤＡ、及び分岐２１０４からＩ２ＣＩ／Ｏエクスパンダ６１５に接続される接続線ＳＣＬを含む構成をＩ２ＣＩ／Ｏエクスパンダ部２１８１とする。
なお、Ｉ２ＣＩ／Ｏエクスパンダ６１５には、Ｉ２ＣＩ／Ｏエクスパンダ６１５の電源電圧となる電圧Ｖｃｃが供給されている。また、図２１では図示されていないが、Ｉ２ＣＩ／Ｏエクスパンダ６１５からは、装飾制御装置６１０に設けられたＬＥＤ（装飾装置６２０）を駆動する各ポート０〜１５の信号線（図１９参照）が出力されている。
さらに、当該装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５が上流の装飾制御装置６１０に接続線ＳＤＡを介して出力する信号、及び上流の装飾制御装置６１０から、当該装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５に接続線ＳＤＡを介して入力される信号のノイズを除去するために、内部接続線ＳＤＡ２１１１にはツェナダイオードＺＤ２１４１が接続されている。
具体的には、内部接続線ＳＤＡ２１１１は分岐２１０５で分岐し、分岐した内部接続線ＳＤＡ２１１１はツェナダイオードＺＤ２１４１のカソード側に接続され、ツェナダイオードＺＤ２１４１のアノード側は接地されている。
このため、内部接続線ＳＤＡ２１１１に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ２１４１によって逃がされる。
また、上流の装飾制御装置６１０から、当該装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＣＬを介して入力される信号のノイズを除去するために、内部接続線ＳＣＬ２１１２にはツェナダイオードＺＤ２１４２が接続されている。
具体的には、内部接続線ＳＣＬ２１１２は分岐２１０６で分岐し、分岐した内部接続線ＳＣＬ２１１２はツェナダイオードＺＤ２１４２のカソード側に接続され、ツェナダイオードＺＤ２１４２のアノード側は接地されている。
このため、内部接続線ＳＣＬ２１１２に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ２１４２によって逃がされる。
また、当該装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５が、下流コネクタ６１２Ａに接続された装飾制御装置６１０に接続線ＳＤＡを介して出力する信号、及び下流コネクタ６１２Ａに接続された装飾制御装置６１０から装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＤＡを介して入力される信号のノイズを除去するために、第１接続線ＳＤＡ２１２１にはツェナダイオードＺＤ２１４３が接続されている。
具体的には、第１接続線ＳＤＡ２１２１は分岐２１０７で分岐し、分岐した第１接続線ＳＤＡ２１２１はツェナダイオードＺＤ２１４３のカソード側に接続され、ツェナダイオードＺＤ２１４３のアノード側は接地されている。
このため、第１接続線ＳＤＡ２１２１に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ２１４３によって逃がされる。
また、第１接続線ＳＤＡ２１２１に接続されるツェナダイオードＺＤ２１４３と同じく、第２接続線ＳＤＡ２１３１にもツェナダイオードＺＤ２１４５が接続される。
また、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５から下流コネクタ６１２Ａに接続された装飾制御装置６１０へ接続線ＳＣＬを介して入力される信号のノイズを除去するために、第１接続線ＳＣＬ２１２２にはツェナダイオードＺＤ２１４４が接続されている。
具体的には、第１接続線ＳＣＬ２１２２は分岐２１０８で分岐し、分岐した第１接続線ＳＣＬ２１２２はツェナダイオードＺＤ２１４４のカソード側に接続され、ツェナダイオードＺＤ２１４４のアノード側は接地されている。
このため、第１接続線ＳＣＬ２１２２に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ２１４４によって逃がされる。
また、第１接続線ＳＣＬ２１２２に接続されるツェナダイオードＺＤ２１４４と同じく、第２接続線ＳＣＬ２１３２にもツェナダイオードＺＤ２１４６が接続される。
さらに、当該装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５に電源電圧を供給する接続線Ｖｃｃに接続される上流コネクタ６０１のＶｃｃ端子から延びる内部接続線Ｖｃｃ２１７１と、上流コネクタ６０１のＧＮＤ端子から延び、接地されている内部接続線ＧＮＤ２１７２とは、平滑コンデンサＣ２１６１及びバイパスコンデンサＣＰ２１６２を介して接続されている。
平滑コンデンサＣ２１６１は、電源の電圧波形を滑らかにするためのコンデンサであり、バイパスコンデンサＣＰ２１６２は、電源の電圧のノイズを除去するためのコンデンサである。
このため、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５に供給される電源電圧は、平滑コンデンサＣ２１６１により電圧が平滑化され、バイパスコンデンサＣＰ２１６２によりノイズが除去されて、Ｉ２ＣＩ／Ｏエクスパンダ６１５に供給される。
同じく、下流コネクタ６１２Ａ、６１２ＢのＶｃｃ端子から延びる内部接続線Ｖｃｃ２１７３と、ＧＮＤ端子から延びる内部接続線ＧＮＤ２１７４とは、平滑コンデンサＣ２１６１及びバイパスコンデンサＣＰ２１６２を介して接続されている。これによって、平滑化され、ノイズが除去された電圧が下流の装飾制御装置６１０に接続される接続線Ｖｃｃに印加される。
以上、分岐型の装飾制御装置６１０について説明を行ったが、次に、連結型の装飾制御装置６１０について説明する。
なお、下流コネクタ６１２Ａに加え、接続線ＳＤＡに接続されるツェナダイオードＺＤ２１４３、及び接続線ＳＣＬに接続されるツェナダイオードＺＤ２１４４、内部接続線Ｖｃｃ２１７３、内部接続線ＧＮＤ２１７４、平滑コンデンサＣ２１６１及びバイパスコンデンサＣＰ２１６２を備える構成を第１の下流コネクタ部２１８２とする。
また、下流コネクタ６１２Ｂに加え、接続線ＳＤＡに接続されるツェナダイオードＺＤ２１４５、及び接続線ＳＣＬに接続されるツェナダイオードＺＤ２１４６、内部接続線Ｖｃｃ２１７３、内部接続線ＧＮＤ２１７４、平滑コンデンサＣ２１６１及びバイパスコンデンサＣＰ２１６２を備える構成を第２の下流コネクタ部２１８３とする。
装飾制御装置６１０が連結型の場合には、基板内に一つの下流コネクタのみを備える構成となるので、下流コネクタ６１２Ａは存在するが下流コネクタ６１２Ｂが存在しない。
そのため、内部接続線ＳＤＡ２１１１及び内部接続線ＳＣＬ２１１２は、分岐２１０３、２１０４では分岐しない構成となり、第２接続線ＳＤＡ２１３１及び第２接続線ＳＣＬ２１３２は存在しない点が、分岐型の装飾制御装置６１０とは異なる構成となる。
また、連結型の装飾制御装置６１０は、第２の下流コネクタ部２１８３を構成する電子部品が存在しない点も、分岐型の装飾制御装置６１０と異なる構成となる。他の構成は分岐型の装飾制御装置６１０と同様の構成となる。
次に、終端型の装飾制御装置６１０について説明する。
装飾制御装置６１０が終端型の場合には、基板内に下流コネクタを備えない構成となるので、下流コネクタ６１２Ａ、６１２Ｂがともに存在しない。
そのため、内部接続線ＳＤＡ２１１１及び内部接続線ＳＣＬ２１１２は、分岐２１０１、２１０２、２１０３、２１０４で分岐することなく、Ｉ２ＣＩ／Ｏエクスパンダ６１５へ接続される点が、分岐型の装飾制御装置６１０とは異なる構成となる。
また、終端型の装飾制御装置６１０は、第１の下流コネクタ部２１８２及び第２の下流コネクタ部２１８３を構成する電子部品が存在しない点も、分岐型の装飾制御装置６１０と異なる構成となる。他の構成は分岐型の装飾制御装置６１０と同様の構成となる。
次に、中継基板６００について説明する。
中継基板６００は、連結型の装飾制御装置６１０と同様に、基板内に一つの下流コネクタのみを備える構成となるので、下流コネクタ６１２Ａは存在するが下流コネクタ６１２Ｂが存在しない。
そのため、内部接続線ＳＤＡ２１１１及び内部接続線ＳＣＬ２１１２は、分岐２１０３、２１０４では分岐しない構成となり、第２接続線ＳＤＡ２１３１及び第２接続線ＳＣＬ２１３２が存在しないので、連結型の装飾制御装置６１０と同様の構成となる。
ただし、中継基板６００は、接続線ＳＤＡ及び接続線ＳＣＬの電圧をプルアップするためのプルアップ抵抗を備えている点で、連結型の装飾制御装置６１０と異なる。
具体的には、図２１に示すように、中継基板６００では、第１マスタＩＣ５７０ａに接続される上流側の接続線ＳＤＡ、及び装飾制御装置６１０に接続される下流側の接続線ＳＤＡの電圧をプルアップするためのプルアップ抵抗Ｒ２１５１が、第１接続線ＳＤＡ２１２１に接続される。同じく、第１マスタＩＣ５７０ａに接続される上流側の接続線ＳＣＬ、及び装飾制御装置６１０に接続される下流側の接続線ＳＣＬの電圧をプルアップするためのプルアップ抵抗Ｒ２１５２が、第１接続線ＳＣＬ２１２２に接続される。
より詳しく説明すると、第１接続線ＳＤＡ２１２１は分岐２１０９で分岐し、分岐した第１接続線ＳＤＡ２１２１はプルアップ抵抗Ｒ２１５１に接続される。同じく第１接続線ＳＣＬ２１２２は分岐２１１０で分岐し、分岐した第１接続線ＳＣＬ２１２２はプルアップ抵抗Ｒ２１５２に接続される。以下、接続線ＳＤＡの電圧をプルアップするためのプルアップ抵抗Ｒ２１５１、及び接続線ＳＣＬの電圧をプルアップするためのプルアップ抵抗Ｒ２１５２をあわせてプルアップ抵抗部２１８０とする。
次に、簡易中継基板１６００について説明する。
簡易中継基板１６００は、分岐型の装飾制御装置６１０と同様に、基板内に複数の下流コネクタ（下流コネクタ６１２Ａ、６１２Ｂ）を備える。ただし、簡易中継基板１６００は、Ｉ２ＣＩ／Ｏエクスパンダ部２１８１に相当する回路を備えておらず、代わりに、中継基板６００に備えている前述のプルアップ抵抗部２１８０に相当する回路が設けられている点が、分岐型の装飾制御装置６１０と異なる構成である。他の構成は分岐型の装飾制御装置６１０と同様の構成となる。
なお、前述のプルアップ抵抗部２１８０の構成は、本実施形態では、中継基板６００と簡易中継基板１６００だけに設けられており、装飾制御装置６１０や演出制御装置５５０には設けていない構成となっているが、接続線ＳＤＡ及び接続線ＳＣＬのレベルが正しく生成できるのであれば、装飾制御装置６１０や演出制御装置５５０に設けられていてもよい。すなわち、プルアップ抵抗Ｒ２１５１及び２１５２は、接続線ＳＤＡ及び接続線ＳＣＬを駆動するトランジスタのドレインの端子に電圧Ｖｃｃを供給可能な箇所に備えられていればよい。
例えば、プルアップ抵抗Ｒ２１５１及び２１５２が第１マスタＩＣ５７０ａに備えられていれば、中継基板６００、簡易中継基板１６００若しくは装飾制御装置６１０内にプルアップ抵抗部２１８０が備えられている必要はない。
図２２は、本発明の第１の実施の形態の演出制御装置５５０から装飾制御装置６１０に出力されるデータに含まれるスレーブアドレス２２００の説明図である。
スレーブアドレス２２００は、上位３ビットからなる固定アドレス部２２０１及び下位５ビットからなる可変アドレス部２２０２によって構成される。
固定アドレス部２２０１は、「１１０」の値があらかじめ設定され、Ｉ２ＣＩ／Ｏエクスパンダ６１５によって変更することができない。
可変アドレス部２２０２は、Ｉ２ＣＩ／Ｏエクスパンダ６１５によって設定可能である。可変アドレス部２２０２は、制御対象となるＩ２ＣＩ／Ｏエクスパンダ６１５のＡ０〜Ａ３の端子に設定されているパターンに対応した４ビットのＩ２ＣＩ／Ｏエクスパンダアドレス２２０３と、当該データが読み出し要求（「１」）であるのか書き込み要求（「０」）であるのかを示す１ビットのＲ／Ｗ識別データ２２０４とによって構成される。
演出制御装置５５０から装飾制御装置６１０に出力される演出制御データは、書き込み要求であるので、Ｒ／Ｗ識別データ２２０４には、通常「０」が登録される。
図２３は、本発明の第１の実施の形態のＩ２ＣＩ／Ｏエクスパンダアドレステーブル２３００の説明図である。
Ｉ２ＣＩ／Ｏエクスパンダアドレステーブル２３００は、第１マスタＩＣ５７０ａによって管理されるテーブルである。Ｉ２ＣＩ／Ｏエクスパンダアドレステーブル２３００は、スレーブアドレス２３０１とＩ２ＣＩ／Ｏエクスパンダアドレス２３０２との対応関係を示している。
スレーブアドレス２３０１には、演出制御装置５５０により送受信の対象として指定される装飾制御装置６１０のスレーブアドレスが格納されている。スレーブアドレスは、図２０で前述したように、上位３ビットからなる固定アドレス部と、４ビットのＩ２ＣＩ／Ｏエクスパンダアドレスと、１ビットのＲ／Ｗ識別データとを組み合わせて構成される。
Ｉ２ＣＩ／Ｏエクスパンダアドレス２３０２には、図１９や図２０で前述したように、各スレーブアドレスに対応する４ビットのＩ２ＣＩ／Ｏエクスパンダアドレスが登録される。
ただし、Ｉ２ＣＩ／Ｏエクスパンダアドレスのうち、アドレス「１０００」及びアドレス「１０１１」（図２３の網掛けされたエントリ）は、各Ｉ２ＣＩ／Ｏエクスパンダ６１５を相互に識別するための固有のアドレスとしては使用できない。
アドレス「１０００」は、すべての装飾制御装置６１０に対して共通の指令を出力する場合に指定されるアドレス（オールコールアドレス）の電源投入時のデフォルト値として用いられる。アドレス「１０１１」は、ソフトウェアによって、第１マスタＩＣ５７０ａに接続されているすべての装飾制御装置６１０を無条件にリセットする場合に用いられる共通アドレスである。
以上のように、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５に設定可能なアドレスは１４個であるため、演出制御装置５５０は、１４個のＩ２ＣＩ／Ｏエクスパンダ６１５を制御することができる。また、各装飾制御装置６１０には、ＰＯＲＴ０〜ＰＯＲＴ１５が備えられているので、１６個（言い換えれば１６種類）のＬＥＤを制御することが可能である。よって、演出制御装置５５０は、２２４個（言い換えれば２２４種類）のＬＥＤを制御することが可能である。
図２４は、本発明の第１の実施の形態のＩ２ＣＩ／Ｏエクスパンダ６１５に備えられる出力設定レジスタ６３５に割り当てられたワークレジスタを説明するための図である。
Ｉ２ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５には、ワークレジスタ（デバイスレジスタ）と、コントロールレジスタ（制御レジスタ）とが割り当てられている。
ワークレジスタは、Ｉ２ＣＩ／Ｏエクスパンダ６１５に対してあらかじめ定義されている設定を行うための情報や、Ｉ２ＣＩ／Ｏエクスパンダ６１５に接続されている演出装置（装飾装置６２０、例えば、ＬＥＤ）の出力態様を特定するための情報を記憶するものである。
また、コントロールレジスタは、ワークレジスタへのデータ書き込み手順を規定する情報を記憶する。なお、ワークレジスタは、複数の情報を異なる記憶領域に分散して記憶する構成となっており、記憶領域毎に異なるレジスタ番号が付与されている。
レジスタ番号「００ｈ」及びレジスタ番号「０１ｈ」は、Ｉ２ＣＩ／Ｏエクスパンダ６１５の初期設定を行うためのモードレジスタに対応する。レジスタ番号「００ｈ」の記憶領域にはレジスタ名「ＭＯＤＥ１」が付与されている。また、レジスタ番号「０１ｈ」の記憶領域にはレジスタ名「ＭＯＤＥ２」が付与されている。レジスタ番号「００ｈ」及び「０１ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、Ｉ２ＣＩ／Ｏエクスパンダ６１５の初期設定が行われる。
なお、「ＭＯＤＥ２」のレジスタのビット３（ＯＣＨ）は、Ｉ２ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５に格納された演出制御データを演出装置に実際に反映させるタイミングを規定するパラメータである。本発明の第１の実施の形態では、図１８にて説明したように、「０」が設定されており、ストップコンディションを受信した時点で出力設定レジスタ６３５に格納された演出制御データを出力し、演出装置の出力状態を実際に制御するように設定されている。また、第４の実施の形態では、「ＭＯＤＥ２」のレジスタのビット３（ＯＣＨ）の値に「１」を設定し、返答信号（ＡＣＫ）を出力した時点で出力設定レジスタ６３５に格納された演出制御データを出力し、演出装置の出力状態を実際に制御するように設定される実施形態について説明する。
レジスタ番号「０２ｈ」〜「１１ｈ」（レジスタ名「ＰＷＭ０」〜「ＰＷＭ１５」）には、装飾装置６２０に含まれるＬＥＤなどの制御対象のパラメータが設定される。レジスタ番号「０２ｈ」〜「１１ｈ」の記憶領域のいずれかに値が書き込まれると、Ｉ２ＣＩ／Ｏエクスパンダ６１５に接続される発光装置（装飾装置６２０）を構成する１６個のＬＥＤのうち、値が書き込まれたレジスタ番号に対応するＬＥＤの輝度が、書き込まれた値に基づいて調整される。例えば、レジスタ番号「０２ｈ」の記憶領域に値が書き込まれた場合には、図１９に示すポート０に接続されたＬＥＤ０の輝度が調整される。
なお、Ｉ２ＣＩ／Ｏエクスパンダ６１５は、前述のように、モータやソレノイドといった可動物を制御することも可能である。Ｉ２ＣＩ／Ｏエクスパンダ６１５にソレノイドが接続される場合には、ソレノイドが接続されるポートに対応するレジスタ番号には、ソレノイドを通電させて作動させるか、通電せずに未作動の状態にするかを示す値が書き込まれる。また、Ｉ２ＣＩ／Ｏエクスパンダ６１５にモータが接続される場合には、モータが接続されるポートに対応するレジスタ番号には、モータの目標回転位置を示す値が書き込まれる。
レジスタ番号「１２ｈ」（レジスタ名「ＧＲＰＰＷＭ」）及びレジスタ番号「１３ｈ」（レジスタ名「ＧＲＰＦＲＥＱ」）には、制御対象全体の動作パターンなどを指定するパラメータが設定される。レジスタ番号「１２ｈ」及び「１３ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、ＬＥＤ（１６個のＬＥＤ）全体の点滅パターンが設定される。具体的には、レジスタ番号「１２ｈ」には、ＬＥＤ全体のオン・オフ比率であるデューティサイクルが設定され、レジスタ番号「１３ｈ」には、ＬＥＤ全体の点滅周期が設定される。
レジスタ番号「１４ｈ」（レジスタ名「ＬＥＤＯＵＴ０」）〜「１７ｈ」（レジスタ名「ＬＥＤＯＵＴ３」）には、各ポートで制御されるＬＥＤの出力状態が設定される。各レジスタには、それぞれ４つずつＬＥＤの出力状態を設定することが可能となっている。
レジスタ番号「１４ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、ＬＥＤ０〜ＬＥＤ３の出力状態が設定される。同様に、レジスタ番号「１５ｈ」の記憶領域にはＬＥＤ４〜ＬＥＤ７の出力状態、レジスタ番号「１６ｈ」の記憶領域にはＬＥＤ８〜ＬＥＤ１１の出力状態、レジスタ番号「１７ｈ」の記憶領域にはＬＥＤ１２〜ＬＥＤ１５の出力状態が設定される。
レジスタ番号「１８ｈ」〜「１Ａｈ」（レジスタ名「ＳＵＢＡＤＲ１」〜「ＳＵＢＡＤＲ３」）にはサブアドレスが設定される。レジスタ番号「１８ｈ」〜「１Ａｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、第１サブアドレス〜第３サブアドレスが設定される。
レジスタ番号「１Ｂｈ」（レジスタ名「ＡＬＬＣＡＬＬＡＤＲ」）にはすべての装飾制御装置６１０に対する指令を出力するためのオールコールアドレスが設定される。オールコールアドレスは、例えば、電源投入時などにすべての装飾制御装置６１０で初期化処理を実行する場合などに使用される。
図２５は、本発明の第１の実施の形態のマスタＩＣが接続線ＳＤＡ及び接続線ＳＣＬを介してデータを出力するスタート条件及びストップ条件の説明図である。
接続線ＳＣＬは、データの非送信時には信号レベルがＨＩＧＨになっている。マスタＩＣは、装飾制御装置６１０にデータを出力する際に、接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに変化させ、装飾制御装置６１０が接続線ＳＤＡのデータを取り込むためのストローブ信号として作用させる。
接続線ＳＤＡは、データの非送信時には信号レベルがＨＩＧＨになっており、接続線ＳＣＬのクロック信号に合わせて接続線ＳＤＡからデータが出力される。
マスタＩＣは、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることで、データの出力が開始することを示すスタート条件となる信号を出力する。
装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡ及び接続線ＳＣＬからスタート条件となる信号が入力されると、データの出力が開始されることを認識する。
マスタＩＣは、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＬＯＷからＨＩＧＨに変化させることで、データの出力が終了することを示すストップ条件となる信号を出力する。
装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５は、ストップ条件となる信号が入力されると、データの出力が終了することを認識する。本発明の第１の実施の形態では、前述のように、装飾制御装置６１０がストップ条件となる信号を受信すると、当該装飾制御装置６１０が制御する演出装置（装飾装置６２０）の制御を開始する。
図２６は、本発明の第１の実施の形態のマスタＩＣから出力されたデータが入力された装飾制御装置６１０が返答信号を出力するタイミングチャートである。
装飾制御装置６１０は、スタート条件が成立してから接続線ＳＣＬの信号レベルの変化回数を計数し、接続線ＳＣＬのクロック信号に合わせて接続線ＳＤＡから入力されるデータを取り込む。
そして、装飾制御装置６１０は、スタート条件が成立してから接続線ＳＣＬの信号レベルの変化回数が９回に達する直前に、返答信号をマスタＩＣに接続線ＳＤＡを介して出力する。換言すると、装飾制御装置６１０は、接続線ＳＤＡから８ビット目のデータを取り込んだ後に、接続線ＳＣＬの信号レベルがＨＩＧＨからＬＯＷに変化する契機に、当該接続線ＳＤＡを介して返答信号を出力する。
なお、図２６に示すように、データの受信に成功したことを示す返答信号（ＡＣＫの返答信号）はＬＯＷレベルによって示され、データの受信に失敗したことを示す返答信号（ＮＡＣＫの返答信号、図ではＡＣＫ出力なしに相当）はＨＩＧＨレベルによって示される。
また、マスタＩＣは、スタート条件が成立してから接続線ＳＣＬの信号レベルが８回変化すると、接続線ＳＤＡを解放することによって、装飾制御装置６１０から返答信号の入力を待機する。そして、マスタＩＣは、接続線ＳＤＡを解放したまま、接続線ＳＣＬの信号レベルを変化させて、装飾制御装置６１０からの返答信号を取り込む。
図２７は、本発明の第１の実施の形態のマスタＩＣが演出制御データを出力する場合の接続線ＳＤＡ及び接続線ＳＣＬの信号レベルのタイミングチャートである。
まず、マスタＩＣは、データの出力を開始する場合には、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることによって、スタート条件を示す信号を出力し、データの出力を開始することを装飾制御装置６１０に通知する。
次に、マスタＩＣは、合計７ビットからなる制御対象となる装飾制御装置６１０のスレーブアドレスを出力する。さらに、マスタＩＣは、読み出し要求である書き込み要求であるかを示す情報を８ビット目に出力する。
そして、マスタＩＣは、接続線ＳＣＬの信号レベルが９回目にＨＩＧＨになるときに、装飾制御装置６１０から返答信号が入力されるので、ＡＣＫの返答信号であれば接続線ＳＤＡの信号レベルがＬＯＷに変化し、ＮＡＣＫの返答信号であれば接続線ＳＤＡの信号レベルがＨＩＧＨに変化する。
次に、マスタＩＣは、アドレスデータの出力後、８の倍数となるビット数でデータを出力する。さらに、データの８ビット目を出力した後、ＡＣＫの返答信号が入力されるのを待ってデータの９ビット目を出力する。以降、８の倍数番目に相当するビットのデータを出力すると、ＡＣＫの返答信号が入力されるのを確認してから、（８の倍数＋１）番目のビットを出力し、全データが出力されるまで繰り返す。
なお、マスタＩＣは、データの８の倍数番目となるビットを出力した後、所定時間経過してもＡＣＫの返答信号が入力されない場合には、データの送信に失敗したものとみなして、再度スタート条件を送信する。次いで、接続線ＳＤＡを介して、再度アドレスデータを出力し、ＡＣＫの返答信号を確認しながら、もう一度、データを１ビット目から出力する。
また、マスタＩＣは、データの最後のビットのデータを出力した後、ＡＣＫの返答信号が入力されるのを待って、ストップ条件を示す信号を出力する。
なお、図２７では、スタート条件を示す信号を出力してからストップ条件を示す信号を出力するまでの間に、合計２４ビット（スレーブアドレス８ビット、データ１６ビット）のデータを出力しているが、送信するデータのサイズに応じて、２４ビット以上であってもよいし、２４ビット以下であってもよい。
図２８は、本発明の第１の実施の形態のマスタＩＣが、スレーブの個別アドレスを指定して装飾制御装置６１０に演出制御データを設定する場合において、マスタＩＣとＩ２ＣＩ／Ｏエクスパンダ６１５との間で送受信されるデータのフォーマットを説明する図である。
最初に出力される８ビットのデータ２８０１には、データ送信の対象となる装飾制御装置６１０のアドレス「Ａ０〜Ａ６」と、当該データが読み出し要求であるのか書き込み要求であるのかを示す１ビットのＲ／Ｗ識別データとが含まれる。アドレス「Ａ０〜Ａ６」のうち、「Ａ４〜Ａ６」は値「１１０」となる固定アドレス部であり、「Ａ０〜Ａ３」はＩ２ＣＩ／Ｏエクスパンダ６１５のＡ０〜Ａ３の端子に設定されている個別アドレスに相当する（図１９参照）。なお、データ２８０１は、図２７における「ＡＤＤＲＥＳＳ」及び「Ｒ／Ｗ」に対応するデータである。
次に出力される８ビットのデータ２８０２には、Ｉ２ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５（図１８参照）に割り当てられているコントロールレジスタへの設定データが含まれる。データ２８０２は、図２７において１番目に送信される「ＤＡＴＡ」に対応するデータである。
ここで、コントロールレジスタについて説明する。コントロールレジスタは８ビットからなり、上位３ビット「ＡＩ０〜ＡＩ２」が出力設定レジスタ６３５のワークレジスタへの書き込み又は読み出し方法を指定する自動書込パラメータであり、下位５ビット「Ｄ０〜Ｄ４」がワークレジスタにおけるアクセス開始位置（書き込みを開始する先頭位置、又は読み出しを開始する先頭位置）を指定するレジスタアドレスである。
自動書込パラメータは、マスタＩＣによって、レジスタアドレスが指定するアクセス開始位置の領域のみをアクセス（オートインクリメントを禁止）するのか、指定するアクセス開始位置の領域に隣接する領域も含んでアクセス（オートインクリメントを許可）するのかを指定するパラメータであり、具体的には「０００」、「１００」、「１０１」、「１１０」、「１１１」の何れかの値を設定することができる。
自動書込パラメータに「０００」の値を設定すると、オートインクリメントが禁止され、レジスタアドレスが指定するアクセス開始位置の領域のみをアクセスし、開始位置以外の領域はアクセスしない。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域のみがアクセスされ、他の記憶領域にはアクセスされない。すなわち、特定のレジスタアドレスの記憶領域の値のみを変更する場合に使用される。複数のレジスタアドレスの記憶領域の値を連続して変更する場合には、以下に示すように、オートインクリメントを許可することによって、アドレスの指定を省略することができる。
自動書込パラメータに「１００」の値を設定すると、オートインクリメントが許可され、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。そして、レジスタ番号が最終の「１Ｂｈ」となる記憶領域をアクセスした後は、レジスタ番号が「００ｈ」となる記憶領域をアクセスし、再度、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域（すなわち、すべての領域）を、繰り返しアクセスする。
自動書込パラメータに「１０１」の値を設定すると、自動書込パラメータに「１００」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。ただし、一旦、レジスタ番号が「１１ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「０２ｈ」となる記憶領域をアクセスし、以降、レジスタ番号が「０２ｈ」〜「１１ｈ」となる区間の記録領域（ＬＥＤの輝度調整に関する領域）を繰り返しアクセスする。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域を、順にアクセスする。そして、レジスタ番号が「１１ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「０２ｈ」→「０３ｈ」→・・→「１１ｈ」→「０２ｈ」→「０３ｈ」→・・となる領域を、繰り返しアクセスする。
自動書込パラメータに「１１０」の値を設定すると、自動書込パラメータに「１００」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。ただし、一旦、レジスタ番号が「１３ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「１２ｈ」となる記憶領域をアクセスし、以降、レジスタ番号が「１２ｈ」〜「１３ｈ」となる区間の記録領域（ＬＥＤの点滅周期に関する領域）を繰り返しアクセスする。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域を、順にアクセスする。そして、レジスタ番号が「１３ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「１２ｈ」→「１３ｈ」→「１２ｈ」→「１３ｈ」→・・となる領域を、繰り返しアクセスする。
自動書込パラメータに「１１１」の値を設定すると、自動書込パラメータに「１００」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。ただし、一旦、レジスタ番号が「１３ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「０２ｈ」となる記憶領域をアクセスし、以降、レジスタ番号が「０２ｈ」〜「１３ｈ」となる区間の記録領域（ＬＥＤの輝度及び点滅周期に関する領域）を繰り返しアクセスする。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域を、順にアクセスする。そして、レジスタ番号が「１３ｈ」となる記憶領域をアクセスした後は、レジスタ番号が「０２ｈ」→「０３ｈ」→・・→「１３ｈ」→「０２ｈ」→「０３ｈ」→・・となる領域を、繰り返しアクセスする。
ここで、図２８の説明に戻ると、コントロールレジスタの設定データ２８０２に続いて、ワークレジスタの設定データ２８０３が出力される。設定データ２８０３は、図２７において２番目以降に送信される「ＤＡＴＡ」に対応するデータである。
自動書込パラメータを「０００」とした場合には、設定データ２８０３は、レジスタアドレスが指定する１箇所の記憶領域を更新するための８ビットのデータとなる。自動書込パラメータを「０００」以外の値とした場合には、この設定データ２８０３は、レジスタアドレスが指定する記憶領域を先頭に、複数の領域を繰り返し更新するために必要な８の倍数となるビットのデータとなる。
図２９は、本発明の第１の実施の形態のマスタＩＣが、スレーブの個別アドレスを指定して装飾制御装置６１０に演出制御データを設定する場合において、マスタＩＣとＩ２ＣＩ／Ｏエクスパンダ６１５との間で送受信される演出制御データに具体的な数値を適用した図である。図２９では、オートインクリメントを禁止して、ワークレジスタの特定の記憶領域を１箇所だけを更新する演出制御データを示しており、具体的には、Ｉ２ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるＬＥＤの発光状態を更新する場合について説明する。
まず、最初に出力される８ビットのデータ２９０１には、送信先の装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５のスレーブアドレスを示す「１１０１１００」が割り当てられている。
次に出力される８ビットのデータ２９０２には、自動書込パラメータ、及びＬＥＤの出力データを設定するために割り当てられているＩ２ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５のコントロールレジスタに設定される値が含まれる。
ここでは、Ｉ２ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるＬＥＤの発光状態を設定するので、レジスタアドレスにはＬＥＤＯＵＴ０（アドレス＝１０１００）を指定することにする。
なお、自動書込パラメータには、オートインクリメントを禁止するために「０００」が指定されている。
次に、出力される８ビットのデータ２９０３には、送信先の装飾制御装置６１０によって制御される装飾装置６２０の発光態様を設定するデータが含まれる。具体的には、ＬＥＤＯＵＴ０レジスタに設定されるデータが割り当てられている。これにより、Ｉ２ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるＬＥＤの発光状態（点灯、消灯、点滅など）が指定され、指定された状態でＬＥＤが発光する。
このようにして、Ｉ２ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子のＬＥＤの発光状態が制御されるが、Ｉ２ＣＩ／Ｏエクスパンダ６１５の他のＰＯＲＴ端子（ＰＯＲＴ４〜ＰＯＲＴ１５）も、コントロールレジスタデータ２９０２の値を指定して、出力データ２９０３を設定することで個別に制御可能である。ＰＯＲＴ端子に、モータやソレノイドが接続されていても、同様に制御される。
図３０は、本発明の第１の実施の形態のマスタＩＣの演出制御データを送信する順序を説明する図である。図３０では、オートインクリメントを許可して、ワークレジスタのすべての記憶領域を更新する場合に、演出制御データに含まれる各データを送信する順序を規定している。
まず、マスタＩＣは、制御対象となる装飾制御装置６１０の個別アドレスを特定可能な８ビットのデータ（図２８のデータ２８０１と同一フォーマットのデータ）を送信する。
次に、マスタＩＣは、制御対象のＩ２ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５のコントロールレジスタに設定されるデータ（図２８のデータ２８０２と同一フォーマットのデータ）を送信する。図３０においては、オートインクリメントを許可してワークレジスタのすべての記憶領域を更新するため、自動書込パラメータには「１００」が指定され、書き込み又は読み出しの開始位置を指定するレジスタアドレスには、ワークレジスタの先頭領域となる「００ｈ」が指定される。
このため、コントロールレジスタ設定値を受信した後の制御対象となる装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５においては、レジスタ番号「００ｈ」の記憶領域（モードレジスタ１）が最初に更新されることになる。
次に、マスタＩＣは、コントロールレジスタ設定値の送信後、モードレジスタ１に書き込む値（合計８ビット）を送信する。Ｉ２ＣＩ／Ｏエクスパンダ６１５は、当該書き込み値を受信するとモードレジスタ１の値を更新し、レジスタ番号をインクリメントして次の「０１ｈ」の記憶領域（モードレジスタ２）を更新するための準備をする。
さらに、マスタＩＣは、モードレジスタ２に書き込む値（合計８ビット）を送信し、以降、レジスタ番号が「０２ｈ」〜「１Ｂｈ」となる残りの記憶領域のレジスタに対して、順に設定値を送信する。Ｉ２ＣＩ／Ｏエクスパンダ６１５は、当該書き込み値を受信する毎に対応するレジスタの値を更新し、レジスタ番号をインクリメントして次の記憶領域を更新するための準備を繰り返すことで、ワークレジスタに割り当てられた「００ｈ」〜「１Ｂｈ」のすべてのレジスタの値が更新される。
なお、Ｉ２ＣＩ／Ｏエクスパンダ６１５は、ワークレジスタの最終となる「１Ｂｈ」の記憶領域を更新すると、レジスタ番号を「００ｈ」に変更して、モードレジスタ１の更新を待つ状態となる。
図３１は、本発明の第１の実施の形態のマスタＩＣがＩ２ＣＩ／Ｏエクスパンダ６１５を初期化する場合に、マスタＩＣからＩ２ＣＩ／Ｏエクスパンダ６１５に送信される初期化指示データのフォーマットを説明する図である。
演出制御装置５５０のＣＰＵ５５１がマスタＩＣに対して装飾制御装置６１０の初期化を行うように指示すると、マスタＩＣは、配下に接続されているすべての装飾制御装置６１０に初期化指示データを送信する。
最初に出力される８ビットのデータ３１０１には、図２９に示す固定アドレス「１１０」と、共通アドレスであるリセットアドレス「１０１１」（図２３参照）とが含まれる。なお、このデータ３１０１は、図２７における「ＡＤＤＲＥＳＳ」に対応するものであり、「Ｒ／Ｗ」のビットには、書き込みを示す「０」が設定される。
次に出力される８ビットのデータ３１０２には、第１所定値「１０１００１０１」が設定され、次に出力される８ビットのデータ３１０３には、第２所定値「０１０１１０１０」が設定される。なお、データ３１０２は、図２７において１番目に送信される「ＤＡＴＡ」に対応し、データ３１０３は、図２７において２番目に送信される「ＤＡＴＡ」に対応する。
マスタＩＣに接続されるすべてのＩ２ＣＩ／Ｏエクスパンダ６１５は、リセットアドレス、第１所定値、及び第２所定値から構成される初期化指示データを受信すると、自身の初期化を行う。
リセットアドレスの出力後に、さらに第１所定値及び第２所定値の両方を出力するようにした理由は、マスタＩＣがリセットアドレス「１０１１」を送信していないにもかかわらず、ノイズなどの影響によってＩ２ＣＩ／Ｏエクスパンダ６１５が誤ってリセットアドレス「１０１１」を取り込むことによって、誤ったタイミングで初期化が実行されることを防止するためである。
また、リセットアドレスは、個別アドレスとは異なって、すべて（換言すれば複数）のＩ２ＣＩ／Ｏエクスパンダ６１５に共通なアドレスである。そのため、リセットアドレスを含んだ初期化指示データを１回送信するだけで、すべて（複数）のＩ２ＣＩ／Ｏエクスパンダ６１５を選択して初期化することになるので、Ｉ２ＣＩ／Ｏエクスパンダ６１５を個別に選択して初期化を指示する方法と比較すると、高速に初期化を指示することが可能となる。
なお、図３１では、第１所定値と第２所定値とを異なる値としたが、同じ値であってもよい。また、第１所定値及び第２所定値のいずれかが１回送信されるようにしてもよい。
図３２は、本発明の第１の実施の形態の第１マスタＩＣ５７０ａの異常判定テーブル３２００を説明する図である。
異常判定テーブル３２００は、演出制御装置５５０のＲＡＭ５５３に格納される。異常判定テーブル３２００は、演出制御装置５５０の第１マスタＩＣ５７０ａと、当該第１マスタＩＣ５７０ａに接続されるＩ２ＣＩ／Ｏエクスパンダ６１５との接続状態を監視するために設けられている。異常判定テーブル３２００は、接続状態に応じて、各Ｉ２ＣＩ／Ｏエクスパンダ６１５に対応した情報が格納される。
異常判定テーブル３２００は、Ｉ／Ｏエクスパンダアドレス３２０１、スレーブアドレス３２０２、エラーカウンタ３２０３、比較値３２０４、及びエラーフラグ３２０５を含む。
Ｉ／Ｏエクスパンダアドレス３２０１には、第１マスタＩＣ５７０ａに接続されるＩ２ＣＩ／Ｏエクスパンダ６１５のＡ０〜Ａ３の端子に設定されているアドレス（図１９参照）に対応している。
スレーブアドレス３２０２には、図２３に示したＩ２ＣＩ／Ｏエクスパンダアドレステーブル２３００に登録されているスレーブアドレスが登録される。
エラーカウンタ３２０３は、第１マスタＩＣ５７０ａからＩ２ＣＩ／Ｏエクスパンダ６１５に演出制御データを送信し、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５からＡＣＫを２回連続して受信できなかった場合にインクリメントされる。
比較値３２０４には、Ｉ２ＣＩ／Ｏエクスパンダ６１５に障害が発生しているか否かを判定するために、エラーカウンタ３２０３の値と比較するための値が登録される。なお、比較値３２０４の値は、制御対象の演出装置の種類に応じて設定してもよい。
エラーフラグ３２０５には、当該エントリのＩ２ＣＩ／Ｏエクスパンダ６１５との接続状態に異常が発生したか否かを示すエラーフラグが登録される。
Ｉ２ＣＩ／Ｏエクスパンダ６１５に障害が発生しているか否かを判定する方法について具体的に説明すると、エラーカウンタ３２０３の値が、比較値３２０４に設定された所定値に達した場合、エラーフラグ３２０５に「ＯＮ」が設定され、当該エントリに対応するＩ２ＣＩ／Ｏエクスパンダ６１５に障害が発生したことが登録される。
本発明の第１の実施の形態では、後述するように、演出制御データの出力処理（図３７参照）は、ＶＤＰ割込（約３３．３ｍｓ周期）に同期して実行されるようにしている。
前述したように、第１マスタＩＣ５７０ａからＩ２ＣＩ／Ｏエクスパンダ６１５への２回目の演出制御データの送信に対して、Ｉ２ＣＩ／Ｏエクスパンダ６１５からのＡＣＫが受信できなければ、エラーカウンタ３００３がインクリメントされる。
したがって、異常が発生している場合には、データ出力処理の実行周期が３３．３ｍｓで、比較値３００４が「３００」であるので、３３．３ｍｓ×３００≒１０ｓでＩ２ＣＩ／Ｏエクスパンダ６１５に関する異常が発生したことを検出する。
図３３は、本発明の第１の実施の形態の第２マスタＩＣ５７０ｂの異常判定テーブル３３００を説明する図である。
第２マスタＩＣ５７０ｂの異常判定テーブル３３００は、第１マスタＩＣ５７０ａの異常判定テーブル３２００と同様に、演出制御装置５５０のＲＡＭ５５３に格納される。異常判定テーブル３３００は、演出制御装置５５０の第２マスタＩＣ５７０ｂと、当該第２マスタＩＣ５７０ｂに接続されるＩ２ＣＩ／Ｏエクスパンダ６１５との接続状態を監視するために設けられている。異常判定テーブル３３００は、接続状態に応じて、各Ｉ２ＣＩ／Ｏエクスパンダ６１５に対応した情報が格納される。また、異常判定テーブル３３００の構成は、第１マスタＩＣ５７０ａの異常判定テーブル３２００と同じ構成である。
本発明の第１の実施の形態では、第１マスタＩＣ５７０ａと第２マスタＩＣ５７０ｂの両方に接続される装飾制御装置６１０が存在しないため、制御対象の各装飾制御装置６１０のＩ／ＯエクスパンダアドレスがマスタＩＣごとに設定される。したがって、図３２及び図３３には、同じ値のＩ／Ｏエクスパンダアドレスが設定されている。なお、Ｉ／Ｏエクスパンダアドレスには一つのアドレスのみ設定可能であるため、一つの装飾制御装置６１０を複数のマスタＩＣが制御する場合には共通のアドレスを設定する必要がある。
本発明の第１の実施の形態のマスタＩＣには、デバイスの動作を構成し、シリアルデータを送受信するために使用される複数のレジスタが備えられている。図１１及び図１２に示したコマンドレジスタ（ＲＥＧ）５８１は、このようなレジスタの一つであり、接続された装飾制御装置６１０にスタートコンディションやストップコンディションを出力することなどを指示する。
演出制御装置５５０は、マスタＩＣを介して装飾制御装置（スレーブ）６１０に演出指示を送信し、各種演出処理を実行する。図３４には各スレーブを初期化する手順、図３５には各スレーブに演出制御データを送信する手順の概要を示す。
図３４は、本発明の第１の実施の形態の各装飾制御装置（スレーブ）を初期化（リセット）時にＣＰＵ５５１とマスタＩＣ（第１マスタＩＣ５７０ａ又は第２マスタＩＣ５７０ｂ）との間で送受信される情報を説明する図である。
演出制御装置５５０のＣＰＵ５５１は、スレーブ初期化開始処理が開始されると、コマンドＲＥＧ５８１のスタートコンディション（ＳＴＡ）及びストップコンディション（ＳＴＯ）の実行を指示するビットに“１”を設定する（３４０１）。
マスタＩＣは、コマンドＲＥＧ５８１に設定された情報（ＳＴＯ、ＳＴＡ）に従って、制御対象の各装飾制御装置（スレーブ）６１０に対し、まず先にストップコンディションを出力し、次いでスタートコンディションを出力する（３４１１）。ストップコンディションを出力することによってデータの送信が完了した旨を各スレーブに通知し、その後、スタートコンディションを出力することによって、各スレーブにおいてコマンドの入力を受け付ける準備を完了させる。
マスタＩＣは、スタートコンディションを出力すると、ＣＰＵ５５１に割込信号（ＩＮＴ）を入力して割込みを発生させる。割込みが発生したＣＰＵ５５１は、送信指示データの送信再開処理（１）を開始する（３４０２）。送信指示データの送信再開処理（１）では、出力用バッファ５７２にリセット用アドレスを設定する。リセット用アドレスは、各スレーブをリセットするためにあらかじめ定められている固定アドレスである。このとき、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯには“０”が設定される。
マスタＩＣは、出力用バッファ５７２に設定されたリセット用アドレスに対し、所定のデータ（リセット指令）を出力する（３４１２）。リセット指令は、図３１にて説明した第１所定値（データ３１０２）及び第２所定値（データ３１０３）に対応する。
マスタＩＣは、リセット用アドレスを出力すると、ＣＰＵ５５１に割込信号を入力して割込みを発生させる。割込みが発生したＣＰＵ５５１は、送信指示データの送信再開処理（２）を開始する（３４０３）。送信指示データの送信再開処理（２）では、出力用バッファ５７２にリセット指令の前半の値を設定する。リセット指令の前半の値は、図３１にて説明した第１所定値（データ３１０２）に対応する。このとき、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯには“０”が設定される。マスタＩＣは、出力用バッファ５７２に設定されたリセット指令の前半の値を出力する（３４１３）。
その後、マスタＩＣは、リセット指令の前半の値を出力すると、ＣＰＵ５５１に割込信号を入力して割込みを発生させる。割込みが発生したＣＰＵ５５１は、送信指示データの送信再開処理（３）を開始し（３４０４）、出力用バッファ５７２にリセット指令の後半の値を設定する。このとき、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯには“０”が設定される。マスタＩＣは、出力用バッファ５７２に設定されたリセット指令の後半の値を出力する（３４１４）。リセット指令の後半の値は、図３１にて説明した第２所定値（データ３１０３）に対応する。
さらに、マスタＩＣは、リセット指令の後半の値を出力すると、ＣＰＵ５５１に割込信号を入力して割込みを発生させる。割込みが発生したＣＰＵ５５１は、送信指示データの送信再開処理（４）を開始し（３４０５）、コマンドＲＥＧ５８１のＳＴＡに“０”、ＳＴＯに“１”が設定し、マスタＩＣにストップコンディションの出力を指示する。
マスタＩＣは、コマンドＲＥＧ５８１に設定された情報に従って、各スレーブにストップコンディションを出力する（３４１５）。
以上の処理によって、各スレーブが初期化される。なお、初期化に失敗した場合には（３４０６）、ステップ３４０２から処理を再開する。
図３５は、本発明の第１の実施の形態の各装飾制御装置（スレーブ）に演出制御データを送信する際にＣＰＵ５５１とマスタＩＣ（第１マスタＩＣ５７０ａ又は第２マスタＩＣ５７０ｂ）との間で送受信される情報を説明する図である。
演出制御装置５５０のＣＰＵ５５１は、演出制御を行う場合に、まず、コマンドＲＥＧ５８１のスタートコンディション（ＳＴＡ）及びストップコンディション（ＳＴＯ）の実行を指示するビットに“１”を設定する（３５０１）。
マスタＩＣは、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯに設定された値（“１”）に基づいて、各スレーブにストップコンディションを出力し、その後、スタートコンディションを出力する（３５１１）。
そして、マスタＩＣは、スタートコンディションを各スレーブに出力すると、各スレーブで演出制御データを受信する準備が整うため、ＣＰＵ５５１に割込信号を入力して割込みを発生させる。割込みが発生したＣＰＵ５５１は、出力用バッファ５７２に制御対象のスレーブのアドレス及び制御内容を示す演出制御データを設定する（３５０２）。このとき、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯには“０”を設定する。
マスタＩＣは、出力用バッファ５７２に設定されたアドレス及び演出制御データを各スレーブに出力する（３５１２）。このとき、出力されたアドレスに対応するスレーブは、受信した演出制御データに基づいて演出処理を実行する。
そして、マスタＩＣは、アドレス及び演出制御データを各スレーブに出力すると、ＣＰＵ５５１に割込信号を入力して割込みを発生させる。割込みが発生したＣＰＵ５５１は、コマンドＲＥＧ５８１のＳＴＡに“１”、ＳＴＯに“０”を設定する（３５０３）。その後、マスタＩＣは、再度スタートコンディションを出力する、いわゆるリスタートコンディションを出力する（３５１３）。
続いて、ＣＰＵ５５１及びマスタＩＣは、別のアドレスを指定して同様の処理を行う（３５０４、３５１４、３５０５、３５１５）。ＣＰＵ５５１によって最後のｎ個めのスレーブに対する演出制御データの出力が完了し（３５０６）、さらに、マスタＩＣが演出制御データを対応するスレーブに出力すると（３５１６）、全データの出力が完了したため、ストップコンディションを出力する。具体的には、マスタＩＣが最終のスレーブに演出制御データを出力完了したときに、割込信号を入力してＣＰＵ５５１に割込みを発生させ、割込みが発生したＣＰＵ５５１は、コマンドＲＥＧ５８１のＳＴＡに“０”、ＳＴＯに“１”を設定し（３５０７）、その後、マスタＩＣがストップコンディションを出力する（３５１７）。
なお、本発明の第１の実施の形態では、ストップコンディションを出力することによって、演出装置の演出態様を更新するように構成しているが、後述する第４の実施の形態では、返答信号（ＡＣＫ）送信時に演出装置の演出態様を更新するように構成している例について説明する。
図３６は、本発明の第１の実施の形態の演出制御装置５５０からマスタＩＣ（第１マスタＩＣ５７０ａ又は第２マスタＩＣ５７０ｂ）に演出制御データを送信する段階を説明する図である。
演出制御装置５５０のＣＰＵ５５１は、後述するスレーブ出力データ編集処理が実行されると、ＲＡＭ５５３に出力データ準備領域を確保し、出力データ準備領域に各スレーブに対する演出制御データを格納する。
また、出力データ準備領域は、スレーブ毎にさらに領域が分割され、各スレーブに対応するアドレス及び演出内容に対応する演出制御データが格納される。具体的には、アドレスは図３０に示した送信順序１のデータに対応し、演出制御データは図３０に示した送信順序２から３０までのデータに対応する。
さらに、ＣＰＵ５５１は、未送信の演出制御データが上書きされないように、出力データ退避領域をさらにＲＡＭ５５３に確保し、スレーブ出力データ退避処理によって出力データ準備領域に記憶されたデータを出力データ退避領域に退避させる。その後、退避されたデータは所定のタイミングでマスタＩＣの出力用バッファ５７２に設定される。
なお、出力データ準備領域及び出力データ退避領域はマスタＩＣごとにＲＡＭ５５３に確保され、本発明の第１の実施の形態では、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂに対応した領域がそれぞれ確保される。
図３７は、本発明の第１の実施の形態の演出制御装置５５０による処理の手順を示すフローチャートである。本処理は、演出制御装置５５０のＣＰＵ５５１によって実行される処理である。
演出制御装置５５０は、演出制御装置５５０に電源が投入されると、まずステップ３７０１〜３７０６の処理を実行する。そして、ＶＤＰ５５６から画像更新周期と同期する同期信号（例えば、３３．３ｍｓ秒周期の同期信号）が割込信号としてＣＰＵ５５１に入力されるたびにステップ３７０７の演出制御定期処理を繰り返し実行する。
まず、演出制御装置５５０は、演出制御装置５５０のＲＡＭ５５３の初期化などを含む初期化処理を実行する（３７０１）。このとき、後述する第１マスタＩＣ５７０ａに関する初期化段階番号と、第２マスタＩＣ５７０ｂに関する初期化段階番号とを、ともに“０”に設定しておく。
そして、演出制御装置５５０は、出力Ｉ／Ｆ５５８ａとＮＯＲゲート回路５６１を介してリセットパルスを第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂに入力し、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂをハード的に初期化する（３７０２）。
続いて、演出制御装置５５０は、第１マスタＩＣ５７０ａに接続されたすべての装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５を初期化するために、第１マスタＩＣ５７０ａから初期化指示データを出力する第１マスタＩＣ５７０ａ側スレーブ初期化開始処理を実行する（３７０３）。同様に、第２マスタＩＣ５７０ｂに接続されたすべての装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５を初期化するために、第２マスタＩＣ５７０ｂから初期化指示データを出力する第２マスタＩＣ５７０ｂ側スレーブ初期化開始処理を実行する（３７０４）。スレーブ初期化開始処理の詳細については、図３８にて説明する。
さらに、演出制御装置５５０は、第１マスタＩＣ５７０に関する初期化段階番号と、第２マスタＩＣ５７０ｂに関する初期化段階番号とが、ともに“０”になるまで待機する（３７０５）。初期化段階番号とは、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂの各々に関して初期化処理の進捗を示す番号であり、電源投入直後に演出制御装置５５０が起動した直後では“０”となっているが、初期化処理が開始されると、段階を追って“１”から“４”まで１つずつインクリメントされ、初期化処理が完了すると、再度、“０”に戻されるものである。なお、図４２にて説明する初期化指示データの送信再開処理において、設定されている初期化段階番号の値に対応する処理が順次実行される。
すべてのマスタ及びスレーブの初期化が完了すると、演出制御装置５５０は、ＶＤＰ５５６から画像更新周期と同期する同期信号（ＶＤＰ割込）の受け入れ、及びタイマ割り込みの受け入れを許可する（３７０６）。
その後、演出制御装置５５０は、ＶＤＰ割込が発生するたびに実行される演出制御定期処理が実行される（３７０７）。演出制御定期処理については、図３９にて詳細を後述する。
図３８は、本発明の第１の実施の形態の第１マスタＩＣ５７０ａ側のスレーブ初期化開始処理及び第２マスタＩＣ５７０ｂ側のスレーブ初期化開始処理の手順を示すフローチャートである。
第１マスタＩＣ５７０ａ側のスレーブ初期化開始処理は、図３７のステップ３７０３及び演出制御定期処理（図３９）のステップ３９２３の処理で実行される。また、第２マスタＩＣ５７０ｂ側のスレーブ初期化開始処理は、同じくステップ３７０４及びステップ３９２７の処理で実行される。
第１マスタＩＣ５７０ａ側の初期化開始処理では、まず、演出制御装置５５０のＣＰＵ５５１は、マスタ割込み及びタイムアウト割込みを禁止する（３８０１）。そして、初期化対象のマスタに第１マスタＩＣ５７０ａを選択する（３８０２）。
また、第２マスタＩＣ５７０ｂ側のスレーブ初期化開始処理では、第１マスタＩＣ５７０ａ側スレーブ初期化開始処理と同様に、ＣＰＵ５５１は、マスタ割込み及びタイムアウト割込みを禁止する（３８１１）。そして、初期化対象のマスタに第２マスタＩＣ５７０ｂを選択する（３８１２）。
以降の処理では、第１マスタＩＣ５７０ａ側スレーブ初期化開始処理及び第２マスタＩＣ５７０ｂ側スレーブ初期化開始処理について、選択されたマスタに対して共通の処理が実行される。
ＣＰＵ５５１は、選択されたマスタの初期化段階番号に“１”を設定する（３８０３）。さらに、選択したマスタに関する監視タイマを設定し（３８０４）、タイムアウトの監視を開始する（３８０５）。
ＣＰＵ５５１は、選択されたマスタのコマンドＲＥＧ５８１に対し、ＳＴＡに“１”、ＳＴＯに“１”、ＳＩに“０”、及びＭＯＤＥに“０”を設定する（３８０６）。
ＳＴＡは、前述したように、スタートコンディションの出力を指示するためのビットであり、ＳＴＯは、ストップコンディションの出力を指示するためのビットである。各ビットに“１”が設定されると、マスタＩＣによって対応する信号が出力される。ステップ３８０６の処理では、スタートコンディション及びストップコンディションの両方の信号が出力される。
ＳＩは、前述のマスタ割込みの発生を報知するためのビットであり、“１”が設定されている場合にはマスタＩＣからＣＰＵ５５１に割込みの発生が要求された状態となり、このビットが“０”に変更されるまで、割込みを発生させたマスタＩＣは、処理を待機する状態となる。そして、ＣＰＵ５５１によって、このビットに“０”を設定すると、ＣＰＵ５５１に発生している割込みが解除され、処理を待機していたマスタＩＣは、次に行われるべき処理を再開する。ステップ３８０６の処理では、“０”が設定されているため、割込みの発生が解除されて、処理を待機していたマスタＩＣが動作を再開する。
ＭＯＤＥは、データを送信するモードを指定するためのビットであり、“１”が設定されている場合には「バッファモード」、“０”が設定されている場合には「バイトモード」が指定される。ステップ３８０６の処理では、“０”が設定されているため、バイトモードでデータがやり取りされる。
その後、ＣＰＵ５５１は、マスタ割込み及びタイムアウト割込みを許可し（３８０７）、呼び出し元に復帰する。
図３９は、本発明の第１の実施の形態の演出制御定期処理の手順を示すフローチャートである。
演出制御定期処理は、図３７のステップ３７０７で実行される処理であり、ＶＤＰ割込が発生するたびに、各マスタから各スレーブ（Ｉ２ＣＩ／Ｏエクスパンダ６１５）に送信する演出制御データを編集し、当該演出制御データを送信するための処理である。
演出制御装置５５０のＣＰＵ５５１は、まず、表示装置５３に画像を表示するために、ＶＤＰ５５６に画像を表示させる指令となるデータを出力する（３９０１）。さらに、スピーカ３０から遊技状態に応じた音を出力させるために、音制御データを音ＬＳＩ５５７に出力する。音ＬＳＩ５５７は、入力された音制御データに基づいてスピーカ３０から音を出力させる（３９０２）。
さらに、ＣＰＵ５５１は、図３６にて説明したように、ＲＡＭ５５３上に格納された演出制御データを上書きされないように退避するスレーブ出力データ退避処理を実行する（３９０３）。退避領域に退避された出力データは、前述したように、所定のタイミングでマスタＩＣに設定される。
続いて、ＣＰＵ５５１は、マスタ割込み及びタイムアウト割込みを禁止する（３９０４）。次に、第１マスタＩＣ５７０ａに対応する更新段階番号を“０”に設定する（３９０５）。さらに、第１マスタＩＣ５７０ａの監視タイマを設定し（３９０６）、タイムアウトの監視処理を開始する（３９０７）。更新段階番号とは、演出制御データによって演出装置の演出態様が更新された段階を示す番号であり、マスタＩＣ毎に設定される。更新段階番号は、演出制御装置５５０のＲＡＭ５５３に記憶される。
さらに、ＣＰＵ５５１は、第１マスタＩＣ５７０ａのコマンドＲＥＧ５８１に対し、ＳＴＡに“１”、ＳＴＯに“１”、ＳＩに“０”、及びＭＯＤＥに“１”を設定する（３９０８）。ステップ３９０８の処理では、ＭＯＤＥに“１”が設定されるため、バッファモードでデータが送受信される。
また、第２マスタＩＣ５７０ｂについても同様に、ＣＰＵ５５１は、第２マスタＩＣ５７０ｂの更新段階番号を“０”に設定する（３９０９）。さらに、監視タイマを設定し（３９１０）、タイムアウトの監視処理を開始する（３９１１）。さらに、第２マスタＩＣ５７０ｂのコマンドＲＥＧ５８１に対し、ＳＴＡに“１”、ＳＴＯに“１”、ＳＩに“０”、及びＭＯＤＥに“１”を設定する（３９１２）。
ＣＰＵ５５１は、各マスタの先頭のスレーブ（装飾制御装置６１０）を選択する（３９１３）。各マスタＩＣには、演出制御データを送信するスレーブの順序があらかじめ設定されている。ステップ３９１０の処理で当該順序の先頭のスレーブを設定し、後述する演出制御データの送信再開処理において、第１マスタＩＣ５７０ａに接続される各スレーブに演出制御データを順次送信する。そして、選択された各スレーブへの出力データを準備する（３９１４）。
さらに、ＣＰＵ５５１は、全マスタＩＣのリトライカウンタを０に設定する（３９１５）。リトライカウンタとは、各マスタに演出制御データを送信する場合において、送信失敗時にインクリメントされるカウンタである。リトライカウンタが所定の数値よりも大きくなった場合には何らかの障害が発生したものと判断することができる。その後、マスタ割込み及びタイムアウト割込みを許可する（３９１６）。
続いて、ＣＰＵ５５１は、ＶＤＰ５５６に次に出力されるデータを編集し（３９１７）、さらに、音ＬＳＩ５５７に出力されるスピーカ関連データを編集する（３９１８）。
さらに、演出制御装置５５０は、発光体を制御する装飾制御装置６１０に送信するための演出制御データを編集するスレーブ出力データ編集処理を実行する（３９１９）。スレーブ出力データ編集処理では、図３６で説明したように、各スレーブの演出制御データを生成し、ＲＡＭ５５３上に確保された出力データ準備領域に格納する。
次に、演出制御装置５５０は、図３２に示した異常判定テーブル３２００を参照し、第１マスタＩＣ５７０ａに接続された発光制御スレーブに関するエラー判定処理を実行する（３９２０）。
エラー判定処理では、演出制御装置５５０が、異常判定テーブル３２００の発光制御スレーブに対応するエントリのエラーフラグ３２０５がすべて「ＯＮ」となっているか否か、つまりすべての発光制御スレーブでエラーが発生しているか否かを判定する。言い換えれば、エラーフラグ３２０５が「ＯＦＦ」となっている発光制御スレーブが少なくとも１つ以上あるか否かを判定する。このエラー判定処理によって、すべての発光制御スレーブでエラーが発生していると判定された場合には、第１マスタＩＣ５７０ａ及び第１マスタＩＣ５７０ａに接続されたすべての発光制御スレーブのリセットする条件が成立したものとされる。
演出制御装置５５０は、ステップ３９２０のエラー判定処理の結果に基づいてリセット条件が成立しているか否かを判定する（３９２１）。前述のように、ステップ３９２０のエラー判定処理の時点ですべての発光制御スレーブのエラーフラグ３２０５が「ＯＮ」になっている場合には、リセット条件が成立したと判定される。
演出制御装置５５０は、リセット条件が成立したと判定された場合には（３９２１の結果が「Ｙ」）、第１マスタＩＣ５７０ａを初期化し（３９２２）、第１マスタＩＣ５７０ａに接続されるすべてのＩ２ＣＩ／Ｏエクスパンダ６１５（装飾制御装置６１０）に対して同時に初期化指示データを出力する第１マスタＩＣ側スレーブ初期化開始処理を実行する（３９２３）。
このように、リセット条件が成立したと判定された場合には、ステップ３７１７の処理で、第１マスタＩＣ５７０ａに接続されるすべてのＩ２ＣＩ／Ｏエクスパンダ６１５に対して、同時に初期化を指示する。すなわち、すべてのＩ２ＣＩ／Ｏエクスパンダ６１５を同時に選択して初期化することになるので、Ｉ２ＣＩ／Ｏエクスパンダ６１５を個別に選択して初期化を指示する方法と比較すると、高速に初期化を行うことが可能となり、Ｉ２ＣＩ／Ｏエクスパンダ６１５を正常な状態へ迅速に復帰させることができる。このとき、ＣＰＵ５５１がバス５６３を介してリセットＲＥＧ５７３に初期化指示情報を書き込むことにより、第１マスタＩＣ５７０ａをソフト的にリセットする。
なお、ステップ３９２１の処理でリセット条件成立とみなされた場合は、第１マスタＩＣ５７０ａにおいて異常が発生している可能性があるので、ステップ３７２２の処理で第１マスタＩＣ５７０ａも初期化するようにしている。
第１マスタＩＣ５７０ａは、ＣＰＵ５５１からの指令によって、接続線ＳＤＡとＳＣＬの信号レベルを制御する信号レベル制御手段として機能しているので、すべての発光制御装置にてデータ送信に関する異常が発生している場合には、第１マスタＩＣ５７０ａ自身に異常が発生していることも考えられる。
そのため、すべての装飾制御装置６１０にてデータ送信に関する異常が発生している場合には、念のために、ＣＰＵ５５１（演算処理手段）により第１マスタＩＣ５７０ａが初期化される。これにより、第１マスタＩＣ５７０ａで異常が発生している場合であっても確実に第１マスタＩＣ５７０ａを制御可能にすることができる。
さらに、演出制御装置５５０は、第２マスタＩＣ５７０ｂについても同様に、エラー判定処理を実行し（３９２４）、リセット条件が成立しているか否かを判定する（３９２５）。そして、リセット条件が成立している場合には、第２マスタＩＣ５７０ｂをリセットし（３９２６）、第２マスタＩＣ５７０ｂに接続されたスレーブを初期化する第２マスタＩＣ側スレーブ初期化開始処理を実行する（３９２７）。その後、図３７に示した処理に復帰し、ＶＤＰ５５６から同期信号がＣＰＵ５５１に入力されるまで待機する。
このように、図３７から図３９に示した処理では、表示装置５３の画像を更新する周期と同期して、演出制御装置５５０の第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂから装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５に演出制御データを送信する。そして、Ｉ２ＣＩ／Ｏエクスパンダ６１５は、受信した演出制御データに基づいて装飾装置６２０を制御するため、表示装置５３における演出と装飾装置６２０における演出とが調和し、遊技者に違和感を与えないので、興趣を高めることができる。
また、表示装置５３の画像を更新する周期と同期して第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂから送信された演出制御データが装飾制御装置６１０で受信されると、その都度、Ｉ２ＣＩ／Ｏエクスパンダ６１５によってワークレジスタ（図２４参照）の値が更新される。そのため、毎回ワークレジスタの値が最新の状態に更新されるので、ノイズ等でワークレジスタの値が破壊されても、正常な値に復帰することが可能である。
また、表示装置５３の画像を更新する周期と同期して、ステップ３９２０及びステップ３９２４でエラー判定処理を実行するので、エラーを判定する頻度を適切に設定することができる。すなわち、エラー判定処理の実行頻度が多すぎると、演出制御装置５５０のＣＰＵ５５１の処理負荷が増大し、逆に、エラー判定処理の実行頻度が少なすぎると、異常の発生を適切なタイミングで検出できなくなる。表示装置５３の画像を更新する周期と同期させてエラー判定を行うことによって、適切なタイミングでエラーを検出することが可能となり、各処理における不具合の発生に対して適切に対応することができる。
図４０は、本発明の第１の実施の形態の第１マスタＩＣ５７０ａ側の送信中断割込み発生時及びタイムアウト割込み発生時の処理の手順を示すフローチャートである。
送信中断割込みは、いわゆるマスタ割込みであり、中断時の状態に応じて処理が実行される。また、タイムアウト割込みは、監視タイマ回路５６２に設定した監視タイマがタイムアップした場合に発生する割り込みであり、第１マスタＩＣ５７０ａによる送信処理が所定時間内に完了していないことを監視するためのものである。タイムアウト割込み発生時には第１マスタＩＣ５７０ａを初期化する。
ＣＰＵ５５１は、まず、第１マスタＩＣ５７０ａからのマスタ割込みが発生した場合には、監視タイマ回路５６２の監視タイマの更新を停止して、第１マスタＩＣ５７０ａに関するタイムアウトの監視を終了する（４００１）。さらに、第１マスタＩＣ５７０ａのステータスコードが「復旧」に該当するか否かを確認する（４００２）。ステータスコードはマスタＩＣの状態を示す値であり、ステータスレジスタ（ＲＥＧ）５８２に設定されている。ステップ４００２の処理では、図４４にて後述する送信処理継続判定表４４００を参照して、設定されているステータスコードが“７０ｈ”又は“７８ｈ”の場合には、「復旧」に該当するものとして判定される。ステータスコードが「復旧」に該当する場合には、接続線ＳＤＡ又は接続線ＳＣＬが第１マスタＩＣ５７０ａ又は第１マスタＩＣ５７０ａに接続されるスレーブ（Ｉ２ＣＩ／Ｏエクスパンダ６１５）によって占有され、解除できない状態になっている。
ＣＰＵ５５１は、第１マスタＩＣ５７０ａのステータスコードが「復旧」に該当するか否かを判定する（４００３）。そして、該当しない場合には（４００３の結果が「Ｎ」）、第１マスタＩＣ５７０ａの初期化段階番号及び更新段階番号を取得する（４００４）。
ＣＰＵ５５１は、初期化対象のマスタＩＣの初期化段階番号が“０”であるか否かを判定する（４００５）。初期化段階番号が“０”の場合とは、初期化処理が実行中でない状態であることを示している。すなわち、初期化段階番号が“０”以外の場合には初期化処理が実行中であることを示している。
ＣＰＵ５５１は、初期化対象のマスタＩＣの初期化段階番号が“０”でない場合には（４００５の結果が「Ｎ」）、前述のように、初期化処理中であるため、初期化指示データの送信再開処理を実行する（４００６）。初期化指示データの送信再開処理の詳細については、図４２にて後述する。
一方、ＣＰＵ５５１は、初期化対象のマスタＩＣの初期化段階番号が“０”の場合には（４００５の結果が「Ｙ」）、初期化処理を既に終えており、演出制御データを送信している途中であるため、演出制御データの送信再開処理を実行する（４００７）。演出制御データの送信再開処理の詳細については、図４３にて後述する。
また、ＣＰＵ５５１は、ステップ４００３の分岐にて、第１マスタＩＣ５７０ａのステータスコードが「復旧」に該当すると判定した場合には（４００３の結果が「Ｙ」）、第１マスタＩＣ５７０ａをソフトリセットし（４０１１）、次いで、第１マスタＩＣ５７０ａに接続された装飾制御装置６１０を初期化するために、第１マスタ側スレーブ初期化開始処理を実行する（４０１１）。第１マスタ側スレーブ初期化開始処理は、図３８で前述した処理と同一の処理である。
図４１は、本発明の第１の実施の形態の第２マスタＩＣ５７０ｂ側の送信中断割込み発生時及びタイムアウト割込み発生時の処理の手順を示すフローチャートである。
第２マスタＩＣ５７０ｂ側の送信中断割込み発生時及びタイムアウト割込み発生時の処理は、図４０に示した第１マスタＩＣ５７０ａの場合の処理と同様であり、第１マスタＩＣ５７０ａを第２マスタＩＣ５７０ｂに置き換えればよいため、説明を省略する。
図４２は、本発明の第１の実施の形態の初期化指示データの送信再開処理の手順を示すフローチャートである。
ＣＰＵ５５１は、まず、ステータスコードに基づいて初期化指示データの送信処理を継続するか否かを判断し（４２０１）、判断結果に応じて処理を分岐する（４２０２）。前述したように、ステータスコードは、マスタＩＣの状態を示す値であり、ステータスレジスタ（ＲＥＧ）５８２に設定されている。ステップ４２０１の処理では、設定されているステータスコードと現在の初期化段階番号との組合せから、図４４にて後述する送信処理継続判定表４４００を参照して、初期化指示データの送信処理を継続するか否かを判定する。初期化段階番号とステータスコードとの関係については、図４４にて詳細を説明する。
初期化段階番号は、マスタＩＣの初期化を行っているときに、その処理段階に応じて“１”〜“４”の何れかの値が設定されるものであり、マスタＩＣの初期化が完了すると“０”に設定されるものである。ただし、マスタＩＣの初期化が完了して、初期化段階番号が“０”になると、当該初期化指示データの送信再開処理が呼び出されない（図４０の呼び出し元の処理にてステップＳ４００５の分岐により、演出制御データの送信再開処理が実行される）ので、ここでは、初期化段階番号が“１”〜“４”となっていることを前提に説明を行う。
ＣＰＵ５５１は、初期化段階番号とステータスコードとの組合せによる判定結果が「継続」でない場合には（４２０２の結果が「Ｎ」）、正常な状態ではない（例えば、データ送信に失敗した状態になる）ので、初期化の開始を示す値“１”を初期化段階番号に設定する（４２０３）。さらに、監視タイマを設定し、タイムアウトの監視を開始する（４２０４）。
最後に、ＣＰＵ５５１は、ストップコンディション及びスタートコンディションを出力するように、処理対象のマスタＩＣのコマンドＲＥＧ５８１のＳＴＡに“１”、ＳＴＯに“１”、ＳＩに“０”、ＭＯＤＥに“０”を設定し（４２０５）、呼び出し元の処理に復帰する。
一方、ＣＰＵ５５１は、初期化段階番号とステータスコードとの組合せによる判定結果が「継続」となっている場合には（４２０２の結果が「Ｙ」）、初期化処理が正常に実行されているため、初期化段階番号に基づいて処理を分岐する（４２０６）。
ＣＰＵ５５１は、初期化段階番号が“１”の場合には、処理対象のマスタＩＣの出力用バッファ５７２にリセット用アドレスを設定する（４２０７）。
初期化段階番号に“１”が設定されている場合は、マスタＩＣからスタートコンディションが出力されたことを意味する。図４４の送信処理継続判定表４４００を参照すると、ステータスコードは、スタートコンディション又はリスタートコンディションが送信されたことを示す“０８ｈ”又は“１０ｈ”が設定されることになる。したがって、初期化段階番号に“１”が設定されており、かつ、ステータスコードに“０８ｈ”又は“１０ｈ”が設定されている場合に、ステップ４２０７以降の処理が実行される。
ＣＰＵ５５１は、初期化段階番号をインクリメントし（４２０８）、監視タイマを設定し、タイムアウトの監視を開始する（４２０９）。最後に、処理を継続するために、処理対象のマスタＩＣのコマンドＲＥＧ５８１のＳＴＡ、ＳＴＯ、ＳＩ及びＭＯＤＥにそれぞれ“０”を設定し（４２１０）、呼び出し元の処理に復帰する。
また、初期化段階番号が“２”の場合には、ＣＰＵ５５１は、処理対象のマスタＩＣの出力用バッファ５７２にリセット指令を示す値の前半の値を設定する（４２１１）。
初期化段階番号に“２”が設定されている場合は、マスタＩＣの出力用バッファ５７２にリセット用アドレスが設定された状態であることを意味する。図４４の送信処理継続判定表４４００を参照すると、ステータスコードは、スレーブのアドレス（ここでは、リセット用アドレス）が送信済みであり、かつ、各スレーブから信号を正常に受信したことを示すＡＣＫが応答されたことを示す“１８ｈ”が設定されることになる。ただし、ステータスコードは、各スレーブから信号を正常に受信できなかったことを示すＮＡＣＫが応答された場合には“２０ｈ”が設定される。したがって、初期化段階番号に“２”が設定されており、かつ、ステータスコードに“１８ｈ”が設定されている場合に、ステップ４２１１以降の処理が実行される。
ＣＰＵ５５１は、出力用バッファ５７２に値が設定されると、初期化段階番号が“１”の場合と同様に、ステップ４２０８から４２１０までの処理を実行する。
ＣＰＵ５５１は、初期化段階番号が“３”の場合には、処理対象のマスタＩＣの出力用バッファ５７２にリセット指令を示す値の後半の値を設定する（４２１２）。
初期化段階番号に“３”が設定されている場合は、マスタＩＣの出力用バッファ５７２にリセット指令の前半の値が設定された状態であることを意味する。図４４の送信処理継続判定表４４００を参照すると、ステータスコードは、出力用バッファ５７２に設定されたデータが送信済みであり、かつ、各スレーブから信号を正常に受信したことを示すＡＣＫが応答されたことを示す“２８ｈ”が設定されることになる。ただし、ステータスコードは、各スレーブから信号を正常に受信できなかったことを示すＮＡＣＫが応答された場合には“３０ｈ”が設定される。したがって、初期化段階番号に“３”が設定されており、かつ、ステータスコードに“２８ｈ”が設定されている場合に、ステップ４２１２以降の処理が実行される。
ＣＰＵ５５１は、出力用バッファ５７２に値が設定されると、初期化段階番号が“１”の場合と同様に、ステップ４２０８から４２１０までの処理を実行する。
初期化段階番号に“４”が設定されている場合は、マスタＩＣの出力用バッファ５７２にリセット指令の後半の値が設定された状態であることを意味する。図４４の送信処理継続判定表４４００を参照すると、初期化段階番号が“３”の場合と同様に、ステータスコードに“２８ｈ”又は“３０ｈ”が設定されており、ステータスコードに“２８ｈ”の場合に、ステップ４２１２以降の処理が実行される。
初期化段階番号が“４”の場合には、初期化処理に必要な処理が終了したため、ＣＰＵ５５１は、処理対象のマスタＩＣに接続されたすべての装飾制御装置６１０のエラーフラグをオフに設定し（４２１３）、さらに、エラーカウンタを０に設定して初期化する（４２１４）。そして、初期化段階番号を初期化処理中でないことを示す“０”に設定する。最後に、初期化処理を完了させ、処理対象のマスタＩＣから、当該マスタＩＣに接続されたすべての装飾制御装置６１０にストップコンディションを出力するために、処理対象のマスタＩＣのコマンドＲＥＧ５８１のＳＴＯに“１”、ＳＴＡ、ＳＩ及びＭＯＤＥにそれぞれ“０”を設定し（４２１６）、呼び出し元の処理に復帰する。
図４３は、本発明の第１の実施の形態の演出制御データの送信再開処理の手順を示すフローチャートである。
ＣＰＵ５５１は、まず、ステータスコードに基づいて実行する処理を判断し（４３０１）、処理が「再送」か否かを判定する（４３０２）。ステップ４３０１の処理では、ステータスコードに設定された値と更新段階番号との組合せに基づいて、送信処理継続判定表４４００（図４４）を参照して実行する処理を判断する。
更新段階番号は、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂの各々に関して、演出制御データを送信するタイミングを制御するための番号である。具体的には、演出制御定期処理（図３７のステップ３７０７、図３９）が実行されると、更新段階番号が“０”に設定される。また、後述するように、出力用バッファ５７２に演出制御データを設定すると、更新段階番号は“１”に設定される。
ステータスコードは、前述のように、マスタＩＣの状態を示す値であり、ステータスレジスタ（ＲＥＧ）５８２に設定されている。更新段階番号とステータスコードとの関係については、図４４にて詳細を説明する。
ＣＰＵ５５１は、ステータスコードに基づいて処理が「再送」でないと判定された場合には（４３０２の結果が「Ｎ」）、さらに、更新段階番号の値が“０”であるか否かを判定する（４３０３）。このとき、図４４を参照すると、「再送」でない処理には「継続」又は「復旧」が含まれるが、送信中断割込み発生時に処理が「復旧」の場合には、図４０及び図４１に示すように、演出制御データの送信再開処理を実行することなく初期化処理が実行される。したがって、処理が「再送」でない場合には、必ず処理は「継続」となっている。
そして、ＣＰＵ５５１は、更新段階番号の値が“０”の場合には（４３０３の結果が「Ｙ」）、ＲＡＭ５５３上に準備されていたデータを出力用バッファ５７２に設定する（４３０４）。この場合（更新段階番号の値が“０”、かつ、処理が「継続」）、ステータスコードは“０８ｈ”又は“１０ｈ”となっており、スタートコンディション出力後の状態に対応する。
さらに、ＣＰＵ５５１は、更新段階番号の値を“１”に設定し（４３０５）、監視タイマを設定し、タイムアウトの監視を開始する（４３０６）。最後に、処理対象のマスタＩＣのコマンドＲＥＧ５８１のＳＴＡ、ＳＴＯ及びＳＩをそれぞれ“０”に設定し、出力用バッファ５７２に設定されたデータをバッファモードで送信するために、ＭＯＤＥを“１”に設定し（４３０７）、呼び出し元の処理に復帰する。
一方、ＣＰＵ５５１は、更新段階番号の値が“１”の場合には（４３０３の結果が「Ｎ」）、選択されたスレーブ（装飾制御装置６１０）に対応するエラーフラグを“オフ”に設定し（４３０８）、さらに、エラーカウンタを初期化する（４３０９）。なお、更新段階番号の値が“１”の場合、正常に処理が行われていれば、ステータスコードには正常にデータの送信が完了したことを示す“２８ｈ”が設定されている。
その後、ＣＰＵ５５１は、すべてのスレーブに対して送信再開処理が完了したか否かを判定する（４３１０）。そして、すべてのスレーブに対して処理が完了した場合には（４３１０の結果が「Ｙ」）、ストップコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドＲＥＧ５８１のＳＴＯ及びＭＯＤＥに“１”、ＳＴＡ及びＳＩに“０”を設定し（４３１１）、呼び出し元の処理に復帰する。
ＣＰＵ５５１は、すべてのスレーブに対して処理が完了していない場合には（４３１０の結果が「Ｎ」）、リトライカウンタを０に設定し（４３１２）、次の処理対象のスレーブを選択する（４３１３）。そして、選択されたスレーブへの出力データを準備し（４３１４）、更新段階番号を“０”に設定し（４３１５）、監視タイマを設定し、タイムアウトの監視を開始する（４３１６）。
最後に、ＣＰＵ５５１は、スタートコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドＲＥＧ５８１のＳＴＡ及びＭＯＤＥに“１”、ＳＴＯ及びＳＩに“０”を設定し（４３１７）、呼び出し元の処理に復帰する。
ＣＰＵ５５１は、ステータスコードに基づいて処理が再送と判定された場合には（４３０２の結果が「Ｙ」）、リトライカウンタの値をインクリメントする（４３１８）。そして、リトライカウンタの値が、指定された値に到達したか否かを判定する（４３１９）。このとき指定された値は、図３２又は図３３に示した異常判定テーブル３２００又は異常判定テーブル３３００に設定されており、現在選択されているスレーブに対応する比較値３２０４に対応する。
ＣＰＵ５５１は、リトライカウンタの値が指定値に到達していない場合には（４３２２の結果が「Ｎ」）、現在選択中にスレーブを再度選択し（４３２０）、選択スレーブに出力するデータを準備し（４３１４）、ステップ４３１５以降の処理を実行する。
一方、ＣＰＵ５５１は、リトライカウンタの値が指定値に到達した場合には（４３２２の結果が「Ｙ」）、選択されているスレーブのエラーフラグ３２０５に“ＯＮ”を設定し、ステップ４３１０以降の処理を実行する。
図４４は、本発明の第１の実施の形態のデータの送信再開処理の継続を判断するための送信処理継続判定表４４００の一例を示す図である。
送信処理継続判定表４４００には、前述のように、データ送信再開処理の継続を判断するための情報が格納される。データ送信再開処理には、初期化指示データの送信再開処理（図４２）と、演出制御データの送信再開処理（図４３）とが含まれ、送信処理継続判定表４４００には各場合について処理の継続判断が登録されている。
送信処理継続判定表４４００には、ステータスコード４４０１、初期化指示データ送信再開処理の継続判断４４０２、演出制御データ送信再開処理の継続判断４４０３、及び状態４４０４が含まれる。
ステータスコード４４０１は、前述のように、マスタＩＣの状態を示す値である。
状態４４０４は、ステータスコード４４０１に対応するマスタＩＣの状態である。例えば、ステータスコードが“０８Ｈ”の場合には、スタートコンディションの送信が完了した状態を示す。また、ステータスコードが“１０Ｈ”の場合には、スタートコンディションの再送信、すなわち、リスタートコンディションの送信が完了したことを示している。
また、本発明の第１の実施の形態では、接続線ＳＤＡ又は接続線ＳＣＬが何らかの理由で占有され、さらに、解除できなかった場合には、ステータスコード４４０１に“７０Ｈ”又は“７８Ｈ”が設定される。
続いて、ステータスコードに対応する初期化指示データ送信再開処理の継続判断４４０２及び演出制御データ送信再開処理の継続判断４４０３について説明する。
初期化指示データ送信再開処理では、初期化段階番号に対応する段階ごとに処理が実行されており、初期化指示データ送信再開処理の継続判断４４０２は、初期化段階番号ごとに定義されている。具体的には、図に示すように、初期化段階番号の値とステータスコードの値との組合せに対応して、「継続」、「再開」又は「復旧」が定義されている。
継続判断４４０２の値が「継続」の場合には、初期化指示データ送信再開処理が正常に処理されていることを示している。具体的には、初期化段階番号が１の場合にスタートコンディションの出力が成功した場合や、初期化段階番号が２の場合にアドレスの送信が成功した場合に継続判断４４０２の値が「継続」になる。すなわち、初期化指示データ送信再開処理で実行された処理と、ステータスレジスタ（ＲＥＧ）５８２に設定されたステータスコードとが整合している場合に継続判断４４０２の値が「継続」になる。
一方、継続判断４４０２の値が「再開」の場合には、初期化指示データ送信再開処理が正常に処理されていないことを示しており、初期化指示データ送信再開処理を再度開始する必要があることを示している。すなわち、初期化指示データ送信再開処理で実行された処理と、ステータスレジスタ（ＲＥＧ）５８２に設定されたステータスコードとが整合しない場合に継続判断４４０２の値が「再開」になり、例えば、データの送信に失敗した場合にこの状態となる。
さらに、継続判断４４０２の値が「復旧」の場合には、接続線ＳＤＡ又は接続線ＳＣＬが占有され、解除できないことを示している。この場合には、送信中断割込発生時に対応するマスタＩＣ及び当該マスタＩＣに接続されたスレーブを初期化する必要がある。
演出制御データ送信再開処理では、更新段階番号の設定値に基づいて処理が実行されており、演出制御データ送信再開処理の継続判断４４０３は、更新段階番号の設定値ごとに定義されている。具体的には、図に示すように、更新段階番号の値とステータスコードの値との組合せに対応して、「継続」、「再送」又は「復旧」が定義されている。
更新段階番号は、スタートコンディションが出力された後、最初にデータが送信されたタイミングで“１”に設定され、１つのスレーブに対するデータの出力準備が完了すると“０”に設定される。すなわち、初期設定が終了すると更新段階番号が“１”に設定され、その後、継続してデータが送信される。継続判断４４０３の値が「継続」となるのは、スタートコンディション送信後（更新段階番号が“０”）にステータスコードが「０８Ｈ」又は「１０Ｈ」に設定されていた場合と、データ送信後（更新段階番号が“１”）にデータ送信の成功を示すステータスコード「２８Ｈ」が設定されている場合である。
一方、接続線ＳＤＡ又は接続線ＳＣＬが何らかの理由で占有状態になっており、解除できない場合には、データを送受信することができないため、マスタＩＣ及びマスタＩＣに接続されたスレーブを初期化することによって占有状態を解除するように復旧させる。具体的には、ステータスコード４４０１が「７０Ｈ」又は「７８Ｈ」の場合である。
その他の場合、すなわち、データの送受信が可能な状態でステータスコードと更新段階番号の設定値とが整合していない場合には、「再送」が設定されており、演出制御データを再送する処理が実行される。
図４５は、本発明の第１の実施の形態のマスタＩＣによるデータ送信処理の手順を示すフローチャートである。本処理は、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂの共通処理であり、ＣＰＵ５５１によって、コマンドレジスタ５８１（図１１及び図１２参照）のＳＩのビットに“０”が設定されると、割込み処理の発生によって待機していたマスタＩＣが当該処理を開始する。
まず、マスタＩＣのコントローラ５７４は、スタートコンディションの出力が要求されているか否か、すなわち、コマンドＲＥＧ５８１のＳＴＡに“１”が設定されているか否かを判定する（４５０１）。
コントローラ５７４は、スタートコンディションの出力が要求されている場合には（４５０１の結果が「Ｙ」）、スタートコンディション出力処理を実行する（４５０２）。スタートコンディション出力処理は、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルに応じてスタートコンディションを出力するために必要な処理を実行する。スタートコンディション出力処理の詳細については、図４６にて後述する。
コントローラ５７４は、スタートコンディション出力処理の実行が完了すると、ＳＴＣＤの値をステータスコードに設定する（４５０３）。ＳＴＣＤは、設定されるステータスコードを代入するための変数であり、スタートコンディション出力処理や、後述のスレーブへのデータ送信処理、ストップコンディション出力処理で所定の値が設定される。ステータスコードに値を設定すると、コマンドＲＥＧ５８１のＳＩに“１”を設定することによって送信中断割込みを発生させる。
次に、コントローラ５７４は、スタートコンディションの出力が要求されていない場合には（４５０１の結果が「Ｎ」）、ストップコンディションの出力が要求されているか否か、すなわち、コマンドＲＥＧ５８１のＳＴＯに“１”が設定されているか否かを判定する（４５０４）。
コントローラ５７４は、ストップコンディションの出力が要求されていない場合には（４５０４の結果が「Ｎ」）、スレーブへのデータ送信処理を実行する（４５０５）。そして、スレーブへのデータ送信処理で設定されたＳＴＣＤの値をステータスコードに設定する（４５０３）。その後、コマンドＲＥＧ５８１のＳＩに“１”を設定することによって送信中断割込みを発生させる。
コントローラ５７４は、ストップコンディションの出力が要求されている場合には（４５０４の結果が「Ｙ」）、ストップコンディション出力処理を実行する（４５０６）。ストップコンディション出力処理は、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルに応じてストップコンディションを実行するために必要な処理を実行する。ストップコンディション出力処理の詳細については、図５０にて後述する。その後、スレーブへのデータ送信処理で設定されたＳＴＣＤの値をステータスコードに設定し（４５０７）、本処理を終了する（送信中断割込みは発生しない）。
図４６は、本発明の第１の実施の形態のスタートコンディション出力処理の手順を示すフローチャートである。
スタートコンディションは、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変更させることによって出力される。スタートコンディション出力処理では、処理開始時の各接続線の信号レベルに応じた処理を実行する。
コントローラ５７４は、スタートコンディション出力処理を開始すると、まず、ステータスコードの変数（ＳＴＣＤ）に“０８Ｈ”を設定する。“０８Ｈ”は、スタートコンディションの出力が完了したことを示す。
コントローラ５７４は、ストップコンディションの出力が要求されているか、すなわち、コマンドＲＥＧ５８１のＳＴＯの値に“１”が設定されているか否かを判定する（４６０２）。
コントローラ５７４は、ストップコンディションの出力が要求され、かつ、接続線ＳＣＬの信号レベル及び接続線ＳＤＡの信号レベルがともにＨＩＧＨの場合には、接続線ＳＣＬの信号レベルをＬＯＷに設定する（４６０３）。さらに、接続線ＳＤＡの信号レベルをＬＯＷに設定し（４６０４）、ＳＣＬ解放監視処理を実行する（４６０５）。ＳＣＬ解放監視処理の詳細については、図４７にて後述する。
コントローラ５７４は、トランジスタ５７８ａ（図１１又は図１２）をオフすることで、接続線ＳＤＡを解放する（４６０６）。このとき、接続線ＳＤＡに接続されている他のＩＣ（Ｉ／Ｏエキスパンダ６１５等）の全てが接続線ＳＤＡを解放していれば、接続線ＳＤＡの信号レベルがＨＩＧＨに変更される。
コントローラ５７４は、接続線ＳＤＡの信号レベルがＨＩＧＨであるか否かを判定する（４６０７）。接続線ＳＤＡの信号レベルがＨＩＧＨであれば（４６０７の結果が「Ｙ」）、接続線ＳＤＡを解放できたため、この時点では、接続線ＳＣＬの信号レベル及び接続線ＳＤＡの信号レベルがともにＨＩＧＨに設定されている。
そして、コントローラ５７４は、トランジスタ５７８ａ（図１１又は図１２）をオンに設定することで接続線ＳＤＡの信号レベルをＬＯＷに設定する（４６０８）。このように処理することによって、接続線ＳＣＬの信号レベルをＨＩＧＨに維持した状態で、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変更されるため、スタートコンディションが成立する。
コントローラ５７４は、続いて、トランジスタ５７８ｂをオンに設定することで接続線ＳＣＬの信号レベルをＬＯＷに設定する（４６０９）。さらに、ＦＢＦの値をオンに設定する（４６１０）。ＦＢＦは、スタートコンディションが成立した直後であることを示すフラグであり、例えば、スタートコンディション成立後にデータを送信する場合に、ＦＢＦがオンであれば、最初に送信されたデータであるからスレーブのアドレスと判断する。そして、アドレス受信後にＦＢＦをオフに設定することによって、受信したデータが演出制御データであることを各スレーブが認識することができる。
一方、コントローラ５７４は、接続線ＳＤＡの信号レベルがＨＩＧＨでない場合には（４６０７の結果が「Ｎ」）、所定の時間が経過するまで、接続線ＳＤＡの信号レベルがＨＩＧＨになったか否かを判定する（４６１１）。所定の時間が経過すると（４６１１の結果が「Ｙ」）、接続線ＳＤＡが占有状態であると判定して、ステップ４６１２以降の接続線ＳＤＡを解放する処理を実行する。具体的には、ドライバ５７６ａによってトランジスタ５７８ａに動作可能な電圧を印加しないことによってトランジスタ５７８ａをオンにさせずに（接続線ＳＤＡを解放した状態で）、接続線ＳＣＬの信号レベルを少なくとも９回変化させる。
コントローラ５７４は、まず、接続線ＳＣＬに信号を入力した回数を示す変数ＬＰの値に０を設定する（４６１２）。さらに、トランジスタ５７８ａをオンさせることで、接続線ＳＣＬの信号レベルをＬＯＷに設定する（４６１３）。このとき、接続線ＳＣＬの信号レベルはＨＩＧＨからＬＯＷに変化している。さらに、ＬＰに１を加算することによって（４６１４）、接続線ＳＣＬの信号レベルの変更回数をカウントする。
続いて、コントローラ５７４は、図４７にて後述するＳＣＬ解放監視処理を実行する（４６１５）。そして、ＬＰの値が９になったか否か、すなわち、接続線ＳＣＬの信号レベルの変更回数が９回に到達したか否かを判定する（４６１６）。ＬＰの値が９に到達していない場合には（４６１６の結果が「Ｎ」）、ステップ４６１３から４６１５までの処理を再度実行する。
ステップ４６１２から４６１６までの処理によって、読み出しモード（詳細は後述）となったＩ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＣＬの信号レベルの変化に合わせて接続線ＳＤＡにデータを出力するが、接続線ＳＣＬの信号レベルの変化が少なくとも９回行われる途中において、マスタＩＣからのアクノリッジ（ＡＣＫ）信号を確認するタイミングが発生する。このとき、接続線ＳＤＡは解放されているので信号レベルがＨＩＧＨとなり、読み出しモードとなったＩ２ＣＩ／Ｏエクスパンダ６１５は、アクノリッジ信号を受信しなかったと判断するので、データ伝送をやめて接続線ＳＤＡを解放することになる。
このようにして、読み出しモードとなったＩ２ＣＩ／Ｏエクスパンダ６１５から強制的に接続線ＳＤＡを解放させるので、接続線ＳＤＡの信号レベルはＨＩＧＨに維持される。
コントローラ５７４は、接続線ＳＣＬの信号レベルの変更回数が９回に到達した場合には（４６１６の結果が「Ｙ」）、ストップコンディションの出力が要求されているか否かを判定する（４６１７）。
コントローラ５７４は、ストップコンディションの出力が要求されている場合には（４６１７の結果が「Ｙ」）、接続線ＳＣＬの信号レベルをＬＯＷに設定する（４６１８）。さらに、トランジスタ５７８ａをオンに設定することで接続線ＳＤＡの信号レベルをＬＯＷに設定する（４６１９）。その後、ＳＣＬ解放監視処理を実行し（４６２０）、続いて、ＳＣＬ解放監視処理を実行する（４６２１）。その後、ステップ４６０８から４６１０までの処理を実行し、呼び出し元の処理に復帰する。
また、コントローラ５７４は、ステップ４６０２の分岐の時点において、ストップコンディションの出力が要求され、かつ、接続線ＳＣＬの信号レベルがＬＯＷ、接続線ＳＤＡの信号レベルがＨＩＧＨの場合には、ステップ４６０４以降の処理を実行する。さらに、ステップ４６０２の分岐の時点において、ストップコンディションの出力が要求され、かつ、接続線ＳＣＬの信号レベルがＨＩＧＨ、接続線ＳＤＡの信号レベルがＬＯＷの場合には、ステップ４６０６以降の処理を実行する。
コントローラ５７４は、ステップ４６０２の分岐の時点において、ストップコンディションの出力が要求され、かつ、接続線ＳＣＬの信号レベル及び接続線ＳＤＡの信号レベルがともにＬＯＷの場合には、トランジスタ５７８ａをオフに設定することで、接続線ＳＤＡを解放する（４６２２）。さらに、接続線ＳＤＡの信号レベルがＨＩＧＨであるか否かを判定する（４６２３）。
コントローラ５７４は、接続線ＳＤＡの信号レベルがＨＩＧＨでない場合には（４６２３の結果が「Ｎ」）、所定の時間が経過するまで、接続線ＳＤＡの信号レベルがＨＩＧＨになったか否かを判定する（４６２５）。所定の時間が経過すると（４６２５の結果が「Ｙ」）、接続線ＳＤＡが占有状態であると判定して、ＳＣＬ解放監視処理を実行し（４６２６）、ステップ４６１２以降の接続線ＳＤＡを解放する処理を実行する。
一方、コントローラ５７４は、接続線ＳＤＡの信号レベルがＨＩＧＨであれば（４６２３の結果が「Ｙ」）、さらに、ストップコンディションが要求されているか否かを判定する（４６２４）。ストップコンディションが要求されている場合には（４６２４の結果が「Ｙ」）、ステップ４６０４以降の処理を実行する。
コントローラ５７４は、ストップコンディションが要求されていない場合には（４６２４の結果が「Ｎ」）、ＳＣＬ解放監視処理を実行し（４６２７）、スタートコンディションの再出力（リスタートコンディション）が完了したことを示す「１０Ｈ」をＳＴＣＤに設定する（４６２８）。その後、ステップ４６０８以降の処理を実行する。
また、コントローラ５７４は、接続線ＳＣＬの信号レベルの変更回数が９回に到達し（４６１６の結果が「Ｙ」）、さらに、ストップコンディションの出力が要求されていない場合には（４６１７の結果が「Ｎ」）、接続線ＳＤＡの信号レベルがＨＩＧＨであるか否かを判定する（４６２９）。
コントローラ５７４は、接続線ＳＤＡの信号レベルがＨＩＧＨでない場合には（４６２９の結果が「Ｎ」）、所定の時間が経過するまで、接続線ＳＤＡの信号レベルがＨＩＧＨになったか否かを判定する（４６３０）。そして、所定の時間が経過すると（４６３０の結果が「Ｙ」）、接続線ＳＤＡが占有状態であると判定して、ステータスコードに“７０Ｈ”を設定し（４６３１）、送信中断割り込みを発生させる。
コントローラ５７４は、ステップ４６０２の分岐の時点において、ストップコンディションの出力が要求されず、かつ、接続線ＳＣＬの信号レベルがＨＩＧＨ、かつ、接続線ＳＤＡの信号レベルがＬＯＷの場合には、接続線ＳＤＡの信号レベルをＬＯＷに設定し（４６３２）、ステップ４６２２以降の処理を実行する。
コントローラ５７４は、ステップ４６０２の分岐の時点において、ストップコンディションの出力が要求されず、かつ、接続線ＳＣＬの信号レベル及び接続線ＳＤＡの信号レベルがともにＬＯＷの場合には、ステップ４６２２以降の処理を実行する。
コントローラ５７４は、ステップ４６０２の分岐の時点において、ストップコンディションの出力が要求されず、かつ、接続線ＳＣＬの信号レベルがＬＯＷ、かつ、接続線ＳＤＡの信号レベルがＨＩＧＨの場合には、ステップ４６２７以降の処理を実行する。
コントローラ５７４は、ステップ４６０２の分岐の時点において、ストップコンディションの出力が要求されず、かつ、接続線ＳＣＬの信号レベル及び接続線ＳＤＡの信号レベルがともにＨＩＧＨの場合には、ステップ４６０８以降の処理を実行する。
図４７は、本発明の第１の実施の形態のＳＣＬ解放監視処理の手順を示すフローチャートである。
コントローラ５７４は、ＳＣＬ解放監視処理が開始されると、トランジスタ５７８ｂ（図１１又は図１２）をオフすることで、接続線ＳＣＬを解放する（４７０１）。このとき、接続線ＳＣＬに接続されている他のＩＣ（Ｉ／Ｏエキスパンダ６１５等）の全てが接続線ＳＣＬを解放していれば、接続線ＳＣＬの信号レベルがＨＩＧＨに変更される。続いて、接続線ＳＣＬの信号レベルがＨＩＧＨに変更され、接続線ＳＣＬが解放されたか否かを判定する（４７０２）。
コントローラ５７４は、接続線ＳＣＬの信号レベルがＨＩＧＨになっている場合には（４７０２の結果が「Ｙ」）、処理が成功したため、呼び出し元の処理に復帰する。一方、接続線ＳＣＬの信号レベルがＨＩＧＨになっていない場合には（４７０２の結果が「Ｎ」）、所定の時間が経過するまで、接続線ＳＣＬの信号レベルがＨＩＧＨになったか否かを判定する（４７０３）。
コントローラ５７４は、所定の時間が経過しても接続線ＳＣＬの信号レベルがＨＩＧＨにならない場合には（４７０３の結果が「Ｙ」）、接続線ＳＣＬを解放できないことを示す「７８Ｈ」をステータスコードに設定し（４７０４）、送信中断割込みを発生させる。
図４８は、本発明の第１の実施の形態のＳＤＡ解放監視処理の手順を示すフローチャートである。
コントローラ５７４は、ＳＤＡ解放監視処理が開始されると、トランジスタ５７８ａ（図１１又は図１２）をオフすることで、接続線ＳＤＡを解放する（４８０１）。このとき、接続線ＳＤＡに接続されている他のＩＣ（Ｉ／Ｏエキスパンダ６１５等）の全てが接続線ＳＤＡを解放していれば、接続線ＳＤＡの信号レベルがＨＩＧＨに変更される。
そして、コントローラ５７４は、接続線ＳＤＡの信号レベルがＨＩＧＨであるか否かを判定する（４８０２）。接続線ＳＤＡの信号レベルがＨＩＧＨであれば（４８０２の結果が「Ｙ」）、接続線ＳＤＡを解放できたため、呼び出し元の処理に復帰する。
一方、コントローラ５７４は、接続線ＳＤＡの信号レベルがＨＩＧＨになっていない場合には（４８０２の結果が「Ｎ」）、所定の時間が経過するまで、接続線ＳＤＡの信号レベルがＨＩＧＨになったか否かを判定する（４８０２）。
コントローラ５７４は、所定の時間が経過しても接続線ＳＤＡの信号レベルがＨＩＧＨにならない場合には（４８０３の結果が「Ｙ」）、接続線ＳＣＬを解放するＳＣＬ解放監視処理（図４７）を実行し、接続線ＳＣＬを解放する（４８０４）。その後、接続線ＳＤＡを解放できないことを示す「７０Ｈ」をステータスコードに設定し（４８０５）、送信中断割込みを発生させる。
図４９は、本発明の第１の実施の形態のスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５へのデータ送信処理の手順を示すフローチャートである。
コントローラ５７４は、まず、データの送信回数を格納する変数ＣＴＲを０に初期化する（４９０１）。続いて、トランジスタ５７８ｂ（図１１又は図１２）をオンに設定することで接続線ＳＣＬの信号レベルをＬＯＷに設定する（４９０２）。そして、ＳＤＡ解放監視処理を実行することによって（４９０３）、接続線ＳＤＡの信号レベルがＨＩＧＨに変更されるように設定する。このとき、接続線ＳＤＡに接続されている他のＩＣ（Ｉ／Ｏエキスパンダ６１５等）の全てが接続線ＳＤＡを解放している。
コントローラ５７４は、変数ＣＴＲの値が８か否か、すなわち、データの送信回数が８回に到達したか否かを判定する（４９０４）。データの送信回数が８回に到達していない場合には（４９０４の結果が「Ｎ」）、接続線ＳＤＡを介してスレーブにデータを出力し、ＣＴＲに１を加算する（４９０５）。続いて、ＳＣＬ解放監視処理を実行し（４９０６）、ステップ４９０２以降の処理を実行することによってさらにデータを出力する。
一方、コントローラ５７４は、データの送信回数が８回に到達すると（４９０４の結果が「Ｙ」）、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５から接続線ＳＤＡを介して返答信号が出力される（４９０７）。
コントローラ５７４は、出力された返答信号を接続線ＳＤＡから取り込み（４９０８）、ＳＣＬ解放監視処理を実行する（４９０９）。さらに、ステップ４９０８の処理で取り込まれた返答信号の内容が“ＡＣＫ”であるか否かを判定する（４９１０）。
コントローラ５７４は、スレーブからの返答信号の内容が“ＡＣＫ”の場合には（４９１０の結果が「Ｙ」）、トランジスタ５７８ｂをオンに設定することで接続線ＳＣＬの信号レベルをＬＯＷに設定し（４９１１）、スレーブによって接続線ＳＤＡを解放させる（４９１２）。さらに、現在のデータ送信モードがバッファモードであるか否かを判定する（４９１３）。
コントローラ５７４は、現在のデータ送信モードがバッファモードの場合には（４９１３の結果が「Ｙ」）、最終バイトの送信が完了したか否かを判定する（４９１４）。最終バイトの送信が完了しておらず、さらにデータを送信する場合には（４９１４の結果が「Ｎ」）、ＦＢＦの値にオフを設定し、データの送信回数を示す変数ＣＴＲに０を設定する（４９１５）。ＦＢＦは、前述のように、スタートコンディションが成立した直後であることを示すフラグであり、最初のデータ送信後にオフに設定することによって、スレーブのアドレスの送信が終了していることを示すフラグとして扱うことができる。
その後、コントローラ５７４は、接続線ＳＤＡの信号レベルがＨＩＧＨであるか否かを判定する（４９１６）。接続線ＳＤＡの信号レベルがＨＩＧＨでない場合には（４９１６の結果が「Ｎ」）、所定時間待機する（４９１７）。所定時間経過しても接続線ＳＤＡの信号レベルがＨＩＧＨでない場合には（４９１７の結果が「Ｙ」）、ステータスコードに７０Ｈを設定し（４９１８）、送信中断割り込みを発生させる。一方、接続線ＳＤＡの信号レベルがＨＩＧＨの場合には（４９１６の結果が「Ｙ」）、次のデータを送信するためにステップ４９０２以降の処理を実行する。
コントローラ５７４は、現在のデータ送信モードがバッファモードでない場合、すなわち、バイトモードの場合（４９１３の結果が「Ｎ」）、若しくは、最終バイトの送信が完了した場合には（４９１４の結果が「Ｙ」）、ＦＢＦがオンに設定されているか否かを判定する（４９１９）。ＦＢＦがオンに設定されている場合には（４９１９の結果が「Ｙ」）、ＦＢＦをオフに設定し、アドレスの送信が成功したことを示すステータスコード「１８Ｈ」をＳＴＣＤ（ステータスコード）に設定する（４９２０）。一方、ＦＢＦがオンに設定されていない場合には（４９１９の結果が「Ｎ」）、データの送信が成功したことを示すステータスコード「２８Ｈ」をＳＴＣＤに設定する（４９２１）。
また、コントローラ５７４は、スレーブからの返答信号の内容が返答信号の内容が“ＡＣＫ”でない場合、すなわち、データを受信できなかったことを示す“ＮＡＣＫ”であった場合には（４９１０の結果が「Ｎ」）、トランジスタ５７８ｂをオンに設定することで接続線ＳＣＬの信号レベルをＬＯＷに設定する（４９２２）。
さらに、コントローラ５７４は、ＦＢＦがオンに設定されているか否かを判定する（４９２３）。ＦＢＦがオンに設定されている場合には（４９２３の結果が「Ｙ」）、アドレスの送信が失敗したことを示すステータスコード２０ＨをＳＴＣＤに設定する（４９２４）。一方、ＦＢＦがオンに設定されていない場合には（４９２３の結果が「Ｎ」）、データの送信が失敗したことを示すステータスコード３０ＨをＳＴＣＤに設定する（４９２５）。以上の処理が終了すると、呼び出し元の処理に復帰する。
図５０は、本発明の第１の実施の形態のストップコンディション出力処理の手順を示すフローチャートである。
ストップコンディションは、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＬＯＷからＨＩＧＨに変更させることによって出力される。ストップコンディション出力処理では、処理開始時の各接続線の信号レベルに応じて処理を実行する。
コントローラ５７４は、ストップコンディション出力処理を開始すると、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルに応じて処理を分岐させる（５００１）。
コントローラ５７４は、接続線ＳＣＬの信号レベル及び接続線ＳＤＡの信号レベルがともにＨＩＧＨの場合には、トランジスタ５７８ｂ（図１１又は図１２）をオンに設定することで接続線ＳＣＬの信号レベルをＬＯＷに設定する（５００２）。ステップ５００２の処理が終了した後、又は、接続線ＳＣＬの信号レベルがＬＯＷ、かつ、接続線ＳＤＡの信号レベルがＨＩＧＨの場合には、トランジスタ５７８ａ（図１１又は図１２）をオンに設定することで接続線ＳＤＡの信号レベルをＬＯＷに設定する（５００３）。
コントローラ５７４は、ステップ５００３の処理が終了した後、又は、接続線ＳＣＬの信号レベル及び接続線ＳＤＡの信号レベルがともにＬＯＷの場合には、接続線ＳＣＬを解放するためのＳＣＬ解放監視処理を実行する（５００４）。
ＳＣＬ解放監視処理は、ＬＯＷレベルとなっている接続線ＳＣＬの信号レベルをＨＩＧＨに設定することによって、データの送受信が可能な状態にする処理である。ＳＣＬ解放監視処理の詳細については、図４７にて説明したとおりである。なお、ＳＣＬ解放監視処理が正常に終了すると、接続線ＳＣＬの信号レベルはＨＩＧＨに設定されている。また、接続線ＳＣＬの信号レベルをＨＩＧＨに設定することができず、接続線ＳＣＬを解放できなかった場合には、送信中断割込みを発生させる。
コントローラ５７４は、ステップ５００４の処理が終了した後、又は、接続線ＳＣＬの信号レベルがＨＩＧＨ、かつ、接続線ＳＤＡの信号レベルがＬＯＷの場合には、接続線ＳＤＡを解放するためのＳＤＡ解放監視処理を実行する（５００５）。
ＳＤＡ解放監視処理は、接続線ＳＤＡの信号レベルをＬＯＷからＨＩＧＨに変更する処理であり、何らかの理由で接続線ＳＤＡが占有され、信号レベルがＬＯＷのままになっている場合には、占有された接続線ＳＤＡを解放する処理を含んでいる。ＳＤＡ解放監視処理の詳細については、図４８にて説明したとおりである。なお、ＳＣＬ解放監視処理が正常に終了すると、接続線ＳＤＡの信号レベルはＬＯＷからＨＩＧＨに変更されており、このとき、接続線ＳＣＬの信号レベルがＨＩＧＨに維持されているため、ストップコンディションが成立する。また、接続線ＳＤＡを解放できなかった場合には、送信中断割込みを発生させる。
図５１から図５３は、本発明の第１の実施の形態のスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５における処理の手順を示すフローチャートである。
図５１は、本発明の第１の実施の形態のスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５における処理の手順を示すフローチャートである。
スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５は、図１８にて説明したように、バスコントローラ６３４によって各種制御を実行する。
バスコントローラ６３４は、まず、リセット信号発生回路６３９（図１８参照、以下同様）によってリセット信号が発生すると、自身（Ｉ２ＣＩ／Ｏエクスパンダ６１５）の初期化処理を実行する（５１０１）。このとき、ドライバ６３２によってトランジスタ６３０がオフし、接続線ＳＤＡが解放される。また、ドライバ６３７によって、ポート０〜１５に接続されるトランジスタ６３８Ａ〜６３８Ｐの全てがオフする。また、出力設定レジスタ６３５が、予め定められた初期状態に設定される。次いで、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルを取り込む。そして、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルがともにＨＩＧＨである状態５１０３になるまで待機する（５１０２）。
バスコントローラ６３４は、接続線ＳＣＬ及び接続線ＳＤＡが状態５１０３になると（５１０２の結果が「Ｙ」）、接続線ＳＣＬ及び接続線ＳＤＡのいずれか一方の信号レベルが変化するまでのまま待機する（５１０４）。
バスコントローラ６３４は、状態５１０３から接続線ＳＤＡの信号レベルがＬＯＷに変化した場合には（５１０４の結果が「ＳＤＡ▽」）、変数ＣＮを０に設定し、状態番号を１に設定し、データを一時的に格納する準備領域をクリアする（５１０５）。変数ＣＮは、データを受信した回数を示すカウンタである。また、状態番号は、マスタから送信された信号に応じて設定され、例えば、スレーブに要求された処理（書き込み処理、読み出し処理など）などに対応する。なお、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルがともにＨＩＧＨである状態５１０３から接続線ＳＤＡの信号レベルがＬＯＷに変化した場合にはスタートコンディションがマスタＩＣから出力されたことに相当し、状態番号１は、スタートコンディションが出力されたことを示している。
このとき、接続線ＳＣＬの信号レベルがＨＩＧＨ、接続線ＳＤＡの信号レベルがＬＯＷである状態５１０６になっている。バスコントローラ６３４は、接続線ＳＣＬ又は接続線ＳＤＡの信号レベルが変化するまで待機する（５１０７）。
バスコントローラ６３４は、状態５１０６から接続線ＳＣＬの信号レベルがＬＯＷに変化した場合には（５１０７の結果が「ＳＣＬ▽」）、変数ＣＮが８になったか否か、すなわち、８回データを受信したか否かを判定する（５１０８）。変数ＣＮの値が８になっていない場合には（５１０８の結果が「Ｎ」）、この段階で接続線ＳＣＬ及び接続線ＳＤＡの信号レベルがともにＬＯＷである状態５１０９になっている。その後、接続線ＳＣＬ又は接続線ＳＤＡの信号レベルが変化するまで待機する（５１１０）。
バスコントローラ６３４は、接続線ＳＤＡの信号レベルがＨＩＧＨに変化した場合には（５１１０の結果が「ＳＤＡ△」）、接続線ＳＣＬの信号レベルがＬＯＷ、接続線ＳＤＡの信号レベルがＨＩＧＨである状態５１１１に移行し、接続線ＳＣＬ又は接続線ＳＤＡの信号レベルが変化するまで待機する（５１１２）。
バスコントローラ６３４は、接続線ＳＤＡの信号レベルがＬＯＷに変化した場合には（５１１２の結果が「ＳＤＡ▽」）、状態５１０９に移行し、接続線ＳＣＬ又は接続線ＳＤＡの信号レベルが変化するまで待機する（５１１０）。
一方、バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＨＩＧＨに変化した場合には（５１１２の結果が「ＳＣＬ△」）、状態番号が１又は２であるか否か、すなわち、スタートコンディション出力後であるか、又は要求された処理が書き込み要求であるかを判定する（５１１５）。
バスコントローラ６３４は、状態番号が１又は２である場合には（５１１５の結果が「Ｙ」）、変数ＣＮの値に１加算し、受信バッファに格納されたデータを取り込む（５１１６）。状態番号が１又は２でない場合（５１１５の結果が「Ｎ」）、又はステップ５１１６の処理が終了すると、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルがともにＨＩＧＨである状態５１０３となり、接続線ＳＣＬ又は接続線ＳＤＡの信号レベルが変化するまで待機する（５１０４）。
バスコントローラ６３４は、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルがＨＩＧＨである状態５１０３の場合に、接続線ＳＣＬの信号レベルがＬＯＷに変化すると（５１０４の結果が「ＳＣＬ▽」）、変数ＣＮが８になったか否か、すなわち、８回データを受信したか否かを判定する（５１１７）。変数ＣＮの値が８になっていない場合には（５１１７の結果が「Ｎ」）、この段階で接続線ＳＣＬの信号レベルがＬＯＷ、接続線ＳＤＡの信号レベルがＨＩＧＨである状態５１１１になっており、ステップ５１１２以降の処理を実行する。一方、変数ＣＮの値が８になった場合には（５１１７の結果が「Ｙ」）、図５２に示すステップ５２０１以降の処理を実行する。
また、バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＨＩＧＨ、接続線ＳＤＡの信号レベルがＬＯＷである状態５１０６の場合に、接続線ＳＤＡの信号レベルがＨＩＧＨに変化すると（５１０７の結果が「ＳＤＡ△」）、状態番号が２、すなわち、要求された処理が読み出し要求であるか否かを判定する（５１１８）。なお、接続線ＳＣＬの信号レベルがＨＩＧＨ、接続線ＳＤＡの信号レベルがＬＯＷである状態５１０６から、接続線ＳＤＡの信号レベルがＨＩＧＨに変化することは、ストップコンディションが出力されたことに相当する。
バスコントローラ６３４は、状態番号が２の場合には（５１１８の結果が「Ｙ」）。準備領域に格納されたデータを設定レジスタに格納する（５１１９）。状態番号が２でない場合（５１１８の結果が「Ｎ」）、又はステップ５１１９の処理が終了すると、状態番号に０をセットする（５１２０）。このとき、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルがともにＨＩＧＨである状態５１０３となっているため、接続線ＳＣＬ又は接続線ＳＤＡの信号レベルが変化するまで待機し（５１０４）、処理を継続する。
図５２は、本発明の第１の実施の形態のスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５におけるアドレス認識処理などの手順を示すフローチャートである。
なお、本実施形態で用いるＩ２ＣＩ／Ｏエクスパンダ６１５は、読み出しモードの発生が可能なものでも不可能なものでも使用可能である。そのため、何れのタイプのＩ２ＣＩ／Ｏエクスパンダ６１５を設けた場合を想定して、フローチャートの説明を行うことにする。
ここで、読み出しモードについて説明する。
本実施形態では、マスタＩＣからＩ２ＣＩ／Ｏエクスパンダ６１５へ所定単位バイトのデータ送信を行う毎に、Ｉ２ＣＩ／Ｏエクスパンダ６１５からマスタＩＣへ１ビットの返答信号を受信する構成により、マスタＩＣからＩ２ＣＩ／Ｏエクスパンダ６１５へ演出制御データを送信するようになっている。
ところで、遊技機によっては、Ｉ２ＣＩ／Ｏエクスパンダ６１５からマスタＩＣへ所定単位バイトのデータ送信を行うように構成できたほうが、都合がよいことも考えられる。例えば、Ｉ２ＣＩ／Ｏエクスパンダ６１５にて、遊技に係わる各種センサの検出状態を検出し、マスタＩＣへ伝達するような仕様の遊技機を開発するような場合である。
このような遊技機で用いられるＩ２ＣＩ／Ｏエクスパンダ６１５は、マスタＩＣからの要求により、Ｉ２ＣＩ／Ｏエクスパンダ６１５の内部で「読み出しモード」を発生させ、マスタＩＣからのＳＣＬ信号の変化に対応させて、Ｉ２ＣＩ／Ｏエクスパンダ６１５からマスタＩＣへ所定単位バイトのデータ送信を行う毎に、マスタＩＣからＩ２ＣＩ／Ｏエクスパンダ６１５からへ１ビットの返答信号を送信する構成にすることが好ましい。
具体的には、マスタＩＣからスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５に送信されるアドレスデータのうち、Ｒ／Ｗ識別データ２２０４のビットが「１」となる場合を、読み出しモードを発生させるための要求（以下、「読み出し要求」とする）として、予め定義しておくことにする。
バスコントローラ６３４は、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルがＨＩＧＨである状態で接続線ＳＣＬの信号レベルがＬＯＷに変化した場合に（図５１の５１０４の結果が「ＳＣＬ▽」）、データを８回受信、すなわち、データの受信が完了すると（５１１７の結果が「Ｙ」）、マスタＩＣ側で接続線ＳＤＡが解放される（５２０１）。
続いて、バスコントローラ６３４は、状態番号が１であるか否か、すなわち、スタートコンディションが出力された直後であるか否かを判定する（５２０２）。状態番号が１である場合には（５２０２の結果が「Ｙ」）、受信したアドレスが自身（Ｉ２ＣＩ／Ｏエクスパンダ６１５）に付与されているアドレスと一致するか否かを確認する（５２０３、５２０４）。
受信したアドレスと自身のアドレスとが一致しない場合には（５２０４の結果が「Ｎ」）、状態番号を０に設定し（５２１７）、ステップ５２１３以降の処理を実行する。ここでは、受信したアドレスが前述の「読み出し要求」に相当し、且つ、当該処理を行うＩ２ＣＩ／Ｏエクスパンダ６１５が前述の読み出しモードを発生不可能なものであるときにも、ステップ５２０４の判定結果を「Ｎ」とする。
一方で、受信したアドレスと自身のアドレスとが一致する場合には（５２０４の結果が「Ｙ」）、要求された処理が読み出し要求か否かを判定する（５２０５）。要求された処理が読み出し要求の場合には（５２０５の結果が「Ｙ」）、図５３のステップ５３０１以降の処理を実行する。
一方、バスコントローラ６３４は、要求された処理が読み出し要求でない場合、すなわち、書き込み要求の場合には（５２０５の結果が「Ｎ」）、対応する状態番号である２を設定する（５２０６）。
バスコントローラ６３４は、その後、ドライバ６３２を駆動してトランジスタ６３０をオンさせることにより、接続線ＳＤＡの信号レベルをＬＯＷに設定して信号線の占有を開始する。さらに、自己占有ＷＤＴ６４１を作動させて、自己占有ＷＤＴ６４１によるバスの監視を開始する（５２０７）。自己占有ＷＤＴ６４１は、バスコントローラ６３４によってバスの占有が開始されると、タイマを起動し、所定の時間が経過すると、自身（Ｉ２ＣＩ／Ｏエクスパンダ６１５）をリセットする。このように処理することによって、接続線ＳＤＡを占有し続けた場合であっても、自己占有ＷＤＴ６４１に設定された時間が経過すると、リセットによって占有を解除することができる。このとき、自身のみをリセットすることによって、他に対する影響を最小限に抑えることができる。
このとき、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルはともにＬＯＷである状態５２０８となっており、次いで、バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＨＩＧＨに変化するまで待機する（５２０９）。
バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＨＩＧＨに変化すると（５２０９の結果が「ＳＣＬ△」）、接続線ＳＣＬの信号レベルがＨＩＧＨ、接続線ＳＤＡの信号レベルがＬＯＷである状態５２１０となり、さらに、接続線ＳＣＬの信号レベルがＬＯＷに変化するまで待機する（５２１１）。
バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＬＯＷに変化すると（５２０９の結果が「ＳＣＬ▽」）、ドライバ６３２を駆動してトランジスタ６３０をオフさせることにより接続線ＳＤＡを解放し、自己占有ＷＤＴ６４１を停止させて、自己占有ＷＤＴ６４１によるバスの監視を終了する（５２１２）。そして、変数ＣＮの値を０に設定し、受信バッファをクリアする（５２１３）。このとき、接続線ＳＣＬの信号レベルがＬＯＷ、接続線ＳＤＡの信号レベルがＨＩＧＨとなり、図５１の状態５１１１となるため、図５１のステップ５１１２以降の処理を実行する。
また、バスコントローラ６３４は、ステップ５２０２の処理において状態番号が１でない場合には（５２０２の結果が「Ｎ」）、受信の成否を判定する（５２１４、５２１５）。受信が成功していた場合には（５２１５の結果が「Ｙ」）、受信バッファのデータを準備領域に格納し（５２１６）、ステップ５２０７以降の処理を実行する。
一方、バスコントローラ６３４は、データの受信に失敗した場合には（５２１５の結果が「Ｎ」）、状態番号を０に設定し（５２１７）、ステップ５２１３以降の処理を実行する。
図５３は、本発明の第１の実施の形態のスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５におけるデータの読み出し処理の手順を示すフローチャートである。
バスコントローラ６３４は、マスタＩＣから要求された処理が読み出し要求であった場合には（図５２の５２０５の結果が「Ｎ」）、状態番号を読み出し処理に対応する３に設定する（５３０１）。
バスコントローラ６３４は、その後、ドライバ６３２を駆動してトランジスタ６３０をオンさせることにより、接続線ＳＤＡの信号レベルをＬＯＷに設定して信号線の占有を開始する。さらに、自己占有ＷＤＴ６４１を作動させて、自己占有ＷＤＴ６４１によるバスの監視を開始する（５３０２）。このとき、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルはともにＬＯＷである状態５３０３となっており、バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＨＩＧＨに変化するまで待機する（５３０４）。
バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＨＩＧＨに変化すると（５３０４の結果が「ＳＣＬ△」）、状態５３０５となり、さらに、接続線ＳＣＬの信号レベルがＬＯＷに変化するまで待機する（５３０６）。
バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＬＯＷに変化すると（５３０６の結果が「ＳＣＬ▽」）、ドライバ６３２を駆動してトランジスタ６３０をオフさせることにより接続線ＳＤＡを解放し、自己占有ＷＤＴ６４１を停止させて、自己占有ＷＤＴ６４１によるバスの監視を終了する（５３０７）。
さらに、バスコントローラ６３４は、変数ＣＮの値を０に設定し（５３０８）、接続線ＳＤＡにデータを出力する（５３０９）。このとき、接続線ＳＤＡにＬＯＷレベルの信号を出力する場合には、自己占有ＷＤＴ６４１を作動させて自己占有ＷＤＴ６４１によるバスの監視を開始する。接続線ＳＤＡにＨＩＧＨレベルの信号を出力する場合には、自己占有ＷＤＴ６４１を作動させない（５３１０）。接続線ＳＤＡの信号レベルがＨＩＧＨであれば、バスが占有されないためである。
このときバスコントローラ６３４は、接続線ＳＣＬの信号レベルがＬＯＷとなっており（５３１１）、接続線ＳＣＬの信号レベルがＨＩＧＨに変化するまで待機する（５３１２）。接続線ＳＣＬの信号レベルがＨＩＧＨに変化すると（５３１２の結果が「Ｙ」）、変数ＣＮの値に１加算する（５３１３）。そして、接続線ＳＣＬの信号レベルがＨＩＧＨである状態５３１４となっており、接続線ＳＣＬの信号レベルがＬＯＷに変化するまで待機する（５３１５）。接続線ＳＣＬの信号レベルがＬＯＷに変化すると（５３１５の結果が「ＳＣＬ▽」）、自己占有ＷＤＴ６４１によるバスの監視を行っていたときには、自己占有ＷＤＴ６４１を停止させて自己占有ＷＤＴ６４１によるバスの監視を終了する（５３１６）。
バスコントローラ６３４は、変数ＣＮの値が８に到達したか否か、すなわち、接続線ＳＤＡに８回分の全データが出力されたか否かを判定する（５３１７）。全データの出力が完了していない場合には（５３１７の結果が「Ｎ」）、接続線ＳＤＡに次のデータを出力し（５３１８）、ステップ５３１０以降の処理を実行する。
一方、バスコントローラ６３４は、変数ＣＮの値が８に到達し、すべてのデータの送信が完了し（５３１７の結果が「Ｙ」）、ドライバ６３２を駆動してトランジスタ６３０をオフさせることにより接続線ＳＤＡを解放する（５３１９）。但し、このステップ５３１９の処理は、バスコントローラ６３４が接続線ＳＤＡをＬＯＷレベルに設定していた場合にのみ必要な処理なので、バスコントローラ６３４が接続線ＳＤＡをＨＩＧＨレベルに設定していた場合には、実行する必要がない。
このとき、接続線ＳＣＬの信号レベルがＬＯＷ、接続線ＳＤＡの信号レベルがＨＩＧＨとなるので（５３２０）、次いで、接続線ＳＣＬの信号レベルがＨＩＧＨになるまで待機する（５３２１）。
このとき、当該Ｉ２ＣＩ／Ｏエクスパンダ６１５から、マスタＩＣ５７０ａ（図１１参照、図１２のマスタＩＣ５７０ｂでも同様）に対して、既に８ビット単位のデータが送信されており、さらに、マスタＩＣ側が、次のデータを受信する状態になっている場合には、マスタＩＣ５７０ａ（５７０ｂ）から当該Ｉ２ＣＩ／Ｏエクスパンダ６１５へ、ＡＣＫの応答信号が送信される。
そして、バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＨＩＧＨになると（５３２１の結果が「ＳＣＬ△」）、接続線ＳＤＡの信号レベル（応答信号）を取り込む（５３２２）。そして、取り込まれた応答信号がＡＣＫ（ＬＯＷレベル）であるか否か、すなわち、マスタＩＣが次のデータを受信する状態となっているか否かを判定する（５３２３）。
このとき、取り込まれた応答信号がＡＣＫである場合には（５３２３の結果が「Ｙ」）、接続線ＳＣＬの信号レベルがＨＩＧＨ、接続線ＳＤＡの信号レベルがＬＯＷになっており（５３２４）、バスコントローラ６３４は、接続線ＳＣＬの信号レベルがＬＯＷに変化するまで待機する（５３２５）。接続線ＳＣＬの信号レベルがＬＯＷに変化すると（５３２５の結果が「ＳＣＬ▽」）、変数ＣＮの値を０に設定し（５３２６）、次のデータを出力するために、ステップ５３１８以降の処理を実行する。
一方、取り込まれた応答信号がＮＡＣＫである場合には（５３２３の結果が「Ｎ」）、バスコントローラ６３４は、変数ＣＮを０、状態番号を０に設定し、さらに、受信バッファをクリアする（５３２７）。このとき、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルはともにＨＩＧＨになっており、図５１の状態５１０３に対応し、図５１のステップ５１０４の処理を実行する。
次に、本発明の第１の実施の形態において、演出制御装置５５０のＣＰＵ５５１と、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂとの間で、データが授受されるタイミングについて説明する。
図５４は、本発明の第１の実施の形態のＶＤＰ割込み時に演出制御装置５５０のＣＰＵ５５１からの指示によって、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂによる処理が並列して実行される状態を示すタイミングチャートである。
本発明の第１の実施の形態では、表示装置５３に表示された画像を更新するタイミングにおいてＶＤＰ割込みが発生すると、演出制御装置５５０のＣＰＵ５５１は、各マスタＩＣに対して演出制御データの出力を開始する。各マスタＩＣは、ＣＰＵ５５１から演出制御データを受信すると、他のマスタＩＣとは独立して、受信した演出制御データを各スレーブに送信するなどの処理を実行する。そして、すべてのスレーブに対して演出制御データの出力が完了すると、各マスタＩＣはストップコンディションを出力し、各スレーブによって制御される演出装置（装飾装置６２０）の演出態様を更新する。
このように、第１マスタＩＣ５７０ａ及び第２マスタＩＣ５７０ｂによる処理が並行して実行され、さらに、ＶＤＰ割込みと各演出装置の演出態様の更新タイミングを同期させることによって、画像表示と調和のとれた演出を行うことが可能となる。
さらに、詳細に説明すると、演出制御装置５５０のＣＰＵ５５１は、ＶＤＰ割込みが発生すると、演出制御定期処理（図３７のステップ３７０７、図３９）を実行し、各マスタＩＣに対してスタートコンディションを出力する。
そして、ＣＰＵ５５１は、演出制御装置５５０により制御される各装置への出力データを編集する。具体的には、表示装置５３で演出を行うためのＶＤＰ出力データ編集（図３９のステップ３９１７）、スピーカ３０から音声を出力するためのスピーカ関連データ編集（図３９のステップ３９１８）、演出装置としてのＬＥＤを制御する装飾制御装置６１０へ出力する演出制御データの編集（図３９のステップ３９１９）、及びモータなどの駆動体を制御するためのデータ編集を行う。これらの編集処理の実行中に、各マスタＩＣによってＣＰＵ５５１に対するマスタ割込みが発生すると、演出制御データの送信再開処理（図４３）によって、編集された演出制御データが各マスタＩＣの出力用バッファ５７２に書き込まれる。そして、図４５に示したマスタによるデータ送信処理によって、各スレーブに演出制御データが出力される。
また、最後のスレーブへのデータの出力が終了してから次のＶＤＰ割込が発生するまでの休止期間（図５４の※の期間）に、ＣＰＵ５５１はスレーブ出力データ編集処理、すなわち、下り方向データの編集を行っている。したがって、スレーブ（グループ単位制御手段）にデータを送信していない時間にもデータを処理するため、マスタＩＣ（グループ統括制御手段）の処理能力を活用することが可能となり、マスタＩＣの負荷を平準化することができる。
最後に、送信対象のスレーブの全てに演出制御データが送信されると、演出制御データの送信再開処理によって、マスタＩＣからスレーブにストップコンディションが出力され（図４３のステップＳ４３１１）、このストップコンディションによって、各スレーブが受信した演出制御データが各演出装置の演出態様に反映される。
その後、ＣＰＵ５５１は、次のＶＤＰ割込みが発生するまで待機する。そして、次のＶＤＰ割込みが発生すると、前述の演出制御定期処理（図３７のステップ３７０７、図３９）を実行して、各マスタＩＣに対してスタートコンディションを出力し、以降、同じ処理を繰り返す。
次に、グループ化された演出装置（装飾装置６２０）の構成例について説明する。
図５５は、本発明の第１の実施の形態における装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５と、装飾装置６２０との接続例を示す図であり、８セット分のＬＥＤを２つのＩ２ＣＩ／Ｏエクスパンダ６１５によって制御する構成を示す図である。
装飾装置６２０は一例としてＬＥＤによって構成されているとし、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のＬＥＤを１セットとして制御することによって、さまざまな色で発光することを可能とする。例えば、赤、緑、青のすべてのＬＥＤを発色させると、白色に発光させることができる。
そして、本発明の第１の実施の形態では、１つのＩ２ＣＩ／Ｏエクスパンダ６１５は、１６個のポート（ＰＯＲＴ０〜１５）に対応するＬＥＤを制御することが可能であるため、３色のＬＥＤのセットを５セットまで接続することが可能である。
しかし、より興趣を高める演出を行うために、１６個を超えるポートにＬＥＤ（演出装置）を接続する場合が考えられる。図５５では、５セット以上（８セット）のＬＥＤを、２つのＩ２ＣＩ／Ｏエクスパンダ６１５にまたがって接続して制御する構成について説明する。
前述のように、Ｉ２ＣＩ／Ｏエクスパンダ６１５には１６のポート（ＰＯＲＴ０〜１５）が備えられているため、３色のＬＥＤのセットを５セットまで接続することが可能である。しかしながら、８セットのＬＥＤを１つのグループとして演出が行われる場合には、少なくとも２つのＩ２ＣＩ／Ｏエクスパンダ６１５を必要とする。
そこで、図５５に示す構成では、一方のＩ２ＣＩ／Ｏエクスパンダ６１５は、各セットの赤及び緑のＬＥＤを制御し、他方のＩ２ＣＩ／Ｏエクスパンダ６１５（６１５ｂ）は、各セットの青のＬＥＤを制御するように構成している。そして、これらの２つのＩ２ＣＩ／Ｏエクスパンダ６１５を同じグループとして制御し、図５６Ａにて後述するように、演出制御装置５５０から出力されたストップコンディションを受け付けてから演出制御を同時に実行することによって、複数のＩ２ＣＩ／Ｏエクスパンダ６１５によって制御されるＬＥＤによる演出を違和感なく行うことが可能となるのである。
図５６Ａは、本発明の第１の実施の形態における装飾制御装置６１０がデータを受信し、演出装置を制御するタイミングを示す図であり、ストップコンディションを出力した時点で受信したデータを反映させる場合について説明する図である。
本図において、まず、演出制御装置５５０からスタートコンディションを出力し、次に、演出制御装置５５０から複数のＩ２ＣＩ／Ｏエクスパンダ６１５に演出制御データを順次出力し、最後に、演出制御装置５５０からストップコンディションを出力する状態を示している。説明の都合上、装飾制御装置６１０のＩ２ＣＩ／Ｏエクスパンダ６１５は５個設けられているものとし、それぞれを第１Ｉ２ＣＩ／Ｏエクスパンダ〜第５Ｉ２ＣＩ／Ｏエクスパンダとする。
ここで、図中で「ｄａｔａ１」となっているものは、演出制御装置５５０から第１Ｉ２ＣＩ／Ｏエクスパンダに送信される演出制御データを示し、以下、「ｄａｔａ２」〜「ｄａｔａ５」は、演出制御装置５５０から、第２Ｉ２ＣＩ／Ｏエクスパンダ〜第５Ｉ２ＣＩ／Ｏエクスパンダの各々へ送信される演出制御データを示す。
また、図中で「演出装置（１）」となっているものは、第１Ｉ２ＣＩ／ＯエクスパンダのＩ／Ｏポートに接続されているＬＥＤ等を示し、以下、「演出装置（２）」〜「演出装置（５）」は、第２Ｉ２ＣＩ／Ｏエクスパンダ〜第５Ｉ２ＣＩ／ＯエクスパンダのＩ／Ｏポートに接続されているＬＥＤ等に、それぞれが対応する。
なお、演出制御装置５５０から、第１Ｉ２ＣＩ／Ｏエクスパンダ〜第５Ｉ２ＣＩ／Ｏエクスパンダの各々へ演出制御データを送信する際には、Ｉ２ＣＩ／Ｏエクスパンダの選択を切り替えるタイミングで、演出制御装置５５０からＩ２ＣＩ／Ｏエクスパンダにスタートコンディション（リスタートコンディションとして機能する）を出力している。ただし、最初に演出制御装置５５０がスタートコンディションを出力してから、第１Ｉ２ＣＩ／Ｏエクスパンダ〜第５Ｉ２ＣＩ／Ｏエクスパンダの全てに演出制御データを送信するまでの間（図中にＴで示した期間）はストップコンディションを出力せず、この期間Ｔの経過後にストップコンディションを出力している。
本発明の第１の実施の形態では、接続線ＳＤＡからシリアルに演出制御データが送信されるため、各Ｉ２ＣＩ／Ｏエクスパンダ毎に、演出制御データが到達するタイミングに時間差が生じる。各Ｉ２ＣＩ／Ｏエクスパンダは、演出制御装置５５０から演出制御データを受け入れた時点では、バスコントローラ６３４（図１８）に内蔵された図示しないバッファに受信した演出制御データを一次的に確保しているに過ぎない。
ここで、各Ｉ２ＣＩ／Ｏエクスパンダが、単独で演出制御データの受信と同時にＬＥＤの発光態様を変更してしまうような処理を行った場合を想定する。ＬＥＤの発光態様の変化に時間差を生じるため、違和感のある演出が行われるおそれがある。
例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のＬＥＤが、前述の図５５のように、複数のＩ２ＣＩ／Ｏエクスパンダにまたがって接続されているような場合には、遊技者に誤解をあたえるような色彩でＬＥＤが発光する可能性がある。
具体的には、前述した信頼度報知装置１５（図２）が、発光する色によって大当りとなる期待度が異なるように設定されており、信頼度報知装置１５が赤く光れば大当たりが確定する仕様のとなっているものとする。そして、信頼度報知装置１５を、大当たりの確定とはならない紫色で発光させる報知動作を行う場合を想定する。
このような報知動作を行う場合には、信頼度報知装置１５に備えた発光体内の赤色ＬＥＤと青色ＬＥＤとを同時に点灯して発光体を紫色で発光させるような制御を行うことになるが、前述の図５５のように複数のＩ２ＣＩ／Ｏエクスパンダにまたがって接続されたＬＥＤが発光する際の時間差により、赤色ＬＥＤだけが点灯するような瞬間があると、遊技者が大当たりするものと誤解し、遊技店と遊技者の間でトラブルになるおそれがある。
そこで、本発明の第１の実施の形態では、演出制御装置５５０からストップコンディションを受信した時点で、バッファ内の演出制御データを出力設定レジスタ６３５に上書きし、この出力設定レジスタ６３５の記憶内容を出力コントローラ６３６によってドライバ６３７に反映させ、当該Ｉ２ＣＩ／Ｏエクスパンダに接続されているＬＥＤの発光態様を変化させる処理を行っている。
そのため、図５６Ａに示すように、ストップコンディション出力時に、各Ｉ２ＣＩ／Ｏエクスパンダが受信した演出制御データを各演出装置の出力態様に同時に反映させることが可能となり、違和感のない演出を行うことが可能となる。
なお、本発明の第１の実施の形態では、Ｉ２ＣＩ／Ｏエクスパンダが受信した演出制御データを各演出装置の出力態様に反映させるタイミングを、更新指令信号として例示したストップコンディションの受信時としているが、他の更新指令信号を用いても構わない。ストップコンディションのように演出制御データの最後に送信されるものに限られず、演出制御データの送信の途中で送信されるものであっても、接続線ＳＤＡ及びＳＣＬの信号変化によって表現できる更新指令信号であれば、適用可能である。
図５６Ｂは、本発明の第１の実施の形態における装飾制御装置６１０がデータを受信し、発光装置を制御するタイミングを示す図である。
図５６Ｂでは、遊技盤１０に備えた２つの発光装置が交互に点灯する発光（制御）態様について説明する。前述したように、遊技盤１０にはセンターケース５１が備えられており、センターケース５１には装飾具４７や装飾ランプ４８が備えられている（図２参照）。ここでは、装飾具４７に備えたものを発光装置（１）とし、装飾ランプ４８に備えたものを発光装置（２）として説明を行う。発光装置の発光態様は、遊技状態に基づいて設定される。
遊技状態について具体的に説明すると、時刻ｔ１までの間は、始動記憶数が０の状態であり、画像表示装置５３にはデモ画面が表示されている。このとき、発光装置（１）と発光装置（２）とが、発光間隔１６ｆで交互に点灯している。なお、１ｆは、画面更新周期に対応し、発光間隔１６ｆでは、画面が１６回更新されるたびに発光装置（１）と発光装置（２）とが交互に点灯する。
ここでは、演出制御装置５５０から、発光装置（１）を制御するＩ２ＣＩ／Ｏエクスパンダ６１５に対して、発光制御データ（演出制御データ）を１ｆの時間間隔で送信している。この場合の発光制御データは、発光装置（１）を点灯させる発光制御データと、発光装置（１）を消灯させる発光制御データの何れかであり、１６ｆの時間間隔で交互に切り替わるように、演出制御装置５５０にて発光制御データの更新を行っている。
具体的には、図２４のＩ２ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５に割り当てられたワークレジスタのうちの、レジスタ番号「１４ｈ」（レジスタ名「ＬＥＤＯＵＴ０」）〜「１７ｈ」（レジスタ名「ＬＥＤＯＵＴ３」）の中から、発光装置（１）に該当するビットのオン状態を、オンとオフに切り替えることで、発光制御データの更新が行われる。なお、発光装置（２）に関しても同様の処理が行われる。
また、時刻ｔ１から時刻ｔ２までの間は、始動入賞口に遊技球が入賞し、特図変動表示ゲームが実行されている状態である。したがって、普図・特図表示器３５の特図表示器では特図変動表示ゲームが実行され、画像表示装置５３では、特図変動表示ゲームに対応して複数の識別情報が変動表示している。特図変動表示ゲームが実行されている間は、発光装置（１）と発光装置（２）とが、発光間隔８ｆで交互に点灯している。ここでは、演出制御装置５５０によって、時間８ｆが経過する毎に発光制御データが更新されることになる。
時刻ｔ２から時刻ｔ３までの間は、特図変動表示ゲームが終了し、識別情報が停止表示されている状態である。このとき、発光装置（１）のみが点灯している。
さらに、このとき実行されていた特図変動表示ゲームの結果は大当りとなり、時刻ｔ３から特別遊技状態に移行し、画像表示装置５３では大当り表示が出力される。このとき、発光装置（１）と発光装置（２）とが、発光間隔４ｆで交互に点灯している。ここでは、演出制御装置５５０によって、時間４ｆが経過する毎に発光制御データが更新されることになる。
このように、遊技者側から視認可能な何れかの発光装置（例えば、発光装置（１）と発光装置（２））を点灯させる発光制御データと、この発光装置を消灯させる発光制御データとを、切り替えながら送信することで、対象となる発光装置を点滅させることができる。そして、発光制御データの送信が正しく行われていない場合には、発光装置が点滅しなくなって常時点等若しくは消灯する状態となることから、発光制御データの通信異常や異常からの復帰を目視で確認することができる。
さらに、この確認をいつでも行えるように、変動表示ゲームが実行されている期間を通して、発光装置を点灯させる発光制御データと消灯させる発光制御データとを切り替えながら送信するだけでなく、変動表示ゲームが実行されていない期間でも、発光装置を点灯させる発光制御データと消灯させる発光制御データとを切り替えながら送信している。
なお、発光制御データを更新可能な時間間隔を、変動表示ゲームが実行中の場合と、変動表示ゲームが実行中でない場合とで、可変するように構成することも可能である。例えば、変動表示ゲームが実行中でない場合には４ｆの時間間隔で発光制御データを更新できるように構成しながらも、変動表示ゲームが実行中の場合には８ｆの時間間隔で発光制御データを更新するように処理負担を軽減しても良い。
このような構成とすることで、演出制御装置５５０の処理負担（ＣＰＵ５５１の処理負担も含まれる）が変動表示ゲームの実行中と非実行中とで大きく変化することを緩和させる方向へ、発光制御データの更新処理の負担を分散させることができる。
図５７は、本発明の第１の実施の形態において、接続線ＳＤＡの占有を開始したＩ２ＣＩ／Ｏエクスパンダ６１５が接続線ＳＣＬの立下りを待機している状態が発生し、一定時間経過後に、接続線ＳＤＡを占有したＩ２ＣＩ／Ｏエクスパンダ６１５が自己をリセットして、バスを解放することを試みる手順を説明する図である。
マスタＩＣからスタートコンディションが出力されると、マスタＩＣがスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５に対してデータの出力を開始し、マスタＩＣのＳＴＡがＯＮに設定される。その後、マスタＩＣは、接続線ＳＣＬの信号レベルを順次変化させながら、Ｂ７からＢ０までの８ビットのデータをＩ２ＣＩ／Ｏエクスパンダ６１５に順次送信する。このとき、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５では、接続線ＳＣＬの信号レベルの変化に対応して、順次データを取り込む。
そして、８ビット（１バイト）分のデータ、すなわち、１回分のデータが送信されると、マスタＩＣ側で接続線ＳＤＡが解放される（図５２のステップ５２０１）。接続線ＳＤＡが解放されると、信号レベルがＨＩＧＨに設定されている。そして、スレーブ側から返答信号（ＡＣＫ，ＮＡＣＫ）が送信されるまで待機する。
スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡの信号レベルをＬＯＷに変化させることによって、返答信号（ＡＣＫ）を出力する。その後、マスタＩＣが接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに変化させ、次いで、ＨＩＧＨからＬＯＷに変化させるまでの期間に渡って、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡを占有する（図５２のステップ５２０７〜５２１２に相当）。
図５７を参照すると、マスタＩＣ側で７ビット目のデータを送信したとき、ノイズなどが原因で接続線ＳＣＬの信号レベルが変化したとスレーブ側で認識され、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５では８ビット目のデータが送信されたと認識してしまっている。そのため、スレーブは返答信号（ＡＣＫ）を出力するために信号レベルをＬＯＷに設定して、接続線ＳＤＡを占有する。本発明の第１の実施の形態では、同時に自己占有ＷＤＴ６４１によってスレーブによる接続線ＳＤＡの占有の監視が開始される。
このとき、マスタＩＣは、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５によって接続線ＳＤＡが占有され、信号レベルがＬＯＷになっているため、ＨＩＧＨに変更されるまでデータ（Ｂ０）を送信できない状態になっている。さらに、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＣＬの信号レベルが立ち下がるまで待機しているため、互いに信号レベルが変化するまで待機している状態になり、処理全体が停止してしまう。
そこで、本発明の第１の実施の形態では、前述のように、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５が接続線ＳＤＡを占有している時間が自己占有ＷＤＴ６４１によって監視されているため、占有が開始されてから所定の時間が経過すると、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５自身をリセットすることによって強制的に接続線ＳＤＡが解放される。
そして、接続線ＳＤＡが解放されても最後のデータを出力することができないため、ＣＰＵ５５１によってマスタＩＣをリセットする。その後、ストップコンディション及びスタートコンディションを出力し、処理を再開する。
図５８は、本発明の第１の実施の形態において、接続線ＳＤＡが何らかの原因により占有されている状態が発生し、接続線ＳＤＡの占有を検出したＩ２ＣＩ／Ｏエクスパンダ６１５が自己をリセットして、バスを解放することを試みる手順を説明する図である。
図５７では、接続線ＳＤＡを占有しているＩ２ＣＩ／Ｏエクスパンダ６１５が、自己をリセットすることにより接続線ＳＤＡを解放する場合について説明したが、図５８では、バス全体を監視し、他のスレーブ（接続線ＳＤＡに接続されている他のＩ２ＣＩ／Ｏエクスパンダ６１５等）が接続線ＳＤＡを占有したことでバスが解放されない場合に、バスを強制的に解放させる手順について説明する。
バス監視ＷＤＴ６４０による監視は、接続線ＳＤＡの信号レベルがＬＯＷレベルになると開始され、接続線ＳＤＡの信号レベルがＨＩＧＨレベルになると終了する。つまり、接続線ＳＤＡの信号レベルが連続してＬＯＷとなっている時間が一定の時間となると、バス監視ＷＤＴ６４０からリセット信号発生回路６３９に、リセット信号を出力させるための指令が出力される。
図５７にて説明したように、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５によってバスが占有されると、マスタＩＣとスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５との間の信号の入出力が停止し、接続線ＳＤＡの信号レベルが変化しなくなる（互いに信号レベルが変化するまで待機している状態になる）。そこで、所定の時間、接続線ＳＤＡの信号レベルが変化しなくなった場合には、接続線ＳＤＡに接続されている全てのＩ２ＣＩ／Ｏエクスパンダ６１５が、各々の判断で自己をリセットすることによって、バスを解放する。
図５８を参照すると、マスタＩＣからデータＢ１が出力された後、他のスレーブによってバスが占有されている。図５８の場合には、自己スレーブによるバスの占有ではないため、実際に占有されているスレーブを特定することができない。そこで、接続線ＳＤＡに接続されているスレーブ（Ｉ２ＣＩ／Ｏエクスパンダ６１５）の各々が、自己をリセットすることによって、バスを解放する（正確には、接続線ＳＤＡに接続されているＩ２ＣＩ／Ｏエクスパンダ６１５のうち、自己をリセットする機能を有したものだけがリセット処理を行う）。
その後、ＣＰＵ５５１によってマスタＩＣをリセットし、マスタＩＣからストップコンディション及びスタートコンディションが出力された後、処理を再開する。
図５９は、本発明の第１の実施の形態においてスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５によってバスが占有された場合に、マスタＩＣからの指令によってスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５がバスを解放する手順を説明する図である。
ノイズなどにより接続線ＳＣＬの信号レベルの変化回数がマスタ側とスレーブ側とで相違すると、前述のように、接続線ＳＤＡがスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５によって占有され、バスが解放されなくなる。
そこで、バスが占有されたままの状態でマスタＩＣからデータの送信が不能となると、ＣＰＵ５５１は、マスタＩＣをリセットする。そして、各スレーブ（マスタＩＣに接続されたＩ２ＣＩ／Ｏエクスパンダ６１５）に対し、ストップコンディションとスタートコンディションとを出力することを試みる。
このとき、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５では、まず、図５０に示したストップコンディション出力処理が実行される。このとき、接続線ＳＣＬ及び接続線ＳＤＡの信号レベルはともにＬＯＷであるため、ＳＣＬ解放処理が実行される（図５０の５００４、図４７）。占有されているのは、接続線ＳＤＡであるため、ＳＣＬ解放処理は正常に実行され、接続線ＳＣＬの信号レベルはＨＩＧＨに設定される。
続いて、図５０のステップ５００５の処理が実行され、ＳＤＡ解放監視処理（図４８）が実行される。ＳＤＡ解放監視処理では、ステップ４８０２の処理で接続線ＳＤＡの信号レベルをＨＩＧＨに変更しようとするが、スレーブのＩ２ＣＩ／Ｏエクスパンダ６１５によって占有されているため、ＨＩＧＨにすることができない。したがって、ステップ４８０５の処理でステータスコードに“７０Ｈ”（「復旧」）が設定され、その後、送信中断割込みを発生させる。
送信中断割込みが発生すると、図４０及び図４１に示したように、ＣＰＵ５５１は、マスタＩＣに対してソフトリセットを行う（図４０の４０１１、図４１の４１１１）。
その後、マスタＩＣは、接続線ＳＣＬの信号レベルを少なくとも９回変化させる。こうすることによって、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＣＬの信号レベルの変化が少なくとも９回行われる途中において、接続線ＳＣＬの信号レベルがＨＩＧＨからＬＯＷへの変化を検出することになり、接続線ＳＤＡを解放し（図５２のステップ５２０８〜５２１１のループから抜け出すことに相当）、返答信号（ＡＣＫ）をマスタＩＣに送信する。
次いで、マスタＩＣは、接続線ＳＤＡが解放されたことを確認したうえで、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５にストップコンディションを出力し、次いで、スタートコンディションを出力し、再度、データ送信を行う。
図６０は、本発明の第１の実施の形態において、マスタＩＣからの誤った指令により、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５で読み出しモードが発生してバスが占有された場合に、マスタＩＣからの指令によってスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５がバスを解放する手順を説明する図である。
なお、本実施形態では、マスタＩＣからスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５に対して、読み出しモードを発生させる指令を送信することは意図していないが、ノイズ等の影響により、Ｉ２ＣＩ／Ｏエクスパンダ６１５が勝手に判断して、読み出しモードに遷移した場合を想定して説明を行う。
Ｉ２ＣＩ／Ｏエクスパンダ６１５が読み出しモードの場合であってもバスが占有されたままの状態で所定の時間以上経過すると、書き込み要求の場合と同様に、監視タイマ回路５６２によって、ＣＰＵ５５１にタイムアウト割込みが発生する（図１０及び図４１参照）。このとき、ＣＰＵ５５１は、図５８で説明したように、まず、ソフトリセットを実行することによってマスタＩＣを初期化する。そして、各スレーブ（マスタＩＣに接続されたＩ２ＣＩ／Ｏエクスパンダ６１５）に対し、ストップコンディションとスタートコンディションを出力することを試みる。
スタートコンディション出力が実行され、接続線ＳＣＬの信号レベルを少なくとも９回変化させると、Ｉ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＣＬの信号レベルの変化に合わせて接続線ＳＤＡにデータを出力するが、接続線ＳＣＬの信号レベルの変化が９回行われる途中において、マスタＩＣからの返答信号（ＡＣＫ）を確認するタイミングが発生する。このとき、マスタＩＣ側では接続線ＳＤＡを開放したままにしているため、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡの信号レベルを取り込んだ際に、ＨＩＧＨレベルとなるＮＡＣＫの返答信号を受信したものと認識し、以降のデータ送信を中止すべきと判断して接続線ＳＤＡを解放する。
本発明の第１の実施の形態によれば、演出制御装置５５０（グループ統括制御手段）に含まれる各マスタＩＣ（信号レベル制御手段）が装飾制御装置６１０（グループ単位制御手段）にデータを送信すると、装飾制御装置６１０から演出制御装置５５０に返答信号が送信されるため、データ送信が行われたか否かを確認することが可能となり、誤作動を防止できる。
また、本発明の第１の実施の形態によれば、演出制御装置５５０は装飾制御装置６１０へ一本のデータ線（接続線ＳＤＡ）を介してデータを送信し、装飾制御装置６１０から演出制御装置５５０へも同じデータ線を介して返答信号が送信されるので、基板間の配線を少なくすることができる。
さらに、本発明の第１の実施の形態によれば、一本のデータ線が、演出制御装置５５０（マスタＩＣ、グループ統括制御手段）から装飾制御装置６１０（Ｉ２ＣＩ／Ｏエクスパンダ６１５、グループ単位制御手段）へのデータ送信と、装飾制御装置６１０から演出制御装置５５０への返答信号送信で共通利用されるため、データ線が装飾制御装置６１０により占有されて使用できない状態が発生するおそれがあるが、初期化手段によって装飾制御装置６１０を初期化する処理が行われ、これによりデータ線の占有状態を解除することが出来るので、通信が停止してしまうことを防止できる。
さらに、本発明の第１の実施の形態によれば、データ線を占有している装飾制御装置６１０自身が、通信停止状態の発生を判断して自分自身を初期化することにより、他の装飾制御装置６１０の処理に影響を与えることなく、データ線を解放することができる。
また、本発明の第１の実施の形態によれば、データ線の占有状態を検出すると、データ線に接続されている装飾制御装置６１０の全てが、自分自身を初期化することによって、確実にデータ線を解放することができる。
本発明の第１の実施の形態によれば、演出制御装置５５０からデータ線を解放する指令を送信することができる。さらに、返答信号の出力開始と出力終了のタイミングが、演出制御装置５５０から指令されるので、装飾制御装置６１０の処理が簡素化される。そして、返答信号の出力開始後に、出力終了の指令が届かないような不具合が発生したときには、占有解除指令手段によって不具合が解除され、通信が正常な状態に復帰できる。
さらに、本発明の第１の実施の形態によれば、１つのマスタＩＣに接続可能な装飾制御装置６１０の数に上限があったとしても、演出制御装置５５０に複数のマスタＩＣを備えることによって、より多くの装飾制御装置６１０を利用することができる。
また、本発明の第１の実施の形態では、第１マスタＩＣ５７０ａ（第１の信号レベル制御手段）が遊技盤１０に備えられた演出装置を制御し、第２マスタＩＣ５７０ｂ（第２の信号レベル制御手段）が前面枠３に備えられた演出装置を制御するように構成されている。このように、遊技盤１０に備えられた演出装置と前面枠３に備えられた演出装置とを別のグループとすることによって、前面枠３や遊技盤１０を開発する際には、装飾制御装置６１０の上限数を開発対象の各グループに限定して考慮すればよいので、構成毎に並行して機器の開発を行うなど開発の効率化を図ることができる。
さらに、本発明の第１の実施の形態によれば、ＣＰＵ５５１によってマスタＩＣが選択され、選択されたマスタＩＣに接続される複数の装飾制御装置６１０（Ｉ２ＣＩ／Ｏエクスパンダ６１５）が、まとめて初期化されるので、装飾制御装置６１０を１つ１つ選択して初期化するような方法と比較すると、高速な初期化処理を行うことができる。
このとき、選択されたマスタＩＣに接続される装飾制御装置６１０だけを初期化して、選択されない他のマスタＩＣに接続される装飾制御装置６１０を初期化しないような制御が可能となる。
そのため、遊技機に備えた全ての装飾制御装置６１０のうち、必要最小限の範囲に属する装飾制御装置６１０だけを初期化することができるので、装飾制御装置６１０の初期化が行われて演出装置の動作が中断する頻度を、低下させることができる。
また、本発明の第１の実施の形態によれば、すべてのマスタＩＣをリセットしようとする場合にはハードリセットを行う構成となっているため、各マスタＩＣを１個ずつソフトリセットする場合と比較して、高速に初期化を行うことが可能となる。
一方、一部のマスタＩＣをリセットしようとする場合には、データバスを経由するソフトリセットによって初期化を実行するため、すべてのマスタＩＣの初期化信号入力端子に個別に信号入力するような複雑な回路を必要とせずに、１つのポートを備えていればよい。すなわち、起動時に毎回必ず実行されるすべてのマスタＩＣのリセットは高速で行うことが可能となり、非常時にのみ実行される一部のみのマスタＩＣのリセットは、簡素化された回路で実行可能となるため、特に、マスタＩＣの数が多い構成の場合に有効となる。
また、本発明の第１の実施の形態によれば、マスタＩＣによる処理がそれぞれ並列して動作するため、高速な処理が可能となる。さらに、画面更新のタイミングと同期させて演出装置の演出態様が更新するように制御されるため、画面表示と調和のとれた発光の演出が可能となる。
さらに、本発明の第１の実施の形態によれば、取り込まれたデータを演出装置の出力態様として反映させるタイミングが、タイミング信号線とデータ線の信号レベル変化（ストップコンディションの受信）によって決定されるので、従来のＬＡＴ信号のような信号が不要となる。そのため、ＬＡＴ信号を送信するための配線が不要になり、配線をより簡素化することが可能となる。
また、本発明の第１の実施の形態によれば、複数の装飾制御装置６１０に対して、個別の演出制御データを同一の信号線を用いて送信することが可能となり、さらに、制御対象の各演出装置の演出態様を同時に更新することが可能となる。
（第２の実施の形態）
以上説明した本発明の第１の実施の形態では、電源投入後、バス監視ＷＤＴ６４０及び自己占有ＷＤＴ６４１は、無条件に動作するように構成されている。
以上説明した本発明の第１の実施の形態では、電源投入後、バス監視ＷＤＴ６４０及び自己占有ＷＤＴ６４１は、無条件に動作するように構成されている。
しかしながら、バス監視ＷＤＴ６４０及び自己占有ＷＤＴ６４１は、接続線ＳＤＡの信号レベルに基づいて装飾制御装置６１０をリセットするオプション的な機能であるので、この機能を使用するか否かは、何らかの方法によって選択できることが好ましい。
特に、電源投入の直後においては、接続線ＳＤＡの信号レベルが不安定になっているため、接続線ＳＤＡの信号レベルを監視しながら装飾制御装置６１０をリセットする機能が電源投入の直後から動作していると、予期せぬリセット処理が発生して誤動作の要因にもなりやすい。そのため、電源投入の直後においては、バス監視ＷＤＴ６４０及び自己占有ＷＤＴ６４１が無効化されていることが好ましい。
そこで、ウォッチドッグタイマによる監視を必要に応じて有効化又は無効化する第２の実施の形態について説明する。本発明の第２の実施の形態では、遊技機の電源投入後や初期化直後に、リセット処理が完了するまでウォッチドッグタイマによる監視が行われないように制御する。以下、図６１から図６４を参照しながら本発明の第２の実施の形態の詳細について説明する。
なお、以降の実施の形態の説明では、第１の実施の形態と共通する構成及び処理については、同一の符号を付与して説明を省略する。
図６１は、本発明の第２の実施の形態のＩ２ＣＩ／Ｏエクスパンダ６１５の構成を示すブロック図である。
本発明の第２の実施の形態のＩ２ＣＩ／Ｏエクスパンダ６１５は、出力設定レジスタ６３５への設定値によって、バス監視ＷＤＴ６４０及び自己占有ＷＤＴ６４１の機能が有効化又は無効化される点で図１８に示した第１の実施の形態のＩ２ＣＩ／Ｏエクスパンダ６１５と相違し、その他の構成は同じである。
前述のように、Ｉ２ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５には、ワークレジスタ（デバイスレジスタ）と、コントロールレジスタ（制御レジスタ）とが割り当てられている。
本発明の第２の実施の形態では、出力設定レジスタ６３５とバス監視ＷＤＴ６４０及び自己占有ＷＤＴ６４１とが接続されており、出力設定レジスタ６３５のワークレジスタに設定された値に基づいて、ウォッチドッグタイマのＯＮ／ＯＦＦを制御する。
ウォッチドッグタイマのＯＮ／ＯＦＦを制御する場合には、まず、すべての装飾制御装置６１０に対して共通の指令を出力可能なオールコールアドレス（ＡＬＬＣＡＬＬアドレス、第２の共通アドレス、図２３参照）を宛先とする。そして、ウォッチドッグタイマのＯＮ／ＯＦＦを制御するビットに所定の値を設定することによって、すべての装飾制御装置６１０のウォッチドッグタイマのＯＮ／ＯＦＦを一斉に設定する。
このとき、オールコールアドレスの使用可否を切り替えることによって、ウォッチドッグタイマのＯＮ／ＯＦＦをすべての装飾制御装置６１０に一斉に設定することを許可するか否かを指定することができる。なお、オールコールアドレスの使用可否は、モードレジスタ１のビット０に“０”又は“１”を設定する。また、ウォッチドッグタイマのＯＮ／ＯＦＦは、モードレジスタ２のビット２に“０”又は“１”を設定する。オールコールアドレス及びウォッチドッグタイマの使用可否設定の詳細については後述する。
前述のように、モードレジスタ１及びモードレジスタ２は、Ｉ２ＣＩ／Ｏエクスパンダ６１５の初期設定を行うためのモードレジスタであり、出力設定レジスタ６３５のワークレジスタの一部として設けられている（図２４参照）。モードレジスタ１はレジスタ番号「００ｈ」、モードレジスタ２はレジスタ番号「０１ｈ」に対応する。モードレジスタ１及びモードレジスタ２、すなわち、レジスタ番号「００ｈ」及び「０１ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、Ｉ２ＣＩ／Ｏエクスパンダ６１５の初期設定が行われる。以下、モードレジスタ１及びモードレジスタ２の詳細を、図６２にて説明する。
図６２は、本発明の第２の実施の形態のモードレジスタ１及びモードレジスタ２の一例を示す図である。図６２（Ａ）は、モードレジスタ１の構成を示し、図６２（Ｂ）は、モードレジスタ２の構成を示す。モードレジスタ１及びモードレジスタ２は、それぞれ８ビットである。
モードレジスタ１の各ビットは、ビット０から順に、ＡＬＬＣＡＬＬ、ＳＵＢ３、ＳＵＢ２、ＳＵＢ１、ＳＬＥＥＰ、ＡＩ０、ＡＩ１、及びＡＩ２が含まれる。
ＡＬＬＣＡＬＬは、オールコールアドレスの使用可否を示すパラメータであり、“１”が設定されている場合には使用可能、“０”が設定されている場合には使用不可となる。なお、初期値には、“１”（使用可能）が設定され、初期化（リセット）直後にはオールコールアドレスが使用可能となっている。
ＳＵＢ３、ＳＵＢ２及びＳＵＢ１は、サブアドレスの設定可否を示すパラメータである。ＳＬＥＥＰは、省電力モードか否かが設定されるパラメータである。ＡＩ０、ＡＩ１、及びＡＩ２は、アドレスのオートインクリメントを指定するパラメータであり、詳細については図２８にて説明したとおりである。
モードレジスタ１の各ビットは、ビット０から順に、「ＷＤＴ ＰＥＲＩＯＤ」（２ビット）、「ＷＤＴ ＥＮＡＢＬＥ」、「ＯＣＨ」、及び「ＤＭＢＬＮＫ」が含まれる。なお、ビット６及びビット７は未使用となっている。
ＷＤＴ ＰＥＲＩＯＤは、ウォッチドッグタイマの監視時間に対応するパラメータを示し、２ビットで表現される。例えば、「００」に設定されている場合には監視時間は５ｍｓ、「１１」に設定されている場合には監視時間は３５ｍｓとなる。
ＷＤＴ ＥＮＡＢＬＥは、ウォッチドッグタイマのＯＮ／ＯＦＦを制御するパラメータであり、“１”が設定されている場合には使用可能（ＯＮ）、“０”が設定されている場合には使用不可（ＯＦＦ）となっている。なお、初期値には“０”が設定されているため、初期化直後にはウォッチドッグタイマが動作しないように設定されている。そのため、マスタＩＣが必要に応じてウォッチドッグタイマを有効化する。
ＯＣＨは、図２４にて説明したように、Ｉ２ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５に格納された演出制御データを演出装置に実際に反映させるタイミングを規定するパラメータである。具体的には、ストップコンディション又はＡＣＫを受信した時点で演出制御データを出力するように設定することができる。ＯＣＨの値が“０”に設定されている場合には、ストップコンディションで演出制御データを演出装置に実際に反映する。
ＤＭＢＬＮＫは、Ｉ２ＣＩ／Ｏエクスパンダ６１５に接続されたＬＥＤの点滅及び明るさを調整するパラメータである。
図６３は、本発明の第２の実施の形態の初期化指示データの送信再開処理の手順を示すフローチャートである。図４２に示した本発明の第１の実施の形態の手順と同一の処理については、同じ符号を付与し、相違する処理について説明する。
本発明の第１の実施の形態では、初期化段階番号は０から４までの値が設定されたが、本発明の第２の実施の形態では、初期化段階番号が０から１０までの値が設定される。このため、本発明の第２の実施の形態では、図６４に示すような初期化段階番号と出力バッファ設定値との組合せをあらかじめ定義しておき、初期化段階番号に基づいて出力バッファ設定値を出力用バッファ５７２に設定する。
具体的に説明すると、ＣＰＵ５５１は、まず、初期化段階番号とステータスコードとの整合を判断し（６３０１）、初期化段階番号とステータスコードとが整合しているか否かを判定する（６３０２）。初期化段階番号とステータスコードとが整合していない場合には（６３０２の結果が「Ｎ」）、ステップ４２０３以降の処理を実行する。ステップ４２０３以降の処理については、図４２にて説明した処理と同様である。
なお、初期化段階番号とステータスコードとの整合の判断は、本発明の第１の実施の形態において図４４に示した送信処理継続判定表４４００と同様であるが、本発明の第２の実施の形態では、初期化段階番号が１（０）から１０となっているため、対応関係が相違する。
以下、本発明の第１の実施の形態と本発明の第２の実施の形態の初期化段階番号を対応させながら具体的に説明する。
本発明の第２の実施の形態で初期化段階番号が１の場合は、初期化処理の実行開始直後であることを示しており、本発明の第１の実施の形態と同じ判断基準で整合性を判断する。
本発明の第２の実施の形態で初期化段階番号が２、５、８の場合は、本発明の第１の実施の形態で初期化段階番号が２の場合に対応する。初期化段階番号が２、５、８の場合は、直前の処理でアドレスが送信されているため（図６４参照）、アドレスの送信が成功したことを示す場合に整合していると判断される。
また、本発明の第２の実施の形態で初期化段階番号が３、４、６、７、９、１０の場合は、本発明の第１の実施の形態で初期化段階番号が３、４の場合に対応する。初期化段階番号が３、４、６、７、９、１０の場合は、直前の処理でデータが送信されているため（図６４参照）、データの送信が成功したことを示す場合に整合していると判断される。
ＣＰＵ５５１は、初期化段階番号とステータスコードとが整合している場合には（６３０２の結果が「Ｙ」）、初期化段階番号が１０であるか否かを判定する（６３０３）。初期化段階番号が１０の場合には（６３０３の結果が「Ｙ」）、初期化処理が終了したことを示しているため、ステップ４２１３以降の終了処理を実行する。ステップ４２１３以降の処理については、本発明の第１の実施の形態において初期化段階番号が４の場合に対応し、図４２にて説明した処理と同様である。なお、本発明の第２の実施の形態における初期化段階番号が１０の場合は、本発明の第１の実施の形態の初期化段階番号が４の場合と同様に、初期化処理の最終段階を示している。
また、ＣＰＵ５５１は、初期化段階番号が１０でない場合、すなわち、初期化段階番号が１から９の場合には（６３０３の結果が「Ｙ」）、初期化段階番号に対応する値を出力用バッファ５７２に設定する（６３０４）。初期化段階番号と当該初期化段階番号に対応する値は、あらかじめ定義されており、図６４にて一例を示す。続いて、ＣＰＵ５５１は、ステップ４２０８以降の処理を実行する。ステップ４２０８以降の処理については、図４２にて説明した処理と同様である。
図６４は、本発明の第２の実施の形態の初期化段階番号と出力用バッファ５７２に設定される出力バッファ設定値との対応を示す図である。
初期化段階番号が１の場合には、出力バッファ設定値として“Ｄ６ｈ”が出力用バッファ５７２に設定される。“Ｄ６ｈ”は、リセット用アドレスを示している。なお、リセット用アドレスも、すべての装飾制御装置６１０に対して共通の指令を出力可能な共通アドレス（オールコールアドレスとは別個の第１の共通アドレス）である。
さらに、初期化段階番号が２の場合には“Ａ５ｈ”、初期化段階番号が３の場合には“５Ａｈ”が出力用バッファ５７２に設定される。“Ａ５ｈ”はリセット指令（初期化指示データ）の前半値、“５Ａｈ”はリセット指定（初期化指示データ）の後半値を示している。なお、初期化段階番号が１から３の場合は、前述した本発明の第１の実施の形態の場合と同じである。
初期化段階番号が４の場合には、“Ｄ０ｈ”が出力用バッファ５７２に設定される。“Ｄ０ｈ”は、オールコールアドレスを示している。すなわち、次（初期化段階番号が５の場合）に出力用バッファ５７２に設定される値はすべての装飾制御装置６１０（Ｉ２ＣＩ／Ｏエクスパンダ６１５）に送信される。なお、初期化段階番号１から３の場合に送信された指令に基づく処理（第１の初期化手段）によって各装飾制御装置６１０（Ｉ２ＣＩ／Ｏエクスパンダ６１５）がリセットされている。リセット直後には、モードレジスタ１のビット０の値が１に設定されているため、Ｉ２ＣＩ／Ｏエクスパンダ６１５のオールコールアドレスは有効となっている。
初期化段階番号が５の場合には、“０１ｈ”が出力用バッファ５７２に設定される。“０１ｈ”は、コントロールレジスタに、オートインクリメントを禁止し、モードレジスタ２を指定することを示している。
初期化段階番号が６の場合には、初期化手段有効化指令に相当する“０４ｈ”が出力用バッファ５７２に設定される。“０４ｈ”は、モードレジスタ２の設定値であり、ウォッチドッグタイマの監視時間（図６４では５ｍｓ）、ウォッチドッグタイマを使用可、ストップコンディションで出力を反映させることを示している。具体的には、ＷＤＴ ＰＥＲＩＯＤに“００”、ＷＤＴ ＥＮＡＢＬＥに“１”、ＯＣＨに“０”とすることで、“０００００１００”（＝“０４ｈ”）に設定される。このように初期化段階番号が６の場合の処理は、バスの状態が監視することでバスが占有されたことを検出し、初期化するための初期化手段（第２の初期化手段）であるウォッチドッグタイマの有効化手段として機能している。
初期化段階番号が７の場合には、出力用バッファ５７２にオールコールアドレスに対応する“Ｄ０ｈ”が再び設定される。
初期化段階番号が８の場合には、“００ｈ”が出力用バッファ５７２に設定される。“００ｈ”は、コントロールレジスタに、オートインクリメントを禁止し、モードレジスタ１を指定することを示している。
初期化段階番号が９の場合には、共通アドレス無効化指令に相当する“００ｈ”が出力用バッファ５７２に設定される。“００ｈ”は、モードレジスタ１にオールコールアドレスを無効にするように設定している。初期化段階番号が９の場合に実行される処理は、オールコールアドレスを無効化する共通アドレス無効化手段として機能する。
以上のように本発明の第２の実施の形態では、初期化段階番号が６になると、ウォッチドッグタイマによる監視が有効になるように構成されている。その後、ノイズ等によって、ウォッチドッグタイマが無効化されないように、初期化段階番号が９になると、オールコールアドレスの使用を禁止するように設定している。
さらに、オールコールアドレスの使用が禁止された後に、ウォッチドッグタイマが有効な状態が確実に継続されるように、各装飾制御装置６１０に対し、ウォッチドッグタイマを定期的に有効化するためのコマンド（前述の初期化手段有効化指令に相当するコマンド）を個別に出力するようにしてもよい。このようにすることによって、ノイズなどの影響で一部の装飾制御装置６１０のウォッチドッグタイマが無効化されても影響を最小限に抑え、遊技機を安定して稼動させることが可能となる。
また、本発明の第２の実施の形態では、遊技機の電源投入時にリセット処理（第１の初期化手段によるリセット処理）を実行し、各装飾制御装置６１０（Ｉ２ＣＩ／Ｏエクスパンダ６１５）を初期化している。リセット処理の途中でデータ送信に失敗した場合には、データを再送信せずに、リセット処理から再実行するようにしてもよい。このように構成することによって、確実に初期化処理を実行することができる。
なお、演出制御装置５５０からの初期化手段有効化指令により有効化するか否かを設定できるのは、バス監視ＷＤＴ６４０及び自己占有ＷＤＴ６４１によるリセット処理（第２の初期化手段によるリセット処理）のみである。
これに対して、Ｉ２ＣＩ／Ｏエクスパンダ６１５への電源投入検出（図６１のＶｃｃの電圧上昇により検出される）や、Ｉ２ＣＩ／Ｏエクスパンダ６１５への外部リセット信号検出（図６１のＲＥＳＥＴ信号入力により検出される）や、Ｉ２ＣＩ／Ｏエクスパンダ６１５への初期化指示データ送信によって実行されるリセット処理（第１の初期化手段によるリセット処理）は、演出制御装置５５０からの指令により有効化するか否かを設定することはできない。
また、演出制御装置５５０からの共通アドレス無効化指令により無効化できる共通アドレスは、オールコールアドレス（第２の共通アドレス）のみである。
これに対して、リセット用アドレス（第１の共通アドレス）は常時有効であり、演出制御装置５５０からの指令によって無効化することはできない。
図６５は、本発明の第２の実施の形態の各スレーブに送信するデータの構造を説明する図であり、個別アドレスを指定してパラメータを設定する場合を示す図である。なお、図中の「Ｓ」はスタートコンディションを、「Ｐ」はストップコンディションを、「ＡＣＫ」はＡＣＫ信号を示している。
本発明の第２の実施の形態では、画像表示と同期した演出が可能となるように、１回の画像更新周期で、第１スレーブから最終スレーブまで、すべてのスレーブにデータを送信する。このとき、１回の画像更新周期よりも、すべてのスレーブにデータを送信するために必要な時間が短くなっており、前述のように、スレーブにデータを送信していない時間にもデータを処理している。したがって、マスタＩＣのリソースを有効に利用することが可能となる。
そして、送信データには、先頭に各スレーブの送信アドレス、ワークレジスタへのデータ書き込み手順を規定する情報を記憶するコントロールレジスタ、各種演出装置の制御データ（レジスタ番号「００ｈ」〜レジスタ番号「１Ｂｈ」）が含まれる。送信データの詳細については、図２４及び図３０にて説明したとおりである。
レジスタ番号「００ｈ」及びレジスタ番号「０１ｈ」の制御データには、モードレジスタ１設定値及びモードレジスタ２設定値が設定される。モードレジスタ１設定値では、オールコールアドレスの有効又は無効を設定している。モードレジスタ２設定値では、ウォッチドッグタイマの設定値やストップコンディションで出力された送信データを各種演出装置に反映させるか否かを設定している。すなわち、オールコールアドレスの有効又は無効、及び、ウォッチドッグタイマのパラメータは、画像更新周期ごとに定期的に設定されることになる。
本発明の第２の実施の形態では、図６４に示したように、初期化処理終了後には、オールコールアドレスは無効化され、ウォッチドッグタイマを有効化するように設定される。さらに、図６５に示すように、ウォッチドッグタイマの設定値であるモードレジスタ１設定値に“０４ｈ”（ウォッチドッグタイマ有効化）、及び、オールコールアドレスの設定値であるモードレジスタ２設定値に“００ｈ”（オールコールアドレス無効）が設定されたデータがマスタＩＣから各スレーブに画像更新周期ごとに送信される。
したがって、各スレーブにオールコールアドレスを無効化する指令（共通アドレス無効化指令）が定期的に送信されるため、オールコールアドレスによる不要なパラメータの設定を防止することができる。具体的には、アドレス情報がノイズ等によってオールコールアドレスと偶然一致した場合であっても、オールコールアドレスを無効な状態に設定しているため、誤ったパラメータが設定されることを防ぐことができる。
さらに、各スレーブにウォッチドッグタイマを有効化する指令（初期化手段有効化指令）が定期的に送信されるため、より確実にウォッチドッグタイマを有効化することができる。
また、演出制御データよりも先に、ウォッチドッグタイマ及びオールコールアドレスの設定値が送信されるため、同一送信周期内で通信が異常となった場合であってもウォッチドッグタイマ及びオールコールアドレスが正しく設定される可能性を高くすることができる。
言い換えれば、演出装置６２０の演出態様を決定するレジスタの設定値（図２４のレジスタ番号０２ｈ〜１７ｈのレジスタに設定される設定値）よりも先に、モードレジスタ１，２の設定値（図２４のレジスタ番号００ｈ〜０１ｈのレジスタに設定される設定値）を送信していることから、データ送信の前半で送信されるモードレジスタ１，２への設定値は、データ送信の後半で送信される設定値よりも正しく送信される可能性が高いということである。これは、データ送信中に通信異常が発生した場合でも、異常発生時点よりも前に送信された設定値に関しては、スレーブのレジスタとして設定可能であるという理由に基づいている。
また、図６５に示すように、定期的なデータ送信では、オールコールアドレスを用いることなくスレーブごとに個別アドレスを指定してオールコールアドレスの有効又は無効、及び、ウォッチドッグタイマのパラメータを設定するようにしてもよいが、図６６に示すように、定期的なデータ送信においても、オールコールアドレスを指定してすべてのスレーブに対し、これらのパラメータを設定するようにしてもよい。
図６６は、本発明の第２の実施の形態の各スレーブに送信するデータの構造を説明する図であり、オールコールアドレスを指定して定期的にパラメータを設定する場合を示す図である。
図６６に示す送信データでは、各スレーブに送信されるデータ列（図６５のデータ列）の直前に、オールコールアドレスにより一括してモードレジスタ２設定値を設定するためのデータ列が挿入されている。具体的には、モードレジスタ２についてオートインクリメントを禁止し、監視時間を５ｍｓとするように設定している。
したがって、ウォッチドッグタイマのパラメータがオールコールアドレスを用いて画像更新周期ごとに定期的に設定されることになる。また、送信データの先頭でオールコールアドレスを指定してウォッチドッグタイマのパラメータを設定するため、ノイズ等の影響によって特定のスレーブでリセットが発生して当該スレーブのパラメータが初期状態に戻ってしまったとしても、次にデータが送られてきたときに、当該スレーブのパラメータを早期に再設定することが可能となる。
図６７は、本発明の第２の実施の形態においてマスタＩＣとスレーブとの間でデータを送受信するタイミングを説明する図である。
前述のように、本発明の第２の実施の形態では、画像更新周期、すなわち、ＶＤＰ割込みの発生間隔（第２の時間値）内で、マスタＩＣから演出制御データが送信され、スレーブから返答信号（ＡＣＫ）が返信される。
また、送信データは接続線ＳＣＬに出力されたパルス幅に対応して送信される。具体的には、図６７に示すように、スタートコンディションが出力されてから対応するストップコンディションが出力されるまでの間にデータ送信用に８クロック、ＡＣＫ返信用に１クロック分のパルスが出力される。
また、ＶＤＰ割込みの発生間隔内には、データ送信期間と、データ送信期間が終了してから次のＶＤＰ割込みが発生するまでの休止（待機）期間とが含まれる。データ送信期間は、スタートコンディションが出力されてからストップコンディションが出力されるまでの期間である。
このとき、ウォッチドッグタイマの監視期間（モード２レジスタで設定）は、接続線ＳＣＬに出力されるパルス幅（第１の時間値）よりも長く、かつ、ＶＤＰ割込みの発生間隔（第２の時間値）よりも短い期間が設定される。
接続線ＳＣＬに出力されるパルス幅よりもウォッチドッグタイマの監視期間が短い場合には、データが正常に処理されているにもかかわらず、スレーブがリセットされてしまう可能性がある。また、ウォッチドッグタイマの監視期間をＶＤＰ割込みの発生間隔よりも短い期間に設定すれば、画像更新周期、すなわち、次のデータ送信のタイミングに間に合うように、早期に異常から復帰させることが可能となる。
以上のように、本発明の第２の実施の形態によれば、任意のタイミングでウォッチドッグタイマを有効化又は無効化することができる。したがって、必要に応じてウォッチドッグタイマを動作させたり、停止させたりすることが可能となるため、装飾制御装置６１０（Ｉ２ＣＩ／Ｏエクスパンダ６１５）の汎用性を向上させることができる。
また、本発明の第２の実施の形態によれば、オールコールアドレスを利用して、すべての装飾制御装置６１０（Ｉ２ＣＩ／Ｏエクスパンダ６１５）に一斉に設定パラメータを送信しているため、ウォッチドッグタイマの有効化及び無効化を高速に切り替えることが可能となる。
特に、Ｉ２ＣＩ／Ｏエクスパンダ６１５に設けてあるデータ線の占有解除機能は、必ずしも全ての遊技機メーカが使用するとは限らないので、使用するか否かを任意に設定できることが好ましいものであることから、電源投入時のデフォルトの初期状態は、この占有解除機能を使用しない状態となるように構成されている。
（第３の実施の形態）
本発明の第１の実施の形態では、マスタＩＣの制御によって、接続線ＳＣＬの信号レベルを制御することによって、接続線ＳＤＡの占有を解除していたが、これによりマスタＩＣの負荷が高まってしまうおそれがある。本発明の第３の実施の形態では、接続線ＳＣＬの信号レベルを制御するタイミング信号線変化手段を配置することによって、マスタＩＣの制御によらずに接続線ＳＣＬの信号レベルの信号レベルを制御する。
本発明の第１の実施の形態では、マスタＩＣの制御によって、接続線ＳＣＬの信号レベルを制御することによって、接続線ＳＤＡの占有を解除していたが、これによりマスタＩＣの負荷が高まってしまうおそれがある。本発明の第３の実施の形態では、接続線ＳＣＬの信号レベルを制御するタイミング信号線変化手段を配置することによって、マスタＩＣの制御によらずに接続線ＳＣＬの信号レベルの信号レベルを制御する。
図６８は、本発明の第３の実施の形態の演出制御装置５５０の構成を示すブロック図である。
本発明の第３の実施の形態の演出制御装置５５０と本発明の第１の実施の形態の演出制御装置５５０との相違点は、出力Ｉ／Ｆ５５８ａと中継基板６００に接続される接続線ＳＣＬとの間にトランジスタ５７９ａ、出力Ｉ／Ｆ５５８ａと簡易中継基板１６００に接続される接続線ＳＣＬとの間にトランジスタ５７９ｂが接続されている点である。
また、接続線ＳＣＬには、所定の電圧が印加されたプルアップ抵抗Ｒが接続されているため、トランジスタ５７９ａ又はトランジスタ５７９ｂを一定時間オンにすると、対応する接続線ＳＣＬの信号レベルが強制的にＬＯＷになるので、直前の接続線ＳＣＬの信号レベルがＨＩＧＨであれば、接続線ＳＣＬ上にパルスが出力される。このように、本発明の第３の実施の形態では、マスタＩＣの出力状態によらずに接続線ＳＣＬにダミーパルスを出力することが可能な構成となっている。
なお、ＣＰＵ５５１、トランジスタ５７９ａ及びトランジスタ５７９ｂは、同一の基板上に配置されており、ＣＰＵ５５１と各トランジスタとを接続する信号線が断線しない構成となっているので、トランジスタ５７９ａやトランジスタ５７９ｂが予期せぬタイミングで作動することを防止することができるようになっている。
図６９は、本発明の第３の実施の形態の第１マスタＩＣ５７０ａ側の送信中断割込み発生時及びタイムアウト割込み発生時の処理の手順を示すフローチャートである。
本発明の第１の実施の形態との相違点は、ステータスコードが「復旧」の場合に、第１マスタＩＣ５７０ａをソフトリセットした後（６９０１）、トランジスタ５７９ａによってダミーパルスを出力する（６９０２）。その後、第１マスタ側スレーブ初期化開始処理を実行する（４０１２）。
なお、第２マスタＩＣ５７０ｂ側で送信中断割込みや、タイムアウト割込みが発生したときは、本フローチャートの処理における第１マスタの部分を第２マスタに置換した処理が行われる。このとき、ステップ６９０２に対応する処理では、トランジスタ５７９ｂを駆動してダミーパルスを出力することになる。
以上のように、ノイズなどの影響によって、接続線ＳＤＡが占有解除不能状態になった場合には、マスタＩＣをリセットした後、接続線ＳＣＬにダミーパルスを出力することによって接続線ＳＤＡの占有を解除する。以下、さらに詳細な手順について説明する。
図７０は、本発明の第３の実施の形態において、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５によってバスが占有された場合にバスを解放する手順を説明する図である。
前述のように、ノイズなどにより接続線ＳＣＬの信号レベルの変化回数がマスタ側とスレーブ側とで相違すると、接続線ＳＤＡがスレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５によって占有され、バスが解放されなくなる。
そこで、バスが占有されたままの状態でマスタＩＣからデータの送信が不能となると、ＣＰＵ５５１は、マスタＩＣをリセットする。その後、ダミーパルスを出力して接続線ＳＣＬの信号レベルの変化回数の相違を解消させることによって、接続線ＳＤＡの占有を解除する。
具体的には、接続線ＳＤＡの占有によって、ステータスコードに“７０Ｈ”（「復旧」）が設定され（図４８の４８０５）、その後、送信中断割込みが発生する。送信中断割込みが発生すると、図６９に示したように、ＣＰＵ５５１は、マスタＩＣに対してソフトリセットを行い（図６９の６９０１）、その後ダミーパルスを出力する（図６９の６９０２３）。このとき、ダミーパルスは、接続線ＳＤＡの占有が解除されるまで出力するようにしてもよいし、少なくとも９回変化させるようにしてもよい。
このようにして、スレーブ側のＩ２ＣＩ／Ｏエクスパンダ６１５は、ダミーパルスが出力されることによって接続線ＳＣＬの信号レベルが変化して、接続線ＳＣＬの信号レベルがＨＩＧＨからＬＯＷへの変化を検出することになり、接続線ＳＤＡを解放し、返答信号（ＡＣＫ）をマスタＩＣに返す。その後、マスタＩＣがスタートコンディションを出力し、データの送信を再開する。
以上のように、マスタＩＣをソフトリセットした後、ＡＣＫを受信して接続線ＳＤＡの解放を確認してから各スレーブを初期化するため、不具合の発生を抑制し、確実な通信制御を行うことができる。
また、本発明の第３の実施の形態によれば、マスタＩＣの負荷を増大させることなく、接続線ＳＤＡの占有を解除することが可能となる。
さらに、本発明の第３の実施の形態によれば、接続線ＳＣＬの信号レベルは、マスタＩＣが動作していなければＨＩＧＨに設定されるので、対応するトランジスタによっていつでも占有解除のための信号を出力することが可能となる。
また、本発明の第３の実施の形態によれば、演出を制御するＣＰＵとダミーパルスを出力するトランジスタが同じ基板に配置されているため、接触不良などによってトランジスタを制御することができなくなったり、トランジスタが別の基板に配置されていた場合に予期せぬタイミングで作動することなどを防止することができる。
（第４の実施の形態）
本発明の第１の実施の形態では、装飾制御装置６１０（Ｉ２ＣＩ／Ｏエキスパンダ６１５）は、第１マスタＩＣ５７０ａからのストップコンディションを受信したタイミングで、接続されたＬＥＤの発光状態を更新している。これに対し、本発明の第４の実施の形態では、第１マスタＩＣ５７０ａからのストップコンディションの受信タイミング以外で、接続されているＬＥＤの発光状態を切り替える。こうすることによって、ストップコンディションを出力する信号レベルの制御が不要となるため、データの送信時間を短縮することが可能となる。
本発明の第１の実施の形態では、装飾制御装置６１０（Ｉ２ＣＩ／Ｏエキスパンダ６１５）は、第１マスタＩＣ５７０ａからのストップコンディションを受信したタイミングで、接続されたＬＥＤの発光状態を更新している。これに対し、本発明の第４の実施の形態では、第１マスタＩＣ５７０ａからのストップコンディションの受信タイミング以外で、接続されているＬＥＤの発光状態を切り替える。こうすることによって、ストップコンディションを出力する信号レベルの制御が不要となるため、データの送信時間を短縮することが可能となる。
本発明の第４の実施の形態では、装飾制御装置６１０は、マスタＩＣに返答信号（ＡＣＫ）を返信したタイミングで、接続されたＬＥＤの発光状態を更新する。ＡＣＫを返信したタイミングで演出装置の態様を更新するためには、マスタＩＣから各スレーブに送信するデータのうち、モード２レジスタの設定値に含まれるＯＣＨ（図６２（Ｂ）参照）のビットに“１”を設定する必要がある。
図７１は、本発明の第４の実施の形態における装飾制御装置６１０及び装飾装置６２０の接続例を示す図であり、５セット分のＬＥＤが設けられた装飾装置６２０を１つの装飾制御装置６１０によって制御する構成を示す図である。この５セット分のＬＥＤの点灯状態により、赤、緑、青の各色が混合して、数多くの色彩が表現されるようになっている。
なお、第４の実施の形態においても、前述した信頼度報知装置１５（図２）が装飾装置６２０の一例であるとして説明を行う。つまり、信頼度報知装置１５が赤く光れば大当たりが確定する仕様となっているものとする。
図７１に示す構成によって、装飾制御装置６１０に接続された５セット分のＬＥＤは、発光状態が同時に更新されるので、想定外の発色が行われることはない。すなわち、ストップコンディションを受信したタイミングでＬＥＤの発光態様をしなくてもＡＣＫを返信したタイミングで各セットのＬＥＤの発光状態を同時に更新することが可能となる。
図７２は、本発明の第４の実施の形態の各装飾制御装置（スレーブ）に演出制御データを送信する際にＣＰＵ５５１とマスタＩＣ（第１マスタＩＣ５７０ａ又は第２マスタＩＣ５７０ｂ）との間で送受信される情報を説明する図である。なお、本発明の第１の実施の形態で対応する図３５と共通する手順については、共通の符号を割り当てて説明を省略する。
演出制御装置５５０のＣＰＵ５５１は、演出制御を行う場合に、まず、コマンドＲＥＧ５８１のスタートコンディション（ＳＴＡ）の出力を指示するビットに“１”を設定する（７２０１）。このとき、本発明の第１の実施の形態とは異なり、ストップコンディション（ＳＴＯ）の出力を指示するビットに“０”を設定し、ストップコンディションが出力されないように指示する。
マスタＩＣは、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯに設定された値に基づいて、各スレーブにスタートコンディションを出力する（７２１１）。このとき出力されるスタートコンディションは、本発明の第４の実施の形態では、リスタートコンディションとなる。
そして、マスタＩＣは、各スレーブで演出制御データを受信する準備が整うため、ＣＰＵ５５１に割込信号を入力して割込みを発生させる。割込みが発生したＣＰＵ５５１は、出力用バッファ５７２に、制御対象のスレーブの最初の演出制御データ（図３０のデータのうち１番目に送信されるバイト単位のデータ）を設定する（７２０２）。このとき、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯには“０”を設定する。
マスタＩＣは、出力用バッファ５７２に設定された演出制御データ（スレーブのアドレスが格納されている）を、当該アドレスに対応するスレーブに出力する（３５１２）。このとき、出力されたアドレスに対応するスレーブは、受信した演出制御データに基づいて演出処理を実行する。
そして、演出制御データを受信したスレーブはＡＣＫを返信する。このとき、ＡＣＫを返信したスレーブは、このタイミングで制御対象の演出装置（ＬＥＤ）の発光態様を更新させる。
そして、ＡＣＫを受信したマスタＩＣは、ＣＰＵ５５１に割込信号を入力して割込みを発生させる。なお、マスタＩＣは、ＮＡＣＫを受信した場合でもＣＰＵ５５１に割込信号を入力して割込みを発生させる。割込みが発生したＣＰＵ５５１は、出力用バッファ５７２に、制御対象のスレーブの次の演出制御データ（図３０にて２番目に送信されるバイト単位のデータ）を設定し、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯには“０”を設定する（７２０２）。これにより、次の演出制御データがマスタＩＣからスレーブへ送信される（３５１２）。
以降、マスタＩＣは、ＡＣＫ又はＮＡＣＫを受信する毎にＣＰＵ５５１に割込信号を入力して割込みを発生させ、割込みが発生したＣＰＵ５５１は、出力用バッファ５７２に、制御対象のスレーブの次の演出制御データ（図３０にて３番目以降に送信されるバイト単位のデータ）を設定し、コマンドＲＥＧ５８１のＳＴＡ及びＳＴＯには“０”を設定する処理を繰り返す。この処理は、全ての演出制御データが送信されるまで繰り返される。
全ての演出制御データが送信された後のタイミングで、割込みが発生したＣＰＵ５５１は、コマンドＲＥＧ５８１のＳＴＡに“１”、ＳＴＯに“０”を設定する（７２０３）。その後、マスタＩＣは、再度スタートコンディションを出力する、いわゆるリスタートコンディションを出力する（３５１３）。
続いて、ＣＰＵ５５１及びマスタＩＣは、２番目以降に制御されるスレーブのアドレスを順次指定して同様の処理を行う（７２０４、３５１４、７２０５、３５１５）。ＣＰＵ５５１によって最後のｎ個めのスレーブに対する演出制御データの出力が完了し（７２０６）、さらに、マスタＩＣが演出制御データを対応するスレーブに出力すると（３５１６）、全データの出力が完了する。
ＣＰＵ５５１は、その後、接続線ＳＣＬの信号レベルをＬＯＷレベルで維持する（７２１７）。具体的には、マスタＩＣが最終のスレーブに演出制御データを出力完了したときに、割込信号を入力してＣＰＵ５５１に割込みを発生させ、割込みが発生したＣＰＵ５５１は、コマンドＲＥＧ５８１のＳＩに“１”を設定した状態でそのまま放置し、接続線ＳＣＬの信号レベルをＬＯＷに維持する。
前述のように、本発明の第４の実施の形態では、スレーブがＡＣＫを返信するタイミングで演出装置（発光体）の演出態様（発光態様）を更新する。そこで、マスタＩＣは、スレーブから送信されたＡＣＫの受信を待たずに、次のスレーブに対して演出制御データを送信する。したがって、演出制御データを連続的に送信することが可能となるため、演出制御データの送信に必要な総所要時間を短縮することが可能となる。
以下、図７３及び図７４のフローチャートを参照しながら、具体的に演出制御データを送信する手順について説明する。
図７３は、本発明の第４の実施の形態の演出制御定期処理の手順を示すフローチャートである。第４の実施の形態では、図３９に示した本発明の第１の実施の形態の演出制御定期処理を図７３の処理に置換することになるので、図３９と共通の処理については共通の符号を割り当てて説明を省略する。
本発明の第１の実施の形態では、前述のように、マスタＩＣはＡＣＫを受信してから、すなわち、正常にデータが送信されたことを確認してから次の演出制御データを送信していた。そのため、ＡＣＫではなく正常にデータを受信できなかったことを示すＮＡＣＫを受信した場合にはデータを再送していた。
一方、本発明の第４の実施の形態では、第１の実施の形態のようにバッファモードでデータを送信するのではなく、バイトモードでレジスタごとに演出制御データを送信する。そして、演出制御データが正常に送信できたか否かにかかわらず、連続的に演出制御データを送信し、演出制御データを再送するための処理は実行されない。
図７３を参照すると、ステップ３９０１からステップ３９０７、ステップ３９０９からステップ３９１１までの処理は、第１の実施の形態と同様である。そして、第１の実施の形態では演出制御データをバッファモードで送信するため、ステップ３９０８及びステップ３９１２の処理でコマンドレジスタ５８１のＭＯＤＥのビットに“１”を設定している。これに対し、第４の実施の形態では、演出制御データをバイトモードで送信するため、ステップ３９０８及びステップ３９１２の代わりにステップ７３０１及びステップ７３０２の処理でコマンドレジスタ５８１のＭＯＤＥのビットに“０”を設定する。
したがって、第４の実施の形態では、スレーブに送信する演出制御データ（図３０に例示した３０個のデータに相当）を１バイト送信する毎に、更新段階番号が１つずつ加算される。したがって、更新段階番号を０に初期化してスタートコンディションが出力された後、すべてのレジスタに設定された値が出力されるまで、すなわち、１スレーブ分の演出制御データが送信されるまで更新段階番号が更新されるようになっている。なお、図３０に例示した３０個のデータを送信する場合には、更新段階番号の最大値は２９となる。
なお、図４４に示した第１の実施の形態のデータの送信再開処理の継続を判断するための送信処理継続判定表は、第４の実施の形態においても共通に利用されるが、演出制御データ送信再開処理の継続判断４４０３における「更新段階番号＝１」は、「更新段階番号≧１」に置換される。
さらに、第４の実施の形態では、演出制御データの再送を行わないため、再送回数を管理するリトライカウンタに関する処理は必要ない。したがって、リトライカウンタを初期化するステップ３９１５の処理が実行されないようになっている。
さらに、ステップ３９１３、ステップ３９１４、ステップ３９１６からステップ３９１９のスレーブ出力データ編集処理まで第１の実施の形態と共通の処理が実行され、ステップ３９２０以降のエラー処理が第４の実施の形態では実行されないようになっている。
本発明の第１の実施の形態では、更新段階番号が０の場合にはスタートコンディション（又は、リスタートコンディション）が出力された直後の状態であり、更新段階番号が１の場合にはデータが送信されている状態であることを示している。
以上が、本発明の第４の実施の形態の演出制御定期処理の手順である。続いて、本発明の第４の実施の形態の演出制御データの送信再開処理の各手順について説明する。
図７４は、本発明の第４の実施の形態の演出制御データの送信再開処理の手順を示すフローチャートである。第４の実施の形態では、図４３に示した本発明の第１の実施の形態の演出制御データの送信再開処理が、図７４の処理に置換される。
ＣＰＵ５５１は、まず、更新段階番号の値を判定する（７４０１）。そして、更新段階番号が最大値であるか否かを判定する（７４０２）。更新段階番号が最大値の場合には、前述のように、全レジスタに設定された値が送信されたこととなり、スレーブ単位のデータの送信が完了したこととなる。
ＣＰＵ５５１は、更新段階番号が最大値でない場合には（７４０２の結果が「Ｎ」）、未送信の演出制御データが残っているため、未送信のデータを送信する処理を実行する。具体的には、更新段階番号に１加算し（７４０３）、さらに、準備した出力データから加算された更新段階番号に対応するデータを抽出し（７４０４）、抽出されたデータを出力用バッファ５７２に設定する（７４０５）。
さらに、ＣＰＵ５５１は、監視タイマを設定し、タイムアウトの監視を開始する（７４０６）。最後に、処理対象のマスタＩＣのコマンドＲＥＧ５８１のＳＴＡ、ＳＴＯ及びＳＩをそれぞれ“０”に設定し、出力用バッファ５７２に設定されたデータをバイトモードで送信するために、ＭＯＤＥを“０”に設定し（７４０７）、呼び出し元の処理に復帰する。
一方、ＣＰＵ５５１は、更新段階番号が最大値となった場合には（７４０２の結果が「Ｙ」）、１スレーブ分の演出制御データの送信が完了したため、すべてのスレーブについて演出制御データの送信が完了したか否かを判定する（７４０８）。すべてのスレーブについて演出制御データの送信が完了していない場合には（７４０８の結果が「Ｎ」）、次のスレーブを選択し（７４１０）、更新段階番号を０に設定する（７４１１）。
そして、ＣＰＵ５５１は、監視タイマを設定し、タイムアウトの監視を開始する（７４１２）。最後に、処理対象のマスタＩＣのコマンドＲＥＧ５８１のＳＴＡを“１”を設定してリスタートコンディションを出力させ、ＳＴＯ及びＳＩをそれぞれ“０”に設定する。さらに、出力用バッファ５７２に設定されたデータをバイトモードで送信するために、ＭＯＤＥを“０”に設定し（７４１３）、呼び出し元の処理に復帰する。
ＣＰＵ５５１は、すべてのスレーブについて演出制御データの送信が完了した場合には（７４０８の結果が「Ｙ」）、ＳＩを“１”に設定した状態、すなわち、割り込みを発生させた状態で放置して（７４１４）、呼び出し元の処理に復帰する。このとき、接続線ＳＣＬの信号レベルをＬＯＷに設定し、この信号レベルを維持する。
このように、全スレーブに対して演出制御データが送信された後に、割り込みを発生させた状態で、接続線ＳＣＬの信号レベルをＬＯＷに設定した状態を維持しておくことによって、接続線ＳＣＬの信号レベルをＨＩＧＨに設定した場合と比較して、データ送信の再開を直ちに行うことが可能となり、高速な通信を行うことができる。
さらに、割り込みを発生させた状態で接続線ＳＣＬの信号レベルをＬＯＷに維持しておくことで、割り込みを発生させた状態でデータ信号線のレベルがノイズ等で変化しても、各スレーブが誤ってスタートコンディションが出力されたと認識することがないので、確実な通信を行うことができる。
図７５は、本発明の第４の実施の形態の各スレーブに送信するデータの構造を説明する図である。
本発明の第４の実施の形態では、他の実施の形態と同様に、１回の画像更新周期で第１スレーブから最終スレーブまで、すべてのスレーブにデータを送信する。そして、次の画像更新周期が始まるまで、すなわち、次のＶＤＰ割り込みが発生するまでの間、休止時間となる。送信データの構成については、他の実施の形態と同様である。
また、第４の実施の形態では、全スレーブの演出制御データを出力した後、ストップコンディションが出力されない点で他の実施の形態と相違する。ただし、スレーブへ初期化指示データを送信して初期化を行う場合には、第１の実施の形態と同様に、初期化指示データの送信完了後にストップコンディションを出力している（図４２のステップ４２１６参照）。
図７６は、本発明の第４の実施の形態においてマスタＩＣとスレーブとの間でデータを送受信するタイミングを説明する図である。
前述のように、本発明の第４の実施の形態では、画像更新周期、すなわち、ＶＤＰ割込みの発生間隔内で、マスタＩＣからすべてのスレーブに対して演出制御データが送信される。このとき、スレーブから返答信号（ＡＣＫ）がマスタＩＣに返信されるが、本発明の第４の実施の形態では、マスタＩＣは返信されたＡＣＫを無視する。
そして、前述のように、すべてのスレーブに対して演出制御データが送信された後であってもマスタＩＣからストップコンディションが出力されないように構成されている。
また、すべてのスレーブに対して演出制御データが送信された後、接続線ＳＣＬの信号レベルはＬＯＷに設定されており、次の演出制御データを送信する場合には、接続線ＳＣＬの信号レベルをＨＩＧＨに設定し、さらに、接続線ＳＤＡの信号レベルをＬＯＷに設定することによって、スタートコンディションが出力される。
従来、送信完了指令であるストップコンディションの出力後には、接続線ＳＣＬの信号レベルがＨＩＧＨに設定されているため、接続線ＳＤＡの信号レベルがノイズなどによってＬＯＷに設定されたと認識されると、スレーブ側では送信開始指令であるスタートコンディションが出力されたと誤認識してしまうおそれがある。これに対し、本発明の第４の実施の形態のように、全スレーブに対して演出制御データ出力後、接続線ＳＣＬの信号レベルをＬＯＷに設定しておくことによって、このような誤認識を防止することが可能となり、より正確な通信を行うことができる。
以上のように、マスタＩＣ（グループ統括制御手段）がスレーブ（グループ単位制御手段）からの返答信号（ＡＣＫ）を受信せずにデータを再送しないため、データの送信時間が一定となり、マスタＩＣからスレーブにデータを送信する間隔の設定が容易になる。
図７７は、本発明の第４の実施の形態において装飾制御装置６１０がデータを受信したときに、マスタＩＣにＡＣＫを出力した時点で、受信したデータをＬＥＤの発光状態に反映させる場合について説明する図である。
図７７に示すように、ＡＣＫ出力時に、各スレーブが演出制御データを演出装置の出力態様に反映させることによって、演出制御データを送信するタイミングを制御することによって、特定の演出装置を指定したタイミングで制御することが可能となる。
以上のように、本発明の第４の実施の形態では、演出制御データを連続的に送信するため、ＡＣＫを受信するまでの待機時間を必要とせず、また、エラー処理を行うために必要なオーバーヘッドを削減することができる。
特に、図７１に示したように、複数のスレーブではなく、１つのスレーブ単位で演出を行えばよい場合には特に有効である。また、複数のマスタＩＣを備える場合には、マスタＩＣごとにストップコンディションで演出装置の演出態様を更新させたり、ＡＣＫ送信タイミングで演出装置の演出態様を更新させたりすることによって、演出制御処理全体の負荷を軽減させることが可能となる。
なお、本発明の第４の実施の形態では、マスタＩＣに接続される全てのスレーブ（Ｉ２ＣＩ／Ｏエクスパンダ）が、接続線ＳＤＡに返答信号を出力させるためのトランジスタ６３０（図１８）を備えているが、必ずしもこのトランジスタ６３０は必要でない。第４の実施の形態のように単方向の通信を前提とするのであれば、このトランジスタが備えられていない特注品のスレーブＩＣを使用することも可能である。
ただし、Ｉ２Ｃの通信で一般的に用いられる汎用品のスレーブ側のＩＣには、このトランジスタが備えられているのが普通であるので、特注品と汎用品とが混在するようなネットワークが構成できることが好ましい。
本発明の第４の実施の形態の遊技機は、マスタＩＣ側にて返答信号の確認を行わない構成であるので、接続線ＳＤＡを介してマスタＩＣに返答信号を出力する機能を有するスレーブＩＣ（例えば、汎用品スレーブＩＣ）と、接続線ＳＤＡを介してマスタＩＣに返答信号を出力する機能を有しないスレーブＩＣ（例えば、特注品スレーブＩＣ）の各々をマスタＩＣに接続しても、問題なく動作させることが可能である。
また、実施の形態として、変動表示ゲームの結果に対応して特別遊技状態を発生するパチンコ機が開示されているが、変動表示ゲームに限らず、他の補助遊技の結果に対応して特別遊技状態を発生する遊技機であってもよいことは当然意図されるものである。
例えば、所定条件の成立によって特定の入賞装置の入口が開口し（特定入賞装置の可動部材が作動して入口が開口し）、入賞装置内部へ取り込まれた遊技球が、入賞装置内部に設けられたいずれの入賞領域（特定入賞領域と一般入賞領域とがある）に入賞するかを抽選する遊技を補助遊技としてもよい。この場合、入賞装置内部へ取り込まれた遊技球が特定入賞領域に入賞することで、特別遊技状態が発生することになる。
また、実施の形態として、特図変動表示ゲームの結果に対応して特別遊技状態を発生するパチンコ機が開示されているが、普図変動表示ゲームの結果に対応して（あるいは、普図変動表示ゲームの結果に起因して）、特別遊技状態を発生する様なパチンコ機であっても、本発明が適用可能であることは当然意図されるものである。例えば、普図変動表示ゲームの結果により特定の入賞装置の入口が開口し、入賞装置内部へ取り込まれた遊技球が特定入賞領域へ入賞した場合に特別遊技状態を発生するパチンコ機であっても、本発明は適用可能である。
また、実施の形態として、遊技制御装置と演出制御装置とが分離されている構成が開示されているが、遊技制御装置と演出制御装置とが一体となって一つの制御装置を構成していても差し支えないものであり、あるいは、遊技制御装置自身がグループ統括制御手段として構成されていても差し支えないことは当然意図されることである。
さらに、本願明細書に開示した全ての実施の形態は、パチスロ機等の他の遊技機へも適用が可能である。
なお、今回開示した実施の形態は、すべての点で例示であって制限的なものではない。また、本発明の範囲は前述した発明の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び内容の範囲でのすべての変更が含まれることが意図される。
以上のように、本発明は、演出制御装置が複数の装飾制御装置を介して演出装置を制御する遊技機に適用可能である。
１ 遊技機
２ 本体枠（外枠）
３ 前面枠（遊技枠）
９ａ、９ｂ 装飾部材
１０ 遊技盤
１２ 補助遊技装置ユニット
１３ 第１可動式照明
１３ａ 照明駆動第１モータ（ＭＯＴ）
１４ 第２可動式照明
１４ａ 照明駆動第２モータ（ＭＯＴ）
１５ 信頼度報知装置
２９ 異常報知ＬＥＤ
３０ スピーカ
４５ サイドランプ
５１ センターケース
５３ 表示装置
５８ 可動演出装置
６３ 第１演出ユニット
６４ 第２演出ユニット
７０ 第１演出部材
７１ 役物駆動第１モータ（ＭＯＴ）
８０ 第２演出部材
８１ 役物駆動第２モータ（ＭＯＴ）
５００ 遊技制御装置
５５０ 演出制御装置
５７０ａ 第１マスタＩＣ
５７０ｂ 第２マスタＩＣ
５８１ コマンドレジスタ（ＲＥＧ）
５８２ ステータスレジスタ（ＲＥＧ）
５８３ 自身アドレス設定レジスタ（ＲＥＧ）
６００ 中継基板
６０３ 空き端子モニタ
６１０ 装飾制御装置
６１５ Ｉ２ＣＩ／Ｏエクスパンダ
６２０ 装飾装置
６２５ 装飾装置基板
６４０ バス監視ウォッチドッグタイマ（ＷＤＴ）
６４１ 自己占有ウォッチドッグタイマ（ＷＤＴ）
１６００ 簡易中継基板
３２００、３３００ 異常判定テーブル
２ 本体枠（外枠）
３ 前面枠（遊技枠）
９ａ、９ｂ 装飾部材
１０ 遊技盤
１２ 補助遊技装置ユニット
１３ 第１可動式照明
１３ａ 照明駆動第１モータ（ＭＯＴ）
１４ 第２可動式照明
１４ａ 照明駆動第２モータ（ＭＯＴ）
１５ 信頼度報知装置
２９ 異常報知ＬＥＤ
３０ スピーカ
４５ サイドランプ
５１ センターケース
５３ 表示装置
５８ 可動演出装置
６３ 第１演出ユニット
６４ 第２演出ユニット
７０ 第１演出部材
７１ 役物駆動第１モータ（ＭＯＴ）
８０ 第２演出部材
８１ 役物駆動第２モータ（ＭＯＴ）
５００ 遊技制御装置
５５０ 演出制御装置
５７０ａ 第１マスタＩＣ
５７０ｂ 第２マスタＩＣ
５８１ コマンドレジスタ（ＲＥＧ）
５８２ ステータスレジスタ（ＲＥＧ）
５８３ 自身アドレス設定レジスタ（ＲＥＧ）
６００ 中継基板
６０３ 空き端子モニタ
６１０ 装飾制御装置
６１５ Ｉ２ＣＩ／Ｏエクスパンダ
６２０ 装飾装置
６２５ 装飾装置基板
６４０ バス監視ウォッチドッグタイマ（ＷＤＴ）
６４１ 自己占有ウォッチドッグタイマ（ＷＤＴ）
１６００ 簡易中継基板
３２００、３３００ 異常判定テーブル
Claims (1)
- 遊技を統括的に制御する遊技制御手段と、該遊技制御手段からの指令に対応して、遊技の演出を行う複数系統の演出装置を系統毎に制御可能な演出制御手段と、を備える遊技機において、
前記演出装置の系統の各々を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループ毎に設け、
前記演出制御手段を、前記グループ単位制御手段の各々を統括的に制御するグループ統括制御手段として構成するとともに、
前記グループ統括制御手段から前記グループ単位制御手段へタイミング信号を伝達するタイミング信号線と、
前記グループ統括制御手段と前記グループ単位制御手段との間で、下り方向及び上り方向の各データが授受されるデータ信号線と、
を備えることにより前記グループ統括制御手段と各グループ単位制御手段との間でデータ送信を可能とし、
前記グループ統括制御手段は、
前記データ信号線の信号レベルを、下り方向データに対応する信号レベルに設定しながら前記タイミング信号線の信号レベルを繰り返し変化させることで、順次前記グループ単位制御手段に下り方向データの送信を行う第１送信手段と、
前記第１送信手段が下り方向データの送信を行う際に、前記データ信号線が占有状態であるか否かを判定する占有判定手段と、
前記データ信号線が占有状態であると判定された場合に、前記第１送信手段による下り方向データの送信を規制する規制手段と、
を備え、
前記グループ単位制御手段は、
当該グループ単位制御手段自身を初期化する初期化手段を有効化するか否かを設定する有効化設定手段が備えられるとともに、複数のグループ単位制御手段の間で共通となる共通アドレスと、各グループ単位制御手段同士で相違する個別アドレスとが予め割り当てられ、
前記第１送信手段が下り方向データの送信を行った前記データ信号線を介して、上り方向データを前記グループ統括制御手段へ出力する第２送信手段と、
前記共通アドレスを無効化する共通アドレス無効化設定手段と、
を備えるとともに、
前記規制手段は、前記グループ単位制御手段に対して下り方向データを送信する際に前記データ信号線が占有状態であるか否かを判定し、占有状態と判定された場合に前記下り方向データの送信を規制し、
前記初期化手段は、前記データ信号線が占有状態であるか否かを判定し、占有状態と判定された場合に当該グループ単位制御手段自身を初期化し、
前記グループ単位制御手段は、
前記グループ統括制御手段から、初期化手段有効化指令が前記共通アドレス宛に送信されると、前記有効化設定手段によって前記初期化手段を有効化し、
前記初期化手段を有効化した後、前記共通アドレス無効化設定手段によって、前記共通アドレスを無効化することを特徴とする遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010239518A JP5584933B2 (ja) | 2010-10-26 | 2010-10-26 | 遊技機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010239518A JP5584933B2 (ja) | 2010-10-26 | 2010-10-26 | 遊技機 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014005820A Division JP5786176B2 (ja) | 2014-01-16 | 2014-01-16 | 遊技機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012090716A JP2012090716A (ja) | 2012-05-17 |
| JP5584933B2 true JP5584933B2 (ja) | 2014-09-10 |
Family
ID=46384807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010239518A Expired - Fee Related JP5584933B2 (ja) | 2010-10-26 | 2010-10-26 | 遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5584933B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09265436A (ja) * | 1996-03-27 | 1997-10-07 | Victor Co Of Japan Ltd | データ転送装置 |
| JP2004252702A (ja) * | 2003-02-20 | 2004-09-09 | Mitsubishi Electric Corp | Ｉｉｃバスを備えた制御回路のｉｉｃデバイスアクセス方法 |
| JP2007164765A (ja) * | 2005-11-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法 |
| JP2008220409A (ja) * | 2007-03-08 | 2008-09-25 | Heiwa Corp | 遊技機 |
| JP5286488B2 (ja) * | 2008-10-08 | 2013-09-11 | 株式会社ソフイア | 遊技機 |
-
2010
- 2010-10-26 JP JP2010239518A patent/JP5584933B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012090716A (ja) | 2012-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5786176B2 (ja) | 遊技機 | |
| JP5572893B2 (ja) | 遊技機 | |
| JP5190100B2 (ja) | 遊技機 | |
| JP5604708B2 (ja) | 遊技機 | |
| JP2012090897A (ja) | 遊技機 | |
| JP5190096B2 (ja) | 遊技機 | |
| JP5190099B2 (ja) | 遊技機 | |
| JP5658772B2 (ja) | 遊技機 | |
| JP5604707B2 (ja) | 遊技機 | |
| JP5190098B2 (ja) | 遊技機 | |
| JP5977480B2 (ja) | 遊技機 | |
| JP2016026037A (ja) | 遊技機 | |
| JP2016026038A (ja) | 遊技機 | |
| JP5584933B2 (ja) | 遊技機 | |
| JP5870049B2 (ja) | 遊技機 | |
| JP5942155B2 (ja) | 遊技機 | |
| JP5990677B2 (ja) | 遊技機 | |
| JP5870048B2 (ja) | 遊技機 | |
| JP5715374B2 (ja) | 遊技機 | |
| JP5584934B2 (ja) | 遊技機 | |
| JP5572892B2 (ja) | 遊技機 | |
| JP5455944B2 (ja) | 遊技機 | |
| JP5977481B2 (ja) | 遊技機 | |
| JP5935009B2 (ja) | 遊技機 | |
| JP5776048B2 (ja) | 遊技機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5584933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |