JP5582800B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP5582800B2
JP5582800B2 JP2010015685A JP2010015685A JP5582800B2 JP 5582800 B2 JP5582800 B2 JP 5582800B2 JP 2010015685 A JP2010015685 A JP 2010015685A JP 2010015685 A JP2010015685 A JP 2010015685A JP 5582800 B2 JP5582800 B2 JP 5582800B2
Authority
JP
Japan
Prior art keywords
electrode
pixel electrode
liquid crystal
film
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010015685A
Other languages
Japanese (ja)
Other versions
JP2011154191A (en
Inventor
徹也 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2010015685A priority Critical patent/JP5582800B2/en
Publication of JP2011154191A publication Critical patent/JP2011154191A/en
Application granted granted Critical
Publication of JP5582800B2 publication Critical patent/JP5582800B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、液晶表示装置及びその製造方法に関する。   The present invention relates to a liquid crystal display device and a manufacturing method thereof.

VA(Vertical Alignment)方式の液晶表示装置では、視野角特性を良好にするため、マルチドメイン方式によって駆動することが知られている(特許文献1参照)。また、1つの画素において、画素電極を、主画素電極及び副画素電極に分割してそれぞれに異なる電圧を印加することが知られている。副画素電極の電圧は、主画素電極に印加されたデータ信号により蓄積された電荷が分割されることで与えられる。   It is known that a VA (Vertical Alignment) type liquid crystal display device is driven by a multi-domain method in order to improve viewing angle characteristics (see Patent Document 1). In one pixel, it is known to divide a pixel electrode into a main pixel electrode and a sub-pixel electrode and apply different voltages to each. The voltage of the subpixel electrode is given by dividing the accumulated charge by the data signal applied to the main pixel electrode.

特開2006−330201号公報JP 2006-330201 A

従来の構造では、主画素電極の保持容量と、副画素電極の保持容量と、電荷を分割するための分割容量と、を構成するために、透明な画素電極の他に、2層の不透明な電極を積層していた。そのため、合計3層の電極を形成していたので、光透過率損失が発生していた。また、従来、画素電極に対向する容量電極を不透明の材料から形成していたので、この点でも光透過率損失が発生していた。   In the conventional structure, in order to form a storage capacitor for the main pixel electrode, a storage capacitor for the sub-pixel electrode, and a split capacitor for dividing the charge, in addition to the transparent pixel electrode, two layers of opaque The electrodes were stacked. Therefore, since a total of three layers of electrodes were formed, light transmittance loss occurred. Conventionally, since the capacitor electrode facing the pixel electrode has been formed from an opaque material, a light transmittance loss has also occurred in this respect.

本発明は、光透過率損失を減少させることを目的とする。   An object of the present invention is to reduce light transmittance loss.

(1)本発明に係る液晶表示装置は、絶縁層と、前記絶縁層上に配置された画素電極と、前記絶縁層下で前記画素電極に対向するように配置された容量電極と、前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極の間に配置された液晶と、を有し、前記画素電極は、データ信号が入力される主画素電極と、前記主画素電極とは分離された副画素電極と、を含み、前記容量電極は、前記主画素電極に対向して共通電位に電気的に接続する主容量電極と、前記副画素電極に対向して前記共通電位に電気的に接続する副容量電極と、前記副画素電極に対向し、前記絶縁層を貫通して、前記主画素電極に電気的に接続する分割容量電極と、を含み、前記画素電極及び前記容量電極は、それぞれ透明導電材料からなることを特徴とする。本発明によれば、画素電極と容量電極を1層ずつ(合計2層)で形成してあるので、光透過率損失を減少させることができ、画素電極、容量電極及び分割容量電極をそれぞれ透明導電材料から構成することで、さらに光透過率損失を減少させることができる。   (1) The liquid crystal display device according to the present invention includes an insulating layer, a pixel electrode disposed on the insulating layer, a capacitor electrode disposed to face the pixel electrode under the insulating layer, and the insulating A main electrode to which a data signal is input, the counter electrode facing the pixel electrode, and a liquid crystal disposed between the pixel electrode and the counter electrode on a side opposite to the layer An electrode and a sub-pixel electrode separated from the main pixel electrode, and the capacitor electrode is opposed to the main pixel electrode and electrically connected to a common potential, and the sub-pixel electrode A sub-capacitance electrode electrically connected to the common potential opposite to the sub-pixel electrode, and a divided capacitance electrode facing the sub-pixel electrode, penetrating the insulating layer and electrically connected to the main pixel electrode, Each of the pixel electrode and the capacitor electrode is a transparent conductive material. Characterized in that it comprises. According to the present invention, since the pixel electrode and the capacitor electrode are formed in one layer (two layers in total), the light transmittance loss can be reduced, and the pixel electrode, the capacitor electrode, and the divided capacitor electrode are each transparent. By comprising the conductive material, the light transmittance loss can be further reduced.

(2)(1)に記載された液晶表示装置において、前記共通電位に電気的に接続される共通配線をさらに有し、前記主容量電極は、前記主画素電極の投影領域内に完全に収まる形状を有し、前記副容量電極は、前記副画素電極の投影領域内に完全に収まる形状を有し、前記共通配線は、不透明導電材料からなり、前記主容量電極及び前記副容量電極に重なって電気的に接続することを特徴としてもよい。   (2) In the liquid crystal display device described in (1), the liquid crystal display device further includes a common wiring electrically connected to the common potential, and the main capacitor electrode is completely within the projection region of the main pixel electrode. The sub-capacitor electrode has a shape that fits completely within the projection area of the sub-pixel electrode, and the common wiring is made of an opaque conductive material and overlaps the main capacitor electrode and the sub-capacitor electrode. And may be electrically connected.

(3)(2)に記載された液晶表示装置において、前記分割容量電極は、前記副画素電極に対向する第1部分から前記主画素電極に対向する第2部分まで連続一体的に形成され、前記第2部分に重なって電気的に接続するように前記不透明導電材料から形成されたパッド部をさらに有し、前記パッド部で前記分割容量電極が前記主画素電極に電気的に接続されていることを特徴としてもよい。   (3) In the liquid crystal display device according to (2), the divided capacitor electrode is continuously and integrally formed from a first portion facing the subpixel electrode to a second portion facing the main pixel electrode, A pad portion formed of the opaque conductive material so as to overlap and electrically connect to the second portion, wherein the divided capacitor electrode is electrically connected to the main pixel electrode at the pad portion; This may be a feature.

(4)本発明に係る液晶表示装置の製造方法は、第1スリットを有する容量電極の形状にパターニングするための、前記第1スリット及び前記容量電極の組み合わせを含む形状からなる第1透明電極膜を形成する工程と、前記第1透明電極膜上に絶縁層を形成する工程と、前記第1スリットと重なる第2スリットを有する画素電極の形状にパターニングするための第2透明電極膜を、前記絶縁層上に形成する工程と、前記画素電極にされる領域の上方に位置する第1マスク部と前記第1マスク部よりも薄い第2マスク部を有し、前記第1スリット及び前記第2スリットを形成するための領域の上方に貫通穴が形成されているエッチングレジストを、前記第2透明電極膜上に形成する工程と、前記エッチングレジストを介して、前記貫通穴から露出する前記第2透明電極膜及び前記絶縁層をエッチングして、前記第2透明電極膜に前記第2スリットを形成し、前記第2スリット内に前記第1透明電極膜を露出させる工程と、前記第1マスク部を残すように前記エッチングレジストを薄くすることで前記第2マスク部を除去して、前記画素電極にされる前記領域の外側で前記第2透明電極膜を前記エッチングレジストから露出させる工程と、残された前記第1マスク部を介して、前記第2透明電極膜をエッチングして前記画素電極を形成するとともに、前記貫通穴から露出する前記第1透明電極膜をエッチングして前記第1スリットを形成する工程と、を含むことを特徴とする。本発明によれば、画素電極及び容量電極をいずれも透明電極膜から形成するので光透過率損失を減少させることができる。また、スリットを有する容量電極を、画素電極からはみ出さないように簡単に形成することができる。   (4) The method for manufacturing a liquid crystal display device according to the present invention includes a first transparent electrode film having a shape including a combination of the first slit and the capacitor electrode for patterning into the shape of the capacitor electrode having the first slit. A step of forming an insulating layer on the first transparent electrode film, and a second transparent electrode film for patterning into a shape of a pixel electrode having a second slit overlapping the first slit, A step of forming on the insulating layer; a first mask portion located above the region to be the pixel electrode; and a second mask portion thinner than the first mask portion, the first slit and the second An etching resist in which a through hole is formed above a region for forming a slit is formed on the second transparent electrode film, and the etching resist is passed through the through hole. Etching the second transparent electrode film and the insulating layer to be formed, forming the second slit in the second transparent electrode film, and exposing the first transparent electrode film in the second slit; The second resist mask is removed by thinning the etching resist so as to leave the first mask, and the second transparent electrode film is exposed from the etching resist outside the region to be the pixel electrode. And etching the second transparent electrode film through the remaining first mask portion to form the pixel electrode, and etching the first transparent electrode film exposed from the through hole. Forming the first slit. According to the present invention, since both the pixel electrode and the capacitor electrode are formed from the transparent electrode film, the light transmittance loss can be reduced. In addition, the capacitor electrode having the slit can be easily formed so as not to protrude from the pixel electrode.

(5)(4)に記載された液晶表示装置の製造方法において、前記第2透明電極膜及び前記絶縁層をエッチングする工程では、前記第2透明電極膜のエッチングと前記絶縁層のエッチングとを別々に行うことを特徴としてもよい。   (5) In the method for manufacturing a liquid crystal display device according to (4), in the step of etching the second transparent electrode film and the insulating layer, etching of the second transparent electrode film and etching of the insulating layer are performed. It is good also as performing separately.

(6)(5)に記載された液晶表示装置の製造方法において、前記第2透明電極膜及び前記第1透明電極膜のエッチングは、ウエットエッチングであり、前記絶縁層のエッチングは、ドライエッチングであることを特徴としてもよい。   (6) In the method of manufacturing a liquid crystal display device according to (5), the etching of the second transparent electrode film and the first transparent electrode film is wet etching, and the etching of the insulating layer is dry etching. It may be characterized by being.

(7)(4)から(6)のいずれか1項に記載された液晶表示装置の製造方法において、ゲート電極、ゲート絶縁膜、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを形成する工程をさらに含み、前記第1透明電極膜及び前記ゲート電極を形成した後に、前記第1透明電極膜及び前記ゲート電極の上に前記ゲート絶縁膜を形成することを特徴としてもよい。   (7) In the method for manufacturing a liquid crystal display device according to any one of (4) to (6), a step of forming a thin film transistor having a gate electrode, a gate insulating film, a semiconductor layer, a drain electrode, and a source electrode. In addition, the gate insulating film may be formed on the first transparent electrode film and the gate electrode after forming the first transparent electrode film and the gate electrode.

(8)(4)から(6)のいずれか1項に記載された液晶表示装置の製造方法において、ゲート電極、ゲート絶縁膜、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを形成する工程をさらに含み、前記ゲート電極及び前記ゲート絶縁膜を形成した後に、前記ゲート絶縁膜の上に前記第1透明電極膜を形成することを特徴としてもよい。   (8) In the method for manufacturing a liquid crystal display device according to any one of (4) to (6), a step of forming a thin film transistor having a gate electrode, a gate insulating film, a semiconductor layer, a drain electrode, and a source electrode. In addition, the first transparent electrode film may be formed on the gate insulating film after forming the gate electrode and the gate insulating film.

(9)本発明に係る液晶表示装置は、絶縁層と、前記絶縁層上に配置された画素電極と、前記絶縁層下で前記画素電極に対向するように配置された容量電極と、前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極の間に配置された液晶と、を有し、前記画素電極は、複数のスリットが形成され、前記容量電極は、前記複数のスリットの投影領域にはみ出さないように形成され、前記画素電極及び前記容量電極は、透明導電材料からなることを特徴とする。本発明によれば、画素電極及び容量電極をいずれも透明導電材料から形成するので光透過率損失を減少させることができる。また、容量電極が画素電極からはみ出さないので、適切な電界を液晶に加えることができる。   (9) The liquid crystal display device according to the present invention includes an insulating layer, a pixel electrode disposed on the insulating layer, a capacitor electrode disposed to face the pixel electrode under the insulating layer, and the insulating A counter electrode facing the pixel electrode on the opposite side of the layer, and a liquid crystal disposed between the pixel electrode and the counter electrode, wherein the pixel electrode has a plurality of slits formed thereon, The capacitor electrode is formed so as not to protrude into a projection region of the plurality of slits, and the pixel electrode and the capacitor electrode are made of a transparent conductive material. According to the present invention, since both the pixel electrode and the capacitor electrode are formed of a transparent conductive material, the light transmittance loss can be reduced. In addition, since the capacitor electrode does not protrude from the pixel electrode, an appropriate electric field can be applied to the liquid crystal.

本発明の第1の実施形態に係る液晶表示装置の一部を示す分解斜視図である。1 is an exploded perspective view showing a part of a liquid crystal display device according to a first embodiment of the present invention. 液晶表示パネルの1画素を拡大した平面図である。It is the top view to which 1 pixel of the liquid crystal display panel was expanded. 図2に示す構造のIII−III線断面図である。It is the III-III sectional view taken on the line of the structure shown in FIG. 図2に示す構造のIV−IV線断面図である。It is the IV-IV sectional view taken on the line of the structure shown in FIG. 絶縁層よりも下の構造を示す図である。It is a figure which shows the structure below an insulating layer. 1画素の等価回路を示す図である。It is a figure which shows the equivalent circuit of 1 pixel. 本発明の第2実施形態に係る液晶表示装置の1画素を拡大した平面図である。It is the top view to which 1 pixel of the liquid crystal display device which concerns on 2nd Embodiment of this invention was expanded. 本発明の第2実施形態に係る液晶表示装置の第1基板側の一部を示す断面図である。It is sectional drawing which shows a part by the side of the 1st board | substrate side of the liquid crystal display device which concerns on 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the liquid crystal display device which concerns on the 2nd Embodiment of this invention. 本発明の第2実施形態の変形例に係る液晶表示装置の第1基板側の一部を示す断面図である。It is sectional drawing which shows a part by the side of the 1st board | substrate side of the liquid crystal display device which concerns on the modification of 2nd Embodiment of this invention.

以下、本発明の実施形態について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

[第1の実施形態]
図1は、本発明の第1の実施形態に係る液晶表示装置を示す分解斜視図である。液晶表示装置は、液晶表示パネル10を有する。液晶表示パネル10は、上フレーム12及び下フレーム14の間に支持される。液晶表示パネル10は、複数の画素によって画像を表示するようになっている。
[First Embodiment]
FIG. 1 is an exploded perspective view showing a liquid crystal display device according to the first embodiment of the present invention. The liquid crystal display device includes a liquid crystal display panel 10. The liquid crystal display panel 10 is supported between the upper frame 12 and the lower frame 14. The liquid crystal display panel 10 displays an image with a plurality of pixels.

図2は、液晶表示パネル10の1画素を拡大した平面図である。図3は、図2に示す構造のIII−III線断面図である。図4は、図2に示す構造のIV−IV線断面図である。   FIG. 2 is an enlarged plan view of one pixel of the liquid crystal display panel 10. 3 is a cross-sectional view taken along line III-III of the structure shown in FIG. 4 is a cross-sectional view taken along line IV-IV of the structure shown in FIG.

液晶表示パネル10は、第1基板16及び第2基板18を有する。第1基板16及び第2基板18は、それぞれ、例えばガラス基板であって光透過性を有する。第1基板16及び第2基板18の間には液晶20が配置されている。液晶20を挟むように、第1基板16側及び第2基板18側のそれぞれに第1配向膜22及び第2配向膜24が配置されている。   The liquid crystal display panel 10 includes a first substrate 16 and a second substrate 18. Each of the first substrate 16 and the second substrate 18 is, for example, a glass substrate and has light transmittance. A liquid crystal 20 is disposed between the first substrate 16 and the second substrate 18. A first alignment film 22 and a second alignment film 24 are disposed on the first substrate 16 side and the second substrate 18 side so as to sandwich the liquid crystal 20.

第1基板16にはゲート電極26が形成されている(図2及び図4参照)。ゲート電極26上にはゲート絶縁膜28が形成されている。ゲート絶縁膜28上には図示しない半導体層が形成され、半導体層上にドレイン電極30及びソース電極32が形成されている(図2参照)。こうして、薄膜トランジスタ34が構成される。例えば、ドレイン電極30に、液晶表示パネル10に表示する画像に対応するデータ信号D(図6参照)が入力される。   A gate electrode 26 is formed on the first substrate 16 (see FIGS. 2 and 4). A gate insulating film 28 is formed on the gate electrode 26. A semiconductor layer (not shown) is formed on the gate insulating film 28, and a drain electrode 30 and a source electrode 32 are formed on the semiconductor layer (see FIG. 2). Thus, the thin film transistor 34 is configured. For example, the data signal D (see FIG. 6) corresponding to the image displayed on the liquid crystal display panel 10 is input to the drain electrode 30.

図3及び図4に示すように、第1配向膜22の、第1基板16側には画素電極36が配置されている。画素電極36にはデータ信号D(図6参照)が入力される。例えば、画素電極36にソース電極32が電気的に接続されており、薄膜トランジスタ34の制御によって、ドレイン電極30に入力したデータ信号Dがソース電極32を通じて画素電極36に入力される。   As shown in FIGS. 3 and 4, the pixel electrode 36 is disposed on the first alignment film 22 on the first substrate 16 side. A data signal D (see FIG. 6) is input to the pixel electrode 36. For example, the source electrode 32 is electrically connected to the pixel electrode 36, and the data signal D input to the drain electrode 30 is input to the pixel electrode 36 through the source electrode 32 under the control of the thin film transistor 34.

図3及び図4に示すように、第2配向膜24の、第2基板18側には対向電極38が配置されている。対向電極38は、透明導電材料(例えばITO(Indium Tin Oxide))からなる。対向電極38はGNDなどの基準電位Vref(図6参照)に接続されている。画素電極36及び対向電極38の間に液晶20が配置されており、両者間に印加される電圧によって液晶20が駆動される。駆動方式は、VA(Vertical Alignment)方式である。なお、第2基板18には、カラーフィルタ層40及びオーバーコート層42が積層されており、オーバーコート層42上に対向電極38が配置されている。   As shown in FIGS. 3 and 4, the counter electrode 38 is disposed on the second alignment film 24 on the second substrate 18 side. The counter electrode 38 is made of a transparent conductive material (for example, ITO (Indium Tin Oxide)). The counter electrode 38 is connected to a reference potential Vref (see FIG. 6) such as GND. The liquid crystal 20 is disposed between the pixel electrode 36 and the counter electrode 38, and the liquid crystal 20 is driven by a voltage applied between the two. The driving method is a VA (Vertical Alignment) method. A color filter layer 40 and an overcoat layer 42 are stacked on the second substrate 18, and a counter electrode 38 is disposed on the overcoat layer 42.

画素電極36は、透明導電材料(例えばITO(Indium Tin Oxide))からなる。画素電極36は、データ信号D(図6参照)が入力される主画素電極35と、主画素電極35とは分離された副画素電極37と、を含む(図2参照)。主画素電極35及び副画素電極37にはそれぞれ異なる電圧が現れるようになっている(詳細は後述する)。これにより、1画素を、異なる電圧で液晶20を駆動する複数の領域(ドメイン)に分割している。つまり、液晶表示パネル10は、マルチドメイン方式による駆動がなされる。   The pixel electrode 36 is made of a transparent conductive material (for example, ITO (Indium Tin Oxide)). The pixel electrode 36 includes a main pixel electrode 35 to which a data signal D (see FIG. 6) is input, and a sub-pixel electrode 37 separated from the main pixel electrode 35 (see FIG. 2). Different voltages appear on the main pixel electrode 35 and the subpixel electrode 37 (details will be described later). Thus, one pixel is divided into a plurality of regions (domains) for driving the liquid crystal 20 with different voltages. That is, the liquid crystal display panel 10 is driven by a multi-domain method.

図3及び4に示すように、画素電極36の下(液晶20とは反対側)には絶縁層44が配置されている。すなわち、絶縁層44上(液晶20側)に画素電極36が配置されている。絶縁層44は、ゲート絶縁膜28と、ソース電極32及びドレイン電極30を覆う絶縁膜46と、を含む。   As shown in FIGS. 3 and 4, an insulating layer 44 is disposed under the pixel electrode 36 (on the side opposite to the liquid crystal 20). That is, the pixel electrode 36 is disposed on the insulating layer 44 (the liquid crystal 20 side). The insulating layer 44 includes a gate insulating film 28 and an insulating film 46 that covers the source electrode 32 and the drain electrode 30.

図5は、絶縁層44よりも下の構造を示す図である。絶縁層44下(液晶20とは反対側)で画素電極36に対向するように容量電極48が配置されている。容量電極48は、透明導電材料(例えばITO(Indium Tin Oxide))からなる。画素電極36と容量電極48の間に絶縁層44が介在することで蓄積容量が形成される。蓄積容量を形成することで、データ信号D(図6参照)に応じた電荷を保持することができ、液晶20への電圧の印加時間を長く確保することができる。   FIG. 5 is a diagram showing a structure below the insulating layer 44. A capacitor electrode 48 is disposed so as to face the pixel electrode 36 under the insulating layer 44 (on the side opposite to the liquid crystal 20). The capacitor electrode 48 is made of a transparent conductive material (for example, ITO (Indium Tin Oxide)). A storage capacitor is formed by interposing the insulating layer 44 between the pixel electrode 36 and the capacitor electrode 48. By forming the storage capacitor, charges corresponding to the data signal D (see FIG. 6) can be held, and the application time of the voltage to the liquid crystal 20 can be ensured for a long time.

容量電極48は、主画素電極35に対向して共通電位Vcom(図6参照)に電気的に接続する主容量電極50を含む。図2に示すように、主容量電極50は、主画素電極35の投影領域内に完全に収まる形状である。絶縁層44及びこれを挟む主画素電極35と主容量電極50によって主蓄積容量Cmain(図6参照)が形成される。主蓄積容量Cmainに対応した電圧が主画素電極35に現れる。   The capacitance electrode 48 includes a main capacitance electrode 50 that faces the main pixel electrode 35 and is electrically connected to a common potential Vcom (see FIG. 6). As shown in FIG. 2, the main capacitor electrode 50 has a shape that fits completely within the projection area of the main pixel electrode 35. A main storage capacitor Cmain (see FIG. 6) is formed by the insulating layer 44 and the main pixel electrode 35 and the main capacitor electrode 50 sandwiching the insulating layer 44. A voltage corresponding to the main storage capacitor Cmain appears at the main pixel electrode 35.

容量電極48は、副画素電極37に対向して共通電位Vcom(図6参照)に電気的に接続する副容量電極52を含む。図2に示すように、副容量電極52は、副画素電極37の投影領域内に完全に収まる形状である。絶縁層44及びこれを挟む副画素電極37と副容量電極52によって副蓄積容量Csub(図6参照)が形成される。副蓄積容量Csubに対応した電圧が副画素電極37に現れる。   The capacitor electrode 48 includes a sub-capacitance electrode 52 facing the sub-pixel electrode 37 and electrically connected to the common potential Vcom (see FIG. 6). As shown in FIG. 2, the sub-capacitance electrode 52 has a shape that completely fits within the projection area of the sub-pixel electrode 37. A sub-storage capacitor Csub (see FIG. 6) is formed by the insulating layer 44 and the sub-pixel electrode 37 and the sub-capacitor electrode 52 sandwiching the insulating layer 44. A voltage corresponding to the sub storage capacitor Csub appears on the subpixel electrode 37.

容量電極48は、分割容量電極54を含む。図2に示すように、分割容量電極54は、副画素電極37に対向する。絶縁層44及びこれを挟む副画素電極37と分割容量電極54によって分割容量Cdiv(図6参照)が形成される。分割容量電極54は、副画素電極37に対向する第1部分56から主画素電極35に対向する第2部分58まで連続一体的に形成されている。第2部分58上にはパッド部60が形成されている。パッド部60は不透明導電材料から形成されている。パッド部60は、第2部分58に重なって電気的に接続している。   The capacitor electrode 48 includes a divided capacitor electrode 54. As shown in FIG. 2, the divided capacitor electrode 54 faces the subpixel electrode 37. A divided capacitor Cdiv (see FIG. 6) is formed by the insulating layer 44 and the sub-pixel electrode 37 and the divided capacitor electrode 54 sandwiching the insulating layer 44. The divided capacitor electrode 54 is continuously and integrally formed from the first portion 56 facing the subpixel electrode 37 to the second portion 58 facing the main pixel electrode 35. A pad portion 60 is formed on the second portion 58. The pad portion 60 is made of an opaque conductive material. The pad portion 60 overlaps the second portion 58 and is electrically connected.

図4に示すように、パッド部60で分割容量電極54が主画素電極35に電気的に接続されている。分割容量電極54は、絶縁層44を貫通して、主画素電極35に電気的に接続する。主画素電極35の一部が、絶縁層44の貫通穴に入り込んでパッド部60の第2部分58に接触している。主画素電極35と電気的に接続することで、分割容量電極54は主画素電極35と同電位になる。   As shown in FIG. 4, the divided capacitor electrode 54 is electrically connected to the main pixel electrode 35 at the pad portion 60. The divided capacitor electrode 54 penetrates the insulating layer 44 and is electrically connected to the main pixel electrode 35. A part of the main pixel electrode 35 enters the through hole of the insulating layer 44 and is in contact with the second portion 58 of the pad portion 60. By electrically connecting to the main pixel electrode 35, the divided capacitor electrode 54 has the same potential as the main pixel electrode 35.

透明導電材料からなる容量電極48(主容量電極50、副容量電極52、分割容量電極54)は、それぞれが同じ層位置(第1基板16上)に配置されている。   Capacitance electrodes 48 (main capacitance electrode 50, sub-capacitance electrode 52, and divided capacitance electrode 54) made of a transparent conductive material are disposed at the same layer position (on the first substrate 16).

図2及び図4に示すように、液晶表示装置は、共通電位Vcom(図6参照)に電気的に接続される共通配線62を有する。共通配線62は、不透明導電材料からなり、主容量電極50及び副容量電極52に重なって電気的に接続する。共通配線62と同じ層位置に、同様に不透明材料からなるパッド部60及びゲート電極26が配置されている。なお、ゲート電極26の下には、容量電極48と同じ材料からなる透明導電材料膜49がある(図4参照)。   As shown in FIGS. 2 and 4, the liquid crystal display device has a common wiring 62 electrically connected to a common potential Vcom (see FIG. 6). The common wiring 62 is made of an opaque conductive material and overlaps the main capacitor electrode 50 and the sub capacitor electrode 52 and is electrically connected thereto. Similarly, a pad portion 60 and a gate electrode 26 made of an opaque material are disposed at the same layer position as the common wiring 62. A transparent conductive material film 49 made of the same material as that of the capacitor electrode 48 is present under the gate electrode 26 (see FIG. 4).

図6は、1画素の等価回路を示す図である。薄膜トランジスタ34をONにすると、データ信号Dが、ドレイン電極30及びソース電極32を介して、主画素電極35に入力される。共通電位Vcomに接続された主容量電極50と主画素電極35との間に主蓄積容量Cmainが形成される。同時に、主画素電極35に分割容量電極54が電気的に接続されているので、分割容量電極54に主画素電極35の電荷の一部が流入し、分割容量電極54と副画素電極37の間に分割容量Cdivが形成される。分割容量Cdiv及び分割容量電極54の電荷に対応して、副画素電極37に電荷が現れる。そして、共通電位Vcomに接続された副容量電極52と副画素電極37との間に副蓄積容量Csubが形成される。こうして、蓄積容量をもった主画素電極35及び蓄積容量をもった副画素電極37と、対向電極38との間に配置された液晶20に電圧が印加される。   FIG. 6 is a diagram showing an equivalent circuit of one pixel. When the thin film transistor 34 is turned on, the data signal D is input to the main pixel electrode 35 via the drain electrode 30 and the source electrode 32. A main storage capacitor Cmain is formed between the main capacitor electrode 50 and the main pixel electrode 35 connected to the common potential Vcom. At the same time, since the divided capacitor electrode 54 is electrically connected to the main pixel electrode 35, a part of the charge of the main pixel electrode 35 flows into the divided capacitor electrode 54, and between the divided capacitor electrode 54 and the sub-pixel electrode 37. A split capacitor Cdiv is formed. Charges appear in the sub-pixel electrode 37 corresponding to the charges of the divided capacitor Cdiv and the divided capacitor electrode 54. A sub-storage capacitor Csub is formed between the sub-capacitance electrode 52 and the sub-pixel electrode 37 connected to the common potential Vcom. In this way, a voltage is applied to the liquid crystal 20 disposed between the main pixel electrode 35 having a storage capacitor, the sub-pixel electrode 37 having a storage capacitor, and the counter electrode 38.

本実施形態によれば、画素電極36と容量電極48を1層ずつ(合計2層)で形成してあるので、光透過率損失を減少させることができる。また、画素電極36、容量電極48及び分割容量電極54をそれぞれ透明導電材料から構成することで、さらに光透過率損失を減少させることができる。   According to this embodiment, since the pixel electrode 36 and the capacitor electrode 48 are formed by one layer (two layers in total), the light transmittance loss can be reduced. Further, the pixel electrode 36, the capacitor electrode 48, and the divided capacitor electrode 54 are each made of a transparent conductive material, whereby the light transmittance loss can be further reduced.

[第2の実施形態]
本発明の第2の実施形態に係る液晶表示装置は、液晶表示パネル10、上フレーム12及び下フレーム14を有し、複数の画素によって画像を表示するようになっている点で、第1の実施形態と同様である(図1参照)。また、本実施形態に係る液晶表示装置は、図3に示す第2基板18、カラーフィルタ層40、オーバーコート層42、対向電極38、第2配向膜24、液晶20、第1配向膜22を有する点でも第1の実施形態と同様である。
[Second Embodiment]
The liquid crystal display device according to the second embodiment of the present invention includes the liquid crystal display panel 10, the upper frame 12, and the lower frame 14, and is configured to display an image with a plurality of pixels. It is the same as that of embodiment (refer FIG. 1). Further, the liquid crystal display device according to this embodiment includes the second substrate 18, the color filter layer 40, the overcoat layer 42, the counter electrode 38, the second alignment film 24, the liquid crystal 20, and the first alignment film 22 shown in FIG. 3. It is the same as that of 1st Embodiment also in the point which has.

図7Aは、本発明の第2実施形態に係る液晶表示装置の1画素を拡大した平面図である。図7Bは、本発明の第2実施形態に係る液晶表示装置の第1基板側の一部(図7AのVIIB-VIIB線断面)を示す断面図である。   FIG. 7A is an enlarged plan view of one pixel of the liquid crystal display device according to the second embodiment of the present invention. FIG. 7B is a cross-sectional view showing a part of the liquid crystal display device according to the second embodiment of the present invention on the first substrate side (cross section taken along line VIIB-VIIB in FIG. 7A).

液晶表示装置は、第1基板110を有する。第1基板110は、例えばガラス基板であって光透過性を有する。第1基板110には容量電極112が形成されている。容量電極112は、透明導電材料(例えばIndium Zinc OxideやITZO(Indium Tin Zinc Oxide))からなる。容量電極112には、複数の第1スリット114が形成されている。また、第1基板110には、ゲート電極116が形成されている。ゲート電極116は不透明導電材料からなる。ゲート電極116と第1基板110の間には透明導電材料膜118がある。透明導電材料膜118は、容量電極112と同一の層位置にある。   The liquid crystal display device includes a first substrate 110. The first substrate 110 is, for example, a glass substrate and has light transmittance. A capacitor electrode 112 is formed on the first substrate 110. The capacitor electrode 112 is made of a transparent conductive material (for example, Indium Zinc Oxide or ITZO (Indium Tin Zinc Oxide)). A plurality of first slits 114 are formed in the capacitor electrode 112. A gate electrode 116 is formed on the first substrate 110. The gate electrode 116 is made of an opaque conductive material. There is a transparent conductive material film 118 between the gate electrode 116 and the first substrate 110. The transparent conductive material film 118 is in the same layer position as the capacitor electrode 112.

ゲート電極116上にはゲート絶縁膜120が形成されている。ゲート絶縁膜120は透明絶縁材料からなる。ゲート絶縁膜120上には、半導体層122が形成され、半導体層122上に一部が載るようにドレイン電極124及びソース電極126が形成されている。ドレイン電極124及びソース電極126を覆うように、その下のゲート絶縁膜120上にパッシベーション膜128が形成されている。パッシベーション膜128は透明絶縁材料からなる。   A gate insulating film 120 is formed on the gate electrode 116. The gate insulating film 120 is made of a transparent insulating material. A semiconductor layer 122 is formed over the gate insulating film 120, and a drain electrode 124 and a source electrode 126 are formed so as to partially rest on the semiconductor layer 122. A passivation film 128 is formed on the underlying gate insulating film 120 so as to cover the drain electrode 124 and the source electrode 126. The passivation film 128 is made of a transparent insulating material.

パッシベーション膜128上に画素電極130が形成されている。画素電極130はソース電極126と電気的に接続されている。画素電極130と図3に示す対向電極38の間に液晶20が配置される。図7Aに示すように、画素電極130は、複数の第2スリット132が形成されている。本実施形態では、PSA(Polymer-Sustained. Alignment)を適用して、液晶20の分子を第2スリット132の延びる方向に傾斜させている。   A pixel electrode 130 is formed on the passivation film 128. The pixel electrode 130 is electrically connected to the source electrode 126. The liquid crystal 20 is disposed between the pixel electrode 130 and the counter electrode 38 shown in FIG. As shown in FIG. 7A, the pixel electrode 130 has a plurality of second slits 132 formed therein. In this embodiment, PSA (Polymer-Sustained. Alignment) is applied to incline the molecules of the liquid crystal 20 in the direction in which the second slit 132 extends.

画素電極130は容量電極112と対向する。画素電極130と容量電極112の間には絶縁層134が介在する。絶縁層134は、ゲート絶縁膜120及びパッシベーション膜128からなる。容量電極112は、複数の第2スリット132の投影領域にはみ出さないように形成されている。画素電極130及び容量電極112は、透明導電材料からなる。絶縁層134及びこれを挟む画素電極130と容量電極112によって蓄積容量が形成される。蓄積容量を形成することで、データ信号に応じた電荷を保持することができ、液晶20への電圧の印加時間を長く確保することができる。   The pixel electrode 130 faces the capacitor electrode 112. An insulating layer 134 is interposed between the pixel electrode 130 and the capacitor electrode 112. The insulating layer 134 includes a gate insulating film 120 and a passivation film 128. The capacitive electrode 112 is formed so as not to protrude into the projection area of the plurality of second slits 132. The pixel electrode 130 and the capacitor electrode 112 are made of a transparent conductive material. A storage capacitor is formed by the insulating layer 134 and the pixel electrode 130 and the capacitor electrode 112 sandwiching the insulating layer 134. By forming the storage capacitor, charges corresponding to the data signal can be held, and the voltage application time to the liquid crystal 20 can be ensured for a long time.

本実施形態によれば、画素電極130及び容量電極112をいずれも透明導電材料から形成するので光透過率損失を減少させることができる。また、容量電極112が画素電極130からはみ出さないので、適切な電界を液晶に加えることができる。   According to this embodiment, since both the pixel electrode 130 and the capacitor electrode 112 are formed of a transparent conductive material, the light transmittance loss can be reduced. In addition, since the capacitor electrode 112 does not protrude from the pixel electrode 130, an appropriate electric field can be applied to the liquid crystal.

次に、図8A〜図12Bは、本実施形態に係る液晶表示装置の製造方法を説明する図である。これらの図において、図番号の数字が同じ図面は同一プロセスを示し、末尾がAの図面は平面図であり、図番号の末尾がBの図面は断面図である。   Next, FIGS. 8A to 12B are views for explaining a method of manufacturing the liquid crystal display device according to the present embodiment. In these drawings, drawings having the same figure number indicate the same process, a drawing ending with A is a plan view, and a drawing ending with B is a cross-sectional view.

図8A及び図8Bに示すように、第1基板110に第1透明電極膜136を形成する。第1透明電極膜136は、高温環境(例えば330度程度)では結晶化しない非晶質材料を用いる。例えば、亜鉛などを含む非晶質材料であり、具体的には、Indium Zinc OxideやITZO(Indium Tin Zinc Oxide)である。これは、後に詳述するが、第1透明電極膜136上に形成されるゲート絶縁膜やパッシベーション膜をエッチングで形成する際に高温となる為、ITOでは結晶化が起きてしまい、第1透明電極膜136を加工しようとする際にエッチングできなくなるという問題が予想されるためである。   As shown in FIGS. 8A and 8B, a first transparent electrode film 136 is formed on the first substrate 110. The first transparent electrode film 136 is made of an amorphous material that does not crystallize in a high temperature environment (for example, about 330 degrees). For example, an amorphous material containing zinc or the like, specifically, Indium Zinc Oxide or ITZO (Indium Tin Zinc Oxide). As will be described in detail later, since the temperature becomes high when the gate insulating film or the passivation film formed on the first transparent electrode film 136 is formed by etching, crystallization occurs in ITO, and the first transparent electrode film is formed. This is because a problem that etching cannot be performed when the electrode film 136 is processed is expected.

第1透明電極膜136は、図7A及び図7Bに示す第1スリット114を有する容量電極112の形状にパターニングするためのものである。第1透明電極膜136は、第1スリット114及び容量電極112の組み合わせを含む形状からなる。第1透明電極膜136は、透明導電材料からなる膜をエッチングして形成する。   The first transparent electrode film 136 is for patterning into the shape of the capacitor electrode 112 having the first slit 114 shown in FIGS. 7A and 7B. The first transparent electrode film 136 has a shape including a combination of the first slit 114 and the capacitor electrode 112. The first transparent electrode film 136 is formed by etching a film made of a transparent conductive material.

また、薄膜トランジスタのゲート電極116を形成する。ゲート電極116は不透明導電材料からなる膜をエッチングして形成する。詳しくは、透明導電材料からなる膜及び不透明導電材料からなる膜を積層して第1基板110に形成し、ゲート電極116及び第1透明電極膜136を組み合わせた形状になるようにこれらをエッチングする。その後、第1透明電極膜136上から不透明導電材料からなる膜を除去する。こうしたプロセスを経ることで、ゲート電極116の下には、透明導電材料膜118が残る。   In addition, a gate electrode 116 of the thin film transistor is formed. The gate electrode 116 is formed by etching a film made of an opaque conductive material. Specifically, a film made of a transparent conductive material and a film made of an opaque conductive material are stacked and formed on the first substrate 110, and these are etched so as to have a combined shape of the gate electrode 116 and the first transparent electrode film 136. . Thereafter, the film made of an opaque conductive material is removed from the first transparent electrode film 136. Through such a process, the transparent conductive material film 118 remains under the gate electrode 116.

ゲート電極116上にゲート絶縁膜120を形成する。ゲート絶縁膜120は第1透明電極膜136も覆うように形成する。すなわち、第1透明電極膜136及びゲート電極116を形成した後に、第1透明電極膜136及びゲート電極116の上にゲート絶縁膜120を形成する。ゲート絶縁膜120上には半導体層122を形成する。半導体層122上に一部が載るように、ソース電極126及びドレイン電極124をゲート絶縁膜120上に形成する。こうして、ゲート電極116、ゲート絶縁膜120、半導体層122、ドレイン電極124及びソース電極126を有する薄膜トランジスタを形成する。   A gate insulating film 120 is formed over the gate electrode 116. The gate insulating film 120 is formed so as to cover the first transparent electrode film 136. That is, after forming the first transparent electrode film 136 and the gate electrode 116, the gate insulating film 120 is formed on the first transparent electrode film 136 and the gate electrode 116. A semiconductor layer 122 is formed over the gate insulating film 120. A source electrode 126 and a drain electrode 124 are formed on the gate insulating film 120 so as to partially rest on the semiconductor layer 122. Thus, a thin film transistor including the gate electrode 116, the gate insulating film 120, the semiconductor layer 122, the drain electrode 124, and the source electrode 126 is formed.

図9A及び図9Bに示すように、ソース電極126及びドレイン電極124並びに半導体層122を覆うように、ゲート絶縁膜120上にパッシベーション膜128を形成する。ゲート絶縁膜120及びパッシベーション膜128から絶縁層134が構成される。つまり、第1透明電極膜136上に絶縁層134が形成される。   As illustrated in FIGS. 9A and 9B, a passivation film 128 is formed over the gate insulating film 120 so as to cover the source electrode 126, the drain electrode 124, and the semiconductor layer 122. An insulating layer 134 is constituted by the gate insulating film 120 and the passivation film 128. That is, the insulating layer 134 is formed on the first transparent electrode film 136.

絶縁層134上に第2透明電極膜138を形成する。第2透明電極膜138は、例えばITO(Indium Tin Oxide)からなる。第2透明電極膜138は、図7A及び図7Bに示すように、第1スリット114と重なる第2スリット132を有する画素電極130の形状にパターニングするためのものである。また、第2透明電極膜138は、パッシベーション膜128の貫通穴を介してソース電極126に電気的に接続するように形成する。   A second transparent electrode film 138 is formed on the insulating layer 134. The second transparent electrode film 138 is made of, for example, ITO (Indium Tin Oxide). The second transparent electrode film 138 is for patterning into the shape of the pixel electrode 130 having the second slits 132 that overlap the first slits 114 as shown in FIGS. 7A and 7B. Further, the second transparent electrode film 138 is formed so as to be electrically connected to the source electrode 126 through the through hole of the passivation film 128.

そして、第2透明電極膜138上にエッチングレジスト140を形成する。エッチングレジスト140は、第2透明電極膜138の画素電極130にされる領域の上方に位置する第1マスク部142を有する。エッチングレジスト140は、第2透明電極膜138のエッチングで除去される領域の上方に位置する第2マスク部144を有する。第2マスク部144は、第1マスク部142よりも薄い。エッチングレジスト140は、第1スリット114及び第2スリット132を形成するための領域の上方に貫通穴146が形成されている。なお、貫通穴146は、第1マスク部142及び第2マスク部144に囲まれて形成されている。   Then, an etching resist 140 is formed on the second transparent electrode film 138. The etching resist 140 has a first mask portion 142 located above the region of the second transparent electrode film 138 that is used as the pixel electrode 130. The etching resist 140 has a second mask portion 144 positioned above a region to be removed by etching the second transparent electrode film 138. The second mask portion 144 is thinner than the first mask portion 142. In the etching resist 140, a through hole 146 is formed above a region for forming the first slit 114 and the second slit 132. The through hole 146 is formed so as to be surrounded by the first mask portion 142 and the second mask portion 144.

図10A及び図10Bに示すように、エッチングレジスト140を介して、貫通穴146から露出する第2透明電極膜138及び絶縁層134をエッチングする。これにより、第2透明電極膜138に第2スリット132を形成し、第2スリット132内に第1透明電極膜136を露出させる。   As shown in FIGS. 10A and 10B, the second transparent electrode film 138 and the insulating layer 134 exposed from the through hole 146 are etched through the etching resist 140. As a result, the second slit 132 is formed in the second transparent electrode film 138, and the first transparent electrode film 136 is exposed in the second slit 132.

第2透明電極膜138及び絶縁層134をエッチングする工程では、第2透明電極膜138のエッチングと絶縁層134のエッチングとを別々に行う。第2透明電極膜138のエッチングは、ウエットエッチングである。絶縁層134のエッチングは、ドライエッチングである。   In the step of etching the second transparent electrode film 138 and the insulating layer 134, the etching of the second transparent electrode film 138 and the etching of the insulating layer 134 are performed separately. The etching of the second transparent electrode film 138 is wet etching. The etching of the insulating layer 134 is dry etching.

図11A及び図11Bに示すように、第1マスク部142を残すようにエッチングレジスト140を薄くすることで第2マスク部144を除去する。これにより、画素電極130にされる領域の外側で第2透明電極膜138をエッチングレジスト140から露出させる。なお、第2マスク部144が除去されることで、貫通穴146は、これを囲む部分の一部が無くなるので、第1マスク部142に形成された切り欠き(スリット)となる。   As shown in FIGS. 11A and 11B, the second mask portion 144 is removed by thinning the etching resist 140 so that the first mask portion 142 remains. As a result, the second transparent electrode film 138 is exposed from the etching resist 140 outside the region to be the pixel electrode 130. Since the second mask portion 144 is removed, the through hole 146 is not part of the portion surrounding the through hole 146, and thus becomes a notch (slit) formed in the first mask portion 142.

図12A及び図12Bに示すように、残された第1マスク部142を介して、第2透明電極膜138をエッチングして画素電極130を形成する。これとともに、貫通穴146から露出する第1透明電極膜136をエッチングして第1スリット114を形成する。これにより容量電極112が形成される。第1透明電極膜136のエッチングは、ウエットエッチングである。そして、エッチングレジスト140を除去する。   As shown in FIGS. 12A and 12B, the pixel electrode 130 is formed by etching the second transparent electrode film 138 through the remaining first mask portion 142. At the same time, the first transparent electrode film 136 exposed from the through hole 146 is etched to form the first slit 114. Thereby, the capacitor electrode 112 is formed. The etching of the first transparent electrode film 136 is wet etching. Then, the etching resist 140 is removed.

本実施形態によれば、画素電極130及び容量電極112をいずれも透明電極膜から形成するので光透過率損失を減少させることができる。また、第1スリット114を有する容量電極112を、画素電極130の第2スリット132からはみ出さないように簡単に形成することができる。   According to the present embodiment, since both the pixel electrode 130 and the capacitor electrode 112 are formed from the transparent electrode film, the light transmittance loss can be reduced. In addition, the capacitor electrode 112 having the first slit 114 can be easily formed so as not to protrude from the second slit 132 of the pixel electrode 130.

[変形例]
図13は、本発明の第2実施形態の変形例に係る液晶表示装置の第1基板側の一部を示す断面図である。この例では、ゲート電極216及びゲート絶縁膜220を形成した後に、ゲート絶縁膜220の上に第1透明電極膜236を形成する。第1透明電極膜236をエッチングして容量電極212を形成する。その他の構成及び製造方法は、上記実施形態で説明した内容が該当する。本変形例でも、上記実施形態と同様の作用効果を達成することができる。
[Modification]
FIG. 13 is a cross-sectional view showing a part on the first substrate side of a liquid crystal display device according to a modification of the second embodiment of the present invention. In this example, after forming the gate electrode 216 and the gate insulating film 220, the first transparent electrode film 236 is formed on the gate insulating film 220. The first transparent electrode film 236 is etched to form the capacitive electrode 212. The other configurations and manufacturing methods correspond to those described in the above embodiment. Also in this modification, the same effect as the said embodiment can be achieved.

尚、上記第2の実施形態において、第1透明電極膜236は、Indium Zinc OxideやITZO(Indium Tin Zinc Oxide)を用いるとした。しかし、以下の条件であれば、第1透明電極膜236にITO(Indium Tin Oxide)を用いることも可能である。   In the second embodiment, the first transparent electrode film 236 is made of Indium Zinc Oxide or ITZO (Indium Tin Zinc Oxide). However, ITO (Indium Tin Oxide) can be used for the first transparent electrode film 236 under the following conditions.

(1)結晶化した第1透明電極膜236のITOをエッチングできるエッチング液(強酸)を使う。   (1) An etchant (strong acid) that can etch the ITO of the crystallized first transparent electrode film 236 is used.

(2)図13のようにゲート絶縁膜220の上に第1透明電極膜236を置き、半導体層122を成膜後に第1透明電極膜236を成膜できるようにして、結晶化を低減する。   (2) As shown in FIG. 13, the first transparent electrode film 236 is placed on the gate insulating film 220 so that the first transparent electrode film 236 can be formed after the semiconductor layer 122 is formed, thereby reducing crystallization. .

(3)上記(2)に加え、更にパッシベーション膜128も低温成膜プロセスに変更して、第1透明電極膜236の結晶化を防ぐ。   (3) In addition to the above (2), the passivation film 128 is also changed to a low temperature film formation process to prevent the first transparent electrode film 236 from being crystallized.

本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。   The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the configuration described in the embodiment can be replaced with substantially the same configuration, a configuration that exhibits the same operational effects, or a configuration that can achieve the same purpose.

10 液晶表示パネル、12 上フレーム、14 下フレーム、16 第1基板、18 第2基板、20 液晶、22 第1配向膜、24 第2配向膜、26 ゲート電極、28 ゲート絶縁膜、30 ドレイン電極、32 ソース電極、34 薄膜トランジスタ、35 主画素電極、36 画素電極、37 副画素電極、38 対向電極、40 カラーフィルタ層、42 オーバーコート層、44 絶縁層、46 絶縁膜、48 容量電極、49 透明導電材料膜、50 主容量電極、52 副容量電極、54 分割容量電極、56 第1部分、58 第2部分、60 パッド部、62 共通配線、110 第1基板、112 容量電極、114 第1スリット、116 ゲート電極、118 透明導電材料膜、120 ゲート絶縁膜、122 半導体層、124 ドレイン電極、126 ソース電極、128 パッシベーション膜、130 画素電極、132 第2スリット、134 絶縁層、136 第1透明電極膜、138 第2透明電極膜、140 エッチングレジスト、142 第1マスク部、144 第2マスク部、146 貫通穴、216 ゲート電極、220 ゲート絶縁膜、236 第1透明電極膜、D データ信号、Vcom 共通電位、Cdiv 分割容量、Cmain 主蓄積容量、Csub 副蓄積容量、Vref 基準電位。   10 liquid crystal display panel, 12 upper frame, 14 lower frame, 16 first substrate, 18 second substrate, 20 liquid crystal, 22 first alignment film, 24 second alignment film, 26 gate electrode, 28 gate insulating film, 30 drain electrode , 32 Source electrode, 34 Thin film transistor, 35 Main pixel electrode, 36 Pixel electrode, 37 Subpixel electrode, 38 Counter electrode, 40 Color filter layer, 42 Overcoat layer, 44 Insulating layer, 46 Insulating film, 48 Capacitance electrode, 49 Transparent Conductive material film, 50 main capacitance electrode, 52 sub capacitance electrode, 54 divided capacitance electrode, 56 first portion, 58 second portion, 60 pad portion, 62 common wiring, 110 first substrate, 112 capacitance electrode, 114 first slit 116 gate electrode 118 transparent conductive material film 120 gate insulating film 122 semiconductor layer 124 gate Rain electrode, 126 source electrode, 128 passivation film, 130 pixel electrode, 132 second slit, 134 insulating layer, 136 first transparent electrode film, 138 second transparent electrode film, 140 etching resist, 142 first mask part, 144 first 2 mask portion, 146 through-hole, 216 gate electrode, 220 gate insulating film, 236 first transparent electrode film, D data signal, Vcom common potential, Cdiv division capacitor, Cmain main storage capacitor, Csub sub-storage capacitor, Vref reference potential.

Claims (3)

絶縁層と、
前記絶縁層上に配置された画素電極と、
前記絶縁層下で前記画素電極に対向するように配置された容量電極と、
前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、
前記画素電極と前記対向電極の間に配置された液晶と、
共通電位に電気的に接続される共通配線と、
を有し、
前記画素電極は、データ信号が入力される主画素電極と、前記主画素電極とは分離された副画素電極と、を含み、
前記容量電極は、前記主画素電極に対向して前記共通電位に電気的に接続する主容量電極と、前記副画素電極に対向して前記共通電位に電気的に接続する副容量電極と、前記副画素電極に対向し、前記絶縁層を貫通して、前記主画素電極に電気的に接続する分割容量電極と、を含み、
前記画素電極及び前記容量電極は、それぞれ透明導電材料からなり、
前記共通配線は、不透明導電材料からなり、前記主容量電極及び前記副容量電極に電気的に接続することを特徴とする液晶表示装置。
An insulating layer;
A pixel electrode disposed on the insulating layer;
A capacitive electrode disposed to face the pixel electrode under the insulating layer;
A counter electrode opposite to the insulating layer and facing the pixel electrode;
A liquid crystal disposed between the pixel electrode and the counter electrode;
Common wiring electrically connected to the common potential;
Have
The pixel electrode includes a main pixel electrode to which a data signal is input, and a sub-pixel electrode separated from the main pixel electrode,
The capacitor electrode has a main capacitor electrode electrically connected to the common potential to face the main pixel electrode, and the sub capacitor electrode electrically connected to the common potential to be opposed to the sub-pixel electrode, wherein A divided capacitor electrode facing the subpixel electrode, penetrating through the insulating layer and electrically connected to the main pixel electrode,
The pixel electrode and the capacitor electrode, Ri Do from each transparent conductive material,
The common line is made of opaque conductive material, a liquid crystal display device comprising that you electrically connected to the main capacitor electrode and the auxiliary capacitance electrode.
請求項1に記載された液晶表示装置において
記主容量電極は、前記主画素電極の投影領域内に完全に収まる形状を有し、
前記副容量電極は、前記副画素電極の投影領域内に完全に収まる形状を有し、
前記共通配線は、前記主容量電極及び前記副容量電極に重なって電気的に接続することを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1 ,
Before SL main capacitor electrode has a shape that fits entirely within the projection region of the main pixel electrode,
The sub-capacitance electrode has a shape that completely fits within a projection area of the sub-pixel electrode,
The common line, the liquid crystal display device, characterized by electrically connecting overlapped before Symbol main capacitor electrode and the auxiliary capacitance electrode.
請求項2に記載された液晶表示装置において、
前記分割容量電極は、前記副画素電極に対向する第1部分から前記主画素電極に対向する第2部分まで連続一体的に形成され、
前記第2部分に重なって電気的に接続するように前記不透明導電材料から形成されたパッド部をさらに有し、
前記パッド部で前記分割容量電極が前記主画素電極に電気的に接続されていることを特徴とする液晶表示装置。
The liquid crystal display device according to claim 2,
The divided capacitor electrode is continuously and integrally formed from a first portion facing the subpixel electrode to a second portion facing the main pixel electrode,
A pad portion formed of the non-transparent conductive material so as to overlap and electrically connect to the second portion;
The liquid crystal display device, wherein the divided capacitor electrode is electrically connected to the main pixel electrode at the pad portion.
JP2010015685A 2010-01-27 2010-01-27 Liquid crystal display device and manufacturing method thereof Active JP5582800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010015685A JP5582800B2 (en) 2010-01-27 2010-01-27 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010015685A JP5582800B2 (en) 2010-01-27 2010-01-27 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011154191A JP2011154191A (en) 2011-08-11
JP5582800B2 true JP5582800B2 (en) 2014-09-03

Family

ID=44540212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010015685A Active JP5582800B2 (en) 2010-01-27 2010-01-27 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5582800B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914635B (en) * 2015-06-25 2018-05-01 深圳市华星光电技术有限公司 Pixel electrode and liquid crystal display panel
WO2017150502A1 (en) * 2016-03-04 2017-09-08 シャープ株式会社 Thin film transistor substrate and display panel

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683463B2 (en) * 1999-03-11 2005-08-17 シャープ株式会社 Active matrix substrate, manufacturing method thereof, and image sensor using the substrate
JP4459685B2 (en) * 2004-03-31 2010-04-28 富士通株式会社 Liquid crystal display
CN101351743B (en) * 2006-01-30 2010-09-22 夏普株式会社 Liquid crystal display device and television receiver

Also Published As

Publication number Publication date
JP2011154191A (en) 2011-08-11

Similar Documents

Publication Publication Date Title
JP4612539B2 (en) Liquid crystal display device and manufacturing method thereof
JP4619997B2 (en) Liquid crystal display device and manufacturing method thereof
US20110085121A1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
US11460742B2 (en) Display device
US20150236047A1 (en) Display apparatus and method of manufacturing the same
JP5392670B2 (en) Liquid crystal display device and manufacturing method thereof
JP4442684B2 (en) Liquid crystal display device and manufacturing method thereof
JP2015049426A (en) Liquid crystal display device
JP2004302466A (en) Level electrical field applicator version liquid crystal display device and its manufacturing method
JP2017146450A (en) Display device
JP4727201B2 (en) Horizontal electric field type liquid crystal display panel
JP2006276582A (en) Liquid crystal display device
JP2011081385A (en) Fringe field switching mode liquid crystal display device and method for fabricating the same
WO2017213180A1 (en) Display device and manufacturing method therefor
JP2007212812A (en) Electrooptical device
WO2016021319A1 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
KR20130030975A (en) Liquid crystal display device
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
JP5582800B2 (en) Liquid crystal display device and manufacturing method thereof
WO2015132819A1 (en) Liquid crystal display apparatus and method for manufacturing same
JP6652901B2 (en) Display device and method of manufacturing the same
JP4007381B2 (en) Electro-optic device
WO2013122184A1 (en) Liquid crystal display manufacturing method
KR102056687B1 (en) Liquid Crystal Display Device and Method for Fabricating the same
CN111580315B (en) Active matrix substrate and liquid crystal display device provided with same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140715

R150 Certificate of patent or registration of utility model

Ref document number: 5582800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350