JP5582800B2 - The liquid crystal display device and manufacturing method thereof - Google Patents

The liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP5582800B2
JP5582800B2 JP2010015685A JP2010015685A JP5582800B2 JP 5582800 B2 JP5582800 B2 JP 5582800B2 JP 2010015685 A JP2010015685 A JP 2010015685A JP 2010015685 A JP2010015685 A JP 2010015685A JP 5582800 B2 JP5582800 B2 JP 5582800B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
electrode
pixel electrode
liquid crystal
capacitor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010015685A
Other languages
Japanese (ja)
Other versions
JP2011154191A (en )
Inventor
徹也 川村
Original Assignee
パナソニック液晶ディスプレイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、液晶表示装置及びその製造方法に関する。 The present invention relates to a liquid crystal display device and a manufacturing method thereof.

VA(Vertical Alignment)方式の液晶表示装置では、視野角特性を良好にするため、マルチドメイン方式によって駆動することが知られている(特許文献1参照)。 VA in (Vertical Alignment) mode liquid crystal display device, in order to improve the viewing angle characteristics, (see Patent Document 1) a multi-domain system be driven is known by. また、1つの画素において、画素電極を、主画素電極及び副画素電極に分割してそれぞれに異なる電圧を印加することが知られている。 Further, in one pixel, a pixel electrode, it is known to apply a different voltage to each divided into a main pixel electrode and the subpixel electrode. 副画素電極の電圧は、主画素電極に印加されたデータ信号により蓄積された電荷が分割されることで与えられる。 The voltage of the sub-pixel electrode is given by the charge accumulated by the data signal applied to the main pixel electrode is divided.

特開2006−330201号公報 JP 2006-330201 JP

従来の構造では、主画素電極の保持容量と、副画素電極の保持容量と、電荷を分割するための分割容量と、を構成するために、透明な画素電極の他に、2層の不透明な電極を積層していた。 In the conventional structure, the retention capacity of the main pixel electrode, a storage capacitor of the subpixel electrodes, in order to configure the partition capacity for dividing the charge, and in addition to the transparent pixel electrodes, a two-layer opaque the electrode was stacked. そのため、合計3層の電極を形成していたので、光透過率損失が発生していた。 Therefore, since to form the electrodes of the three layers in total light transmittance loss has occurred. また、従来、画素電極に対向する容量電極を不透明の材料から形成していたので、この点でも光透過率損失が発生していた。 Also, conventionally, since to form a capacitor electrode opposed to the pixel electrode from an opaque material, the light transmittance loss had occurred in this respect.

本発明は、光透過率損失を減少させることを目的とする。 The present invention aims to reduce the light transmission loss.

(1)本発明に係る液晶表示装置は、絶縁層と、前記絶縁層上に配置された画素電極と、前記絶縁層下で前記画素電極に対向するように配置された容量電極と、前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極の間に配置された液晶と、を有し、前記画素電極は、データ信号が入力される主画素電極と、前記主画素電極とは分離された副画素電極と、を含み、前記容量電極は、前記主画素電極に対向して共通電位に電気的に接続する主容量電極と、前記副画素電極に対向して前記共通電位に電気的に接続する副容量電極と、前記副画素電極に対向し、前記絶縁層を貫通して、前記主画素電極に電気的に接続する分割容量電極と、を含み、前記画素電極及び前記容量電極は、それぞれ透明導電材料か (1) liquid crystal display device according to the present invention includes an insulating layer, wherein the pixel electrodes arranged on the insulating layer, and the capacitor electrodes disposed so as to face the pixel electrode under the insulating layer, said insulating on the other side the layer has a counter electrode opposed to the pixel electrode, and a liquid crystal disposed between the pixel electrode and the counter electrode, the pixel electrode, the main pixel data signal is inputted wherein the electrode, and a sub-pixel electrode separated from the main pixel electrode, the capacitor electrode has a main capacitor electrode electrically connected to the common potential to be opposed to the main pixel electrode, the sub-pixel electrode and the sub capacitor electrode electrically connected to the common potential to be opposed to the opposite to the sub-pixel electrodes, through the insulating layer, a dividing capacitor electrode electrically connected to the main pixel electrode, a wherein, the pixel electrode and the capacitor electrode, if each transparent conductive material なることを特徴とする。 Characterized in that it comprises. 本発明によれば、画素電極と容量電極を1層ずつ(合計2層)で形成してあるので、光透過率損失を減少させることができ、画素電極、容量電極及び分割容量電極をそれぞれ透明導電材料から構成することで、さらに光透過率損失を減少させることができる。 According to the present invention, since the pixel electrode and the capacitor electrode is formed in layer by layer (total 2-layer), it is possible to reduce the light transmission loss, the transparent pixel electrode, the capacitor electrode and the dividing capacitor electrode, respectively by constructing a conductive material, it is possible to further reduce the light transmission loss.

(2)(1)に記載された液晶表示装置において、前記共通電位に電気的に接続される共通配線をさらに有し、前記主容量電極は、前記主画素電極の投影領域内に完全に収まる形状を有し、前記副容量電極は、前記副画素電極の投影領域内に完全に収まる形状を有し、前記共通配線は、不透明導電材料からなり、前記主容量電極及び前記副容量電極に重なって電気的に接続することを特徴としてもよい。 In the liquid crystal display device according to (2) (1), further comprising a common wiring electrically connected to said common potential, said main capacitor electrode, fits entirely within the projection region of the main pixel electrode shaped, the sub-capacitor electrode has a shape that fits completely into the projection area of ​​the sub-pixel electrode, the common line is made of opaque conductive material, overlapping the main capacitor electrode and the auxiliary capacitance electrode it may be characterized in that electrically connecting Te.

(3)(2)に記載された液晶表示装置において、前記分割容量電極は、前記副画素電極に対向する第1部分から前記主画素電極に対向する第2部分まで連続一体的に形成され、前記第2部分に重なって電気的に接続するように前記不透明導電材料から形成されたパッド部をさらに有し、前記パッド部で前記分割容量電極が前記主画素電極に電気的に接続されていることを特徴としてもよい。 (3) In the liquid crystal display device according to (2), the divided capacitor electrode, wherein the first portion facing the sub-pixel electrode to a second portion opposed to the main pixel electrode is formed continuously integrally, further comprising the pad portion formed of an opaque conductive material so as to connect the second overlaps partially electrically, the divided capacitor electrode in the pad portion is electrically connected to the main pixel electrode it may be characterized.

(4)本発明に係る液晶表示装置の製造方法は、第1スリットを有する容量電極の形状にパターニングするための、前記第1スリット及び前記容量電極の組み合わせを含む形状からなる第1透明電極膜を形成する工程と、前記第1透明電極膜上に絶縁層を形成する工程と、前記第1スリットと重なる第2スリットを有する画素電極の形状にパターニングするための第2透明電極膜を、前記絶縁層上に形成する工程と、前記画素電極にされる領域の上方に位置する第1マスク部と前記第1マスク部よりも薄い第2マスク部を有し、前記第1スリット及び前記第2スリットを形成するための領域の上方に貫通穴が形成されているエッチングレジストを、前記第2透明電極膜上に形成する工程と、前記エッチングレジストを介して、前記貫通穴から (4) A method of manufacturing a liquid crystal display device according to the present invention, for patterning the shape of the capacitor electrode having a first slit, the first transparent electrode film made of a shape comprising a combination of the first slit and the capacitive electrode forming and forming an insulating layer on the first transparent electrode film, a second transparent electrode film for patterning the shape of the pixel electrodes having a second slit overlapping the first slit, wherein forming on the insulating layer, wherein a thin second mask portion than the first mask portion and the first mask portion located above the area to be the pixel electrode, the first slit and the second the etching resist through hole upward is formed in the region for forming a slit, and forming on the second transparent electrode film, through the etching resist from the through-hole 出する前記第2透明電極膜及び前記絶縁層をエッチングして、前記第2透明電極膜に前記第2スリットを形成し、前記第2スリット内に前記第1透明電極膜を露出させる工程と、前記第1マスク部を残すように前記エッチングレジストを薄くすることで前記第2マスク部を除去して、前記画素電極にされる前記領域の外側で前記第2透明電極膜を前記エッチングレジストから露出させる工程と、残された前記第1マスク部を介して、前記第2透明電極膜をエッチングして前記画素電極を形成するとともに、前記貫通穴から露出する前記第1透明電極膜をエッチングして前記第1スリットを形成する工程と、を含むことを特徴とする。 Etching the second transparent electrode film and the insulating layer and out, with the second to form the second slits in the transparent electrode film, thereby exposing the first transparent electrode layer within the second slit, and removing the second mask portions by thinning the etch resist to leave said first mask portion, exposing the second transparent electrode film from the etching resist outside the area which is the pixel electrode a step of, via the first mask part left, thereby forming the pixel electrode by etching the second transparent electrode film, by etching the first transparent electrode film exposed from the through-hole characterized in that it comprises a step of forming said first slit. 本発明によれば、画素電極及び容量電極をいずれも透明電極膜から形成するので光透過率損失を減少させることができる。 According to the present invention, it is possible to reduce the light transmission loss because it forms from any transparent electrode film pixel electrode and the capacitor electrode. また、スリットを有する容量電極を、画素電極からはみ出さないように簡単に形成することができる。 Further, the capacitor electrode having a slit can be easily formed so as not to protrude from the pixel electrode.

(5)(4)に記載された液晶表示装置の製造方法において、前記第2透明電極膜及び前記絶縁層をエッチングする工程では、前記第2透明電極膜のエッチングと前記絶縁層のエッチングとを別々に行うことを特徴としてもよい。 (5) In the manufacturing method of the liquid crystal display device according to (4), in the step of etching the second transparent electrode film and the insulating layer, and etching of said insulating layer of said second transparent electrode film it may be characterized by performing separately.

(6)(5)に記載された液晶表示装置の製造方法において、前記第2透明電極膜及び前記第1透明電極膜のエッチングは、ウエットエッチングであり、前記絶縁層のエッチングは、ドライエッチングであることを特徴としてもよい。 The manufacturing method of the liquid crystal display device described in (6) (5), the etching of the second transparent electrode film and the first transparent electrode film is wet etching, etching of the insulating layer is a dry etching it may be characterized in that there.

(7)(4)から(6)のいずれか1項に記載された液晶表示装置の製造方法において、ゲート電極、ゲート絶縁膜、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを形成する工程をさらに含み、前記第1透明電極膜及び前記ゲート電極を形成した後に、前記第1透明電極膜及び前記ゲート電極の上に前記ゲート絶縁膜を形成することを特徴としてもよい。 (7) In the manufacturing method of the liquid crystal display device according to any one of (4) (6), a gate electrode, a gate insulating film, a semiconductor layer, a step of forming a thin film transistor having a drain electrode and a source electrode further comprising, after forming the first transparent electrode layer and the gate electrode may be characterized in that forming the gate insulating film on the first transparent electrode layer and the gate electrode.

(8)(4)から(6)のいずれか1項に記載された液晶表示装置の製造方法において、ゲート電極、ゲート絶縁膜、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを形成する工程をさらに含み、前記ゲート電極及び前記ゲート絶縁膜を形成した後に、前記ゲート絶縁膜の上に前記第1透明電極膜を形成することを特徴としてもよい。 (8) In the manufacturing method of the liquid crystal display device according to any one of (4) (6), a gate electrode, a gate insulating film, a semiconductor layer, a step of forming a thin film transistor having a drain electrode and a source electrode further comprising, after forming the gate electrode and the gate insulating film may also be characterized by forming the first transparent electrode film on the gate insulating film.

(9)本発明に係る液晶表示装置は、絶縁層と、前記絶縁層上に配置された画素電極と、前記絶縁層下で前記画素電極に対向するように配置された容量電極と、前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極の間に配置された液晶と、を有し、前記画素電極は、複数のスリットが形成され、前記容量電極は、前記複数のスリットの投影領域にはみ出さないように形成され、前記画素電極及び前記容量電極は、透明導電材料からなることを特徴とする。 (9) A liquid crystal display device according to the present invention includes an insulating layer, wherein the pixel electrodes arranged on the insulating layer, and the capacitor electrodes disposed so as to face the pixel electrode under the insulating layer, said insulating on the other side the layer has a counter electrode opposed to the pixel electrode, and a liquid crystal disposed between the pixel electrode and the counter electrode, the pixel electrode has a plurality of slits are formed, the capacitor electrode is formed so as not to protrude to the projection area of ​​the plurality of slits, the pixel electrode and the capacitor electrode, characterized by comprising a transparent conductive material. 本発明によれば、画素電極及び容量電極をいずれも透明導電材料から形成するので光透過率損失を減少させることができる。 According to the present invention, it is possible to reduce the light transmission loss because it forms the pixel electrode and the capacitor electrode from any transparent conductive material. また、容量電極が画素電極からはみ出さないので、適切な電界を液晶に加えることができる。 Further, since the capacitor electrode does not protrude from the pixel electrode, it is possible to make appropriate electric field to the liquid crystal.

本発明の第1の実施形態に係る液晶表示装置の一部を示す分解斜視図である。 Is an exploded perspective view showing a part of a liquid crystal display device according to a first embodiment of the present invention. 液晶表示パネルの1画素を拡大した平面図である。 It is an enlarged plan view of one pixel of the liquid crystal display panel. 図2に示す構造のIII−III線断面図である。 Is a III-III line cross-sectional view of the structure shown in FIG. 図2に示す構造のIV−IV線断面図である。 It is a sectional view taken along line IV-IV of the structure shown in FIG. 絶縁層よりも下の構造を示す図である。 Is a diagram showing the structure below the insulating layer. 1画素の等価回路を示す図である。 Is a diagram showing an equivalent circuit of one pixel. 本発明の第2実施形態に係る液晶表示装置の1画素を拡大した平面図である。 It is a plan view of enlarged one pixel of the liquid crystal display device according to a second embodiment of the present invention. 本発明の第2実施形態に係る液晶表示装置の第1基板側の一部を示す断面図である。 The first part of the substrate side of the liquid crystal display device according to a second embodiment of the present invention is a cross-sectional view illustrating. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2の実施形態に係る液晶表示装置の製造方法を説明する図である。 It is a diagram for explaining a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第2実施形態の変形例に係る液晶表示装置の第1基板側の一部を示す断面図である。 The first part of the substrate side of the liquid crystal display device according to a modification of the second embodiment of the present invention is a cross-sectional view illustrating.

以下、本発明の実施形態について図面を参照して説明する。 It will be described below with reference to the accompanying drawings, embodiments of the present invention.

[第1の実施形態] First Embodiment
図1は、本発明の第1の実施形態に係る液晶表示装置を示す分解斜視図である。 Figure 1 is an exploded perspective view showing a liquid crystal display device according to a first embodiment of the present invention. 液晶表示装置は、液晶表示パネル10を有する。 The liquid crystal display device includes a liquid crystal display panel 10. 液晶表示パネル10は、上フレーム12及び下フレーム14の間に支持される。 The liquid crystal display panel 10 is supported between the upper frame 12 and lower frame 14. 液晶表示パネル10は、複数の画素によって画像を表示するようになっている。 The liquid crystal display panel 10 is adapted to display images of a plurality of pixels.

図2は、液晶表示パネル10の1画素を拡大した平面図である。 Figure 2 is an enlarged plan view of one pixel of the liquid crystal display panel 10. 図3は、図2に示す構造のIII−III線断面図である。 Figure 3 is a III-III line cross-sectional view of the structure shown in FIG. 図4は、図2に示す構造のIV−IV線断面図である。 Figure 4 is a sectional view taken along line IV-IV of the structure shown in FIG.

液晶表示パネル10は、第1基板16及び第2基板18を有する。 The liquid crystal display panel 10 includes a first substrate 16 and second substrate 18. 第1基板16及び第2基板18は、それぞれ、例えばガラス基板であって光透過性を有する。 The first substrate 16 and second substrate 18, respectively, having light transmittance a glass substrate, for example. 第1基板16及び第2基板18の間には液晶20が配置されている。 The liquid crystal 20 is disposed between the first substrate 16 and second substrate 18. 液晶20を挟むように、第1基板16側及び第2基板18側のそれぞれに第1配向膜22及び第2配向膜24が配置されている。 So as to sandwich the liquid crystal 20, the first alignment film 22 and the second alignment film 24 is disposed on each of the first substrate 16 side and the second substrate 18 side.

第1基板16にはゲート電極26が形成されている(図2及び図4参照)。 The first substrate 16 a gate electrode 26 is formed (see FIGS. 2 and 4). ゲート電極26上にはゲート絶縁膜28が形成されている。 On the gate electrode 26 is the gate insulating film 28 is formed. ゲート絶縁膜28上には図示しない半導体層が形成され、半導体層上にドレイン電極30及びソース電極32が形成されている(図2参照)。 On the gate insulating film 28 is a semiconductor layer (not shown) is formed the drain electrode 30 and source electrode 32 is formed on the semiconductor layer (see FIG. 2). こうして、薄膜トランジスタ34が構成される。 Thus, the thin film transistor 34 is formed. 例えば、ドレイン電極30に、液晶表示パネル10に表示する画像に対応するデータ信号D(図6参照)が入力される。 For example, the drain electrode 30, the data signal D corresponding to an image to be displayed on the liquid crystal display panel 10 (see FIG. 6) is input.

図3及び図4に示すように、第1配向膜22の、第1基板16側には画素電極36が配置されている。 As shown in FIGS. 3 and 4, the first alignment film 22, the side first substrate 16 are arranged pixel electrodes 36. 画素電極36にはデータ信号D(図6参照)が入力される。 The pixel electrode 36 is the data signal D (see FIG. 6) is input. 例えば、画素電極36にソース電極32が電気的に接続されており、薄膜トランジスタ34の制御によって、ドレイン電極30に入力したデータ信号Dがソース電極32を通じて画素電極36に入力される。 For example, the source electrode 32 to the pixel electrode 36 is electrically connected to the control of the thin film transistor 34, the data signal D which is input to the drain electrode 30 is input to the pixel electrode 36 through the source electrode 32.

図3及び図4に示すように、第2配向膜24の、第2基板18側には対向電極38が配置されている。 As shown in FIGS. 3 and 4, the second alignment film 24, the counter electrode 38 is disposed on the second substrate 18 side. 対向電極38は、透明導電材料(例えばITO(Indium Tin Oxide))からなる。 Counter electrode 38 is made of a transparent conductive material (e.g., ITO (Indium Tin Oxide)). 対向電極38はGNDなどの基準電位Vref(図6参照)に接続されている。 Counter electrode 38 is connected to a reference potential Vref such as GND (see Fig. 6). 画素電極36及び対向電極38の間に液晶20が配置されており、両者間に印加される電圧によって液晶20が駆動される。 Is disposed the liquid crystal 20 between the pixel electrodes 36 and the counter electrode 38, liquid crystal 20 is driven by a voltage applied therebetween. 駆動方式は、VA(Vertical Alignment)方式である。 Drive scheme is a VA (Vertical Alignment) method. なお、第2基板18には、カラーフィルタ層40及びオーバーコート層42が積層されており、オーバーコート層42上に対向電極38が配置されている。 Note that the second substrate 18 and the color filter layer 40 and the overcoat layer 42 is laminated, the counter electrode 38 is disposed on the overcoat layer 42.

画素電極36は、透明導電材料(例えばITO(Indium Tin Oxide))からなる。 Pixel electrode 36 is made of a transparent conductive material (e.g., ITO (Indium Tin Oxide)). 画素電極36は、データ信号D(図6参照)が入力される主画素電極35と、主画素電極35とは分離された副画素電極37と、を含む(図2参照)。 Pixel electrode 36 includes a main pixel electrode 35 a data signal D (see FIG. 6) is input, the sub-pixel electrode 37 which is separated from the main pixel electrode 35, (see FIG. 2). 主画素電極35及び副画素電極37にはそれぞれ異なる電圧が現れるようになっている(詳細は後述する)。 And the main pixel electrode 35 and the subpixel electrode 37 so different voltage appears respectively (the details will be described later). これにより、1画素を、異なる電圧で液晶20を駆動する複数の領域(ドメイン)に分割している。 Thus, one pixel is divided into a plurality of regions (domains) for driving the liquid crystal 20 at different voltages. つまり、液晶表示パネル10は、マルチドメイン方式による駆動がなされる。 In other words, the liquid crystal display panel 10 is driven by a multi-domain method is performed.

図3及び4に示すように、画素電極36の下(液晶20とは反対側)には絶縁層44が配置されている。 As shown in Figures 3 and 4, it is arranged an insulating layer 44 below the pixel electrode 36 (on the side opposite to the liquid crystal 20). すなわち、絶縁層44上(液晶20側)に画素電極36が配置されている。 That is, the pixel electrode 36 is disposed on the insulating layer 44 (liquid crystal 20 side). 絶縁層44は、ゲート絶縁膜28と、ソース電極32及びドレイン電極30を覆う絶縁膜46と、を含む。 Insulating layer 44 includes a gate insulating film 28, an insulating film 46 covering the source electrode 32 and drain electrode 30.

図5は、絶縁層44よりも下の構造を示す図である。 Figure 5 is a diagram showing the structure below the insulating layer 44. 絶縁層44下(液晶20とは反対側)で画素電極36に対向するように容量電極48が配置されている。 Capacitance electrodes 48 so as to face the pixel electrode 36 is disposed (on the side opposite to the liquid crystal 20) insulating layer 44 below. 容量電極48は、透明導電材料(例えばITO(Indium Tin Oxide))からなる。 Capacitor electrode 48 is made of a transparent conductive material (e.g., ITO (Indium Tin Oxide)). 画素電極36と容量電極48の間に絶縁層44が介在することで蓄積容量が形成される。 Insulating layer 44 between the pixel electrodes 36 and the capacitor electrode 48 is the storage capacity to mediate is formed. 蓄積容量を形成することで、データ信号D(図6参照)に応じた電荷を保持することができ、液晶20への電圧の印加時間を長く確保することができる。 By forming the storage capacitor, it is possible to hold a charge corresponding to the data signal D (see FIG. 6), it is possible to ensure a long application time of the voltage to the liquid crystal 20.

容量電極48は、主画素電極35に対向して共通電位Vcom(図6参照)に電気的に接続する主容量電極50を含む。 Capacitor electrode 48 includes a main capacitor electrode 50 which is electrically connected to face the main pixel electrode 35 to the common potential Vcom (refer to FIG. 6). 図2に示すように、主容量電極50は、主画素電極35の投影領域内に完全に収まる形状である。 As shown in FIG. 2, the main capacitor electrode 50 has a shape that fits perfectly in the projection area of ​​the main pixel electrode 35. 絶縁層44及びこれを挟む主画素電極35と主容量電極50によって主蓄積容量Cmain(図6参照)が形成される。 The main storage capacitor Cmain (see FIG. 6) is formed by a main capacitor electrode 50 and the insulating layer 44 and the main pixel electrode 35 sandwiching the. 主蓄積容量Cmainに対応した電圧が主画素電極35に現れる。 Voltage corresponding to the main storage capacitor Cmain appears in the main pixel electrode 35.

容量電極48は、副画素電極37に対向して共通電位Vcom(図6参照)に電気的に接続する副容量電極52を含む。 Capacitor electrodes 48 includes a common potential Vcom (refer to FIG. 6) opposite to the sub-pixel electrode 37 a side capacitor electrode 52 which is electrically connected. 図2に示すように、副容量電極52は、副画素電極37の投影領域内に完全に収まる形状である。 As shown in FIG. 2, the sub-capacitor electrode 52 has a shape that fits entirely within the projection region of the subpixel electrode 37. 絶縁層44及びこれを挟む副画素電極37と副容量電極52によって副蓄積容量Csub(図6参照)が形成される。 Secondary storage capacitor Csub (see FIG. 6) is formed as the insulating layer 44 and the subpixel electrodes 37 sandwiching this by sub capacitor electrode 52. 副蓄積容量Csubに対応した電圧が副画素電極37に現れる。 Voltage corresponding to the sub-storage capacitor Csub appears to the sub-pixel electrode 37.

容量電極48は、分割容量電極54を含む。 Capacitor electrode 48 includes a split capacitor electrode 54. 図2に示すように、分割容量電極54は、副画素電極37に対向する。 As shown in FIG. 2, divided capacitor electrode 54 faces the subpixel electrode 37. 絶縁層44及びこれを挟む副画素電極37と分割容量電極54によって分割容量Cdiv(図6参照)が形成される。 Partition capacity Cdiv the insulating layer 44 and the subpixel electrodes 37 sandwiching this by dividing the capacitor electrode 54 (see FIG. 6) is formed. 分割容量電極54は、副画素電極37に対向する第1部分56から主画素電極35に対向する第2部分58まで連続一体的に形成されている。 Dividing capacitor electrode 54 are from the first portion 56 that faces the subpixel electrode 37 is continuously integrally formed to the second portion 58 opposite to the main pixel electrode 35. 第2部分58上にはパッド部60が形成されている。 The upper second part 58 pads 60 are formed. パッド部60は不透明導電材料から形成されている。 Pad portion 60 is formed of an opaque conductive material. パッド部60は、第2部分58に重なって電気的に接続している。 Pad unit 60 is electrically connected overlaps the second portion 58.

図4に示すように、パッド部60で分割容量電極54が主画素電極35に電気的に接続されている。 As shown in FIG. 4, divided capacitor electrode 54 in the pad portion 60 is electrically connected to the main pixel electrode 35. 分割容量電極54は、絶縁層44を貫通して、主画素電極35に電気的に接続する。 Dividing capacitor electrode 54 through the insulating layer 44, electrically connected to the main pixel electrode 35. 主画素電極35の一部が、絶縁層44の貫通穴に入り込んでパッド部60の第2部分58に接触している。 Some of the main pixel electrode 35 is in contact with the second portion 58 of the pad portion 60 enters into the through hole of the insulating layer 44. 主画素電極35と電気的に接続することで、分割容量電極54は主画素電極35と同電位になる。 By electrically connecting the main pixel electrode 35, split capacitor electrode 54 and the main pixel electrode 35 at the same potential.

透明導電材料からなる容量電極48(主容量電極50、副容量電極52、分割容量電極54)は、それぞれが同じ層位置(第1基板16上)に配置されている。 Capacitor electrode 48 made of a transparent conductive material (main capacitor electrodes 50, auxiliary capacitance electrodes 52, split capacitor electrode 54), respectively are disposed in the same layer position (on the first substrate 16).

図2及び図4に示すように、液晶表示装置は、共通電位Vcom(図6参照)に電気的に接続される共通配線62を有する。 As shown in FIGS. 2 and 4, the liquid crystal display device includes a common wiring 62 to be electrically connected to the common potential Vcom (refer to FIG. 6). 共通配線62は、不透明導電材料からなり、主容量電極50及び副容量電極52に重なって電気的に接続する。 Common wiring 62 is made of opaque conductive material, electrically connected to overlap the main capacitor electrode 50 and the auxiliary capacitor electrode 52. 共通配線62と同じ層位置に、同様に不透明材料からなるパッド部60及びゲート電極26が配置されている。 In the same layer position as the common wire 62, the pad portion 60 and the gate electrode 26 formed of the same opaque material is disposed. なお、ゲート電極26の下には、容量電極48と同じ材料からなる透明導電材料膜49がある(図4参照)。 Incidentally, under the gate electrode 26, there is a transparent conductive material layer 49 made of the same material as the capacitor electrode 48 (see FIG. 4).

図6は、1画素の等価回路を示す図である。 Figure 6 is a diagram showing an equivalent circuit of one pixel. 薄膜トランジスタ34をONにすると、データ信号Dが、ドレイン電極30及びソース電極32を介して、主画素電極35に入力される。 When the thin film transistor 34 to ON, the data signal D via the drain electrode 30 and source electrode 32, is input to the main pixel electrode 35. 共通電位Vcomに接続された主容量電極50と主画素電極35との間に主蓄積容量Cmainが形成される。 The main storage capacitor Cmain is formed between the common potential main pixel electrode 35 and the main capacitor electrode 50 connected to Vcom. 同時に、主画素電極35に分割容量電極54が電気的に接続されているので、分割容量電極54に主画素電極35の電荷の一部が流入し、分割容量電極54と副画素電極37の間に分割容量Cdivが形成される。 At the same time, the main pixel electrode 35 to divide the capacitor electrode 54 are electrically connected, flow is part of the charge of the main pixel electrode 35 to divide the capacitor electrode 54, between the split capacitor electrode 54 and the subpixel electrode 37 partition capacity Cdiv is formed. 分割容量Cdiv及び分割容量電極54の電荷に対応して、副画素電極37に電荷が現れる。 In response to the charge dividing capacitor Cdiv and dividing capacitor electrode 54, the charge appears to the sub-pixel electrode 37. そして、共通電位Vcomに接続された副容量電極52と副画素電極37との間に副蓄積容量Csubが形成される。 Then, the sub-storage capacitor Csub is formed between the sub-capacitor electrode 52 connected to the common potential Vcom and the subpixel electrode 37. こうして、蓄積容量をもった主画素電極35及び蓄積容量をもった副画素電極37と、対向電極38との間に配置された液晶20に電圧が印加される。 Thus, the sub-pixel electrode 37 having a main pixel electrode 35 and the storage capacitor having a storage capacitor, a voltage is applied to the liquid crystal 20 disposed between the counter electrode 38.

本実施形態によれば、画素電極36と容量電極48を1層ずつ(合計2層)で形成してあるので、光透過率損失を減少させることができる。 According to this embodiment, since the pixel electrode 36 and the capacitor electrode 48 is formed in layer by layer (total 2-layer), it is possible to reduce the light transmission loss. また、画素電極36、容量電極48及び分割容量電極54をそれぞれ透明導電材料から構成することで、さらに光透過率損失を減少させることができる。 Further, by constituting the pixel electrodes 36, the capacitor electrode 48 and the split capacitor electrode 54 of a transparent conductive material, respectively, it is possible to further reduce the light transmission loss.

[第2の実施形態] Second Embodiment
本発明の第2の実施形態に係る液晶表示装置は、液晶表示パネル10、上フレーム12及び下フレーム14を有し、複数の画素によって画像を表示するようになっている点で、第1の実施形態と同様である(図1参照)。 The liquid crystal display device according to a second embodiment of the present invention, the liquid crystal display panel 10, has an upper frame 12 and lower frame 14, a point that is adapted to display images of a plurality of pixels, the first it is similar to the embodiment (see FIG. 1). また、本実施形態に係る液晶表示装置は、図3に示す第2基板18、カラーフィルタ層40、オーバーコート層42、対向電極38、第2配向膜24、液晶20、第1配向膜22を有する点でも第1の実施形態と同様である。 The liquid crystal display device according to the present embodiment, the second substrate 18 shown in FIG. 3, the color filter layer 40, overcoat layer 42, the counter electrode 38, the second alignment film 24, liquid crystal 20, the first alignment film 22 also in that it has the same as the first embodiment.

図7Aは、本発明の第2実施形態に係る液晶表示装置の1画素を拡大した平面図である。 Figure 7A is a plan view of enlarged one pixel of the liquid crystal display device according to a second embodiment of the present invention. 図7Bは、本発明の第2実施形態に係る液晶表示装置の第1基板側の一部(図7AのVIIB-VIIB線断面)を示す断面図である。 7B is a cross-sectional view showing a first part of the substrate side of the liquid crystal display device according to a second embodiment of the present invention (VIIB-VIIB line cross section of FIG. 7A).

液晶表示装置は、第1基板110を有する。 The liquid crystal display device includes a first substrate 110. 第1基板110は、例えばガラス基板であって光透過性を有する。 The first substrate 110 is light transmissive to a glass substrate, for example. 第1基板110には容量電極112が形成されている。 The first substrate 110 is formed with the capacitor electrode 112. 容量電極112は、透明導電材料(例えばIndium Zinc OxideやITZO(Indium Tin Zinc Oxide))からなる。 Capacitor electrodes 112 is made of a transparent conductive material (e.g. Indium Zinc Oxide and ITZO (Indium Tin Zinc Oxide)). 容量電極112には、複数の第1スリット114が形成されている。 The capacitor electrode 112, a plurality of first slits 114 are formed. また、第1基板110には、ゲート電極116が形成されている。 Also, the first substrate 110, a gate electrode 116 is formed. ゲート電極116は不透明導電材料からなる。 The gate electrode 116 is made of an opaque conductive material. ゲート電極116と第1基板110の間には透明導電材料膜118がある。 A gate electrode 116 is formed between the first substrate 110 is a transparent conductive material layer 118. 透明導電材料膜118は、容量電極112と同一の層位置にある。 Transparent conductive material layer 118 is in the same layer position and the capacitor electrode 112.

ゲート電極116上にはゲート絶縁膜120が形成されている。 On the gate electrode 116 gate insulating film 120 is formed. ゲート絶縁膜120は透明絶縁材料からなる。 The gate insulating film 120 is made of a transparent insulating material. ゲート絶縁膜120上には、半導体層122が形成され、半導体層122上に一部が載るようにドレイン電極124及びソース電極126が形成されている。 On the gate insulating film 120 is formed a semiconductor layer 122, the drain electrode 124 and source electrode 126 are formed so as to partially rests on the semiconductor layer 122. ドレイン電極124及びソース電極126を覆うように、その下のゲート絶縁膜120上にパッシベーション膜128が形成されている。 So as to cover the drain electrode 124 and source electrode 126, a passivation film 128 is formed on the gate insulating film 120 thereunder. パッシベーション膜128は透明絶縁材料からなる。 The passivation film 128 is made of a transparent insulating material.

パッシベーション膜128上に画素電極130が形成されている。 Pixel electrode 130 is formed on the passivation film 128. 画素電極130はソース電極126と電気的に接続されている。 Pixel electrode 130 is electrically connected to the source electrode 126. 画素電極130と図3に示す対向電極38の間に液晶20が配置される。 The liquid crystal 20 is disposed between the counter electrode 38 shown in the pixel electrode 130 and FIG. 図7Aに示すように、画素電極130は、複数の第2スリット132が形成されている。 As shown in FIG. 7A, the pixel electrodes 130, a plurality of second slits 132 are formed. 本実施形態では、PSA(Polymer-Sustained. Alignment)を適用して、液晶20の分子を第2スリット132の延びる方向に傾斜させている。 In the present embodiment, by applying a PSA (Polymer-Sustained. Alignment), and the molecules of the liquid crystal 20 is inclined in the direction of extension of the second slit 132.

画素電極130は容量電極112と対向する。 Pixel electrode 130 faces the capacitor electrode 112. 画素電極130と容量電極112の間には絶縁層134が介在する。 Insulating layer 134 is interposed between the pixel electrode 130 and the capacitor electrode 112. 絶縁層134は、ゲート絶縁膜120及びパッシベーション膜128からなる。 Insulating layer 134, a gate insulating film 120 and the passivation film 128. 容量電極112は、複数の第2スリット132の投影領域にはみ出さないように形成されている。 Capacitor electrodes 112 are formed so as not to protrude into the projection area of ​​the plurality of second slits 132. 画素電極130及び容量電極112は、透明導電材料からなる。 Pixel electrodes 130 and the capacitor electrode 112 is made of a transparent conductive material. 絶縁層134及びこれを挟む画素電極130と容量電極112によって蓄積容量が形成される。 The storage capacitor is formed by the insulating layer 134 and the pixel electrode 130 and the capacitor electrode 112 sandwiching the. 蓄積容量を形成することで、データ信号に応じた電荷を保持することができ、液晶20への電圧の印加時間を長く確保することができる。 By forming the storage capacitor, it is possible to hold a charge corresponding to the data signal, it is possible to ensure a long application time of the voltage to the liquid crystal 20.

本実施形態によれば、画素電極130及び容量電極112をいずれも透明導電材料から形成するので光透過率損失を減少させることができる。 According to this embodiment, it is possible to reduce the light transmission loss because it forms a pixel electrode 130 and the capacitor electrode 112 from both transparent conductive material. また、容量電極112が画素電極130からはみ出さないので、適切な電界を液晶に加えることができる。 Further, since the capacitor electrode 112 does not protrude from the pixel electrode 130, it is possible to make appropriate electric field to the liquid crystal.

次に、図8A〜図12Bは、本実施形態に係る液晶表示装置の製造方法を説明する図である。 Next, FIG 8A~-12B are views for explaining a manufacturing method of a liquid crystal display device according to the present embodiment. これらの図において、図番号の数字が同じ図面は同一プロセスを示し、末尾がAの図面は平面図であり、図番号の末尾がBの図面は断面図である。 In these figures, numerals identical drawing figure numbers denote the same processes, the end is drawing is a plan view of A, the drawing end of the figure numbers of B is a cross-sectional view.

図8A及び図8Bに示すように、第1基板110に第1透明電極膜136を形成する。 As shown in FIGS. 8A and 8B, to form a first transparent electrode film 136 on the first substrate 110. 第1透明電極膜136は、高温環境(例えば330度程度)では結晶化しない非晶質材料を用いる。 The first transparent electrode film 136, using the amorphous material does not crystallize in the high temperature environment (for example, about 330 degrees). 例えば、亜鉛などを含む非晶質材料であり、具体的には、Indium Zinc OxideやITZO(Indium Tin Zinc Oxide)である。 For example, an amorphous material, including zinc, specifically, an Indium Zinc Oxide and ITZO (Indium Tin Zinc Oxide). これは、後に詳述するが、第1透明電極膜136上に形成されるゲート絶縁膜やパッシベーション膜をエッチングで形成する際に高温となる為、ITOでは結晶化が起きてしまい、第1透明電極膜136を加工しようとする際にエッチングできなくなるという問題が予想されるためである。 This is described later in detail, since a high temperature of the gate insulating film and a passivation film formed on the first transparent electrode film 136 in forming by etching, ITO in crystallization will awake first transparent This is because the problem can not be etched when trying to process the electrode layer 136 is expected.

第1透明電極膜136は、図7A及び図7Bに示す第1スリット114を有する容量電極112の形状にパターニングするためのものである。 The first transparent electrode film 136 is for patterning the shape of the capacitor electrode 112 having a first slit 114 shown in FIGS. 7A and 7B. 第1透明電極膜136は、第1スリット114及び容量電極112の組み合わせを含む形状からなる。 The first transparent electrode film 136 is made of a shape including a combination of the first slit 114 and the capacitor electrode 112. 第1透明電極膜136は、透明導電材料からなる膜をエッチングして形成する。 The first transparent electrode film 136 is formed by etching a film made of a transparent conductive material.

また、薄膜トランジスタのゲート電極116を形成する。 Further, a gate electrode 116 of the thin film transistor. ゲート電極116は不透明導電材料からなる膜をエッチングして形成する。 The gate electrode 116 is formed by etching a film made of opaque conductive material. 詳しくは、透明導電材料からなる膜及び不透明導電材料からなる膜を積層して第1基板110に形成し、ゲート電極116及び第1透明電極膜136を組み合わせた形状になるようにこれらをエッチングする。 Specifically, the first formed in the substrate 110 by laminating a film made of a film and an opaque conductive material made of a transparent conductive material, etching them so as to shape combining gate electrode 116 and the first transparent electrode film 136 . その後、第1透明電極膜136上から不透明導電材料からなる膜を除去する。 Then, to remove the film made of opaque conductive material over the first transparent electrode film 136. こうしたプロセスを経ることで、ゲート電極116の下には、透明導電材料膜118が残る。 By going through these processes, under the gate electrode 116, leaving a transparent conductive material layer 118.

ゲート電極116上にゲート絶縁膜120を形成する。 Forming a gate insulating film 120 on the gate electrode 116. ゲート絶縁膜120は第1透明電極膜136も覆うように形成する。 The gate insulating film 120 is formed so as to cover the first transparent electrode film 136. すなわち、第1透明電極膜136及びゲート電極116を形成した後に、第1透明電極膜136及びゲート電極116の上にゲート絶縁膜120を形成する。 That is, after forming the first transparent electrode film 136 and the gate electrode 116, a gate insulating film 120 on the first transparent electrode film 136 and the gate electrode 116. ゲート絶縁膜120上には半導体層122を形成する。 On the gate insulating film 120 is formed a semiconductor layer 122. 半導体層122上に一部が載るように、ソース電極126及びドレイン電極124をゲート絶縁膜120上に形成する。 As part rests on the semiconductor layer 122, a source electrode 126 and drain electrode 124 on the gate insulating film 120. こうして、ゲート電極116、ゲート絶縁膜120、半導体層122、ドレイン電極124及びソース電極126を有する薄膜トランジスタを形成する。 Thus, the gate electrode 116, the gate insulating film 120, semiconductor layer 122, a thin film transistor having a drain electrode 124 and source electrode 126.

図9A及び図9Bに示すように、ソース電極126及びドレイン電極124並びに半導体層122を覆うように、ゲート絶縁膜120上にパッシベーション膜128を形成する。 As shown in FIGS. 9A and 9B, so as to cover the source electrode 126 and drain electrode 124 and semiconductor layer 122, a passivation film 128 on the gate insulating film 120. ゲート絶縁膜120及びパッシベーション膜128から絶縁層134が構成される。 Insulating layer 134 from the gate insulating film 120 and the passivation film 128 is formed. つまり、第1透明電極膜136上に絶縁層134が形成される。 That is, the insulating layer 134 is formed on the first transparent electrode film 136.

絶縁層134上に第2透明電極膜138を形成する。 Forming a second transparent electrode film 138 on the insulating layer 134. 第2透明電極膜138は、例えばITO(Indium Tin Oxide)からなる。 The second transparent electrode film 138 is made of, for example, ITO (Indium Tin Oxide). 第2透明電極膜138は、図7A及び図7Bに示すように、第1スリット114と重なる第2スリット132を有する画素電極130の形状にパターニングするためのものである。 The second transparent electrode film 138, as shown in FIGS. 7A and 7B, is for patterning the shape of the pixel electrode 130 having a second slit 132 which overlaps with the first slit 114. また、第2透明電極膜138は、パッシベーション膜128の貫通穴を介してソース電極126に電気的に接続するように形成する。 The second transparent electrode film 138 is formed so as to be electrically connected to the source electrode 126 via the through-hole of the passivation film 128.

そして、第2透明電極膜138上にエッチングレジスト140を形成する。 Then, an etching resist 140 on the second transparent electrode film 138. エッチングレジスト140は、第2透明電極膜138の画素電極130にされる領域の上方に位置する第1マスク部142を有する。 Etching resist 140 has a first mask portion 142 located above the area to be the pixel electrode 130 of the second transparent electrode film 138. エッチングレジスト140は、第2透明電極膜138のエッチングで除去される領域の上方に位置する第2マスク部144を有する。 Etching resist 140 has a second mask portion 144 located above the area to be removed by etching of the second transparent electrode film 138. 第2マスク部144は、第1マスク部142よりも薄い。 The second mask portion 144 is thinner than the first mask section 142. エッチングレジスト140は、第1スリット114及び第2スリット132を形成するための領域の上方に貫通穴146が形成されている。 Etching resist 140, the through hole 146 is formed above the region for forming the first slit 114 and a second slit 132. なお、貫通穴146は、第1マスク部142及び第2マスク部144に囲まれて形成されている。 The through hole 146 is formed surrounded by the first mask 142 and second mask 144.

図10A及び図10Bに示すように、エッチングレジスト140を介して、貫通穴146から露出する第2透明電極膜138及び絶縁層134をエッチングする。 As shown in FIGS. 10A and 10B, via the etching resist 140 is etched using the second transparent electrode film 138 and the insulating layer 134 is exposed from the through hole 146. これにより、第2透明電極膜138に第2スリット132を形成し、第2スリット132内に第1透明電極膜136を露出させる。 Thus, the second transparent electrode film 138 to form a second slit 132 to expose the first transparent electrode film 136 in the second slit 132.

第2透明電極膜138及び絶縁層134をエッチングする工程では、第2透明電極膜138のエッチングと絶縁層134のエッチングとを別々に行う。 In the step of etching the second transparent electrode film 138 and the insulating layer 134, performing the etching of the insulating layer 134 of the second transparent electrode film 138 separately. 第2透明電極膜138のエッチングは、ウエットエッチングである。 Etching of the second transparent electrode film 138 is wet-etched. 絶縁層134のエッチングは、ドライエッチングである。 Etching of the insulating layer 134 is dry-etched.

図11A及び図11Bに示すように、第1マスク部142を残すようにエッチングレジスト140を薄くすることで第2マスク部144を除去する。 As shown in FIGS. 11A and 11B, a second mask portion 144 is removed by reducing the etching resist 140 so as to leave a first mask portion 142. これにより、画素電極130にされる領域の外側で第2透明電極膜138をエッチングレジスト140から露出させる。 Thus, exposing the second transparent electrode film 138 from the etching resist 140 on the outside of the region to the pixel electrode 130. なお、第2マスク部144が除去されることで、貫通穴146は、これを囲む部分の一部が無くなるので、第1マスク部142に形成された切り欠き(スリット)となる。 Note that by the second mask portion 144 is removed, the through hole 146, a portion of the portion surrounding the disappears, a notch formed in the first mask 142 (slit).

図12A及び図12Bに示すように、残された第1マスク部142を介して、第2透明電極膜138をエッチングして画素電極130を形成する。 As shown in FIGS. 12A and 12B, via the first mask 142 left, the second transparent electrode film 138 to form a pixel electrode 130 by etching. これとともに、貫通穴146から露出する第1透明電極膜136をエッチングして第1スリット114を形成する。 Along with this, the first transparent electrode film 136 which is exposed from the through hole 146 to form the first slit 114 is etched. これにより容量電極112が形成される。 Thus the capacitor electrode 112 are formed. 第1透明電極膜136のエッチングは、ウエットエッチングである。 Etching of the first transparent electrode film 136 is wet-etched. そして、エッチングレジスト140を除去する。 Then, the etching resist is removed 140.

本実施形態によれば、画素電極130及び容量電極112をいずれも透明電極膜から形成するので光透過率損失を減少させることができる。 According to this embodiment, it is possible to reduce the light transmission loss because it forms from any transparent electrode film pixel electrode 130 and the capacitor electrode 112. また、第1スリット114を有する容量電極112を、画素電極130の第2スリット132からはみ出さないように簡単に形成することができる。 Further, the capacitor electrode 112 having a first slit 114 can be easily formed to so as not to protrude from the second slit 132 of the pixel electrode 130.

[変形例] [Modification]
図13は、本発明の第2実施形態の変形例に係る液晶表示装置の第1基板側の一部を示す断面図である。 Figure 13 is a sectional view showing a first part of the substrate side of the liquid crystal display device according to a modification of the second embodiment of the present invention. この例では、ゲート電極216及びゲート絶縁膜220を形成した後に、ゲート絶縁膜220の上に第1透明電極膜236を形成する。 In this example, after forming the gate electrode 216 and the gate insulating film 220, a first transparent electrode film 236 on the gate insulating film 220. 第1透明電極膜236をエッチングして容量電極212を形成する。 A first transparent electrode film 236 to form a capacitor electrode 212 by etching. その他の構成及び製造方法は、上記実施形態で説明した内容が該当する。 Other configurations and manufacturing method, contents described in the above embodiments is applicable. 本変形例でも、上記実施形態と同様の作用効果を達成することができる。 Also in this modification, it is possible to achieve the same effect as the above embodiment.

尚、上記第2の実施形態において、第1透明電極膜236は、Indium Zinc OxideやITZO(Indium Tin Zinc Oxide)を用いるとした。 In the above second embodiment, the first transparent electrode film 236 was used Indium Zinc Oxide and ITZO (Indium Tin Zinc Oxide). しかし、以下の条件であれば、第1透明電極膜236にITO(Indium Tin Oxide)を用いることも可能である。 However, if the following conditions, it is also possible to first transparent electrode film 236 using ITO (Indium Tin Oxide).

(1)結晶化した第1透明電極膜236のITOをエッチングできるエッチング液(強酸)を使う。 (1) an etching solution capable of etching the ITO of the first transparent electrode film 236 crystallized using the (strong acid).

(2)図13のようにゲート絶縁膜220の上に第1透明電極膜236を置き、半導体層122を成膜後に第1透明電極膜236を成膜できるようにして、結晶化を低減する。 (2) Place the first transparent electrode film 236 on the gate insulating film 220 as shown in FIG. 13, a first transparent electrode film 236 to allow formation of the semiconductor layer 122 after deposition, to reduce the crystallization .

(3)上記(2)に加え、更にパッシベーション膜128も低温成膜プロセスに変更して、第1透明電極膜236の結晶化を防ぐ。 (3) In addition to the above (2), further a passivation film 128 be changed to a low temperature deposition process, prevent crystallization of the first transparent electrode film 236.

本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。 The present invention, various modifications are possible without being limited to the embodiments described above. 例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。 For example, the configurations described in the embodiments can be replaced with substantially the same configuration, it is possible to achieve a configuration same object exhibits the same effects configuration.

10 液晶表示パネル、12 上フレーム、14 下フレーム、16 第1基板、18 第2基板、20 液晶、22 第1配向膜、24 第2配向膜、26 ゲート電極、28 ゲート絶縁膜、30 ドレイン電極、32 ソース電極、34 薄膜トランジスタ、35 主画素電極、36 画素電極、37 副画素電極、38 対向電極、40 カラーフィルタ層、42 オーバーコート層、44 絶縁層、46 絶縁膜、48 容量電極、49 透明導電材料膜、50 主容量電極、52 副容量電極、54 分割容量電極、56 第1部分、58 第2部分、60 パッド部、62 共通配線、110 第1基板、112 容量電極、114 第1スリット、116 ゲート電極、118 透明導電材料膜、120 ゲート絶縁膜、122 半導体層、124 ドレイン電極、126 ソース 10 liquid crystal display panel, 12 upper frame, 14 lower frame, 16 first substrate 18 second substrate 20 liquid crystal, 22 first alignment layer, 24 second alignment film, 26 gate electrode, 28 a gate insulating film, 30 a drain electrode , 32 source electrode, 34 a thin film transistor, 35 main pixel electrode, 36 pixel electrodes, 37 sub-pixel electrode, 38 opposing electrode, 40 a color filter layer, 42 an overcoat layer, 44 an insulating layer, 46 an insulating film, 48 a capacitor electrode, 49 a transparent conductive material film, 50 main capacitor electrode, 52 auxiliary capacitance electrode 54 split capacitor electrode, 56 first part, 58 second part, 60 a pad portion, 62 common line, 110 first substrate, 112 a capacitor electrode, 114 a first slit , 116 gate electrode, 118 a transparent conductive material layer, 120 a gate insulating film, 122 a semiconductor layer, 124 a drain electrode, 126 a source 極、128 パッシベーション膜、130 画素電極、132 第2スリット、134 絶縁層、136 第1透明電極膜、138 第2透明電極膜、140 エッチングレジスト、142 第1マスク部、144 第2マスク部、146 貫通穴、216 ゲート電極、220 ゲート絶縁膜、236 第1透明電極膜、D データ信号、Vcom 共通電位、Cdiv 分割容量、Cmain 主蓄積容量、Csub 副蓄積容量、Vref 基準電位。 Electrode, 128 a passivation film, 130 a pixel electrode, 132 a second slit, 134 insulating layers, 136 first transparent electrode film, 138 a second transparent electrode film 140 etching resist 142 first mask portion, 144 a second mask section, 146 through hole, 216 a gate electrode, 220 a gate insulating film, 236 a first transparent electrode film, D data signal, Vcom common potential, Cdiv partition capacity, Cmain main storage capacitor, Csub secondary storage capacitor, Vref reference potential.

Claims (3)

  1. 絶縁層と、 An insulating layer,
    前記絶縁層上に配置された画素電極と、 A pixel electrode disposed on the insulating layer,
    前記絶縁層下で前記画素電極に対向するように配置された容量電極と、 And a capacitor electrode disposed to face the pixel electrode under the insulating layer,
    前記絶縁層とは反対側で、前記画素電極に対向する対向電極と、 In the opposite side to the insulating layer, and a counter electrode opposed to the pixel electrode,
    前記画素電極と前記対向電極の間に配置された液晶と、 A liquid crystal disposed between the opposing electrode and the pixel electrode,
    共通電位に電気的に接続される共通配線と、 A common wiring electrically connected to a common potential,
    を有し、 Have,
    前記画素電極は、データ信号が入力される主画素電極と、前記主画素電極とは分離された副画素電極と、を含み、 The pixel electrode may include a main pixel electrode to which a data signal is input, and a sub-pixel electrode separated from the main pixel electrode,
    前記容量電極は、前記主画素電極に対向して前記共通電位に電気的に接続する主容量電極と、前記副画素電極に対向して前記共通電位に電気的に接続する副容量電極と、前記副画素電極に対向し、前記絶縁層を貫通して、前記主画素電極に電気的に接続する分割容量電極と、を含み、 The capacitor electrode has a main capacitor electrode electrically connected to the common potential to face the main pixel electrode, and the sub capacitor electrode electrically connected to the common potential to be opposed to the sub-pixel electrode, wherein facing the subpixel electrodes, through the insulating layer comprises a dividing capacitor electrode electrically connected to the main pixel electrode,
    前記画素電極及び前記容量電極は、それぞれ透明導電材料からなり、 The pixel electrode and the capacitor electrode, Ri Do from each transparent conductive material,
    前記共通配線は、不透明導電材料からなり、前記主容量電極及び前記副容量電極に電気的に接続することを特徴とする液晶表示装置。 The common line is made of opaque conductive material, a liquid crystal display device comprising that you electrically connected to the main capacitor electrode and the auxiliary capacitance electrode.
  2. 請求項1に記載された液晶表示装置において In the liquid crystal display device according to claim 1,
    記主容量電極は、前記主画素電極の投影領域内に完全に収まる形状を有し、 Before SL main capacitor electrode has a shape that fits entirely within the projection region of the main pixel electrode,
    前記副容量電極は、前記副画素電極の投影領域内に完全に収まる形状を有し、 The sub capacitor electrode has a shape that fits completely into the projection area of ​​the sub-pixel electrode,
    前記共通配線は、前記主容量電極及び前記副容量電極に重なって電気的に接続することを特徴とする液晶表示装置。 The common line, the liquid crystal display device, characterized by electrically connecting overlapped before Symbol main capacitor electrode and the auxiliary capacitance electrode.
  3. 請求項2に記載された液晶表示装置において、 In the liquid crystal display device according to claim 2,
    前記分割容量電極は、前記副画素電極に対向する第1部分から前記主画素電極に対向する第2部分まで連続一体的に形成され、 The divided capacitor electrode, wherein the first portion facing the sub-pixel electrode to a second portion opposed to the main pixel electrode is formed continuously integrally,
    前記第2部分に重なって電気的に接続するように前記不透明導電材料から形成されたパッド部をさらに有し、 Further comprising the pad portion formed of an opaque conductive material so as to connect the second overlaps partially electrically,
    前記パッド部で前記分割容量電極が前記主画素電極に電気的に接続されていることを特徴とする液晶表示装置。 The liquid crystal display device, characterized in that the dividing capacitor electrode in the pad portion is electrically connected to the main pixel electrode.
JP2010015685A 2010-01-27 2010-01-27 The liquid crystal display device and manufacturing method thereof Active JP5582800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010015685A JP5582800B2 (en) 2010-01-27 2010-01-27 The liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010015685A JP5582800B2 (en) 2010-01-27 2010-01-27 The liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011154191A true JP2011154191A (en) 2011-08-11
JP5582800B2 true JP5582800B2 (en) 2014-09-03

Family

ID=44540212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010015685A Active JP5582800B2 (en) 2010-01-27 2010-01-27 The liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5582800B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914635B (en) * 2015-06-25 2018-05-01 深圳市华星光电技术有限公司 A pixel electrode and a liquid crystal display panel

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683463B2 (en) * 1999-03-11 2005-08-17 シャープ株式会社 The active matrix substrate, a method of manufacturing an image sensor, and, using the substrate
JP4459685B2 (en) * 2004-03-31 2010-04-28 友達光電股▲ふん▼有限公司AU Optronics Corporation The liquid crystal display device
CN101351743B (en) * 2006-01-30 2010-09-22 夏普株式会社 Liquid crystal display device and television receiver

Also Published As

Publication number Publication date Type
JP2011154191A (en) 2011-08-11 application

Similar Documents

Publication Publication Date Title
US20060290867A1 (en) Liquid crystal display and fabricating method thereof
US20060139548A1 (en) Liquid crystal display device and fabricating method thereof
JP2000284326A (en) Liquid crystal display device and its production
US20110156165A1 (en) Thin film transistor array substrate and method for fabricating the same
JPH09160075A (en) Liquid crystal display element
JPH09325346A (en) Liquid crystal display device and its driving method
JP2008003118A (en) Electrooptical device, electronic apparatus, and manufacturing method of electrooptical device
CN1550857A (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
JP2003295207A (en) Active matrix type liquid crystal display device of transverse electric field system
JP2009168878A (en) Liquid crystal device and electronic equipment
JPH0728093A (en) Active matrix substrate for display
JP2007226175A (en) A liquid crystal device and an electronic apparatus
CN1333475A (en) LCD and making method thereof
JP2001281696A (en) Active matrix type liquid crystal display device
JP2006276582A (en) Liquid crystal display device
JPH11125836A (en) Liquid crystal display device and its manufacture
JP2001013520A (en) Active matrix type liquid crystal display device
CN102236222A (en) Array substrate and manufacturing method thereof and liquid crystal display
JPH10213812A (en) Active matrix type liquid crystal display device
US20040109120A1 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
US20110085121A1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
US20060139552A1 (en) Liquid crystal display device and fabricating method thereof
JPH0990318A (en) Active matrix type liquid crystal display device and pixel defect correcting method
JP2008180928A (en) Liquid crystal display and manufacturing method therefor
CN104049429A (en) Pixel structure and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140715

R150 Certificate of patent or registration of utility model

Ref document number: 5582800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250