JP5557294B2 - 伝導性エミッション保護 - Google Patents

伝導性エミッション保護 Download PDF

Info

Publication number
JP5557294B2
JP5557294B2 JP2011527857A JP2011527857A JP5557294B2 JP 5557294 B2 JP5557294 B2 JP 5557294B2 JP 2011527857 A JP2011527857 A JP 2011527857A JP 2011527857 A JP2011527857 A JP 2011527857A JP 5557294 B2 JP5557294 B2 JP 5557294B2
Authority
JP
Japan
Prior art keywords
substrate
layers
conductive
insulating
conductive layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011527857A
Other languages
English (en)
Other versions
JP2012503333A (ja
Inventor
ヘルテル,トーマス,エー.
ソエンドケル,エーリッヒ,エイチ.
サルディヴァール,ホラシオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Technologies Corp
Original Assignee
United Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41139092&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5557294(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by United Technologies Corp filed Critical United Technologies Corp
Publication of JP2012503333A publication Critical patent/JP2012503333A/ja
Application granted granted Critical
Publication of JP5557294B2 publication Critical patent/JP5557294B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、電子装置用の多層基板に関し、より詳細には、電子装置用の低伝導性エミッション基板を形成することに関する。
スイッチなどの電子部品は、ダイ上に形成可能であり、このダイは次いで、より大きな電子回路に含めるように基板上に受けることができる。例えば、図1は、ダイなどの電子部品12用の第1の従来技術の多層基板10を概略示している。基板は、単一の導電層14と、接地構造18上に形成された単一の絶縁層16(または「誘電体層」)とを備える。導電層14は、絶縁層16上に形成され、電子部品12を受ける。
実効寄生キャパシタンス20が、絶縁層16を介して導電層14と接地構造18との間に生じ、接地構造18に対する、望ましくない電磁伝導性エミッションまたは実効寄生キャパシタンス20が生じる。また、望ましくない厚さの絶縁層16によって、電子部品12から接地構造18への熱伝達を効果的に促進するのが妨げられる。
図2は、第2の従来技術の基板40を概略示しており、基板40は、複数の導電層44a〜44dによって隔離された複数の絶縁層42a〜42eを備える。第1の絶縁層42aは、381μm(15ミル)の厚さを有するが、この厚さもまた望ましくない厚さである。しかしながら、この基板40には依然として、上述した望ましくない電磁伝導性エミッションの問題がある。
実施例の低伝導性エミッション基板は、対応する複数の導電層によって隔離された複数の薄い高絶縁耐力絶縁層を備えており、複数の導電層の1つが、複数の導電層の別の1つと短絡されている。
低伝導性エミッション基板を製造する実施例の方法は、第1の絶縁層を形成し、第1の絶縁層上に第1の導電層を形成し、第1の導電層上に第2の絶縁層を形成し、第2の絶縁層上に第2の導電層を形成することを含む。方法はまた、第1の導電層を第2の導電層に電気的に接続することを含む。
本発明のこれらと他の特徴は、下記の説明と図面から最もよく理解可能であり、以下は、図面の簡単な説明である。
電子部品用の第1の従来技術の多層基板の概略図。 電子部品用の第2の従来技術の多層基板の概略図。 電子部品用の第2の多層基板の概略図。
上述したように、図1は、電子部品12用の第1の従来技術の多層基板10を概略示しており、多層基板10は、実効寄生キャパシタンス20と、電子部品12から接地構造18への低い熱伝達とを示す。寄生キャパシタンス20は、コンデンサとして有効に機能するが、実際のコンデンサには相当しないことを理解されたい。図2に示された基板40もまたこの望ましくない寄生キャパシタンスを示す。
図3は、第2の多層基板22を概略示しており、多層基板22は、実効寄生キャパシタンス20に適応するように作動可能であり、また、電子部品12から接地構造18へ熱を伝達するように作動可能である。基板22は、対応する複数の導電層14a、14bによって隔離された複数の薄い高絶縁耐力絶縁層16a、16bを備える。「高絶縁耐力」という用語は、1ミル当たり500V(1μm当たり19.68V)を超える絶縁耐力のことを言う。一実施例では、「高絶縁耐力」とは、1ミル当たり少なくとも約15,876V(1μm当たり少なくとも6.25V)の絶縁耐力のことを言う。図3に示すように、基板22は、接地構造18と、接地構造18上に形成された第1の絶縁層16aと、第1の絶縁層16a上に形成された第1の導電層14aとを備える。接地構造18は、接地板などの接地接続に使用される任意の構造を含むことが可能である。
上述したように、実効寄生キャパシタンス20が、第1の絶縁層16aを介して第1の導電層14aと接地構造18との間に生じる。実効寄生キャパシタンス20に対処するために、第1の導電層14a上に第2の絶縁層16bが形成され、第2の絶縁層16b上に第2の導電層14bが形成される。導電層14a、14bは、第2の絶縁層16bを介して第2の導電層14bと第1の導電層14aとの間に第2の実効寄生キャパシタンス26を形成するように、接続24を介して電気的に接続される。第2の寄生キャパシタンス26は、実効寄生キャパシタンス20の効果を打ち消し、接地構造18への電磁放出を低減することで伝導性エミッション保護を行う。一実施例では、基板22は、基板10が示す伝導性エミッションの1000分の1より低いレベルに伝導性エミッションを低減するように作動可能である。従って基板22は、低伝導性エミッション基板として説明可能である。
電子部品12は、第2の導電層14b上に受けられる。一実施例では、電子部品12は、ダイ上に形成可能なMOSFET、JFETまたはBJTスイッチに相当する。層14a、16aは、これらが電子部品12と接地構造18との間に提供する絶縁効果による「ファラデー遮蔽」を形成する。
絶縁層16a、16bは、絶縁材料の薄層を形成するようにレーザがパルス発生されるパルスレーザ堆積法を用いて形成可能であり、あるいは、Eビーム堆積法(レーザビームの代わりに電子ビームが使用される)を用いて形成可能である。一実施例では、絶縁層16a、16bは、381μm(15ミル)より実質的に小さい厚さを有する。一実施例では、絶縁層16a、16bは、1μm(0.04ミル)の厚さを有する。一実施例では、絶縁層16a、16bは、0.05〜5.00μm(0.0019〜0.196ミル)の厚さを有する。絶縁層16a、16b用のいくつかの実施例の堆積材料としては、炭化ケイ素(「SiC」)、窒化ケイ素(「Si3N4」)、二酸化ケイ素(「SiO2」)、窒化アルミニウム(「AlN」)、酸化アルミニウムまたはアルミナ(「Al2O3」)、および二酸化ハフニウムまたはハフニア(「HfO2」)が挙げられる。層16a、16bを形成可能なレーザの1つは、青色波半導体によって生成される。層16a、16bの厚さを低減することで、電子部品12から接地構造18へ効果的に熱を伝達するように基板22の熱伝導率を改善可能である。
導電層14a、14bもまたパルスレーザ堆積法、Eビーム堆積法、または化学蒸気法を用いて形成可能である。導電層14a、14b用のいくつかの実施例の堆積材料としては、銅、アルミニウム、ニッケル、および金が挙げられる。薄い導電層14a、14bの形成によっても、電子部品12と接地板18との間の熱伝導率の改善が促進可能である。上述したレーザ堆積法によって、柱状構造として堆積された材料層が生じる。
以下に示す式1は、キャパシタンスを計算するのに使用可能である。
C=εr・ε0・A/d 式1
但し、Aは、導電層の表面積であり、
dは、導電層の間の距離であり、
εrは、与えられた材料の誘電率であり、
ε0は、空気の標準誘電率である。
式1に示されるように、導電層14a、14bの間の距離を小さくすると、多層基板22の実効寄生キャパシタンス20が望ましくないことに増加してしまう。しかしながら、導電層14a、14bを接続24を介して電気的に接続することで、実効寄生キャパシタンス20を低減可能である。
本発明の好ましい実施例を開示したが、当業者ならば、特定の変更が特許請求の範囲に含まれるであろうことを理解するであろう。それゆえ、添付の特許請求の範囲の真の範囲および内容を決定するには添付の特許請求の範囲を検討する必要がある。

Claims (12)

  1. 対応する複数の導電層によって隔離された複数の絶縁耐力絶縁層を備える多層基板であって、複数の絶縁耐力絶縁層のそれぞれが、1μm当たり少なくとも約6.25Vの絶縁耐力を有し、複数の導電層の1つが、複数の導電層の別の1つと短絡されており、多層基板は、
    接地構造と、
    接地構造上に形成された第1の絶縁層と、
    第1の絶縁層上に形成された第1の導電層と、
    第1の導電層と接地構造との間の実効寄生キャパシタンスと、
    第1の導電層上に形成された第2の絶縁層と、
    第2の絶縁層上に形成された第2の導電層と、
    2つの導電層の間の電気的接続であって、第1の導電層と接地構造との間の実効寄生キャパシタンスの効果を打ち消す第2の実効寄生キャパシタンスを与える、電気的接続と、
    を備えることを特徴とする多層基板。
  2. 複数の絶縁層の少なくとも1つが、レーザ堆積法を用いて形成されることを特徴とする請求項1記載の基板。
  3. 複数の絶縁層の少なくとも1つが、Eビーム堆積法を用いて形成されることを特徴とする請求項1記載の基板。
  4. 複数の絶縁層の少なくとも1つが、炭化ケイ素、窒化ケイ素、二酸化ケイ素、窒化アルミニウム、酸化アルミニウム、アルミナ、二酸化ハフニウム、およびハフニアから成る群より選択される少なくとも1つの材料を含むことを特徴とする請求項2記載の基板。
  5. 複数の導電層の少なくとも1つが、レーザ堆積法を用いて形成されることを特徴とする請求項2記載の基板。
  6. 複数の導電層の少なくとも1つが、銅、アルミニウム、ニッケル、および金から成る群より選択される少なくとも1つの材料を含むことを特徴とする請求項5記載の基板。
  7. 複数の導電層の1つに結合されたダイをさらに備えることを特徴とする請求項1記載の基板。
  8. ダイはスイッチに相当することを特徴とする請求項7記載の基板。
  9. 複数の導電層および複数の絶縁層は、熱を伝達するように作動可能であることを特徴とする請求項6記載の基板。
  10. 複数の絶縁層の1つおよび複数の導電層の1つが一緒にファラデー遮蔽を形成することを特徴とする請求項1記載の基板。
  11. 複数の絶縁耐力絶縁層のそれぞれが、1μm当たり19.68Vを超える絶縁耐力を有することを特徴とする請求項1記載の基板。
  12. 複数の絶縁層の少なくとも1つが、炭化ケイ素を含むことを特徴とする請求項1記載の基板。
JP2011527857A 2008-09-18 2009-08-13 伝導性エミッション保護 Expired - Fee Related JP5557294B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/212,975 US8242375B2 (en) 2008-09-18 2008-09-18 Conductive emissions protection
US12/212,975 2008-09-18
PCT/US2009/053671 WO2010033325A1 (en) 2008-09-18 2009-08-13 Conductive emissions protection

Publications (2)

Publication Number Publication Date
JP2012503333A JP2012503333A (ja) 2012-02-02
JP5557294B2 true JP5557294B2 (ja) 2014-07-23

Family

ID=41139092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011527857A Expired - Fee Related JP5557294B2 (ja) 2008-09-18 2009-08-13 伝導性エミッション保護

Country Status (5)

Country Link
US (2) US8242375B2 (ja)
EP (1) EP2338174A1 (ja)
JP (1) JP5557294B2 (ja)
CN (1) CN102160174B (ja)
WO (1) WO2010033325A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10243248B2 (en) * 2013-12-31 2019-03-26 Skyworks Solutions, Inc. Devices and methods related to high power diode switches
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6447391B2 (ja) * 2015-06-30 2019-01-09 オムロン株式会社 電力変換装置
US9935677B2 (en) 2015-06-30 2018-04-03 Skyworks Solutions, Inc. Devices and methods related to high power diode switches with low DC power consumption
CN112272866B (zh) * 2018-06-21 2024-02-09 三菱电机株式会社 功率模块装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4323756A (en) 1979-10-29 1982-04-06 United Technologies Corporation Method for fabricating articles by sequential layer deposition
US4523528A (en) * 1979-12-11 1985-06-18 Transaction Security, Inc. Insulating apparatus and composite laminates employed therein
JPS5777320A (en) 1980-10-27 1982-05-14 Mitsubishi Electric Corp Boronized fiber and its preparation
JPS61147404A (ja) * 1984-12-18 1986-07-05 太陽誘電株式会社 誘電体磁器組成物
US4814232A (en) 1987-03-25 1989-03-21 United Technologies Corporation Method for depositing laser mirror coatings
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US5052102A (en) 1989-06-19 1991-10-01 Shell Oil Company Laser induced electrical connection of integrated circuits
GB2236540A (en) 1989-07-07 1991-04-10 United Technologies Corp Boron nitride coated fibres
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5306560A (en) 1991-01-07 1994-04-26 United Technologies Corporation Ceramic coated fibers
US5449536A (en) 1992-12-18 1995-09-12 United Technologies Corporation Method for the application of coatings of oxide dispersion strengthened metals by laser powder injection
US5386798A (en) 1993-10-06 1995-02-07 Martin Marietta Energy Systems, Inc. Method for continuous control of composition and doping of pulsed laser deposited films
JP3623001B2 (ja) 1994-02-25 2005-02-23 住友電気工業株式会社 単結晶性薄膜の形成方法
US6045671A (en) * 1994-10-18 2000-04-04 Symyx Technologies, Inc. Systems and methods for the combinatorial synthesis of novel materials
US5906310A (en) 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
KR0148598B1 (ko) 1994-11-21 1998-10-15 정선종 두꺼운 초전도채널층을 구비한 고온초전도 전계효과 트랜지스터의 제조방법
US6228453B1 (en) 1995-06-07 2001-05-08 Lanxide Technology Company, Lp Composite materials comprising two jonal functions and methods for making the same
US5745334A (en) * 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
JPH1027987A (ja) 1996-07-10 1998-01-27 Hitachi Ltd 低emi回路基板及び低emiケーブルコネクタ
DE69726804T2 (de) 1996-08-08 2004-10-07 Sumitomo Electric Industries Verfahren zur Herstellung einer mehrschichtigen Struktur; umfassend eine dünne oxidische supraleitende Schicht
JP2867985B2 (ja) * 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
US6603646B2 (en) * 1997-04-08 2003-08-05 X2Y Attenuators, Llc Multi-functional energy conditioner
US6373673B1 (en) * 1997-04-08 2002-04-16 X2Y Attenuators, Llc Multi-functional energy conditioner
US6018448A (en) * 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
JP3687041B2 (ja) * 1997-04-16 2005-08-24 大日本印刷株式会社 配線基板、配線基板の製造方法、および半導体パッケージ
US20040109298A1 (en) * 1998-05-04 2004-06-10 Hartman William F. Dielectric material including particulate filler
US6156654A (en) 1998-12-07 2000-12-05 Chartered Semiconductor Manufacturing Ltd. Pulsed laser salicidation for fabrication of ultra-thin silicides in sub-quarter micron devices
US6370012B1 (en) * 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
JP4332634B2 (ja) * 2000-10-06 2009-09-16 Tdk株式会社 積層型電子部品
JP3784341B2 (ja) * 2001-04-03 2006-06-07 独立行政法人産業技術総合研究所 回路基板とその作製方法
US6891258B1 (en) * 2002-12-06 2005-05-10 Xilinx, Inc. Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
US7209368B2 (en) * 2003-01-30 2007-04-24 Endicott Interconnect Technologies, Inc. Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
US20070218333A1 (en) 2004-04-12 2007-09-20 Kazuya Iwamoto Metal-Oxide Containing Substrate and Manufacturing Method Therefor
US6903918B1 (en) * 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
US7867554B2 (en) 2005-01-06 2011-01-11 United Technologies Corporation Boron nitride coated fibers and composite articles containing same
JP4537877B2 (ja) * 2005-03-31 2010-09-08 株式会社東芝 セラミックス配線基板とそれを用いた半導体装置
DE102005028498B4 (de) * 2005-06-20 2015-01-22 Epcos Ag Elektrisches Vielschichtbauelement
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
US7510742B2 (en) 2005-11-18 2009-03-31 United Technologies Corporation Multilayered boron nitride/silicon nitride fiber coatings
KR100675012B1 (ko) * 2006-02-06 2007-01-29 삼성전자주식회사 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법
WO2008112658A1 (en) * 2007-03-10 2008-09-18 Sanmina-Sci Corporation Embedded capacitive stack
US20090017309A1 (en) * 2007-07-09 2009-01-15 E. I. Du Pont De Nemours And Company Compositions and methods for creating electronic circuitry
US7842774B2 (en) 2007-07-24 2010-11-30 United Technologies Corporation Preceramic silazane polymer for ceramic materials
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
TWI341152B (en) * 2007-10-26 2011-04-21 Ind Tech Res Inst Conductive connection structure of printed circuit board (pcb)
KR100937664B1 (ko) * 2007-12-26 2010-01-19 주식회사 동부하이텍 반도체 소자의 패드 및 그의 제조 방법
FR2939430B1 (fr) 2008-12-04 2011-01-07 Snecma Propulsion Solide Procede pour le lissage de la surface d'une piece en materiau cmc
US7786839B2 (en) * 2008-12-28 2010-08-31 Pratt & Whitney Rocketdyne, Inc. Passive electrical components with inorganic dielectric coating layer
JP5868575B2 (ja) * 2010-04-15 2016-02-24 浜松ホトニクス株式会社 接続基板
UA99418C2 (en) * 2011-10-26 2012-08-10 Владимир Владимирович Князев Multilayered lightning protection material

Also Published As

Publication number Publication date
US20100065308A1 (en) 2010-03-18
WO2010033325A1 (en) 2010-03-25
EP2338174A1 (en) 2011-06-29
US8242375B2 (en) 2012-08-14
US8981232B2 (en) 2015-03-17
CN102160174A (zh) 2011-08-17
CN102160174B (zh) 2013-10-23
US20120236464A1 (en) 2012-09-20
JP2012503333A (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
US10535581B2 (en) Module for heat generating electronic component
JP5557294B2 (ja) 伝導性エミッション保護
US10325895B2 (en) Semiconductor module
US9439279B2 (en) Ceramic circuit board and electronic device
KR20200005665A (ko) 금속-세라믹 기판의 레이저 어블레이션 방법; 해당 기판
US10568214B2 (en) Method for producing multi-level metalization on a ceramic substrate
US11395405B2 (en) Wiring substrate and electronic device
TWM595383U (zh) 散熱型電子裝置
JP2014168044A (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
US11081421B2 (en) IGBT module with heat dissipation structure having ceramic layers corresponding in position and in area to chips
KR102122210B1 (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
JP2007123798A (ja) 配線基板および電子装置
US9468091B2 (en) Stress-reduced circuit board and method for forming the same
US20190056186A1 (en) Cooling device and method for producing the cooling device
JP2008147757A (ja) 高周波信号伝送基板
JP2004128510A (ja) 向上された絶縁強度を有するパワー半導体モジュール
US11234324B1 (en) Circuit board structure and manufacturing method thereof
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP7341756B2 (ja) デバイス搭載用基板
US20210305062A1 (en) Method for forming a semiconductor substrate arrangement
KR102621334B1 (ko) 마스킹 공정을 단순화한 세라믹 방열기판 제조방법
JP2010186962A (ja) 半導体パッケージおよびその作製方法
JP2007273604A (ja) 半導体装置
JP2002198456A (ja) セラミックス回路基板およびパワーモジュール
JP2002314036A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140529

R150 Certificate of patent or registration of utility model

Ref document number: 5557294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees