JP5554444B1 - Compound package cooling structure - Google Patents
Compound package cooling structure Download PDFInfo
- Publication number
- JP5554444B1 JP5554444B1 JP2013181041A JP2013181041A JP5554444B1 JP 5554444 B1 JP5554444 B1 JP 5554444B1 JP 2013181041 A JP2013181041 A JP 2013181041A JP 2013181041 A JP2013181041 A JP 2013181041A JP 5554444 B1 JP5554444 B1 JP 5554444B1
- Authority
- JP
- Japan
- Prior art keywords
- heat
- semiconductor
- diffusion plate
- cooling structure
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Abstract
【課題】半導体を3次元実装して構成された半導体パッケージの冷却性能に優れた冷却構造を提供する。
【解決手段】マザーボード1上に半導体2,4,5が複数層に積層されて構成された半導体パッケージの複合冷却構造において、最上層の半導体5の上に、加熱されて蒸発するとともに放熱して凝縮する作動流体が封入されたベーパーチャンバー型熱拡散板8が前記最上層の半導体5との間で熱授受するように配置され、その熱拡散板8上にヒートシンク11が設けられ、前記熱拡散板8は、前記マザーボード1の上面に配置された第1層の半導体2の上面に向けて延びるとともにその第1層の半導体の上面に熱授受可能に接触させられた中空構造の脚部8bを備え、この脚部8bの内部を含む前記熱拡散板8の内部に、液相の前記作動流体が浸透しかつ毛管力を発生するウィック9が収容されている。
【選択図】図1A cooling structure excellent in cooling performance of a semiconductor package configured by three-dimensionally mounting a semiconductor is provided.
In a composite cooling structure of a semiconductor package in which a plurality of layers of semiconductors 2, 4 and 5 are stacked on a mother board 1, the semiconductor layer 5 is heated to evaporate and dissipate heat. A vapor chamber type heat diffusion plate 8 filled with a working fluid to be condensed is disposed so as to transfer heat to and from the uppermost semiconductor 5, and a heat sink 11 is provided on the heat diffusion plate 8, and the heat diffusion is performed. The plate 8 extends toward the upper surface of the first semiconductor layer 2 disposed on the upper surface of the mother board 1 and has a leg 8b having a hollow structure that is in contact with the upper surface of the first semiconductor layer so as to be able to transfer heat. And a wick 9 in which the liquid-phase working fluid permeates and generates capillary force is housed in the heat diffusion plate 8 including the inside of the leg portion 8b.
[Selection] Figure 1
Description
この発明は、半導体パッケージからの放熱を促進して半導体パッケージの冷却を行うための冷却構造に関し、特に複数のチップを3次元方向に積層して実装された半導体パッケージを冷却する構造に関するものである。 The present invention relates to a cooling structure for cooling a semiconductor package by promoting heat radiation from the semiconductor package, and more particularly to a structure for cooling a semiconductor package in which a plurality of chips are stacked in a three-dimensional direction. .
メモリやマイコンをはじめとした複数のチップやシリコンダイを積層して実装することが従来行われており、このような技術は3次元実装と称されている。それらのチップやシリコンダイなどは、バンプを使用したフリップチップ接続や貫通電極などによって接続され、このような接続技術により同一寸法のチップやシリコンダイを積層できるようになった。 Conventionally, a plurality of chips including a memory and a microcomputer and a silicon die are stacked and mounted, and such a technique is called three-dimensional mounting. These chips, silicon dies, and the like are connected by flip chip connection using bumps, through electrodes, or the like, and by this connection technology, chips and silicon dies having the same dimensions can be stacked.
3次元実装によってチップなどを積層して構成された半導体パッケージは、素子や回路の実装密度が高くなるのに対して、周囲の空気に接触する面積が小さくなる。そのため、放熱面となる外面の単位面積当たりの放熱量が増大し、放熱が確実かつ十分に行われなければ、チップ自体や接点などが異常もしくは不均一に高温になってしまい、動作不良の原因になる可能性がある。また、3次元実装された半導体パッケージでは、機能を増大させるために、電気的もしくは光学的信号などの各種の信号の入出力のための広い表面が必要となり、これが放熱のための面積を減じる要因になっている。そして、100層程度の多層に3次元実装した場合の電気的な性能や製造方法などが積極的に研究されており、これと同時にその冷却が重要な課題となっている。より多層に積層した場合、下層のチップと外気との間の熱抵抗が大きくなり、それに伴ってチップにおける接点の温度が高くなる。従来では、2次元実装における冷却技術によって3次元実装の半導体パッケージもしくはチップの冷却を行っていた。その一例を説明すると、基板もしくはマザーボート上に複数層に積層された半導体チップの上に、熱伝達材を介在させて熱拡散板を配置し、その熱拡散板を介してヒートシンクに熱を伝達するように構成されている。しかしながら、このような構成では、3次元実装した半導体パッケージの冷却を必ずしも十分に行うことができなかった。一方、特許文献1には、二種類の半導体チップを重ね合わせ、これを金属伝熱板によって挟み付け、さらにその外側に冷媒チューブを配置した半導体装置が記載されている。 A semiconductor package configured by stacking chips or the like by three-dimensional mounting has a higher mounting density of elements and circuits, but has a smaller area in contact with surrounding air. Therefore, the amount of heat radiation per unit area of the outer surface that becomes the heat radiating surface increases, and if heat radiation is not performed reliably and sufficiently, the chip itself and the contacts etc. become abnormally or unevenly hot, causing malfunctions. There is a possibility. In addition, a three-dimensionally mounted semiconductor package requires a large surface for input / output of various signals such as electrical or optical signals in order to increase the function, which reduces the area for heat dissipation. It has become. And, the electrical performance and manufacturing method when three-dimensionally mounting in about 100 layers are actively researched, and at the same time, cooling is an important issue. When the layers are stacked in more layers, the thermal resistance between the lower layer chip and the outside air increases, and the temperature of the contact point in the chip increases accordingly. Conventionally, a semiconductor package or chip mounted in three dimensions is cooled by a cooling technique in two dimensions. For example, a heat diffusion plate is placed on a semiconductor chip stacked in multiple layers on a substrate or mother board, with a heat transfer material interposed, and heat is transferred to the heat sink via the heat diffusion plate. Is configured to do. However, in such a configuration, the semiconductor package mounted three-dimensionally cannot always be sufficiently cooled. On the other hand, Patent Document 1 describes a semiconductor device in which two types of semiconductor chips are superposed, sandwiched between metal heat transfer plates, and a refrigerant tube is disposed outside thereof.
半導体チップやシリコンダイなどを積層する場合、各層の間に絶縁層を設ける場合があり、その絶縁層は熱伝導性が劣るから、3次元実装による集積度の増大と相まって、半導体パッケージの温度管理が難しくなる。上述した特許文献1に記載されているような冷却構造は、二層に積層された半導体チップをその両面側に設けた冷媒チューブによって冷却するように構成され、したがって一つの半導体チップに対して一つの冷媒チューブを設けた構成となっている。これは、従来の2次元実装の半導体パッケージの冷却技術と相違がなく、その放熱面積が限られるなど冷却能力が必ずしも高くないから、3次元実装の半導体パッケージの冷却に使用した場合には、接点温度が高くなるなどの可能性があり、3次元実装の半導体パッケージの冷却に適した技術を開発する必要がある。 When stacking semiconductor chips, silicon dies, etc., an insulating layer may be provided between the layers. Since the insulating layer is inferior in thermal conductivity, temperature control of the semiconductor package is coupled with an increase in integration degree due to three-dimensional mounting. Becomes difficult. The cooling structure as described in Patent Document 1 described above is configured so that the semiconductor chips stacked in two layers are cooled by the refrigerant tubes provided on both sides thereof. It has a configuration in which two refrigerant tubes are provided. This is not different from the conventional cooling technology of a two-dimensionally mounted semiconductor package, and its cooling capacity is not necessarily high, such as its heat dissipation area being limited, so when used for cooling a three-dimensionally mounted semiconductor package, There is a possibility that the temperature becomes high, and it is necessary to develop a technique suitable for cooling a three-dimensionally mounted semiconductor package.
この発明は上記の技術的課題に着目してなされたものであって、3次元実装された半導体パッケージにおける下層のチップもしくはシリコンダイなどの冷却をも十分に行うことのできる複合冷却構造を提供することを目的とするものである。 The present invention has been made paying attention to the above technical problem, and provides a composite cooling structure capable of sufficiently cooling a lower layer chip or a silicon die in a three-dimensionally mounted semiconductor package. It is for the purpose.
上記の目的を達成するために、請求項1の発明は、マザーボード上に半導体が複数層に積層されて構成された半導体パッケージの複合冷却構造において、最上層の半導体の上に、加熱されて蒸発するとともに放熱して凝縮する作動流体が封入されたベーパーチャンバー型熱拡散板が前記最上層の半導体との間で熱授受するように配置され、その熱拡散板上にヒートシンクが設けられ、前記熱拡散板は、前記マザーボードの上面に配置された第1層の半導体の上面に向けて延びるとともにその第1層の半導体の基板の上面に熱授受可能に接触させられた中空構造の脚部を備え、この脚部の内部を含む前記熱拡散板の内部に、液相の前記作動流体が浸透しかつ毛管力を発生するウィックが収容されていることを特徴とするものである。 In order to achieve the above object, the invention according to claim 1 is a semiconductor package composite cooling structure in which a plurality of semiconductors are stacked on a mother board, and is heated and evaporated on the uppermost semiconductor. And a vapor chamber type heat diffusion plate filled with a working fluid that dissipates heat and condenses is disposed so as to transfer heat to and from the uppermost semiconductor, a heat sink is provided on the heat diffusion plate, and the heat The diffusion plate includes a leg portion having a hollow structure that extends toward the upper surface of the first layer semiconductor disposed on the upper surface of the motherboard and is in contact with the upper surface of the first layer semiconductor substrate so as to be able to transfer heat. The heat diffusion plate including the inside of the leg portion contains a wick that penetrates the liquid-phase working fluid and generates capillary force.
また、請求項2の発明は、請求項1の発明において、前記マザーボードの下面に他のヒートシンクが前記マザーボードと熱授受可能に配置されていることを特徴とする半導体パッケージの複合冷却構造である。 According to a second aspect of the present invention, there is provided the composite cooling structure for a semiconductor package according to the first aspect, wherein another heat sink is disposed on the lower surface of the mother board so as to be able to exchange heat with the mother board.
そして、請求項3の発明は、請求項2の発明において、前記マザーボードには、前記上面から下面に貫通して前記他のヒートシンクに熱を伝達する熱伝達部材が設けられていることを特徴とする半導体パッケージの複合冷却構造である。 According to a third aspect of the present invention, in the second aspect of the present invention, the motherboard is provided with a heat transfer member that penetrates from the upper surface to the lower surface and transfers heat to the other heat sink. This is a composite cooling structure for a semiconductor package.
この発明によれば、積層された半導体が動作することにより熱が発生する。最上層の半導体側にはベーパーチャンバー型熱拡散板が配置されているので、その熱拡散板の内部の作動流体は半導体から熱を奪って蒸発し、その蒸気が熱拡散板の内部に広がる。一方、その熱拡散板の上面側にヒートシンクが配置されているから、熱拡散板の上面は、半導体に接触している下面より低温になっており、したがって作動流体の蒸気が熱拡散板の上面に接触して放熱し、凝縮する。すなわち、作動流体がその潜熱としてヒートシンクに対して熱を輸送する。そして、そのヒートシンクから周囲の空気に放熱する。 According to the present invention, heat is generated when the stacked semiconductors operate. Since the vapor chamber type heat diffusion plate is arranged on the uppermost semiconductor side, the working fluid inside the heat diffusion plate takes heat from the semiconductor and evaporates, and the vapor spreads inside the heat diffusion plate. On the other hand, since the heat sink is arranged on the upper surface side of the heat diffusion plate, the upper surface of the heat diffusion plate is lower in temperature than the lower surface in contact with the semiconductor, and therefore the vapor of the working fluid is transferred to the upper surface of the heat diffusion plate. Contact with the heat dissipates and condenses. That is, the working fluid transports heat to the heat sink as its latent heat. Then, heat is radiated from the heat sink to the surrounding air.
また、熱拡散板は、第1層の半導体の上面に熱授受可能に接触する脚部を備えており、その脚部の内部にも作動流体が存在している。したがって、第1層の半導体の温度が低い場合には、上層の半導体の熱が第1層の半導体に対して輸送され、第1層の半導体を放熱部として熱を放散し、上層の半導体を冷却することができる。あるいは第1層の半導体の温度が高い場合には、脚部の内部の作動流体が第1層の半導体から熱を奪って蒸発し、その熱を上側のヒートシンクに運んで放熱させる。この場合は、熱拡散板は上層の半導体だけでなく、第1層の半導体の放熱手段としても機能する。そして、熱拡散板を構成しているベーパーチャンバーは、液相の作動流体が浸透することにより毛管圧を生じるウイックをその内部に収容しているから、半導体から熱を受ける箇所に対して液相の作動流体を十分にもしくは確実に行き渡らせて、半導体からヒートシンクに対する熱輸送を必要十分に行うことができる。 The heat diffusion plate includes a leg portion that comes into contact with the upper surface of the semiconductor of the first layer so that heat can be transferred, and the working fluid is also present inside the leg portion. Therefore, when the temperature of the first-layer semiconductor is low, the heat of the upper-layer semiconductor is transported to the first-layer semiconductor, and heat is dissipated using the first-layer semiconductor as a heat radiating portion. Can be cooled. Alternatively, when the temperature of the semiconductor of the first layer is high, the working fluid inside the legs takes heat from the semiconductor of the first layer and evaporates, and the heat is transferred to the upper heat sink to be dissipated. In this case, the thermal diffusion plate functions not only as an upper semiconductor layer but also as a heat dissipation means for the first semiconductor layer. The vapor chamber constituting the heat diffusing plate contains a wick that generates capillary pressure when the liquid-phase working fluid permeates therein. It is possible to sufficiently or reliably distribute the working fluid in order to perform necessary and sufficient heat transport from the semiconductor to the heat sink.
また、この発明によれば、第1層の半導体からの放熱を促進することができるので、ハンダ付け時の熱による半導体の損傷を回避するべく低融点のハンダを使用したとしても、そのハンダが軟化もしくは溶融して接続不良が生じるなどの事態を防止することができる。 Further, according to the present invention, since heat radiation from the semiconductor of the first layer can be promoted, even if a low melting point solder is used to avoid damage to the semiconductor due to heat during soldering, the solder is It is possible to prevent the occurrence of poor connection due to softening or melting.
図1はこの発明の一具体例を模式的に示す断面図であって、マザーボード1上に半導体を複数層に積層して半導体パッケージが構成されている。マザーボート1は従来知られている構成のものであって、その上面に回路が形成されており、電子素子や回路を有する第1層の半導体であるセラミック基板2が、マザーボート1の上面側に配置されている。このセラミック基板2の回路とマザーボート1の回路とは、銅を含有する低融点のハンダ3によって接続されている。
FIG. 1 is a cross-sectional view schematically showing a specific example of the present invention, in which a semiconductor package is formed by stacking a plurality of semiconductors on a mother board 1. The mother boat 1 has a conventionally known configuration, a circuit is formed on the upper surface thereof, and a ceramic substrate 2 that is a first layer semiconductor having electronic elements and circuits is provided on the upper surface side of the mother boat 1. Is arranged. The circuit of the ceramic substrate 2 and the circuit of the mother board 1 are connected by a low
セラミック基板2の上には、そのセラミック基板2より外形寸法が小さい(言い換えれば面積が小さい)複数のシリコンダイ4,5が積層されている。これらのシリコンダイ4,5はこの発明における上層側の半導体に相当していて電子素子もしくは回路を有し、前記ハンダ3より融点の高いバンプ6を使用したフリップチップ接続によって相互に接続され、また前記セラミック基板2に接続されている。
On the ceramic substrate 2, a plurality of silicon dies 4, 5 having an outer dimension smaller than that of the ceramic substrate 2 (in other words, a smaller area) are stacked. These silicon dies 4 and 5 correspond to the upper layer semiconductor in the present invention, have electronic elements or circuits, and are connected to each other by flip chip connection using bumps 6 having a melting point higher than that of the
最上層のシリコンダイ5の上面には、熱伝達物質7を介してベーパーチャンバー型熱拡散板8が配置されている。この熱伝達物質7は熱伝導率の高い物質を含有するグリース状もしくは薄膜状の物質であり、サーマル・インターフェイス・マテリアル(Thermal Interface material:TIM)として従来知られているものである。また、ベーパーチャンバー型熱拡散板8は、加熱されて蒸発しかつ放熱して凝縮する作動流体を封入した中空部材であり、特に図1に示す例では、最上層のシリコンダイ5の上面に接触させられる平板部8aと、その平板部8aの周辺部から下側に延びた脚部8bとを有している。
A vapor chamber
平板部8aはシリコンダイ5の上面より広い面積をもった中空平板体であり、その平板部8aの内部には、狭い間隔で互いに平行に多数の仕切り板を設けることによりマイクロチャネルが形成されている。また、脚部8bは中空の柱状もしくは立て壁状の部分であって、その内部は上記の平板部8aに連通している。そして、その脚部8bの下面は、熱伝達物質9を介して、前述したセラミック基板2の上面に熱授受可能に接触している。さらに、上記の平板部8aおよび脚部8bの内面に沿わせてウイック10が配置されている。このウイック10は、液相の作動流体が浸透することにより毛管圧を発生する多孔構造体であって、一例として銅粒子などの焼結材によって構成されている。なお、作動流体は水が一般的であり、これに替えてアルコールなどの他の流体を使用してもよい。
The
熱拡散板8の上面に熱伝達物質11を介してヒートシンク12が接触させられている。ヒートシンク12は周囲の空気に対して熱を放散するためのものであるから、多数の放熱フィンを有する一般的な構造のヒートシンクであってよいが、図1に示す例では、マイクロチャネルが形成された冷却板によって構成されている。その構造を説明すると、全体として中空の平板状に形成されるとともに、その内部には狭い間隔で互いに平行に配列した多数のフィン(もしくは仕切り板)が設けられ、それらのフィンによってスリット状の通気路(チャネル)が多数形成されている。
A
ヒートシンク12は外周側に突出しているフランジ部13を有しており、ヒートシンク12はこのフランジ部13を介してマザーボート1に取り付けられている。すなわち、フランジ部13の少なくとも2箇所には、フランジ部13およびマザーボート1を貫通する締結ボルト14が設けられており、その締結ボルト14の頭部とフランジ部13の上面との間にスプリング15が介在させられ、かつ締結ボルト14のマザーボート1の下面側に突き出た先端部にナット16が締め込まれている。したがって、そのスプリング15の弾性力がヒートシンク12とマザーボート1とを近づける荷重として作用し、その結果、ヒートシンク12が熱拡散板8の上面に押し付けられて接触している。同時に、セラミック基板2およびその上に積層されたシリコンダイ4,5ならびに熱拡散板8が、上記のスプリング15の弾性力によって、マザーボート1とヒートシンク12との間に挟み込まれている。なお、図1で符号17はマザーボート1の上面に設けられた補強板を示す。
The
さらに、マザーボート1の下面には、他のヒートシンク18が取り付けられている。これは、熱が溜まって温度が上昇しやすい第1層の半導体であるセラミック基板2からの放熱を促進するためのものであり、上記の熱拡散板8から放熱させるための前記ヒートシンク12と同様に、マイクロチャネル型の冷却板によって構成されている。当該他のヒートシンク18は、熱伝達物質19を介在させた状態でマザーボート1の下面に接触させられている。このヒートシンク18は外周側に突出したフランジ部20を有し、そのフランジ部20に下面側から挿入された取り付けビス21の先端部が、マザーボート1に埋め込んであるナット22にねじ込まれている。また、その取り付けビス21の頭部とフランジ部20の下面との間にスプリング23が介在させられており、このスプリング23によってヒートシンク18がマザーボート1の下面に押し付けられて密着させられている。
Further, another
そして、このヒートシンク18に対する熱伝導を促進するために、マザーボート1にはサーマルビア(Thermal Via)と称される熱伝達部材24が設けられている。この熱伝達部材24は、金属などの熱伝導率の高い素材からなる細い軸状もしくはピン状の部材であって、マザーボート1における電子素子や回路を避けた位置にその厚さ方向に貫通して端部が上下両面側に露出した状態に埋め込まれている。
In order to promote heat conduction to the
つぎに上記の複合冷却構造の作用について説明すると、セラミック基板2やシリコンダイ4,5などに通電して動作させると、不可避的に熱が生じ、その温度が上昇する。その熱の一部は、それぞれの表面から周囲の空気に放散させられ、また他の一部は、セラミック基板2からその上層側にシリコンダイ4,5を経て熱拡散板8に伝達される。その熱によって、熱拡散板8の内部の作動流体が蒸発し、その蒸気は温度が低いことにより圧力が相対的に低くなっている箇所、すなわちヒートシンク12に接触している上面側に流動する。そして、作動流体蒸気は、熱拡散板8の上面に接触することにより放熱して凝縮する。こうしてヒートシンク12に伝達された熱は、周囲の空気に対して伝達され、ヒートシンク12が冷却される。このように最上層のシリコンダイ5からヒートシンク12への熱の伝達は、作動流体の潜熱として運ばれて行われるから、作動流体の潜熱の熱量が大きいことにより、最上層のシリコンダイ5とヒートシンク12との間の熱抵抗が小さくなり、半導体パッケージの全体としての冷却が効率よく行われる。
Next, the operation of the above composite cooling structure will be described. When the ceramic substrate 2 and the silicon dies 4 and 5 are energized and operated, heat is inevitably generated and the temperature rises. Part of the heat is dissipated from the respective surfaces to the surrounding air, and the other part is transferred from the ceramic substrate 2 to the
また、この発明に係る上記の構造では、熱拡散板8が前述した脚部8bを有し、セラミック基板2からヒートシンク12への熱の伝達を媒介するように構成されているので、熱抵抗の大きいシリコンダイ4,5を介することなくセラミック基板2からヒートシンク12に対して熱を伝達することができ、しかもその熱伝達は熱拡散板8に封入されている作動流体が潜熱として熱輸送することにより行われる。そのため、セラミック基板2とヒートシンク12との間の熱抵抗を小さくすることができ、最下層に配置されているセラミック基板2を効果的に冷却することができる。なお、セラミック基板2の温度が最上層のシリコンダイ5の温度より低温になっている場合には、熱拡散板8における作動流体の蒸気が、脚部8bの内部を下降してセラミック基板2に対して放熱して凝縮する。すなわち、セラミック基板2を放熱板として熱を放散し、最上層のシリコンダイ5を冷却することができる。その場合、凝縮した作動流体はウイック10によって上側に還流させられ、作動流体による熱輸送が継続される。
Further, in the above structure according to the present invention, the
また、最下層のセラミック基板2は図1に示す例では、それより上層のシリコンダイ4,5よりも大型で、発熱量が多い。その熱は、上述したように、シリコンダイ4,5を介して図1の上方向に伝達され、また脚部8bを介して上方向に運ばれる。これに加えて、マザーボート1の下面に他のヒートシンク18が取り付けられるとともに、上面から下面に貫通した熱伝達部材24が多数埋設されているから、セラミック基板2の熱(特にセラミック基板2とマザーボード1との接続部の熱)が下面側のヒートシンク18に伝達されて周囲の空気に放熱される。すなわち、セラミック基板2やそのマザーボード1に対する接続部が下面側のヒートシンク18を介して空冷される。したがって、その接続に用いられているハンダ3が低融点のものであっても接続不良などの不都合が生じることが回避される。
In the example shown in FIG. 1, the lowermost ceramic substrate 2 is larger than the upper silicon dies 4 and 5 and generates a larger amount of heat. As described above, the heat is transmitted upward in FIG. 1 through the silicon dies 4 and 5, and is carried upward through the
1…マザーボード、 2…セラミック基板、 3…ハンダ、 4,5…シリコンダイ、 6…バンプ、 7…熱伝達物質、 8…ベーパーチャンバー型熱拡散板、 8a…平板部、 8b…脚部、 9…熱伝達物質、 10…ウイック、 11…熱伝達物質、 12…ヒートシンク、 13…フランジ部、 14…締結ボルト、 15…スプリング、 16…ナット、 17…補強板、 18…他のヒートシンク、 19…熱伝達物質、 20…フランジ部、 21…取り付けビス、 22…ナット、 23…スプリング、 24…熱伝達部材(サーマルビア:Thermal Via)。 DESCRIPTION OF SYMBOLS 1 ... Mother board, 2 ... Ceramic substrate, 3 ... Solder, 4, 5 ... Silicon die, 6 ... Bump, 7 ... Heat transfer material, 8 ... Vapor chamber type thermal diffusion plate, 8a ... Flat plate part, 8b ... Leg part, 9 ... heat transfer material, 10 ... wick, 11 ... heat transfer material, 12 ... heat sink, 13 ... flange, 14 ... fastening bolt, 15 ... spring, 16 ... nut, 17 ... reinforcing plate, 18 ... other heat sink, 19 ... Heat transfer material, 20 ... flange portion, 21 ... mounting screw, 22 ... nut, 23 ... spring, 24 ... heat transfer member (thermal via).
Claims (3)
最上層の半導体の上に、加熱されて蒸発するとともに放熱して凝縮する作動流体が封入されたベーパーチャンバー型熱拡散板が前記最上層の半導体との間で熱授受するように配置され、その熱拡散板上にヒートシンクが設けられ、前記熱拡散板は、前記マザーボードの上面に配置された第1層の半導体の上面に向けて延びるとともにその第1層の半導体の上面に熱授受可能に接触させられた中空構造の脚部を備え、この脚部の内部を含む前記熱拡散板の内部に、液相の前記作動流体が浸透しかつ毛管力を発生するウィックが収容されていることを特徴とする半導体パッケージの複合冷却構造。 In a composite cooling structure of a semiconductor package configured by stacking a plurality of semiconductor layers on a motherboard,
A vapor chamber type heat diffusion plate in which a working fluid which is heated and evaporated and dissipates and condenses is disposed on the uppermost semiconductor so as to transfer heat to and from the uppermost semiconductor. A heat sink is provided on the heat diffusion plate, and the heat diffusion plate extends toward the upper surface of the first layer semiconductor disposed on the upper surface of the motherboard and contacts the upper surface of the first layer semiconductor so as to be able to transfer heat. A leg portion having a hollow structure, and a wick that allows the working fluid in a liquid phase to permeate and generate capillary force is accommodated in the heat diffusion plate including the inside of the leg portion. A combined cooling structure for semiconductor packages.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181041A JP5554444B1 (en) | 2013-09-02 | 2013-09-02 | Compound package cooling structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181041A JP5554444B1 (en) | 2013-09-02 | 2013-09-02 | Compound package cooling structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5554444B1 true JP5554444B1 (en) | 2014-07-23 |
JP2015050323A JP2015050323A (en) | 2015-03-16 |
Family
ID=51416853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013181041A Expired - Fee Related JP5554444B1 (en) | 2013-09-02 | 2013-09-02 | Compound package cooling structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5554444B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114510135A (en) * | 2022-02-16 | 2022-05-17 | 苏州生益兴热传科技有限公司 | Temperature-uniforming plate with good heat conduction and heat dissipation effects |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6905678B2 (en) * | 2017-03-27 | 2021-07-21 | 大日本印刷株式会社 | Vapor chamber, substrate for vapor chamber and metal sheet for vapor chamber |
CN116018678A (en) * | 2020-09-02 | 2023-04-25 | 株式会社钟化 | Heat conductive plate and semiconductor package having the same mounted thereon |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007300029A (en) * | 2006-05-02 | 2007-11-15 | Sony Corp | Semiconductor device, method of manufacturing the same, and circuit substrate device |
JP2009068827A (en) * | 2007-09-13 | 2009-04-02 | Tamkang Univ | Heat radiator |
WO2010050087A1 (en) * | 2008-10-31 | 2010-05-06 | パナソニック株式会社 | Layered semiconductor device and manufacturing method therefor |
JP2012089642A (en) * | 2010-10-19 | 2012-05-10 | Fujitsu Ltd | Electronic apparatus, semiconductor device, thermal interposer and method of manufacturing the same |
-
2013
- 2013-09-02 JP JP2013181041A patent/JP5554444B1/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007300029A (en) * | 2006-05-02 | 2007-11-15 | Sony Corp | Semiconductor device, method of manufacturing the same, and circuit substrate device |
JP2009068827A (en) * | 2007-09-13 | 2009-04-02 | Tamkang Univ | Heat radiator |
WO2010050087A1 (en) * | 2008-10-31 | 2010-05-06 | パナソニック株式会社 | Layered semiconductor device and manufacturing method therefor |
JP2012089642A (en) * | 2010-10-19 | 2012-05-10 | Fujitsu Ltd | Electronic apparatus, semiconductor device, thermal interposer and method of manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114510135A (en) * | 2022-02-16 | 2022-05-17 | 苏州生益兴热传科技有限公司 | Temperature-uniforming plate with good heat conduction and heat dissipation effects |
CN114510135B (en) * | 2022-02-16 | 2024-04-05 | 苏州生益兴热传科技有限公司 | Uniform temperature plate with good heat conduction and heat dissipation effects |
Also Published As
Publication number | Publication date |
---|---|
JP2015050323A (en) | 2015-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5626353B2 (en) | Semiconductor package, cooling mechanism, and semiconductor package manufacturing method | |
US9721868B2 (en) | Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate | |
US8558372B2 (en) | Semiconductor device | |
US8283773B2 (en) | Semiconductor device having anti-warping sheet | |
US8970029B2 (en) | Thermally enhanced heat spreader for flip chip packaging | |
US20110149537A1 (en) | Heat-radiating component and electronic component device | |
WO2010050087A1 (en) | Layered semiconductor device and manufacturing method therefor | |
JP4935220B2 (en) | Power module device | |
US11145566B2 (en) | Stacked silicon package assembly having thermal management | |
WO2013091441A1 (en) | Pop encapsulation structure | |
US11495519B2 (en) | Apparatus for thermal management of electronic components | |
JP5554444B1 (en) | Compound package cooling structure | |
JP5357706B2 (en) | Semiconductor mounting structure | |
JP2010251427A (en) | Semiconductor module | |
CN105938821B (en) | Thermally enhanced heat sink | |
JP2015018993A (en) | Electronic device | |
JP5485450B1 (en) | Heat spreader | |
JP2009076622A (en) | Heat sink and electronic apparatus using the same | |
JP2009117489A (en) | Semiconductor device package and mounting substrate | |
WO2022006002A1 (en) | Heat sink configuration for multi-chip module | |
US20230207422A1 (en) | Heat spreader for a semiconductor package | |
TWI729325B (en) | Heat dissipation unit | |
JP2014013849A (en) | Heat dissipation structure for electronic apparatus | |
WO2021177093A1 (en) | Heat-dissipating structure and electronic apparatus | |
KR101078746B1 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140418 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140418 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140528 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5554444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |