JP5542049B2 - マルチコア構造に基づくウエハー上の欠陥を検出するためのコンピューターに実装された方法、キャリア媒体、およびシステム - Google Patents

マルチコア構造に基づくウエハー上の欠陥を検出するためのコンピューターに実装された方法、キャリア媒体、およびシステム Download PDF

Info

Publication number
JP5542049B2
JP5542049B2 JP2010511423A JP2010511423A JP5542049B2 JP 5542049 B2 JP5542049 B2 JP 5542049B2 JP 2010511423 A JP2010511423 A JP 2010511423A JP 2010511423 A JP2010511423 A JP 2010511423A JP 5542049 B2 JP5542049 B2 JP 5542049B2
Authority
JP
Japan
Prior art keywords
cores
wafer
die
output
comparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010511423A
Other languages
English (en)
Other versions
JP2010529684A (ja
Inventor
チョン・レイ
マコーマック・ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2010529684A publication Critical patent/JP2010529684A/ja
Application granted granted Critical
Publication of JP5542049B2 publication Critical patent/JP5542049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)

Description

本発明は、一般に、マルチコア構造に基づくウエハー上の欠陥を検出するためのコンピューターに実装された方法、キャリア媒体、およびシステムに関する。一部の実施形態は、検査システムにより第1の複数コアに対して発生される出力を、検査システムにより第2の複数コアに対して発生される出力を比較することによるウエハー上の欠陥の検出に関する。複数コアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに、第1の複数コアとして形成される。
以下の記述および実施例は本項に含まれることにより先行技術として認められるものでは無い。
論理素子またはメモリ素子等の半導体素子の製造は、一般に、半導体ウエハーなどの基板を数多くの半導体製造プロセスを用いて処理し、半導体素子の多様な特徴および半導体素子の複数レベルを形成することを含む。例えば、リソグラフィーは、レチクルから半導体ウエハー上に配置されたレジストへパターンを転写することを含む半導体製造プロセスである。半導体製造プロセスのさらなる実施例としては、化学機械研磨、エッチング、成膜、イオン注入などが含まれるが、これに限定されるものではない。複数の半導体素子は単一の半導体ウエハー上に配列された形態で製造され、その後、個々の半導体素子に分離され得る。
ウエハー上の欠陥を検出し、生産プロセスの歩留まりをより高め、より高い利益を上げるために、半導体製造プロセスの最中の様々な段階で、検査プロセスが使用される。検査は、集積回路等の半導体素子の製造における常に重要な要素である。しかし、半導体素子の寸法が小さくなるとともに、より小さい欠陥が素子を不良にするので、仕様を満たす半導体素子を順調に製造するためには、検査はさらに一層重要なものとなる。例えば、半導体素子の寸法が小さくなると、比較的小さい欠陥でさえも半導体素子に好ましくない異常を引き起こし得るので、より小さいサイズの欠陥の検出が必要になる。
半導体ウエハーの検査のために、数多くの異なるタイプの検査ツールが開発されてきた。欠陥検査は現在、明視野(BF)イメージング、暗視野イメージング、および散乱法等の手法を用いて行われている。半導体ウエハーの検査のために用いられる検査ツールのタイプは、例えば、対象となる欠陥の特性、および検査されるウエハーの特性に基づき選択され得る。例えば、一部の検査ツールはパターン化されていない半導体ウエハー、またはパターン化された半導体ウエハーを検査するように設計されている。
処理される半導体ウエハーは通常ウエハーの上に形成されるフィーチャーのパターンを有するので、半導体産業では、パターン化されたウエハーの検査は、特に興味が持たれ、かつ重要である。プロセスツールを通って処理されるパターン化されていないウエハー、すなわち「モニターウエハー」の検査は、パターン化されたウエハー、すなわち「製品ウエハー」で発見され得る欠陥の数量およびタイプの目安として使用される場合があるが、モニターウエハー上で検出される欠陥は、パターン化されたウエハー上で同じプロセスツールで同じプロセスを行った後に検出される欠陥を必ずしも正確に反映しているとはいえない。従って、パターン化ウエハーの検査は、処理の最中、または処理の結果としてウエハー上に形成され得る欠陥を正確に検出するために重要である。従って、パターン化されたウエハー、すなわち製品ウエハーの検査は、モニターウエハーの検査よりも、プロセスおよびプロセスツールのより正確な監視および管理を提供し得る。
設計基準が小さくなるのに伴い、半導体製造プロセスは、プロセスの実行能力の限界により近づきながら実施されている場合がある。さらに、設計基準が小さくなるのに伴い、より小さい欠陥が素子の電気的なパラメータに影響を与える可能性があり、これにより、さらに厳密な検査が行われる。従って、設計基準が小さくなるのに伴い、検査により検出される潜在的に歩留まりに関連する欠陥の数は著しく増加し、検査により検出される虚偽欠陥の数も著しく増加する。従って、さらにより多くのウエハー上の欠陥が検出される可能性があり、すべての欠陥を除去するためにプロセスを修正することは、困難かつ高価なものになり得る。一部の場合には、最適化されたデータ収集パラメータおよび最適化されたプロセスパラメータを使用することにより、検査ツールで検出されるノイズおよび虚偽事象の数を減少することが可能である。加えて、検査結果に対して多様なフィルター手法を適用することにより、ノイズおよび虚偽事象の数を減少することが可能である。
プロセス変動は、検査精度の制限因子となるものとして長い間知られてきた。各プロセスは、ある程度の変動を示す。プロセス変動は、制御可能、または制御不可能のいずれかの可能性がある。制御可能な変動は、素子のスケーリングが特定の点に達すると、制御不可能になり得る。プロセス変動は、許容範囲内(仕様範囲内)、または許容範囲外(仕様範囲外)となる可能性がある。比較的小さい欠陥の検出には、「許容範囲内」および許容範囲外の両方の変動に起因するバックグラウンドノイズの抑制が必要である。特に、両方のタイプのプロセス変動に起因するバックグラウンドノイズは、検査結果中の欠陥の信号対雑音を低下させ、これは比較的小さい欠陥の検出を妨げる可能性があり、これにより検査精度が低下する。
従って、ウエハー全体にわたるプロセス変動からのノイズの抑制が可能な、ウエハー上の欠陥を検出するためのコンピューターに実装された方法、キャリア媒体、および/またはシステムを開発し、これにより特に比較的小さい欠陥の検査の精度を向上させることは有用である。
以下の、コンピューターに実装された方法、キャリア媒体、およびシステムの様々な実施形態の記述は、添付の請求項の内容をいかなる形でも制約するものとは解釈されない。
本発明の第1の形態は、ウエハー上の欠陥を検出するためにコンピューターに実装された方法であって、
光学検査システムにより生成された前記ウエハーについての出力を取得するステップと、前記ウエハー上にダイが形成され、前記ダイに複数のコアが形成されており、前記出力は前記光学検査システムからの光と検査対象の前記ウエハーとの間の相互作用の結果であることと、
第1の前記複数のコアについての前記出力を、第2の前記複数のコアについての前記出力と比較することによって前記ウエハー上の欠陥を検出するステップと、前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成されることと、を備え、
前記ダイにおける前記複数のコアの周期は、前記ダイに形成された繰り返しパターン化されたフィーチャーの周期よりも大きい、方法である。
上記方法において、各ダイの中において、複数のコアは互いに鏡面対称に配置されていてもよく、
前記方法は、さらに、
前記比較ステップの前に、前記第1の前記複数のコアと前記第2の前記複数のコアとの間の鏡面対称面を識別するステップと、前記比較ステップの前に、前記鏡面対称面に基づき前記第1の前記複数のコアと前記第2の前記複数のコアを互いに整列させるステップと、を含むものとしてもよい。
一実施形態は、ウエハー上の欠陥を検出するためのコンピューターに実装された方法に関する。この方法は、検査システムにより生成されたウエハーについての出力を取得するステップを含む。ダイはウエハー上に形成され、前記ダイには複数のコアが形成される。この方法は、第1の複数のコアについての出力を第2の複数のコアについての出力と比較することにより、ウエハー上の欠陥を検出するステップをも含む。第1の複数のコアおよび第2の複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成される。
一実施形態において、ダイにおける前記複数のコアは、ダイに形成された繰り返しパターン化されたフィーチャーの周期よりも周期を有する。別の実施形態において、第1の複数のコアおよび第2の複数のコアは、同じダイ上に互いに隣り合って位置する。さらなる実施形態において、第1の複数のコアおよび第2の複数のコアは、同じダイ上に互いに隣り合って位置しない。
一実施形態において、第1の複数のコアおよび第2の複数のコアは均質な複数コアである。別の実施形態において、比較ステップは、実質的に第1の複数のコアの全体と実質的に第2の複数のコアの全体とを比較するステップを含む。さらなる実施形態において、比較ステップは、複数のコアに形成されるパターン化されたフィーチャーの周期性および再現性に基づいては実行されない。
一実施形態において、比較ステップの結果は、欠陥が検出されたウエハーの層の下にあるウエハーの層上に形成されたパターン化されたフィーチャーと無関係である。別の実施形態において、ウエハー全体にわたるプロセス変化により生じた、比較ステップに起因するノイズは、複数コアの周期性により実質的に抑制される。さらなる実施形態において、ウエハー全体にわたる色変化により生じた、比較ステップに起因するノイズは、複数コアの周期性により実質的に抑制される。
一実施形態においては、第1の複数のコアおよび第2の複数のコアは、ウエハーの端部に隣接して位置するダイに形成される。そのような一施形態において、ウエハーの端部に隣接して位置するダイの一部のみがウエハー上に形成される。このような一実施形態においては、欠陥検出ステップは、ウエハーの端部に隣接して位置するダイの欠陥を検出するステップを含む。
一実施形態において、方法は、比較ステップの前に第1の複数のコアおよび第2の複数のコアについての出力のうちの一つの出力を回転するステップを含む。別の実施形態において、方法は、比較するステップの前に第1の複数のコアおよび第2の複数のコアについての出力のうちの一つの出力を平行移動するステップを含む。さらなる実施形態において、方法は、比較ステップの前に第1の複数コアおよび第2の複数コアについての出力のうちの一つの出力を回転しかつ平行移動するステップを含む。
一実施形態において、方法は、比較ステップの前に、複数のコアと実質的に同じ対称性を有するフィルター技法を使用して、出力をフィルタリングするステップを含む。別の実施形態において、方法は、比較ステップの前に、第1の複数のコアと第2の複数のコアとの間の鏡面対称面を識別するステップと、比較ステップの前に、当該鏡面対称面に基づき第1の複数のコアと第2の複数のコアを互いに整列させるステップと、を含む。
一実施形態において、出力はデジタル化されたウエハーのイメージを含む。別の実施形態において、比較ステップは、第1の複数のコアおよび第2の複数のコアについての出力の個々のピクセルを相互に比較するステップを含む。こうした一実施形態において、相互に比較される当該個々のピクセルは、第1の複数のコアと第2の複数のコアとの間の鏡面対称面に対して、対応する位置に配置される。さらなる実施形態において、検出ステップは、比較ステップの結果に対し閾値を適用するステップを含む。
上述の方法の各ステップは、以下に記述されるように実施されてもよい。さらに、上述の方法の各実施形態は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。さらに、上述の方法の各実施形態は、本明細書に記述される任意のシステムにより実施されてもよい。
別の実施形態は、ウエハー上の欠陥を検出するためにコンピューターに実装された方法を実施するための、コンピューターシステムで実行可能なプログラム命令を含むキャリア媒体に関する。コンピューターに実装された方法は、検査システムにより生成されたウエハーについての出力を取得するステップを含む。ダイはウエハー上に形成され、当該ダイに複数のコアが形成される。本方法は、第1の複数のコアについての出力を第2の複数のコアについての出力と比較することにより、ウエハー上の欠陥を検出するステップをも含む。第1の複数のコアおよび第2の複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成される。
上述のキャリア媒体は、本明細書に記述されるようにさらに構成されてもよい。コンピューターに実装される方法のステップは、さらに本明細書に記述されるように実施されてもよい。さらに、プログラム命令が実行可能であるコンピューターに実装される方法は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。
さらなる実施形態は、ウエハー上の欠陥を検出するように構成されたシステムに関する。システムは、ウエハーについての出力を生成するように構成された検査システムを含む。ダイはウエハー上に形成され、当該ダイに複数のコアが形成される。システムは、第1の複数のコアについての出力を第2の複数のコアについて出力と比較することにより、ウエハー上の欠陥を検出するように構成されたコンピューターシステムをも含む。第1の複数のコアおよび第2の複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成される。システムは、本明細書に記述されるように構成されてもよい。
本発明は、以下の適用例としても実現可能である。
[適用例1]
ウエハー上の欠陥を検出するためにコンピューターに実装された方法であって、
検査システムにより生成された前記ウエハーについての出力を取得するステップと、前記ウエハー上にダイが形成され、前記ダイに複数のコアが形成されていることと、
第1の前記複数のコアについての前記出力を、第2の前記複数のコアについての前記出力と比較することによって前記ウエハー上の欠陥を検出するステップと、前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成されることと、を備える方法。
[適用例2]
前記ダイにおける前記複数のコアの周期は、前記ダイに形成された繰り返しパターン化されたフィーチャーの周期よりも大きい、適用例1に記載の方法。
[適用例3]
前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ上に互いに隣り合って配置されている、適用例1に記載の方法。
[適用例4]
前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ上に互いに隣り合って配置されていない、適用例1に記載の方法。
[適用例5]
前記第1の前記複数のコアおよび前記第2の前記複数のコアは、均質な複数コアである、適用例1に記載の方法。
[適用例6]
前記比較ステップは、実質的に前記第1の前記複数のコアの全体と実質的に前記第2の前記複数のコアの全体とを比較するステップを含む、適用例1に記載の方法。
[適用例7]
前記比較ステップは、前記複数のコアに形成されるパターン化されたフィーチャーの周期性および繰り返し性に基づいては実行されない、適用例1に記載の方法。
[適用例8]
前記比較ステップの結果は、前記欠陥が検出された前記ウエハーの層の下方にある前記ウエハーの層上に形成されたパターン化されたフィーチャーと関連性を有しない、適用例1に記載の方法。
[適用例9]
前記ウエハー全体にわたるプロセス変化により生じた、前記比較ステップに起因するノイズは、前記複数のコアの周期性により実質的に抑制される、適用例1に記載の方法。
[適用例10]
前記ウエハー全体にわたる色変化により生じた、前記比較ステップに起因するノイズは、前記複数のコアの周期性により実質的に抑制される、適用例1に記載の方法。
[適用例11]
前記第1の前記複数のコアおよび前記第2の前記複数のコアは、前記ウエハーの端部に隣接してダイに形成され、前記ダイの一部のみが前記ウエハーの前記端部に隣接して前記ウエハー上に形成され、前記検出ステップは、前記ウエハーの前記端部に隣接して位置する前記ダイの前記欠陥を検出するステップを含む、適用例1に記載の方法。
[適用例12]
前記比較ステップの前に、前記第1の前記複数のコアおよび前記第2の前記複数のコアについての出力のうちの1つの前記出力を回転するステップをさらに含む、適用例1に記載の方法。
[適用例13]
前記比較ステップの前に、前記第1の前記複数のコアおよび前記第2の前記複数のコアについての出力のうちの1つの前記出力を平行移動するステップをさらに含む、適用例1に記載の方法。
[適用例14]
前記比較ステップの前に、前記第1の前記複数のコアおよび前記第2の前記複数のコアについての出力のうちの1つの前記出力を回転および平行移動するステップをさらに含む、適用例1に記載の方法。
[適用例15]
前記比較ステップの前に、前記複数のコアと実質的に同じ対称性を有するフィルター技法を使用して、前記出力をフィルタリングするステップをさらに含む、適用例1に記載の方法。
[適用例16]
前記比較ステップの前に、前記第1の前記複数のコアと前記第2の前記複数のコアとの間の鏡面対称面を識別するステップと、前記比較ステップの前に、前記鏡面対称面に基づき前記第1の前記複数のコアと前記第2の前記複数のコアを互いに整列させるステップと、をさらに含む、適用例1に記載の方法。
[適用例17]
前記出力は、デジタル化した前記ウエハーのイメージを含む、適用例1に記載の方法。
[適用例18]
前記比較ステップは、前記第1の前記複数のコアおよび前記第2の前記複数のコアについての前記出力の個々のピクセルを相互に比較するステップを含み、相互に比較される前記個々のピクセルは、前記第1の前記複数のコアと前記第2の前記複数のコアとの間の鏡面対称面に対して対応する位置に配置される、適用例1に記載の方法。
[適用例19]
前記検出ステップは、前記比較ステップの結果に対して閾値を適用するステップを含む、適用例1に記載の方法。
[適用例20]
ウエハー上の欠陥を検出するためにコンピューターに実装された方法を実施するために、コンピューターシステム上で実行可能なプログラム命令を含むキャリア媒体であって、前記コンピューターに実装された方法は、
検査システムにより生成された前記ウエハーについての出力を取得するステップと、前記ウエハー上にはダイが形成され、前記ダイには複数のコアが形成されていることと、
第1の前記複数のコアについての前記出力を、第2の前記複数のコアについての前記出力と比較することによって前記ウエハー上の欠陥を検出するステップと、前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成されることと、を備える媒体。
[適用例21]
ウエハー上の欠陥を検出するために構成されたシステムであって、
前記ウエハーについての出力を生成するように構成された検査システムと、前記ウエハー上にダイが形成され、前記ダイには複数のコア形成されていることと、
第1の前記複数のコアについての前記出力を、第2の前記複数のコアについての前記出力と比較することによって前記ウエハー上の欠陥を検出するコンピューターシステムと、前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成されていることと、を備えるシステム。
本発明の他の目的および利点は、以下の詳細な記述を読み、かつ添付された図面を参照することにより明らかになるであろう。
ウエハー上に形成された複数ダイ、および当該ダイ上に形成された複数コアのフロアプランの実施例の上面図を示す概略図である。 ウエハーに実施された銅化学機械研磨(CMP)プロセス後に当該ウエハー上に形成された、2つの隣接するダイの一実施例の光学的イメージである。 ウエハー上に形成された複数ダイ、当該ダイに形成された複数コア、および当該複数ダイの1つの中に位置するウエハーの端部の一実施例の上面図を示す概略図である。 異なる検査手法の位置付けを、検査の局所性と識別の困難度との関数として示した概略図である。 ウエハー上に形成された複数ダイおよび当該ダイ上に形成された複数コアのフロアプランの別の実施例の上面図を示す概略図である。 鏡面対称を有する複数コアの検査の一実施形態の上面図を示す概略図である。 1つ以上の本明細書に記述されたコンピューターに実装された方法を実施するためのコンピューターシステム上で実行可能なプログラム命令を含むキャリアメディアの一実施形態を示すブロック図である。 ウエハー上の欠陥を検出するように構成されたシステムを示す概略図である。
本発明は様々な改造と代替形状が可能であるが、図面により実施例を用いることによってその特定の実施形態が示され、本明細書中に詳細に記述される。ここに示される図面と詳細な記述は、発明を開示された特定の形式に制限することを意図したものではなく、逆に、添付された請求項により定義される本発明の精神と範囲に含まれる全ての改造、均等物、および代替物を網羅することを意図したものであることを理解されたい。
本明細書で使用される場合、用語「ウエハー」は一般的に半導体材料または非半導体材料から形成される基板を意味する。こうした半導体材料または非半導体材料の例としては、単結晶シリコン、ヒ化ガリウム、およびリン化インジウムが挙げられるが、これらに限定されない。これらの基板は半導体製造施設で一般的に見出され、および/または、処理され得る。ウエハー上には一つ以上の層を形成してもよい。例えば、このような層には、レジスト、誘電体材料、導電材料、および半導体材料などが含まれるが、これらに限定されない。当該技術分野において、多くの種類のこのような層が知られており、本明細書で用いられる場合、用語「ウエハー」は、そのような層のあらゆる種類をその上に形成するウエハーを包含することを意図している。
ウエハー上に形成された一つ以上の層は、パターン化されていても、パターン化されていなくてもよい。例えば、ウエハーは、各々が繰り返し可能なパターン化されたフィーチャーを有する複数のダイを含んでもよい。こうした材料の層の形成および処理は、最終的に完全な素子をもたらし得る。多くの異なる種類の素子がウエハー上に形成されてもよく、本明細書で用いられる場合、用語「ウエハー」は、当該技術分野で知られているあらゆる種類の素子をその上に製作するウエハーを包含することを意図している。
ここで図面に関しては、図は原寸に比例していないことに留意されたい。特に、要素の特徴を強調するために、図中の一部の要素の縮尺は大きく誇張されている。また、複数の図は同じ縮尺で描かれていないことに留意されたい。2つ以上の図に示される同様に構成され得る要素は、同じ参照番号を用いて示されている。
本明細書に記述されている実施形態は、一般的に、集積回路(IC)製造中に使用されるウエハー検査技術に関する。より具体的には、本明細書に記述される実施形態は、マルチコア構造を有するICチップを含むウエハー上の欠陥検査を目的とする。
半導体産業は、より低コストでより良い性能を達成するために、数十年にわたり素子のスケーリングを開発してきている。65nm技術ノードおよびそれ以上の技術において、従来の素子スケーリングは、デバイスリークのランナウエイ等の、本質的限界によって課された課題に直面している。前例の無い課題に適合するための、革新的なスケーリングが求められる。マルチコア構造は、電力消費を抑えたまま継続的な性能向上を可能にするために、広く利用されている。
ウエハー検査は、歩留まりの向上と管理のための重要点である。自動欠陥検出は、ウエハー上の一つのダイと同じウエハー上の別のダイを比較すること、または標準アレイ状に繰り返されたパターンを使用することにより達成されてきた。一般的にこれらの手法は、それぞれランダムモード(ダイ単位の)、およびアレイモードと呼ばれる。
本明細書に記述された実施形態は、マルチコア構造の急速な増加に動機付けられたものである。この実施形態は、マルチコア構造に基づくウエハー検査方法として使用されてもよい。一実施形態は、ウエハー上の欠陥を検出するためのコンピューターに実装された方法に関する。検出された欠陥は、本明細書に記述されるいずれかの欠陥、またはその他のいずれかの対象とされる欠陥を含む可能性があり、この欠陥は、検査対象となるウエハー、および/または検査前にウエハーに実施されるプロセスにより変わり得る。
本方法は、検査システムにより生成されたウエハーの出力を取得するステップを含む。一部の実施形態において、ウエハーの出力を取得するステップは、ウエハーに対する出力を生成する(例えば、ウエハーに対する生データを収集する)ステップを含む。出力は、本明細書にさらに記述される検査システムを使用して生成されてもよい。一実施形態において、検査システムは、暗視野検査システムを含む。このようにして、本明細書に記述された実施形態は、暗視野検査システムによって生成された出力を使用して実施することが可能である。暗視野検査システムは、パターン化されたウエハーの検査のために構成されてもよい。加えて、検査システムは、複数のチャネルを使用して出力を取得するように、構成されてもよく、これらのチャネルは、本明細書にさらに記述されるように構成されてもよい。検査システムは、明視野検査システムをも含んでもよく、または明視野検査システムを代替として含んでもよい。出力を生成するために使用される検査システムは、本明細書にさらに記述されるように構成されてもよい。
本明細書に記述される実施形態で使用される出力は、本明細書に記述される方法で使用可能な任意の適合する出力を含んでもよい。例えば、出力はイメージデータを含んでも良い。加えて、このステップで収集される出力は、ウエハーを検査するために使用される検査システムにより変化してもよい。さらに、この出力は、本明細書に記述されるいかなる出力を含んでもよい。
従って、ウエハーに対する出力を収集するステップは、ウエハーを検査するための検査システム(例えば、暗視野検査システム)を使用するステップを含んでもよい。しかし、コンピューターに実装された方法は、ウエハーを検査するステップを必ずしも含む必要はない。例えば、本明細書に記述されたコンピューターに実装された方法は、本明細書にさらに記述される出力をウエハーの検査に使用される検査システムから取得するステップを含んでも良い。こうした一実施例において、本明細書に記述されたコンピューターに実装された方法は、検査システムのプロセッサから出力を受信する、または検査システムが検査プロセスの出力を保管した記憶媒体(例えば、検査システム、製造工場データベース等に含まれる記憶媒体)から出力を読み出すことにより出力を取得してもよい。出力は、当該技術で既知のいずれかの適切なフォーマット(例えば、KLARFファイル、または他のいずれかの標準ファイルフォーマット)を有してもよい。
ダイはウエハー上に形成され、当該ダイに複数コアが形成される。例えば、マルチコア構造は2つ以上のプロセッサユニットを単一のダイ上に設置する。しかし、各々がそれ自体製品となり得るダイとは異なり、コアは個々では製品を構成しない。ダイに含まれるすべてのコアは、同じ機能を有するように設計される。コアは、いずれの層でもまた同じレイアウトを有する。フロアプランは、本明細書でさらに記述するように、アーキテクチャ設計により異なってもよい。
こうしたフロアプランの一実施例を図1に示す。特に、図1に示したフロアプランは、マルチコアアーキテクチャを有するチップのフロアプランの一実施例である。ダイ10はウエハー上に形成されている(図1には図示せず)。図1には3つのダイが示されているが、任意の適切な数のダイが、任意の適切な配置でウエハー上に形成されてもよいことを理解されたい。図1に示されるように、8個のコア12が1つの単一ダイ10に設置されている。しかし、各ダイは任意の適切な数のコアを含んでもよい。さらに、コアは、各ダイの中で任意の適切な配置を有してもよい。単純化のため、キャッシュメモリー等のダイに含まれ得る他のブロックは、図1には図示されず、これらは本明細書に開示される方法の実施に決して障害を課すことはないと見られている。
図1に示すように、パターンの繰り返しは、2つの異なるレベルで現れる。ウエハーレベルにおいて、ダイツーダイの繰り返しが存在する。従って、1つのウエハーはその上に複数の理論的に同一のダイ(例えば、同じ設計を有する複数のダイ)を形成してもよい。そのようにして、ダイツーダイ比較を使用して欠陥検出を実施することが可能である。ダイレベルにおいて、マルチコアアーキテクチャは、別の繰り返しを導入する。具体的には、ダイレベルでは、コアツーコアの繰り返しが存在する。加えて、各ダイの中の複数コアは、理論的に同一(例えば、同一の設計)である。2つの種類の繰り返しの顕著な違いは局所性である。コアツーコアの繰り返しは、さらにより局所的である。具体的には、ダイは個別のコアよりもずっと大きいので、ウエハーに対してダイはコアよりも局所性が少ない。
本方法は、第1の複数コアの出力を第2の複数コアの出力と比較することにより、ウエハー上の欠陥を検出するステップをも含む。第1の複数コアおよび第2の複数コアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成される。比較するステップは2つの複数コアの出力を比較するステップを含んでいるが、比較するステップは任意の数の複数コアを相互に比較するステップを含んでもよいことを理解されたい。さらに、単一のアービトレーション欠陥検出のために、各複数コアを、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成された他の複数コアのうちの任意の1つと比較してもよい。代替的に、2つまたは複数のアービトレーション欠陥検出のために、各複数コアを、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成された他の複数コアのうちの2つ以上と比較してもよい。出力を比較される複数のコアは、互いにウエハー上で比較的近くにあるコアであることが好ましい。例えば、上述のように、出力を比較されるコアは、同一のダイ上のコアのみを含むように選択されてもよく、これにより、ダイ間の距離は確実にダイの周期より小さくなる。しかし、一部の場合では、コアは異なるダイに形成され、ウエハー上でダイの周期より短い距離だけ離間していてもよい。こうした場合には、出力を比較されるコアは、異なるダイに形成されているが、ウエハー上でダイの周期より少ない距離だけ相互に離間しているコアであってもよい。ウエハー上の局所化された領域に形成された、出力を比較されるコアの選択は、本明細書にさらに記述されるように、比較の結果のノイズを減少するために有利であり、これは欠陥の検出の精度を向上するために有利である。比較するステップは、本明細書に記述されるようにさらに実施されてもよい。さらに、検出するステップは、本明細書に記述されるようにさらに実施されてもよい。さらに、検出するステップは、ウエハー上の2つ以上のダイ(例えば、ウエハー上に形成された、1つ、いくつか、またはすべてのダイ)に対して実施することができる。
上述のように、ダイに含まれるすべてのコアは、同じ機能を有するように設計される。このように、一実施形態において、出力が比較される第1の複数コアおよび第2の複数コアは、同質な複数コアである。例えば、第1の複数コアおよび第2の複数コアは、同一の設計を有するが、コアの方向、従ってウエハー上の設計は、本明細書にさらに記述されるように、同一であっても同一でなくてもよい。加えて、ウエハー上に形成されたすべてのダイにある、すべての複数コアは、同質な複数コアであってもよい。
一実施形態において、上述の比較するステップは、実質的に第1の複数コアの全体を実質的に第2の複数コアの全体と比較するステップを含む。例えば、上述のように、出力が比較される第1の複数コアおよび第2の複数コアは、均質な複数コアである。従って、複数コアの設計は、本質的に同一であってもよい。このようにして、複数コアの実質的に全体は、本明細書に記述されるように、これにより可能になる複数コアの実質的に全体における欠陥の検出と比較されてもよい。
一実施形態において、ウエハー全体にわたるプロセス変動により生じた、比較するステップに起因するノイズは、複数コアの周期性により実質的に抑制される。例えば、繰り返しの局所性は、その周期の寸法により数量的に表現することができる。戻って図1を参照すると、水平なx軸に沿って、コアツーコアの繰り返しは、Sの周期14を有し、一方ダイのピッチ16はS’である。コアツーコアの繰り返しはさらにより局所的であるという記載は、SはS’よりも数倍小さい、すなわち、S<<S’であるという事実を単純に反映する。業界の傾向は、世代ごとにチップ内のコアの数を2倍になるようになっている。さらにより多くのコアが1つのダイに設置されるのに伴い、コアツーコアの繰り返しとダイツーダイの繰り返しとの間の局所性における不均衡は、将来さらに大きくなることが予想される。コアツーコアの繰り返しの局所性を活用して、本明細書に記述されるように実行される欠陥検査は、プロセス変動に起因して生じるノイズを抑制するより大きな能力を達成することができる。図1にさらに示されるように、コアは縦軸であるy軸に沿って、周期18を有する。加えて、図1に示すコアはx−x鏡面対称である。具体的には、平面20の片側にあるコアは、平面20の反対側にあるコアと鏡面対称となる。
プロセス変動は、検査精度の制限因子となるものとして長い間知られてきた。各プロセスは、ある程度の変動を示す。プロセス変動は、制御可能、または制御不可能のいずれかの可能性がある。制御可能な変動は、素子のスケーリングが特定の点に達すると、制御不可能になり得る。プロセス変動は、許容範囲内(仕様範囲内)、または許容範囲外(仕様範囲外)となる可能性がある。比較的小さい欠陥の検出には、「許容範囲内」および許容範囲外の両方の変動に起因するバックグラウンドノイズの抑制が必要である。
一実施形態において、ウエハー全体にわたる色変動により生じた、比較するステップに起因するノイズは、複数コアの周期性により実質的に抑制される。例えば、欠陥検査においてそのプロセス変動の影響が幅広い注意を喚起する、プロセス変動の1つは、色変動と呼ばれるものである。化学機械研磨法(CMP)プロセスの後一般的にみられる、色変動の原因は、通常誘電体膜の不均一である。一般的に使用される膜厚測定技法として、分光偏光解析法(SE)、原子間力顕微鏡法(AFM)、および高解像プロファイリング(HRP)が挙げられる。SEはスポットサイズが比較的大きく、一般的に全体をマッピングするために使用される。AFMとHRMは空間分解能が比較的高く、微細なパターン構造を解像することができる。全厚変動は、SEにより測定される全体要素とAFMまたはHRPにより得られる局所要素との合計として判定することができる。例えば、任意の点における全酸化物損失は、一般的に、比較的開放的な領域の酸化物減少に対象となる点の酸化物エロージョンを加えたものとして定義される。ディッシングおよびエロージョンは、消耗品技術およびプロセス最適化により、最低限に抑えられるので、全酸化物損失は全体の変動が主となる可能性が高い。図2に示されているのは、銅CMPプロセスを行った後の、隣接する2つのダイ、22および24の光学的イメージである。図2に示した、銅CMPプロセス後の表面の光学的イメージは、比較的激しいダイ同士の間の色変動を示している。例えば、図2に示すように、ダイ同士の間の色変動は目立つが、一方ダイ内の色変動は目立たない。この色変動は、プロセス変動はダイ同士の間ではより大きくなる傾向があるという、一般的な所見を反映する。説得力のある説明によると、相違は所与の添加物によるものであり、変動の起源とは無関係である。コア単位の検査は、コアの繰り返しの局所性により、意図する対象と使用される基準とを大いに近接させることができるため、欠陥の検出を行う要素の全体的な変動の障害を実質的に減少する。ダイの中のコアの数が増えると、さらに大きい局所の不均衡が、コア単位の検査に、さらに大きいノイズ抑制能力、および欠陥検出精度を与えることが期待される。
コア単位の検査は、検査面積は同じであっても、部分ダイ検査とは異なる。部分ダイ検査において、比較は必ず異なるダイを参照して比較が行われ、近接するダイを参照する可能性もある。図1に示すように検査点と参照点との間の距離は、≧S’でなければならない。比較的大きい空間距離が、潜在的に大きいプロセス変動に変換され、これは潜在的な信号雑音比の劣化、従って検査精度の低下につながり得る。
一実施形態においては、出力が比較されるための第1の複数コアおよび第2の複数コアは、ウエハーの端部に隣接して位置するダイに形成される。そのような一施形態において、端部に隣接して位置するダイの一部のみがウエハー上に形成される。このような一実施形態においては、欠陥を検出するステップは、ウエハーの端部に隣接して位置するダイの欠陥を検出するステップを含む。例えば、改良された精度に加えて、コア単位の検査が、端部ダイの検査も同様に可能にする。ウエハーサイズを大きくする絶え間ない努力は、ウエハーの端部に隣接するダイの数をますます増やす。欠陥管理およびプロセス診断の見地からすると、端部ダイがウエハー上に完全に印刷されていてもいなくても、端部ダイに位置する欠陥に関する情報を利用可能とすることが望ましい。図3は、ダイ28にわたって印刷されると推定されるマルチコアを有するウエハー端部26を示す。図3に示すように、端部ダイは不完全である。言い換えれば、ウエハー(図3に図示せず)に形成された状態のダイ28は、コア34の全体ではなく、コア30および32の一部のみしか含まない。対照的に、ダイ28に隣接して形成されるダイ36は完全であり、ダイ36はウエハー上に8つのコア38すべてを含む。従って、端部ダイは以前用いられた検査方法によっては検査不可能である。しかし、このダイにはまだ6つの完全なコアがある。すなわち、本明細書に開示されるコア単位の検査は、完全なコアを含む端部ダイの部分に対しても可能である。
コア単位の検査は、それ自体、選択、識別、および繰り返しパターンの利用において、アレイ単位の検査とは区別される。本明細書に記載された実施形態が基にしている観察は、ウエハー検査の観点からはすべての繰り返しパターンは等しく有用ではないことを示している。繰り返しパターンは2つのパラメータから特徴付けることが可能である。すなわち、その周期(A)およびパターンが繰り返される数(η)である。任意の特定のパターンに対して、2つのパラメータの積(ηA)は、この特定のパターンが検査に使用された場合に対象とすることが可能な(検査可能な)最大の面積を定義する。この積(ηA)のダイ面積に対する正規化は、結果として特定の繰り返しパターンが取り扱い可能な最大検査対象を定義する。ランダム検査は、A=ダイ面積およびη=ウエハー上のダイの数である場合、100%の対象面積を有する。潜在的な検査値に対する検査対象面積の重要性は、単純な場合を想定して理解することができる。ランダム欠陥限定歩留まりを考慮する。ランダム欠陥限定歩留まりは、Liandzbergの編集による「Microelectronics Manufacturing Diagnostics Handbook(マイクロエレクトロニクス生産診断ハンドブック)」と題する本に詳細に述べられており、同書は本明細書に完全に添付されている如く、参照することにより組み込まれる。ランダム欠陥による潜在的な歩留まり損失は、ポワソン分布に従い、試験対象となる面積の減少により対数的に低下し、これは検査の影響による潜在的な歩留まりは、検査対象面積の減少により急激に低下することを示唆する。十分な検査対象面積を提供しない限り、検査は無意味である。現代のICチップでは繰り返しパターンが多く見られるが、検査対象面積の要求により、多くのパターンが、検査目的に対して実用的に有用であることから除外する。従って、候補は、適切な検査対象面積を提供する繰り返しパターンから選択されなければならない。
アレイモード検査は、図4に模式的に示すように、記憶装置等の、比較的小さく、しかし高度に繰り返し可能な繰り返しパターンに大幅に制限されてきた。具体的には、図4は、異なる検査方法をx軸に沿ったηとy軸に沿ったAの関数として位置付けして示す。図4に示すように、ηが減少するのに伴い、検査に適した繰り返しパターンの識別の困難が増加する。さらに、Aが減少するのに伴い、検査に適した繰り返しパターンの局所性は増加する。図4に示したグレースケールは、異なる検査方法による、対象の可能性を表す。メモリーは一般的に、シリコンの有意な部分を使用し、従って適切な対象範囲を提供する。さらに、メモリーアレイによる繰り返しパターンは識別が容易である。しかしながら、繰り返しパターンの識別は自明ではない。例えば、下の層もまた現在の層の検査中の画像形成に関与する場合があるので、下の層が現在の層と同じ周期を有することを確認しなければならないため、繰り返しパターンの識別は困難であり得る。従って、アレイタイプの検査は、ウエハー上で互いに比較的近くに位置する繰り返しパターンに対する出力の比較を含む場合があり、従って、ダイツーダイ単位比較によるプロセス変動により生じるノイズの影響を受けない場合があり、比較ステップの結果として下のパターンがノイズに影響しないように、出力を比較される繰り返しパターンの選択は、下のパターンに基づかなければならない。
従って、コア単位の構造とは異なり、検査される各コアの下に形成されたパターン化されたフィーチャーは、理論的に同一(すなわち設計が同一)であり、メモリータイプの構造の繰り返しパターンで形成されたパターン化されたフィーチャーは同一ではない可能性があり、従って比較できる繰り返しパターンは識別可能であるように決定しなければならない。従って、一実施形態において、比較するステップの結果は、欠陥が検出されたウエハーの層の下にあるウエハーの層上に形成されたパターン化されたフィーチャーと無関係である。例えば、マルチコア構造は、詳細な(多層)レイアウトを参照する必要なしに、繰り返しパターンを識別する機会を提供する。具体的には、ダイの各複数コアの下にある層上に形成されるパターンは、一般的に同じである。従って、本明細書に記載された方法で検査されることができる複数コアの部分は、一般的にその下にあるパターンに制限されず、下にあるパターンは比較ステップの結果としてノイズに影響することはない。
さらに、当該複数コアは、ダイに形成された繰り返しパターン化されたフィーチャーの周期よりも大きいダイの周期を有する。このようにして、コア単位の検査は、図4に図式的に示すようにアレイモードが常套的であるように、特徴的にはメモリー構造とは反対で、比較的周期の程度が大きく、しかし繰り返しの数が比較的小さい繰り返しパターンを使用する。言い換えれば、ウエハー上に形成された複数コアは、理論的に同一であり、かつ繰り返しであるが、従来の方法では繰り返しではない。
一実施形態において、本明細書に記載された比較するステップは、複数コアに形成されるパターン化されたフィーチャーの周期性および再現性に基づき行われない。例えば、上述のように、比較するステップは、実質的に第1の複数コアの全体を実質的に第2の複数コアの全体と比較するステップを含む。このようにして、比較するステップは、複数コアのパターン化されたフィーチャーの周期および繰り返しに関わらずに実施されてもよい。実際に繰り返しの数が少ないので、コア単位の検査の実施のためにこの利用は重要である。よって、どのようにパターンが繰り返されるかにかかわらず、繰り返しを使用できるようにすることが望ましい。従って、本明細書に記載された実施形態の別の態様は、パターンの繰り返しの利用を強化する方法を提供することである。
一実施形態において、出力を比較される第1の複数コアおよび第2の複数コアは、同じダイ上に互いに隣り合って位置しない。別の実施形態において、方法は、比較するステップの前に第1の複数コアおよび第2の複数コアのうちの一つの出力を回転するステップを含む。追加的な実施形態において、方法は、比較するステップの前に第1の複数コアおよび第2の複数コアのうちの一つの出力を平行移動するステップを含む。例えば、ダイ内での繰り返しは2つの基本的な形態を取る可能性があり、これらは、平行移動的および回転的である。図5はマルチコア構造を持つダイのフロアプランの別の例を図示する。具体的には、図5は鏡面対称なマルチコア構造のチップフロアプランを示す。図5に示すように、ダイ40はコア42を含むウエハー(図5には示されていない)上に形成されている。図5では1つの特定の配置において3つのダイが示されているが、任意の適切な数のダイが、任意の適切な配置でウエハー上に形成されてもよいことを理解されたい。さらに、図5では1つの特定の配置において各ダイに8つのコアが示されているが、任意の適切な数のコアが、任意の適切な配置でダイ上に形成されてもよいことを理解されたい。図5にさらに示されているように、コアの周期44はSであり、ダイの周期46はS’である。
平行移動的繰り返しは、水平(x)軸に沿って、0と2との間のように、2Sの周期で認識することができる。この繰り返しは、S’の周期を有するダイツーダイの繰り返しと重ね合わされる。一方、回転的な繰り返しは、コア0とコア1の間の鏡面y−y、コア0とコア4の間の鏡面x―x等のように、隣接するコアの間に仮想的な鏡面48および50を位置させることにより認識される(図1のフロアプランは、x−x鏡面対称をも有する)。
一実施形態において、方法は、比較するステップの前に第1の複数コアおよび第2の複数コアのうちの一つの出力を回転および平行移動するステップを含む。例えば、回転と平行移動の組み合わせによる派生的な繰り返しが可能である。例えば、仮想的な回転軸が紙面に対して垂直に置かれると仮定すると、時計方向への180°の回転に、x軸に沿ってS,y軸に沿ってL1の平行移動的な移動(図5における平行移動的な移動52であり、コアのy方向の寸法54とは異なる)を加えた組み合わせ操作はコアをコア5の位置に繰り返させる。鏡面x−xおよび鏡面y−yに沿った連続的な鏡面操作によって、同じ繰り返しを達成することができる。
マルチコア構造は鏡面対称の様態でコアの組み合わせに用いられ、結果として得られるフロアプランは回路効率が余剰を削減し良好な状態となる可能性を有する。パターンがどのように繰り返されるかに関わらずコア単位の検査を適用するため、検査性能に鏡面対称を対応させることが望ましい。鏡面対称性能が使用できず、かつ不要なダイ単位またはアレイモードの検査と異なり、コア単位の検査の応用はこの能力が無ければ制限される場合がある。特に、複数コアの内の1つを回転および/または平行移動することにより、複数コアの出力は別の複数コアと比較することが可能であり、欠陥検出のために比較することができる複数コアの組み合わせが増加し、これにより検査および欠陥が見つかる可能性のある領域の柔軟性が高まる。
一実施形態において、出力はウエハーのデジタル化されたイメージを含む。別の実施形態において、比較するステップは、第1の複数コアおよび第2の複数コアの出力の個々のピクセルを相互に比較するステップを含む。こうした一実施形態において、相互に比較される当該個々のピクセルは、第1の複数コアと第2の複数コアとの間の鏡面対称面に関し、対応する位置に配置される。図6は、コア56および58の鏡面対称による検査の模式的な例を示す。本明細書に記載された本実施形態に従い、鏡面対称な2つのデジタル化されたイメージの比較を、以下のように実施することができる。コアのイメージはM×Nのマトリックスにデジタル化されるものと仮定する。図6を参照すると、
となり、式中、ピクセルサイズは、M=整数、N=整数となるように選択される。一実施形態において、第1の複数コアおよび第2の複数コアは、同じダイ上に互いに隣り合って位置する。例えば、m番目の行、60が、コア0とコア1のように、2つの隣り合うコアを包含する場合、m番目の行にある対応する2Nピクセルの各ピクセル内の情報内容が生成され、かつ保管される。鏡面y−yに関する鏡面対称は、最初のピクセルとピクセル2N、二番目のピクセルとピクセル2N−1等々、そして最後にピクセルNとピクセルN+1の等価性を要求する。一般的に、コア0にあるn番目のピクセル62は、コア1にあるピクセル2N−n+1(図6でピクセル64として示される)と同じであるべきである。(m,n)を対応するピクセルの情報内容とする。下記のように、画像減算を考慮する。
式中m=1・・・,Mとする。画像減算の後、結果はM×Nのマトリックスとなる。一実施形態において、欠陥を検出するステップは、比較するステップの結果に対し閾値を適用するステップを含む。例えば、異常な、または欠陥の可能性がある不良品候補は、結果として得られるピクセルの強度がある閾値を越える場合に識別される。すなわち、式(2)は鏡面対称なコアに対するウエハー検査の方法を提供する。式(2)は、鏡面がピクセルNとピクセルN+1を分離していることが既知であり、かつ鏡面対称なコアが互いに隣接しているという仮定に基づいている。鏡面対称の面が未知の場合、本明細書のさらに下記の方法により鏡面を決定することができる。
一実施形態において、方法は、比較するステップの前に、複数コアと実質的に同じ対称性を有するフィルター技法を使用して、出力をフィルタリングするステップを含む。例えば、回転的に対称な2つの複数コアの出力を、本明細書に記載するように互いに比較する場合、こうした回転的な対称に対処するためにフィルタリングを実行してもよい。このようにして、2Dコンボリューション等の広く使われているフィルター技法が、特定の状況のもとで適用可能である。3×3フィルタリングマトリックスを考える。簡単のため、中央対称とする。
このフィルターを対象とするコアおよび基準コアの対応するピクセルの列に適用すると、それぞれ、
となる。内積を調べると、下記の式に到達する。
従って、鏡面対称となるためには下記の式が必要となる。
式(5)は、中央対称のフィルタリングマトリックスの適用は、結果として得られる減算画像にいかなる歪みも導入しないことを実証している。フィルタリングマトリックスが鏡面対称である限り、このことは、一般的に拡張することができる。本明細書に記載される実施形態で実行され得るフィルタリングは、ノイズのフィルタリングなどの任意の適切なフィルタリングを含み得る。
鏡面対称な繰り返しパターンの検査は、検査システムの設計および適用を考慮に入れる場合がある。例えば、検査システムのイルミネーションレーザービームは、斜めの入射に依存してウエハー上で楕円状の形状を仮定してもよく、レーザービームの輝度は直交軸に沿ったガウス分布に従ってもよい。分布が完全に対称的でない、または楕円の軸が鏡面の軸と完全に整列されていない場合、不均一な照明は、式(2)に基づいて行われた画像減算の後、相殺せずに強化する場合がある。この高かは、鏡面の軸と相対的なスキャン方向に関する比較するステップの結果の従属性を調査することによって確かめることができる。
一実施形態において、方法は、比較するステップの前に、第1の複数コアと第2の複数コアとの間の鏡面対称面を識別するステップと、比較するステップの前に、当該鏡面対称面に基づき第1の複数コアと第2の複数コアを互いに整列させるステップと、を含む。例えば、欠陥検査精度は、ある程度までイメージの整列の精度によって判断できる。整列のずれより小さい欠陥は、一般的に検出できないと考えられる。最良の整列を判断するためには、ウエハーの目標部分と基準部分が同時にスキャンされるシステムで使用される直線回帰などの数多くの方法がある。鏡面対称なパターンの検査のためには、鏡面の実質的に精密な決定による、整列のずれの最小化を実行してもよい。ピクセル化したイメージ中で鏡面を位置させるために、以下のステップを考慮する。戻って図6を参照すると、第1に1つのコア(目標と呼ぶ)の中で、M’×N’のサイズのピクセルの列66を選択し、これを固定する。鏡面対称な基準コア上で、同様なフィーチャーを有するこれに対する部分68を見出す。2つの分離されたイメージ部分の間の距離70(L*)を見積もる。第2に、異なるイメージの正方形の合計を計算する。
式中(m,n)および(m*,2N*−n+1)はそれぞれ、目標イメージおよび基準イメージの対応するピクセルの情報内容を示す。m*およびN*の定義は、2つのイメージ部分の間の移動を示している。
可能性がある移動ごとに対して、式(7)が最小になる点を見出すまで、見積もられた位置の近傍で計算を繰り返す。第3に、N=N*とし、式中N*は、式(7)が最小となるときの数とする。そのとき、鏡面は、固定点からNピクセル離れた位置である。この手順は、図5の仮想鏡面x−xのように、鏡面対称な2つのコアが互いに隣接していない場合でさえも適用できることに留意されたい。ピクセルサイズおよび見積もられた距離L*は、常にN*が整数(距離中のピクセルの数は偶数)となるように選択するのが好ましい。このようにすることにより、鏡面はピクセルの上ではなく、ピクセルの間を通る。明らかに、鏡面の位置を決定する精度はピクセルサイズに依存し、残余の整列ずれ誤差は、ピクセルサイズの減少により最小化することが可能である。
上述の方法の各実施形態は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。さらに、上述の方法の各実施形態は、本明細書に記述される任意のシステムにより実施されてもよい。
本明細書に記載されたすべての方法は、本方法の実施形態の1つ以上のステップの結果を記憶媒体に保管するステップを含んでもよい。当該結果は、本明細書に記載されたいかなる結果を含んでもよく、かつ当該技術で既知のいかなる様態で保管されてもよい。本記憶媒体は、本明細書に記載されたいかなる記憶媒体、または当該技術で既知の他のいかなる適切な記憶媒体を含んでもよい。結果が保管された後、当該結果は記憶媒体内でアクセスすること、および本明細書に記載された任意の方法またはシステムの実施形態により使用すること、ユーザーに対して表示するためにフォーマットされること、別のソフトウエアモジュール、方法、またはシステムで使用すること、等々が可能である。例えば、本方法が欠陥を検出した後、本方法は欠陥に関する情報をユーザーに表示するステップを含んでもよい。さらに、結果は「永久的に」、「半永久的に」、一時的に、またはある期間にわたり保管されてもよい。例えば、記憶媒体はランダムアクセスメモリー(RAM)であってもよく、結果は記憶媒体内に永久的に保持されなくてもよい。
さらなる実施形態は、ウエハー上の欠陥を検出するためにコンピューターに実装された方法を実施するための、コンピューターシステムで実行可能なプログラム命令を含むキャリア媒体に関する。そのような一実施形態を図7に示す。具体的には、図7に示すように、キャリアメディア72は、コンピューターシステム76上で実行可能なプログラム命令74を含む。
コンピューターに実装された方法は、検査システムにより生成されたウエハーの出力を取得するステップを含む。ウエハーに対する出力の取得は、本明細書に記載されたように実施されてもよい。ダイはウエハー上に形成され、当該ダイに複数コアが形成される。ダイおよび複数コアは、本明細書に記載されたように設定されてもよい。本方法は、第1の複数コアの出力を第2の複数コアの出力と比較することにより、ウエハー上の欠陥を検出するステップをも含む。第1の複数コアおよび第2の複数コアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成される。欠陥の検出、および出力の比較は、本明細書に記載されたように実施されてもよい。プログラム命令が実行可能であるコンピューターに実装される方法は、本明細書に記述される他の任意のステップを含んでもよい。
本明細書に記載されるような、プログラム命令74を実装する方法は、キャリア媒体72上に送信または保管されてもよい。キャリア媒体は、電線、ケーブル、またはワイヤレス伝送リンクであってもよい。キャリア媒体はさらに、リードオンリーメモリー、ランダムアクセスメモリー、磁気ディスク、光ディスク、または磁気テープ等の記憶媒体であってもよい。
プログラム命令は、他の中でも、プロシージャーベースの技法、コンポーネントベースの技法、および/またはオブジェクト指向の技法を含む、様々な技法のいずれかにより実装されてもよい。例えば、プログラム命令は、要望によりAcrtiveX制御、C++オブジェクト、JavaBeans、Microsoft Foundation Classes(MFC)、または他の技術または方法論を使用して実装されてもよい。
コンピューターシステムは、パーソナルコンピューターシステム、イメージコンピューター、メインフレームコンピューターシステム、ワークステーション、ネットワークアプライアンス、インターネットアプライアンス、または他のデバイスを含む様々な形態を取ってもよい。一般的に「コンピューター」という用語は、メモリー媒体からの命令を実行する、1つ以上のプロセッサーを有するあらゆるデバイスを包含するように広範に定義されてもよい。コンピューターシステムは、当該技術において既知の、パラレルプロセッサー等の任意の適切なプロセッサーを含んでもよい。さらに、コンピューターシステムは、スタンドアロンまたはネットワークツールのいずれかの、高速プロセッシング、およびソフトウエアを有するコンピュータープラットフォームを含んでもよい。
別の実施形態は、ウエハー上の欠陥を検出するように構成されたシステムに関する。そのようなシステムの一実施形態を図8に示す。システムは、ウエハーに対する出力を生成するように構成された検査システムを含む。例えば、図8に示すように、検査システムは光源78を含む。光源78は、レーザー等の、当該技術において既知の任意の適切な光源を含んでもよい。光源78は、ウエハー80へ、任意の適切な傾斜した入射角を含んでもよい、傾斜した入射角で光を向けるように構成される。ウエハーは、本明細書に記述されるように構成されてもよい。例えば、ダイ(図8には図示されない)は、ウエハー80上に形成され、複数のコア(図8には図示されない)は、ダイに形成される。
検査システムはまた、光源78からウエハー80へ光を向けるように構成される1つ以上の光学構成要素(図示せず)を含んでもよい。本光学構成要素は、偏光角構成要素等の、しかしこれに限らない、当該技術において既知の任意の適切な構成要素を含んでもよい。さらに、光源および/または1つ以上の光学的構成要素は、1つ以上の入射角(例えば、傾斜した入射角および/または実質的に垂直な入射角)でウエハーに光を向けるように構成されてもよい。
ウエハー80から拡散された光は、検査システムの複数のチャネルにより収集され検出される。例えば、ウエハー80から比較的垂直に近い角度で拡散された光は、レンズ82で収集される。レンズ82は、図8に示すように、屈折性光学構成要素を含んでもよい。さらに、レンズ82は1つ以上の屈折性光学構成要素および/または1つ以上の反射性光学構成要素を含んでもよい。レンズ82によって収集された光は検出器84に向けられてもよい。検出器84は、電荷結合素子(CCD)、または他の種類のイメージ検出器等の、当該技術において既知の任意の適切な検出器であってもよい。検出器84はウエハーに対する出力(例えば、ウエハーから拡散される光に対応する出力)を生成するように構成される。従って、レンズ82および検出器84は、検査システムの一チャネルを形成する。この検査システムのチャネルは、偏光構成要素等の、当該技術において既知の任意の他の適切な光学構成要素(図示せず)を含んでもよい。従って、検査システムによってウエハーに対して生成された出力は、検出器84によって生成された出力を含んでいてもよい。例えば、検査システムのプロセッサー(図示せず)は、検出器によってウエハーに対して生成された出力を取得するように構成されてもよい。
ウエハー80から異なる角度で拡散された光は、レンズ86により収集されてもよい。レンズ86は、上述されるように構成されてもよい。レンズ86により収集された光は、上述したように構成されてもよい検出器88に向けられてもよい。検出器88はまた、ウエハーに対する出力(例えば、ウエハーから拡散される光に対応する出力)を生成するように構成される。従って、レンズ86および検出器88は、検査システムの別のチャネルを形成してもよい。このチャネルもまた、上述の任意の他の光学構成要素を含んでもよい。一部の実施形態では、レンズ86は、ウエハーから、約20°から70°までの極角で拡散した光を収集するように構成されてもよい。さらに、レンズ86は、ウエハーから拡散した光を約360°の方位角で収集するように構成された、反射的光学構成要素(図示せず)として構成されてもよい。従って、検査システムによってウエハーに対して生成された出力は、検出器88によって生成された出力を含んでいてもよい。
図8に示した検査システムは、1つ以上のチャネルを含んでいてもよい。例えば、検査システムは、サイドチャネルとして構成される、本明細書に記載されている任意の光学構成要素を含む追加のチャネル(図示せず)を含んでもよい。このような一実施例において、サイドチャネルは、入射面から拡散して出る光を収集し、かつ検出するように構成される(例えば、サイドチャネルは、平面の中心に位置する、当該入射平面に実質的に垂直なレンズ、およびレンズにより収集された光を検出するように構成された検出器を含んでもよい)。従って、検査システムによってウエハーに対して生成された出力は、サイドチャネルの検出器によって生成された出力を含んでいてもよい。
システムは、コンピューターシステム90をも含む。検出器によって生成された出力は、コンピューターシステム90に提供されてもよい。例えば、コンピューターシステムは各検出器に接続され(例えば、図8において点線で示される、当該技術で既知の任意の適切な伝送メディアを含む1つ以上の伝送媒体により)、コンピューターシステムが検出器によって生成された出力を受信してもよい。コンピューターシステムは、任意の適切な様態で各検出器に接続されてもよい。
本システムは、第1の複数コアの出力を第2の複数コアの出力と比較することにより、ウエハー上の欠陥を検出するように構成される。第1の複数コアおよび第2の複数コアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成される。欠陥を検出するために比較される出力は、検査システムの任意の1つ以上のチャネルにより取得される出力を含んでいてもよい。欠陥を検出するために比較される出力は、例えば、ウエハー上で検出される欠陥の種類(例えば、対象となる欠陥)によって異なってもよい。コンピューターシステムは、欠陥を検出し、かつ本明細書にさらに記述されるように、出力を比較するように構成されてもよい。
コンピューターシステムは、本明細書に記述された任意の方法の実施形態の、任意の他のステップを実行するように構成されてもよい。システムは、本明細書に記述されるようにさらに構成されてもよい。検査システムも、本明細書に記述されるようにさらに構成されてもよい。さらに、システムは、本明細書に記述されるようにさらに構成されてもよい。
図8は、本明細書に記載されたシステム実施形態に含まれる、検査システムの一構成を一般的に図示するために本明細書に提供されることに留意されたい。明らかに、本明細書に記載される検査システム構成は、商用検査システムを設計する時に通常行われるように、検査システムの特性を最適化するために変更されてもよい。さらに、本明細書に記載されるシステムは、KLA−Tencor社(米国カリフォルニア州サンノゼ)より市販されている、Puma9000および9100シリーズのツール等の既存の検査システムを使用して(例えば、既存の検査システムに本明細書に記載された機能性を追加することにより)実施される。一部のこのようなシステムに対し、本明細書に記載された方法は、システムの任意選択の機能性として提供される(例えば、システムの他の機能性に加えて)。代替的に、本明細書に記載されたシステムは、完全に新しいシステムを提供するために「最初から」設計してもよい。
一部の実施形態では、本明細書に記載された1つ以上のコンピューターに実装された方法を実施するために構成されたシステムは、上述したような検査システムを含んでもよい。しかしながら、本明細書に記載された1つ以上のコンピューターに実装された方法を実施するために構成されたシステムは、検査システムを含まなくてもよい。例えば、システムは、スタンドアローンツールとして構成された、1つ以上のプロセッサー、または1つ以上のコンピューターシステムを含んでもよい。このような一実施例において、システムは、本明細書に記載された1つ以上のコンピューターに実装された方法を実行するために具体的に設計された(そして任意選択で専用の)1つ以上の構成要素を含んでもよい。
本明細書の見地から当業者には、本発明の様々な態様の更なる変更と代替の実施態様は明らかであろう。例えば、マルチコア構造に基づくウエハー上の欠陥の検出のための、コンピューターに実装された方法、キャリア媒体、およびシステムが提供される。したがって、この記載は、説明的なものとのみと解釈され、かつ本発明を実施するための一般的方法を、当業者に教示する目的にある。本明細書に示され、かつ記載された本発明の形態は、現状で好ましい実施態様として解釈されるべきであることに理解されたい。本明細書に示され、記載された、構成要素および材料は置換されてもよく、部品とプロセスは順序を入れ替えられてもよく、本発明のいくつかの特徴は独立して活用されてもよく、本発明に記載された利点を理解した後、当業者には予想される全てのものは明らかであろう。下記の請求項に記載される本発明の思想と範囲から逸脱することなく、本明細書に記載される構成要素には変更を加えてもよい。

Claims (22)

  1. ウエハー上の欠陥を検出するためにコンピューターに実装された方法であって、
    光学検査システムにより生成された前記ウエハーについての出力を取得するステップと、前記ウエハー上にダイが形成され、前記ダイに複数のコアが形成されており、前記出力は前記光学検査システムからの光と検査対象の前記ウエハーとの間の相互作用の結果であることと、
    第1の前記複数のコアについての前記出力を、第2の前記複数のコアについての前記出力と比較することによって前記ウエハー上の欠陥を検出するステップと、前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成されることと、を備え、
    前記ダイにおける前記複数のコアの周期は、前記ダイに形成された繰り返しパターン化されたフィーチャーの周期よりも大きい、方法。
  2. 請求項1記載の方法であって、
    各ダイの中において、複数のコアは互いに鏡面対称に配置されており、
    前記方法は、さらに、
    前記比較ステップの前に、前記第1の前記複数のコアと前記第2の前記複数のコアとの間の鏡面対称面を識別するステップと、前記比較ステップの前に、前記鏡面対称面に基づき前記第1の前記複数のコアと前記第2の前記複数のコアを互いに整列させるステップと、を含む、方法。
  3. 前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ上に互いに隣り合って配置されている、請求項1に記載の方法。
  4. 前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ上に互いに隣り合って配置されていない、請求項1に記載の方法。
  5. 前記第1の前記複数のコアおよび前記第2の前記複数のコアは、均質な複数コアである、請求項1に記載の方法。
  6. 前記比較ステップは、実質的に前記第1の前記複数のコアの全体と実質的に前記第2の前記複数のコアの全体とを比較するステップを含む、請求項1に記載の方法。
  7. 前記比較ステップは、前記複数のコアに形成されるパターン化されたフィーチャーの周期性および繰り返し性に基づいては実行されない、請求項1に記載の方法。
  8. 前記比較ステップの結果は、前記欠陥が検出された前記ウエハーの層の下方にある前記ウエハーの層上に形成されたパターン化されたフィーチャーと関連性を有しない、請求項1に記載の方法。
  9. 前記ウエハー全体にわたるプロセス変化により生じた、前記比較ステップに起因するノイズは、前記複数のコアの周期性により実質的に抑制される、請求項1に記載の方法。
  10. 前記ウエハー全体にわたる色変化により生じた、前記比較ステップに起因するノイズは、前記複数のコアの周期性により実質的に抑制される、請求項1に記載の方法。
  11. 前記第1の前記複数のコアおよび前記第2の前記複数のコアは、前記ウエハーの端部に隣接してダイに形成され、前記ダイの一部のみが前記ウエハーの前記端部に隣接して前記ウエハー上に形成され、前記検出ステップは、前記ウエハーの前記端部に隣接して位置する前記ダイの前記欠陥を検出するステップを含む、請求項1に記載の方法。
  12. 前記比較ステップの前に、前記第1の前記複数のコアおよび前記第2の前記複数のコアについての出力のうちの1つの前記出力を回転するステップをさらに含む、請求項1に記載の方法。
  13. 前記比較ステップの前に、前記第1の前記複数のコアおよび前記第2の前記複数のコアについての出力のうちの1つの前記出力を平行移動するステップをさらに含む、請求項1に記載の方法。
  14. 前記比較ステップの前に、前記第1の前記複数のコアおよび前記第2の前記複数のコアについての出力のうちの1つの前記出力を回転および平行移動するステップをさらに含む、請求項1に記載の方法。
  15. 前記比較ステップの前に、前記複数のコアと実質的に同じ対称性を有するフィルター技法を使用して、前記出力をフィルタリングするステップをさらに含む、請求項1に記載の方法。
  16. 前記出力は、デジタル化した前記ウエハーのイメージを含む、請求項1に記載の方法。
  17. 前記比較ステップは、前記第1の前記複数のコアおよび前記第2の前記複数のコアについての前記出力の個々のピクセルを相互に比較するステップを含み、相互に比較される前記個々のピクセルは、前記第1の前記複数のコアと前記第2の前記複数のコアとの間の鏡面対称面に対して対応する位置に配置される、請求項1に記載の方法。
  18. 前記検出ステップは、前記比較ステップの結果に対して閾値を適用するステップを含む、請求項1に記載の方法。
  19. ウエハー上の欠陥を検出するためにコンピューターに実装された方法を実施するために、コンピューターシステム上で実行可能なプログラム命令を含むキャリア媒体であって、前記コンピューターに実装された方法は、
    光学検査システムにより生成された前記ウエハーについての出力を取得するステップと、前記ウエハー上にはダイが形成され、前記ダイには複数のコアが形成されており、前記出力は前記光学検査システムからの光と検査対象の前記ウエハーとの間の相互作用の結果であることと、
    第1の前記複数のコアについての前記出力を、第2の前記複数のコアについての前記出力と比較することによって前記ウエハー上の欠陥を検出するステップと、前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成されることと、を備え、
    前記ダイにおける前記複数のコアの周期は、前記ダイに形成された繰り返しパターン化されたフィーチャーの周期よりも大きい、キャリア媒体。
  20. 請求項19記載のキャリア媒体であって、
    各ダイの中において、複数のコアは互いに鏡面対称に配置されており、
    前記方法は、さらに、
    前記比較ステップの前に、前記第1の前記複数のコアと前記第2の前記複数のコアとの間の鏡面対称面を識別するステップと、前記比較ステップの前に、前記鏡面対称面に基づき前記第1の前記複数のコアと前記第2の前記複数のコアを互いに整列させるステップと、を含む、キャリア媒体。
  21. ウエハー上の欠陥を検出するために構成されたシステムであって、
    前記ウエハーについての出力を生成するように構成された光学検査システムと、前記ウエハー上にダイが形成され、前記ダイには複数のコア形成されており、前記出力は前記光学検査システムからの光と検査対象の前記ウエハーとの間の相互作用の結果であることと、
    第1の前記複数のコアについての前記出力を、第2の前記複数のコアについての前記出力と比較することによって前記ウエハー上の欠陥を検出するコンピューターシステムと、前記第1の前記複数のコアおよび前記第2の前記複数のコアは、同一のダイ、異なるダイ、または同一のダイおよび異なるダイに形成されていることと、を備え、
    前記ダイにおける前記複数のコアの周期は、前記ダイに形成された繰り返しパターン化されたフィーチャーの周期よりも大きい、システム。
  22. 請求項21記載のシステムであって、
    各ダイの中において、複数のコアは互いに鏡面対称に配置されており、
    前記コンピュータシステムは、
    前記比較の前に、前記第1の前記複数のコアと前記第2の前記複数のコアとの間の鏡面対称面を識別し、前記比較の前に、前記鏡面対称面に基づき前記第1の前記複数のコアと前記第2の前記複数のコアを互いに整列させる、システム。
JP2010511423A 2007-06-07 2008-06-09 マルチコア構造に基づくウエハー上の欠陥を検出するためのコンピューターに実装された方法、キャリア媒体、およびシステム Active JP5542049B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/759,580 US7474967B2 (en) 2007-06-07 2007-06-07 Computer-implemented methods, carrier media, and systems for detecting defects on a wafer based on multi-core architecture
US11/759,580 2007-06-07
PCT/US2008/066334 WO2008154497A2 (en) 2007-06-07 2008-06-09 Computer-implemented methods, carrier media, and systems for detecting defects on a wafer based on multi-core architecture

Publications (2)

Publication Number Publication Date
JP2010529684A JP2010529684A (ja) 2010-08-26
JP5542049B2 true JP5542049B2 (ja) 2014-07-09

Family

ID=40096647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511423A Active JP5542049B2 (ja) 2007-06-07 2008-06-09 マルチコア構造に基づくウエハー上の欠陥を検出するためのコンピューターに実装された方法、キャリア媒体、およびシステム

Country Status (3)

Country Link
US (1) US7474967B2 (ja)
JP (1) JP5542049B2 (ja)
WO (1) WO2008154497A2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881965B2 (en) 2008-10-02 2011-02-01 ecoATM, Inc. Secondary market and vending system for devices
US10853873B2 (en) 2008-10-02 2020-12-01 Ecoatm, Llc Kiosks for evaluating and purchasing used electronic devices and related technology
CA2739633C (en) 2008-10-02 2016-06-21 Mark Bowles Secondary market and vending system for devices
US11010841B2 (en) 2008-10-02 2021-05-18 Ecoatm, Llc Kiosk for recycling electronic devices
US20110153984A1 (en) * 2009-12-21 2011-06-23 Andrew Wolfe Dynamic voltage change for multi-core processing
US8415813B2 (en) * 2011-06-15 2013-04-09 Truesense Imaging, Inc. Identification of dies on a semiconductor wafer
US10401411B2 (en) 2014-09-29 2019-09-03 Ecoatm, Llc Maintaining sets of cable components used for wired analysis, charging, or other interaction with portable electronic devices
US10438174B2 (en) 2014-10-02 2019-10-08 Ecoatm, Llc Application for device evaluation and other processes associated with device recycling
EP3201846B1 (en) 2014-10-02 2024-07-03 ecoATM, LLC Wireless-enabled kiosk for recycling consumer devices
US10445708B2 (en) 2014-10-03 2019-10-15 Ecoatm, Llc System for electrically testing mobile devices at a consumer-operated kiosk, and associated devices and methods
US10417615B2 (en) 2014-10-31 2019-09-17 Ecoatm, Llc Systems and methods for recycling consumer electronic devices
WO2016069742A1 (en) 2014-10-31 2016-05-06 ecoATM, Inc. Methods and systems for facilitating processes associated with insurance services and/or other services for electronic devices
CA2967021C (en) 2014-11-06 2024-03-12 ecoATM, Inc. Methods and systems for evaluating and recycling electronic devices
US11080672B2 (en) 2014-12-12 2021-08-03 Ecoatm, Llc Systems and methods for recycling consumer electronic devices
US10151706B1 (en) 2016-04-07 2018-12-11 Kla-Tencor Corp. Inspection for specimens with extensive die to die process variation
US10127647B2 (en) 2016-04-15 2018-11-13 Ecoatm, Llc Methods and systems for detecting cracks in electronic devices
WO2017192496A1 (en) * 2016-05-06 2017-11-09 ecoATM, Inc. Methods and systems for detecting damage in edge regions of mobile electronic devices
WO2017203554A1 (ja) 2016-05-23 2017-11-30 株式会社日立ハイテクノロジーズ 検査用情報生成装置、検査用情報生成方法、及び欠陥検査装置
US9885672B2 (en) 2016-06-08 2018-02-06 ecoATM, Inc. Methods and systems for detecting screen covers on electronic devices
US10269110B2 (en) 2016-06-28 2019-04-23 Ecoatm, Llc Methods and systems for detecting cracks in illuminated electronic device screens
US10424059B2 (en) * 2017-09-11 2019-09-24 International Business Machines Corporation Quality evaluation
US10290354B1 (en) * 2017-10-31 2019-05-14 Sandisk Technologies Llc Partial memory die
US11989710B2 (en) 2018-12-19 2024-05-21 Ecoatm, Llc Systems and methods for vending and/or purchasing mobile phones and other electronic devices
CA3129917A1 (en) 2019-02-12 2020-08-20 Ecoatm, Llc Connector carrier for electronic device kiosk
WO2020167846A1 (en) 2019-02-12 2020-08-20 Ecoatm, Llc Kiosk for evaluating and purchasing used electronic devices
KR20210127199A (ko) 2019-02-18 2021-10-21 에코에이티엠, 엘엘씨 전자 디바이스의 신경망 기반의 물리적 상태 평가, 및 관련된 시스템 및 방법
US11922467B2 (en) 2020-08-17 2024-03-05 ecoATM, Inc. Evaluating an electronic device using optical character recognition

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247203A (en) * 1978-04-03 1981-01-27 Kla Instrument Corporation Automatic photomask inspection system and apparatus
US4805123B1 (en) * 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems
JPS6418240A (en) * 1987-07-13 1989-01-23 Nec Corp Wiring system for integrated circuit
US4845558A (en) * 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
US5383018A (en) * 1992-12-28 1995-01-17 National Semiconductor Corporation Apparatus and method for calibration of patterned wafer scanners
US5825482A (en) * 1995-09-29 1998-10-20 Kla-Tencor Corporation Surface inspection system with misregistration error correction and adaptive illumination
US5732209A (en) * 1995-11-29 1998-03-24 Exponential Technology, Inc. Self-testing multi-processor die with internal compare points
JP2000223577A (ja) * 1999-02-03 2000-08-11 Hitachi Ltd データ記録媒体及び半導体集積回路
US20030005380A1 (en) * 2001-06-29 2003-01-02 Nguyen Hang T. Method and apparatus for testing multi-core processors
US7068363B2 (en) * 2003-06-06 2006-06-27 Kla-Tencor Technologies Corp. Systems for inspection of patterned or unpatterned wafers and other specimen
JP2005309867A (ja) * 2004-04-22 2005-11-04 Fujitsu Ltd マルチコア・プロセサ試験方法
JP4359186B2 (ja) * 2004-05-25 2009-11-04 株式会社日立製作所 データ処理装置、および、半導体装置
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
JP4336672B2 (ja) * 2005-09-26 2009-09-30 アドバンスド・マスク・インスペクション・テクノロジー株式会社 試料検査装置、試料検査方法及びプログラム
US7528944B2 (en) * 2006-05-22 2009-05-05 Kla-Tencor Technologies Corporation Methods and systems for detecting pinholes in a film formed on a wafer or for monitoring a thermal process tool
US7952184B2 (en) * 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems

Also Published As

Publication number Publication date
JP2010529684A (ja) 2010-08-26
US7474967B2 (en) 2009-01-06
WO2008154497A3 (en) 2009-11-26
US20080306701A1 (en) 2008-12-11
WO2008154497A2 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
JP5542049B2 (ja) マルチコア構造に基づくウエハー上の欠陥を検出するためのコンピューターに実装された方法、キャリア媒体、およびシステム
JP6182737B2 (ja) ウエハの特性決定のための方法とシステム
TWI668582B (zh) 用於判定由一檢查子系統在設計資料空間中產生之輸出之一位置的系統、方法及非暫時性電腦可讀媒體
JP3668215B2 (ja) パターン検査装置
US7570800B2 (en) Methods and systems for binning defects detected on a specimen
US7728965B2 (en) Systems and methods for inspecting an edge of a specimen
TWI618161B (zh) 使用設計資料於半導體晶圓上偵測重複缺陷之方法、系統及非暫時性電腦可讀媒體
US9201022B2 (en) Extraction of systematic defects
US7747062B2 (en) Methods, defect review tools, and systems for locating a defect in a defect review process
TWI669766B (zh) 將三維表現用於缺陷相關之應用
JP2019535143A (ja) 半導体ウェハ検査用三次元イメージング
JP5624326B2 (ja) ウェーハ上に形成されたアレイ領域のための検査領域のエッジを正確に識別する方法、及び、ウェーハ上に形成されたアレイ領域に検知された欠陥をビニングする方法
KR20170132841A (ko) 패터닝된 웨이퍼들 상의 결함들의 서브-픽셀 및 서브-해상도 로컬리제이션
US8755045B2 (en) Detecting method for forming semiconductor device
US8411264B2 (en) Method and apparatus for inspecting defects
JP2006003364A (ja) ウエハ検査方法及びシステム
JP2010151655A (ja) 欠陥検査方法及びその装置
JP5425593B2 (ja) Euvマスクの欠陥検査方法、euvマスクの製造方法、euvマスク検査装置、および、半導体装置の製造方法
JP4637642B2 (ja) パターン間の欠陥検査装置および方法
TW201941160A (zh) 設計輔助影像重建
CN113632136B (zh) 用于半导体应用的参考图像产生
KR102458392B1 (ko) 경사 조명을 통한 이전 층 장해 축소
CN109314067B (zh) 在逻辑及热点检验中使用z层上下文来改善灵敏度及抑制干扰的系统及方法
US10324046B1 (en) Methods and systems for monitoring a non-defect related characteristic of a patterned wafer
Yang Metrology and Inspection Equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140502

R150 Certificate of patent or registration of utility model

Ref document number: 5542049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250