JP5540289B2

JP5540289B2 - 熱電発電デバイスの製造方法

Info

Publication number: JP5540289B2
Application number: JP2011526789A
Authority: JP
Inventors: 創馬場; 宏司佐藤; 純明渡
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2009-08-13
Filing date: 2010-08-13
Publication date: 2014-07-02
Anticipated expiration: 2030-08-13
Also published as: WO2011019077A1; JPWO2011019077A1

Description

本発明は、例えば、３００℃以下の低温排熱であっても、家庭排熱でも効率良く、大きな発電量を得ることができる熱電発電デバイスに関するものであり、特に、ＡＤ法（エアロゾルデポジション法）により成膜されたｐｎ型の熱電発電デバイス及びその製造方法に関する。

従来、例えば、特許文献１〜６には、熱電発電デバイスが示されているが、これらは、単にフレキシブル基材を用いた曲面型モジュールの製造方法やその素子構造、フレキシブル基材の材質、熱電変換膜の膜厚方向の温度勾配を電気抵抗が大きな膜面内に変換する方法について示されているのみであって、最大発電量を得るための手段については示されていない。
また、特許文献７には、最大発電量を得るために外部負荷とのインピーダンス整合を考慮した熱電発電素子が示されているが、しかし、この文献では、ｐ型とｎ型の特性の違いを避けるために同一素子（ｐ型のみあるいはｎ型のみ）で実現させているだけである。同一素子（ｐ型のみあるいはｎ型のみ）で形成した場合には、ｐｎ型に比べて変換ロスが大きく、また、同一素子における技術は、本質的にｐｎ型で最大発電量を得ることに利用することはできない。
また、特許文献８、９には、最大発電量を得るためには外部負荷とのインピーダンス整合を考慮して、熱電発電素子と負荷の間に最大電力追尾制御装置（ＭＰＰＴ：ＭａｘｉｍｕｍＰｏｗｅｒＰｏｉｎｔＴｒａｃｋｉｎｇ）を別途設ける方法が示されているが、これらの文献では、熱源の温度変化や外部負荷の変動に伴うパワーロスを、制御技術によって回避するものであるから、ｐｎ型で最大発電量を得る本質的な解決手段を示したものではない。
また、特許文献１０には、ｐｎ型において、ｐ型とｎ型の特性の違いを避ける技術が示されているが、しかし、これはｐ型、ｎ型にそれぞれ異種金属電極を付けているだけであるから、ｐｎ型で最大発電量を得る本質的な解決手段を示したものではない。
また、特許文献１１には、ＡＤ法（エアロゾルデポジション法）を用いて製造した熱電発電デバイスが示されているが、これは従来法では焼結や成膜が難しい熱電材料であっても、ＡＤ法を用いれば熱電発電デバイスを作製することができることを示しただけにすぎない。

特開平１０−５１０３９号公報特開平９−５１１２５号公報特開２００４−１０４０４１号公報特開２００８−１８２１６０号公報特開２００６−１８６２５５号公報特開２００３−１３３６００号公報特開平３−６６１８２号公報特開２００８−２２６８８号公報特開２００７−５３７１号公報特開２００１−１３５８６８号公報特開２００７−２４６３２６号公報

ＡＤ法（エアロゾルデポジション法）は常温にてサブミクロン程度のセラミックス原料粒子を基材に亜音速程度の速度で衝突させて粒子破砕と固化を生じさせ（常温衝撃固化現象）、その繰返しによって数十μｍ以上の緻密なセラミックス厚膜（ＡＤ膜）を短時間で形成させるため、ＡＤ膜は数十ｎｍ以下の微結晶構造体であると同時に非常に多くの結晶粒界を有する。そのため、粒界によって熱伝導因子であるフォノンがバルクセラミックスの場合より多く散乱される。すなわち、フォノンの平均自由行程がバルクセラミックスの場合よりも短くなるため、結果的にバルクセラミックスよりも熱伝導率が極端に小さいセラミックス厚膜の形成が可能となり、ＡＤ法を熱電材料に適用すれば、熱伝導率の非常に小さな熱電発電素子が形成できる。
一例として、熱電発電デバイスの実用化の目安とされるエネルギー変換効率１０％以上を高温側（Ｔ_Ｈ）３００℃、低温側（Ｔ_Ｃ）２０℃の環境を提案するデバイスで実現する場合を考察する。
エネルギー変換効率ηは次式で表される。
η＝｛（Ｔ_Ｈ−Ｔ_Ｃ）／Ｔ_Ｈ｝×
［｛（１＋ＺＴ）^１／２−１｝／｛（１＋ＺＴ）^１／２＋Ｔ_Ｃ／Ｔ_Ｈ｝］＝１０％
ここで、Ｔ＝（Ｔ_Ｈ＋Ｔ_Ｃ）／２
すなわち、Ｔ_Ｈ＝３００℃、Ｔ_Ｃ＝２０℃の場合、上式を満たすためには無次元性能指数（ＺＴ）≧０．９３でなければならない。
よって、電子による熱伝導率（κ_Ｃ）とフォノンによる熱伝導率（κ_Ｐ）、導電率（σ）を用いると、ＺＴは次式で表される。
ＺＴ＝｛σＳ^２／（κ_Ｃ＋κ_Ｐ）｝×Ｔ＝Ｓ^２／（Ｌ＋κ_Ｐ／σＴ）≧０．９３
ここで、Ｌ＝２．４５×１０^−８Ｖ^２Ｋ^−２（ローレンツ数）
となる。仮に、ＢｉＴｅ系材料と同程度の熱電性能を有するセラミックス系熱電材料を考えた場合、｜Ｓ｜＝２００μＶ／Ｋ、σ＝１０^５Ｓ／ｍを代入すると、以下のような低い熱伝導率を実現させる必要がある。
３００℃における熱伝導率は、おおよそκ_Ｐ≦１．０６Ｗ／ｍＫ
２０℃における熱伝導率は、おおよそκ_Ｃ≦０．５４Ｗ／ｍＫ
一方、ＡＤ膜で形成した熱電材料膜の粒径を２０ｎｍ、バルクの熱電材料セラミックスの粒径を１００μｍと仮定すると、１ｍｍの範囲内でＡＤ膜は５００００回、バルクセラミックスは１０回の粒界によるフォノン散乱が生じる。フォノンによる熱伝導率（κ_Ｐ）は角振動数を持つフォノンの熱容量への寄与をｃ、フォノンの群速度をν_Ｐ、フォノンの平均自由行程をｌ_Ｐ（英子文字のエルに添え字のＰ）とすると次式で表される。
κ_Ｐ＝（１／３）×ｃν_Ｐｌ_Ｐ
すなわち、ＡＤ法で成膜したＡＤ膜はバルクセラミックスに比べ、フォノン散乱による最大１／５０００の熱伝導率の低減が期待される。
そこで、本発明が解決しようとする問題点は、ＡＤ法で成膜したｐｎ型の熱電発電デバイスであって、小型軽量化を行いつつ、熱電発電特性が異なるｐ型とｎ型とを組み合わせ、各種熱電変換材料の効率に対応した最適で高効率の、最大発電量を簡単に得ることができる熱電発電デバイス及びその製造方法を提供することにある。

本発明は、ｐ型熱電材料をＡＤ法により成膜した５〜５００ｎｍの粒径を持つ微結晶構造体であるｐ型素子と、ｎ型熱電材料をＡＤ法により成膜した５〜５００ｎｍの粒径を持つ微結晶構造体であるｎ型素子とを備えたｐｎ型の熱電発電デバイスにおいて、ｐ型素子及びｎ型素子は全て同じ素子形状であり、ｐ型素子の数ｎ_ｐとｎ型素子の数ｎ_ｎとの比を、接続される外部負荷とのインピーダンス整合をとって最大発電量を得るように選定したことを特徴とする。
また、本発明は、ｐ型熱電材料をＡＤ法により成膜した５〜５００ｎｍの粒径を持つ微結晶構造体であるｐ型素子と、ｎ型熱電材料をＡＤ法により成膜した５〜５００ｎｍの粒径を持つ微結晶構造体であるｎ型素子とを備えたｐｎ型の熱電発電デバイスにおいて、ｐ型素子及びｎ型素子は全て同じ素子形状であり、ｐ型とｎ型のゼーベック効果により生じる電流を等しくするために、ｐ型、ｎ型をそれぞれｎ_ｐ個、ｎ_ｎ個並列接続した物を直列に繋ぎ１ユニットとして、このユニットを直列や並列に組み合わせることにより、接続される外部負荷とのインピーダンス整合をとって最大発電量を得るように選定することを特徴とする。
また、本発明は、上記熱電発電デバイスにおいて、さらに、各素子を同じ短冊形状にして、素子間を柔軟性の高い材料で繋ぐことにより、各素子に応力をかけずに柔軟性を確保することを特徴とする。
また、本発明は、ｐ型熱電材料を５〜５００ｎｍの粒径を持つ微結晶構造体となるようにＡＤ法により成膜してｐ型素子を形成するとともに、ｎ型熱電材料を５〜５００ｎｍの粒径を持つ微結晶構造体となるようにＡＤ法により成膜してｎ型素子を形成するｐｎ型の熱電発電デバイスの製造方法において、ｐ型素子及びｎ型素子は全て同じ素子形状であり、ｐ型素子の数ｎ_ｐとｎ型素子の数ｎ_ｎとの比を、接続される外部負荷とのインピーダンス整合をとって最大発電量を得るように選定することを特徴とする。
また、本発明は、ｐ型熱電材料を５〜５００ｎｍの粒径を持つ微結晶構造体となるようにＡＤ法により成膜してｐ型素子を形成するとともに、ｎ型熱電材料を５〜５００ｎｍの粒径を持つ微結晶構造体となるようにＡＤ法により成膜してｎ型素子を形成するｐｎ型の熱電発電デバイスの製造方法において、ｐ型素子及びｎ型素子は全て同じ素子形状であり、ｐ型とｎ型のゼーベック効果により生じる電流を等しくするために、ｐ型、ｎ型をそれぞれｎ_ｐ個、ｎ_ｎ個並列接続した物を直列に繋ぎ１ユニットとして、このユニットを直列や並列に組み合わせることにより、接続される外部負荷とのインピーダンス整合をとって最大発電量を得るように選定することを特徴とする。
また、本発明は、上記熱電発電デバイスの製造方法において、さらに、各素子を同じ短冊形状にして、素子間を柔軟性の高い材料で繋ぐことにより、各素子に応力をかけずに柔軟性を確保することを特徴とする。

本発明はＡＤ法を用いるので、ポアな構造体膜から緻密な構造体膜に制御でき、さらに数十ナノメートル以下の粒径をもつナノ結晶体構造体を形成することも可能である。ポアな構造体は従来どおり断熱効果が期待されるが、緻密なナノ結晶体であることはすなわち、電気伝導性を確保しつつ、微結晶体であるために多くの粒界を有し、例えばＣｏＳｂ_３とＦｅＳｂ_２の混合粉末、Ｂｉ−Ｓｂ−Ｔｅの合金粉末やセラミックス系熱電発電材料においては熱伝導因子であるフォノンが散乱され易くなり、結果、大幅な熱伝導率の減少が期待される。すなわち、従来法では不可能であった高密度（電気的伝導率が高く）、多結晶膜（フォノン散乱を助長させ熱伝導率を下げた）で厚みのある熱電変換材料を成膜できる。また、ＡＤ法は２種類以上の粉末をミル処理による機械的な混合によって原料粉末として成膜することができるので、従来焼結プロセスでしか用いられなかった微粒子分散ナノコンポジット熱電発電膜も素子寸法通りに直接形成および集積化できる。
また、ＡＤ法を用いれば、熱伝導率が非常に小さな同じ素子形状のｐ型及びｎ型熱電素子を、所望の素子寸法で、かつ、狭ピッチで形成できるので、従来、ｐｎ型において、熱電発電特性が異なるｐ型熱電材料とｎ型熱電材料から構成される熱電発電モジュールの最大発電量をｐ型とｎ型の素子断面積の違いにより実現させていた代わりに、本発明では、ｐ型素子とｎ型素子の素子数の組み合わせによって実現できる。同じ形状の素子を組み合わせ発電特性を揃え最大発電量を得ている。また素子を短冊形状にして並べ、素子間を柔軟性の高い材料で繋ぐことにより、各素子に応力をかけずに柔軟性を確保することでき、パイプ等へ巻き付けて利用することが可能である。また、接続する外部負荷とのインピーダンス整合も、本発明では、素子数を組み合わせることによって実質的に実現できる。
また、従来の熱電発電素子と負荷の間に、たとえば特許文献８、９に記載されているようなＭＰＰＴを別途設ける方法も適用することが可能である。

図１は、熱電発電デバイスの基本原理を示した説明図である。図２は、それぞれ同じ形状を持つｐ型熱電素子とｎ型熱電素子の電圧−電流特性（Ｖ−Ｉ特性）を示した説明図である。図３は、従来の、それぞれ同じ形状を持つｐ型熱電素子とｎ型熱電素子による熱電発電デバイスの電圧−電流特性（Ｖ−Ｉ特性）と電圧−発電量特性（Ｖ−Ｗ特性）を示した説明図である。図４は、１対のｐｎ型、特にπ型熱電発電デバイスの等価回路を示した説明図である。図５は、従来の、それぞれ異なる形状を持つｐ型熱電素子とｎ型熱電素子による熱電発電デバイスを示した説明図である。図６は、従来の、それぞれ異なる形状を持つｐ型熱電素子とｎ型熱電素子の電圧−電流特性（Ｖ−Ｉ特性）を示した説明図である。図７は、本発明の、同じ形状を持つｐ型熱電素子とｎ型熱電素子の素子数の比を調整した熱電発電デバイスを示した説明図である。図８は、本発明の熱発電デバイスの等価回路を示す図である。図９は、総素子数が１００であるときの、Ｗ_０、ｒ_０、ｎ_ｐを３軸とした３次元グラフを示す図である。図１０は、図９の３次元グラフを、等高線グラフ（高さがＷ_０）で表した図である。図１１は、図３の実験結果と回路シミュレーションした結果を示した図である。図１２は、電流量が小さいｎ型素子をｐ型と直列接続するとｐｎ型の発電量が減少し、ｎ型素子を使った効果が得られていないことを示した説明図である。図１３は、電流量が小さいｎ型素子を並列接続することによって電流量が大きいｐ型素子の電流量とほぼ同じにし、ｐｎ型によって最大発電量が増加していることを示した説明図である。

図１は、熱電発電デバイスの基本原理を説明する図であって、図１において、熱入力は、例えば、家庭排熱などの熱源から入力され、放熱は、例えば、大気中の常温雰囲気中になされる。熱入力側と放熱側の温度差をΔＴ、ｐ型熱電材料のゼーベック係数をＳ_ｐ、ｎ型熱電材料のゼーベック係数をＳ_ｎとすると、発電する起電力Ｖは、
Ｖ＝（Ｓ_ｐ−Ｓ_ｎ）ΔＴ
となり、Ｒをデバイスの内部抵抗、Ｒ_Ｌを外部負荷とすると、流れる電流Ｉは、
Ｉ＝Ｖ／（Ｒ_Ｌ＋Ｒ）
＝（Ｓ_ｐ−Ｓ_ｎ）ΔＴ／（Ｒ_Ｌ＋Ｒ）
＝（Ｓ_ｐ−Ｓ_ｎ）ΔＴ／｛Ｒ（１＋ｍ）｝（ここで、ｍ＝Ｒ_Ｌ／Ｒ）
となり、発電力Ｐは、
Ｐ＝Ｉ^２Ｒ_Ｌ
＝｛（Ｓ_ｐ−Ｓ_ｎ）^２ΔＴ^２／Ｒ｝×｛ｍ／（１＋ｍ）^２｝
となる。

例えば、ＢｉＴｅ熱電材料の場合、比抵抗は１．０１９×１０^−５Ωｍであるから、短冊形状の単一素子を１ｍｍ（幅）×１０ｍｍ（長さ）×０．２ｍｍ（厚さ）とすると、デバイスの抵抗Ｒは、
Ｒ＝１．０１９×１０^−５×（０．２×１０^−３）／（１０×１０^−３×１×１０^−３）
＝２．０４×１０^−４Ω
となり、ＢｉＴｅのゼーベック係数を、おおよそ｜Ｓ｜＝２００μＶ／Ｋとすると、１℃の温度差（温度差の値は、摂氏と絶対温度とでかわらない）に対して発生する電圧は、Ｖ＝２００μＶとなる。
上記短冊形状の単一素子を１万個ならべると、発生する電圧はＶ＝２００μＶ×１００００＝２Ｖとなり、このときの内部抵抗Ｒは、各デバイスの接触抵抗を無視すると、Ｒ＝２．０４×１０^−４Ω×１００００＝２．０４Ωとなる。起電力２Ｖ、内部抵抗２．０４Ωの電源に最適な外部負荷は２．０４Ωであるから、流れる電流は、Ｉ＝２／（２．０４＋２．０４）＝０．５Ａとなり、外部負荷による最大仕事量はＷ＝２Ｖ×０．５Ａ＝１Ｗである。なお、幅１ｍｍの短冊形状を１００００個並べると、素子間の間隔を無視すれば１０ｍの長さになる。

図２は、熱電発電特性が異なるｐ型熱電材料とｎ型熱電材料から構成されるｐｎ型熱電発電モジュールにおいて、最大発電量を得ようとした場合の問題点を説明する図である。図２はそれぞれ同じ形状を持つｐ型熱電素子とｎ型熱電素子の電圧−電流特性（Ｖ−Ｉ特性）の例を示している。ｐ型熱電素子とｎ型熱電素子がそれぞれ単独で存在するとき、最大電力はそれぞれの特性線の中点（ｐ型は（Ｖ_ｐ１，Ｉ_ｐ１）、ｎ型は（Ｖ_ｎ１，Ｉ_ｎ１））で得られるので、最大電力の値Ｑ_{ｐ−ｍａｘ}、Ｑ_{ｎ−ｍａｘ}は、
Ｑ_{ｐ−ｍａｘ}＝Ｖ_ｐ１Ｉ_ｐ１
Ｑ_{ｎ−ｍａｘ}＝Ｖ_ｎ１Ｉ_ｎ１
である。
しかし、両素子の最大電力が得られる電流値は異なっているため（Ｉ_ｐ１≠Ｉ_ｎ１）、ｐ型熱電素子とｎ型熱電素子を組み合わせて図１のｐｎ型として用いる場合、両素子に共通の電流（Ｉ_ｐ２＝Ｉ_ｎ２）を流して得られる最大発電量は、
Ｑ_ｐ＝Ｖ_ｐ２Ｉ_ｐ２
Ｑ_ｎ＝Ｖ_ｎ２Ｉ_ｎ２
の和となるため、素子が単独で存在した場合の最大発電量から期待される値（Ｑ_{ｐ−ｍａｘ}＋Ｑ_{ｎ−ｍａｘ}）よりも小さくなってしまう。すなわち、
Ｑ_ｐ＋Ｑ_ｎ＜Ｑ_{ｐ−ｍａｘ}＋Ｑ_{ｎ−ｍａｘ}
である。
上記を確かめるべくｐ型材料であるＣａ層状酸化物と、ｎ型材料であるＬａペロブスカイト酸化物、それぞれのバルクセラミックスを用意し、バルクセラミックスの両端に最大１００℃程度の温度差を設けて最大電力を計測した。その結果、ｐ型材料において内部抵抗１５．８Ω、開放電圧１４．０７ｍＶであり、外部負荷１．８０５Ω、起電圧７．１５３ｍＶ、起電流３．９６２ｍＡのとき最大電力２８．３４μＷが得られた。また、ｎ型材料において内部抵抗３．０１Ω、開放電圧２．４４ｍＶであり、外部負荷０．４１２８６Ω、起電圧１．２４５０ｍＶ、起電流２．１５６ｍＡのとき最大電力２．６８４２μＷが得られた。すなわち、ｐ型とｎ型を直列接続した場合、２８．３４μＷ＋２．６８４２μＷ＝３１．０２４μＷの発電量が期待される。しかし、実際にはｐｎ型において内部抵抗１８．８Ω、開放電圧１６．５３ｍＶであり、外部負荷２．４０１Ω、起電圧８．２５８０ｍＶ、起電流３．４３５ｍＡのとき最大電力２８．３６６μＷが得られ、期待される最大発電量より小さくなってしまう（図３参照）。

本発明の熱電発電デバイスは、同じ素子形状に成膜されたｐ型素子とｎ型素子のｐ型とｎ型の素子数の比を調整したものである。
図３の実験結果に示すように、ｐ型素子とｎ型素子のＶ−Ｉ特性に大きな差がある場合は、性能の低いｎ型素子側（この場合はＬａ側）は、ゼーベック効果による発電を行うと同時に、性能の高いｐ型素子側（この場合はＣａ側）による発電電力により、ベルチェ効果、および抵抗成分としても働くことになり、性能を著しく低下させる（図４参照）。これはｐｎ型として用いた場合の電流量がｎ型単一で用いた場合よりも電流量が多いため、その過剰電流量がｎ型素子の内部で材料抵抗による電圧降下やペルチェ効果によって損失を引き起こし、発電効率が著しく悪くなってしまうからである。すなわち、ｐｎ型で上記損失をできるだけ抑制しながら最大発電量を得るためには、ｐｎ型を用いて外部負荷に対してインピーダンス整合をとると同時に、ｐ型素子とｎ型素子のゼーベック効果による電流量をできるだけ同じ量にする必要がある。
そこで、従来一般には、図２に示したように熱電発電特性が異なるｐ型熱電材料とｎ型熱電材料から構成されるｐｎ型熱電発電モジュールにおいて、図５に示したように、ｐ型熱電素子（図面中で面積の大きい右側の素子）のｎ型熱電素子に対する相対的な電流に対する断面積を増加させて異形とし、図６に示すようにｐ型熱電素子に流れる実効的な電流量を増やしてＩ_ｐ１＝Ｉ_ｎ１となるようにすることが行われていた。しかし、断面積の増加は元々バルキーな熱電発電素子のフレキシビリティーをさらに悪化し、熱分布へのフィッティングも非常に困難となる。なお、ｎ型あるいはｐ型のみの単一素子でデバイスを構成することも考えられているが、単一素子を用いたデバイスでは電極による熱伝導によって熱電素子内での温度差が付きにくく、そもそも大きな発電量が期待できない。

本発明のデバイスでは、ＡＤ法の寸法精度良く、緻密な厚膜が高速に作れるという特徴を最大限に活用し、図７に示したように、ｐ型とｎ型の素子数を調整することによって実効的に電流に対する素子断面積を調整し、最大発電量を得るものである。また柔軟性のあるシートの表面にＡＤ法により各素子を短冊形状に成膜することにより、素子自体には歪みや応力を加えることなく、デバイスに柔軟性を持たせることが可能となり、廃熱パイプ等へ巻き付けて利用することが可能である。図面中では右側の２個をｐ型熱電素子、左側の１個をｎ型熱電素子とした例で示したが、最大発電量が得られるようにｐ型とｎ型の素子数を調整すればよい。ｐ型及びｎ型の一つ一つの素子形状は同一とし、例えば、短冊形状の１ｍｍ（幅）×１０ｍｍ（長さ）×０．２ｍｍ（厚さ）などとすればよい。

なお、本発明ではＡＤ法により成膜したｐ型とｎ型の素子を用いるが、他の製造プロセスやバルクプロセスにより形成した、ｐ型とｎ型の素子数を調整することによって最大発電量を得ても良い。また、金属や合金系やコンポジット系（複合材料系）の膜状あるいはバルク状材料を用いたり、それらとセラミックス系の膜状あるいはバルク材料を組み合わせて用いて、ｐ型とｎ型の素子数を調整することによって最大発電量を得ても良い。また、本発明は３００℃以下の低温度域の熱を使用しているが、３００℃以上の中・高温度域の熱を使用しても良い。また、本発明ではｐ型とｎ型の素子数を調整することによって、ゼーベック効果を用いた熱電発電の発電性能の最大化を行っているが、ゼーベック効果の逆の現象であるペルチェ効果を用いた熱電冷却の冷却性能の最大化に使用しても良い。

（実施例１）
本発明の熱電発電デバイスは、同じ素子形状に成膜されたｐ型素子とｎ型素子のｐ型とｎ型の素子数の比を調整したものであるが、熱電発電素子の素子数の合計が１００個に制限されている場合の発電量を例にとって、図８〜１０を参照しながら説明する。
図８は、熱電発電素子の素子数が１００個に制限されている場合の等価回路を示す。ｐ型素子の数がｎ_ｐ個、ｎ型素子の数がｎ_ｎ個で、素子の個数は１００個に制限されているのでｎ_ｐ＋ｎ_ｎ＝１００とする。ｒ_ｐ、Ｖ_ｐは、それぞれ、ｐ型素子の内部抵抗、起電力を表し、ｒ_ｎ、Ｖ_ｎは、それぞれ、ｎ型素子の内部抵抗、起電力を表す。ｒ_０は外部負荷、Ｉ_０は外部負荷に流れる電流、Ｖ_０は外部負荷両端の電圧を表す。
そうすると、
Ｖ_０＝ｒ_０Ｉ_０
＝Ｖ_ｐ−（ｒ_ｐ／ｎ_ｐ）Ｉ_０＋Ｖ_ｎ−（ｒ_ｎ／ｎ_ｎ）Ｉ_０
となる。また、
｛ｒ_０＋（ｒ_ｐ／ｎ_ｐ）＋（ｒ_ｎ／ｎ_ｎ）｝Ｉ_０＝Ｖ_ｐ＋Ｖ_ｎ
であるから、Ｉ_０は、
Ｉ_０＝（Ｖ_ｐ＋Ｖ_ｎ）／｛ｒ_０＋（ｒ_ｐ／ｎ_ｐ）＋（ｒ_ｎ／ｎ_ｎ）｝
となる。したがって、発電量Ｗ_０は、
Ｗ_０＝Ｖ_０Ｉ_０
＝ｒ_０Ｉ_０ ^２
＝ｒ_０×（Ｖ_ｐ＋Ｖ_ｎ）^２／｛ｒ_０＋（ｒ_ｐ／ｎ_ｐ）＋（ｒ_ｎ／ｎ_ｎ）｝^２
となる。ここで、ｎ_ｐ＋ｎ_ｎ＝１００であるから、
Ｗ_０＝ｒ_０×（Ｖ_ｐ＋Ｖ_ｎ）^２／［ｒ_０＋（ｒ_ｐ／ｎ_ｐ）＋｛ｒ_ｎ／（１００−ｎ_ｐ）｝］^２
と表すことができる。

例えば、温度差１０℃のとき各素子の特性が、ｐ型素子の特性、
ｒ_ｐ＝０．２１Ω
Ｖ_ｐ＝０．１５ｍＶ
ｎ型素子の特性、
ｒ_ｎ＝７．４Ω
Ｖ_ｎ＝１．３ｍＶ
のものを用いた場合には、上記Ｗ_０の式から、Ｗ_０、ｒ_０、ｎ_ｐを３軸とした３次元グラフは図９に示すようになり、図９を等高線グラフ（高さがＷ_０）で表したものが図１０のようになる。図９及び１０から、外部負荷が０．１Ωにおいて
なお、上記素子特性をバルクセラミックスで得るには、バルクセラミックスの電流に対する断面積は、ｐ型、ｎ型共に５×５ｍｍ程度を要し、一列に並べて素子間のピッチを１ｍｍとすると６０ｃｍ程度の長さになる。しかし、ＡＤ法により成膜したＡＤ膜であれば、１ｍｍ×１０ｍｍ×０．２ｍｍ（厚み）の短冊状の素子形状で素子間のピッチを０．１ｍｍで形成すると、１１ｃｍ程度の長さに収まる。
また上記の例ではｐ型熱電素子数が１５個、ｎ型熱電素子数が８５個にて最大発電量が得られることから、その比であるｐ型３個、ｎ型１７個で１ユニットを形成し、このユニットを直列や並列に組み合わせることにより、接続される外部負荷とのインピーダンス整合をとって最大発電量を得ることが可能である。

（実施例２）
図１１は図３の実験結果と回路シミュレーションした結果を示している。シミュレーションにおいて、接触抵抗を０．１Ωとした場合、極めて実験値と一致するシミュレーション結果が得られた。次に図１１のシミュレーション結果をもとに、実験結果のようにｐ型素子（ここではＣａと記載）とｎ型素子（ここではＬａと記載）のＶ−Ｉ特性に大きな差がある場合、たとえば電流量が大きいｐ型素子を２個並列接続した場合（ここではＣａ（２）と記載）でも、電流量が小さいｎ型素子が１個直列接続されることによって（ここではＬａ（１）−Ｃａ（２）と記載）ｐｎ型の最大発電量が低下し、ｎ型素子を使った効果が得られていない（図１２参照）。
これは、ｐ型素子に流れる電流は、ｎ型素子にも流れようとするので、本来ｎ型素子が流せる電流量を超えてしまい、その差分によってｎ型素子の材料抵抗による電圧降下が起こるからである。
さらに、ｎ型素子に流れる過剰の電流によってペルチェ効果が働き、ｎ型素子内には本来の温度差よりも小さな温度差しか形成されなくなり、結果的にｐｎ型熱電デバイスとしての発電量を低下させてしまう。

（実施例３）
図１３は図１１のシミュレーション結果をもとに、実験結果のようにｐ型素子（ここではＣａと記載）とｎ型素子（ここではＬａと記載）のＶ−Ｉ特性に大きな差がある場合、たとえば電流量が小さいｎ型素子を２個並列接続した場合の電流量（ここではＬａ（２）と記載）はｐ型素子１個の電流量（ここではＣａ（１）と記載）とほぼ同じとなり、そのうえで並列接続したｎ型素子とｐ型素子を直列接続した結果（ここではＬａ（2）−Ｃａ（１）と記載）、ｐ型素子とｎ型素子を１個ずつ直列接続した場合（ここではＬａ（１）−Ｃａ（１）と記載）よりも大きな最大発電量が得られている。つまり、ｐ型素子に流れる電流量とｎ型素子に流れる電流量を同じ、すなわち、外部負荷に対するインピーダンス整合だけでなく、ｐ型素子とｎ型素子に流れる電流量の整合も取ることによって、たとえｐ型素子とｎ型素子のＶ−Ｉ特性に大きな差がある場合でもｐｎ型熱電デバイスにおいて効率よく最大発電量が得られる。

ＡＤ法を用いて同じ素子形状に成膜されたｐ型素子とｎ型素子で熱電発電デバイスを構成するので、単にｐ型素子とｎ型素子の素子数の比を組み合わせ、外部負荷とのインピーダンスマッチングが得られるように設定すれば、どのような熱電材料に対しても素子形状を変更することなく素子数の比を変更するだけで高効率な熱電発電デバイスを得ることができる。

Claims

ｐ型熱電材料を５〜５００ｎｍの粒径を持つ微結晶構造体となるようにＡＤ法により成膜してｐ型素子を形成するとともに、ｎ型熱電材料を５〜５００ｎｍの粒径を持つ微結晶構造体となるようにＡＤ法により成膜してｎ型素子を形成するｐｎ型の熱電発電デバイスの製造方法において、
前記熱電発電デバイスの使用環境における熱入力側と放熱側の温度差及び接続される外部負荷は予め所与であって、
ｐ型素子及びｎ型素子は全て同じ素子形状であり、
ｐ型素子、ｎ型素子をそれぞれｎ_ｐ個、ｎ_ｎ個並列接続したものを直列に繋ぎ１ユニットとし、該ユニットを直列や並列に組み合わせて予め所与の外部負荷と接続されるものであり、
前記ユニットを直列や並列に組み合わせて予め所与の外部負荷と接続した際に予め所与の熱入力側と放熱側の温度差でｐ型とｎ型のゼーベック効果により生じる電流が等しくなるように前記ｎ_ｐ個及びｎ_ｎ個を選定するとともに、
前記ユニットの直列や並列に組み合わせにより、接続される予め所与の外部負荷とのインピーダンス整合をとることで最大発電量を得るように前記ユニットの直列や並列の組み合わせを選定することを特徴とする熱電発電デバイスの製造方法。