JP5537410B2 - 二重リング・ネットワークシステム及び二重リング・ネットワークの送信順位決定方法並びに伝送局装置 - Google Patents

Description

本発明は、二重リング・ネットワークシステムに関し、特に伝送局の送信順位の決定に関する。

ＬＡＮ（ローカル・エリア・ネットワーク）等の伝送路に接続された複数のノード間（伝送局ともいう）でデータの送受信をするトークンリング方式（以下単にトークンリングという）がある。

一般に、トークンリングではトークンを定義し、常に伝送路を周回させておくものであり、伝送路上でフレーム相互間の衝突は発生しない。つまり、ＣＳＭＡ／ＣＤ方式とは異なり衝突は回避できる。

例えば、特許文献１は、トークンによって送信する伝送局を制御し、複数の伝送局のうち１つを同期ノードとし、この同期ノードの送信する各伝送局の稼動の有無情報を組込んだ同期フレーム（ＳＹＮフレーム）を利用するデータ伝送方法である。

一方、特許文献２は、双方向に通信が可能な二つの通信ポートを備えた二つ以上の伝送局をリング状に接続したリングトポロジにて、いずれかの隣り合う２つの伝送局が終端局になり、いずれかの伝送局が同期ノードとなり、終端局が更に先の伝送局へ送達したフレームを無効として送達の制御を行なうトークンリングでのデータ伝送方法である。

特開２００４−１６６０７４号公報 特開２００８−１３１１３２号公報

しかしながら、上記のような引用文献１、２における伝送局（ノード）は、同一時間帯において伝送路上にフレームを送出するノードをトークンによって１つに限定することでフレーム衝突を回避するデータ伝送方式であり、例えばトークンの順番をノード番号が若い順として親局に送信を開始するものである。

このため、トークンリングのネットワークシステムでは、ノード番号の割当によりネットワークにおいて、親局までの送信時間が大きく変動する。

例えば、予め設定されている送信順位の順番に従ったノード番号の伝送局をリング状に接続した場合と、予め設定されている送信順位を無視して伝送局をリング状に接続した場合とでは、同期フレームによる同期期間に必要な送信時間は大きく変わるという課題があった。

例えば、後者の場合、順番と異なる接続において伝送局間の遅延を繰り返すロスが発生し、送信時間の遅延の要因となる。

また、トークンリングのネットワークシステムにおいては、伝送局の変更或いは追加がある。

このような場合に、送信時間に遅延がでないように、伝送局の順位を決定して接続するロスのないように構成することが必要であるが、システム構成時に送信順位を考慮して構成することはシステム構成において作業者の負担となるという課題があった。

さらに、引用文献１、２は、親局がＭＡＣ制御時間において、ＲＥＱフレームは送信許可を与えたノードからのもののみを受け付けるようにしている。このため、例えば２５６個の伝送局（親局含む）が参入された場合には、親局は２５６回のＳＹＮフレームのスキャンが必要となるので、全てのノードがＲＥＱフレームを親局に送信するには時間を要する。

本発明が解決しようとする課題は、伝送局の変更、追加があっても自動的に送信時間が短縮する二重リング・ネットワークシステムの送信順位決定方法及びそのシステム並びに伝送局装置を提供することにある。

本発明は、双方向に通信が可能な通信ポートＡ及び通信ポートＢを備えた二つ以上の伝送局を二重リング・ネットワークに接続し、伝送局は前記二重リング・ネットワークへの参入に伴って同期フレームの受信に伴って伝送局に設定されている物理アドレスを含む接続要求フレームを送信して、この物理アドレスを論理アドレスに割り付けて伝送局のネットワーク上の送信順位を決定する二重リング・ネットワークシステムである。

前記伝送局は、
送受信タイミングを制御して、前記通信ポートＡ及び通信ポートＢから、生成されたフレームを送信させると共に、同期フレームの送信に伴って、前記二重リング・ネットワークを介して受信したフレームを内部に取り込む送受信部と、
前記送受信部が伝送局の参入に伴う接続要求フレームを受信したかどうかを判定するフレーム検知判定回路部と、

前記二重リング・ネットワークに接続する伝送局数に対応させた数の送信順位設定回路を整列させて設け、各々の送信順位設定回路が設定された前記物理アドレスと当該送信順位設定回路の送信順位を前記論理アドレスとして送出させるように構成したアドレスリスト設定回路部と、

前記フレーム検知判定回路部が前記接続要求フレームを受信したとき、ループ接続順に若い送信順位を有する論理アドレスを有する送信順位設定回路を決定し、該決定した論理アドレスの送信順位設定回路に対して受信した接続要求フレームに含まれる物理アドレスを割り付ける論理アドレス決定回路部と

前記アドレスリスト設定回路部からの物理アドレスと論理アドレスとを前記同期フレームに含ませて生成し、これを前記送受信部により送信させるフレームデータ生成部とを備えたことを要旨とする。

そして、フレームデータ生成部が前記アドレスリスト設定回路部からの物理アドレスと論理アドレスとを前記同期フレームに含ませて生成し、これを前記送受信部により送信させる。

上記構成としたことにより、本発明は、伝送局が二重リング・ネットワークに接続される毎に、親局となった伝送局がループへの接続順に従い伝送局の送信順位を決定するので、送信時間を短縮できる。

実施の形態１の二重リング・ネットワークの制御方式の概略構成図である。 実施の形態１の送信順位を説明する説明図である。 実施の形態１のライブリストとアドレスリストとの関係を説明する説明図である。 実施の形態１のライブリスト設定回路部９０及び論理アドレス決定回路部８０の概略構成図である。 実施の論理アドレス決定回路部の判定処理を説明する説明図（実施形態１用）である。 実施の論理アドレス決定回路部の判定処理を説明する説明図（実施形態２用）である。 実施の形態１のライブリスト設定回路部の概略構成図である。 実施の形態１の二重リング・ネットワークの制御方式のシーケンス図である。 実施の形態１の二重リング・ネットワークの制御方式のシーケンス図である。 実施の形態の同期フレームを説明する説明図である。 フレームを説明する説明図である。 フレームを説明する説明図である。 フレームを説明する説明図である。 フレームを説明する説明図である。 フレームを説明する説明図である。 フレームを説明する説明図である。 伝送局がループに参入された場合に生成されるアドレスリストを説明する説明図である。 伝送局がループに参入された場合に生成されるアドレスリストを説明する説明図である。 伝送局がループに参入された場合に生成されるアドレスリストを説明する説明図である。 実施の形態２の二重リング・ネットの制御方式の概略構成図である。 ハブ参入時の接続要求フレームを説明する説明図である。 実施の形態２のハブ参入時における生成されるアドレスリストを説明する説明図である。 実施の形態２のハブ参入時における生成されるアドレスリストを説明する説明図である。 実施の形態２のハブ参入時における生成されるアドレスリストを説明する説明図である。 実施の形態２のハブ参入時における生成されるアドレスリストを説明する説明図である。 実施の形態２の離脱時における生成されるアドレスリストを説明する説明図である。

実施の形態は、例えば特許文献１（特開２００４−１６６０７４号公報）の同一時間帯に伝送路上にフレームを送出するノードを１つに限定することでフレーム衝突を回避するデータ伝送方式にて、同期時間でのノードの送信順序を制御して同期時間を短縮するものである。

すなわち、本特許によるデータ伝送方式では経路最短機能の導入によりトークンの順序を伝送局の物理アドレスに拠らず、伝送局の接続順により経路最適となるようトークンの順序を決定するものである。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。但し、図面は模式的なものであり、装置やシステムの構成等は現実のものとは異なることに留意すべきである。したがって、具体的な構成は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの構成の異なる部分が含まれていることは勿論である。

また、以下に示す本発明の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。

なお、本実施の形態は、二重リング・ネットワークシステム（単にループともいう）に、伝送局ノードｉ（親局を含む）を挿入又は離脱する場合を実施の形態１として説明する。

また、本実施の形態ではループに伝送局ノードｉ（ノード１〜ノード５）を参入（離脱含む）した場合を実施の形態１として説明する。伝送局ハブｉと伝送局ハブｉに子局ノードｉをスター接続した場合を実施の形態２として説明する。

（実施の形態１）
図１は実施の形態１の二重リング・ネットワークの制御方式の概略構成図である。

また、実施の形態１の二重リング・ネットワークは、双方向に通信可能な二つの以上の伝送局が参入されてなり、いずれかの隣合う２つの伝送局が終端局になり、いずれかの伝送局が親局となるネットワークであることが望ましい。

前述の各伝送局は、親局と同様な構成を備えている。そして、親局から知らせられた自ノードの送信順位（論理アドレス）を保持し、この送信順位に基づいて自ノードから伝送フレーム（接続要求フレーム、完了フレーム等を含む）を送信する手段を有している。

一般に、特許文献１によるデータ伝送方式では、図２（ａ）に示すように同期時間においてトークンは、伝送のノードアドレス順（物理アドレス）に順序化され、ノードＡが順位ノード１、ノードＢが順位ノード２のアドレス順に一意に決定する。

前述の親局ノード１は、図１の構成を有して、経路最短機能導入によりトークンの順序をノードアドレス（（１）、（２）、（３）、（４）、（５）・・物理アドレスともいう）に拠らず、ノードの接続順により経路最適となるようトークン順序（送信順位：「０」、「１」、「２」、「３」、「４」・・：論理アドレスともいう）を決定することで、伝送時間を短縮する（図２（ｂ）参照）。なお、物理アドレスについては図においては丸括弧数字で記載し、論理アドレスについては図においては鉤括弧数字で記載する。

＜各部の構成＞
図１に示すように、親局（ノード１）は、送受信許可スイッチ部１０と、この送受信許可スイッチ部１０に接続された、Ａ系側の通信ポート２０（通信ポートＡともいう）及びＢ系側の通信ポート３０（通信ポートＢともいう）とを備えている。

前述の通信ポート２０は、隣局との双方向通信が行えるように受信器（ＲＶＲ−Ａ）及び送信器（ＴＶＲ−Ａ）を有し、通信ポート３０は、隣局との双方向通信が行えるように受信器（ＲＶＲ−Ｂ）、送信器（ＴＶＲ−Ｂ）を有している。

さらに、送受信許可スイッチ部１０には先着受信制御回路部４０が接続され、先着制御回路部４０にＭＡＣ／ＤＬＣ（以下送受信制御回路部５０という）が接続されている。

さらに、送受信制御回路部５０には、フレーム検知判定回路部６０と、フレームデータ生成回路部７０と、送受信許可スイッチ部１０とが接続されている。

この送受信許可スイッチ部１０と先着受信制御回路部５０と送受信制御回路部５０とを総称して単に送受信部ともいう。

さらに、本実施の形態には、後述する論理アドレス決定回路部８０がフレーム検知判定回路部６０に接続され、論理アドレス決定回路部８０には、ライブリスト設定回路部９０（単にライブリスト、省略してＬＬともいう）と、アドレスリスト設定回路部１００（単にアドレスリスト、省略してＡＬともいう）とが接続されている。この論理アドレス決定回路部８０、アドレスリスト設定回路部１００とを総称して経路最短機能ともいう。

また、ライブリスト設定回路部９０とアドレスリスト設定回路部１００には、所定のフレームをフレームデータ生成回路部７０に生成させるコンピュータ部１１０が接続されている。さらに、このコンピュータ部１１０には、物理アドレス設定部１２０が接続されている。

つまり、親局は、伝送局（ノード）の物理アドレスで送信順位を決定するのではなく、論理アドレス決定回路８０が、ネットワークに接続された順に論理アドレスを決めて、この論理アドレスに物理アドレスを割りあてる制御・設定を行なう経路最短機能を有している。

以下に各部について説明する。

前述のアドレスリスト設定回路部１００は、二重リング・ネットワークに接続された伝送局（物理アドレスＭ：（１）〜（５））の送信順をハード的に管理するものである。この物理アドレスというのは、予め伝送局に一意に決定した重複することのないノードアドレスである。

つまり、予め所定数（例えば２５６個：０、１、２・・・順）の送信順位設定回路１０１（例えばＤ−ＦＦ：Ｄ型フリップフロップ）を備え、これらの送信順位設定回路１０１が論理アドレス決定回路部８０によって決定された物理アドレスＭをアドレス変更ＥＮ信号に従い論理アドレスに基づいて保持する。

すなわち、送信順位設定回路１０１は順に配列され、設定された物理アドレスＭによらないで、この送信順位設定回路１０１の順番でその物理アドレスＭを有する伝送局の送信順位を決定し、この送信順位を各ノードに設定する。このため、伝送局はＳＹＮフレームの受信に伴って、送信順位毎に伝送フレームを送信することが可能となるので送信時間が短縮する。

つまり、親局は、ＭＡＣ制御時間において、ＲＥＱフレームは送信許可を与えたノードからのもののみを受け付けていたので、例えば２５６個の伝送局（親局含む）が参入されていた場合には、２５６回のスキャンが必要であったが、本実施の形態では親局からのＳＹＮフレームの送信で、各ノードが送信順にＲＥＱを返すので、送信時間が短縮する（２５６回のスキャンを必要としない）。

このアドレスリスト設定回路部１００については、図を用いて後述する。

また、ライブリスト設定回路部９０は、前述のアドレスリスト設定回路部９０の各伝送局の論理アドレスを管理するレジスタ（ライブリストＬＬ）である。つまり、アドレスリスト設定回路部９０の送信順位を１対１対応で管理している（図３参照）。このライブリスト設定回路部９０及び論理アドレス決定回路部８０について図４を用いて説明する。

論理アドレス決定回路部８０は、接続要求フレーム（ＲＥＱフレーム）が通信ポートＡ又は通信ポートＢからの受信のいずれであるか及びＲＥＱに含まれている接続要求したノードに隣接し、ＲＥＱフレームを中継した伝送局の論理アドレスＶに従って物理アドレスＭを格納する論理アドレスを決定し、この論理アドレスに対応する送信順位設定回路１０１に物理アドレスＭを設定する。

前述の論理アドレスにあたっては図５、図６に示す条件ＦＧを判定する。なお、図６は実施の形態２で説明する。

ここで、フレームフォーマットについて説明しておく。

Ｐｒｅ：プリアンブル
ＦＣＳ：フレームチェックコード
ＬＬ：ライブリスト 「０」〜「２５５」 ２５６ｂｉｔ（有効／無効 ２５６ｂｉｔ）
ＡＬ：アドレスリスト 「０」〜「２５５」 ８ｂｉｔ×２５６個（物理アドレス）
Ｍ：接続要求する物理アドレス（（１）〜（２５４））
Ｔ：接続要求する種類（伝送局ノード／伝送局ハブ／子局ノード）
Ｖ：ＲＥＱフレームを中継する伝送局の論理アドレス（「１」〜「２５５」）
Ｎ：ＣＭＰフレーム、ＬＰＤフレームを送信する論理アドレス（「１」〜「２５４」）
ＪＡ：伝送局ハブが接続要求する子局ノードのＲＥＱフレームを中継する場合
・ ハブのスター最終論理アドレス（「１」〜「２５４」）
伝送局ハブが接続要求する伝送局ノード／伝送局ハブのＲＥＱフレームを中継する場合
・中継した伝送局ハブの論理アドレス（「１」〜「２５４」）
伝送局ノードが接続要求する子局ノードのＲＥＱフレームを中継する場合
・固定値（「２５５」）
伝送局ノードが接続要求する伝送局ノード／伝送局ハブのＲＥＱフレームを中継する場合
・固定値（「０」）
が各フレームの定義である。

そして、条件ＦＧは、
（１）親局が伝送局ノード、伝送局ハブ又子局かどうかを判定する。

（２）親局は、通信ポートＡでのＲＥＱフレーム受信か通信ポートＢのＲＥＱフレーム受信か若しくはスター接続（伝送局ハブに子局ノードを複数接続）によるＲＥＱフレーム受信かどうかを判定する。

さらに、
（３）ＲＥＣフレームの送信ノードは、伝送局ノード、伝送局ハブ又は子局ノードからかどうかを判定する。

（４）ＲＥＱフレームは、中継なし（Ｖ＝０）で親局が受信したか若しくは中継有り（Ｖ≠０）で親局が受信したかどうかを判定する。（中継した隣接ノードの論理アドレスはＶ）。

（５）ＲＥＱフレームを中継したノード（ＲＥＱ中継ノード）は、伝送局ノード又は伝送局ハブ若しくは中継無し（中継無しとは、親局が接続要求ノードに隣接して中継されることなくＲＥＱフレーム受信した）かどうかを判定する
これらの判定結果に応じて図５に示すように、参入するため接続要求フレームを送信した伝送局ノード、伝送局ハブ、子局ノードの種類および条件ＦＧに応じて論理アドレスを各ケースの場合毎に決定する。

つまり、伝送局等が参入した場合は、参入順に論理アドレスを設定するため、条件ＦＧに応じた論理アドレスに該当する送信順位設定回路１０１に物理アドレスを設定し、以後の論理アドレスを＋１シフトする。この＋１シフトによりシフト先の送信順位設定回路１０１に現在ループに、既に参入している物理アドレスを保持する。

さらに、新たに伝送局が離脱した場合は、離脱を検出した論理アドレス以後の論理アドレスを−１シフトする。この−１シフトによりシフト先に現在ループに既に参入している物理アドレスを保持する。この論理アドレスの決定については動作説明で詳細に説明する。

このような論理アドレスの決定をハードウエア回路で実現し、決定した論理アドレスをアドレスリスト設定回路部１００に保持している。

以下に論理アドレス決定回路部８０及びアドレスリスト設定回路部１００の構成図を図４に示す。初めにアドレスリスト設定回路部１００について説明する。

アドレスリスト設定回路部１００は、図４に示すように、例として２５６個のトークン順序を設定するための送信順位設定回路１０１（Ｄ−ＦＦ）を備え、これらの送信順位設定回路１０１は、端から順にループ上で定めるトークン順序を示すノードアドレス（論理アドレス）となっている。

具体的には、アドレスリスト設定回路部１００は、Ｄ−ＦＦ（Ｄ型フリップフロップ）をループの最大ノード数が２５６個の場合は８ｂｉｔ分を備えた送信順位設定回路１０１を２５６個有して、先頭から「(０)」、「(１)」、「（２）」、・・・・・・「（２５４）」、「（２５５）」と定義している。また、本実施の形態では「０」を親局としている。

さらに、それぞれの送信順位設定回路１０１の前段には、ＡＮＤ１０２ａ、１０２ｂ、１０２ｃ及びＯＲ１０３等からなる送信順番をシフトする順番シフト指示回路１０５と、設定された物理アドレスを保持させる物理アドレス保持指示回路１０６を備え、Ｄ−ＦＦの８ｂｉｔへ接続している。なお、物理アドレス保持指示回路１０６はＡＮＤ１０６ａ、ＡＮＤ１０６ｂ、ＡＮＤ１０６ｃ、ＯＲ１０７等を備えている。

論理アドレス「０」は、同期ノードが確定すると、論理アドレス決定回路部８０にてアドレス挿入が有効となり、順番シフト指示回路１０５のＡＮＤ１０２ｃおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり同期ノードの物理アドレスが論理アドレス「０」の送信順位設定回路１０１に保持される。また、同期ノードが離脱すると論理アドレス決定回路部８０にて論理アドレス−１シフトが有効となり、順番シフト指示回路１０５のＡＮＤ１０２aおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり論理アドレス「１」の送信順位設定回路１０１に保持されていた物理アドレスが論理アドレス「０」の送信順位設定回路１０１に保持される。

また、論理アドレス「１」の順番シフト指示回路１０５は、ＲＥＱフレームにより論理アドレス決定回路部８０で論理アドレス「１」が指定されると、論理アドレス決定回路部８０にてアドレス挿入が有効となり、順番シフト指示回路１０５のＡＮＤ１０２ｃおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となりＲＥＱフレームの接続要求した物理アドレスが論理アドレス「１」の送信順位設定回路１０１に保持される。

また、論理アドレス「０」または「１」が離脱すると論理アドレス決定回路部８０にて論理アドレス−１シフトが有効となり、順番シフト指示回路１０５のＡＮＤ１０２aおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり論理アドレス「２」の送信順位設定回路１０１に保持されていた物理アドレスが論理アドレス「１」の送信順位設定回路１０１に保持される。

論理アドレス「２」の順番シフト指示回路１０５は、ＲＥＱフレームにより論理アドレス決定回路部８０で論理アドレス「２」が指定されると、論理アドレス決定回路部８０にてアドレス挿入が有効となり、順番シフト指示回路１０５のＡＮＤ１０２ｃおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となりＲＥＱフレームの接続要求した物理アドレスが論理アドレス「２」の送信順位設定回路１０１に保持される。

また、ＲＥＱフレームにより論理アドレス決定回路部８０で論理アドレス「１」が指定されると、論理アドレス決定回路部８０にて論理アドレス＋１シフトが有効となり、順番シフト指示回路１０５のＡＮＤ１０２ｂおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり論理アドレス「１」の送信順位設定回路１０１に保持されていた物理アドレスが論理アドレス「２」の送信順位設定回路１０１に保持される。

また、論理アドレス「０」または「１」または「２」が離脱すると論理アドレス決定回路部８０にて論理アドレス−１シフトが有効となり、順番シフト指示回路１０５のＡＮＤ１０２aおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり論理アドレス「３」の送信順位設定回路１０１に保持されていた物理アドレスが論理アドレス「２」の送信順位設定回路１０１に保持される。

さらに、論理アドレス「２５４」の順番シフト指示回路１０５は、ＲＥＱフレームにより論理アドレス決定回路部８０で論理アドレス「２５４」が指定されると、論理アドレス決定回路部８０にてアドレス挿入が有効となり、順番シフト指示回路１０５のＡＮＤ１０２ｃおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となりＲＥＱフレームの接続要求した物理アドレスが論理アドレス「２５４」の送信順位設定回路１０１に保持される。

また、ＲＥＱフレームにより論理アドレス決定回路部８０で論理アドレス「１」〜「２５３」が指定されると、論理アドレス決定回路部８０にて論理アドレス＋１シフトが有効となり、順番シフト指示回路１０５のＡＮＤ１０２ｂおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり論理アドレス「２５３」の送信順位設定回路１０１に保持されていた物理アドレスが論理アドレス「２５４」の送信順位設定回路１０１に保持される。

また、論理アドレス「０」または「１」または「２」・・・または「２５４」が離脱すると論理アドレス決定回路部８０にて論理アドレス−１シフトが有効となり、順番シフト指示回路１０５のＡＮＤ１０２aおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり論理アドレス「２５５」の送信順位設定回路１０１に保持されていた物理アドレスが論理アドレス「２５４」の送信順位設定回路１０１に保持される。

論理アドレス「２５５」の順番シフト指示回路１０５は、ＲＥＱフレームにより論理アドレス決定回路部８０で論理アドレス「２５５」が指定されると、論理アドレス決定回路部８０にてアドレス挿入が有効となり、順番シフト指示回路１０５のＡＮＤ１０２ｃおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となりＲＥＱフレームの接続要求した物理アドレスが論理アドレス「２５５」の送信順位設定回路１０１に保持される。また、ＲＥＱフレームにより論理アドレス決定回路部８０で論理アドレス「１」〜「２５４」が指定されると、論理アドレス決定回路部８０にて論理アドレス＋１シフトが有効となり、順番シフト指示回路１０５のＡＮＤ１０２ｂおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり論理アドレス「２５４」の送信順位設定回路１０１に保持されていた物理アドレスが論理アドレス「２５５」の送信順位設定回路１０１に保持される。

また、論理アドレス「０」または「１」または「２」・・・または「２５５」が離脱すると論理アドレス決定回路部８０にて論理アドレス−１シフトが有効となり、順番シフト指示回路１０５のＡＮＤ１０２aおよび物理アドレス保持指示回路１０６のＡＮＤ１０６ｂが有効となり“０”が論理アドレス「２５５」の送信順位設定回路１０１に保持される。

また、論理アドレス「３」〜「２５３」については「２」、「２５４」同様に繰返しのため記載を省略する。

論理アドレス決定回路部８０は、ＳＹＮフレーム発生後にＲＥＱフレーム、ＣＭＰフレームを入力して上記に示す判定を行なって、参入又は離脱した伝送局の物理アドレスを設定する論理アドレスを求めると共に、送信順位設定回路１０１に現在設定されている物理アドレスのシフト方向（＋１シフト又は−１）である制御値を求めて、その論理アドレスを有する送信順位設定回路１０１に物理アドレスを順次設定する。

次に、ライブリスト生成回路部９０について図７を用いて説明する。図７に示すように、ライブリスト生成回路部９０は、Ｄ−ＦＦ（Ｄ型のフリップフロップ）を２５６個備え、このＤ−ＦＦ９０１にアドレスリスト生成回路部１００の送信順位設定回路１０１の順番に、有効な論理アドレスであることを示す物理アドレス（１）〜（２５４）が設定されていることを示す。つまり、伝送局が参入される毎に順番に有効ビットを設定する。

また、ライブリスト生成回路部９０には、書込許可回路９１０を備えている。この書込許可回路９１０は、論理アドレス生成回路部８０からの論理アドレスを入力し、予め設定されているＤ−ＦＦ９０１の番号と一致するかどうかを判定する該当アドレス判定回路９１１と、この該当アドレス９１１からの出力信号とＲＥＱフレームに含まれている伝送局の物理アドレスとのアンドをとるＡＮＤ９１２とを備えている。

さらに、各伝送局からのＣＭＰを入力して、各ＣＭＰが正常に送信されたかどうかを判定する同期ノード判定回路９１５と、同期ノード判定回路９１５からの出力信号と該当アドレス判定回路９１１からの出力とのＯＲを取るＯＲ９１４と、ＡＮＤ９１２の出力とＯＲ９１４とのＯＲをとってその出力をＤ−ＦＦに出力するＯＲ９１３とを備えている。

すなわち、書込許可回路９１０は、アドレスリスト設定回路部の８ｂｉｔＦＦに有効な値が保持されている場合はライブリストが有効“１”となり、アドレスリスト設定回路部の８ｂｉｔＦＦに有効な値が保持されていない場合はライブリストが無効“０”となる。

さらに、送受信許可スイッチ部１０は、ＭＡＣ／ＤＬＣ５０からの指示信号によってポートの送信と受信をスイッチング制御する回路である。

先着受信制御回路部４０は、通信ポートＡおよび通信ポートＢからの受信信号を判断して、重なりがある場合には、先に到着したポート側から受信する伝送フレームを優先して受信完了まで切り替える。この出力は、ＭＡＣ／ＤＬＣへ導かれ、受信処理される。

また、終端局では、リング状の接続状態の為、両方のポートから伝送フレームを受信することとなるが、通常は、ブロック状態にあるポート側の受信許可スイッチをＯＦＦとして、非ブロック状態のポート側からの受信入力とする。

ＭＡＣ／ＤＬＣである送受信制御回路部５０はイーサネット（登録商標）手順による伝送フレームの送信と受信を制御する。

フレーム検知判定回路部６０は、ＳＹＮフレーム、ＣＭＰフレーム等のフレームを検知する回路である。

フレームデータ生成回路部７０は、ライブリスト生成回路部９０、アドレスリスト生成回路部１００からのアドレス及びコンピュータ部１１０の制御データに従って各種フレームを作成し、これを送受信制御回路部５０に送出する。

コンピュータ部５０は、プログラムメモリ（ＰＲＯＭとワーキングＲＡＭメモリ、ＲＡＭを用いＰＲＯＭ）に格納されたプログラム手順により、また必要な設定値を読み出して、更にＲＡＭ内に必要なデータを書き込み、一時的に保持しまたは読み出して、本発明の伝送局でのシーケンス手順やイーサネット（登録商標）伝送手順を処理するマイクロプロセッサである。例えば、物理アドレス設定部１２０にて設定された物理アドレス（伝送局の固有番号）をフレームデータ生成部、論理アドレス生成回路部等に送出する。

なお、親局以外の各ノードは、親局と同様な構成を備え、親局が離脱した場合には次の送信順位のノード（伝送局）が親局として上記のように各ノードに対しての送信順位（論理アドレス）を決定して、その物理アドレスを設定する。

また、親局が離脱しない場合は、これらのノードは、論理アドレスリストＡＬ（アドレスリスト設定回路部１００）、ライブリストＬＬ、論理アドレス決定回路部８０を備えてはいるが、アドレスリスト設定回路１００の内で、自局の論理アドレスを有する送信順位設定回路１０１だけが有効になっている。そして、以後はライブリストＬＬの状態が自局の送信順位を決定したり、親局になったりする。

（全体の動作説明）
上記のように構成された二重リング・ネットワークシステムについて以下に動作を説明する。なお、伝送局の接続は、Ａ系の後にＢ系、Ｂ系の後にＡ系という具合に接続させるのが望ましい。

図８及び図９は本実施の形態１の二重リング・ネットワークの制御方式のシーケンス図である。図８及び図９はＳＹＮフレーム、ＣＭＰフレーム（点線）のシーケンスを示している。図８及び図９には、伝送局が５個として示している。つまり、ＳＹＮフレームの送信に伴って、各ノードがＣＭＰ等を発生している。

伝送局の参入時についての概略を説明する。

ＲＥＱフレームを送信する１周期目には、接続要求ノード（物理アドレスＭ）がＬＰＤ時間にＲＥＱを送信する。

ＲＥＱフレームを送信する２周期目には、受信した隣接ノード（Ｎ番目）が、ＲＥＱを中継送信（同期ノードへ送信）する。

という具合に伝送局から伝送フレームを送信する。なお、図１１〜図１６には、０週目から５週目のフレームの形態を一例として示している。

このＲＥＱフレームの中継送信フレームに含めるデータは、接続要求ノードの物理アドレスが含まれる。ＲＥＱフレームを送信する３周期目には、同期ノードがアドレスリストＡＬを更新する。

また、離脱においては、親局の論理アドレス決定回路部８０は、アドレスリストＡＬ（アドレスリスト生成回路部）を論理アドレス順にサーチして正常にＣＭＰ受信しない場合は、該当の論理アドレスの物理アドレスを削除し、以後の論理アドレスの物理アドレスを、以後の論理アドレスをそれぞれ−１して、その論理アドレスに以後の論理アドレスの物理アドレスＭをシフトして格納する。

また、本実施の形態１におけるフレームデータ生成回路部７０、コンピュータ部１１０によって生成されるフレームについて説明する。

図１０はＳＹＮフレームを説明する説明図である。同期ノードは、図１０（ａ）に示すＳＹＮフレーム（Ｐｒｅ、・・・ＬＬ、ＦＣＳ）と、図１０（ｂ）に示すＳＹＮＬＳＴフレーム（Ｐｒｅ、・・・ＬＬ、ＡＬ、ＦＣＳ）のいずれかを生成して送信する。

ＳＹＮＬＳＴフレームには、ＳＹＮフレームにアドレスリストＡＬを追加している。そして、スキャンはＳＹＮフレームかＳＹＮＬＳＴフレームのどちらかの送信によって同期する。

さらに、ＲＥＱフレームについて説明する。このＲＥＱフレームによりアドレスリストＡＬへのノードの追加を行なうようにしている（図２１参照）。

なお、図２１（ａ）は実施の形態１のＲＥＱフレームであり、図２１（ｂ）は実施の形態２のＲＥＱフレームである。

図２１（ｂ）は、
伝送局ハブに対して子局がスター接続構成で参入する場合に備えて、ＲＥＱフレームへ伝送局ハブのスター接続参入済み最終論理アドレスＪＡをフレームに追加する。

なお、伝送局ハブはＬＰＤフレームにて子局の物理アドレスを把握した上でＳＹＮＬＳＴ受信時にアドレスリストＡＬをサーチ（検索）し、伝送局ハブの論理アドレスに続く子局の最終の論理アドレスを求めている。

本実施の形態１では、ＲＥＱフレームの情報及び同期ノードの通信ポートＡ、通信ポートＢからのＲＥＱフレーム受信を判定して利用する（図１参照）。

また、同期ノードに隣接したノードからのＲＥＱフレームはＬＰＤ時間で受信する。

また、参入要求を隣接ノードで中継したＲＥＱフレームはスロットタイム受信となる。図１７〜図１９は伝送局がループに参入された場合に生成されるアドレスリストを説明する説明図である。

以下に具体的に伝送局ノードｉのループ参入時の動作を説明する。

なお、以下の説明では、アドレスリスト設定回路１００、ライブリスト設定回路９０のＡＮＤ、ＯＲ、ＦＦの動作は上記と同様であるので、説明を省略し単にアドレスリストＡＬ、ライブリストＬＬとして説明する。

＜伝送局のループ参入時の動作＞
図１７は伝送局がループに参入された場合に生成されるアドレスリストを説明する説明図である。図１７（ａ）はアドレスリストＡＬの初期状態を示している。

このアドレスリストＡＬというのは、アドレスリスト設定回路部１００の全ての送信順位設定回路１０１（Ｄ−ＦＦ：８ビット分）をアドレス順に表にしたものであり、「０」、「１」・・・「７」・・は送信順位設定回路１０１の固有の番号（論理アドレス）を示す。

（ケース０：６．０）
図１７（ｂ）に示すように、伝送局ノード１がループに参入した場合は、伝送局ノード１は同期ノードにて、ＳＹＮフレーム、ＣＭＰフレームを発生し（０週目：図１１参照）、図１７（ｃ）に示すように論理アドレス決定回路部８０は、アドレス変更ＥＮ及び論理アドレス決定信号を送出して論理アドレス（「０」）の送信順位設定回路１０１に伝送局ノード１の物理アドレス（１）を設定する。

つまり、論理アドレス決定回路部８０（Ｄ−ＦＦを有する）は、論理アドレス「０」の送信順位設定回路１０１に対して物理アドレス（１）を保持させる（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（１）を出力後にアドレス変更ＥＮを保持とする）。このとき、ライブリストＬＬ（ライブリスト設定回路部９０）の論理アドレス「０」は有効になっている。

より具体的には、ライブリストＬＬ及びライブリストＡＬは図１７（ｄ）に示すように設定される。但し、図１７（ｄ）においては２レコード以下は論理アドレスは省略している。

（ノード−通信ポートＡ−ケース１：６．１）
次に、図１７（ｅ）に示すように、同期ノードの通信ポートＡにＲＥＱフレーム受信して伝送局ノード２をループに参入させる。この参入に伴って伝送局ノード１のコンピュータ部１１０はフレームデータ生成部７０にＳＹＮフレームを生成させて送受信制御回路５０により送信許可スイッチ部１０から通信ポートＡ、通信ポートＢへ送信させ、伝送局ノード２のコンピュータ部１１０はフレームデータ生成部７０にＲＥＱフレームを生成させて送受信制御回路５０により送信許可スイッチ部１０から通信ポートＢへ送信させ、ＲＥＱを送信させる。このとき、コンピュータ部１１０には物理アドレス設定部１２０によって物理アドレスが設定されている。

一方、伝送局ノード１（親局）は、送受信許可スイッチ部１０、先着順制御回路部４０、送受信制御回路部５０を介してこのＲＥＱフレームをフレーム検知判定回路部６０に検知される。

この検知に伴って、論理アドレス決定回路部８０には、このＲＥＱフレームの入力により、新たに参入した伝送局ノード２を何処にいれるかを決定する。

すなわち、論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行い、図５に示すケース１（図５の６．１）と判定した場合（通信ポートＡでＲＥＱ受信し、隣接ノードの参入で、中継無しの場合）は（ケース１：６．１）は、論理アドレス決定回路部８０は、論理アドレス＝「１」を有する送信順位設定回路１０１に物理アドレス（２）を保持させる（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（２）を出力後にアドレス変更ＥＮを保持とする）させる。

従って、アドレスリストＡＬは図１７（ｆ）の状態となることになる。

一方、ライブリスト設定回路部９０は、論理アドレス「１」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＢ―ケース６：６．２）
次に、図１８（ａ）に示すように、同期ノードの通信ポートＢにＲＥＱフレーム受信して伝送局ノード５をループに参入させる。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行う。そして、図５に示すケース６（図５の６．２）と判定した場合（通信ポートＢで中継無しの場合）は、図１８の（ｂ）に示すように、伝送局ノード５からのＲＥＱに含まれている物理アドレス（５）を現在の最終の論理アドレス（「２」）に追加する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（５）を出力後にアドレス変更ＥＮを保持とする）。

論理アドレスは（１）の前に来るべきであるが、論理アドレス−１は存在しない。このため論理アドレス決定回路部８０において、有効になっている最終の論理アドレスに（５）を挿入する（図１８のｂ）。ライブリスト設定回路部９０は、論理アドレス「２」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＡ−ケース２：６．３）
次に、図１８の（ｃ）に示すように、同期ノードの通信ポートＡにＲＥＱフレーム受信して伝送局ノード３をループに参入させる。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図５に示すケース２（６．３）と判定した場合（通信ポートＡで中継ありの場合）は、論理アドレス「２」に挿入されている（３）を、論理アドレス「３」に＋１シフト（図１８の（ｄ））。および、論理アドレス「２」に（５）を挿入する（図１８の（ｅ））。ライブリスト設定回路部９０は、論理アドレス「３」のＦＦを有効（「１」を代入）にする。

すなわち、論理アドレス決定回路部８０は、伝送局ノード３（３）のＲＥＱが伝送局ノード２（「２」）経由で通信ポートＡへ入力すると（ＲＥＱフレームにてＭ＝（３）、Ｖ＝「１」）、論理アドレス「１」に＋１加算した論理アドレス（Ｖ＋１＝「２」）を求める。

そして、この論理アドレス「２」に対応する現在の送信順番設定回路１０１に設定されている物理アドレス（５）をシフトする物理アドレスとする。

そして、論理アドレス「２」に＋１した論理アドレス「３」を物理アドレス（５）の格納先（シフト先）とすると共に、求めた論理アドレス「２」に物理アドレス（３）を挿入する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（３）を出力後にアドレス変更ＥＮを保持とする）（図１８（ｅ）参照）。

なお、図１８（ｃ）においては、点線の「２」を移動するように線で示しているが、論理アドレス「２」が移動するわけではない。新たに参入した伝送局の物理アドレスに、この「２」が割り付けられることを図示化したものである。以後の図においても同様である。ライブリスト設定回路部９０は、論理アドレス「３」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＢ―ケース７：６．４）
次に、図１８の（ｆ）に示すように、同期ノードの通信ポートＢにＲＥＱ受信して伝送局ノード４をループに参入させる。（（５）の前）。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図５に示すケース７（６．４）と判定した場合（通信ポートＢで中継ありの場合）は論理アドレス決定回路部８０は、論理アドレス「３」に挿入されている（５）を論理アドレス「４」に＋１シフト（図１８の（ｇ））。および、論理アドレス「３」に（４）を挿入する（図１８の（ｈ））。

すなわち、論理アドレス決定回路部８０は、伝送局ノード４（４）のＲＥＱが伝送局ノード５（「３」）経由で通信ポートＢへ入力すると（ＲＥＱフレームにてＭ＝（４）、Ｖ＝「３」）、論理アドレス「３」、アドレス挿入する位置を求め、論理アドレス「４」を、論理アドレス「３」の物理アドレス（５）のシフト先とする。

つまり、論理アドレス「３」の送信順番設定回路１０１に設定されている物理アドレス（５）を論理アドレス「４」の送信順番設定回路１０１にシフトする（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（５）を出力後にアドレス変更ＥＮを保持とする））。

ライブリスト設定回路部９０は、論理アドレス「４」のＦＦを有効（「１」を代入）にする。

従って、アドレスリスト及びライブリストは図１９のように生成されることになる。なお、図１９のアドレスリストの２列目のレコード以降は、論理アドレス「４」、・・・の表記は省略している。

一方、離脱した場合には、逆に論理アドレスを−１シフトし、そのシフトした論理アドレスに物理アドレスを新たに埋め込む。

従って、伝送局が接続される毎に、親局がループへの接続順に従い伝送局の送信順位を決定して各伝送局に設定し、各伝送局はＳＹＮフレームの受信に伴って設定した送信順位（論理アドレス）で順次、フレームを返すことが可能となるので送信時間が短縮する。

（実施の形態２）
図２０は本実施の形態２の二重リング・ネットワークシステムの概略構成図である。実施の形態２はループに伝送局ハブｉを挿入し、伝送局ハブｉに子局ｉを複数接続（スター接続）した例である。

図２０において伝送局ノード５と伝送局ノード４との間に伝送局ハブ２を挿入し、伝送局ノード２と伝送局ノード３との間に伝送局ハブ１とを挿入した図である。伝送局ハブ１には子局ノード１、子局ノード２がスター接続されている。また、伝送局ハブ２には子局ノード３、子局ノード４がスター接続されている。このような接続において、親局１は図１と同様な構成を有している。

以下にハブ参入の場合について図２２を用いて説明する。

なお、伝送局ハブｉがループに参入した場合は、伝送局ハブｉからのＲＥＱフレームは図２０の（ｂ）であり、実施の形態１のＲＥＱフレーム（図２１（ａ））と比較して、ＪＡ（ハブのスター最終論理アドレス）が新たに追加されている。これらのＲＥＱフレームは、伝送局ハブiのフレームデータ生成回路部７０が生成する。

本実施の形態２においては、論理アドレス「０」には物理アドレス（１）の親局が既に割りあてられているとして説明する（ライブリストの「０」は有効になっている）。

（ノード−通信ポートＢ−ケース６：７．１）
例えば図２２（ａ）に示すように、同期ノードの通信ポートＢにＲＥＱフレーム受信して伝送局ノード７をループに参入させる。論理アドレス決定回路部８０は、上記に示す（１）〜（５）の判定を行なう。

そして、図５に示すケース６（図５の７．１、図６の７．１）と判定した場合（通信ポートＢで中継無しの場合）は、図２２（ｂ）に示すように伝送局ノード７からのＲＥＱフレームに含まれている物理アドレス（７）を現在の最終の論理アドレス（「１」）に追加する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（７）を出力後にアドレス変更ＥＮを保持とする）。

ライブリスト設定回路部９０は、論理アドレス１のＦＦを有効（「１」を代入）にし、
ライブリストは論理アドレス「０」及び「１」が有効になる。

（ノード−通信ポートＡ−ケース１：７．２）
次に、図２２（ｃ）に示すように、同期ノードの通信ポートＡにＲＥＱフレーム受信して伝送局ノード２をループに参入させる。論理アドレス決定回路部８０は上記（１）〜（５）の判定を行う。そして、図５に示すケース１（図５の７．２：図６の７．２）と判定した場合（通信ポートＢで中継無しの場合）は、図２２の（ｄ）に示すように、伝送局ノード２からのＲＥＱに含まれている物理アドレス（２）を論理アドレス（「１」）に追加する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（２）を出力後にアドレス変更ＥＮを保持とする）
すなわち、論理アドレス決定回路部８０は、伝送局ノード２（２）のＲＥＱが中継なしで親局の通信ポートＡへ入力すると（ＲＥＱフレームにてＭ＝（２）、Ｖ＝「１」）、論理アドレス「１」を挿入する論理アドレスとして求める。

そして、この論理アドレス「１」に対応する現在の送信順番設定回路１０１に設定されている物理アドレス（７）をシフトする物理アドレスとする。

そして、論理アドレス「２」を物理アドレス（７）の格納先（シフト先）とすると共に、求めた論理アドレス「１」に物理アドレス（２）を挿入する。（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（２）を出力後にアドレス変更ＥＮを保持とする）。（図２２（ｄ）参照）。また、ライブリストは論理アドレス「０」、「１」及び「２」が有効になる。

（ノード−通信ポートＡ−接続要求伝送局ハブ−ケース２：７．３）
次に、図２２の（ｅ）に示すように、同期ノードの通信ポートＡにＲＥＱフレーム受信して伝送局ハブ３をループに参入させる。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図６に示すケース２（７．３）と判定した場合（通信ポートＡで中継ありの場合）は、論理アドレス「２」に挿入されている（７）を、論理アドレス「３」に＋１シフト。および、論理アドレス「２」に（３）を挿入する（図２２の（ｅ））。ライブリスト設定回路部９０は、論理アドレス「３」のＦＦを有効（「１」を代入）にする。

すなわち、論理アドレス決定回路部８０は、伝送局ハブ３（３）のＲＥＱが伝送局ノード２（「１」）経由で通信ポートＡへ入力すると（ＲＥＱフレームにてＭ＝（３）、Ｖ＝「１」）、論理アドレス「１」に＋１加算した論理アドレス（Ｖ＋１＝「２」）を求める。

そして、この論理アドレス「２」に対応する現在の送信順番設定回路１０１に設定されている物理アドレス（７）をシフトする物理アドレスとする。

そして、論理アドレス「２」に＋１した論理アドレス「３」を物理アドレス（７）の格納先（シフト先）とすると共に、求めた論理アドレス「２」に物理アドレス（３）を挿入する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（３）を出力後にアドレス変更ＥＮを保持とする）（図２２（ｆ）参照）。また、ライブリストは論理アドレス「０」、「１」、「２」、「３」が有効になる。

（ノード−Ｂ系−接続要求伝送局ハブ−ケース７：７．４）
次に、図２２（ｇ）に示すように、同期ノードの通信ポートＢにＲＥＱフレーム受信して伝送局ハブ６をループに参入させる。（（７）の前）。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図６に示すケース７（７．４）と判定した場合（通信ポートＢで中継ありの場合）は論理アドレス決定回路部８０は、論理アドレス「３」に挿入されている（７）を論理アドレス「４」に＋１シフト。および、論理アドレス「３」に（６）を挿入する（図２２の（ｈ））。

すなわち、論理アドレス決定回路部８０は、伝送局ハブ（６）のＲＥＱが伝送局ノード７（「３」）経由で通信ポートＢへ入力すると（ＲＥＱフレームにてＭ＝（６）、Ｖ＝「３」）、論理アドレス「３」をアドレス挿入する位置として求め、論理アドレス「４」を、論理アドレス「３」の物理アドレス（７）のシフト先とする。

つまり、論理アドレス「３」の送信順番設定回路１０１に設定されている物理アドレス（７）を論理アドレス「４」の送信順番設定回路１０１にシフトする（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（７）を出力後にアドレス変更ＥＮを保持とする））。ライブリスト設定回路部９０は、論理アドレス「４」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＡ―接続要求子局ノード−ケース５：７．５）
また、図２３（ａ）に示すように、同期ノードの通信ポートＡにＲＥＱフレーム受信して子局ノード１１に参入させる。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図６に示すケース５（７．５）と判定した場合（通信ポートＡでハブ中継あり子局の場合）は、論理アドレス「３」以降の物理アドレスを論理アドレス＋１シフト。および、論理アドレス「３」に（１１）を挿入する（図２３の（ｂ））。

すなわち、論理アドレス決定回路部８０は、子局ノード１１（１１）のＲＥＱフレームが伝送局ハブ３（「２」）経由で通信ポートＡへ入力すると（ＲＥＱフレームにてＭ＝（１１）、Ｖ＝「２」、Ｔ＝子局）、論理アドレス「２」に＋１加算した論理アドレス（Ｖ＋１＝「３」）を求める。

そして、この論理アドレス「３」以降に対応する現在の送信順番設定回路１０１に設定されている物理アドレス（６）、（７）をシフトする物理アドレスとする。

そして、論理アドレス「１」に＋１した論理アドレス「４」を物理アドレス（６）の格納先（シフト先）とすると共に、求めた論理アドレス「３」に物理アドレス（１１）を挿入する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（１１）を出力後にアドレス変更ＥＮを保持とする）（図２３（ｂ）参照）。ライブリスト設定回路部９０は、論理アドレス「５」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＡ―ハブ中継有り−ケース３：７．６）
次に、図２３（ｃ）に示すように、同期ノードの通信ポートＡにＲＥＱフレーム受信して伝送局ノード４に参入させる。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図５に示すケース３（７．６：図６の７．６）と判定した場合（通信ポートＡでハブ中継あり伝送局の場合）は、論理アドレス「４」以降の物理アドレスを論理アドレス＋１シフト。および、論理アドレス「４」に（４）を挿入する（図２３の（ｄ））。

すなわち、論理アドレス決定回路部８０は、伝送局ノード４（４）のＲＥＱが伝送局ハブ３（「２」）経由で通信ポートＡへ入力すると（ＲＥＱフレームにてＭ＝（４）、Ｖ＝「２」、Ｔ＝伝送局ノード、ＪＡ＝「３」）、ＪＡの論理アドレス「３」に＋１加算した論理アドレス（ＪＡ＋１＝「４」）を求める。

そして、この論理アドレス「４」以降に対応する現在の送信順番設定回路１０１に設定されている物理アドレス（６）、（７）をシフトする物理アドレスとする。

そして、論理アドレス「４」に＋１した論理アドレス「５」を物理アドレスの格納先（シフト先）とすると共に、求めた論理アドレス「４」に物理アドレス（４）を挿入する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（４）を出力後にアドレス変更ＥＮを保持とする）（図２３（ｄ）参照）。ライブリスト設定回路部９０は、論理アドレス「６」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＡ−接続要求子局ノード−ケース５：７．７）
次に、図２２（ｅ）に示すように、同期ノードの通信ポートＡにＲＥＱフレーム受信して子局ノード１２に参入させる。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図６に示すケース５（７．７）と判定した場合（通信ポートＡでハブ中継あり子局の場合）は、論理アドレス「３」以降の物理アドレスを論理アドレス＋１シフト。および、論理アドレス「３」に（１２）を挿入する（図２３の（ｆ））。

すなわち、論理アドレス決定回路部８０は、子局ノード１２（１２）のＲＥＱフレームが伝送局ハブ３（「２」）経由で通信ポートＡへ入力すると（ＲＥＱフレームにてＭ＝（１２）、Ｖ＝「２」、Ｔ＝子局）、論理アドレス「２」に＋１加算した論理アドレス（Ｖ＋１＝「３」）を求める。

そして、この論理アドレス「３」以降に対応する現在の送信順番設定回路１０１に設定されている物理アドレス（１１）、（４）、（６）、（７）をシフトする物理アドレスとする。

そして、論理アドレス「３」に＋１した論理アドレス「４」を物理アドレス（１１）の格納先（シフト先）とすると共に、求めた論理アドレス「３」に物理アドレス（１２）を挿入する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（１２）を出力後にアドレス変更ＥＮを保持とする）（図２３（ｅ）参照）。ライブリスト設定回路部９０は、論理アドレス「７」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＢ-ハブ中継有り−ケース７：７．８）
次に、図２４（ａ）に示すように、同期ノードの通信ポートＢにＲＥＱフレーム受信して伝送局ノード５をループに参入させる。（（６）の前）。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図６に示すケース７（７．８）と判定した場合（通信ポートＢで中継ありの場合）は論理アドレス決定回路部８０は、論理アドレス「６」以降に挿入されている（６）、（７）を論理アドレス＋１シフト。および、論理アドレス「６」に（５）を挿入する（図２４の（ｂ））。

すなわち、論理アドレス決定回路部８０は、伝送局ノード（５）のＲＥＱフレームが伝送局ハブ６（「６」）経由で通信ポートＢへ入力すると（ＲＥＱフレームにてＭ＝（５）、Ｖ＝「６」）、論理アドレス「６」をアドレス挿入する位置として求め、論理アドレス「７」を、論理アドレス「６」の物理アドレス（６）のシフト先とする。

つまり、論理アドレス「６」の送信順番設定回路１０１に設定されている物理アドレス（６）を論理アドレス「７」の送信順番設定回路１０１にシフトする（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（６）を出力後にアドレス変更ＥＮを保持とする））。ライブリスト設定回路部９０は、論理アドレス「８」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＢ―接続要求子局ノード−ケース９：７．９）
次に、図２４（ｃ）に示すように、同期ノードの通信ポートＢにＲＥＱフレーム受信して子局ノード１３に参入させる。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図６に示すケース９（７．９）と判定した場合（通信ポートＢでハブ中継あり子局の場合）は、論理アドレス「８」以降の物理アドレスを論理アドレス＋１シフト。および、論理アドレス「８」に（１３）を挿入する（図２４の（ｄ））。

すなわち、論理アドレス決定回路部８０は、子局ノード１３（１３）のＲＥＱフレームが伝送局ハブ６（「７」）経由で通信ポートＢへ入力すると（ＲＥＱフレームにてＭ＝（１３）、Ｖ＝「７」、Ｔ＝子局）、論理アドレス「７」に＋１加算した論理アドレス（Ｖ＋１＝「８」）を求める。

そして、この論理アドレス「８」以降に対応する現在の送信順番設定回路１０１に設定されている物理アドレス（７）をシフトする物理アドレスとする。

そして、論理アドレス「８」に＋１した論理アドレス「９」を物理アドレス（７）の格納先（シフト先）とすると共に、求めた論理アドレス「８」に物理アドレス（１３）を挿入する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（１３）を出力後にアドレス変更ＥＮを保持とする）（図２４（ｃ）参照）。ライブリスト設定回路部９０は、論理アドレス「９」のＦＦを有効（「１」を代入）にする。

（ノード−通信ポートＢ―接続要求子局ノード−ケース９：７．１０）
次に、図２４（ｅ）に示すように、同期ノードの通信ポートＢにＲＥＱフレーム受信して子局ノード１４に参入させる。

論理アドレス決定回路部８０は、上記（１）〜（５）の判定を行なう。そして、図６に示すケース９（７．１０）と判定した場合（通信ポートＢでハブ中継あり子局の場合）は、論理アドレス「８」以降の物理アドレスを論理アドレス＋１シフト。および、論理アドレス「８」に（１４）を挿入する（図２４の（ｆ））。

すなわち、論理アドレス決定回路部８０は、子局ノード１４（１４）のＲＥＱフレームが伝送局ハブ６（「７」）経由で通信ポートＢへ入力すると（ＲＥＱフレームにてＭ＝（１４）、Ｖ＝「７」、Ｔ＝子局）、論理アドレス「７」に＋１加算した論理アドレス（Ｖ＋１＝「８」）を求める。

そして、この論理アドレス「８」以降に対応する現在の送信順番設定回路１０１に設定されている物理アドレス（１３）、（７）をシフトする物理アドレスとする。

そして、論理アドレス「８」に＋１した論理アドレス「９」を物理アドレス（１３）の格納先（シフト先）とすると共に、求めた論理アドレス「８」に物理アドレス（１４）を挿入する（アドレス変更ＥＮを変更、アドレス挿入 物理アドレス＝（１４）を出力後にアドレス変更ＥＮを保持とする）（図２４（ｅ）参照）。ライブリスト設定回路部９０は、論理アドレス「１０」のＦＦを有効（「１」を代入）にする。

すなわち、アドレスリストＡＬ及びライブリストＬＬは図２５に示す最終形態が得られることになる。図２５（ａ）は最終の接続形態を示し、図２５（ｂ）はライブリストの状態を示し、図２５（ｃ）はアドレスリストの状態を示す。

（離脱の一例）
次に、離脱について説明する。例えば図２５（ａ）において、伝送局ハブ（６）が離脱（起動停止）した場合について説明する（図２６（ａ）参照）。伝送局ハブ（６）のＣＭＰフレーム無しとなる（アドレスリストの論理アドレス「７」は無効となる）。

伝送局ハブ（６）が離脱すると、論理アドレス「７」の物理アドレスをクリアする（伝送局ハブ（６）が無くなる）。そして、論理アドレス「７」＋１＝「８」以降（「８」を含む）の論理アドレスに保持されている物理アドレスを−1シフトして格納する論理アドレスを求める。

例えば、論理アドレス「８」−「１」＝「７」、論理アドレス「９」−「１」＝「８」、論理アドレス「１０」−「１」＝「９」として求め、論理アドレス「８」の物理アドレス（１４）を論理アドレス「７」に格納し、論理アドレス「９」の物理アドレス（１３）を論理アドレス「８」に格納し、論理アドレス「１０」の物理アドレス（７）を論理アドレス「９」に格納する。すなわち、「８」以降（「８」を含む）の論理アドレスから−１をシフトした値の論理アドレスに離脱前の論理アドレスの物理アドレスを格納している。

次に、図２６（ｃ）に示すように、子局ノード（１４）が離脱（起動停止）した場合について説明する（図２６（ｃ）参照）。子局ノード（１４）のＣＭＰフレーム無しとなる（アドレスリストの論理アドレス「７」は無効となる）。

子局ノード（１４）が離脱すると、論理アドレス「７」に格納されている物理アドレスをクリアする（子局ノード（１４）が無くなる）。そして、論理アドレス「７」＋１＝「８」以降（「８」を含む）の論理アドレスを格納する論理アドレスを求める。

本実施の形態では、論理アドレス「８」までが有効にされているので、論理アドレス「８」−「１」＝「７」、論理アドレス「９」−「１」＝「８」として求められる。

そして、論理アドレス「８」の物理アドレス（１３）（図２６（ｂ）参照）を論理アドレス「７」に格納し、論理アドレス「９」の物理アドレス（７）を論理アドレス「８」に格納に格納する（図２６（ｄ）参照）。すなわち、「８」以降（「８」を含む）の論理アドレスから−１をシフトした値の論理アドレスに、離脱前の論理アドレスの物理アドレスを格納している。

次に、図２６（ｅ）に示すように、子局ノード（１３）が離脱（起動停止）した場合について説明する（図２６（ｅ）参照）。子局ノード（１３）のＣＭＰフレーム無しとなる（アドレスリストの論理アドレス「７」は無効となる）。

子局ノード（１３）が離脱すると、論理アドレス「７」に格納されている物理アドレスをクリアする（子局ノード（１３）が無くなる）。そして、論理アドレス「７」＋１＝「８」以降（「８」を含む）の論理アドレスを格納する論理アドレスを求める。本実施の形態２では論理アドレス「７」までが有効（論理アドレス「７」が最終）にされているので、論理アドレス「７」に論理アドレス「８」に格納されていた物理アドレス（７）を格納する（図２６（ｆ）。

すなわち、「８」以降（「８」を含む）の論理アドレスから−１をシフトした値の論理アドレスに、離脱前の論理アドレスの物理アドレスを格納している。

従って、伝送局ハブが挿入された場合でもその接続順に伝送局ハブの送信順位が決定される。また、子局ノードが伝送局ハブにスター接続された場合には、伝送局ハブの送信順位の後にこの子局ノードの送信順位が定められる。

すなわち、送信順位設定回路１０１は順に配列され、設定された物理アドレスＭによらないで、この送信順位設定回路１０１の順番でその物理アドレスＭを有する伝送局の送信順位を決定し、この送信順位を各ノードに設定する。このため、伝送局はＳＹＮフレームの受信に伴って、送信順位毎に伝送フレームを送信することが可能となるので送信時間が短縮する。

つまり、親局は、ＭＡＣ制御時間において、ＲＥＱフレームは送信許可を与えたノードからのもののみを受け付けていたので、例えば２５６個の伝送局（親局含む）が参入されていた場合には、２５６回のスキャンが必要であったが、本実施の形態では親局からのＳＹＮフレームの送信で、各ノードがループに接続されている順にＲＥＱを返すので、送信時間が短縮する（２５６回のスキャンを必要としない）。

（その他の実施の形態）
上記のように、本発明のいくつかの実施の形態を記載したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。

これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行なうことができる。

これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 送受信許可スイッチ部
２０ Ａ系側の通信ポートＡ
３０ Ｂ系側の通信ポートＢ
４０ 先着受信制御回路部
５０ 送受信制御回路部
６０ フレーム検知判定回路部
７０ フレームデータ生成回路部
８０ 論理アドレス決定回路部
９０ ライブリスト設定回路部
１００ アドレスリスト設定回路部

Claims (18)

1. 双方向に通信が可能な通信ポートＡ及び通信ポートＢを備えた二つ以上の伝送局を二重リング・ネットワークに接続し、伝送局は前記二重リング・ネットワークへの参入に伴って同期フレームの受信に伴って伝送局に設定されている物理アドレスを含む接続要求フレームを送信して、この物理アドレスを論理アドレスに割り付けて伝送局のネットワーク上の送信順位を決定する二重リング・ネットワークシステムであって、
   前記伝送局は、
   送受信タイミングを制御して、前記通信ポートＡ及び通信ポートＢから、生成されたフレームを送信させると共に、同期フレームの送信に伴って、前記二重リング・ネットワークを介して受信したフレームを内部に取り込む送受信部と、
   前記送受信部が伝送局の参入に伴う接続要求フレームを受信したかどうかを判定するフレーム検知判定回路部と、
   前記二重リング・ネットワークに接続する伝送局数に対応させた数の送信順位設定回路を整列させて設け、各々の送信順位設定回路が設定された前記物理アドレスと当該送信順位設定回路の送信順位を前記論理アドレスとして送出させるように構成したアドレスリスト設定回路部と、
   前記フレーム検知判定回路部が前記接続要求フレームを受信したとき、ループ接続順に若い送信順位を有する論理アドレスを有する送信順位設定回路を決定し、該決定した論理アドレスの送信順位設定回路に対して受信した接続要求フレームに含まれる物理アドレスを割り付ける論理アドレス決定回路部と、
   前記アドレスリスト設定回路部からの物理アドレスと論理アドレスとを前記同期フレームに含ませて生成し、これを前記送受信部により送信させるフレームデータ生成部と
   を有することを特徴とする二重リング・ネットワークシステム。
2. 前記フレーム検知判定回路部は、
   前記通信ポートＡ又は通信ポートＢの一方からの接続要求フレームを受信した場合は、受信した通信ポートとは逆の通信ポートの受信であることを知らせる手段を有し、
   参入は、通信ポートＡ、通信ポートＢの順に関係せず参入されるものであり、
   前記同期フレームを送信した伝送局は親局であり、該親局の通信ポートＢに隣接する伝送局には、最大の論理アドレスを有する伝送局が接続されるものであり、
   前記論理アドレス決定回路部は、
   前記接続要求フレームを受信したとき、通信ポートＡの隣接局又は中継局経由での接続要求フレームを受信で、並びに通信ポートＢでの接続要求フレーム受信による参入が既にあるかどうかを判定する手段と、
   参入が既にある場合は、通信ポートＢでの接続要求フレーム受信により参入されている伝送局の物理アドレスが割り付けられている論理アドレスより送信順位が高く、かつ通信ポートＡでの接続要求フレーム受信により既に参入している伝送局の物理アドレスに割り付けられている論理アドレスよりも送信順位が低い論理アドレスを求める手段と、
   この論理アドレスを有する前記送信順位設定回路に前記受信した接続要求フレームに含まれている物理アドレスを割り付ける手段と、
   前記接続要求フレームを受信したとき、通信ポートＢの隣接局又は中継局経由での接続要求フレームを受信で、並びに通信ポートＡでの接続要求フレーム受信による参入が既にあるかどうかを判断する手段と、
   該参入が既にある場合は、通信ポートＡでの接続要求フレーム受信により参入されている伝送局の物理アドレスが割り付けられている論理アドレスより送信順位が低く、かつ通信ポートＢでの接続要求フレーム受信により既に参入している伝送局の物理アドレスに割り付けられている論理アドレスよりも送信順位が高い論理アドレスを求める手段と、
   この論理アドレスを有する前記送信順位設定回路に前記受信した接続要求フレームに含まれている物理アドレスを割り付ける手段と
   を有することを特徴とする請求項１記載の二重リング・ネットワークシステム。
3. 前記論理アドレス決定回路部は、
   前記通信ポートＡで中継局を経由せず接続要求フレームを受信したとき、又は、前記通信ポートＢで中継局を経由せず接続要求フレームを受信したときは、前記送信順位設定回路にて物理アドレスを割り付け可能な論理アドレスのうち前記送信順位設定回路で物理アドレスが割り付けられている論理アドレスの最大値よりも一段階値が大きい論理アドレスを、前記受信した接続要求に含まれている物理アドレスを割り付ける論理アドレスとして求める手段と、
   前記通信ポートＡで中継局を経由して接続要求フレームを受信したときは、前記送信順位設定回路にて物理アドレスを割り付け可能な論理アドレスのうち前記中継局の物理アドレスが割り付けられている論理アドレスよりも一段階値の大きい論理アドレスを、前記受信した接続要求に含まれている物理アドレスを割り付ける論理アドレスとして求める手段と、
   前記通信ポートＢで中継局を経由して接続要求フレームを受信したときは、前記送信順位設定回路にて物理アドレスを割り付け可能な論理アドレスのうち前記中継局の物理アドレスが割り付けられている論理アドレスを、前記受信した接続要求に含まれている物理アドレスを割り付ける論理アドレスとして求めると共に、前記送信順位設定回路にて物理アドレスを割り付け可能な論理アドレスのうち前記中継局の論理アドレスよりも一段階値の大きい論理アドレスを前記中継局の物理アドレスを割り付ける新たな論理アドレスとして求める手段と
   を有することを特徴とする請求項１又は２のいずれかに記載の二重リング・ネットワークシステム。
4. 前記伝送局は、前記通信ポートＡおよび前記通信ポートＢを備えると伴に、独立して子局を接続する通信ポートを備えたハブ局であることを特徴とする請求項１ないし３のいずれかに記載の二重リング・ネットワークシステム。
5. ハブ局には前記通信ポートＡおよび前記通信ポートＢに子局として前記伝送局が接続され、該子局はハブ局の独立した通信ポートへ接続され、
   前記論理アドレス決定回路部は、
   前記接続要求フレームがハブ局への子局の接続を示している場合は、該子局が接続されている物理アドレスを有するハブ局の論理アドレスに１を加算した論理アドレスを該子局の物理アドレスを設定する論理アドレスとして求める手段と、
   前記接続要求フレームが親局の通信ポートＡでの受信にて該ハブ局への伝送局の接続を示している場合は、該子局が接続されている物理アドレスを有する最終の論理アドレスに１を加算した論理アドレスを、該伝送局の物理アドレスを設定するための論理アドレスとして求めることを特徴とする請求項１ないし４のいずれかに記載の二重リング・ネットワークシステム。
6. 前記論理アドレス決定回路部は、
   前記同期フレームを送信したとき、そのフレームに含まれている物理アドレスの接続要求フレームが受信されない場合は、離脱と判定し、その物理アドレスが割り付けられている論理アドレス以降は、それぞれ１を減算した論理アドレスを求め、この論理アドレスに前記論理アドレス以降に割り付けられている物理アドレスを順次割り付けることを特徴とする請求項１ないし５のいずれかに記載の二重リング・ネットワークシステム。
7. 前記アドレスリスト設定回路部の送信順位設定回路分の保持回路を整列順に備え、前記伝送局が参入されたことを示す接続要求フレームを受信する毎に、整列順に保持回路の更新を有効にすると共に、前記論理アドレス決定回路部が求めた論理アドレスに対応する整列順の保持回路を有効又は無効にするライブリスト設定回路部を有することを特徴とする請求項１ないし６のいずれかに記載の二重リング・ネットワークシステム。
8. 前記無効は、前記伝送局が離脱したときに無効とすることを特徴とする請求項７記載の二重リング・ネットワークシステム。
9. 双方向に通信が可能な通信ポートＡ又は通信ポートＢを備えた伝送局を二重リング・ネットワークに接続し、いずれかが親局となり、該伝送局のネットワーク上の送信順位を決定する二重リング・ネットワークの送信順位決定方法であって、
   前記二重リング・ネットワークに接続された伝送局の送信順位を決定するための論理アドレスを、整数順に整列させたアドレスリストを親局が作成する工程と、
   前記二重リング・ネットワークに接続された伝送局に対して、該伝送局に対して決定した論理アドレスを同期フレームに含ませて親局が送信する工程と、
   前記二重リング・ネットワークへの接続に伴って、伝送局が予め設定されている物理アドレスを接続要求フレームに含ませて親局に送信する工程と、
   前記伝送局が前記同期フレームを受信し、該同期フレームに含まれている論理アドレスを当該伝送局の送信順位として設定し、該送信順位に従って前記同期フレームの受信に伴ってフレームデータを前記親局に送信する工程と、
   前記親局が同期フレームの送信に伴って送信された前記伝送局からの接続要求フレームに含まれている物理アドレスを受信順に対応する整数順の論理アドレスに割り付ける工程と、
   前記物理アドレスが割り付けられる毎に、親局が該物理アドレスとその論理アドレスとを前記同期フレームに含ませて前記二重リング・ネットワークに送信する工程と、
   前記親局が、前記通信ポートＡで中継局を経由せず接続要求フレームを受信したとき、又は、前記通信ポートＢで中継局を経由せず接続要求フレームを受信したときは、前記親局にて物理アドレスを割り付け可能な論理アドレスのうち前記親局で物理アドレスが割り付けられている論理アドレスの最大値よりも一段階値の大きい論理アドレスを、前記受信した接続要求に含まれている物理アドレスを割り付ける論理アドレスとして求める工程と、
   前記親局が、前記通信ポートＡで中継局を経由して接続要求フレームを受信したときは、前記親局にて物理アドレスを割り付け可能な論理アドレスのうち前記中継局の物理アドレスが割り付けられている論理アドレスよりも一段階値の大きい論理アドレスを、前記受信した接続要求に含まれている物理アドレスを割り付ける論理アドレスとして求める工程と、
   前記親局が、前記通信ポートＢで中継局を経由して接続要求フレームを受信したときは、前記親局にて物理アドレスを割り付け可能な論理アドレスのうち前記中継局の物理アドレスが割り付けられている論理アドレスを、前記受信した接続要求に含まれている物理アドレスを割り付ける論理アドレスとして求めると共に、前記親局にて物理アドレスを割り付け可能な論理アドレスのうち前記中継局の論理アドレスよりも一段階値の大きい論理アドレスを前記中継局の物理アドレスを割り付ける新たな論理アドレスとして求める工程と
   を行なうことを特徴とする二重リング・ネットワークの送信順位決定方法。
10. 前記伝送局は、
    隣接局から前記接続要求フレームを受信した場合は、自局の物理アドレスと論理アドレスとを含ませて前記親局に送信する工程とを
    行なうことを特徴とする請求項９記載の二重リング・ネットワークの送信順位決定方法。
11. 前記伝送局は、ハブ局又は該ハブ局に接続された子局であることを特徴とする請求項９又は１０記載の二重リング・ネットワークの送信順位決定方法。
12. 二重リング・ネットワークに接続された、双方向に通信が可能な通信ポートＡ及び通信ポートＢを備えた伝送局装置において、
    送受信タイミングを制御して、前記通信ポートＡ、通信ポートＢから、生成されたフレームを送信させると共に、同期フレームの送信に伴って、前記二重リング・ネットワークを介して受信したフレームを内部に取り込む送受信部と、
    前記通信ポートから伝送局の参入に伴う接続要求フレームを受信したかどうかを判定するフレーム検知判定回路部と、
    前記二重リング・ネットワークに接続する伝送局数に対応させた数の送信順位設定回路を整列させて設け、各々の送信順位設定回路が設定された物理アドレスと当該送信順位設定回路の送信順位を論理アドレスとして送出させるように構成したアドレスリスト設定回路部と、
    前記フレーム検知判定回路部が前記接続要求フレームを受信したとき、ループ接続順に若い送信順位を有する論理アドレスを有する送信順位設定回路を決定し、該決定した論理アドレスの送信順位設定回路に対して受信した接続要求フレームに含まれる物理アドレスを割り付ける論理アドレス決定回路部と、
    前記アドレスリスト設定回路部からの物理アドレスと論理アドレスとを前記同期フレームに含ませて生成し、これを送受信制御回路部から送信させるフレームデータ生成部と
    を有することを特徴とする伝送局装置。
13. 前記フレーム検知判定回路部は、
    前記通信ポートＡ又は通信ポートＢの一方からの接続要求フレームを受信した場合は、受信した通信ポートとは逆の通信ポートの受信であることを知らせる手段を有し、
    参入は、通信ポートＡ、通信ポートＢの順に関係せず参入されるものであり、
    前記同期フレームを送信した伝送局は親局であり、該親局の通信ポートＢに隣接する伝送局には、最大の論理アドレスを有する伝送局が接続されるものであり、
    前記論理アドレス決定回路部は、
    前記接続要求フレームを受信したとき、通信ポートＡの隣接局又は中継局経由での接続要求フレームを受信で、並びに通信ポートＢでの接続要求フレーム受信による参入が既にあるかどうかを判定する手段と、
    参入が既にある場合は、通信ポートＢでの接続要求フレーム受信により参入されている伝送局の物理アドレスが割り付けられている論理アドレスより送信順位が高く、かつ通信ポートＡでの接続要求フレーム受信により既に参入している伝送局の物理アドレスに割り付けられている論理アドレスよりも送信順位が低い論理アドレスを求める手段と、
    この論理アドレスを有する前記送信順位設定回路に前記受信した接続要求フレームに含まれている物理アドレスを割り付ける手段と、
    前記接続要求フレームを受信したとき、通信ポートＢの隣接局又は中継局経由での接続要求フレームを受信で、並びに通信ポートＡでの接続要求フレーム受信による参入が既にあるかどうかを判断する手段と、
    該参入が既にある場合は、通信ポートＡでの接続要求フレーム受信により参入されている伝送局の物理アドレスが割り付けられている論理アドレスより送信順位が低く、かつ通信ポートＢでの接続要求フレーム受信により既に参入している伝送局の物理アドレスに割り付けられている論理アドレスよりも送信順位が高い論理アドレスを求める手段と、
    この論理アドレスを有する前記送信順位設定回路に前記受信した接続要求フレームに含まれている物理アドレスを割り付ける手段と
    を有することを特徴とする請求項１２記載の伝送局装置。
14. 前記論理アドレス決定回路部は、
    前記通信ポートＡで接続要求フレームを受信したときは、前記送信順位設定回路の内で物理アドレスが設定されている論理アドレスを中継局の論理アドレスとし、この論理アドレスに１を加算した論理アドレスを、前記受信した接続要求に含まれている物理アドレスを割り付ける論理アドレスとして求める手段と、
    前記接続要求フレームが通信ポートＡ又は通信ポートＢの隣接局又は通信ポートＡ又は通信ポートＢの中継局経由での受信を示し、かつ通信ポートＢ又は通信ポートＡでの接続要求フレーム受信により参入が既にある場合は、その通信ポートＢ又は通信ポートＡでの接続要求フレーム受信により参入されている伝送局の論理アドレスから１を減算した論理アドレスを有する送信順位設定回路に前記受信した接続要求フレームに含まれている物理アドレスを設定させる手段と
    を有することを特徴とする請求項１２又は１３のいずれかに記載の伝送局装置。
15. 伝送局は、前記通信ポートＡおよび前記通信ポートＢを備えると伴に、独立して子局を接続する通信ポートを備えたハブ局であることを特徴とする請求項１２ないし１４のいずれかに記載の伝送局装置。
16. ハブ局には前記通信ポートＡおよび前記通信ポートＢに子局として前記伝送局が接続され、該子局はハブ局の独立した通信ポートへ接続され、
    前記論理アドレス決定回路部は、
    前記接続要求フレームがハブ局への子局の接続を示している場合は、該子局が接続されている物理アドレスを有するハブ局の論理アドレスに１を加算した論理アドレスを該子局の物理アドレスを設定する論理アドレスとして求める手段と、
    前記接続要求フレームが親局の通信ポートＡでの受信にて該ハブ局への伝送局の接続を示している場合は、該子局が接続されている物理アドレスを有する最終の論理アドレスに１を加算した論理アドレスを、該伝送局の物理アドレスを設定するための論理アドレスとして求めることを特徴とする請求項１２ないし１５のいずれかに記載の伝送局装置。
17. 前記論理アドレス決定回路部は、
    前記同期フレームを送信したとき、その制御フレームに含まれている物理アドレスの接続要求フレームが受信されない場合は、離脱と判定し、その物理アドレスが割り付けられている論理アドレス以降は、それぞれ１を減算した論理アドレスを求め、この論理アドレスに前記論理アドレス以降に割り付けられている物理アドレスを順次割り付けることを特徴とする請求項１２ないし１６のいずれかに記載の伝送局装置。
18. 前記アドレスリスト設定回路部の送信順位設定回路分の保持回路を整列順に備え、前記伝送局が参入されたことを示す接続要求フレームを受信する毎に、整列順に保持回路の更新を有効にすると共に、前記論理アドレス決定回路部が求めた論理アドレスに対応する整列順の保持回路を有効又は無効にするライブリスト設定回路部を有することを特徴とする請求項１２乃至１７のいずれかに記載の伝送局装置。

Images