JP2008278179A - 通信装置およびそのアドレス割付方法 - Google Patents

通信装置およびそのアドレス割付方法 Download PDF

Info

Publication number
JP2008278179A
JP2008278179A JP2007119037A JP2007119037A JP2008278179A JP 2008278179 A JP2008278179 A JP 2008278179A JP 2007119037 A JP2007119037 A JP 2007119037A JP 2007119037 A JP2007119037 A JP 2007119037A JP 2008278179 A JP2008278179 A JP 2008278179A
Authority
JP
Japan
Prior art keywords
communication device
address
slave communication
data
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007119037A
Other languages
English (en)
Inventor
Hidetsugu Koga
英嗣 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2007119037A priority Critical patent/JP2008278179A/ja
Publication of JP2008278179A publication Critical patent/JP2008278179A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Abstract

【課題】
マスタースレーブ通信装置のアドレス設定ミスを防止する。
【解決手段】
スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置1と、前記マスター通信装置1に接続されて前記マスター通信装置とデータの送受信を行う第1スレーブ通信装置2と、前記第1スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第2スレーブ通信装置2aと、を備えた通信システムにおいて、前記第1スレーブ通信装置2は、前記マスター通信装置1からの受信データを第2スレーブ通信装置2aに中継するための中継手段と、前記マスター通信装置1からの受信データを前記マスター通信装置1に返送するための伝送路切り替え手段と、を備えた。
【選択図】図1

Description

本発明は、複数の通信装置がカスケード接続されて構成されたシステムにおける各装置でのデータ通信技術に関する。
伝送路に接続されたマスター通信装置とカスケード接続された複数のスレーブ通信装置は、マスター通信装置からのコマンドデータでスレーブ通信装置が動作し、動作状態をレスポンスデータとしてスレーブ通信装置から出力される。マスター通信装置と複数のスレーブ通信装置は伝送路にカスケードに接続されるためマスター通信装置から出力されたコマンドデータは、伝送路に接続されるすべてのスレーブ通信装置で受信される。しかし、コマンドデータは任意のスレーブ通信装置宛であるため、その他のスレーブ通信装置と区別するために、アドレス情報を持っている。このアドレス情報は通信装置が起動後、外部から入力される例えばロータリースイッチや、不揮発性メモリ上のデータ等がある。
一方で、通信装置の増設や保守点検時で、2次局の入れ替えを行う場合、入れ替えたスレーブ通信装置のアドレスを手動で設定する場合がある。この場合、設定を誤る場合や、アドレスを設定することを忘れる場合がある。
アドレスの誤設定を防止する例として、シリアルポートを介してカスケード接続され、各々装置固有の制御を専ら行う専用制御手段を有する複数の装置により構成されたシステムにおいて該複数の装置にそれぞれ搭載された通信装置であって、該各通信制御装置は、該通信制御装置を搭載した装置から見た場合のカスケード接続に係る他の装置の相対アドレスを決定する相対アドレス決定手段を有し、この相対アドレスでデータ通信を行う方法がある。
図5は従来の方法でアドレス割付行うための、送信データのヘッダ部の構成を示す図と、返信フローチャートと次段へ相対アドレス生成データを送信するための処理フローである。相対アドレスを決定するステップでは相対アドレスが割り付けられる通信制御装置で受信された前記送信データのヘッダ部の、フラグを1に設定し、段数データをカウンタデータ+1に変更して送信元へ返信する。一方、相対アドレスを決定するデータを送信したホスト側では、相対アドレスが割り付けられた通信制御装置から返信されたデータを受信し、この受信データを基にアドレステーブルを更新するものである。また、前記相対アドレスが割り付けられる通信制御装置がホスト側以外の通信制御装置へ返信処理を行うために、別の通信処理が開始されている。
特開平11−321027(第21頁、図27、図28、図29)
図5に示すような通信装置では、相対アドレスが割り付けられる通信制御装置側でデータの加工を行うため、相対アドレスを管理するホスト側で任意のアドレスを決定出来ない問題や、相対アドレスが割り付けられる通信制御装置側で誤ってアドレスを二重に設定した場合でも、アドレス割付が正常に終了するという問題があった。
また、ホスト局以外への相対アドレスが割付けの返信データを送信するための処理も別に行う必要があるため煩雑な処理となる問題があった。
本発明はこのような問題点に鑑みてなされたものであり、マスター通信装置がアドレステーブル決定を管理し、スレーブ通信装置は受信したデータから自局アドレス抽出すると同時に、スレーブ通信装置でアドレスを割り付ける場合の煩雑な処理をなくすことができる通信装置のアドレス割付装置を提供することを目的とする。
上記問題を解決するため、本発明は、次のようにしたのである。
請求項1に記載の発明は、スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置と、前記マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第1スレーブ通信装置と、前記第1スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第2スレーブ通信装置と、を備えた通信システムにおいて、前記第1スレーブ通信装置は、前記マスター通信装置からの受信データを第2スレーブ通信装置に中継するための中継手段と、前記マスター通信装置からの受信データを前記マスター通信装置に返送するための伝送路切り替え手段と、を備えたことを特徴とするものである。
請求項2に記載の発明は、前記伝送路切り替え手段は、前記中継手段内に設けられていることを特徴とするものである。
請求項3に記載の発明は、マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第1スレーブ通信装置と、前記第1スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第2スレーブ通信装置と、を備え、前記マスター通信装置は、前記第1および第2スレーブ通信装置のアドレスを管理するアドレステーブルを記憶する記憶手段を備えた通信システムにおいて、前記マスター通信装置が、前記アドレステーブルに基づいて前記第1スレーブ通信装置に割り付けるアドレスを含む第1のアドレス割付け用データを前記第1スレーブ通信装置に送信する第1ステップを実行し、前記第1スレーブ通信装置が、前記マスター通信装置から送信された第1のアドレス割付け用データを前記第1スレーブ通信装置の記憶手段に記憶する第2のステップを実行し、前記第1のアドレス割付け用データを前記マスター通信装置に返送する第3ステップを実行し、前記マスター通信装置が、前記アドレステーブルに基づいて前記第2スレーブ通信装置に割り付けるアドレスを含む第2のアドレス割付け用データを前記第2スレーブ通信装置に送信する第6ステップを実行し、前記第1スレーブ通信装置が、前記マスター通信装置から送信された第2のアドレス割付け用データを前記第2スレーブ通信装置に中継する第7ステップを実行し、前記第2スレーブ通信装置が、前記第1のスレーブ通信装置により中継された前記第2のアドレス割付け用データを、前記第2スレーブ通信装置の記憶手段に記憶する第8のステップを実行することを特徴とするものである。
請求項4に記載の発明は、前記第1のアドレス割付け用データは、前記第1スレーブ通信装置に対するアドレス割付要求データと、前記第1スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、前記第2のアドレス割付け用データは、前記第2スレーブ通信装置に対するアドレス割付要求データと、前記第2スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であることを特徴とするものである。
請求項5に記載の発明は、前記第1スレーブ通信装置は、電源投入後または初期化後は、前記マスター通信装置から送信されたデータを前記マスター通信装置に折り返して返送することを特徴とするものである。
請求項6に記載の発明は、マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第1スレーブ通信装置と、前記第1スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第2スレーブ通信装置と、前記第2スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第3スレーブ通信装置と、を備え、前記マスター通信装置は、前記第1および第2スレーブ通信装置のアドレスを管理するアドレステーブルを記憶する記憶手段を備えた通信システムにおいて、前記マスター通信装置が、前記アドレステーブルに基づいて前記第1スレーブ通信装置に割り付けるアドレスを含む第1のアドレス割付け用データを前記第1スレーブ通信装置に送信する第1ステップを実行し、前記第1スレーブ通信装置が、前記マスター通信装置から送信された第1のアドレス割付け用データを前記第1スレーブ通信装置の記憶手段に記憶する第2のステップを実行し、前記第1のアドレス割付け用データを前記マスター通信装置に返送する第3ステップを実行し、前記マスター通信装置が、前記アドレステーブルに基づいて前記第2スレーブ通信装置に割り付けるアドレスを含む第2のアドレス割付け用データを前記第2スレーブ通信装置に送信する第6ステップを実行し、前記第1スレーブ通信装置が、前記マスター通信装置から送信された第2のアドレス割付け用データを前記第2スレーブ通信装置に中継する第7ステップを実行し、前記第2スレーブ通信装置が、前記第1のスレーブ通信装置により中継された前記第2のアドレス割付け用データを、前記第2スレーブ通信装置の記憶手段に記憶する第8のステップを実行し、前記第2のアドレス割付け用データを前記マスター通信装置に返送する第9ステップを実行し、前記マスター通信装置が、前記アドレステーブルに基づいて前記第3スレーブ通信装置に割り付けるアドレスを含む第3のアドレス割付け用データを前記第3スレーブ通信装置に送信する第13ステップを実行し、前記第1スレーブ通信装置が、前記マスター通信装置から送信される第3のアドレス割付け用データを前記第2スレーブ通信装置に中継する第14ステップを実行し、前記第2スレーブ通信装置が、前記第1スレーブ通信装置により中継された第3のアドレス割付け用データを前記第3スレーブ通信装置に中継する第15ステップを実行することを特徴とするものである。
請求項7に記載の発明は、前記第1のアドレス割付け用データは、前記第1スレーブ通信装置に対するアドレス割付要求データと、前記第1スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、前記第2のアドレス割付け用データは、前記第2スレーブ通信装置に対するアドレス割付要求データと、前記第2スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、前記第3のアドレス割付け用データは、前記第3スレーブ通信装置に対するアドレス割付要求データと、前記第3スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であることを特徴とするものである。
請求項8に記載の発明は、前記第1スレーブ通信装置は、電源投入後または初期化後は、前記マスター通信装置から送信されたデータを前記マスター通信装置に折り返して返送することを特徴とするものである。
請求項9に記載の発明は、前記マスター装置は、送信した前記アドレス情報が返送されない場合は、所定時間経過後に、全てのスレーブ通信装置についてアドレス割付が完了したものと判断することを特徴とするものである。
請求項10に記載の発明は、前記アドレステーブルのデータは、予め前記マスター通信装置の上位装置から設定されることを特徴とするものである。
請求項11に記載の発明は、前記アドレステーブルのデータは、前記マスター通信装置が送信した前記アドレス情報がスレーブ通信装置から返送される度に、直前のアドレスデータに所定の値を加算または減算して求められることを特徴とするものである。
請求項12に記載の発明は、スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置にカスケード接続されて前記マスター通信装置とデータの送受信を行うスレーブ通信装置において、前記マスター通信装置からの受信データを後段のスレーブ通信装置に中継するための中継手段と、前記マスター通信装置からの受信データを前記マスター通信装置に返送するための伝送路切り替え手段と、を備えたことを特徴とするものである。
請求項13に記載の発明は、請求項12に記載のスレーブ通信装置を備えたことを特徴とするものである。
請求項1、2、12、13に記載の発明によると、伝送データを中継する手段と、伝送データを折り返す伝送路切り替え手段と、を備えているため、カスケード接続されるスレーブ装置のアドレスを上流側から順に割り付けることができる。
請求項3、4、6、7に記載の発明によると、マスター通信装置がスレーブ通信装置の割付アドレスを決定した後にコマンドとレスポンスを交換する通信に移行するため、誤ったアドレスが割り付けられることがない。
請求項5、8に記載の発明によると、スレーブ通信装置は電源投入後あるいは初期化時に必ず伝送路切り替え手段が折り返し状態となっているため、スレーブ通信装置はアドレス割付が終わるまで、次の通信ステップに移行しない。また、折り返しが行われているとき、他方へ送信しないため特別な処理を必要としない。
請求項9に記載の発明によると、一定時間待って返信がない場合にはアドレス割付が終了したことを検出できるので、特別な処理を必要とせずにアドレス割付の終了を簡単な処理で行うことできる。
請求項10、11に記載の発明によると、マスター通信装置で割り付けるべきアドレスを決定できるため任意のアドレスを決定できる。
以下、本発明の方法の具体的実施例について、図に基づいて説明する。以下、異なる図においても同じ器具符号を持つものは、同一の内容を示している。
図1は、本発明の方法を適用する通信装置の構成を示すブロック図である。
図1ではマスター通信装置1とスレーブ通信装置2が伝送路3によって接続されている。マスター通信装置1は、CPU140内部に伝送路3に接続される全てのスレーブ通信装置のアドレスを管理するためのアドレステーブル150を記憶している。ここで、アドレステーブルは、伝送路に接続されるスレーブ局の順番を示す番号(左欄)と、アドレスデータを表すスレーブ番号(右欄)と、が格納されている。なお、アドレステーブル150は、CPU140内部でなくとも、CPU140からアクセス可能な任意の記憶手段に記憶されていればよい。
また、スレーブ通信装置2はCPU240内部に自局のアドレスデータを格納するためのアドレス格納レジスタ250(記憶手段)を具備している。
なお、本例ではアドレステーブルをCPU内部に実装しているが、CPU外部に専用のメモリとして実装しても良い。また、アドレステーブルのスレーブ番号は、マスター通信装置の上位装置から任意のものを設定してもよい。また、後述するスレーブ装置で、アドレスデータが折り返されて返送される度に、直前のアドレスデータに所定の値を加算または減算して求めるようにしても良い。
マスター通信装置1は、トランシーバ111、112を介して伝送路3に接続され、前記トランシーバ111とCPU 140の間には、伝送路3から受信する伝送データとCPU 140の動作クロックの差を吸収するためのRxFIFO131、CPU140の動作クロックに合せて送信する伝送データと伝送クロックの差を吸収するためのTxFIFO121が接続され、同様にトランシーバ112とCPU140間にTxFIFO132とRxFIFO122が接続されている。ここで、RxFIFO122の出力端とTxFIFO121の入力端は接続され、トランシーバ112が受信したデータは、RxFIFO122とTxFIFO121を中継路としてトランシーバ111へと転送される。同様に、RxFIFO131の出力端とTxFIFO132の入力端が接続されていて、トランシーバ111からトランシーバ112への中継路として使用される。
スレーブ通信装置2は、トランシーバ211、212を介して伝送路3に接続され、前記トランシーバ211とCPU 240の間には、伝送路3から受信する伝送データとCPU 240の動作クロックの差を吸収するためのRxFIFO 231、CPU 240の動作クロックに合せて送信する伝送データと伝送クロックの差を吸収するためのTxFIFO221が接続され、同様にトランシーバ212とCPU240間にRxFIFO 222とTxFIFO232が接続されている。スレーブ通信装置には、中継路を切断し受信した伝送データを受信元に折り返す切り替え器223および233を具備している。前記切り替え器は、電源投入後または初期化後、受信した伝送データを受信元に折り返す状態に保持されており、アドレス格納レジスタ250は初期値が格納されている。アドレス割付が実行されるとCPU240はアドレス割付用データからアドレスデータを抽出し、アドレス格納レジスタ250へ格納すると前記切り替え器(伝送路切り替え手段)を中継路に切り替える。
替え器を中継路に切り替えると、RxFIFO231の出力端とTxFIFO232の入力端、および、RxFIFO222の出力端とTxFIFO221がそれぞれ接続される、2つのトランシーバ間で受信した伝送データは相互に中継される接続となる。更に、前記切り替え器はアドレス割付用に受信元折り返しとなっている場合と通常動作時の中継路に設定されている場合とで、同じ段数のFIFOを通過する様になっている。
なお、折り返し用の切り替え器を中継経路に実装するのはスレーブ通信装置のみとしたが、マスター通信装置にも実装して回路構成を統一しても良い。
図2は本発明を適用した通信システムの例である。
本例では4台の通信装置が伝送路に直列に接続されている。アドレスを管理するのがマスター通信装置1である。スレーブ通信装置は図1のスレーブ通信装置2と同様のブロック図からなる。
なお、マスター通信装置とスレーブ通信装置の回路構成が統一されている場合は、マスター通信装置を、スレーブ通信装置として機能させることも可能である。この場合、マスター通信装置のアドレステーブルは、スレーブ通信装置の自局アドレスを格納するアドレス格納レジスタとして機能することとなる。
また、本例ではマスター通信装置1を伝送路の末端となる様に接続しているが、図1で説明した通り、マスター通信装置1も中継機能を実装しているので、伝送路の途中に接続しても良い。
図3は本発明のアドレス割付手順を示すシーケンスチャートである。図3には、通信シーケンスに加えて各装置の動作の流れも記載している。
はじめに、マスター通信装置1が第1スレーブ通信装置2aのアドレスを割り付ける場合を説明する。マスター通信装置1は予め設定されたアドレステーブル情報のもとに、アドレス割付対象となるスレーブ通信装置2aのアドレス#1を格納したアドレス割付け用データを送信(S1)する。スレーブ通信装置2aの切り替え器は、電源投入後または初期化後、受信した伝送データを受信元に折り返す状態に保持されている。CPU240はアドレス割付用データからアドレスデータ#1を抽出し、アドレス格納レジスタ250へ格納(S2)し、前記切り替え器を中継路に切り替えて、前記アドレス割付け用データを折り返す(S3)。マスター通信装置1は前記スレーブ通信装置2aからの折り返しデータを受信すると、#1のアドレス割付完了を検出する(S4)。
次に、マスター通信装置1は次のアドレス#2をアドレステーブルから選択する(S5)。そして、(S1)と同様に第2スレーブ通信装置2bのアドレス#2を格納したアドレス割付け用データを送信(S6)する。なお、ここで、マスター通信装置に具備されるアドレステーブルの全データは、予め設定されたデータであってもよいし、次のアドレスの選択時に前記アドレスデータに固定値を加算あるいは減算しても良い。
図3にはマスター通信装置1が第2、第3スレーブ通信装置2bおよび2cのアドレス割付を行う場合のシーケンスを記載しているが、以降、前述の手順と同じため説明は省略する。
次にアドレスを割付けられるスレーブ通信装置2の動作について説明する。
スレーブ通信装置2は電源投入後または初期化後は前記切り替え器が、折り返しの状態となっている。この状態で、アドレス割付用データを受信すると、このデータが送信元折り返されると同時に、CPU240へ前記アドレス割付用データが受信される。CPU240は前記アドレス割付用データからアドレスデータを抽出し、これをアドレス格納レジスタ250へ格納すると同時に、切り替え器を中継路に切り替える。切り替え器を中継路に切り替えたことで、次段へアドレス割付け用データを中継するための準備をするのである。
図4(a)は、マスター通信装置1が送信するアドレス割付用データの例である。データには、送信先アドレス601、送信元アドレス602、データタイプ603、データ長604、アドレスデータ605に加えて伝送データの誤りを検出するFCS606(Frame Check Sequence)がある。本例では、データタイプ603にてアドレス割付要求と通常通信(コマンド/レスポンス;図4(b))を識別する。ここで、アドレス割付時、送信先アドレス601には、特定のアドレスが設定されている。これは、スレーブ通信装置2のアドレス格納レジスタ250の初期と一致する値である。このため、アドレス割付用データの送信先アドレスがアドレス格納レジスタ値と一致し、CPU240は自局への受信データであることを認識するのである。こうして自局への受信データを認識したCPU240は受信データのタイプデータからアドレス割付要求を識別し、アドレスデータを前記アドレス格納レジスタへ格納する。
このように、電源投入時や初期化時に、前記、替え器が、折り返しの状態となっているため、切り替え器の接続に複雑な処理は不要である。2つのトランシーバ間がクロックの差分を吸収するだけのRxFIFOとTxFIFOとで接続された中継路を持つので、伝送路と通信装置が直列に接続された通信システムでも、全ての通信装置のアドレスを割り付けることができるのである。また、アドレスを割り付けるために複数の通信装置に実装が必要なのはRxFIFOとTxFIFO間の切り替え器のみのため、簡単な回路で低コストに実現できるのである。
なお、本発明は、マスタースレーブ構成の制御装置についても容易に適用することが可能である。
本発明の方法を適用する通信装置の構成を示すブロック図である。 本発明の適用した通信システムの例である。 本発明のアドレス割付手順を示すシーケンスチャートである。 本発明のアドレス割付用伝送データのフォーマットである。 従来の方法を適用したアドレス割付を示すシーケンスチャートである。
符号の説明
1 マスター通信装置
2 スレーブ通信装置
2a 第1スレーブ通信装置
2b 第2スレーブ通信装置
2c 第3スレーブ通信装置
3 伝送路
111、112、211、212 トランシーバ
121、132、221、232 TxFIFO
122、131、222、231 RxFIFO
140、240 CPU
150 アドレステーブル
250 アドレス格納レジスタ(記憶手段)
223、233 切り替え器(伝送路切り替え手段)
601 送信先アドレス
602 送信元アドレス
603 タイプ
604 データ長
605 アドレスデータ
606 FCS(Flame Check Sequence)

Claims (13)

  1. スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置と、前記マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第1スレーブ通信装置と、前記第1スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第2スレーブ通信装置と、を備えた通信システムにおいて、
    前記第1スレーブ通信装置は、前記マスター通信装置からの受信データを第2スレーブ通信装置に中継するための中継手段と、
    前記マスター通信装置からの受信データを前記マスター通信装置に返送するための伝送路切り替え手段と、を備えたことを特徴とする通信システム。
  2. 前記伝送路切り替え手段は、前記中継手段内に設けられていることを特徴とする請求項1記載の通信システム。
  3. マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第1スレーブ通信装置と、前記第1スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第2スレーブ通信装置と、を備え、前記マスター通信装置は、前記第1および第2スレーブ通信装置のアドレスを管理するアドレステーブルを記憶する記憶手段を備えた通信システムにおいて、
    前記マスター通信装置が、前記アドレステーブルに基づいて前記第1スレーブ通信装置に割り付けるアドレスを含む第1のアドレス割付け用データを前記第1スレーブ通信装置に送信する第1ステップを実行し、
    前記第1スレーブ通信装置が、前記マスター通信装置から送信された第1のアドレス割付け用データを前記第1スレーブ通信装置の記憶手段に記憶する第2のステップを実行し、前記第1のアドレス割付け用データを前記マスター通信装置に返送する第3ステップを実行し、
    前記マスター通信装置が、前記アドレステーブルに基づいて前記第2スレーブ通信装置に割り付けるアドレスを含む第2のアドレス割付け用データを前記第2スレーブ通信装置に送信する第6ステップを実行し、
    前記第1スレーブ通信装置が、前記マスター通信装置から送信された第2のアドレス割付け用データを前記第2スレーブ通信装置に中継する第7ステップを実行し、
    前記第2スレーブ通信装置が、前記第1のスレーブ通信装置により中継された前記第2のアドレス割付け用データを、前記第2スレーブ通信装置の記憶手段に記憶する第8のステップを実行することを特徴とするアドレス割付方法。
  4. 前記第1のアドレス割付け用データは、前記第1スレーブ通信装置に対するアドレス割付要求データと、前記第1スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、
    前記第2のアドレス割付け用データは、前記第2スレーブ通信装置に対するアドレス割付要求データと、前記第2スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であることを特徴とする請求項3記載のアドレス割付方法。
  5. 前記第1スレーブ通信装置は、電源投入後または初期化後は、前記マスター通信装置から送信されたデータを前記マスター通信装置に折り返して返送することを特徴とする請求項3記載のアドレス割付方法。
  6. マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第1スレーブ通信装置と、前記第1スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第2スレーブ通信装置と、前記第2スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第3スレーブ通信装置と、を備え、前記マスター通信装置は、前記第1および第2スレーブ通信装置のアドレスを管理するアドレステーブルを記憶する記憶手段を備えた通信システムにおいて、
    前記マスター通信装置が、前記アドレステーブルに基づいて前記第1スレーブ通信装置に割り付けるアドレスを含む第1のアドレス割付け用データを前記第1スレーブ通信装置に送信する第1ステップを実行し、
    前記第1スレーブ通信装置が、前記マスター通信装置から送信された第1のアドレス割付け用データを前記第1スレーブ通信装置の記憶手段に記憶する第2のステップを実行し、前記第1のアドレス割付け用データを前記マスター通信装置に返送する第3ステップを実行し、
    前記マスター通信装置が、前記アドレステーブルに基づいて前記第2スレーブ通信装置に割り付けるアドレスを含む第2のアドレス割付け用データを前記第2スレーブ通信装置に送信する第6ステップを実行し、
    前記第1スレーブ通信装置が、前記マスター通信装置から送信された第2のアドレス割付け用データを前記第2スレーブ通信装置に中継する第7ステップを実行し、
    前記第2スレーブ通信装置が、前記第1のスレーブ通信装置により中継された前記第2のアドレス割付け用データを、前記第2スレーブ通信装置の記憶手段に記憶する第8のステップを実行し、前記第2のアドレス割付け用データを前記マスター通信装置に返送する第9ステップを実行し、
    前記マスター通信装置が、前記アドレステーブルに基づいて前記第3スレーブ通信装置に割り付けるアドレスを含む第3のアドレス割付け用データを前記第3スレーブ通信装置に送信する第13ステップを実行し、
    前記第1スレーブ通信装置が、前記マスター通信装置から送信される第3のアドレス割付け用データを前記第2スレーブ通信装置に中継する第14ステップを実行し、
    前記第2スレーブ通信装置が、前記第1スレーブ通信装置により中継された第3のアドレス割付け用データを前記第3スレーブ通信装置に中継する第15ステップを実行することを特徴とするアドレス割付方法。
  7. 前記第1のアドレス割付け用データは、前記第1スレーブ通信装置に対するアドレス割付要求データと、前記第1スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、
    前記第2のアドレス割付け用データは、前記第2スレーブ通信装置に対するアドレス割付要求データと、前記第2スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、
    前記第3のアドレス割付け用データは、前記第3スレーブ通信装置に対するアドレス割付要求データと、前記第3スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であることを特徴とする請求項6記載のアドレス割付方法。
  8. 前記第1スレーブ通信装置は、電源投入後または初期化後は、前記マスター通信装置から送信されたデータを前記マスター通信装置に折り返して返送することを特徴とする請求項3または6いずれかに記載のアドレス割付方法。
  9. 前記マスター装置は、送信した前記アドレス情報が返送されない場合は、
    所定時間経過後に、全てのスレーブ通信装置についてアドレス割付が完了したものと判断することを特徴とする請求項3または6いずれかに記載のアドレス割付方法。
  10. 前記アドレステーブルのデータは、予め前記マスター通信装置の上位装置から設定されることを特徴とする請求項3または6いずれかに記載のアドレス割付方法。
  11. 前記アドレステーブルのデータは、前記マスター通信装置が送信した前記アドレス情報がスレーブ通信装置から返送される度に、直前のアドレスデータに所定の値を加算または減算して求められることを特徴とする請求項3または6いずれかに記載のアドレス割付方法。
  12. スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置にカスケード接続されて前記マスター通信装置とデータの送受信を行うスレーブ通信装置において、
    前記マスター通信装置からの受信データを後段のスレーブ通信装置に中継するための中継手段と、
    前記マスター通信装置からの受信データを前記マスター通信装置に返送するための伝送路切り替え手段と、を備えたことを特徴とするスレーブ通信装置。
  13. 請求項12に記載のスレーブ通信装置を備えたことを特徴とする制御装置。
JP2007119037A 2007-04-27 2007-04-27 通信装置およびそのアドレス割付方法 Pending JP2008278179A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007119037A JP2008278179A (ja) 2007-04-27 2007-04-27 通信装置およびそのアドレス割付方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007119037A JP2008278179A (ja) 2007-04-27 2007-04-27 通信装置およびそのアドレス割付方法

Publications (1)

Publication Number Publication Date
JP2008278179A true JP2008278179A (ja) 2008-11-13

Family

ID=40055614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007119037A Pending JP2008278179A (ja) 2007-04-27 2007-04-27 通信装置およびそのアドレス割付方法

Country Status (1)

Country Link
JP (1) JP2008278179A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109608A (ja) * 2013-12-05 2015-06-11 株式会社オートネットワーク技術研究所 通信システム及び通信装置
JP2015216698A (ja) * 2011-10-05 2015-12-03 アナログ・デバイシズ・インコーポレーテッド 高速データおよび配電のための2線式通信システム
US9772665B2 (en) 2012-10-05 2017-09-26 Analog Devices, Inc. Power switching in a two-wire conductor system
US9946680B2 (en) 2012-10-05 2018-04-17 Analog Devices, Inc. Peripheral device diagnostics and control over a two-wire communication bus
US10964306B2 (en) 2013-08-12 2021-03-30 Analog Devices, Inc. Systems and methods for noise canceling
DE112021006390T5 (de) 2021-02-10 2023-10-05 Mitsubishi Electric Corporation Netzwerksystem, kommunikationsverfahren und kommunikationsprogramm
US11874791B2 (en) 2011-10-05 2024-01-16 Analog Devices, Inc. Two-wire communication systems and applications

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216698A (ja) * 2011-10-05 2015-12-03 アナログ・デバイシズ・インコーポレーテッド 高速データおよび配電のための2線式通信システム
US9946679B2 (en) 2011-10-05 2018-04-17 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
US10311010B2 (en) 2011-10-05 2019-06-04 Analog Devices, Inc. Two-wire communication systems and applications
US11874791B2 (en) 2011-10-05 2024-01-16 Analog Devices, Inc. Two-wire communication systems and applications
US9772665B2 (en) 2012-10-05 2017-09-26 Analog Devices, Inc. Power switching in a two-wire conductor system
US9946680B2 (en) 2012-10-05 2018-04-17 Analog Devices, Inc. Peripheral device diagnostics and control over a two-wire communication bus
US10964306B2 (en) 2013-08-12 2021-03-30 Analog Devices, Inc. Systems and methods for noise canceling
JP2015109608A (ja) * 2013-12-05 2015-06-11 株式会社オートネットワーク技術研究所 通信システム及び通信装置
DE112021006390T5 (de) 2021-02-10 2023-10-05 Mitsubishi Electric Corporation Netzwerksystem, kommunikationsverfahren und kommunikationsprogramm

Similar Documents

Publication Publication Date Title
JP2008278179A (ja) 通信装置およびそのアドレス割付方法
US10191876B2 (en) Device and method for addressing, and converter
US8042743B2 (en) IC card comprising a main device and an additional device
JPWO2009139489A1 (ja) Pciエクスプレススイッチ、pciエクスプレスシステム、及びネットワーク制御方法
US8064347B2 (en) System and method for redundant switched communications
JP2017068345A (ja) バスシステム
US9973413B2 (en) Relaying apparatus
JP7133022B2 (ja) 車載通信装置及び車載システム
CN103825789A (zh) 总线系统及其运行方法和具有总线系统的射流系统
JP4988450B2 (ja) 分電盤内電力線通信システム
US9160661B2 (en) Method and apparatus for full duplex serial shifting mode and switch mode data transmission
JP5930767B2 (ja) 電子デバイス、通信制御方法
JP5475479B2 (ja) 通信システム
US11296903B2 (en) Master of a bus system
JP2010183270A (ja) 通信制御回路、通信ノード、通信システム、並びに通信制御方法及びプログラム
JP2009010630A (ja) ネットワークシステム,中継装置,プログラムおよびハードウェア記述コード
JP5893216B2 (ja) Faネットワーク用lsiおよび通信装置
JP3173592B2 (ja) 信号通信方法および装置、通信中継方法および装置、信号通信システム
RU2659751C2 (ru) Устройство ввода/вывода для передачи и/или приема данных на и/или от устройства управления
JP2008301140A (ja) アドレス取得システム
JP2003134115A (ja) 通信機器およびそのアドレス設定方法
KR100374441B1 (ko) 스테이션과특히이서네트네트워크용통신채널들간의릴레이유닛
JP2021064855A (ja) 電子制御装置
JP2019083456A (ja) 通信装置、通信システム、及び照明制御システム
JP2010068210A (ja) 通信システム