JP5523135B2 - Reference frequency signal source - Google Patents
Reference frequency signal source Download PDFInfo
- Publication number
- JP5523135B2 JP5523135B2 JP2010030405A JP2010030405A JP5523135B2 JP 5523135 B2 JP5523135 B2 JP 5523135B2 JP 2010030405 A JP2010030405 A JP 2010030405A JP 2010030405 A JP2010030405 A JP 2010030405A JP 5523135 B2 JP5523135 B2 JP 5523135B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- filter
- mixer
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
この発明は、無線通信装置などに用いられる基準周波数信号源に関し、特に、異なる複数の基準信号の周波数に対応可能な改良技術に関するものである。 The present invention relates to a reference frequency signal source used in a radio communication apparatus or the like, and more particularly to an improved technique capable of dealing with a plurality of different reference signal frequencies.
従来から、無線通信装置などに用いられる基準周波数信号源として、周波数シンセサイザが知られている(たとえば、非特許文献1参照)。
図10は上記非特許文献1に記載された周波数シンセサイザの構成を示すブロック図である。
Conventionally, a frequency synthesizer is known as a reference frequency signal source used in a wireless communication device or the like (see, for example, Non-Patent Document 1).
FIG. 10 is a block diagram showing the configuration of the frequency synthesizer described in Non-Patent
図10において、周波数シンセサイザ(基準周波数信号源)は、周波数fiの基準信号源101と、周波数fdの周波数信号を生成する直接デジタルシンセサイザ(DDS)102と、フィルタ(FLT)103と、周波数fd/Tの分周信号を生成する分周器104と、位相比較器(PD)105と、ループフィルタ(LF)106と、周波数foの出力信号を生成する電圧制御発振器107と、ミクサ108と、フィルタ(FLT)109とを備えている。
10, the frequency synthesizer (reference frequency signal source), a
次に、図10に示した周波数シンセサイザの動作について説明する。
周波数シンセサイザからなる基準周波数信号源は、基準信号源101の出力信号(周波数fi)に位相同期した出力信号(周波数fo)を電圧制御発振器107から外部に出力する。
Next, the operation of the frequency synthesizer shown in FIG. 10 will be described.
A reference frequency signal source composed of a frequency synthesizer outputs an output signal (frequency f o ) that is phase-synchronized with the output signal (frequency f i ) of the
まず、基準信号源101の出力信号をDDS102のクロックとし、DDS102は、正弦波状の連続信号(周波数fd)を出力する。なお、周波数fdは、外部からの周波数制御データに応じて変更可能である。
First, the output signal of the
続いて、フィルタ103は、DDS102の出力信号に含まれる不要波成分を抑圧し、分周器104は、フィルタ103で濾波したDDS102の出力信号の周波数分周を行い、分周信号(fd/T)を位相比較器(PD)105に入力する。
Subsequently, the
ミクサ108は、電圧制御発振器107の出力信号と、基準信号源101の出力信号との周波数混合を行い、フィルタ109は、ミクサ108からの周波数混合波に含まれる不要波成分を抑圧し、差周波(周波数|fo−fi|)を所望波として位相比較器105に入力する。
The
位相比較器105は、分周信号(周波数fd/T)と、差周波(周波数|fo−fi|)との位相比較を行い、ループフィルタ106は、位相比較器105からの位相比較信号を濾波し、電圧制御発振器107に対する制御電圧を生成する。
電圧制御発振器107は、制御電圧に応じて周波数foを変化させることにより、基準信号源101の出力信号との位相同期を確立する。
The
Voltage controlled
図10に示す基準周波数信号源において、位相同期が確立されたときに、分周信号(周波数fd/T)と差周波(周波数|fo−fi|)とは等しくなるが、これらの周波数は、位相比較器105の動作周波数の範囲内である必要があり、一般的に、DC近傍では位相比較器105は動作しない。
In the reference frequency signal source shown in FIG. 10, when phase synchronization is established, the frequency-divided signal (frequency f d / T) and the difference frequency (frequency | f o −f i |) are equal to each other. The frequency needs to be within the range of the operating frequency of the
従来の基準周波数信号源は、図10の周波数シンセサイザの場合、基準信号源101の周波数fiと電圧制御発振器107の出力周波数foとがほぼ等しい値である場合に、ミクサ108から差周波の周波数|fo−fi|がDC近傍となるので、位相比較器105が動作せず、位相同期を確立することができないという課題があった。
Conventional reference frequency signal source, for the frequency synthesizer of FIG. 10, when the output frequency f o of the frequency f i and the voltage controlled
また、別の基準信号源に変更した場合に、周波数fiが変化すると、分周信号の周波数fd/Tおよび差周波の周波数|fo−fi|も合わせて変更され、変更後の周波数がフィルタ103、109の通過帯域外に逸脱すると、分周信号または差周波がフィルタ103、109によって抑圧されるので、位相比較器105が動作しなくなり、位相同期を確立することができなくなるという課題があった。
また、フィルタ103、109による抑圧を回避するために、通過帯域が異なる複数のフィルタを用意すると、信号源の構成が複雑となり、全体サイズが大きくなるという課題があった。
Also, when changing to a different reference signal source, the frequency f i is changed, the frequency f d / T and difference frequency of the frequency divided signal | f o -f i | be altered to suit, the changed When the frequency deviates outside the pass band of the
In addition, if a plurality of filters having different pass bands are prepared in order to avoid the suppression by the
さらに、周波数fiの変更にともない、DDS102の周波数fdも変更されるが、周波数fdを一定値にするためには、DDS102の制御信号を周波数fiに応じて大幅に変更する必要があるので、DDS制御回路が複雑となり、コストアップを招くという課題があった。 Further, with the change of the frequency f i, but also changed the frequency f d of DDS102, to the frequency f d to a constant value, it needs to be significantly changed in accordance with a control signal DDS102 the frequency f i As a result, there is a problem that the DDS control circuit becomes complicated and increases the cost.
この発明は、上記のような課題を解決するためになされたものであり、大幅なハードウエア変更を必要とすることなく、異なる基準信号の周波数に対応可能な基準周波数信号源を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a reference frequency signal source that can correspond to different reference signal frequencies without requiring significant hardware changes. And
この発明に係る基準周波数信号源は、基準信号を生成する基準信号源と、基準信号と基準信号の周波数に応じた制御信号とに基づいて、それぞれ基準信号の周波数によらないほぼ一定値の周波数を有するクロック信号および局部発振信号を生成する周波数変換回路と、クロック信号に同期して、周波数制御データに応じた周波数信号を生成する直接デジタルシンセサイザと、直接デジタルシンセサイザからの周波数信号に含まれる不要波成分を抑圧する第1のフィルタと、局部発振信号と電圧制御発振器の出力信号とを周波数混合する第1のミクサと、第1のミクサからの混合信号に含まれる不要波成分を抑圧する第2のフィルタと、第1のフィルタを介した周波数信号と第2のフィルタを介した混合信号との位相差を検出する位相比較器と、位相比較器からの位相差信号を濾波するループフィルタと、ループフィルタを介した位相差信号に応じて出力信号を生成する電圧制御発振器と、を備え、周波数変換回路は、制御信号に応じて基準信号を周波数分周する第1の可変分周器と、第1の可変分周器からの分周信号と基準信号とを周波数混合する第2のミクサと、第2のミクサからの混合信号に含まれる混合波のうち、クロック信号に対応した第1の所望波以外を抑圧する第3のフィルタと、第2のミクサからの混合信号に含まれる混合波のうち、局部発振信号に対応した第2の所望波以外を抑圧する第4のフィルタとを備えたもの、等にある。
The reference frequency signal source according to the present invention is based on a reference signal source for generating a reference signal and a control signal corresponding to the frequency of the reference signal and the reference signal, and a frequency having a substantially constant value independent of the frequency of the reference signal. A frequency conversion circuit that generates a clock signal and a local oscillation signal, a direct digital synthesizer that generates a frequency signal according to frequency control data in synchronization with the clock signal, and an unnecessary frequency signal from the direct digital synthesizer A first filter for suppressing the wave component, a first mixer for frequency-mixing the local oscillation signal and the output signal of the voltage controlled oscillator, and a first filter for suppressing the unnecessary wave component contained in the mixed signal from the first mixer. And a phase comparator for detecting a phase difference between the frequency signal passed through the first filter and the mixed signal passed through the second filter, Comprising a loop filter for filtering the phase difference signal from the phase comparator, a voltage controlled oscillator for generating an output signal in accordance with the phase difference signal via the loop filter, the frequency conversion circuit, in accordance with the control signal reference A first variable frequency divider for frequency-dividing the signal, a second mixer for frequency-mixing the frequency-divided signal from the first variable frequency divider and the reference signal, and a mixed signal from the second mixer Of the mixed waves included, the third filter that suppresses other than the first desired wave corresponding to the clock signal, and among the mixed waves included in the mixed signal from the second mixer, the first filter corresponding to the local oscillation signal. And a fourth filter that suppresses other than the two desired waves.
この発明によれば、大幅なハードウエア変更を必要とすることなく、異なる基準信号の周波数に対応することができる。 According to the present invention, it is possible to cope with different reference signal frequencies without requiring a large hardware change.
実施の形態1.
図1はこの発明の実施の形態1に係る基準周波数信号源を示すブロック図である。
図1において、基準周波数信号源は、周波数fiの基準信号を生成する基準信号源1と、周波数制御データに応じた周波数fdの周波数信号を生成する直接デジタルシンセサイザ(DDS)2と、フィルタ(FLT)3と、周波数fd/Tの分周信号を生成する分周器4と、位相比較器(PD)5と、ループフィルタ(LF)6と、周波数foの出力信号を生成する電圧制御発振器7と、ミクサ8と、フィルタ(FLT)9と、基準信号源1とDDS2およびミクサ8との間に挿入された周波数変換回路10とを備えている。
1 is a block diagram showing a reference frequency signal source according to
In Figure 1, the reference frequency signal source, a
なお、基準信号源1としては、固定周波数を生成する水晶発振器を用いてもよく、周波数を可変設定する周波数シンセサイザを用いてもよい。
As the
次に、図1に示したこの発明の実施の形態1による動作について説明する。
まず、周波数変換回路10は、基準信号源1からの基準信号と基準信号の周波数fiに応じた制御信号Cとに基づいて、クロック信号(周波数m・fx)および局部発振信号(周波数n・fx)(m、nは、自然数)を生成する。
Next, the operation according to the first embodiment of the present invention shown in FIG. 1 will be described.
First, the
ここで、周波数n・fxは、基準周波数信号源の出力周波数foと異なる値とし、かつ周波数fiによらず、ほぼ一定値になるものとする。
また、周波数変換回路10からの出力信号は、基準信号源1からの基準信号に同期しているものとする。
Here, the frequency n · f x is the output frequency f o differs from the value of the reference frequency signal source, and regardless of the frequency f i, shall be approximately constant value.
The output signal from the
DDS2は、周波数m・fxの信号をクロックとして、正弦波状の連続信号(周波数fd)を出力する。なお、周波数fdは、外部からの周波数制御データに応じて変更可能である。 DDS2 as a clock signal of a frequency m · f x, outputs the sinusoidal continuous signal (frequency f d). The frequency f d can be changed according to the frequency control data from the outside.
フィルタ3は、DDS2からの周波数信号(fd)に含まれる不要波成分を抑圧し、分周器4は、フィルタ3を介して濾波されたDDS2からの周波数信号の周波数分周を行い、分周信号(fd/T)を生成する。
The
ミクサ8は、電圧制御発振器7の出力信号(周波数fo)と、周波数変換回路10の出力信号(周波数n・fx)との周波数混合を行う。
フィルタ9は、ミクサ8からの混合波に含まれる不要波成分を抑圧し、差周波(周波数|fo−n・fx|)を所望波として出力する。
The
位相比較器5は、分周信号(周波数fd/T)と、差周波(周波数|fo−n・fx|)との位相比較を行う。
ループフィルタ6は、位相比較器5からの位相比較信号を濾波し、電圧制御発振器7に対する制御電圧を生成する。
The
The
電圧制御発振器7は、ループフィルタ6からの制御電圧に応じて出力周波数foを変化させ、周波数変換回路10の出力信号との位相同期を確立する。
すなわち、電圧制御発振器7から出力される基準周波数信号源の出力信号(周波数fo)は、基準信号源1からの基準信号(周波数fi)に同期していることになる。
Voltage controlled oscillator 7, according to the control voltage from the
That is, the output signal (frequency f o ) of the reference frequency signal source output from the voltage controlled oscillator 7 is synchronized with the reference signal (frequency f i ) from the
図1の基準周波数信号源において、クロック信号の周波数m・fxおよび局部発振信号の周波数n・fxは、基準信号の周波数fiによらず、ほぼ一定値なので、ミクサ8からの混合波成分の周波数も大きく変化しない。
よって、フィルタ9を通過する所望波成分の周波数(|fo−n・fx|)も変化しないので、位相比較器5の動作が常に保証される。
In a reference frequency signal source of FIG. 1, the frequency n · f x frequency m · f x and the local oscillation signal of the clock signal, regardless of the frequency f i of the reference signal, so nearly constant value, mixed wave from the
Thus, the desired wave component passing through the
また、周波数fiに対して通過帯域が異なる複数のフィルタを用意する必要がないので、基準信号源1のサイズが大きくなることはない。
さらに、DDS2のクロック周波数も大きく変化しないので、DDS制御回路を簡素にすることができる。
Moreover, since the passband relative to the frequency f i is not necessary to prepare a plurality of different filters, it is not the size of the
Further, since the clock frequency of DDS2 does not change greatly, the DDS control circuit can be simplified.
なお、以上の説明では、ミクサ8からの混合波のうち、周波数|fo−n・fx|の差周波を所望波としているが、周波数|fo+n・fx|の和周波を含めて、他の混合波成分を所望波としても、同様の効果を奏する。
In the above description, of the mixed wave from the
また、分周器4の分周数Tの具体的な値について言及しなかったが、一般的には、分周数Tの値は「2以上の整数」である。
仮に、分周数Tが「1」の場合、図1内の分周器4はバイパス(シャント)されることになるので、結果的に、図2に示す回路構成となる。
Although a specific value of the frequency division number T of the frequency divider 4 is not mentioned, generally, the value of the frequency division number T is “an integer of 2 or more”.
If the frequency division number T is “1”, the frequency divider 4 in FIG. 1 is bypassed (shunted), resulting in the circuit configuration shown in FIG.
図2の回路構成においては、周波数fdと周波数|fo−n・fx|とが等しくなるように位相同期を確立することにより、図1に示す構成と同様の効果を奏する。
図2においては、フィルタ3と位相比較器5とが直結されており、図1内の分周器4がバイパスされていることを表している。
In the circuit configuration of FIG. 2, the frequency f d and the frequency | f o -n · f x | By establishing such that equal phase synchronization, the same effect as the configuration shown in FIG.
In FIG. 2, the
また、図3、図4に示すように、図1、図2内のフィルタ9と位相比較器5との間に、分周数Rの分周器11を挿入してもよい。
図3に示す回路構成においては、周波数fd/Tと周波数|fo−n・fx|/Rとが等しくなるように位相同期を確立することにより、図1に示す構成と同様の効果を奏する。
同様に、図4に示す回路構成においては、周波数fdと周波数|fo−n・fx|/Rとが等しくなるように位相同期を確立することにより、図1に示す構成と同様の効果を奏する。
As shown in FIGS. 3 and 4, a
In the circuit configuration shown in FIG. 3, the frequency f d / T and the frequency | f o -n · f x | by establishing the phase synchronization so that the / R is equal, the same effect as the configuration shown in FIG. 1 Play.
Similarly, in the circuit configuration shown in FIG. 4, the frequency f d and the frequency | f o -n · f x | By establishing / R and so it is equal phase synchronization, configuration similar to that shown in FIG. 1 There is an effect.
以上のように、この発明の実施の形態1(図1〜図4)に係る基準周波数信号源は、基準信号(周波数fi)を生成する基準信号源1と、基準信号と基準信号の周波数fiに応じた制御信号Cとに基づいてクロック信号および局部発振信号を生成する周波数変換回路10と、クロック信号に同期して、周波数制御データに応じた周波数信号(周波数fd)を生成する直接デジタルシンセサイザ(DDS)2と、直接デジタルシンセサイザ2からの周波数信号に含まれる不要波成分を抑圧するフィルタ3(第1のフィルタ)と、局部発振信号(周波数n・fx)と電圧制御発振器7の出力信号(周波数fo)とを周波数混合するミクサ8(第1のミクサ)と、ミクサ8からの混合信号に含まれる不要波成分を抑圧するフィルタ9(第2のフィルタ)と、フィルタ3を介した周波数信号とフィルタ9を介した混合信号との位相差を検出する位相比較器5と、位相比較器5からの位相差信号を濾波するループフィルタ6と、ループフィルタ6を介した位相差信号に応じて出力信号(周波数fo)を生成する電圧制御発振器7とを備えている。
As described above, the reference frequency signal source according to the first embodiment (FIGS. 1 to 4) of the present invention includes the
また、フィルタ3と位相比較器5との間、および、フィルタ9と位相比較器5との間、の少なくとも一方には、周波数分周する分周器4、11(図1、図3、図4)が挿入されている。さらに、基準信号源1は、基準信号の周波数fiを変更可能な可変信号源(周波数シンセサイザ)により構成され得る。
これにより、大幅なハードウエア変更を必要とすることなく、異なる基準信号の周波数fiに対応可能な基準周波数信号源を実現することができる。
Further, frequency dividers 4 and 11 (FIG. 1, FIG. 3, FIG. 3) are provided between at least one of the
Thus, without requiring significant hardware changes, it is possible to realize the possible reference frequency signal source corresponding to the frequency f i of the different reference signals.
実施の形態2.
なお、上記実施の形態1(図1〜図4)では、具体的に言及しなかったが、周波数変換回路10を、図5のように構成してもよい。
図5はこの発明の実施の形態2に係る基準周波数信号源の周波数変換回路10の構成を示すブロック図である。
Although not specifically mentioned in the first embodiment (FIGS. 1 to 4), the
FIG. 5 is a block diagram showing the configuration of the
図5において、周波数変換回路10は、制御信号Cに応じて基準信号(周波数fi)を周波数分周する可変分周器21と、可変分周器21からの分周信号(周波数fi/A)と基準信号(周波数fi)とを周波数混合するミクサ22と、ミクサ22からの混合信号に含まれる混合波のうち、クロック信号に対応した所望波(周波数m・fx)以外を抑圧するフィルタ23と、ミクサ22からの混合信号に含まれる混合波のうち、局部発振信号に対応した所望波(周波数n・fx)以外を抑圧するフィルタ24とを備えている。
In FIG. 5, the
次に、図5に示したこの発明の実施の形態2による周波数変換回路10の動作について説明する。
まず、可変分周器21は、基準信号源1からの基準信号(周波数fi)の周波数分周を行い、分周信号(fi/A)を生成する。このとき、可変分周器21の分周数Aは、制御信号Cにより変更することでき、周波数fiに対応した値となる。
続いて、ミクサ22は、基準信号(周波数fi)と可変分周器21からの分周信号(周波数fi/A)との周波数混合を行う。
Next, the operation of the
First, the
Subsequently, the
次に、一方のフィルタ23は、ミクサ22からの混合波に含まれる不要波成分(周波数m・fx以外)を抑圧して、DDS22に対するクロック信号として生成する。すなわち、周波数m・fxとなる混合波成分を所望波とする。
また、他方のフィルタ24は、ミクサ22からの混合波に含まれる不要波成分(周波数n・fx以外)を抑圧して、ミクサ8に対する局部発振信号として生成する。すなわち、n・fxとなる混合波成分を所望波とする。
Next, one
The
このとき、ミクサ22からの混合波の周波数fmは、以下の式(1)で与えられる。
At this time, the frequency f m of the mixed wave from the
fm=|p・fi±q・(fi/A)|
=fi・|p±(q/A)| ・・・(1)
f m = | p · f i ± q · (f i / A) |
= F i · | p ± (q / A) | (1)
ただし、式(1)において、p、qは次数(整数)である。
式(1)より、ミクサ22からの混合波には、図6に示すように、周波数間隔fi/Aで複数の周波数成分が存在する。したがって、図6内の周波数成分のうちの1つの波以外を各フィルタ23、24で抑圧することにより、周波数m・fxまたは周波数n・fxの所望周波数をそれぞれ得ることができる。
However, in Formula (1), p and q are orders (integer).
From the equation (1), the mixed wave from the
基準信号の周波数fiを変更する場合には、周波数m・fx、n・fxが得られるように、可変分周器21の分周数Aを変更すればよい。
たとえば、基準信号の周波数fiが10MHzと、10.23MHzとに変更する場合に、第1の所望周波数m・fx(=19.8MHz)と、第2の所望周波数n・fx(=9.9MHz)を得るには、以下のように分周数Aを設定すればよい。
When changing the frequency f i of the reference signal, the frequency m · f x, so that n · f x is obtained, may be changing the division number A of the
For example, the frequency f i is 10MHz reference signal, when changing to the 10.23 MHz, and the first desired frequency m · f x (= 19.8MHz) , second desired frequency n · f x (= (9.9 MHz) can be obtained by setting the frequency division number A as follows.
まず、基準信号の周波数fiが10MHzの場合には、分周数Aを「100」に設定することにより、所望周波数m・fx、n・fxとして、以下の式(2)、式(3)で示すように、所望値19.8MHz、9.9MHzが得られる。 First, when the frequency f i of the reference signal is 10MHz, by setting the frequency division number A to "100", the desired frequency m · f x, as n · f x, the following equation (2), wherein As shown by (3), desired values of 19.8 MHz and 9.9 MHz are obtained.
m・fx=fi・|2−(2/A)|
=10MHz・|2−(2/100)|
=19.8MHz ・・・(2)
n・fx=fi・|1−(1/A)|
=10MHz・|1−(1/100)|
=9.9MHz ・・・(3)
m · f x = f i · | 2- (2 / A) |
= 10MHz ・ | 2- (2/100) |
= 19.8MHz (2)
n · f x = f i · | 1- (1 / A) |
= 10MHz ・ | 1- (1/100) |
= 9.9 MHz (3)
一方、基準信号の周波数fiが10.23MHzの場合には、分周数Aを「31」に設定することにより、所望周波数m・fx、n・fxとして、以下の式(4)、式(5)で示すように、所望値19.8MHz、9.9MHzが得られる。 On the other hand, when the frequency f i of the reference signal is 10.23 MHz, by setting the frequency dividing number A to “31”, the desired frequency m · f x and n · f x are set as the following formula (4) As shown in Equation (5), desired values of 19.8 MHz and 9.9 MHz are obtained.
m・fx=fi・|2−(2/A)|
=10.23MHz・|2−(2/31)|
=19.8MHz ・・・(4)
n・fx=fi・|1−(1/A)|
=10.23MHz・|1−(1/31)|
=9.9MHz ・・・(5)
m · f x = f i · | 2- (2 / A) |
= 10.23MHz ・ | 2- (2/31) |
= 19.8MHz (4)
n · f x = f i · | 1- (1 / A) |
= 10.23MHz ・ | 1- (1/31) |
= 9.9 MHz (5)
なお、上記式(2)〜式(5)の例では、基準信号の周波数fiを変更しても、所望周波数m・fx、n・fxは変化しなかったが、基準信号の周波数fiの値によっては所望周波数が変化する可能性がある。ただし、そのような場合でも、分周数Aの値を大きく設定することにより、ミクサ22からの混合波成分の配置を密にすることができ、所望周波数をほぼ一定値にすることができる。
In the example of the above formula (2) to (5), changing the frequency f i of the reference signal, a desired frequency m · f x, n · f x did not change, the reference signal frequency depending on the value of f i may change the desired frequency. However, even in such a case, by setting the value of the frequency dividing number A to be large, the arrangement of the mixed wave components from the
したがって、図5に示した周波数変換回路10の構成により、基準信号の周波数fiによらず、所望周波数m・fx、n・fxをほぼ一定値にできるので、前述の実施の形態1と同様の効果を奏することができる。
Therefore, with the configuration of the
なお、図5の回路構成においては、外部(基準信号の入力端子)とミクサ22の一方の入力端子とが直結しており、たとえば、ミクサ22の一方の入力端子側に挿入された分周器(図示せず)がバイパスされた状態を示している。
図7はこの発明の実施の形態2による周波数変換回路10の他の構成例を示すブロック図であり、外部とミクサ22との間に分周数Bの可変分周器25が追加挿入された状態を示している。
In the circuit configuration of FIG. 5, the external (reference signal input terminal) and one input terminal of the
FIG. 7 is a block diagram showing another configuration example of the
図7において、前述(図5参照)との相違点は、可変分周器25が追加挿入された点のみであり、前述(図5参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
図7の場合、ミクサ22からの混合波の周波数fmは、以下の式(6)で与えられる。
In FIG. 7, the difference from the above (see FIG. 5) is only that the
For Figure 7, the frequency f m of the mixed wave from the
fm=|p・(fi/B)±q・(fi/A)|
=fi・|(p/B)±(q/A)| ・・・(6)
f m = | p · (f i / B) ± q · (f i / A) |
= F i · | (p / B) ± (q / A) | (6)
式(6)より、ミクサ22からの混合波の周波数間隔は、前述(図6)のfi/Aとは異なり、fi/(A・B)となるので、設定の自由度が高くなる。
この結果、分周数A、Bを適切な値に設定することにより、基準信号の周波数fiによらず、所望周波数m・fx、n・fxをほぼ一定値にすることができる。
According to the equation (6), the frequency interval of the mixed wave from the
As a result, by setting the frequency division number A, B to appropriate values, regardless of the frequency f i of the reference signal, it can be made substantially constant desired frequency m · f x, the n · f x.
なお、上記説明では、所望周波数m・fx、n・fxは互いに異なる周波数であることを想定しているが、同一周波数(m・fx=n・fx)であっても同等の作用効果を奏することは言うまでもない。 In the above description, a desired frequency m · f x, it is assumed that the n · f x is a different frequency from one another, be the same frequency (m · f x = n · f x) equivalent Needless to say, there are effects.
所望周波数m・fx、n・fxが同一周波数の場合には、図5、図7に対応する周波数変換回路10は、それぞれ図8、図9で示す回路構成に削減することができる。
すなわち、図5、図7内の2つのフィルタ23、24のうち、一方を削除して、1つのフィルタ23のみを使用すればよい。
図8,図9の回路構成により、基準周波数信号源の全体サイズを小さくするとともに、コストダウンを実現することができる。
When the desired frequencies m · f x and n · f x are the same frequency, the
That is, it is only necessary to delete one of the two
8 and 9, the overall size of the reference frequency signal source can be reduced and the cost can be reduced.
以上のように、この発明の実施の形態2(図5)による周波数変換回路10は、制御信号Cに応じて基準信号(fi)を周波数分周する可変分周器21(第1の可変分周器)と、可変分周器21からの分周信号(fi/A)と基準信号(fi)とを周波数混合するミクサ22(第2のミクサ)と、ミクサ22からの混合信号に含まれる混合波のうち、クロック信号に対応した第1の所望波(m・fx)以外を抑圧するフィルタ23(第3のフィルタ)と、ミクサ22からの混合信号に含まれる混合波のうち、局部発振信号に対応した第2の所望波(m・fx)以外を抑圧するフィルタ24(第4のフィルタ)と、を備えている。
As described above, the
また、この発明の実施の形態2(図8)による周波数変換回路10は、制御信号Cに応じて基準信号を周波数分周する可変分周器21と、可変分周器21からの分周信号と基準信号とを周波数混合するミクサ22と、ミクサ22からの混合信号に含まれる混合波のうち、クロック信号および局部発振信号に対応した所望波以外を抑圧するフィルタ23(第3のフィルタ)とを備えている。
Further, the
さらに、この発明の実施の形態2(図7、図9)による周波数変換回路10は、図5、図8の構成に加えて、基準信号の入力端子とミクサ22との間に挿入され、制御信号Cに応じて基準信号を周波数分周する可変分周器25(第2の可変分周器)を備えており、ミクサ22は、可変分周器21からの分周信号と可変分周器22からの分周信号とを周波数混合する。
これにより、この発明の実施の形態2によれば、前述の実施の形態1と同様の作用効果を奏することができる。
Further, the
Thereby, according to
1 基準信号源、2 直接デジタルシンセサイザ(DDS)、3 フィルタ(第1のフィルタ)、4 分周器、5 位相比較器、6 ループフィルタ、7 電圧制御発振器、8 ミクサ(第1のミクサ)、9 フィルタ(第2のフィルタ)、10 周波数変換回路、11 分周器、19 所望値、21 可変分周器(第1の可変分周器)、22 ミクサ(第2のミクサ)、23 フィルタ(第3のフィルタ)、24 フィルタ(第4のフィルタ)、25 可変分周器(第2の可変分周器)、C 制御信号。 1 reference signal source, 2 direct digital synthesizer (DDS), 3 filter (first filter), 4 frequency divider, 5 phase comparator, 6 loop filter, 7 voltage controlled oscillator, 8 mixer (first mixer), 9 filter (second filter), 10 frequency conversion circuit, 11 frequency divider, 19 desired value, 21 variable frequency divider (first variable frequency divider), 22 mixer (second mixer), 23 filter ( (Third filter), 24 filter (fourth filter), 25 variable frequency divider (second variable frequency divider), C control signal.
Claims (5)
前記基準信号と前記基準信号の周波数に応じた制御信号とに基づいて、それぞれ基準信号の周波数によらないほぼ一定値の周波数を有するクロック信号および局部発振信号を生成する周波数変換回路と、
前記クロック信号に同期して、周波数制御データに応じた周波数信号を生成する直接デジタルシンセサイザと、
前記直接デジタルシンセサイザからの周波数信号に含まれる不要波成分を抑圧する第1のフィルタと、
前記局部発振信号と後記電圧制御発振器の出力信号とを周波数混合する第1のミクサと、
前記第1のミクサからの混合信号に含まれる不要波成分を抑圧する第2のフィルタと、
前記第1のフィルタを介した周波数信号と前記第2のフィルタを介した混合信号との位相差を検出する位相比較器と、
前記位相比較器からの位相差信号を濾波するループフィルタと、
前記ループフィルタを介した位相差信号に応じて前記出力信号を生成する電圧制御発振器と
を備え、
前記周波数変換回路は、
前記制御信号に応じて前記基準信号を周波数分周する第1の可変分周器と、
前記第1の可変分周器からの分周信号と前記基準信号とを周波数混合する第2のミクサと、
前記第2のミクサからの混合信号に含まれる混合波のうち、前記クロック信号に対応した第1の所望波以外を抑圧する第3のフィルタと、
前記第2のミクサからの混合信号に含まれる混合波のうち、前記局部発振信号に対応した第2の所望波以外を抑圧する第4のフィルタと
を備えた、
ことを特徴とする基準周波数信号源。 A reference signal source for generating a reference signal;
Based on the reference signal and a control signal corresponding to the frequency of the reference signal, a frequency conversion circuit that generates a clock signal and a local oscillation signal having a substantially constant frequency independent of the frequency of the reference signal, respectively ,
A direct digital synthesizer that generates a frequency signal according to frequency control data in synchronization with the clock signal;
A first filter for suppressing unwanted wave components included in the frequency signal from the direct digital synthesizer;
A first mixer for frequency-mixing the local oscillation signal and an output signal of a voltage controlled oscillator described later;
A second filter for suppressing unwanted wave components included in the mixed signal from the first mixer;
A phase comparator for detecting a phase difference between the frequency signal passed through the first filter and the mixed signal passed through the second filter;
A loop filter for filtering the phase difference signal from the phase comparator;
A voltage-controlled oscillator that generates the output signal in response to a phase difference signal through the loop filter ,
The frequency conversion circuit includes:
A first variable frequency divider for frequency dividing the reference signal in response to the control signal;
A second mixer for frequency-mixing the frequency-divided signal from the first variable frequency divider and the reference signal;
A third filter that suppresses other than the first desired wave corresponding to the clock signal out of the mixed wave included in the mixed signal from the second mixer;
A fourth filter for suppressing a mixed wave included in the mixed signal from the second mixer other than the second desired wave corresponding to the local oscillation signal;
With
A reference frequency signal source characterized by that.
前記基準信号と前記基準信号の周波数に応じた制御信号とに基づいて、それぞれ基準信号の周波数によらないほぼ一定値の周波数を有するクロック信号および局部発振信号を生成する周波数変換回路と、
前記クロック信号に同期して、周波数制御データに応じた周波数信号を生成する直接デジタルシンセサイザと、
前記直接デジタルシンセサイザからの周波数信号に含まれる不要波成分を抑圧する第1のフィルタと、
前記局部発振信号と後記電圧制御発振器の出力信号とを周波数混合する第1のミクサと、
前記第1のミクサからの混合信号に含まれる不要波成分を抑圧する第2のフィルタと、
前記第1のフィルタを介した周波数信号と前記第2のフィルタを介した混合信号との位相差を検出する位相比較器と、
前記位相比較器からの位相差信号を濾波するループフィルタと、
前記ループフィルタを介した位相差信号に応じて前記出力信号を生成する電圧制御発振器と
を備え、
前記周波数変換回路は、
前記制御信号に応じて前記基準信号を周波数分周する第1の可変分周器と、
前記第1の可変分周器からの分周信号と前記基準信号とを周波数混合する第2のミクサと、
前記第2のミクサからの混合信号に含まれる混合波のうち、前記クロック信号および前記局部発振信号に対応した所望波以外を抑圧する第3のフィルタと
を備えた、
ことを特徴とする基準周波数信号源。 A reference signal source for generating a reference signal;
Based on the reference signal and a control signal corresponding to the frequency of the reference signal, a frequency conversion circuit that generates a clock signal and a local oscillation signal having a substantially constant frequency independent of the frequency of the reference signal, respectively ,
A direct digital synthesizer that generates a frequency signal according to frequency control data in synchronization with the clock signal;
A first filter for suppressing unwanted wave components included in the frequency signal from the direct digital synthesizer;
A first mixer for frequency-mixing the local oscillation signal and an output signal of a voltage controlled oscillator described later;
A second filter for suppressing unwanted wave components included in the mixed signal from the first mixer;
A phase comparator for detecting a phase difference between the frequency signal passed through the first filter and the mixed signal passed through the second filter;
A loop filter for filtering the phase difference signal from the phase comparator;
A voltage-controlled oscillator that generates the output signal in response to a phase difference signal through the loop filter ,
The frequency conversion circuit includes:
A first variable frequency divider for frequency dividing the reference signal in response to the control signal;
A second mixer for frequency-mixing the frequency-divided signal from the first variable frequency divider and the reference signal;
A third filter that suppresses other than the desired wave corresponding to the clock signal and the local oscillation signal among the mixed wave included in the mixed signal from the second mixer;
With
A reference frequency signal source characterized by that.
前記基準信号の入力端子と前記第2のミクサとの間に挿入され、前記制御信号に応じて前記基準信号を周波数分周する第2の可変分周器を備え、
前記第2のミクサは、前記第1の可変分周器からの分周信号と前記第2の可変分周器からの分周信号とを周波数混合することを特徴とする請求項1から請求項3までのいずれか1項に記載の基準周波数信号源。 The frequency conversion circuit includes:
A second variable frequency divider inserted between the reference signal input terminal and the second mixer and frequency-dividing the reference signal in accordance with the control signal;
Said second mixer, claim from claim 1, characterized in that the frequency mixing the divided signal from the frequency dividing signal and the second variable frequency divider from the first variable frequency divider 4. The reference frequency signal source according to any one of up to 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010030405A JP5523135B2 (en) | 2010-02-15 | 2010-02-15 | Reference frequency signal source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010030405A JP5523135B2 (en) | 2010-02-15 | 2010-02-15 | Reference frequency signal source |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011166684A JP2011166684A (en) | 2011-08-25 |
JP5523135B2 true JP5523135B2 (en) | 2014-06-18 |
Family
ID=44596791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010030405A Active JP5523135B2 (en) | 2010-02-15 | 2010-02-15 | Reference frequency signal source |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5523135B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6263215B2 (en) * | 2016-03-09 | 2018-01-17 | アンリツ株式会社 | Oscillation circuit and oscillation method |
WO2018198226A1 (en) * | 2017-04-26 | 2018-11-01 | 三菱電機株式会社 | Signal source |
CN111510140B (en) * | 2020-04-29 | 2023-09-22 | 北京航天广通科技有限公司分公司 | Clock local oscillator assembly |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5682589U (en) * | 1980-11-04 | 1981-07-03 | ||
JPH0761009B2 (en) * | 1986-03-12 | 1995-06-28 | 日本電気株式会社 | Frequency synthesizer |
JP2924162B2 (en) * | 1990-10-29 | 1999-07-26 | 日本電気株式会社 | Frequency control circuit |
JPH08256058A (en) * | 1995-03-15 | 1996-10-01 | Anritsu Corp | Signal generator |
JPH0923158A (en) * | 1995-07-07 | 1997-01-21 | Mitsubishi Electric Corp | Frequency synthesizer |
JP3317837B2 (en) * | 1996-02-29 | 2002-08-26 | 日本電気株式会社 | PLL circuit |
-
2010
- 2010-02-15 JP JP2010030405A patent/JP5523135B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011166684A (en) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4809017B2 (en) | Frequency synthesizer and operation method thereof | |
US10404260B2 (en) | Method and system for a sampled loop filter in a phase locked loop (PLL) | |
US10312923B2 (en) | Electronic circuit, phase-locked loop, transceiver circuit, radio station and method of frequency dividing | |
JPH04507180A (en) | Fractional divider/synthesizer for voice/data communication systems | |
WO2014018444A3 (en) | Synthesizer method utilizing variable frequency comb lines | |
JPWO2007091516A1 (en) | Fractional-N phase-locked loop frequency synthesizer and phase shift circuit with frequency conversion function | |
JP5523135B2 (en) | Reference frequency signal source | |
JP2013200135A (en) | Radar transceiver | |
JP6366523B2 (en) | Frequency synthesizer | |
CN102324932B (en) | Radio frequency synthesizer and transceiver | |
JP2009153009A (en) | Clock generating circuit | |
TWI505647B (en) | Frequency synthesizer and frequency synthesizing method thereof | |
JP4933635B2 (en) | PLL circuit | |
JP2016144054A (en) | Frequency synthesizer | |
US8463205B2 (en) | Transmitting apparatus operative at a plurality of different bands and associated method | |
JPWO2019077673A1 (en) | Signal source | |
KR101306458B1 (en) | Apparatus and method for frequency synthesization | |
JP2002141797A (en) | Frequency synthesizer | |
JP2757801B2 (en) | Direct digital synthesizer phase-locked oscillation circuit | |
JP2013170976A (en) | Mobile communication device test signal generator and frequency control method therefor | |
CN207910759U (en) | Frequency synthesizer | |
JP2005033581A (en) | Phase synchronization loop type frequency synthesizer of fractional-n method | |
JP2010109831A (en) | System and method for controlling pll transient response | |
JP6753132B2 (en) | Signal source | |
JP3792955B2 (en) | Frequency synthesizer and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140408 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5523135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S801 | Written request for registration of abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311801 |
|
ABAN | Cancellation of abandonment | ||
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |