JP2757801B2 - Direct digital synthesizer phase-locked oscillation circuit - Google Patents

Direct digital synthesizer phase-locked oscillation circuit

Info

Publication number
JP2757801B2
JP2757801B2 JP7012610A JP1261095A JP2757801B2 JP 2757801 B2 JP2757801 B2 JP 2757801B2 JP 7012610 A JP7012610 A JP 7012610A JP 1261095 A JP1261095 A JP 1261095A JP 2757801 B2 JP2757801 B2 JP 2757801B2
Authority
JP
Japan
Prior art keywords
output
frequency
direct digital
phase
digital synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7012610A
Other languages
Japanese (ja)
Other versions
JPH08204554A (en
Inventor
実 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7012610A priority Critical patent/JP2757801B2/en
Publication of JPH08204554A publication Critical patent/JPH08204554A/en
Application granted granted Critical
Publication of JP2757801B2 publication Critical patent/JP2757801B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ダイレクト・デジタル
・シンセサイザを有する位相同期発振回路に関し、特に
マイクロ波帯の局部発振器として使用される位相同期発
振回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked oscillator having a direct digital synthesizer, and more particularly to a phase locked oscillator used as a local oscillator in a microwave band.

【0002】[0002]

【従来の技術】ダイレクト・デジタル・シンセサイザ
は、典型的には、出力波形の各位相角での値をルックア
ップ・テーブル形式で保持するROM(読み出し専用メ
モリ)と、出力周波数に対応して定まる値を基準周波数
に同期して積算し、積算値をROMへのアドレスとする
アキュムレータと、ROMのデータ出力に接続されたD
/A(デジタル/アナログ)変換器とから構成される周
波数シンセサイザである。PLL(フェーズ・ロックド
・ループ)型ないし位相同期発振型の周波数シンセサイ
ザと比べ、ダイレクト・デジタル・シンセサイザは、帰
還ループを必要としないので、比較的低い周波数帯であ
ったり、周波数のホッピング量が小さい場合であって
も、高速に周波数切り換えを行うことが可能である。し
かしながら、ダイレクト・デジタル・シンセサイザだけ
では、高い周波数、例えばマイクロ波帯の信号を発生さ
せることが困難なので、ダイレクト・デジタル・シンセ
サイザの出力を位相同期発振回路に導入してダイレクト
・デジタル・シンセサイザ位相同期発振回路を構成し、
所望の周波数帯の出力信号を得るようすることが行われ
ている。位相同期発振回路のみで周波数切り換えを行う
場合、位相比較周波数は1ステップ分の周波数差に相当
する周波数となるが、ダイレクト・デジタル・シンセサ
イザ位相同期発振回路では、位相比較周波数が比較的高
いので、位相同期発振回路を利用していても、高速に周
波数切り換えを行うことができる。
2. Description of the Related Art A direct digital synthesizer is typically determined in correspondence with an output frequency (ROM) for holding a value at each phase angle of an output waveform in a look-up table format and an output frequency. An accumulator that accumulates the value in synchronization with the reference frequency and uses the accumulated value as an address to the ROM; and a D connected to a data output of the ROM.
/ A (digital / analog) converter. Compared to a PLL (Phase Locked Loop) type or phase-locked oscillation type frequency synthesizer, a direct digital synthesizer does not require a feedback loop, and therefore has a relatively low frequency band and a small amount of frequency hopping. Even in this case, it is possible to switch the frequency at high speed. However, it is difficult to generate a signal of a high frequency, for example, a microwave band, using only the direct digital synthesizer. Configure an oscillation circuit,
It has been practiced to obtain an output signal in a desired frequency band. When frequency switching is performed only by the phase-locked oscillation circuit, the phase comparison frequency is a frequency corresponding to the frequency difference of one step. Even if a phase-locked oscillation circuit is used, high-speed frequency switching can be performed.

【0003】図2は、従来のダイレクト・デジタル・シ
ンセサイザ位相同期発振回路の構成の一例を示すブロッ
ク図である。この回路は、制御電圧に応じて出力周波数
が変化する電圧制御発振器(VCO)21と、電圧制御
発振器21の出力を所望の分周比で分周するプログラマ
ブル・カウンタ(PC)22と、基準周波数信号を発生
する基準信号源25と、基準周波数信号に応じて作動す
るダイレクト・デジタル・シンセサイザ(DDS)24
と、プログラマブルカウンタ22の出力信号とダイレク
ト・デジタル・シンセサイザ24の出力信号を位相比較
する位相周波数比較器(PFD)23と、位相周波数比
較器23の比較出力を増幅して制御電圧として電圧制御
発振器21に帰還するための増幅器26と、によって構
成されている。電圧制御発振器21の出力が、この回路
全体の出力として、外部に供給されている。
FIG. 2 is a block diagram showing an example of the configuration of a conventional direct digital synthesizer phase-locked oscillation circuit. This circuit includes a voltage controlled oscillator (VCO) 21 whose output frequency changes according to a control voltage, a programmable counter (PC) 22 for dividing the output of the voltage controlled oscillator 21 at a desired frequency division ratio, a reference frequency A reference signal source 25 for generating a signal, and a direct digital synthesizer (DDS) 24 that operates according to a reference frequency signal
A phase frequency comparator (PFD) 23 that compares the phase of the output signal of the programmable counter 22 with the output signal of the direct digital synthesizer 24; and a voltage controlled oscillator that amplifies the comparison output of the phase frequency comparator 23 and controls the voltage as a control voltage. And an amplifier 26 for feeding back to the control signal 21. The output of the voltage controlled oscillator 21 is supplied to the outside as the output of the entire circuit.

【0004】また例えば、特開平4−260219号、
特開平5−55949号、特開平5−336181号な
どの各公報には、ダイレクト・デジタル・シンセサイザ
位相同期発振回路の消費電力を低減したり、スプリアス
信号を抑制するため技術が開示されている。これら公報
に開示された回路においても、図2に示した回路と同様
に、ダイレクト・デジタル・シンセサイザの出力信号が
位相同期発振ループ内の位相比較器に直接入力してい
る。
Further, for example, Japanese Patent Application Laid-Open No. 4-260219,
Japanese Unexamined Patent Publication Nos. 5-55949 and 5-336181 disclose techniques for reducing the power consumption of a direct digital synthesizer phase-locked oscillation circuit and suppressing spurious signals. In the circuits disclosed in these publications, similarly to the circuit shown in FIG. 2, the output signal of the direct digital synthesizer is directly input to the phase comparator in the phase locked oscillation loop.

【0005】[0005]

【発明が解決しようとする課題】ダイレクト・デジタル
・シンセサイザには、量子化雑音が不可避的に付随す
る。上述した従来のダイレクト・デジタル・シンセサイ
ザ位相同期発振回路では、ダイレクト・デジタル・シン
セサイザの出力が位相比較器に直接入力しているので、
量子化雑音も位相同期発振ループ内で逓倍され、このた
め、所望の出力周波数の近傍に不要波が発生するという
問題が生じる。この不要波を低減する方法として、位相
同期発振ループのループ帯域を極端に狭くすることが考
えられるが、ループ帯域を狭くすることにより、位相同
期発振回路の引き込み時間が長くなるという問題が生
じ、また電圧制御発振器の位相雑音の影響を無視できな
くなるので位相雑音の小さな電圧制御発振器を使用する
必要が生じ、価格、大きさなど点からみても不利にな
る。
The direct digital synthesizer is inevitably accompanied by quantization noise. In the conventional direct digital synthesizer phase-locked oscillation circuit described above, since the output of the direct digital synthesizer is directly input to the phase comparator,
The quantization noise is also multiplied in the phase-locked oscillation loop, which causes a problem that an unnecessary wave is generated near a desired output frequency. As a method of reducing this unnecessary wave, it is conceivable to extremely narrow the loop band of the phase-locked oscillation loop. However, narrowing the loop band causes a problem that the pull-in time of the phase-locked oscillation circuit becomes longer, Further, since the influence of the phase noise of the voltage controlled oscillator cannot be ignored, it is necessary to use a voltage controlled oscillator having a small phase noise, which is disadvantageous in terms of price and size.

【0006】本発明の目的は、小ステップでの周波数切
り換えを高速に行うことができ、出力周波数の近傍での
不要波の発生が抑えられ、雑音が小さい位相同期発振回
路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a phase-locked oscillation circuit that can perform frequency switching in small steps at high speed, suppress generation of unnecessary waves near the output frequency, and reduce noise. .

【0007】[0007]

【課題を解決するための手段】本発明のダイレクト・デ
ジタル・シンセサイザ位相同期発振回路は、制御電圧に
応答して出力周波数が変化する電圧制御発振器と、前記
電圧制御発振器の出力信号が入力し、位相が90°ずれ
た2信号を出力する90°ハイブリッドと、サイン波出
力及びコサイン波出力を備えたダイレクト・デジタル・
シンセサイザと、前記90°ハイブリッドの出力する2
信号と前記ダイレクト・デジタル・シンセサイザのサイ
ン波出力及びコサイン波出力とを入力として周波数変換
を行うシングル・サイドバンド・ミキサと、前記シング
ル・サイドバンド・ミキサの出力信号を所望の分周比で
分周するプログラマブル・カウンタと、固定した分周比
を有する分周器と、基準周波数信号を発生して前記ダイ
レクト・デジタル・シンセサイザ及び前記分周器に供給
する基準信号源と、前記プログラマブル・カウンタの出
力と前記分周器の出力を位相比較する位相周波数比較器
とを有し、前記位相周波数比較器の出力が前記制御電圧
として前記電圧制御発振器に帰還する。
According to the present invention, there is provided a direct digital synthesizer phase-locked oscillation circuit, comprising: a voltage-controlled oscillator whose output frequency changes in response to a control voltage; and an output signal of the voltage-controlled oscillator. A 90 ° hybrid that outputs two signals that are 90 ° out of phase, and a direct digital system with sine wave output and cosine wave output
Synthesizer and output of the 90 ° hybrid 2
A single sideband mixer that performs frequency conversion by using a signal and a sine wave output and a cosine wave output of the direct digital synthesizer as inputs, and divides an output signal of the single sideband mixer by a desired frequency division ratio. A programmable counter that circulates, a frequency divider having a fixed frequency division ratio, a reference signal source that generates a reference frequency signal and supplies the signal to the direct digital synthesizer and the frequency divider; A phase frequency comparator for comparing the output with the output of the frequency divider, wherein the output of the phase frequency comparator is fed back to the voltage controlled oscillator as the control voltage.

【0008】本発明において、シングル・サイドバンド
・ミキサとして、例えば、ダイレクト・デジタル・シン
セサイザのサイン波出力と90°ハイブリッドの一方の
出力信号が入力する第1の乗算器と、コサイン波出力と
90°ハイブリッドの他方の出力信号が入力する第2の
乗算器と、第1の乗算器の出力と第2の乗算器の出力と
を加算して出力する加算器と、から構成される回路を使
用することができる。また本発明において、電圧制御発
振器の発振周波数が、ダイレクト・デジタル・シンセサ
イザの出力周波数よりも高くなるようにすることが好ま
しい。
In the present invention, as a single sideband mixer, for example, a first multiplier to which a sine wave output of a direct digital synthesizer and one output signal of a 90 ° hybrid are inputted, a cosine wave output and a 90 ° A circuit composed of a second multiplier to which the other output signal of the hybrid is input, and an adder that adds and outputs the output of the first multiplier and the output of the second multiplier is used. can do. In the present invention, it is preferable that the oscillation frequency of the voltage-controlled oscillator be higher than the output frequency of the direct digital synthesizer.

【0009】[0009]

【作用】ダイレクト・デジタル・シンセサイザの出力を
位相周波数比較器に直接入力するのではなく、電圧制御
発振器の出力と混合し、プログラマブル・カウンタで分
周してから位相周波数比較器に入力しているので、ダイ
レクト・デジタル・シンセサイザの出力に含まれる量子
化雑音が、位相同期発振ループ内で逓倍されることがな
い。単純に電圧制御発振器の出力とダイレクト・デジタ
ル・シンセサイザの出力とを混合して周波数変換を行っ
た場合、イメージ(影像)周波数波が発生し誤動作の原
因となるが、本発明ではシングル・サイドバンド・ミキ
サを用いているので、イメージ周波数波の発生がほぼ抑
制される。したがって、フィルタ等を使用しなくても、
誤動作なく安定して作動する。
[Function] Rather than directly inputting the output of the direct digital synthesizer to the phase frequency comparator, it is mixed with the output of the voltage controlled oscillator, divided by a programmable counter, and then input to the phase frequency comparator. Therefore, the quantization noise included in the output of the direct digital synthesizer is not multiplied in the phase locked oscillation loop. If the output of the voltage-controlled oscillator is simply mixed with the output of the direct digital synthesizer to perform frequency conversion, an image (image) frequency wave is generated and causes a malfunction. -Since the mixer is used, generation of the image frequency wave is substantially suppressed. Therefore, without using a filter, etc.
It operates stably without malfunction.

【0010】[0010]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は、本発明の一実施例のダイレクト・
デジタル・シンセサイザ位相同期発振回路の構成を示す
ブロック図である。本実施例の回路は、図2に示す従来
の回路と比べ、位相同期発振ループ内に90°ハイブリ
ッド(90°HYB)とシングル・サイドバンド・ミキ
サ(周波数単側波混合器、SSBミキサ)を挿入し、ダ
イレクト・デジタル・シンセサイザの出力を位相周波数
比較器ではなくシングル・サイドバンド・ミキサに供給
し、位相周波数比較器には分周器を介して基準信号源か
らの基準周波数信号を供給している点で相違する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating a direct communication system according to an embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration of a digital synthesizer phase-locked oscillation circuit. The circuit of this embodiment is different from the conventional circuit shown in FIG. 2 in that a 90 ° hybrid (90 ° HYB) and a single sideband mixer (single-side frequency mixer, SSB mixer) are provided in a phase-locked oscillation loop. Insert the output of the direct digital synthesizer into the single sideband mixer instead of the phase frequency comparator, and supply the phase frequency comparator with the reference frequency signal from the reference signal source via the frequency divider. Is different.

【0011】すなわち、図1に示す本実施例のダイレク
ト・デジタル・シンセサイザ位相同期発振回路は、(a)
制御電圧に応答して出力周波数が変化する電圧制御発振
器1と、(b)電圧制御発振器1の出力信号が入力し、位
相が相互に90°ずれた2信号を出力する90°ハイブ
リッド8と、(c)サイン波出力(sin)及びコサイン波出力
(cos)を備えたダイレクト・デジタル・シンセサイザ4
と、(d)90°ハイブリッド8の出力する2信号とダイ
レクト・デジタル・シンセサイザ4のサイン波出力及び
コサイン波出力とを入力として周波数変換を行うシング
ル・サイドバンド・ミキサ9と、(e)シングル・サイド
バンド・ミキサ9の出力信号を所望の分周比で分周する
プログラマブル・カウンタ2と、(f)固定した分周比N
を有する分周器7と、(g)基準周波数信号を発生してダ
イレクト・デジタル・シンセサイザ4及び分周器7に供
給する基準信号源5と、(h)プログラマブル・カウンタ
2の出力と分周器7の出力を位相比較する位相周波数比
較器3と、(i)位相周波数比較器3の出力を増幅して制
御電圧として電圧制御発振器1に帰還する増幅器6と、
によって構成されている。電圧制御発振器1の出力が、
この回路全体の出力として、外部に供給されている。シ
ングル・サイドバンド・ミキサ9は、ダイレクト・デジ
タル・シンセサイザ4のサイン波出力と90°ハイブリ
ッドの一方の出力信号が入力する第1の乗算器11と、
ダイレクト・デジタル・シンセサイザ4のコサイン波出
力と90°ハイブリッドの他方の出力信号が入力する第
2の乗算器12と、第1の乗算器11の出力と第2の乗
算器12の出力とを加算して出力する加算器13とによ
って構成されている。
That is, the direct digital synthesizer phase-locked oscillation circuit of this embodiment shown in FIG.
A voltage controlled oscillator 1 whose output frequency changes in response to a control voltage; and (b) a 90 ° hybrid 8 which receives an output signal of the voltage controlled oscillator 1 and outputs two signals whose phases are shifted from each other by 90 °. (c) Sine wave output (sin) and cosine wave output
Direct digital synthesizer 4 with (cos)
(D) a single sideband mixer 9 for performing frequency conversion using two signals output from the 90 ° hybrid 8 and a sine wave output and a cosine wave output of the direct digital synthesizer 4 as inputs, and (e) a single sideband mixer. A programmable counter 2 for dividing the output signal of the sideband mixer 9 by a desired dividing ratio, and (f) a fixed dividing ratio N
(G) a reference signal source 5 for generating a reference frequency signal and supplying it to the direct digital synthesizer 4 and the frequency divider 7, and (h) an output of the programmable counter 2 and frequency division A phase-frequency comparator 3 for comparing the phase of the output of the comparator 7, and (i) an amplifier 6 for amplifying the output of the phase-frequency comparator 3 and feeding it back to the voltage-controlled oscillator 1 as a control voltage.
It is constituted by. The output of the voltage controlled oscillator 1 is
The output of the entire circuit is supplied to the outside. The single sideband mixer 9 includes a first multiplier 11 to which a sine wave output of the direct digital synthesizer 4 and one output signal of the 90 ° hybrid are input,
The second multiplier 12 to which the cosine wave output of the direct digital synthesizer 4 and the other output signal of the 90 ° hybrid are input, the output of the first multiplier 11 and the output of the second multiplier 12 are added. And outputs the result.

【0012】「従来の技術」の欄で説明したように、ダ
イレクト・デジタル・シンセサイザでは、位相角に対応
した値を持つルックアップ・テーブルを使用して信号波
形を出力するので、サイン波用とコサイン波用のテーブ
ルを用意するなり、アキュムレータの出力値に90°に
相当する値を加算するなりすることによって、同一周波
数に対するサイン波とコサイン波を同時に発生させるこ
とができる。
As described in the section of "Prior Art", a direct digital synthesizer outputs a signal waveform using a look-up table having a value corresponding to a phase angle. By preparing a cosine wave table or adding a value corresponding to 90 ° to the output value of the accumulator, a sine wave and a cosine wave for the same frequency can be simultaneously generated.

【0013】次に、本実施例の回路の動作について説明
する。ここでは、電圧制御発振器1の動作周波数帯を
2.4GHz帯としてこの回路から2415〜2445
MHzの範囲の出力周波数foを得るものとし、ダイレ
クト・デジタル・シンセサイザ4の出力周波数fdの範
囲を2〜3MHzとする。シングル・サイドバンド・ミ
キサ9での周波数変換によって得られる周波数fmがfm
=fo−fdで表わされるとすると、この周波数fmの範
囲は2413〜2443MHzで表わされる。
Next, the operation of the circuit of this embodiment will be described. Here, the operating frequency band of the voltage controlled oscillator 1 is set to the 2.4 GHz band, and 2415 to 2445
And to obtain an output frequency f o in the range of MHz, the range of the output frequency f d of the direct digital synthesizer 4 and 2~3MHz. Obtained by frequency conversion by the single sideband mixer 9 frequency f m is f m
= When represented by f o -f d, the range of the frequency f m is represented by 2413~2443MHz.

【0014】基準信号源5から分周器7を介して位相周
波数比較器23に1MHzの周波数を供給すると、プロ
グラマブル・カウンタ2での分周比nに応じ、シングル
・サイドバンド・ミキサ9の出力周波数fmが1MHz
のn倍となるように、電圧制御発振器1が動作する。結
局、プログラマブル・カウンタ2の分周比の設定を変え
ることで出力周波数foが1MHzきざみで変化し、ダ
イレクト・デジタル・シンセサイザ4の出力周波数fd
を変化させることにより、出力周波数foにおいて1M
Hz未満の端数部分が変化し、例えば、25kHzとい
ったきざみで出力周波数foを変化させることが可能で
ある。この場合、周波数きさみが25kHzであって
も、位相比較周波数は1MHzである。
When a frequency of 1 MHz is supplied from the reference signal source 5 to the phase frequency comparator 23 via the frequency divider 7, the output of the single sideband mixer 9 is output according to the frequency division ratio n of the programmable counter 2. frequency f m is 1MHz
The voltage controlled oscillator 1 operates so as to be n times as large as. After all, by changing the setting of the dividing ratio of the programmable counter 2, the output frequency f o changes in steps of 1 MHz, and the output frequency f d of the direct digital synthesizer 4 changes.
At 1 m at the output frequency f o
Fractional part below Hz changes, for example, it is possible to vary the output frequency f o in increments such 25 kHz. In this case, even if the frequency size is 25 kHz, the phase comparison frequency is 1 MHz.

【0015】ここで、シングル・サイドバンド・ミキサ
9の動作原理を説明する。時刻をtで表わすと、ダイレ
クト・デジタル・シンセサイザ4のサイン波出力及びコ
サイン波出力は、それぞれ、A・sin(2πfdt)、A
・cos(2πfdt)と表わされる。同様に、90°ハイ
ブリッド8の2つの出力信号は、それぞれ、B・sin
(2πfot−φ)、B・cos(2πfot−φ)と表わさ
れる。その結果、一方の乗算器11の出力は、A・B・s
in(2πfdt)・sin(2πfot)と表わされ、三角
関数の積→和の公式より、A・B{cos(2π(fd−f
o)t+φ)−cos(2π(fd+fo)t−φ)}/2とな
る。同様に、他方の乗算器11の出力は、A・B{co
s(2π(fd−fo)t+φ)+cos(2π(fd+fo)t
−φ)}/2で表わされる。したがって、これらを入力
とする加算器13の出力は、A・B・cos(2π(fd
o)t+φ)と表わされ、加算器13の出力周波数f
mが、fm=fd−foで表わされることが分かる。すなわ
ち、シングル・サイドバンド・ミキサを使用することに
より、イメージ波の発生を抑制することができる。
Here, the principle of operation of the single sideband mixer 9 will be described. When the time is represented by t, the sine wave output and the cosine wave output of the direct digital synthesizer 4 are A · sin (2πf d t) and A
Cos (2πf d t). Similarly, the two output signals of the 90 ° hybrid 8 are respectively B · sin
(2πf o t-φ), it is expressed as B · cos (2πf o t- φ). As a result, the output of one multiplier 11 is A · B · s
in (2πf d t) · sin (2πf o t), and from the product of the trigonometric functions → sum formula, A · B {cos (2π (f d −f
o) t + φ) -cos ( 2π (f d + f o) t-φ)} / 2 to become. Similarly, the output of the other multiplier 11 is A · B {co
s (2π (f d -f o ) t + φ) + cos (2π (f d + f o) t
−φ)} / 2. Therefore, the output of the adder 13 having these as inputs is A · B · cos (2π (f d
f o ) t + φ), and the output frequency f of the adder 13
m is represented can be seen in f m = f d -f o. That is, by using a single sideband mixer, generation of an image wave can be suppressed.

【0016】シングル・サイドバンド・ミキサでない通
常の混合器を使用した場合には、出力周波数foを24
15MHz、ダイレクト・デジタル・シンセサイザの出
力周波数fdを2MHzとすると、混合器からは、fo
dに相当する2413MHzの信号が出力されるとと
もに、fo+fdに相当する2417MHzのイメージ波
も同等レベルで出力し、位相同期発振ループがイメージ
波に対して誤引き込みを起こすおそれがある。また、本
来の周波数2413MHzに対して2417MHzのイ
メージ波をフィルタで減衰させることは、極めて困難で
ある。
[0016] in the case of using a normal mixer is not a single sideband mixer, the output frequency f o 24
15 MHz, when a 2MHz the output frequency f d of the direct digital synthesizer, is from the mixer, f o -
A signal of 2413 MHz corresponding to f d is output, and an image wave of 2417 MHz corresponding to f o + f d is also output at the same level, so that the phase-locked oscillation loop may erroneously pull in the image wave. In addition, it is extremely difficult to attenuate an image wave of 2417 MHz with respect to the original frequency of 2413 MHz by a filter.

【0017】本実施例では、シングル・サイドバンド・
ミキサ9を使用することによりイメージ波の発生が抑制
されているので、誤引き込みを起こすことなく動作し、
ダイレクト・デジタル・シンセサイザの量子化雑音を逓
倍することのない回路を構成することが可能となる。ま
た、フィルタによらずにイメージ波の発生が抑制されて
いるので、例えば、ダイレクト・デジタル・シンセサイ
ザの出力周波数を2〜3MHz程度と低くすることがで
き、基準信号源5で発生させる基準周波数信号の周波数
は高々十数MHz程度でよくなり、低価格なダイレクト
・デジタル・シンセサイザ及び汎用の水晶発振器を利用
できるようになる。
In this embodiment, the single side band
Since the generation of the image wave is suppressed by using the mixer 9, it operates without causing the erroneous pull-in,
It is possible to configure a circuit that does not multiply the quantization noise of the direct digital synthesizer. Further, since the generation of the image wave is suppressed irrespective of the filter, for example, the output frequency of the direct digital synthesizer can be lowered to about 2 to 3 MHz, and the reference frequency signal generated by the reference signal source 5 is generated. The frequency can be as high as about 10 MHz at most, and a low-cost direct digital synthesizer and a general-purpose crystal oscillator can be used.

【0018】[0018]

【発明の効果】以上説明したように本発明は、ダイレク
ト・デジタル・シンセサイザの出力とと電圧制御発振器
の出力信号をシングル・サイドバンド・ミキサに入力し
て周波数変換が行われるように位相同期発振ループを構
成することにより、ダイレクト・デジタル・シンセサイ
ザの量子化雑音の影響が出力信号に及ぶことがなくなっ
て、位相同期発振回路が誤動作なく動作するようにな
り、小さな刻みで周波数を迅速に変化させることのでき
る回路を容易に実現できるという効果を有する。
As described above, according to the present invention, the phase-locked oscillation is performed so that the output of the direct digital synthesizer and the output signal of the voltage controlled oscillator are input to the single sideband mixer to perform frequency conversion. By configuring a loop, the effect of the quantization noise of the direct digital synthesizer does not affect the output signal, the phase-locked oscillation circuit operates without malfunction, and the frequency changes quickly in small steps That is, there is an effect that a circuit that can perform the operation can be easily realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例のダイレクト・デジタル・シ
ンセサイザ位相同期発振回路の構成を示すブロック図で
ある。
FIG. 1 is a block diagram showing a configuration of a direct digital synthesizer phase-locked oscillation circuit according to one embodiment of the present invention.

【図2】従来のダイレクト・デジタル・シンセサイザ位
相同期発振回路の構成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a conventional direct digital synthesizer phase-locked oscillation circuit.

【符号の説明】[Explanation of symbols]

1,21 電圧制御発振器 2,22 プログラマブル・カウンタ 3,23 位相周波数比較器 4,24 ダイレクト・デジタル・シンセサイザ 5,25 基準信号源 6,26 増幅器 7 分周器 8 90°ハイブリッド 9 シングル・サイドバンド・ミキサ 11,12 乗算器 13 加算器 1,21 Voltage controlled oscillator 2,22 Programmable counter 3,23 Phase frequency comparator 4,24 Direct digital synthesizer 5,25 Reference signal source 6,26 Amplifier 7 Divider 8 90 ° hybrid 9 Single sideband・ Mixer 11,12 Multiplier 13 Adder

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03L 7/18 H03L 7/16 H03B 28/00Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03L 7/18 H03L 7/16 H03B 28/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 位相同期発振回路であって、 制御電圧に応答して出力周波数が変化する電圧制御発振
器と、 前記電圧制御発振器の出力信号が入力し、位相が相互に
90°ずれた2信号を出力する90°ハイブリッドと、 サイン波出力及びコサイン波出力を備えたダイレクト・
デジタル・シンセサイザと、 前記90°ハイブリッドの出力する2信号と前記ダイレ
クト・デジタル・シンセサイザのサイン波出力及びコサ
イン波出力とを入力として周波数変換を行うシングル・
サイドバンド・ミキサと、 前記シングル・サイドバンド・ミキサの出力信号を所望
の分周比で分周するプログラマブル・カウンタと、 固定した分周比を有する分周器と、 基準周波数信号を発生して前記ダイレクト・デジタル・
シンセサイザ及び前記分周器に供給する基準信号源と、 前記プログラマブル・カウンタの出力と前記分周器の出
力を位相比較する位相周波数比較器とを有し、 前記位相周波数比較器の出力が前記制御電圧として前記
電圧制御発振器に帰還するダイレクト・デジタル・シン
セサイザ位相同期発振回路。
1. A phase-locked oscillation circuit, comprising: a voltage-controlled oscillator whose output frequency changes in response to a control voltage; and two signals whose input signals are input and whose phases are shifted by 90 ° from each other. 90 ° hybrid with direct output and sine wave output and cosine wave output
A digital synthesizer, and a single signal for performing frequency conversion using two signals output from the 90 ° hybrid and a sine wave output and a cosine wave output of the direct digital synthesizer as inputs.
A sideband mixer, a programmable counter for dividing the output signal of the single sideband mixer by a desired frequency division ratio, a frequency divider having a fixed frequency division ratio, and a reference frequency signal The direct digital
A reference signal source to be supplied to the synthesizer and the frequency divider; and a phase frequency comparator for comparing the output of the programmable counter with the output of the frequency divider. A direct digital synthesizer phase-locked oscillation circuit that returns a voltage to the voltage controlled oscillator.
【請求項2】 前記シングル・サイドバンド・ミキサ
が、前記サイン波出力と前記90°ハイブリッドの一方
の出力信号が入力する第1の乗算器と、前記コサイン波
出力と前記90°ハイブリッドの他方の出力信号が入力
する第2の乗算器と、前記第1の乗算器の出力と前記第
2の乗算器の出力とを加算して出力する加算器と、から
構成される請求項1に記載のダイレクト・デジタル・シ
ンセサイザ位相同期発振回路。
2. The single sideband mixer comprises: a first multiplier to which the sine wave output and one output signal of the 90 ° hybrid are input; and a single multiplier which receives the cosine wave output and the other of the 90 ° hybrid. 2. The circuit according to claim 1, further comprising: a second multiplier to which an output signal is input; and an adder that adds an output of the first multiplier and an output of the second multiplier and outputs the result. Direct digital synthesizer phase-locked oscillation circuit.
【請求項3】 前記電圧制御発振器の発振周波数が、前
記ダイレクト・デジタル・シンセサイザの出力周波数よ
りも高い、請求項1または2に記載のダイレクト・デジ
タル・シンセサイザ位相同期発振回路。
3. The direct digital synthesizer phase-locked oscillation circuit according to claim 1, wherein an oscillation frequency of said voltage controlled oscillator is higher than an output frequency of said direct digital synthesizer.
JP7012610A 1995-01-30 1995-01-30 Direct digital synthesizer phase-locked oscillation circuit Expired - Lifetime JP2757801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7012610A JP2757801B2 (en) 1995-01-30 1995-01-30 Direct digital synthesizer phase-locked oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7012610A JP2757801B2 (en) 1995-01-30 1995-01-30 Direct digital synthesizer phase-locked oscillation circuit

Publications (2)

Publication Number Publication Date
JPH08204554A JPH08204554A (en) 1996-08-09
JP2757801B2 true JP2757801B2 (en) 1998-05-25

Family

ID=11810142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7012610A Expired - Lifetime JP2757801B2 (en) 1995-01-30 1995-01-30 Direct digital synthesizer phase-locked oscillation circuit

Country Status (1)

Country Link
JP (1) JP2757801B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10253719B4 (en) * 2002-11-19 2008-04-24 Newlogic Technologies Gmbh Phase Locked Loop with digitally controlled frequency fine tuning
US7834713B2 (en) 2008-02-29 2010-11-16 Itt Manufacturing Enterprises, Inc. Synthesized local oscillator and method of operation thereof
CN113676179A (en) * 2021-05-13 2021-11-19 中国地质大学(武汉) Frequency mixing method of digital quadrature frequency mixer, frequency mixer circuit and frequency mixer

Also Published As

Publication number Publication date
JPH08204554A (en) 1996-08-09

Similar Documents

Publication Publication Date Title
JP2861542B2 (en) Phase locked loop synthesizer
US6914464B2 (en) Phase locked loop circuit using fractional frequency divider
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
JP2806059B2 (en) Phase locked loop synthesizer
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
US8044725B2 (en) Signal generator with directly-extractable DDS signal source
JP2757801B2 (en) Direct digital synthesizer phase-locked oscillation circuit
US4791387A (en) Microwave band frequency synthesizer
Chenakin Building a Microwave Frequency Synthesizer—Part 1: Getting Started,‖
JP2908397B1 (en) Rubidium atomic oscillator
IL139305A (en) Wide band high resolution synthesizer
JPH09186587A (en) Pll circuit
JPH0832350A (en) Frequency synthesizer
JPH1093431A (en) Pll circuit
JP2788807B2 (en) Rubidium atomic oscillator
KR19980080410A (en) Digital Clock Synthesizer
JP2000261318A (en) Synthesizer and reference signal generation circuit
JP2006186576A (en) Phase-locked loop type frequency synthesizer
JP2006129330A (en) Frequency synthesizer
JP3248453B2 (en) Oscillator
JPS5811140B2 (en) atomic oscillator
JPH0529933A (en) Phase locked loop oscillator
JP2002152037A (en) Phase locked loop oscillation circuit
JPH05122066A (en) Frequency synthesizer
KR200155562Y1 (en) Frequency synthesizer