JP5519383B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP5519383B2 JP5519383B2 JP2010094792A JP2010094792A JP5519383B2 JP 5519383 B2 JP5519383 B2 JP 5519383B2 JP 2010094792 A JP2010094792 A JP 2010094792A JP 2010094792 A JP2010094792 A JP 2010094792A JP 5519383 B2 JP5519383 B2 JP 5519383B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light emitting
- semiconductor light
- led
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 239000000758 substrate Substances 0.000 claims description 34
- 239000010931 gold Substances 0.000 claims description 19
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 230000005496 eutectics Effects 0.000 claims description 9
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 solder Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本発明は、回路基板上に複数個の半導体発光素子をフリップチップ実装した半導体発光装置に関する。 The present invention relates to a semiconductor light emitting device in which a plurality of semiconductor light emitting elements are flip-chip mounted on a circuit board.
実装効率や放熱特性を向上させるため、しばしば回路基板に半導体発光素子(以後とくに断らない限りLED素子と呼ぶ)をフリップチップ実装することがある。また半導体発光装置(以後とくに断らない限りLED装置と呼ぶ)の明るさを増すため回路基板に複数のLED素子を実装することがある。 In order to improve mounting efficiency and heat dissipation characteristics, semiconductor light emitting elements (hereinafter referred to as LED elements unless otherwise specified) are often flip-chip mounted on a circuit board. In addition, a plurality of LED elements may be mounted on a circuit board in order to increase the brightness of a semiconductor light emitting device (hereinafter referred to as an LED device unless otherwise specified).
例えば特許文献1の図13には2個の発光ダイオード素子10(LED素子)がp側電極を向かい合わせるようにしてフリップチップ実装されている様子が示されている。同様に図11には3個の発光ダイオード素子10が1列に並んでフリップチップ実装されている様子が示されている。ちなみに特許文献1は、回路基板上に設けられた複数の配線がそれぞれ2以上の折れ曲がり部を有し、それぞれの配線に1又は複数の発光ダイオード素子が直接実装されていることを特徴とし、回路基板の配線の熱膨張による熱歪や熱応力の軽減を目指している。
For example, FIG. 13 of Patent Document 1 shows a state where two light-emitting diode elements 10 (LED elements) are flip-chip mounted so that the p-side electrodes face each other. Similarly, FIG. 11 shows a state where three light
最近ではLED装置の高輝度化に向け、LED素子に以前よりも多くの電流を流すようになってきた。このためLED素子の発熱も増えたため、LED装置の放熱が大きな課題となっている。特許文献1は回路基板の配線の熱膨張による熱歪や熱応力の軽減が目的となっており、放熱に関しては言及していない。そこで本発明は、この課題に鑑みてなされたものであり、回路基板に実装した複数のLED素子に大きな電流を流したときでも放熱が良好な半導体発光装置を提供することを目的とする。 In recent years, a larger amount of current has been allowed to flow through the LED element in order to increase the brightness of the LED device. For this reason, since the heat generation of the LED element has also increased, the heat dissipation of the LED device has become a major issue. Patent Document 1 is intended to reduce thermal distortion and thermal stress due to thermal expansion of circuit board wiring, and does not mention heat dissipation. Therefore, the present invention has been made in view of this problem, and an object of the present invention is to provide a semiconductor light-emitting device with good heat dissipation even when a large current is passed through a plurality of LED elements mounted on a circuit board.
上記課題を解決するため本発明の半導体発光装置は、複数の半導体発光素子を回路基板上にフリップチップ実装した半導体発光装置において、
前記半導体発光素子は、
該半導体発光素子の角部又は辺部に配置される第1素子電極と、
発光層と平面的に重なる第2素子電極とを有し、
前記回路基板は、
その上面に、前記第1素子電極に接続する第1基板電極と、
前記第2素子電極に接続する第2基板電極とを有し、
その下面に、マザー基板と接続するための、
第1出力電極と前記第1基板電極とを接続する第1スルーホールと、
第2出力電極と前記第2基板電極とを接続する3個以上の第2スルーホールとを有し、
前記第1及び前記第2のスルーホールと前記半導体発光素子の実装領域がそれぞれ重ならず、
前記半導体発光素子の前記第1素子電極が前記回路基板の中心線方向を向き、
前記第2基板電極が前記回路基板の辺に向かって前記半導体発光素子の前記実装領域からはみ出し、
前記半導体発光素子が並列接続し、
前記中心線と、前記中心線と平行な前記回路基板の辺との間に存在する前記半導体発光素子は一個であるか又は一列に配列し、
前記回路基板の板材が樹脂であり、
前記第2スルーホールが前記回路基板の3辺に沿って形成されている
ことを特徴とする。
In order to solve the above problems, a semiconductor light emitting device of the present invention is a semiconductor light emitting device in which a plurality of semiconductor light emitting elements are flip-chip mounted on a circuit board.
The semiconductor light emitting element is
A first element electrode disposed at a corner or side of the semiconductor light emitting element;
A second element electrode that planarly overlaps the light emitting layer,
The circuit board is
A first substrate electrode connected to the first element electrode on the upper surface;
A second substrate electrode connected to the second element electrode;
To connect to the mother board on the lower surface,
A first through hole connecting the first output electrode and the first substrate electrode;
Having three or more second through holes connecting the second output electrode and the second substrate electrode;
The first and second through holes and the semiconductor light emitting element mounting region do not overlap each other,
The first element electrode of the semiconductor light emitting element faces a center line direction of the circuit board;
The second substrate electrode protrudes from the mounting region of the semiconductor light emitting element toward the side of the circuit board;
The semiconductor light emitting elements are connected in parallel,
The semiconductor light emitting elements existing between the center line and the side of the circuit board parallel to the center line are one or arranged in a line ,
The board material of the circuit board is a resin,
The second through hole is formed along three sides of the circuit board .
前記第1及び第2素子電極は電解金メッキ法により形成された金バンプであり、前記第1素子電極と前記第1基板電極、並びに前記第2素子電極と前記第2基板電極を金錫共晶で接合することが好ましい。 The first and second element electrodes are gold bumps formed by electrolytic gold plating, and the first element electrode and the first substrate electrode, and the second element electrode and the second substrate electrode are made of gold tin eutectic. It is preferable to join with.
本発明の半導体発光装置は、発光層から発した熱が発光層と平面的に重なる第2素子電極、及び第2素子電極に接続する第2基板電極を経由して、半導体発光装置を実装するマザー基板に伝達することによって放熱する。このとき第2素子電極は平面形状を任意に設定できる電解金メッキ法で形成した金バンプなので、第2基板電極との接続面積を大きくとれる。第2素子電極が回路基板の辺側を向いているため、第2基板電極は第2素子電極との接続領域の周辺部を回路基板の辺近傍に至るまで幅広くとれる。さらに半導体発光素子が並列接続するため第2基板電極は隘路を持たない。以上のようにして発光層からマザー基板まで熱抵抗を低くできる。この結果、本発明は放熱が良好な半導体発光装置を提供できる。 In the semiconductor light emitting device of the present invention, the semiconductor light emitting device is mounted via the second element electrode in which heat generated from the light emitting layer overlaps the light emitting layer in a plane and the second substrate electrode connected to the second element electrode. Heat is dissipated by transmitting to the mother board. At this time, since the second element electrode is a gold bump formed by an electrolytic gold plating method in which the planar shape can be arbitrarily set, the connection area with the second substrate electrode can be increased. Since the second element electrode faces the side of the circuit board, the second substrate electrode can be widened from the periphery of the connection region with the second element electrode to the vicinity of the side of the circuit board. Furthermore, since the semiconductor light emitting elements are connected in parallel, the second substrate electrode does not have a bottleneck. As described above, the thermal resistance can be lowered from the light emitting layer to the mother substrate. As a result, the present invention can provide a semiconductor light emitting device with good heat dissipation.
以下、添付図1〜12を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。
(第1実施形態)
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. In the description of the drawings, the same or equivalent elements will be denoted by the same reference numerals, and redundant description will be omitted. For the sake of explanation, the scale of the members is changed as appropriate.
(First embodiment)
添付図1〜8を参照して本発明の第1実施形態を詳細に説明する。図1は本実施形態のLED装置の外観を説明するための斜視図である。LED装置10は回路基板12の上に蛍光体を含有した樹脂層11が積層している。
A first embodiment of the present invention will be described in detail with reference to FIGS. FIG. 1 is a perspective view for explaining the appearance of the LED device of this embodiment. In the
図2により図1のLED装置10に実装されたLED素子13の実装状況を概説する。図2は図1のLED装置10から樹脂層11を取り除いた状態のLED装置20の斜視図である。回路基板12の板材16上には−電極14(第1基板電極)と+電極15(第2基板電極)が形成されている。さらにその上には4個のLED素子13がフリップチップ実装されている。このLED素子13のn側バンプ(第1素子電極、図示せず)とp側バンプ(第2素子電極、図示せず)はそれぞれ−電極14と+電極15に接続している。
An outline of the mounting state of the
図3によりLED素子13の電極面を説明する。図3はLED素子13を電極面側から
眺めた平面図である。下層にあるn型半導体層21は、上層にあるp型半導体層22から一部分が露出している。LED素子13の角部にあるn側バンプ23はn型半導体層21に接続し、p側バンプ24はp型半導体層22に接続している。発光層(図示せず)はn型半導体層21とp型半導体層22の境界部(積層部)にあり、平面的には概ねp型半導体層22に等しい。ここでp側バンプ24は比較的大きな領域を共通にして発光層と平面的に重なっている。なおn側バンプ23及びp側バンプ24は金バンプである。
The electrode surface of the
図4によりLED素子13の断面を説明する。図4は図3のBB線に沿ったLED素子13の断面図である。なおn側バンプ23とp側バンプ24が同時に図示できるように図3ではBB線を曲げている。図4に示すようにサファイア基板25の下面にはn型半導体層21が形成されている。n型半導体層21の下面にはp型半導体層22とn側バンプ23がある。p型半導体層22の下面にp側バンプ24が付着している。n及びp側バンプ23,24は厚さが10〜15μmである。
The cross section of the
図5によりLED装置10の構造を説明する。図5は、図2のA−A線に沿うようにして描いたLED装置10の断面図である。なおLED素子13のn及びp側バンプ23,24と回路基板12のスルーホール14a,15aを同時に図示するため図2ではA−A線を屈曲させた。
The structure of the
回路基板12とLED素子13は蛍光体を含有した樹脂層11によって覆われている。板材16の上面には−電極14及び+電極15、並びに下面にはマザー基板(図示せず)の電極と接続するための出力電極14b及び出力電極15bが形成されている。−電極14と出力電極14b、並びに+電極15と出力電極15bはそれぞれスルーホール14a,15aで接続している。板材16は厚さが300μmのBTレジン(三菱瓦斯化学の商標名であり、ビスマレイミドトリアジン樹脂等からなる熱硬化性樹脂)からなる。−及び+電極14,15と出力電極14b,15bはニッケルと金を積層した銅箔である。スルーホール14a,15aは直径が200μmで銅ペーストが充填されている。なお図中、−電極14は2箇所に分離して描かれているが電気的には導通している(+電極15も同様)。またn側及びp側バンプ23,24と−及び+電極14,15とは金錫共晶で接合している。出力電極15bは放熱のため、出力電極14bより面積を大きくしている。
The
図6により回路基板12からn型半導体層21に至る積層構造を詳細に説明する。図6は図5のCで囲んだ領域の拡大図である。回路基板12の板材16上には、+電極15、金錫共晶層24c、金バンプ部24b、UBM(アンダーバンプメタル)層24a、金属層22b、p型GaN層22a、発光層21a、n型半導体層21が積層している。p側バンプ24は、金錫共晶層24c、金バンプ部24b、UBM層24aの積層物であり、p型半導体層22は金属層22bとp型GaN層22aの積層物である。
The laminated structure from the
+電極15は、厚さが10〜20μmの銅箔と、厚さが2μm程度のNi層と厚さが0.3μm程度のAu層が積層した構造になっている。金錫共晶層24cは厚さが2〜3μmでp側バンプ24と+電極15を接合する。融点を300℃〜420℃に設定できる金錫共晶接合は、比較的低温で接合できるにもかかわらず250℃前後のリフロー温度では接合を維持できるので、LED装置10をマザー基板に実装するときに有利な接合法となる。金バンプ部24bは厚さが10〜20μmである。UBM層24aは、金バンプ部24bを電解メッキ法で形成する際の共通電極の一部が金バンプ部24bを電気的に孤立させるときに残ったものであり、厚さが0.3μmで、TiWとAuの2層構造になっている。
The +
金属層22bは、電流分布の改善やオーミックコンタクト、反射機能、原子拡散防止など様々な目的を達成するためITO層、Ag層、金層など複数の金属薄膜が積層したもの
である。金属層22bとp型GaN層22aからなるp型半導体層22は厚さが約1μmである。GaN障壁層とInGaN井戸層からなる発光層21aは厚さが60nmであり、n型GaNからなるn型半導体層21は厚さが約4μmである。
The metal layer 22b is formed by laminating a plurality of metal thin films such as an ITO layer, an Ag layer, and a gold layer in order to achieve various purposes such as improvement of current distribution, ohmic contact, reflection function, and prevention of atomic diffusion. The p-
図7は図2で示したLED装置20を上から眺めたときの平面図である。図中、LED素子13を簡略化して描き、−及び+電極14,15を明示するため本来不透明なLED素子13を透視できるものとし、さらにn側及びp側バンプ23,24がLED素子13の裏面側にあることを示すため輪郭を点線で示している。
FIG. 7 is a plan view when the
LED装置20の上面では図の上から下に向かいLED素子13が2列で並んでいる。各LED素子列にはLED素子13が2個含まれる。全てのLED13のn側バンプ23は回路基板12(図中に番号は明記していない)の中心線(図示せず)方向を向いている。ここで中心線とは回路基板12の略中心を通り対向する辺と直交するものである。本実施形態の場合、図の上から下に延びる中心線が該当する。この中心線にn側バンプ23が向いているため全てのLED素子13のp側バンプ24はLED装置20の辺側に配置される。このとき+電極15はLED装置20の辺に向かってLED素子13の実装領域からはみ出し、p側バンプ24と接続する領域の周辺部を広くしている。スルーホール14aは上辺に配置され、スルーホール15aは左右の辺と下辺に配置されている。n側バンプ23と接続する−電極14には隘路があるのに対し+電極15には隘路がない。
On the upper surface of the
図8はLED素子20の回路図である。4個のLED素子13が並列接続している。アノードが+電極15、カソード側が−電極14に相当する。
FIG. 8 is a circuit diagram of the
図7に戻り放熱経路を説明する。LED素子13の発光層で生じた熱は、p側バンプ24を経由して+電極15に伝わる。p側バンプ24は面積が大きいためこの間の熱抵抗は小さい。さらに+電極15からスルーホール15aに熱が伝わる。+電極15はp側バンプ24と接続する領域の周りが広く、且つスルーホール15aまで隘路がないので、p側バンプ24の接続部からスルーホール15aまでの熱抵抗は小さい。スルーホール15aは前述のように銅ペースト充填してあるばかりでなく、3辺に亘り多数存在するので+電極15と出力電極15b(図示せず)との間の熱抵抗も小さくなる。さらに前述のように出力電極15bの面積を大きくしているのでマザー基板(図示せず)への熱伝導性もよい。以上のように発光層からマザー基板まで低い熱抵抗で接続されている。なお、n側バンプ23領域の発熱は小さいので−電極14に隘路があっても良い。
Returning to FIG. 7, the heat dissipation path will be described. Heat generated in the light emitting layer of the
回路基板の板材はセラミックや金属、シリコンなどでもかまわない。熱伝導性の高いこれらの材料からなる回路基板は、さらに熱伝導性の良い本実施形態の+電極によりいったん熱を平面的に広げてから板材を通じてマザー基板へ垂直に熱を伝えられるので放熱効率が上がる。しかしながら本実施形態のように回路基板12の板材16に樹脂を採用すると効果が大きく現れる。言い換えるとLED装置の配線に熱伝導の主要部を担わせることで、熱伝導性は悪いが製造が容易で安価な樹脂基板が採用できたことになる。
The board material of the circuit board may be ceramic, metal, silicon or the like. The circuit board made of these materials with high thermal conductivity spreads heat once in a plane by the + electrode of this embodiment, which has better thermal conductivity, and then transfers heat vertically to the mother board through the plate material. Goes up. However, if resin is used for the
本実施形態ではLED装置20の3辺に沿って+電極15と接続する複数のスルーホール15aを備えていた。このスルーホール配置に限らず、スルーホール15aが図7の下辺だけ、ないし1個だけであっても、+電極15が幅の広い熱伝導経路確保しているので、LED装置としては発光層とマザー基板との間の熱抵抗を小さくする効果が得られる。とはいってもスルーホール15aの数が多いほど熱抵抗が下がるので、とくに板材16が樹脂の場合にはできるかぎり多くのスルーホール15aを設けたほうが好ましい。
In the present embodiment, a plurality of through
本実施形態ではp側バンプ24を長方形とし電解金メッキ法で形成していた。電解メッキ法ではp側バンプ24の平面形状を比較的任意に設定できるので、p側バンプ24がp
型半導体層22をほぼ覆うような形状にして熱抵抗を下げることができる。このときn側及びp側バンプ23,24と−及び+電極14,15を金錫共晶で接合すると前述のように比較的低温で接合しても耐リフロー性を高くできる。接合はハンダなど他の金属でも可能であるが、ハンダの場合、リフロー時の時間を短くしておかなければならない。
(第2実施形態)
In this embodiment, the p-
The thermal resistance can be lowered by making the shape substantially covering the
(Second Embodiment)
添付図9,10を参照して本発明の第2実施形態を詳細に説明する。本実施形態は第1実施形態とLED素子の電極配置が異なるので、まず図9によりLED素子13dの電極面を説明する。図9はLED素子13dを電極面側から眺めた平面図である。下層にあるn型半導体層21dは、上層にあるp型半導体層22から一部分が露出している。第1実施形態と違って、本実施形態では周辺部以外のn型半導体層21dの露出部が図の右側の辺部にある。LED素子13dの辺部にあるn側バンプ23dはn型半導体層21dに接続し、p側バンプ24dはp型半導体層22dに接続している。発光層(図示せず)はn型半導体層21dとp型半導体層22dの境界部(積層部)にあり、平面的には概ねp型半導体層22dに等しい。ここでp側バンプ24dは比較的大きな領域を共通にして発光層と平面的に重なっている。なおn側バンプ23d及びp側バンプ24dは金バンプである。
The second embodiment of the present invention will be described in detail with reference to FIGS. Since this embodiment is different from the first embodiment in the electrode arrangement of the LED element, first, the electrode surface of the
LED素子13d及びLED装置の積層構造は第1実施形態のLED素子13及びLED装置10と基本的に同等なので、図10により本実施形態のLED素子13dの配置及びLED装置20dの電極を説明する。図10はLED装置20dを上から眺めたときの平面図である。図中、LED素子13dの描き方は図7のLED素子13と同等である。
Since the laminated structure of the
LED装置20dの上面には3個のLED素子13dが配置され、図の上側にある2個のLED素子13dのn側バンプ23dは図の上から下に延びる中心線(図示せず)方向を向いている。さらに図の下側中央にあるLED素子13dのn側バンプは図の左から右に延びる中心線(図示せず)方向を向いている。この結果、全てのLED素子13のp側バンプ24dはLED装置20dの辺側に配置される。このとき+電極15dは、LED装置20dの辺に向かってLED素子13dの実装領域からはみ出し、接続領域の周辺部が広くなっている。スルーホール14a(第1実施形態と同等)は上辺に配置され、スルーホール15a(第1実施形態と同等)は左右の辺と下辺に配置されている。−電極14dには隘路があるが+電極15dには隘路はない。
Three
本実施形態は3個のLED素子13dが並列接続したものである。熱伝導も1実施形態と同様であり、例えば+電極15dはp側バンプ24dと接続する領域の周りが広く、且つスルーホール15aまで隘路がないので、発光層からスルーホール15aまでの間の熱抵抗は小さい。
In the present embodiment, three
本実施形態ではLED装置20dに3個のLED素子13dを搭載していたが、搭載数を5,7,9、‥‥とする場合は、図の上下方向にLED素子13dを2列で並べ各LED素子列に含まれるLED素子13dを2,3,5‥‥とし、残りの一個だけは上下方向に延びる中心線上に配置すれば良い
(第3実施形態)
In the present embodiment, the three
添付図11を参照して本発明の第3実施形態を詳細に説明する。本実施形態は第1実施形態と同じLED素子13を使い、積層構造も第1実施形態のLED装置10と基本的に同等である。そこで図11により本実施形態のLED素子13の配置及びLED装置20eの電極を説明する。図11はLED装置20eを上から眺めたときの平面図である。図中、LED素子13の描き方は図7と同等である。
A third embodiment of the present invention will be described in detail with reference to FIG. This embodiment uses the
LED装置20eの上面には2個のLED素子13が配置されている。各LED13素子のn側バンプ23は図の上から下に延びる中心線(図示せず)方向を向いている。この結果、各LED素子13のp側バンプ24はLED装置20eの辺側に配置される。このとき+電極15eはLED装置20eの辺に向かってLED素子13の実装領域からはみ出し、接続領域の周辺部を広くしている。スルーホール14a(第1実施形態と同等)は上辺に配置され、スルーホール15a(第1実施形態と同等)は左右の辺と下辺に配置されている。−電極14eには隘路があるが+電極15eには隘路はない。
Two
本実施形態は2個のLED素子13が並列接続したものである。熱伝導に関しても第1実施形態と同様である。本実施形態ではLED素子13の搭載数は2個であり、第1実施形態では4個であった。搭載数を6,8,10、‥‥とする場合は、図の上下方向にLED素子13を2列で並べ各LED素子列に含まれるLED素子13を3,4,5‥‥とすれば良い。
(第4実施形態)
In the present embodiment, two
(Fourth embodiment)
添付図12を参照して本発明の第4実施形態を詳細に説明する。本実施形態は第1実施形態と同じLED素子13を使っている。図12により本実施形態のLED素子13の配置及びLED装置20fの電極を説明する。図12はLED装置20fを上から眺めたときの平面図である。図中、LED素子13を描き方は図7と同等である。
A fourth embodiment of the present invention will be described in detail with reference to FIG. In the present embodiment, the
LED装置20fの上面には4個のLED素子13が配置されている。全てのLED素子13のn側バンプ23は図の上から下へ延びる中心線(図示せず)方向を向き、且つLED装置20fの中心を向いている。この結果、各LED素子13のp側バンプ24はLED装置20fの辺側に配置される。本実施形態では+電極15fがLED装置20fの辺に向かってLED素子13の実装領域からはみ出ているばかりでなく、さらに板材16の外郭からもはみ出している点が第1〜3実施形態と大きく異なる。すなわち+電極15fは、板材16の側面を経由して裏面にある出力極(図示せず)と接続する。−電極14fも同様であり、スルーホールを形成しないかわりに板材16の側面に電極形成している。なお−電極14fには隘路があるが+電極15fには隘路はない。また4個のLED素子13は並列接続している。熱伝導に関しても、第1〜3実施形態のスルーホール15aが側面電極に代わっただけなので、発光層からマザー基板までの熱抵抗は小さい。
Four
第1〜4実施形態では第1素子電極及び第2素子電極をn側バンプ23,23d及びp側バンプ24,24dとし、第1基板電極及び第2素子電極を−電極14,14d,14e,14f及び+電極15,15d,15e,15fとしてきた。しかしながらサファイア基板上にp型半導体層を形成し、さらにn型半導体層形成してLED素子を構成する場合には、第1素子電極及び第2素子電極がp側バンプ及びn側バンプ、第1基板電極及び第2基板電極が+電極及び−電極となる。
In the first to fourth embodiments, the first and second element electrodes are n-
10,20,20d,20e,20f…LED装置(半導体発光素子)、
11…樹脂層、
12…回路基板、
13,13d…LED素子(半導体発光素子)、
14,14d,14e,14f…−電極(第1基板電極)、
14a,15a…スルーホール電極、
14b,15b…出力電極、
15,15d,15e,15f…+電極(第2基板電極)、
16…板材、
21,21d…n型半導体層、
21a…発光層、
22…p型半導体層、
22a…p型GaN層、
22b…金属層、
23,23d…n側バンプ(第1素子電極)、
24、24d…p側バンプ(第2素子電極)、
24a…UBM層、
24b…金バンプ部、
24c…共晶層、
25…サファイア基板、
10, 20, 20d, 20e, 20f ... LED device (semiconductor light emitting element),
11 ... resin layer,
12 ... circuit board,
13, 13d ... LED element (semiconductor light emitting element),
14, 14d, 14e, 14f ...- electrode (first substrate electrode),
14a, 15a ... through-hole electrodes,
14b, 15b ... output electrodes,
15, 15d, 15e, 15f ... + electrode (second substrate electrode),
16 ... plate material,
21, 21d... N-type semiconductor layer,
21a ... light emitting layer,
22 ... p-type semiconductor layer,
22a ... p-type GaN layer,
22b ... metal layer,
23, 23d ... n-side bump (first element electrode),
24, 24d ... p-side bump (second element electrode),
24a ... UBM layer,
24b ... gold bump part,
24c ... eutectic layer,
25 ... sapphire substrate,
Claims (2)
前記半導体発光素子は、
該半導体発光素子の角部又は辺部に配置される第1素子電極と、
発光層と平面的に重なる第2素子電極とを有し、
前記回路基板は、
その上面に、前記第1素子電極に接続する第1基板電極と、
前記第2素子電極に接続する第2基板電極とを有し、
その下面に、マザー基板と接続するための、
第1出力電極と前記第1基板電極とを接続する第1スルーホールと、
第2出力電極と前記第2基板電極とを接続する3個以上の第2スルーホールとを有し、
前記第1及び前記第2のスルーホールと前記半導体発光素子の実装領域がそれぞれ重ならず、
前記半導体発光素子の前記第1素子電極が前記回路基板の中心線方向を向き、
前記第2基板電極が前記回路基板の辺に向かって前記半導体発光素子の前記実装領域からはみ出し、
前記半導体発光素子が並列接続し、
前記中心線と、前記中心線と平行な前記回路基板の辺との間に存在する前記半導体発光素子は一個であるか又は一列に配列し、
前記回路基板の板材が樹脂であり、
前記第2スルーホールが前記回路基板の3辺に沿って形成されている
ことを特徴とする半導体発光装置。 In a semiconductor light emitting device in which a plurality of semiconductor light emitting elements are flip-chip mounted on a circuit board,
The semiconductor light emitting element is
A first element electrode disposed at a corner or side of the semiconductor light emitting element;
A second element electrode that planarly overlaps the light emitting layer,
The circuit board is
A first substrate electrode connected to the first element electrode on the upper surface;
A second substrate electrode connected to the second element electrode;
To connect to the mother board on the lower surface,
A first through hole connecting the first output electrode and the first substrate electrode;
Having three or more second through holes connecting the second output electrode and the second substrate electrode;
The first and second through holes and the semiconductor light emitting element mounting region do not overlap each other,
The first element electrode of the semiconductor light emitting element faces a center line direction of the circuit board;
The second substrate electrode protrudes from the mounting region of the semiconductor light emitting element toward the side of the circuit board;
The semiconductor light emitting elements are connected in parallel,
The semiconductor light emitting elements existing between the center line and the side of the circuit board parallel to the center line are one or arranged in a line ,
The board material of the circuit board is a resin,
The semiconductor light-emitting device, wherein the second through hole is formed along three sides of the circuit board .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010094792A JP5519383B2 (en) | 2010-04-16 | 2010-04-16 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010094792A JP5519383B2 (en) | 2010-04-16 | 2010-04-16 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011228380A JP2011228380A (en) | 2011-11-10 |
JP5519383B2 true JP5519383B2 (en) | 2014-06-11 |
Family
ID=45043431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010094792A Active JP5519383B2 (en) | 2010-04-16 | 2010-04-16 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5519383B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012234983A (en) * | 2011-05-02 | 2012-11-29 | Funai Electric Co Ltd | Led light source device and liquid crystal television receiver including the same |
JP2013110179A (en) * | 2011-11-18 | 2013-06-06 | Citizen Holdings Co Ltd | Semiconductor light-emitting device |
KR101896683B1 (en) * | 2011-12-22 | 2018-09-07 | 엘지이노텍 주식회사 | Light emitting module and lighting system having the same |
JP5684751B2 (en) | 2012-03-23 | 2015-03-18 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
KR101530695B1 (en) * | 2013-07-15 | 2015-06-22 | (주)라이트스탠다드 | A high illuminating power led structure equipped with a metal circuit to improve heat radiation property and to prevent leakage current |
CN107408604B (en) | 2015-04-03 | 2019-07-09 | 创光科学株式会社 | Nitride-based semiconductor ultraviolet ray emitting element and nitride-based semiconductor ultraviolet rays emitting apparatus |
JP7275616B2 (en) * | 2019-02-06 | 2023-05-18 | 富士フイルムビジネスイノベーション株式会社 | Light emitting device, optical device and information processing device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005051233A (en) * | 2003-07-15 | 2005-02-24 | Matsushita Electric Ind Co Ltd | Light emitting semiconductor device and manufacturing method therefor |
JP4305102B2 (en) * | 2003-09-03 | 2009-07-29 | 豊田合成株式会社 | COMPOSITE SUBSTRATE FOR SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SAME |
JP4449405B2 (en) * | 2003-10-20 | 2010-04-14 | 日亜化学工業株式会社 | Nitride semiconductor light emitting device and manufacturing method thereof |
JP4856463B2 (en) * | 2005-10-17 | 2012-01-18 | 株式会社 日立ディスプレイズ | Liquid crystal display |
JP2007165791A (en) * | 2005-12-16 | 2007-06-28 | Nippon Leiz Co Ltd | Light source device |
JP2009038156A (en) * | 2007-07-31 | 2009-02-19 | Toshiba Lighting & Technology Corp | Circuit board, and lighting device |
JP2009048915A (en) * | 2007-08-21 | 2009-03-05 | Toyoda Gosei Co Ltd | Led lamp, and led lamp module |
-
2010
- 2010-04-16 JP JP2010094792A patent/JP5519383B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011228380A (en) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5519383B2 (en) | Semiconductor light emitting device | |
JP5378130B2 (en) | Semiconductor light emitting device | |
JP2011258916A (en) | Semiconductor light-emitting device | |
TWI446495B (en) | Package carrier and manufacturing method thereof | |
JP4507358B2 (en) | Optical semiconductor device | |
JP2018107207A (en) | LED package | |
JP2011181576A (en) | Semiconductor light-emitting element and semiconductor light-emitting device using the same | |
US11670668B2 (en) | Light-emitting device | |
JP2006295119A (en) | Multilayered semiconductor device | |
US9324929B2 (en) | Wiring substrate | |
JP7100980B2 (en) | LED package | |
JP2015050303A (en) | Light-emitting device | |
JP2012248573A (en) | Light emitting device | |
JP5755102B2 (en) | Semiconductor light emitting device | |
KR101198849B1 (en) | Optical Device | |
JP2011103353A (en) | Light emitting module | |
JP5943731B2 (en) | Semiconductor light emitting device | |
TW201225227A (en) | Method for manufacturing heat dissipation bulk of semiconductor device | |
JP5912471B2 (en) | Semiconductor device | |
JPWO2008139981A1 (en) | Light emitting device and package assembly for light emitting device | |
CN109585429B (en) | Light source module | |
CN114334857A (en) | Chip packaging structure and method | |
JP2012199283A (en) | Semiconductor device | |
JP2011253924A (en) | Semiconductor light-emitting element | |
JP2015153830A (en) | Ultraviolet light emitting device and interposer used therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121120 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5519383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |