JP5507317B2 - マイクロコンピュータ及び割込み制御方法 - Google Patents
マイクロコンピュータ及び割込み制御方法 Download PDFInfo
- Publication number
- JP5507317B2 JP5507317B2 JP2010091688A JP2010091688A JP5507317B2 JP 5507317 B2 JP5507317 B2 JP 5507317B2 JP 2010091688 A JP2010091688 A JP 2010091688A JP 2010091688 A JP2010091688 A JP 2010091688A JP 5507317 B2 JP5507317 B2 JP 5507317B2
- Authority
- JP
- Japan
- Prior art keywords
- save
- interrupt
- register
- control circuit
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 103
- 230000008569 process Effects 0.000 claims description 83
- 239000013598 vector Substances 0.000 claims description 41
- 230000004044 response Effects 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 22
- 101100317378 Mus musculus Wnt3 gene Proteins 0.000 description 6
- 239000000284 extract Substances 0.000 description 5
- 101100179594 Caenorhabditis elegans ins-4 gene Proteins 0.000 description 4
- 101100521097 Caenorhabditis elegans pri-1 gene Proteins 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 101100353170 Caenorhabditis elegans pri-2 gene Proteins 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/327—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for interrupts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Description
本発明によるマイクロコンピュータは、割込み要因毎に設定された識別子(退避パタン識別番号)によって、退避対象のレジスタを特定し、実行する割込み処理で退避が必要なレジスタのみを退避する。これにより、割込み処理時に退避するデータ量が従来に比べて削減され、退避先のメモリ容量を小さくすることができるとともにレジスタ退避に要する時間を短縮することができる。
図2A及び図2Bは、本発明によるマイクロコンピュータにおける割込み処理に係る回路ブロックの第1の実施の形態における構成を示す図である。図2A及び図2Bを参照して、本発明によるマイクロコンピュータは、割込みコントローラ1(INTC1)、プロセッサ2(CPU2)、命令メモリ3、データメモリ4を具備する。
次に、図12Aから図14を参照して、第2の実施の形態における割込み処理の動作の詳細を説明する。第1の実施の形態では、割込みハンドラの命令コードをフェッチすることなく退避処理を実行できることから、退避処理の開始が従来よりも1クロック早く実行できた。第2の実施の形態では、退避処理が従来よりも早く開始できる効果が、第1の実施の形態よりも顕著に現れる形態を説明する。
次に、図15Aから図16Bを参照して、第3の実施の形態におけるマイクロコンピュータを説明する。図15A及び図15Bは、本発明によるマイクロコンピュータにおける割込み処理に係る回路ブロックの第3の実施の形態における構成を示す図である。図15A及び図15Bを参照して、第3の実施の形態におけるマイクロコンピュータは、第1の実施の形態における構成からPTN設定レジスタ123が削除され、PTN生成回路5を新たに備える構成である。これ以外の構成は、第1の実施の形態と同様であるため、その説明は省略する。
次に、第4の実施の形態におけるマイクロコンピュータを説明する。第1の実施の形態では、レジスタ退避処理時に退避していた退避パタン識別番号PTNを用いて、復帰処理において復帰対象とするレジスタを指定していた。第4の実施の形態におけるマイクロコンピュータでは、退避パタン識別番号PTNの退避及び復帰処理は行わず、コンテクスト復帰命令(CXPOP命令)によって、復帰対象レジスタを指定する。本実施の形態におけるマイクロコンピュータの構成は、第1の実施の形態と同様であるが、レジスタ退避処理において、退避パタン識別番号PTNの退避が行われないことと、レジスタ退避制御回路25が、CXPOP命令によって復帰対象レジスタを指定する退避パタン識別番号PTNを取得することが第1の実施の形態と異なる。これ以外の構成及び動作は、第1の実施の形態と同様であるため、その説明は省略する。
2 :プロセッサ
3 :命令メモリ
4 :データメモリ
5 :PTN生成回路
11:優先度判定回路
12−0〜12−(n−1):割込みフラグレジスタ群
13:ISPRレジスタ
14:制御回路
21:割込み処理制御回路
22:命令フェッチ制御回路
23:令実行部
24:レジスタファイル
25:レジスタ退避制御回路
26:レジスタリスト選択回路
27:レジスタ退避パタン番号設定レジスタユニット
121:フラグレジスタ
122:PRレジスタ
123:PTN設定レジスタ
231:データポインタステージ(DP)
232:インストラクションデコードステージ(ID)
233:演算ステージ(EX)
234:アドレス転送ステージ(DT)
235:データフェッチステージ(DF)
236:ライトバックステージ(WB)
240:汎用レジスタ
241:PCレジスタ
242:PSWレジスタ
243:EIPCレジスタ
244:EIPSWレジスタ
250:PTNレジスタ
270:レジスタリスト
Claims (20)
- 複数のレジスタと、
複数の割込み要因に対応する複数の退避パタンが設定された複数の退避レジスタリストと、
受け付けられた割込み要求に応じて、命令メモリから割り込みハンドラの命令コードをフェッチする命令フェッチ制御回路と、
受け付けられた割込み要因に対応する退避パタンを、前記複数の退避レジスタリストから取得し、前記複数のレジスタの中から前記取得した退避パタンで指定された退避レジスタ内のコンテクストをデータメモリに退避するためのマイクロ命令を発行するレジスタ退避制御回路と、
前記フェッチされた命令コードよりも前に、前記マイクロ命令を実行する命令実行部と、
複数の割込み信号線のいずれかに入力される割込み信号に応じた割込みベクタを出力する割込みコントローラと
を具備し、
前記割込みコントローラは、前記複数の割込み信号線に対応して設けられた複数の退避パタン識別番号設定レジスタを有し、当該複数の退避パタン識別番号設定レジスタには前記複数の退避パタンに対応する複数の退避パタン識別番号が格納され、
前記割込みコントローラは、第1割込み信号線から入力される割込み信号に応じた割込みベクタと、前記第1割込み信号線に対応する退避パタン識別番号設定レジスタ内の退避パタン識別番号とを対応付けて出力し、
前記レジスタ退避制御回路は、前記退避パタン識別番号に応じた退避パタンを前記複数の退避レジスタリストから取得することを特徴とする
マイクロコンピュータ。 - 請求項1に記載のマイクロコンピュータにおいて、
前記レジスタ退避制御回路は、前記退避レジスタ内のコンテクストの退避に利用した退避パタンに対応する退避パタン識別番号を前記データメモリに退避し、復帰処理の際、前記データメモリに退避したデータを、前記退避した退避パタン識別番号に対応する退避パタンで指定された前記退避レジスタに格納する
マイクロコンピュータ。 - 請求項1又は2に記載のマイクロコンピュータにおいて、
前記レジスタ退避制御回路は、他の処理の終了後に発行されるポップ命令に応じて復帰先の前記退避レジスタを特定し、前記データメモリに退避したデータを復帰するためのマイクロ命令を発行し、
前記命令実行部は、前記データメモリに退避したデータを復帰するためのマイクロ命令を実行する
マイクロコンピュータ。 - 請求項1から3のいずれか1項に記載のマイクロコンピュータにおいて、
前記命令実行部は、前記レジスタ退避制御回路から発行されるマイクロ命令をパイプライン処理する
マイクロコンピュータ。 - 請求項1から4のいずれか1項に記載のマイクロコンピュータにおいて、
前記複数の割込み信号線のいずれかは、同じ退避パタンに対応付けられる
マイクロコンピュータ。 - 請求項1から5のいずれか1項に記載のマイクロコンピュータにおいて、
前記レジスタ退避制御回路は、前記マイクロ命令を格納するメモリを具備する
マイクロコンピュータ。 - 複数のレジスタと、
複数の割込み要因に対応する複数の退避パタンが設定された複数の退避レジスタリストと、
受け付けられた割込み要求に応じて、命令メモリから割り込みハンドラの命令コードをフェッチする命令フェッチ制御回路と、
受け付けられた割込み要因に対応する退避パタンを、前記複数の退避レジスタリストから取得し、前記複数のレジスタの中から前記取得した退避パタンで指定された退避レジスタ内のコンテクストをデータメモリに退避するためのマイクロ命令を発行するレジスタ退避制御回路と、
前記フェッチされた命令コードよりも前に、前記マイクロ命令を実行する命令実行部と、
複数の割込み信号線のいずれかに入力される割込み信号に応じた割込みベクタを出力する割込みコントローラと、
前記複数の退避パタンに対応する複数の退避パタン識別番号と、割込みベクタとが対応付けられて設定された退避パタン識別番号設定テーブルに基づいて、前記割込みコントローラから出力された割込みベクタに対応する退避パタン識別番号を出力する退避パタン識別番号生成回路と
を具備し、
前記レジスタ退避制御回路は、前記出力された退避パタン識別番号に対応する退避パタンを前記複数の退避レジスタリストから取得することを特徴とする
マイクロコンピュータ。 - 請求項7に記載のマイクロコンピュータにおいて、
前記レジスタ退避制御回路は、前記退避レジスタ内のコンテクストの退避に利用した退避パタンに対応する退避パタン識別番号を前記データメモリに退避し、復帰処理の際、前記データメモリに退避したデータを、前記退避した退避パタン識別番号に対応する退避パタンで指定された前記退避レジスタに格納する
マイクロコンピュータ。 - 請求項7又は8に記載のマイクロコンピュータにおいて、
前記レジスタ退避制御回路は、他の処理の終了後に発行されるポップ命令に応じて復帰先の前記退避レジスタを特定し、前記データメモリに退避したデータを復帰するためのマイクロ命令を発行し、
前記命令実行部は、前記データメモリに退避したデータを復帰するためのマイクロ命令を実行する
マイクロコンピュータ。 - 請求項7から9のいずれか1項に記載のマイクロコンピュータにおいて、
前記命令実行部は、前記レジスタ退避制御回路から発行されるマイクロ命令をパイプライン処理する
マイクロコンピュータ。 - 請求項7から10のいずれか1項に記載のマイクロコンピュータにおいて、
前記複数の割込み信号線のいずれかは、同じ退避パタンに対応付けられる
マイクロコンピュータ。 - 請求項7から11のいずれか1項に記載のマイクロコンピュータにおいて、
前記レジスタ退避制御回路は、マイクロ命令を格納するメモリを具備する
マイクロコンピュータ - 複数の退避レジスタリストに複数の割込み要因に対応する複数の退避パタンを設定するステップと、
命令フェッチ制御回路が、プロセッサにおいて受け付けられた割込み要求に応じて、命令メモリから割り込みハンドラの命令コードをフェッチするステップと、
レジスタ退避制御回路が、プロセッサにおいて受け付けられた割込み要因に対応する退避パタンを、前記複数の退避レジスタリストから取得するステップと、
前記レジスタ退避制御回路が、前記取得した退避パタンで指定された退避レジスタ内のコンテクストをデータメモリに退避するためのマイクロ命令を発行するステップと、
命令実行部が、前記フェッチされた命令コードよりも前に、前記マイクロ命令を実行するステップと、
割込みコントローラが複数の割込み信号線のいずれかに入力される割込み信号に応じた割込みベクタを出力するステップと、
前記複数の割込み信号線に対応して設けられた複数の退避パタン識別番号設定PTNレジスタに、前記複数の退避パタンに対応する複数の退避パタン識別番号を格納するステップと
を具備し、
前記退避パタンを取得するステップは、
前記割込みコントローラが、第1割込み信号線から入力される割込み信号に応じた割込みベクタと、前記第1割込み信号線に対応する退避パタン識別番号設定PTNレジスタ内の退避パタン識別番号とを対応付けて出力するステップと、
前記レジスタ退避制御回路が、前記出力された退避パタン識別番号に対応する退避パタンを前記複数の退避レジスタリストから取得するステップと
を備える
割込み制御方法。 - 請求項13に記載の割込み制御方法において、
前記レジスタ退避制御回路が、前記退避レジスタ内のコンテクストの退避に利用した退避パタンに対応する退避パタン識別番号を前記データメモリに退避するステップと、
復帰処理の際、前記レジスタ退避制御回路が、前記データメモリに退避したデータを、前記退避した退避パタン識別番号に対応する退避パタンで指定された前記退避レジスタに格納するステップと
を更に具備する
割込み制御方法。 - 請求項13又は14に記載の割込み制御方法において、
前記レジスタ退避制御回路が、他の処理の終了後に発行されるポップ命令に応じて復帰先の前記退避レジスタを特定し、前記データメモリに退避したデータを復帰するためのマイクロ命令を発行するステップと、
前記命令実行部が、前記データメモリに退避したデータを復帰するためのマイクロ命令を実行するステップと
を更に具備する
割込み制御方法。 - 請求項13から15のいずれか1項に記載の割込み制御方法において、
前記コンテクストを退避するためのマイクロ命令を実行するステップは、前記命令実行部が、前記レジスタ退避制御回路から発行されるマイクロ命令をパイプライン処理するステップを備える
割込み制御方法。 - 複数の退避レジスタリストに複数の割込み要因に対応する複数の退避パタンを設定するステップと、
命令フェッチ制御回路が、プロセッサにおいて受け付けられた割込み要求に応じて、命令メモリから割り込みハンドラの命令コードをフェッチするステップと、
レジスタ退避制御回路が、プロセッサにおいて受け付けられた割込み要因に対応する退
避パタンを、前記複数の退避レジスタリストから取得するステップと、
前記レジスタ退避制御回路が、前記取得した退避パタンで指定された退避レジスタ内のコンテクストをデータメモリに退避するためのマイクロ命令を発行するステップと、
命令実行部が、前記フェッチされた命令コードよりも前に、前記マイクロ命令を実行するステップと、
割込みコントローラが複数の割込み信号線のいずれかに入力される割込み信号に応じた割込みベクタを出力するステップと
を具備し、
前記退避パタンを取得するステップは、
退避パタン識別番号生成回路が、前記複数の退避パタンに対応する複数の退避パタン識別番号と、割込みベクタとが対応付けられて設定された退避パタン識別番号設定PTNテーブルに基づいて、前記割込みコントローラから出力された割込みベクタに対応する退避パタン識別番号を出力するステップと、
前記レジスタ退避制御回路が、前記出力された退避パタン識別番号に対応する退避パタンを前記複数の退避レジスタリストから取得するステップと
を備える
割込み制御方法。 - 請求項17に記載の割込み制御方法において、
前記レジスタ退避制御回路が、前記退避レジスタ内のコンテクストの退避に利用した退避パタンに対応する退避パタン識別番号を前記データメモリに退避するステップと、
復帰処理の際、前記レジスタ退避制御回路が、前記データメモリに退避したデータを、
前記退避した退避パタン識別番号に対応する退避パタンで指定された前記退避レジスタに格納するステップと
を更に具備する
割込み制御方法。 - 請求項17又は18に記載の割込み制御方法において、
前記レジスタ退避制御回路が、他の処理の終了後に発行されるポップ命令に応じて復帰
先の前記退避レジスタを特定し、前記データメモリに退避したデータを復帰するためのマイクロ命令を発行するステップと、
前記命令実行部が、前記データメモリに退避したデータを復帰するためのマイクロ命令
を実行するステップと
を更に具備する
割込み制御方法。 - 請求項17から19のいずれか1項に記載の割込み制御方法において、
前記コンテクストを退避するためのマイクロ命令を実行するステップは、前記命令実行
部が、前記レジスタ退避制御回路から発行されるマイクロ命令をパイプライン処理するス
テップを備える
割込み制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091688A JP5507317B2 (ja) | 2010-04-12 | 2010-04-12 | マイクロコンピュータ及び割込み制御方法 |
US13/084,946 US8959317B2 (en) | 2010-04-12 | 2011-04-12 | Processor and method for saving designated registers in interrupt processing based on an interrupt factor |
CN201110094387.8A CN102214085B (zh) | 2010-04-12 | 2011-04-12 | 微型计算机和中断控制方法 |
US14/584,778 US9116870B2 (en) | 2010-04-12 | 2014-12-29 | Process and method for saving designated registers in interrupt processing based on an interrupt factor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091688A JP5507317B2 (ja) | 2010-04-12 | 2010-04-12 | マイクロコンピュータ及び割込み制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011221867A JP2011221867A (ja) | 2011-11-04 |
JP5507317B2 true JP5507317B2 (ja) | 2014-05-28 |
Family
ID=44745408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010091688A Expired - Fee Related JP5507317B2 (ja) | 2010-04-12 | 2010-04-12 | マイクロコンピュータ及び割込み制御方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8959317B2 (ja) |
JP (1) | JP5507317B2 (ja) |
CN (1) | CN102214085B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6081300B2 (ja) * | 2013-06-18 | 2017-02-15 | 株式会社東芝 | 情報処理装置及びプログラム |
JP6803504B2 (ja) * | 2016-08-09 | 2020-12-23 | 株式会社ソフイア | 遊技機 |
JP2018180768A (ja) * | 2017-04-07 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN108804139B (zh) * | 2017-06-16 | 2020-10-20 | 上海兆芯集成电路有限公司 | 可编程设备及其操作方法和计算机可用介质 |
CN107770090B (zh) * | 2017-10-20 | 2020-05-01 | 深圳市楠菲微电子有限公司 | 用于控制流水线中寄存器的方法和装置 |
CN108182083B (zh) * | 2017-12-06 | 2021-12-24 | 中国航空工业集团公司西安航空计算技术研究所 | 一种支持断点调试的取指译码电路 |
CN108037951B (zh) * | 2017-12-27 | 2020-11-20 | 山东师范大学 | 一种dtp处理器的中断快速切换方法及装置 |
CN111353595A (zh) * | 2018-12-20 | 2020-06-30 | 上海寒武纪信息科技有限公司 | 运算方法、装置及相关产品 |
CN109933549B (zh) * | 2019-01-30 | 2022-04-05 | 中山大学 | 一种适用于risc-v处理器的中断控制器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3440619A (en) * | 1967-07-14 | 1969-04-22 | Ibm | Control system for maintaining register contents during interrupt and branch conditions in a digital computer |
US4020471A (en) * | 1975-06-30 | 1977-04-26 | Honeywell Information Systems, Inc. | Interrupt scan and processing system for a data processing system |
JPH056281A (ja) * | 1990-10-04 | 1993-01-14 | Nec Corp | 情報処理装置 |
CA2060555A1 (en) * | 1991-04-24 | 1992-10-25 | Robert J. Bullions, Iii | System and method for draining an instruction pipeline |
EP0945787A3 (en) * | 1991-07-08 | 2008-12-31 | Seiko Epson Corporation | Risc microprocessor architecture implementing fast trap and exception state |
JP3619939B2 (ja) * | 1994-09-26 | 2005-02-16 | 株式会社ルネサステクノロジ | 中央処理装置 |
JPH09134292A (ja) | 1995-11-10 | 1997-05-20 | Hitachi Ltd | 割り込み制御方法 |
US6298370B1 (en) * | 1997-04-04 | 2001-10-02 | Texas Instruments Incorporated | Computer operating process allocating tasks between first and second processors at run time based upon current processor load |
JP2005275703A (ja) * | 2004-03-24 | 2005-10-06 | Toshiba Corp | プロセッサ及びコンテキスト切り替え方法 |
CN101639516B (zh) * | 2008-07-31 | 2013-08-28 | 华为技术有限公司 | 一种数据处理方法、控制器及系统 |
-
2010
- 2010-04-12 JP JP2010091688A patent/JP5507317B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-12 CN CN201110094387.8A patent/CN102214085B/zh not_active Expired - Fee Related
- 2011-04-12 US US13/084,946 patent/US8959317B2/en active Active
-
2014
- 2014-12-29 US US14/584,778 patent/US9116870B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20150113248A1 (en) | 2015-04-23 |
US20110252221A1 (en) | 2011-10-13 |
CN102214085A (zh) | 2011-10-12 |
JP2011221867A (ja) | 2011-11-04 |
CN102214085B (zh) | 2015-03-18 |
US8959317B2 (en) | 2015-02-17 |
US9116870B2 (en) | 2015-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5507317B2 (ja) | マイクロコンピュータ及び割込み制御方法 | |
JP5405320B2 (ja) | 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム | |
US10489188B2 (en) | Method for reducing interrupt latency in embedded systems | |
TW200540634A (en) | Processor system, dma control circuit, dma control method, control method for DMA controller, graphic processing method, and graphic processing circuit | |
US20130036426A1 (en) | Information processing device and task switching method | |
JPWO2009022371A1 (ja) | タスク処理装置 | |
JPS6298434A (ja) | デ−タ処理システム | |
US6647488B1 (en) | Processor | |
JP2006243864A (ja) | プロセッサおよび情報処理方法 | |
JP2007206933A (ja) | 情報処理装置、情報処理装置におけるブートローダ生成方法およびプログラム転送方法 | |
JP2008537248A (ja) | デジタルシグナルプロセッサ上でのマルチタスクの実施 | |
JP2010272072A (ja) | メモリ管理装置 | |
JP5233078B2 (ja) | プロセッサ及びその処理方法 | |
CN108628639B (zh) | 处理器和指令调度方法 | |
US7702836B2 (en) | Parallel processing device and exclusive control method | |
US20030018842A1 (en) | Interrupt controller | |
JPH056281A (ja) | 情報処理装置 | |
JP5017784B2 (ja) | プロセッサ及びこのプロセッサ適用される割込み処理制御方法 | |
US8255672B2 (en) | Single instruction decode circuit for decoding instruction from memory and instructions from an instruction generation circuit | |
JP2011150636A (ja) | マイクロプロセッサ及びその制御方法 | |
JP2005275703A (ja) | プロセッサ及びコンテキスト切り替え方法 | |
JP4389797B2 (ja) | プロセッサおよび情報処理方法 | |
JP2876791B2 (ja) | 例外処理装置および例外処理方法 | |
JP2018120484A (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
CN114579264A (zh) | 处理装置、处理系统和处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5507317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |