JP5503427B2 - Gate drive circuit - Google Patents
Gate drive circuit Download PDFInfo
- Publication number
- JP5503427B2 JP5503427B2 JP2010142092A JP2010142092A JP5503427B2 JP 5503427 B2 JP5503427 B2 JP 5503427B2 JP 2010142092 A JP2010142092 A JP 2010142092A JP 2010142092 A JP2010142092 A JP 2010142092A JP 5503427 B2 JP5503427 B2 JP 5503427B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- transistor
- drive circuit
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、IGBTなどのパワー半導体を駆動するゲート駆動回路に関する。 The present invention relates to a gate drive circuit for driving a power semiconductor such as an IGBT.
バイポーラトランジスタを用いたトーテムポールゲート駆動回路で絶縁ゲート型トランジスタ(Insulatede Gate Bipolar Transistor:IGBT)などのパワー半導体を駆動させる場合、過電流・短絡が生じても遮断できる保護回路が必要になる。
IGBTは、ゲート電圧を絞ることにより短絡電流を減じることができるパワー半導体であり、従来の保護回路は、過電流・短絡を検知し、IGBTのゲート電位を独立回路で直接低下させる構成が知られている(例えば、特許文献1、2参照)。また、過電流・短絡時には保護回路がゲート電位を低下させると同時に、駆動回路を停止させる動作が行われる。
When a power semiconductor such as an insulated gate bipolar transistor (IGBT) is driven by a totem pole gate driving circuit using a bipolar transistor, a protection circuit capable of blocking even if an overcurrent / short circuit occurs is required.
The IGBT is a power semiconductor that can reduce the short-circuit current by reducing the gate voltage, and the conventional protection circuit is known to detect an overcurrent / short-circuit and directly reduce the gate potential of the IGBT with an independent circuit. (For example, see Patent Documents 1 and 2). Further, at the time of overcurrent / short circuit, the protection circuit lowers the gate potential and at the same time the operation of stopping the drive circuit is performed.
しかしながら、特に短絡時にはIGBTのコレクタ−エミッタ間電圧であるVce電位が下がり、コレクタ−ゲート間の電荷(キャリア)がIGBTゲートに流入し、ゲート電位がベース電位(電源電圧)よりも持ち上がる現象が発生するとされている。
ゲート電位がトランジスタのベース電位よりも上昇すると、NPNトランジスタのエミッタからベースに電荷が供給されてトランジスタのベース電位が下がらず、保護回路が駆動回路を停止させようとしても電荷が抜けきるまでトランジスタがオン状態となり、結果的に短絡遮断遅延が発生してしまう。
However, especially when a short circuit occurs, the Vce potential, which is the collector-emitter voltage of the IGBT, drops, the charge (carrier) between the collector and gate flows into the IGBT gate, and the gate potential rises above the base potential (power supply voltage). It is said that.
When the gate potential rises above the base potential of the transistor, charge is supplied from the emitter of the NPN transistor to the base, the base potential of the transistor does not drop, and even if the protection circuit tries to stop the drive circuit, the transistor is removed until the charge is completely removed. As a result, a short circuit interruption delay occurs.
本発明は、上述した事情に鑑みてなされたものであり、トランジスタの遮断遅延を抑制し、絶縁ゲート型トランジスタ(IGBT)の保護動作を向上できるゲート駆動回路を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a gate drive circuit that can suppress a transistor cutoff delay and improve the protection operation of an insulated gate transistor (IGBT).
上記目的を達成するために、本発明は、絶縁ゲート型トランジスタのゲートに、相補型の対のトランジスタを接続し、対のトランジスタのベースラインの電流制御により絶縁ゲート型トランジスタを駆動するゲート駆動回路において、前記トランジスタのベースラインに、ターンオン時にベースライン電流で充電されるコンデンサと、ターンオフ時に前記コンデンサに充電された電荷を消費すると共に前記絶縁ゲート型トランジスタのゲート電位上昇により前記トランジスタのベースに供給された電荷を消費する抵抗とを並列接続した電荷消費回路を設けると共に、前記電荷消費回路と直列に接続される電流制限抵抗を設け、前記電荷消費回路は、前記電流制限抵抗よりも前記相補型の対のトランジスタ側に配置されることを特徴とする。 In order to achieve the above object, the present invention provides a gate drive circuit for connecting a complementary pair of transistors to the gate of an insulated gate transistor and driving the insulated gate transistor by controlling the current of the base line of the pair of transistors. in, the baseline of the transistor, and a capacitor which is charged during the turn at baseline current, the transistor, the gate potential rises before Symbol insulated gate transistor to co consuming the electric charge charged in the capacitor at turn-off base Rutotomoni a charge dissipation circuit and a resistor connected in parallel to consume electric charge supplied to said provided connected by a current limiting resistor in the charge dissipation circuit in series, the charge dissipation circuit, than the current limiting resistor It is arranged on the transistor side of the complementary pair .
この構成によれば、トランジスタのベースラインに、ターンオン時にベースライン電流で充電されるコンデンサと、ターンオフ時に前記コンデンサに充電された電荷を消費すると共に前記絶縁ゲート型トランジスタのゲート電位上昇により前記トランジスタのベースに供給された電荷を消費する抵抗とを並列接続した電荷消費回路を設けたので、ターンオフ時にコンデンサに充電された電荷が電荷消費回路内の抵抗で消費されると共に、短絡などを原因としたゲート電位上昇により注入された電荷も上記抵抗で消費される。このため、異常時のゲート電位上昇があってもトランジスタの遮断遅延を抑制でき、ターンオフ性能が向上し、絶縁ゲート型トランジスタの保護動作を向上することができる。
また、ターンオフ時にコンデンサに充電された電荷が電荷消費回路内の抵抗で瞬間的に消費されるので、オフへの切替速度を早くできるため、IGBTスイッチング損失を低減することができる。
According to this arrangement the, the baseline of the transistor, and a capacitor that is charged by the turn-on to the baseline current, the gate potential rises before Symbol insulated gate transistor to co Consuming the electric charge charged in the capacitor at turn-off Since a charge consuming circuit is connected in parallel with the resistor that consumes the charge supplied to the base of the transistor, the charge charged in the capacitor at turn-off is consumed by the resistor in the charge consuming circuit and causes a short circuit The charges injected due to the rise in the gate potential are also consumed by the resistance. For this reason, even when there is an increase in the gate potential at the time of abnormality, the delay in shutting off the transistor can be suppressed, the turn-off performance can be improved, and the protection operation of the insulated gate transistor can be improved.
In addition, since the charge charged in the capacitor at the time of turn-off is instantaneously consumed by the resistance in the charge consuming circuit, the switching speed to OFF can be increased, so that IGBT switching loss can be reduced.
また、前記電荷消費回路と直列に接続される電流制限抵抗を設け、前記電荷消費回路は、前記電流制限抵抗よりも前記相補型の対のトランジスタ側に配置されるので、トランジスタのベースへの電流を適正範囲内に確実に抑えることができる。また、前記ゲート駆動回路は、車載バッテリーから供給される直流電圧を、直列接続された前記絶縁ゲート型トランジスタをスイッチングさせて車両駆動用のモーターを駆動する交流電圧に変換するインバータ回路に用いられる前記絶縁ゲート型トランジスタのゲート駆動回路であることを特徴とする。
In addition, a current limiting resistor connected in series with the charge consuming circuit is provided, and the charge consuming circuit is arranged on the complementary pair of transistors side of the current limiting resistor, so that the current to the base of the transistor Can be reliably suppressed within an appropriate range. Further, the gate drive circuit is used in an inverter circuit that converts a DC voltage supplied from an in-vehicle battery into an AC voltage that drives the motor for driving a vehicle by switching the insulated gate transistors connected in series. It is a gate drive circuit of an insulated gate transistor.
本発明では、トランジスタのベースラインに、ターンオン時にベースライン電流で充電されるコンデンサと、ターンオフ時に前記コンデンサに充電された電荷を消費すると共に、前記絶縁ゲート型トランジスタのゲート電位上昇により前記トランジスタのベースに供給された電荷を消費する抵抗とを並列接続した電荷消費回路を設けたので、トランジスタの遮断遅延を抑制し、絶縁ゲート型トランジスタ(IGBT)の保護動作を向上することが可能である。 In the present invention, a capacitor charged with a baseline current at the time of turn-on is consumed in the base line of the transistor, and a charge charged in the capacitor at the time of turn-off is consumed, and the base of the transistor is increased due to a rise in gate potential of the insulated gate transistor. Since a charge consuming circuit in which a resistor for consuming the supplied charge is connected in parallel is provided, it is possible to suppress the transistor blocking delay and improve the protection operation of the insulated gate transistor (IGBT).
以下、図面を参照して本発明の一実施の形態について説明する。
図1は、本発明の実施形態を適用したモーター駆動装置の概要構成図である。
このモーター駆動装置100は、電気自動車或いはハイブリッド自動車に搭載される車載装置であり、車載バッテリーである外部電源12からの電力を、負荷としての車両駆動用のモーター30を駆動するための駆動電力に変換する電力変換装置10を備えている。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic configuration diagram of a motor drive device to which an embodiment of the present invention is applied.
The
電力変換装置10は、パワー半導体である絶縁ゲート型トランジスタ(Insulatede Gate Bipolar Transistor:以下、「IGBT」という)31H,31Lを用いた電力変換装置であり、入力側の高圧側入力端子13と低圧側入力端子14とに、外部電源12が接続され、出力側のU相出力端子15、V相出力端子16及びW相出力端子17に、三相交流モーター30が接続される。
この電力変換装置10は、コントローラー23の制御下で動作し、外部電源12から供給される直流電圧を、複数(本構成では6個)のスイッチング素子(IGBT31H,31L)を用いて三相交流電圧に変換し、各出力端子15〜17から車両駆動用の三相交流モーター30に出力することで、三相交流モーター30を回転駆動する。
The
This
電力変換装置10は、高圧側入力端子13と低圧側入力端子14との間に設けられ、外部電源12から供給された直流電源の平滑化を行う平滑コンデンサ22と、複数(6個)のIGBT31H,31Lを備えたインバーター回路24と、インバーター回路24のIGBT31H,31Lを各々駆動するゲート駆動回路25を配置したゲート駆動基板26を備えている。
インバーター回路24は、U相出力端子15、V相出力端子16及びW相出力端子17の各々に対応するIGBT直列回路24U、24V、24Wを備えており、各IGBT直列回路24U、24V、24Wは、直列接続された一対のIGBT31H,31Lを備えている。
The
The
インバーター回路24のIGBT31H,31Lのゲートは、ゲート駆動回路25に接続されている。ゲート駆動回路25は、IGBT31H,31Lの各々にゲート電圧を供給可能であり、IGBT31H,31Lへのゲート電圧をオン(Hiレベル)/オフ(Lowレベル)に制御することで、IGBT31H,31Lをスイッチングさせる。
IGBT直列回路24UのIGBT31Hは、高圧側入力端子13とU相出力端子15との間に接続され、U相出力端子15と低圧側入力端子14との間にIGBT32Lが接続され、これらIGBT31H,31LによりU相電流が出力される。
The gates of the
The
また、IGBT直列回路24VのIGBT31Hは、高圧側入力端子13とV相出力端子16との間に接続され、V相出力端子16と低圧側入力端子14との間にはIGBT31Lが接続されており、これらIGBT31H,31LによりV相電流が出力される。IGBT直列回路24WのIGBT31Hは、高圧側入力端子13とW相出力端子17との間に接続され、W相出力端子17と低圧側入力端子14との間にはIGBT31Lが接続され、IGBT31H,31LによりW相電流が出力される。
各IGBT31H,31Lのコレクタ−エミッタ間には、転流ダイオード32Hが接続され、転流ダイオード32Hには、IGBT31H,31Lがオフの間にIGBT31H,31Lのエミッタ側からコレクタ側に電流が流れる。
The
A
コントローラー23は、モーター駆動装置100の各部を制御するマイクロコンピューターとして機能し、U相のゲート駆動回路25に各々つながる信号ラインUH,UL、V相のゲート駆動回路25に各々つながる信号ラインVH,VL、及び、W相のゲート駆動回路25に各々つながる信号ラインWH,WLにモーター駆動信号を出力する等の動作を行う。
The
次に、ゲート駆動回路25について説明する。ゲート駆動回路25は、IGBT31H,31Lのいずれのゲート駆動回路25も同構成であるため、以下、単一のゲート駆動回路25を説明する。また、以下の説明において、IGBT31H,31Lを特に区別して説明する必要がない場合には、IGBT31と表記する。
図2は、ゲート駆動回路25を示す図であり、図3は、ゲート駆動回路25を簡略的に示している。図2に示すように、ゲート駆動回路25は、トーテムポールゲート駆動回路で構成されており、プッシュプル回路を構成する相補型の対のトランジスタ41A,41Bを有する駆動回路部41と、駆動回路部41のトランジスタ41A,41Bのベースに共通接続されるベースライン42に設けられるベースライン回路部43と、ベースライン42に接続されるゲートドライバー(ゲートIC)44と、IGBT31の短絡や過電流を検出するための検出回路部45とを備えている。なお、ゲートドライバー44には、コントローラー23からモーター駆動信号が入力される端子や、コントローラー23へエラー出力する端子等が設けられている。
Next, the
FIG. 2 is a diagram illustrating the
トランジスタ41Aは、NPN型バイポーラトランジスタであり、このトランジスタ41AのエミッタがIGBT31のゲートに接続され、コレクタが電源電圧VDDが印可される電源ライン(高圧側入力端子13につながるライン)HLに接続され、オン状態の時に高いゲート電流を供給する。なお、図2及び図3中、IGBT31のゲートラインを符号31Gを付して示している。
トランジスタ41Bは、PNP型バイポーラトランジスタであり、このトランジスタ41BのコレクタがIGBT31のゲートに接続され、エミッタがアースライン(低圧側入力端子14につながるライン(GND))LLに接続され、オン状態の時にゲート放電経路を与える。
The
The
また、図2中、抵抗41Cは、IGBT31のターンオン速度調整用の抵抗である。両トランジスタ41A,41Bは、バイポーラトランジスタであるため低い電圧で駆動できるメリットがある。この構成の下、IGBT31をオンにするには、両トランジスタ41A,41Bで共通のベースライン42に電荷が供給され(=ベースライン42がHiレベルにされ)、トランジスタ41Aがオンにされ、トランジスタ41Bがオフにされる。一方、トランジスタ41Aがオフにされ、トランジスタ41BがオンされたときにIGBT31がオフされる。
In FIG. 2, a
検出回路部45は、IGBT31の過電流や短絡を検出する回路であり、検出結果をゲートドライバー44に出力する。本構成の検出回路部45は、IGBT31に設けられたセンス端子から出力される微少電流(センス電流)に基づいて過電流や短絡を検出する構成を示している。但し、この構成に限らず、公知の他の回路構成を適用してもよい。
The
ところで、このゲート駆動回路25では、検出回路部45により過電流や短絡を検出すると、ゲートドライバー44がベースライン42をLowレベル(Hiインピーダンスにする場合も含む)にしてゲート電位を低下させる動作を行う。この際、特に短絡時には、IGBT31Lのコレクタ−エミッタ間電圧であるVce電位が下がり、コレクタ−ゲート間の電荷(キャリア)がIGBT31のゲートに流入してゲート電位がベース電位(電源電圧VDD)よりも持ち上がる現象、つまり、ゲート電位上昇が発生するおそれがある。
このゲート電位上昇は、トランジスタ(NPNトランジスタ)41Aのエミッタからベースに電荷が供給されてトランジスタ41Aのベース電位が低下しなくなる状況を招いてしまい、電荷が抜けきれるまでトランジスタ41Aがオフに切り替わらず、短絡遮断が遅れてしまう。
By the way, in this
This rise in gate potential leads to a situation in which charge is supplied from the emitter of the transistor (NPN transistor) 41A to the base and the base potential of the
この短絡遮断の遅延を解消するには、短絡などでゲート電位上昇があると仮定した場合にトランジスタ41Aのベースに注入された電荷を強制的に消費する回路を備えることが望まれる。また、その回路は、通常のターンオン・オフに悪影響を与えない回路(できれば良い方向に寄与する回路)であることが望まれる。
そこで、本構成では、トランジスタ41A,41Bのベースライン42に設けられるベースライン回路部43を、図2及び図3に示すように、電流制限抵抗Rb1と、抵抗Rb2とコンデンサCsとを並列接続した回路(電荷消費回路)43Aとを直列接続した回路構成にしている。
In order to eliminate this short-circuit interruption delay, it is desirable to provide a circuit that forcibly consumes the charge injected into the base of the
Therefore, in this configuration, as shown in FIGS. 2 and 3, the current limit resistor Rb1, the resistor Rb2, and the capacitor Cs are connected in parallel to the
次に、ゲート駆動回路25の動作を説明する。
まず、IGBT31をオンに切り替える場合を説明する。オフからオンへ切り替える場合、ゲートドライバー44は、ベースライン42をHiレベルにしてトランジスタ41A,41Bのベースに電流を供給する。この場合、電流制限抵抗Rb1を通過してコンデンサCsに貫通電流が流れると共に、このコンデンサCsに電荷がチャージされるため、コンデンサCsを付加したことによるIGBTオンスピードの低下はほぼなくなる。
Next, the operation of the
First, a case where the
次いで、IGBT31をオフに切り替える場合を説明する。なお、オフに切り替える場合には、通常のスイッチング動作(モーター30の回転駆動を正常に行うためのスイッチング動作)の場合と、検出回路部45が過電流や短絡を検出した場合とがあるが、いずれもゲートドライバー44がベース電位を低下させる(ベースの電荷を引き抜く)点では共通であるため、まとめて説明する。なお、過電流や短絡を検出した場合には、ゲート電位を低下させると同時に各種回路を停止させる動作も行われる。
Next, a case where the
オンからオフへ切り替える場合、ゲートドライバー44は、ベースライン42をLowレベル(Hiインピーダンスにする場合も含む)にする。この場合、コンデンサCsにチャージされている電荷が、抵抗Rb2を介して消費される閉回路(図3中、符号α参照)が形成されるので、電流制限抵抗Rb1による電荷の引き抜きが遅くなる要因があっても、この要因を相殺してベース電位の低下を早くすることができる。従って、両トランジスタ41A,41Bの切り替えを早くすることができ、IGBT31を素早くオフに切り替えることができる。
When switching from on to off, the
また、このオンからオフに切り替える間、つまり、ターンオフ時に、短絡などを原因としてゲート電位上昇が生じており、トランジスタ41Aのエミッタからベースに電荷が注入されている場合には(図3中、符号β参照)、この注入された電荷が上記閉回路αに流れて抵抗Rb2で瞬間的に消費される。このため、ゲート電位上昇が生じてもベース電位の低下が早く、IGBT31を素早くオフに切り替えることができる。従って、ゲート電位上昇が生じても、オフへの切り替わりの遅延を抑制でき、短絡遮断を迅速に行うことが可能になる。
従って、ゲート駆動回路25内の電荷消費回路43Aは、通常のターンオン・オフに悪影響を与えることなく、ベースライン42の残存電荷を強制的に消費する回路として機能することができる。
Further, during the switching from on to off, that is, at the time of turn-off, when the gate potential rises due to a short circuit or the like and charges are injected from the emitter of the
Therefore, the
図4は、比較例を示している。この比較例は、図3に示すゲート駆動回路25から、電荷消費回路43Aを除いた回路である。また、図5(A)は、この比較例の回路におけるIGBT短絡波形を示す特性曲線図であり、図5(B)は、本ゲート駆動回路におけるIGBT短絡波形を示す特性曲線図である。
この図5(A)(B)では、横軸が時間(Time[μsec])を示し、縦軸が、電圧値或いは電流値を示しており、短絡時のトランジスタ41Aのオン時間を符号T1で各々示している。
また、図5中、符号Vgeは、IGBT31のゲート−エミッタ間電圧であるゲート電位であり、符号Icは、IGBT31のコレクタ電流であり、符号Vceは、IGBT31のコレクタ−エミッタ間電圧である。
FIG. 4 shows a comparative example. This comparative example is a circuit obtained by removing the
5A and 5B, the horizontal axis indicates the time (Time [μsec]), the vertical axis indicates the voltage value or the current value, and the on-time of the
In FIG. 5, the symbol Vge is a gate potential that is a gate-emitter voltage of the
図5(A)(B)に示すように、本構成のトランジスタ41Aのオン時間T1は、比較例と比較して半分以下の長さであり(本構成では約3μsec、比較例では約7μsec)、短絡遮断の遅延を効果的に抑制できることが判る。
トランジスタ41Aのオン時間T1が短ければ、図5(A)(B)に示すように、ゲート電位Vgeが高い時間、及び、コレクタ電流Icが供給され続ける時間(コレクタ電流印可時間)を短くすることができ、IGBT31の耐量をオーバーする事態を効果的に回避できることが判る。
As shown in FIGS. 5A and 5B, the on-time T1 of the
If the on-time T1 of the
以上説明したように、本実施の形態では、トランジスタ41A,41Bのベースライン42に、ターンオン時にベースライン電流で充電されるコンデンサCsと、ターンオフ時にコンデンサCsに充電された電荷を消費すると共に、IGBT31のゲート電位上昇によりトランジスタ41Aのベースに供給された電荷を消費する抵抗Rb2とを並列接続した電荷消費回路43Aを設けたので、短絡などの異常時のゲート電位上昇があってもトランジスタ41Aの遮断遅延を抑制できる。このため、短絡保護機能などの保護機能が作用した際にトランジスタ41Aのオン状態が継続する事態を防止することができ、ターンオフ性能が向上し、IGBT31の保護動作を向上することができる。
As described above, in this embodiment, the
さらに、通常のターンオフ時であっても、コンデンサCsにチャージされた電荷が、抵抗Rb2を介して瞬間的に消費されるため、ベース電位の低下が早く、オンからオフへの切り替え速度を早くできる効果も奏する。
これらにより、本構成では、異常時のゲート電位上昇に起因するキャリアの注入があっても遮断時間の遅延を抑制でき、遮断時間を短縮できるという効果に加え、通常のスイッチングにおけるターンオフスピードが向上し、特にトランジスタ蓄積時間が改善されることでオフ性能が向上し、IGBT損失低減にも効果がある。
Further, even during normal turn-off, since the charge charged in the capacitor Cs is instantaneously consumed via the resistor Rb2, the base potential is rapidly lowered, and the switching speed from on to off can be increased. There is also an effect.
As a result, in this configuration, in addition to the effect that the delay of the cutoff time can be suppressed and the cutoff time can be shortened even if there is carrier injection due to the rise in gate potential at the time of abnormality, the turn-off speed in normal switching is improved. Especially, the off-time performance is improved by improving the transistor storage time, and the IGBT loss is also reduced.
また、本構成では、ベースライン42に、電荷消費回路43Aと直列に接続される電流制限抵抗Rb1を設けるので、トランジスタ41A,41Bのベースへの電流を適正範囲内に確実に抑えることができる。
また、本構成では、上記電力消費回路43Aを、車両駆動用モーター30を駆動するモーター駆動装置100の電力変換装置10に使用しているので、ターンオフスピードの向上などで車両の燃費向上、モーター制御のタイムラグ短縮などに有利である。
Further, in this configuration, since the current limiting resistor Rb1 connected in series with the
In this configuration, since the
なお、上述した実施形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形可能である。例えば、上述の実施形態では、電流制限抵抗Rb1を設ける場合について説明したが、電流制限抵抗Rb1を設けない構成にしてもよい。また、上述の実施形態では、モーター駆動装置100の電力変換装置10に使用されるゲート駆動回路25に本発明を適用する場合について説明したが、それ以外の装置に使用されるゲート駆動回路に本発明を適用してもよい。
In addition, embodiment mentioned above shows the one aspect | mode of this invention to the last, and can change arbitrarily within the scope of the present invention. For example, in the above-described embodiment, the case where the current limiting resistor Rb1 is provided has been described. However, the current limiting resistor Rb1 may not be provided. In the above-described embodiment, the case where the present invention is applied to the
10 電力変換装置
25 ゲート駆動回路
31,31H,31L 絶縁ゲート型トランジスタ(IGBT)
41A,41B トランジスタ
42 ベースライン
43A 電荷消費回路
44 ゲートドライバー
Cs コンデンサ
Rb1 電流制限抵抗
Rb2 抵抗
DESCRIPTION OF
41A,
Claims (2)
前記トランジスタのベースラインに、ターンオン時にベースライン電流で充電されるコンデンサと、ターンオフ時に前記コンデンサに充電された電荷を消費すると共に前記絶縁ゲート型トランジスタのゲート電位上昇により前記トランジスタのベースに供給された電荷を消費する抵抗とを並列接続した電荷消費回路を設けると共に、前記電荷消費回路と直列に接続される電流制限抵抗を設け、
前記電荷消費回路は、前記電流制限抵抗よりも前記相補型の対のトランジスタ側に配置されることを特徴とするゲート駆動回路。 In a gate drive circuit that connects a complementary pair of transistors to the gate of an insulated gate transistor and drives the insulated gate transistor by controlling the current of the base line of the pair of transistors,
To the base line of the transistor, and a capacitor which is charged during the turn at baseline current, the gate potential rises before Symbol insulated gate transistor to co If consumes charged in the capacitor during turn-off charge to the base of said transistor been Rutotomoni a charge dissipation circuit and a resistor connected in parallel to consume charge, a current limiting resistor on which is connected to a charge dissipation circuit in series is provided,
The gate drive circuit according to claim 1, wherein the charge consuming circuit is disposed on the side of the complementary pair of transistors with respect to the current limiting resistor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142092A JP5503427B2 (en) | 2010-06-22 | 2010-06-22 | Gate drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142092A JP5503427B2 (en) | 2010-06-22 | 2010-06-22 | Gate drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012009962A JP2012009962A (en) | 2012-01-12 |
JP5503427B2 true JP5503427B2 (en) | 2014-05-28 |
Family
ID=45540044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010142092A Expired - Fee Related JP5503427B2 (en) | 2010-06-22 | 2010-06-22 | Gate drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5503427B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111771095A (en) * | 2018-02-27 | 2020-10-13 | 大金工业株式会社 | Internal air conditioner and container refrigeration device including the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3056756B1 (en) * | 2016-09-23 | 2020-06-12 | Alstom Transport Technologies | METHOD FOR DETECTING A SHORT-CIRCUIT IN AN ELECTRIC CIRCUIT COMPRISING AN IGBT-TYPE TRANSISTOR AND ASSOCIATED DRIVING DEVICE |
JP2019193406A (en) | 2018-04-24 | 2019-10-31 | 株式会社日立製作所 | Gate drive circuit and gate drive method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0720365B2 (en) * | 1986-05-21 | 1995-03-06 | 株式会社東芝 | Driving circuit for electrostatic induction type self-extinguishing element |
-
2010
- 2010-06-22 JP JP2010142092A patent/JP5503427B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111771095A (en) * | 2018-02-27 | 2020-10-13 | 大金工业株式会社 | Internal air conditioner and container refrigeration device including the same |
CN111771095B (en) * | 2018-02-27 | 2021-11-16 | 大金工业株式会社 | Internal air conditioner and container refrigeration device including the same |
Also Published As
Publication number | Publication date |
---|---|
JP2012009962A (en) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6329944B2 (en) | Control device for insulated gate semiconductor element and power conversion device using the same | |
US20170288385A1 (en) | Short-circuit protection circuit for self-arc-extinguishing type semiconductor element | |
CN109495102B (en) | SiC MOSFET class short-circuit current suppression circuit and method | |
JP4779549B2 (en) | A gate driving circuit of a voltage driven semiconductor element. | |
CN114204786A (en) | Semiconductor circuit having a plurality of transistors | |
JP5548809B2 (en) | Power supply circuit and power conversion device | |
JP5542719B2 (en) | Drive protection circuit for power semiconductor device | |
JP4971603B2 (en) | Driving method of voltage-driven semiconductor switching element | |
JP5503427B2 (en) | Gate drive circuit | |
US11398821B2 (en) | Power device and electrical appliance | |
JP4847707B2 (en) | Power semiconductor device | |
CN114157288A (en) | Semiconductor circuit having a plurality of transistors | |
JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
CN111527684B (en) | Power module with built-in driving circuit | |
CN216564501U (en) | Semiconductor circuit with a voltage regulator circuit | |
JP4946103B2 (en) | Power converter | |
JP2003324966A (en) | Inverter driving circuit | |
JP6298735B2 (en) | Semiconductor drive device and power conversion device using the same | |
CN113794357A (en) | Fault processing circuit, chip, intelligent power module and household appliance | |
CN113169659B (en) | Driving circuit for power semiconductor element and power semiconductor module using same | |
JP2002153043A (en) | Gate-driving device for voltage-driving semiconductor element | |
JP2017034770A (en) | Gate drive circuit and power conversion device | |
CN216981514U (en) | High voltage integrated circuit and semiconductor circuit | |
JP2004260981A (en) | Power converting device and electric machine system utilizing it | |
CN216981778U (en) | Semiconductor circuit with hysteresis function |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5503427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |