JP5501899B2 - Substrate support plate and temporary wafer fixing method to substrate support plate - Google Patents

Substrate support plate and temporary wafer fixing method to substrate support plate Download PDF

Info

Publication number
JP5501899B2
JP5501899B2 JP2010188977A JP2010188977A JP5501899B2 JP 5501899 B2 JP5501899 B2 JP 5501899B2 JP 2010188977 A JP2010188977 A JP 2010188977A JP 2010188977 A JP2010188977 A JP 2010188977A JP 5501899 B2 JP5501899 B2 JP 5501899B2
Authority
JP
Japan
Prior art keywords
substrate support
support plate
wafer
main surface
overlap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010188977A
Other languages
Japanese (ja)
Other versions
JP2012049274A (en
Inventor
芳明 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010188977A priority Critical patent/JP5501899B2/en
Publication of JP2012049274A publication Critical patent/JP2012049274A/en
Application granted granted Critical
Publication of JP5501899B2 publication Critical patent/JP5501899B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、製造工程中において使用される、ウェアが固着される基板サポート板、および基板サポート板へのウェア基板仮固着方法に関するものである。   The present invention relates to a substrate support plate to which wear is fixed and a method for temporarily fixing a wear substrate to the substrate support plate, which are used during a manufacturing process.

近年、Si(シリコン)ウェハやSiC(炭化シリコン)ウェハなどの半導体ウェハ(以下、ウェハと称する)を用いたパワー半導体デバイス(以下ウェハと記す)において、電力損失の改善を目的に、次のような製造工程が一般的に行われている。たとえば、ウェハ表面製造工程で半導体素子形成の後、ウェハ厚みを研削(またはウェットエッチングにより薄く加工)し、さらにウェハ裏面またはウェハ表面に絶縁膜やメタル形成などを行う。   In recent years, power semiconductor devices (hereinafter referred to as “wafers”) using semiconductor wafers (hereinafter referred to as “wafers”) such as Si (silicon) wafers and SiC (silicon carbide) wafers are designed to improve power loss as follows. Such a manufacturing process is generally performed. For example, after forming a semiconductor element in the wafer surface manufacturing process, the wafer thickness is ground (or processed thinly by wet etching), and further, an insulating film or a metal is formed on the wafer back surface or wafer surface.

近年では、ウェハ厚みは100μm以下の極薄化になっており、ウェハ自体の重量でウェハは、大きく反った状態となる。また、ウェハの反りは、ウェハ表面及びウェハ裏面に形成された絶縁膜、メタル膜等によるストレスにより、大きくなる。   In recent years, the thickness of the wafer has been extremely reduced to 100 μm or less, and the wafer is greatly warped by the weight of the wafer itself. Further, the warpage of the wafer increases due to stress caused by an insulating film, a metal film, or the like formed on the wafer front surface and the wafer back surface.

ウェハの反りが大きくなると、半導体製造装置におけるウェハ搬送が困難となるため、ウェハの反りを防止する必要がある。そこで、ガラスまたはシリコンなどの基板(以下、基板サポート板と称す)を用意し、当該基板サポート板にウェハを貼り付け、当該貼り付けられたウェハに対して所定の製造工程を施す、基板サポート方式が一般的に採用されている。   When the warpage of the wafer becomes large, it becomes difficult to carry the wafer in the semiconductor manufacturing apparatus, so it is necessary to prevent the warpage of the wafer. Therefore, a substrate support method is provided in which a substrate such as glass or silicon (hereinafter referred to as a substrate support plate) is prepared, a wafer is attached to the substrate support plate, and a predetermined manufacturing process is performed on the attached wafer. Is generally adopted.

ここで、基板サポート板にウェハを貼り付ける場合、基板サポート板とウェハの重ね合わせ量を、所望の範囲内で行なう必要がある。つまり、平面視において、基板サポート板内にウェハが収まっており、基板サポート板の中心とウェアの中心とのズレ(当該ズレ量が、前記重ね合わせ量と把握できる)が、所望の範囲内であることが必要である。   Here, when a wafer is attached to the substrate support plate, the overlapping amount of the substrate support plate and the wafer needs to be within a desired range. That is, in plan view, the wafer is contained in the substrate support plate, and the deviation between the center of the substrate support plate and the center of the wear (the amount of deviation can be grasped as the overlap amount) is within a desired range. It is necessary to be.

従来では、当該重ね合わせ量を測定するために、基板サポート板の端縁から、基板サポート板に貼り付けられたウェハの端縁までの距離を、少なくとも3点以上測定(以下、単に3点以上測定と称する)し、重ね合わせ量が所望の範囲内であるか否かを確認していた。   Conventionally, in order to measure the overlay amount, at least three or more distances from the edge of the substrate support plate to the edge of the wafer attached to the substrate support plate are measured (hereinafter, simply three or more points). This was called measurement), and it was confirmed whether or not the overlap amount was within a desired range.

なお、ウェハの研磨処理に際して、当該ウェハをウェハ保持プレートに貼り付ける先行文献として、特許文献1,2,3が存在する。   Note that Patent Documents 1, 2, and 3 exist as prior documents for attaching a wafer to a wafer holding plate in the polishing process of the wafer.

特開2000−271864号公報JP 2000-271864 A 特開2000−271863号公報JP 2000-271863 A 特開2000−271862号公報JP 2000-271862 A

従来では、上記のように、重ね合わせ量の測定において、3点以上測定が必要であった。しかしながら、当該3点以上測定は、測定に困難性を有し、専用の寸法測定機を用いて測定する必要があった。   Conventionally, as described above, it is necessary to measure three or more points in the measurement of the overlay amount. However, the measurement of three or more points has difficulty in measurement, and it has been necessary to measure using a dedicated dimension measuring machine.

また、ウェハの端縁からの仮接着剤のはみ出し量を制御することは、非常に難しい。したがって、ウェハの端縁から基板サポート板の端縁までの距離が短い部分においては、ウェハの端縁からはみ出した仮接着剤が、基板サポート板の端側面から基板サポート板の裏面(ウェハ非貼り付け面側)にまで達することがあった(以下、仮接着剤の回り込みと称する)。当該仮接着剤の回り込みは、異物の発生源となり、製品歩留まり低下の要因となる。   Also, it is very difficult to control the amount of temporary adhesive protruding from the edge of the wafer. Therefore, in a portion where the distance from the edge of the wafer to the edge of the substrate support plate is short, the temporary adhesive protruding from the edge of the wafer is transferred from the side surface of the substrate support plate to the back surface of the substrate support plate (wafer non-bonded). (Hereinafter referred to as temporary adhesive wraparound). The wraparound of the temporary adhesive becomes a source of foreign matter and causes a decrease in product yield.

そこで、本発明は、ウェハに関する製造中に、基板サポート板にウェハを貼り付ける工程を含む技術に関するものであり、重ね合わせ量の測定を容易に(簡易的に)行うことができ、さらに仮接着剤の回り込みを防止できる、基板サポート板および基板サポート板へのウェハ仮固着方法を提供することを目的とする。   Therefore, the present invention relates to a technique including a step of attaching a wafer to a substrate support plate during manufacture of the wafer, and can easily (simplely) measure the overlay amount, and further temporarily bond It is an object of the present invention to provide a substrate support plate and a method for temporarily fixing a wafer to the substrate support plate, which can prevent the agent from wrapping around.

上記の目的を達成するために、本発明に係る基板サポート板は、ウェハが固着される主面と、前記主面上における前記ウェハの配置位置限界を示す、前記主面に形成される、重ね合わせ限界域マークとを、備える。   In order to achieve the above object, a substrate support plate according to the present invention includes a main surface to which a wafer is fixed, and an overlap formed on the main surface, which indicates an arrangement position limit of the wafer on the main surface. And an alignment limit mark.

また、本発明に係る基板サポート板へのウェハ仮固着方法は、(A)ウェハが固着される主面に形成された重ね合わせ限界域マークを有する基板サポート板を用意する工程と、(B)仮接着剤を介して、前記主面に、前記ウェハを仮固着する工程と、(C)前記重ね合わせ限界域マークと重ならないように、前記ウェハが、前記基板サポート板に固着されているかの成否を観測する工程とを、備える。   Further, the method of temporarily fixing a wafer to a substrate support plate according to the present invention includes (A) a step of preparing a substrate support plate having an overlay limit area mark formed on a main surface to which the wafer is fixed, and (B). A step of temporarily fixing the wafer to the main surface via a temporary adhesive; and (C) whether the wafer is fixed to the substrate support plate so as not to overlap the overlap limit area mark. And a step of observing success or failure.

本発明では、基板サポート板は、ウェハが固着される主面と、前記主面上における前記ウェハの配置位置限界を示す、前記主面に形成される、重ね合わせ限界域マークとを、備える。そして、重ね合わせ限界域マークと重ならないように、ウェハが、基板サポート板に固着されているかの成否を観測する。   In the present invention, the substrate support plate includes a main surface to which a wafer is fixed, and an overlap limit area mark formed on the main surface that indicates a limit of the arrangement position of the wafer on the main surface. Then, it is observed whether or not the wafer is fixed to the substrate support plate so as not to overlap the overlap limit area mark.

したがって、簡易(簡易的に)かつ低コストにて、重ね合わせ量が所望の範囲内(つまり、ウェハが基板サポート板上の所望の範囲内)であるか否かを確認できる。   Therefore, it is possible to confirm whether or not the overlay amount is within a desired range (that is, the wafer is within a desired range on the substrate support plate) at a simple (simple) and low cost.

本発明に係る基板サポート板1の構成を示す平面図である。It is a top view which shows the structure of the board | substrate support board 1 which concerns on this invention. 本発明に係る基板サポート板1の他の構成例を示す平面図である。It is a top view which shows the other structural example of the board | substrate support board 1 which concerns on this invention. 本発明に係る基板サポート板1の一部構成を拡大表示した拡大平面図である。It is the enlarged plan view which expanded and displayed the partial structure of the board | substrate support board 1 which concerns on this invention. 本発明に係る基板サポート板1の一部構成を拡大表示した拡大断面図である。It is the expanded sectional view which expanded and displayed the partial composition of substrate support board 1 concerning the present invention. 重ね合わせ限界域マーク2付近の構成を拡大表示した拡大断面図である。FIG. 6 is an enlarged cross-sectional view in which a configuration in the vicinity of an overlap limit area mark 2 is enlarged and displayed. 重ね合わせ限界域マーク2の他の構成例を拡大表示した拡大断面図である。FIG. 6 is an enlarged cross-sectional view in which another configuration example of the superposition limit area mark 2 is enlarged and displayed. 本発明に係る基板サポート板1へのウェハ仮固着方法を説明するための断面図である。It is sectional drawing for demonstrating the wafer temporary adhering method to the board | substrate support board 1 which concerns on this invention. 重ね合わせ限界域マーク2を有さない基板サポート板1への、ウェハ仮固着を示す断面図である。It is sectional drawing which shows wafer temporary fixation to the board | substrate support board 1 which does not have the superposition limit area mark 2. FIG. 重ね合わせ限界域マーク2を有さない基板サポート板1への、ウェハ仮固着を示す断面図である。It is sectional drawing which shows wafer temporary fixation to the board | substrate support board 1 which does not have the superposition limit area mark 2. FIG. 重ね合わせ量確認の結果「成」と判断される、基板サポート板1とウェハ10との仮固定態様の一例を示す平面図である。FIG. 6 is a plan view showing an example of a temporary fixing mode of the substrate support plate 1 and the wafer 10 that is determined as “composition” as a result of checking the amount of overlap. 重ね合わせ量確認の結果「否」と判断される、基板サポート板1とウェハ10との仮固定態様の一例を示す平面図である。FIG. 6 is a plan view showing an example of a temporary fixing mode of the substrate support plate 1 and the wafer 10 that is determined as “No” as a result of checking the overlapping amount.

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。   Hereinafter, the present invention will be specifically described with reference to the drawings showing embodiments thereof.

図1は、本発明に係る基板サポート板1の構成を示す平面図である。当該基板サポート板1の主面(図1の紙面に表れている面)には、SiウェハやSiCウェハなどのウェハが仮固定される。具体的に、当該基板サポート板1の主面には、仮接着剤を介して、ウェハが貼り付けられる。ここで、「仮」と称するのは、製造工程中において一時的に、ウェハが基板サポート板1に貼り付け(固定)され、ウェハに対する所定の処理後には、ウェハは当該基板サポート板1から、剥離されるからである。   FIG. 1 is a plan view showing a configuration of a substrate support plate 1 according to the present invention. A wafer such as a Si wafer or a SiC wafer is temporarily fixed to the main surface of the substrate support plate 1 (the surface appearing on the paper surface of FIG. 1). Specifically, a wafer is attached to the main surface of the substrate support plate 1 via a temporary adhesive. Here, the term “temporary” means that the wafer is temporarily attached (fixed) to the substrate support plate 1 during the manufacturing process, and after a predetermined process on the wafer, the wafer is removed from the substrate support plate 1. It is because it peels.

平面視において、基板サポート板1の枠内にウェハが収まるように、当該ウェハが貼り付けられる必要がある。基板サポート板1の枠外にウェハがはみ出ると、当該はみ出た箇所において、ウェハが外的損傷を受けるからである。   In plan view, the wafer needs to be attached so that the wafer fits within the frame of the substrate support plate 1. This is because when the wafer protrudes outside the frame of the substrate support plate 1, the wafer is externally damaged at the protruding portion.

また、たとえば回転を伴うウェハに対する処理などの場合には、当該ウェハが貼り付けられている基板サポート板1の中心が、当該処理の際に利用される。したがって、当該処理が正常にウェハに施されるためには、基板サポート板1の中心Aと貼り付けされたウェハの中心との距離(つまり、両中心のズレ)が、所定の範囲内ある必要がある。換言すれば、上記した重ね合わせ量が、所定の範囲内に収まっている必要がある。   For example, in the case of processing on a wafer with rotation, the center of the substrate support plate 1 to which the wafer is attached is used for the processing. Therefore, in order for the processing to be normally performed on the wafer, the distance between the center A of the substrate support plate 1 and the center of the bonded wafer (that is, the deviation between both centers) needs to be within a predetermined range. There is. In other words, it is necessary that the overlay amount described above is within a predetermined range.

そこで、本発明に係る基板サポート板1の前記主面には、当該主面上におけるウェハの配置位置限界を示す、重ね合わせ限界域マーク(図1の斜線部)2が形成されている。当該重ね合わせ限界域マーク2は、基板サポート板1の主面において、所定の深さで掘られた凹部(溝)である。   In view of this, on the main surface of the substrate support plate 1 according to the present invention, an overlap limit area mark (shaded portion in FIG. 1) 2 is formed, which indicates a wafer placement position limit on the main surface. The overlapping limit area mark 2 is a recess (groove) dug at a predetermined depth on the main surface of the substrate support plate 1.

ここで、基板サポート板1に形成される重ね合わせ限界域マーク2は、上記凹部(溝)以外の単なる平面的なマークであっても良い。しかしながら、基板サポート板1に形成される重ね合わせ限界域マーク2は、上記凹部(溝)であることがより好ましい。また、図2に示すように、基板サポート板1の主面において、複数の重ね合わせ限界域マーク2が離散的に形成されていても良い。しかしながら、図1に示すように、基板サポート板1の主面の外周部付近において、重ね合わせ限界域マーク2は、連続して環状に形成されている方がより好ましい。   Here, the overlap limit area mark 2 formed on the substrate support plate 1 may be a simple planar mark other than the recess (groove). However, it is more preferable that the overlap limit area mark 2 formed on the substrate support plate 1 is the concave portion (groove). Further, as shown in FIG. 2, a plurality of overlapping limit area marks 2 may be discretely formed on the main surface of the substrate support plate 1. However, as shown in FIG. 1, in the vicinity of the outer peripheral portion of the main surface of the substrate support plate 1, it is more preferable that the overlap limit area mark 2 is continuously formed in an annular shape.

上記重ね合わせ限界域マーク2は、主面上におけるウェハの配置位置限界を示す。したがって、当該重ね合わせ限界域マーク2は、基板サポート板1の主面において、上記重ね合わせ量が許容できる範囲に形成されている。   The overlay limit area mark 2 indicates a wafer placement position limit on the main surface. Therefore, the overlap limit area mark 2 is formed on the main surface of the substrate support plate 1 in a range that allows the overlap amount.

つまり、平面視において、全ての重ね合わせ限界域マーク2を望むことができるように、ウェハが基板サポート板1に貼り付けられているなら、ウェハは、基板サポート板1板上において、重ね合わせ量が許容できる範囲内に貼り付けられていることとなる。これに対して、平面視において、ウェハにより重ね合わせ限界域マーク2が一部においても覆われるように、当該ウェハが基板サポート板1に貼り付けられているなら、ウェハは基板サポート板1上に、重ね合わせ量が許容できる範囲以上に貼り付けられていることとなる(当該状態で、基板サポート板1に貼り付けられたウェハに対して、所定の処理を行うと、当該処理が正常に実施されない可能性が高くなる)。   That is, if the wafer is attached to the substrate support plate 1 so that all the overlap limit area marks 2 can be desired in plan view, the wafer is overlapped on the substrate support plate 1. Is pasted within an allowable range. On the other hand, when the wafer is affixed to the substrate support plate 1 so that the overlap limit area mark 2 is partially covered by the wafer in plan view, the wafer is placed on the substrate support plate 1. In this state, when a predetermined process is performed on the wafer bonded to the substrate support plate 1, the process is normally performed. Not likely to be).

当該重ね合わせ限界域マーク2の深さや幅は、使用される仮接着剤の材質や厚さなどに応じて、適宜設定される。   The depth and width of the overlay limit area mark 2 are appropriately set according to the material and thickness of the temporary adhesive used.

図3は、図1の点線で囲まれた領域の拡大平面図であり、図4は、図3のX−X'断面を示す拡大断面図である。また、図5は、図4の重ね合わせ限界域マーク2付近の構成をさらに拡大表示した拡大断面図である。ここで、図5において、図面左側が、基板サポート板1の端縁側であり、図面右側が、基板サポート板1の中心A側である。   3 is an enlarged plan view of a region surrounded by a dotted line in FIG. 1, and FIG. 4 is an enlarged cross-sectional view showing a section XX ′ in FIG. FIG. 5 is an enlarged cross-sectional view in which the configuration in the vicinity of the overlap limit area mark 2 in FIG. 4 is further enlarged. Here, in FIG. 5, the left side of the drawing is the edge side of the substrate support plate 1, and the right side of the drawing is the center A side of the substrate support plate 1.

図4,5に示すように、凹部である重ね合わせ限界域マーク2は、テーパ形状の断面を有する。具体的に、当該凹部の溝内部における、基板サポート板1の端縁に近い側の側面は、基板サポート板1の主面と当該側面の延長線Lとで形成される角度θが、90度より小さいテーパ角が形成されるように、形成されている。つまり、凹部の両側面のうち、少なくとも基板サポート板1の端縁に近い側の側面は、当該凹部が立広がりとなるように、傾斜して形成されている。   As shown in FIGS. 4 and 5, the overlapping limit area mark 2 which is a concave portion has a tapered cross section. Specifically, the side surface close to the edge of the substrate support plate 1 inside the groove of the recess has an angle θ formed by the main surface of the substrate support plate 1 and the extension line L of the side surface of 90 degrees. It is formed so that a smaller taper angle is formed. That is, of the both side surfaces of the recess, at least the side surface close to the edge of the substrate support plate 1 is formed so as to be inclined so that the recess extends.

なお、図4,5に示す構成では、当該凹部の溝内部における、基板サポート板1の中心Aに近い側の側面においても、基板サポート板1の主面と当該側面の延長線とで形成される角度が90度より小さいテーパ角が形成されるように、形成されている。たとえば、前記角度θとしては、45度〜60度程度が採用できる。   In the configuration shown in FIGS. 4 and 5, the side surface near the center A of the substrate support plate 1 inside the groove of the recess is formed by the main surface of the substrate support plate 1 and an extension line of the side surface. The taper angle is smaller than 90 degrees. For example, the angle θ can be about 45 to 60 degrees.

ここで、図6に示すように、凹部である重ね合わせ限界域マーク2は、テーパ形状でない、矩形の断面を有するものであっても良い(または、溝の開口部が溝の底面より狭い、逆テーパの断面形状であっても良い)。しかしながら、凹部である重ね合わせ限界域マーク2は、テーパ形状の断面を有する方がより好ましい。   Here, as shown in FIG. 6, the overlap limit area mark 2 that is a recess may have a rectangular cross section that is not tapered (or the opening of the groove is narrower than the bottom of the groove, The cross-sectional shape may be a reverse taper). However, it is more preferable that the overlapping limit area mark 2 which is a concave portion has a tapered cross section.

次に、本発明に係る基板サポート板へのウェハ仮固着方法について説明する。   Next, a method for temporarily attaching a wafer to a substrate support plate according to the present invention will be described.

まず、たとえば円盤状のシリコンまたはガラスなどから成る基板サポート板1を用意する。そして、当該基板サポート板1の主面の所定の部分に凹部を形成し、重ね合わせ限界域マーク2を当該主面上に形成する。   First, a substrate support plate 1 made of, for example, disc-shaped silicon or glass is prepared. And a recessed part is formed in the predetermined part of the main surface of the said board | substrate support board 1, and the overlap limit area mark 2 is formed on the said main surface.

次に、当該重ね合わせ限界域マーク2が形成されている基板サポート板1の主面に対して、仮接着剤5を塗布し、当該主面上に当該仮接着剤5を介して、ウェハ10を仮接着固定する(図7参照)。ここで、図7に示すように、ウェハ10の端縁からはみ出した仮接着剤5は、凹状の重ね合わせ限界域マーク2内部に流れ込む。   Next, a temporary adhesive 5 is applied to the main surface of the substrate support plate 1 on which the overlapping limit area mark 2 is formed, and the wafer 10 is placed on the main surface via the temporary adhesive 5. Is temporarily bonded and fixed (see FIG. 7). Here, as shown in FIG. 7, the temporary adhesive 5 protruding from the edge of the wafer 10 flows into the concave overlapping limit area mark 2.

ここで、図8に示すように、基板サポート板1に重ね合わせ限界域マーク2が形成されておらず、当該基板サポート板1上に仮接着剤5を介してウェハ10が仮接着固定されているとする。図8の例のように、ウェハ10の端縁から基板サポート板1の端縁までの距離が長い部分においては、ウェハ10の端縁からはみ出した仮接着剤5aは、基板サポート板1の端側面に到達することはない。しかしながら、ウェハ10の端縁から基板サポート板1の端縁までの距離が短い部分においては、ウェハ10の端縁からはみ出した仮接着剤5aは、基板サポート板1の端側面から基板サポート板の裏面(ウェハ非貼り付け面側)にまで達する。つまり、上記した仮接着剤の回り込みが、発生する。   Here, as shown in FIG. 8, the overlap limit mark 2 is not formed on the substrate support plate 1, and the wafer 10 is temporarily bonded and fixed on the substrate support plate 1 via the temporary adhesive 5. Suppose that As in the example of FIG. 8, in a portion where the distance from the edge of the wafer 10 to the edge of the substrate support plate 1 is long, the temporary adhesive 5 a that protrudes from the edge of the wafer 10 is applied to the end of the substrate support plate 1. Never reach the side. However, in a portion where the distance from the edge of the wafer 10 to the edge of the substrate support plate 1 is short, the temporary adhesive 5a protruding from the edge of the wafer 10 is transferred from the end side surface of the substrate support plate 1 to the substrate support plate. It reaches the back side (wafer non-bonding side). That is, the wraparound of the temporary adhesive described above occurs.

これに対して、本発明に係る基板サポート板1には、重ね合わせ限界域マーク2が形成されている。したがって、ウェハ10の端縁からはみ出した仮接着剤5は、凹状の重ね合わせ限界域マーク2内部に流れ込む。よって、本発明に係る基板サポート板1を採用した場合には、ウェハ10の端縁からはみ出した仮接着剤5が、基板サポート板1の端縁側に到達することを防止でき、図9を用いて説明したような仮接着剤の回り込みは、発生しない。   On the other hand, the overlap limit mark 2 is formed on the substrate support plate 1 according to the present invention. Accordingly, the temporary adhesive 5 protruding from the edge of the wafer 10 flows into the concave overlapping limit area mark 2. Therefore, when the substrate support plate 1 according to the present invention is employed, the temporary adhesive 5 protruding from the edge of the wafer 10 can be prevented from reaching the edge of the substrate support plate 1, and FIG. 9 is used. As described above, the temporary adhesive does not wrap around.

さて、基板サポート板1に対してウェハ10を仮固定した後、重ね合わせ量の測定を行い、基板サポート板1の正面の所望領域内に、ウェハ10が仮固定されているか否かを確認する。   Now, after temporarily fixing the wafer 10 to the substrate support plate 1, the amount of overlap is measured, and it is confirmed whether or not the wafer 10 is temporarily fixed in a desired region in front of the substrate support plate 1. .

ここで、図8に示すように、基板サポート板1に重ね合わせ限界域マーク2が形成されておらず、当該基板サポート板1上に仮接着剤5を介してウェハ10が仮接着固定されているとする。この場合には、「背景技術」でも説明したように、重ね合わせ量を測定するために、基板サポート板1の端縁から、基板サポート板1に貼り付けられたウェハ10の端縁までの距離D1を、少なくとも3点以上測定(上記3点以上測定)し、重ね合わせ量が所望の範囲内(つまり、ウェハ10が基板サポート板1上の所望の範囲内)であるか否かを確認していた。当該3点以上測定は、非常煩雑な作業であり、専用の寸法測定機も必要であるので、コストもかかる。   Here, as shown in FIG. 8, the overlap limit mark 2 is not formed on the substrate support plate 1, and the wafer 10 is temporarily bonded and fixed on the substrate support plate 1 via the temporary adhesive 5. Suppose that In this case, as described in “Background Art”, the distance from the edge of the substrate support plate 1 to the edge of the wafer 10 affixed to the substrate support plate 1 in order to measure the overlay amount. D1 is measured at least 3 points (measured above 3 points), and it is confirmed whether or not the overlay amount is within a desired range (that is, the wafer 10 is within a desired range on the substrate support plate 1). It was. The measurement of three or more points is a very complicated operation and requires a dedicated dimension measuring machine, which is expensive.

これに対して、本発明に係る基板サポート板1には、重ね合わせ限界域マーク2が形成されている。したがって、ウェハ10が基板サポート板1上に貼り付けられることにより、当該ウェハ10により、当該重ね合わせ限界域マーク2が覆われる部分があるか否かを視認観測することにより、ウェハ10が基板サポート板1上の所望の範囲内に仮固定されているか否かを判断できる。つまり、本発明に係る基板サポート板1を採用することにより、簡易かつ低コストにて、重ね合わせ量が所望の範囲内(つまり、ウェハ10が基板サポート板1上の所望の範囲内)であるか否かを確認できる。   On the other hand, the overlap limit mark 2 is formed on the substrate support plate 1 according to the present invention. Therefore, by attaching the wafer 10 on the substrate support plate 1 and visually observing whether or not there is a portion where the overlap limit mark 2 is covered by the wafer 10, the wafer 10 is supported by the substrate. It can be determined whether or not it is temporarily fixed within a desired range on the plate 1. That is, by adopting the substrate support plate 1 according to the present invention, the overlay amount is within a desired range (that is, the wafer 10 is within a desired range on the substrate support plate 1) easily and at low cost. You can check whether or not.

上記のように、平面視において、全ての重ね合わせ限界域マーク2を望むことができるように、ウェハ10が基板サポート板1に貼り付けられているなら、ウェハ10は、基板サポート板1板上において、重ね合わせ量が許容できる範囲内に貼り付けられていることとなる(重ね合わせ量確認の結果「成」と判断される)。これに対して、平面視において、ウェハ10により重ね合わせ限界域マーク2が一部においても覆われるように、当該ウェハ10が基板サポート板1に貼り付けられているなら、ウェハ10は基板サポート板1上に、重ね合わせ量が許容できる範囲以上に貼り付けられていることとなる(重ね合わせ量確認の結果「否」と判断される)。   As described above, if the wafer 10 is affixed to the substrate support plate 1 so that all the overlap limit area marks 2 can be desired in plan view, the wafer 10 is placed on the substrate support plate 1 plate. In FIG. 4, the amount of overlap is pasted within an allowable range (determined as “successful” as a result of confirmation of the amount of overlap). On the other hand, if the wafer 10 is affixed to the substrate support plate 1 so that the overlap limit area mark 2 is partially covered by the wafer 10 in plan view, the wafer 10 1, the overlay amount is pasted beyond the allowable range (determined as “No” as a result of the overlay amount confirmation).

なお、図10は、重ね合わせ量確認の結果「成」と判断される、基板サポート板1とウェハ10との仮固定態様の一例を示す平面図である(つまり、環状の重ね合わせ限界域マーク2の内側にウェハ10が収まっている場合の平面図である)。また、図11は、重ね合わせ量確認の結果「否」と判断される、基板サポート板1とウェハ10との仮固定態様の一例を示す平面図である(つまり、環状の重ね合わせ限界域マーク2の内側にウェハ10が収まっていない場合の平面図である)。図10,図11において、ウェハ10の端縁からはみ出した仮接着剤5は、図面簡略化のため、図示を省略している。   FIG. 10 is a plan view showing an example of a temporary fixing mode between the substrate support plate 1 and the wafer 10 that is determined as “successful” as a result of confirmation of the overlay amount (that is, an annular overlay limit area mark). 2 is a plan view in the case where the wafer 10 is accommodated inside 2). FIG. 11 is a plan view showing an example of a temporary fixing mode of the substrate support plate 1 and the wafer 10 that is determined as “no” as a result of the overlay amount confirmation (that is, an annular overlay limit area mark). 2 is a plan view in the case where the wafer 10 is not accommodated inside 2). 10 and 11, the temporary adhesive 5 protruding from the edge of the wafer 10 is not shown for the sake of simplification.

ここで、重ね合わせ限界域マーク2が、基板サポート板1上に、平面的に形成されるマークであっても、上記重ね合わせ量確認の成否は判断できる。しかし、上記した仮接着剤の回り込み発生の防止の効果をも奏するためには、重ね合わせ限界域マーク2は、基板サポート板1上に、立体的に(凹部として)形成されることを要する。   Here, even if the overlay limit area mark 2 is a mark formed on the substrate support plate 1 in a planar manner, whether or not the overlay amount confirmation is successful can be determined. However, in order to achieve the above-described effect of preventing the temporary adhesive from wrapping around, the overlap limit area mark 2 needs to be formed three-dimensionally (as a recess) on the substrate support plate 1.

さて、重ね合わせ量確認の結果「成」と判断されたとき、当該判断された基板サポート板1に固着されているウェハ10に対して、所望の処理を施す。当該所望の処理の後、ウェハ10を基板サポート板1から剥離する。具体的に、基板サポート板1を回転させながら、所定の溶剤(有機溶剤等)を用いて仮接着剤5を溶解し、これにより、基板サポート板1からウェハ10を剥離する。なお、所定の溶剤を用いず、基板サポート板1に熱を印加し、仮接着剤5を溶解させることにより、基板サポート板1からウェハ10を剥離しても良い。   Now, when it is determined as “successful” as a result of the overlay amount confirmation, a desired process is performed on the wafer 10 fixed to the determined substrate support plate 1. After the desired processing, the wafer 10 is peeled from the substrate support plate 1. Specifically, while rotating the substrate support plate 1, the temporary adhesive 5 is dissolved using a predetermined solvent (organic solvent or the like), whereby the wafer 10 is peeled from the substrate support plate 1. Note that the wafer 10 may be peeled from the substrate support plate 1 by applying heat to the substrate support plate 1 and dissolving the temporary adhesive 5 without using a predetermined solvent.

ここで、図6に示すように、重ね合わせ限界域マーク2の断面形状は、矩形(または、上記逆テーパの断面形状)であっても良い。しかしながら、図5に示すように、重ね合わせ限界域マーク2の断面形状をテーパ形状とすることにより、上記剥離のために基板サポート板1を回転させたときには、当該回転起因した遠心力により、仮接着剤5の溶解性が向上し、用いた溶剤および仮接着剤5を重ね合わせ限界域マーク2の内部から完全に除去できる。   Here, as shown in FIG. 6, the cross-sectional shape of the overlap limit area mark 2 may be a rectangle (or the cross-sectional shape of the reverse taper). However, as shown in FIG. 5, when the substrate support plate 1 is rotated for the above-described peeling by making the cross-sectional shape of the overlap limit area mark 2 tapered, the temporary force caused by the rotation causes a temporary change. The solubility of the adhesive 5 is improved, and the used solvent and the temporary adhesive 5 can be completely removed from the inside of the overlapping limit area mark 2.

以上のように、本発明に係る基板サポート板1には、ウェハ10が固着される主面に重ね合わせ限界域マーク2が形成されている。したがって、簡易(簡易的に)かつ低コストにて、重ね合わせ量が所望の範囲内(つまり、ウェハ10が基板サポート板1上の所望の範囲内)であるか否かを確認できる。   As described above, in the substrate support plate 1 according to the present invention, the overlap limit area mark 2 is formed on the main surface to which the wafer 10 is fixed. Therefore, it is possible to confirm whether or not the overlapping amount is within a desired range (that is, within a desired range on the substrate support plate 1) at a simple (simple) and low cost.

また、重ね合わせ限界域マーク2は、基板サポート板1の主面に掘られた凹部(溝)である。したがって、ウェハ10の端縁からはみ出した仮接着剤5aは、当該凹部に入り込み、基板サポート板1の端縁にまで到達することを抑制できる。   The overlap limit area mark 2 is a recess (groove) dug in the main surface of the substrate support plate 1. Therefore, the temporary adhesive 5 a that protrudes from the edge of the wafer 10 can be prevented from entering the concave portion and reaching the edge of the substrate support plate 1.

また、図1に示したように、重ね合わせ限界域マーク2は、基板サポート板1の主面において、連続して環状に掘られた凹部(溝)である。したがって、ウェハ10の端縁からはみ出した仮接着剤5aは全て、当該凹部に入り込み、基板サポート板1の端縁にまで到達することを防止できる。つまり、ウェハ10の端縁からはみ出した仮接着剤5aが、環状の重ね合わせ限界域マーク2の外側に漏れだすことを防止でき、結果として、仮接着剤の回り込みの発生を防止できる。   As shown in FIG. 1, the overlap limit area mark 2 is a concave portion (groove) continuously dug in the main surface of the substrate support plate 1. Therefore, it is possible to prevent all the temporary adhesive 5 a protruding from the edge of the wafer 10 from entering the concave portion and reaching the edge of the substrate support plate 1. That is, the temporary adhesive 5a protruding from the edge of the wafer 10 can be prevented from leaking outside the annular overlap limit area mark 2, and as a result, the temporary adhesive can be prevented from wrapping around.

また、図5に示したように、重ね合わせ限界域マーク2の断面形状は、テーパ形状である。したがって、ウェハ10の剥離のために、基板サポート板1を回転させ、溶剤を使用したときには、当該回転起因した遠心力により、仮接着剤5の溶解性が向上し、用いた溶剤および仮接着剤5を重ね合わせ限界域マーク2の内部から完全に除去できる。   Further, as shown in FIG. 5, the cross-sectional shape of the overlap limit area mark 2 is a tapered shape. Therefore, when the substrate support plate 1 is rotated to remove the wafer 10 and a solvent is used, the solubility of the temporary adhesive 5 is improved by the centrifugal force resulting from the rotation, and the solvent and the temporary adhesive used. 5 can be completely removed from the inside of the overlay limit area mark 2.

なお、本発明は、たとえば、パワー半導体デバイスで使用されるウェハの製造工程において適用できる。また、たとえば、MEMS(Micro Electro Mechanical Systems)で使用されるウェハの製造工程において適用できる。   The present invention can be applied, for example, in a manufacturing process of a wafer used in a power semiconductor device. Further, for example, the present invention can be applied in a manufacturing process of a wafer used in MEMS (Micro Electro Mechanical Systems).

なお、本発明を採用すると、上記仮接着剤の回り込みの発生を防止等の効果が奏され、歩留まりが向上する。したがって、ウェハ10として、シリコンウェハより高価な炭化シリコン(SiC)ウェハを採用する場合には、本発明は、コスト削減の観点からより効果的に働く。   In addition, when this invention is employ | adopted, there exist effects, such as prevention of generation | occurrence | production of the said temporary adhesive agent, and a yield improves. Therefore, when a silicon carbide (SiC) wafer that is more expensive than a silicon wafer is employed as the wafer 10, the present invention works more effectively from the viewpoint of cost reduction.

1 基板サポート板、2 重ね合わせ限界域マーク、5 仮接着剤、5a はみ出した仮接着剤、10 ウェハ、θ (テーパ)角度。   1 substrate support plate, 2 overlap limit mark, 5 temporary adhesive, 5a protruding temporary adhesive, 10 wafer, θ (taper) angle.

Claims (9)

ウェハが固着される主面と、
前記主面上における前記ウェハの配置位置限界を示す、前記主面に形成される、重ね合わせ限界域マークとを、備える
ことを特徴とする基板サポート板。
A main surface to which the wafer is fixed;
A substrate support plate, comprising: an overlay limit area mark formed on the main surface, which indicates an arrangement position limit of the wafer on the main surface.
前記重ね合わせ限界域マークは、
前記主面に掘られた凹部である、
ことを特徴とする請求項1に記載の基板サポート板。
The overlap limit mark is
It is a recess dug in the main surface,
The substrate support plate according to claim 1.
前記重ね合わせ限界域マークは、
前記主面において、環状に掘られた前記凹部である、
ことを特徴とする請求項2に記載の基板サポート板。
The overlap limit mark is
In the main surface, the concave portion dug in an annular shape,
The board | substrate support board of Claim 2 characterized by the above-mentioned.
前記凹部の両側面のうち、少なくとも前記基板サポート板の端縁に近い側の側面は、
前記凹部が立広がりとなるように、傾斜して形成されている、
ことを特徴とする請求項3に記載の基板サポート板。
Of the side surfaces of the recess, at least the side surface close to the edge of the substrate support plate is
It is formed so as to be inclined so that the concave portion is extended.
The substrate support plate according to claim 3.
(A)ウェハが固着される主面に形成された重ね合わせ限界域マークを有する基板サポート板を用意する工程と、
(B)仮接着剤を介して、前記主面に、前記ウェハを仮固着する工程と、
(C)前記重ね合わせ限界域マークと重ならないように、前記ウェハが、前記基板サポート板に固着されているかの成否を観測する工程とを、備える、
ことを特徴とする基板サポート板へのウェハ仮固着方法。
(A) preparing a substrate support plate having an overlap limit mark formed on the main surface to which the wafer is fixed;
(B) temporarily bonding the wafer to the main surface via a temporary adhesive;
(C) observing the success or failure of whether the wafer is fixed to the substrate support plate so as not to overlap with the overlay limit area mark,
A method for temporarily adhering a wafer to a substrate support plate.
前記重ね合わせ限界域マークは、
前記主面に掘られた凹部である、
ことを特徴とする請求項5に記載の基板サポート板へのウェハ仮固着方法。
The overlap limit mark is
It is a recess dug in the main surface,
The method for temporarily fixing a wafer to a substrate support plate according to claim 5.
前記重ね合わせ限界域マークは、
前記主面において、環状に掘られた前記凹部である、
ことを特徴とする請求項6に記載の基板サポート板へのウェハ仮固着方法。
The overlap limit mark is
In the main surface, the concave portion dug in an annular shape,
The method for temporarily adhering a wafer to a substrate support plate according to claim 6.
前記凹部の両側面のうち、少なくとも前記基板サポート板の端縁に近い側の側面は、
前記凹部が立広がりとなるように、傾斜して形成されており、
(D)前記工程(C)における前記観測の結果、「成」と判断された、前記基板サポート板に固着されている前記ウェハに対して、所望の処理を施す工程と、
(E)前記工程(D)の後、前記基板サポート板を回転させながら、所定の溶剤を用いて、前記仮接着剤を溶解する工程とを、さらに備える、
ことを特徴とする請求項7に記載の基板サポート板へのウェハ仮固着方法。
Of the side surfaces of the recess, at least the side surface close to the edge of the substrate support plate is
It is formed so as to be inclined so that the concave portion is extended,
(D) performing a desired process on the wafer fixed to the substrate support plate, which is determined to be “successful” as a result of the observation in the step (C);
(E) After the step (D), further comprising the step of dissolving the temporary adhesive using a predetermined solvent while rotating the substrate support plate,
The method for temporarily fixing a wafer to a substrate support plate according to claim 7.
前記ウェハは、
SiCウェハである、
ことを特徴とする請求項5乃至請求項8の何れかに記載の基板サポート板へのウェハ仮固着方法。
The wafer is
A SiC wafer,
The method for temporarily fixing a wafer to a substrate support plate according to any one of claims 5 to 8.
JP2010188977A 2010-08-26 2010-08-26 Substrate support plate and temporary wafer fixing method to substrate support plate Active JP5501899B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010188977A JP5501899B2 (en) 2010-08-26 2010-08-26 Substrate support plate and temporary wafer fixing method to substrate support plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010188977A JP5501899B2 (en) 2010-08-26 2010-08-26 Substrate support plate and temporary wafer fixing method to substrate support plate

Publications (2)

Publication Number Publication Date
JP2012049274A JP2012049274A (en) 2012-03-08
JP5501899B2 true JP5501899B2 (en) 2014-05-28

Family

ID=45903827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010188977A Active JP5501899B2 (en) 2010-08-26 2010-08-26 Substrate support plate and temporary wafer fixing method to substrate support plate

Country Status (1)

Country Link
JP (1) JP5501899B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939881B2 (en) * 2012-05-02 2016-06-22 株式会社ディスコ Grinding method
JP2014093420A (en) 2012-11-02 2014-05-19 Toyota Motor Corp Jig for bonding wafer to support disk and semiconductor device manufacturing method using the same
JP7561157B2 (en) 2022-03-31 2024-10-03 日本碍子株式会社 Temporary fixing substrate, manufacturing method thereof, and method for temporarily fixing electronic components
CN118231316A (en) * 2022-12-20 2024-06-21 上海新微技术研发中心有限公司 Support substrate, method for manufacturing the same, and method for processing semiconductor substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533572U (en) * 1991-10-07 1993-04-30 新潟日本電気株式会社 Printed circuit
JPH0823025A (en) * 1994-07-06 1996-01-23 Fujitsu Ltd Wafer chuck and manufacture of chucking section thereof
JPH08181166A (en) * 1994-12-22 1996-07-12 Ibiden Co Ltd Printed wiring board
JPH10242256A (en) * 1997-02-26 1998-09-11 Kyocera Corp Electrostatic chuck
JP2000271864A (en) * 1999-01-18 2000-10-03 Shin Etsu Handotai Co Ltd Polishing method and polishing block for wafer
JP2000271863A (en) * 1999-03-26 2000-10-03 Ibiden Co Ltd Wafer holding plate for wafer polishing device and manufacture thereof
JP2000271862A (en) * 1999-03-26 2000-10-03 Ibiden Co Ltd Wafer holding plate for wafer polishing device and manufacture thereof
JP2001007056A (en) * 1999-06-17 2001-01-12 Shin Etsu Polymer Co Ltd Wafer frame
JP2004031594A (en) * 2002-06-25 2004-01-29 Kyocera Corp Electrostatic chuck and its manufacturing method
JP2005191550A (en) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd Method for sticking substrates
JP2005183689A (en) * 2003-12-19 2005-07-07 Seiko Epson Corp Support substrate, conveying body, semiconductor device, method for manufacturing the same, circuit board and electronic apparatus
JP2006210488A (en) * 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd Method and device for mechanochemical polishing
JP2008258303A (en) * 2007-04-03 2008-10-23 Seiko Epson Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2012049274A (en) 2012-03-08

Similar Documents

Publication Publication Date Title
TWI644354B (en) Wafer processing method
TWI462834B (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
JP5334411B2 (en) Bonded substrate and method for manufacturing semiconductor device using bonded substrate
TWI777200B (en) Device and method for bonding of substrates
JP5501899B2 (en) Substrate support plate and temporary wafer fixing method to substrate support plate
WO2013179764A1 (en) Method for manufacturing imaging device and method for manufacturing semiconductor device
JP2013008915A (en) Substrate processing method and substrate processing apparatus
JPWO2013179765A1 (en) Imaging device manufacturing method and semiconductor device manufacturing method
US8820728B2 (en) Semiconductor wafer carrier
JP6037655B2 (en) Adhesive tape application method
JP2011187827A (en) Method and apparatus for releasing protection tape
TW201545220A (en) Manufacturing method of semiconductor structure
TW201308411A (en) Wafer dicing method to avoid thinned wafer breaking
JP2013197511A (en) Support base plate, semiconductor device manufacturing method and semiconductor device inspection method
US9824912B2 (en) Method of transforming an electronic device
JP2016032061A (en) Method of manufacturing semiconductor device
TWI619158B (en) Device wafer processing method
EP3195351B1 (en) Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
JP2013243223A (en) Wafer protective member
JP2010093005A (en) Processing method of wafer
JP2016082130A (en) Substrate device and manufacturing method thereof
JP5319310B2 (en) Processing apparatus and processing method for plate member
JP5934578B2 (en) How to apply protective tape
TWI473220B (en) Semiconductor stacked structure and method of fabricating the same
JP6125170B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140312

R150 Certificate of patent or registration of utility model

Ref document number: 5501899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250