JP5500537B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP5500537B2
JP5500537B2 JP2009075839A JP2009075839A JP5500537B2 JP 5500537 B2 JP5500537 B2 JP 5500537B2 JP 2009075839 A JP2009075839 A JP 2009075839A JP 2009075839 A JP2009075839 A JP 2009075839A JP 5500537 B2 JP5500537 B2 JP 5500537B2
Authority
JP
Japan
Prior art keywords
insulating film
lower electrode
common wiring
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009075839A
Other languages
Japanese (ja)
Other versions
JP2010230780A (en
Inventor
卓生 木下
祐之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2009075839A priority Critical patent/JP5500537B2/en
Publication of JP2010230780A publication Critical patent/JP2010230780A/en
Application granted granted Critical
Publication of JP5500537B2 publication Critical patent/JP5500537B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、フリンジフィールドスイッチング(Fringe Field Switching:以下、「FF
S」という。)モードの液晶表示装置に関し、特に、信号線と共通電極(以下、下電極と
もいう)との短絡を抑制したFFSモードの液晶表示装置に関する。
The present invention relates to fringe field switching (FF).
S ". In particular, the present invention relates to an FFS mode liquid crystal display device in which a short circuit between a signal line and a common electrode (hereinafter also referred to as a lower electrode) is suppressed.

横電界方式の液晶表示装置として、一方の基板にのみ画素電極及び共通電極からなる一
対の電極を備えたFFSモードの液晶表示装置が知られている。このFFSモードの液晶
表示装置は、液晶層に電界を印加するための画素電極と共通電極をそれぞれ絶縁膜を介し
て異なる層に配置したものであり、広視野角かつ高コントラストであり、さらに低電圧駆
動ができると共により高透過率であるため明るい表示が可能となるという特徴を備えてい
る。加えて、FFSモードの液晶表示装置は、平面視で画素電極と共通電極との重畳面積
が大きいために、より大きな保持容量が副次的に生じ、別途補助容量電極を設ける必要が
なくなるという長所も存在している。
As a lateral electric field type liquid crystal display device, an FFS mode liquid crystal display device having a pair of electrodes including a pixel electrode and a common electrode on only one substrate is known. In this FFS mode liquid crystal display device, a pixel electrode and a common electrode for applying an electric field to a liquid crystal layer are arranged in different layers through an insulating film, respectively, have a wide viewing angle, a high contrast, and a low It has a feature that it can be driven by voltage and can display bright because of its higher transmittance. In addition, since the FFS mode liquid crystal display device has a large overlapping area between the pixel electrode and the common electrode in a plan view, a larger storage capacity is generated as a secondary effect, and there is no need to separately provide an auxiliary capacity electrode. Also exist.

しかし、従来より蒸着方法として、真空蒸着法やスパッタリングなどの物理蒸着法、熱
分解による有機金属化学蒸着法などにより製造されており、このようなFFSモードの液
晶表示装置では、信号線がコモン配線と交差する位置に積層による段差が生じ、段差の側
面領域の膜厚が薄くなることで絶縁耐圧が低下しやすく、断線故障ないし短絡故障が時折
り見受けられた。従来のFFSモードの液晶表示装置では、コモン配線の表面は下電極で
被覆され、下電極の表面はゲート絶縁膜で被覆されており、ゲート絶縁膜の表面には信号
線が形成されており、さらに、走査線及び信号線の交差部近傍にはスイッチング素子とし
ての薄膜トランジスタTFT(Thin Film Transistor)が形成されている。そのため、製
造時には、ゲート絶縁膜表面の全面に例えばアモルファスシリコン(a−Si)層及びn
a−Si層を成膜した後、フォトリソグラフィー法によってTFT形成用の半導体層を
パターニングしている。このとき、a−Si層及びna−Si層に対してフォトリソグ
ラフィー法を適用してパターニングする前に純水による洗浄工程があるが、純水とn
−Si層との間で静電気が発生するため、この静電気によってna−Si層とコモン配
線との間でスパークが発生し、na−Si層と下電極との間の第1の絶縁膜に絶縁破壊
が生じることがある。
However, it has been conventionally manufactured by a vacuum evaporation method, a physical vapor deposition method such as sputtering, or a metal organic chemical vapor deposition method by thermal decomposition. In such an FFS mode liquid crystal display device, the signal line is a common wiring. A step due to the stacking occurred at the position intersecting with the thickness, and the film thickness of the side surface region of the step became thin, so that the withstand voltage was easily lowered, and a disconnection failure or a short-circuit failure was occasionally observed. In the conventional FFS mode liquid crystal display device, the surface of the common wiring is covered with a lower electrode, the surface of the lower electrode is covered with a gate insulating film, and a signal line is formed on the surface of the gate insulating film, Further, a thin film transistor TFT (Thin Film Transistor) as a switching element is formed in the vicinity of the intersection of the scanning line and the signal line. Therefore, at the time of manufacture, for example, an amorphous silicon (a-Si) layer and n are formed on the entire surface of the gate insulating film.
After forming the + a-Si layer, the semiconductor layer for forming the TFT is patterned by a photolithography method. At this time, there is a washing step with pure water before patterning by applying a photolithography against a-Si layer and n + a-Si layer, pure water and n + a
Since static electricity is generated between the n + a-Si layer and the common electrode, static electricity is generated between the n + a-Si layer and the lower electrode. Insulation breakdown may occur in the insulating film.

半導体基板において、形成された微細な段差に金属膜を成膜するとき、段差の側面領域
と、段差の周囲の平坦部分での膜厚の比率をステップカバレッジといい、段差の周囲の平
坦部分での膜厚をA、段差の側面領域での膜厚をBとするとき、ステップカバレッジはB
/Aと表される。この値が1より大きいほどカバレッジ性がよく、1より小さいほどカバ
レッジ性が悪い。段差の周囲の平坦部分での膜厚に比較して段差の側面領域の膜厚が薄い
とカバレッジ性が悪く、段差の側面領域に微細な穴やクラックが生じやすい。
When a metal film is formed on a fine step formed on a semiconductor substrate, the ratio of the film thickness between the side surface region of the step and the flat part around the step is called step coverage, and at the flat part around the step. Step coverage is B, where A is the thickness of the film and B is the thickness of the side surface of the step.
/ A. The coverage is better as this value is larger than 1, and the coverage is worse as it is smaller than 1. If the film thickness of the side surface region of the step is small compared to the film thickness in the flat part around the step, the coverage is poor, and fine holes and cracks are likely to occur in the side surface region of the step.

この状態で、第1の絶縁膜の表面にソースレイヤーを製膜した後に信号線、ソース電極
及びドレイン電極等をパターニングすると、ソースレイヤーがゲート絶縁膜の破壊された
箇所に進入するので、信号線と下電極とが短絡してしまい、線欠陥として表れることがあ
る。このような現象が生じる原因は、コモン配線と下電極とにより形成される段差が大き
く、しかも、コモン配線と下電極を被覆しているゲート絶縁膜のステップカバレッジが悪
いため、コモン配線と下電極の側面を被覆しているゲート絶縁膜の厚さが薄くなってしま
うためである。このようにコモン配線と下電極とにより形成される段差が大きくなる理由
は、
(1)コモン配線を、このコモン配線が配設された領域に隣接する走査線の一方側に寄せ
て配設して開口率を向上させると共に表示画質を向上させるため、
(2)コモン配線と下電極間の接触抵抗を小さくするために最大限にコモン配線と下電極
間の接触面積を大きくする必要があるため、
走査線側に下電極がはみ出さないようにコモン配線の側面と同一位置に側面が形成される
ようにしているためである。
In this state, if the signal line, the source electrode, the drain electrode, and the like are patterned after forming the source layer on the surface of the first insulating film, the source layer enters the location where the gate insulating film is destroyed. And the lower electrode may be short-circuited and appear as a line defect. The cause of this phenomenon is that the step formed by the common wiring and the lower electrode is large, and the step coverage of the gate insulating film covering the common wiring and the lower electrode is poor. This is because the thickness of the gate insulating film covering the side surfaces of the gate electrode becomes thin. The reason why the step formed by the common wiring and the lower electrode becomes large is as follows.
(1) In order to improve the aperture ratio and improve the display image quality by arranging the common wiring close to one side of the scanning line adjacent to the area where the common wiring is disposed,
(2) In order to reduce the contact resistance between the common wiring and the lower electrode, it is necessary to maximize the contact area between the common wiring and the lower electrode.
This is because the side surface is formed at the same position as the side surface of the common wiring so that the lower electrode does not protrude from the scanning line side.

このような、課題を解決する方法として、下記特許文献1には、絶縁膜を2重にするこ
とで、静電気等に対して充分な絶縁破壊強度を確保することができる半導体装置が開示さ
れている。下記特許文献1に開示されている半導体装置において、絶縁膜を酸化ケイ素膜
又はチッ化ケイ素膜からなる第1の絶縁膜と耐熱性の有機系材料からなる第2の絶縁膜の
2層構造としている。そして、第2の絶縁膜は、粘性を大きくした液状物を塗布すること
により形成されているため、肩はダレて絶壁にならず、膜端部の形状が緩和されてなだら
かな斜面状(テーパー状)となるため、従来に比べ絶縁膜の膜厚を増加することができ、
静電気に対して充分な絶縁破壊強度を確保できるとしている。
As a method for solving such a problem, the following Patent Document 1 discloses a semiconductor device that can secure a sufficient dielectric breakdown strength against static electricity or the like by doubling an insulating film. Yes. In the semiconductor device disclosed in Patent Document 1 below, the insulating film has a two-layer structure of a first insulating film made of a silicon oxide film or a silicon nitride film and a second insulating film made of a heat-resistant organic material. Yes. Since the second insulating film is formed by applying a liquid material having increased viscosity, the shoulder does not sag and becomes a precipice, and the shape of the film end is relaxed to form a gentle slope (taper). Therefore, the film thickness of the insulating film can be increased compared to the conventional case,
It is said that sufficient dielectric breakdown strength against static electricity can be secured.

特開平06−112333号公報Japanese Patent Laid-Open No. 06-112333

しかし、上記特許文献1に開示されている半導体装置のような絶縁膜の端部を斜面状に
して十分な膜厚を得る方法では、下電極の端部の上部側に形成された絶縁膜は、端部を斜
面状としてステップカバレッジをよくしたとはいえ、平坦部に比べると膜厚が薄くなって
いることには変わりはなく、絶縁膜全体に亘って十分な厚さに形成することは困難である
。そのため、上記特許文献1に開示されている半導体装置においても、洗浄中に発生した
静電気と下電極との間で発生した電界によって下電極の斜面状の端部の上側に形成されて
いる厚さが薄い部分で局所的に静電破壊されてしまうことがある。
However, in the method of obtaining a sufficient film thickness by making the end portion of the insulating film like the semiconductor device disclosed in Patent Document 1 into a slope shape, the insulating film formed on the upper side of the end portion of the lower electrode is Although the step coverage is improved by making the edge part into a slope, the film thickness is still thinner than the flat part, and it is not enough to form a sufficient thickness over the entire insulating film Have difficulty. Therefore, even in the semiconductor device disclosed in Patent Document 1, the thickness formed above the sloped end of the lower electrode by the electric field generated between the static electricity generated during cleaning and the lower electrode. May be locally electrostatically broken in thin areas.

本発明者らは、上記のような従来技術の問題点を解決すべく種々検討を重ねた結果、ス
パーク発生の起点となるコモン配線上に形成される下電極を延設して複数の段差を形成す
ることで、第1の絶縁膜のCVD成膜時にエッジ部の膜厚形成不足を解消させることがで
きることを見出し、本発明を完成するに至ったのである。すなわち、本発明の目的は、下
電極と信号線間の短絡を抑制し、線欠陥の発生を少なくした、信頼性の高いFFSモード
の液晶表示装置を提供することにある。
As a result of various studies to solve the problems of the prior art as described above, the present inventors have extended a lower electrode formed on the common wiring that is the starting point of the occurrence of sparks to form a plurality of steps. As a result, it was found that the insufficient film thickness formation at the edge portion can be eliminated during the CVD film formation of the first insulating film, and the present invention has been completed. That is, an object of the present invention is to provide a highly reliable FFS mode liquid crystal display device that suppresses short-circuiting between a lower electrode and a signal line and reduces the occurrence of line defects.

また、本発明の他の目的は、上記本発明の効果を奏することができるFFSモードの液
晶表示装置の製造方法を提供することにある。
Another object of the present invention is to provide a method for manufacturing an FFS mode liquid crystal display device capable of achieving the effects of the present invention.

上記目的を達成するため、本発明の液晶表示装置は、液晶層を挟持した一対の基板のう
ち、一方の基板上には、平行に設けられた複数の走査線及びコモン配線と、前記走査線、
前記コモン配線及び前記一方の基板を被覆する第1の絶縁膜と、前記走査線及び前記コモ
ン配線と交差する方向に、前記第1の絶縁膜上に設けられた複数の信号線と、前記走査線
及び前記信号線の交差部近傍に設けられた薄膜トランジスタと、前記第1の絶縁膜の下に
形成されているとともに前記コモン配線に接続された下電極と、前記薄膜トランジスタと
、前記信号線と、前記第1の絶縁膜との表面に形成された第2の絶縁膜と、前記第2の絶
縁膜上に平面視で前記下電極と重畳するように形成され、スリットを有する上電極と、を
備え、前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示
領域と、前記表示領域の外側に形成される非表示領域を有する液晶表示装置において、前
記コモン配線は、該コモン配線が配設された領域に隣接する前記走査線の一方側に寄せて
配設され、前記下電極は、前記コモン配線の側面に複数の段差が形成されるように前記コ
モン配線を覆っていることを特徴とする。
In order to achieve the above object, a liquid crystal display device according to the present invention includes a plurality of scanning lines and common wirings provided in parallel on one of a pair of substrates sandwiching a liquid crystal layer, and the scanning lines. ,
A first insulating film covering the common wiring and the one substrate; a plurality of signal lines provided on the first insulating film in a direction crossing the scanning line and the common wiring; and the scanning A thin film transistor provided near an intersection of a line and the signal line, a lower electrode formed under the first insulating film and connected to the common wiring, the thin film transistor, the signal line, A second insulating film formed on a surface of the first insulating film, and an upper electrode having a slit formed on the second insulating film so as to overlap the lower electrode in a plan view. A liquid crystal display device having a display area in which the liquid crystal layer is driven by an electric field generated between the lower electrode and the upper electrode, and a non-display area formed outside the display area. , The common layout The lower electrode covers the common line so that a plurality of steps are formed on the side surface of the common line. It is characterized by.

本発明の液晶表示装置は、液晶層を挟持した一対の基板のうち、一方の基板上には、平
行に設けられた複数の走査線及びコモン配線と、前記走査線、コモン配線及び露出してい
る前記第1基板を被覆する第1の絶縁膜と、前記走査線及びコモン配線と交差する方向に
、前記第1の絶縁膜上に設けられた複数の信号線と、前記走査線及び信号線の交差部近傍
に設けられた薄膜トランジスタTFT(Thin Film Transistor)と、複数の前記走査線及
び信号線で区画された領域毎に、前記第1の絶縁膜の下に形成されているとともに前記コ
モン配線に接続された透明導電性材料からなる下電極と、前記薄膜トランジスタ及びその
電極と、前記信号線と、露出している前記第1の絶縁膜の表面に形成された第2の絶縁膜
と、前記第2の絶縁膜上に平面視で前記下電極と重畳するように形成され、互いに平行に
設けられた複数のスリットを有する透明導電性材料からなる上電極と、を備えている。そ
れによって本発明の液晶表示装置はFFSモードの液晶表示装置として作動する。ここで
は、下電極は共通電極として作動し、上電極が画素電極として作動する。
The liquid crystal display device according to the present invention includes a plurality of scanning lines and common wirings provided in parallel on one of a pair of substrates sandwiching a liquid crystal layer, and the scanning lines, common wirings, and exposed. A first insulating film covering the first substrate, a plurality of signal lines provided on the first insulating film in a direction intersecting the scanning lines and the common wiring, and the scanning lines and the signal lines Thin film transistor TFT (Thin Film Transistor) provided in the vicinity of the intersection of each of the plurality of scanning lines and signal lines, and is formed under the first insulating film and the common wiring A lower electrode made of a transparent conductive material connected to the thin film transistor, the thin film transistor and its electrode, the signal line, the second insulating film formed on the exposed surface of the first insulating film, Front in plan view on the second insulating film Is formed so as to overlap with the lower electrode, and a, an upper electrode made of a transparent conductive material having a plurality of slits that are disposed in parallel to each other. Thereby, the liquid crystal display device of the present invention operates as an FFS mode liquid crystal display device. Here, the lower electrode operates as a common electrode, and the upper electrode operates as a pixel electrode.

そして、本発明の液晶表示装置では、下電極を、コモン配線の側面に段差が形成される
ように、コモン配線を覆うように形成し、コモン配線と下電極とにより複数の段差が形成
されるようにしている。このような構成であると、これらの表面に第1の絶縁膜を被覆し
ても、個々の段差は小さいので第1の絶縁膜の厚さが薄くなることが抑制され、前述のよ
うな第1の絶縁膜が洗浄等の製造工程中に静電気によって絶縁破壊されることが抑制され
るようになる。従って、本発明の液晶表示装置によれば、信号線とコモン配線との間の短
絡が抑制されるので、線欠陥の少ない液晶表示装置を提供することができる。
In the liquid crystal display device of the present invention, the lower electrode is formed so as to cover the common wiring so that a step is formed on the side surface of the common wiring, and a plurality of steps are formed by the common wiring and the lower electrode. I am doing so. With such a configuration, even if the surface is covered with the first insulating film, the individual steps are small, so that the thickness of the first insulating film is suppressed from being reduced. It is possible to suppress dielectric breakdown of the insulating film 1 due to static electricity during a manufacturing process such as cleaning. Therefore, according to the liquid crystal display device of the present invention, since a short circuit between the signal line and the common wiring is suppressed, a liquid crystal display device with few line defects can be provided.

また、本発明の液晶表示装置では、下電極は下電極間のコモン配線の表面をも覆うよう
にしている。通常、下電極は複数の前記走査線及び信号線で区画された領域毎に形成され
ていればよいものであるが、下電極間のコモン配線の表面をも覆うようにすると、コモン
配線と交差する部分で信号線の両側の第1の絶縁膜に段差が生じないので、より洗浄時の
静電気による第1の絶縁膜の絶縁破壊を抑制することができるようになる。
In the liquid crystal display device of the present invention, the lower electrode also covers the surface of the common wiring between the lower electrodes. Usually, the lower electrode only needs to be formed in each region divided by the plurality of scanning lines and signal lines. However, if the surface of the common wiring between the lower electrodes is also covered, it intersects with the common wiring. Since no step is generated in the first insulating film on both sides of the signal line at the portion where the signal line is formed, it is possible to further suppress the dielectric breakdown of the first insulating film due to static electricity during cleaning.

また、本発明の液晶表示装置では、コモン配線は、このコモン配線が配設された画素領
域に隣接する走査線の一方側に寄せて配設されている。このような構成を採用することに
より、コモン配線が1画素内の中央部に位置することがなくなるので、開口率を大きくす
ることができ、また、1画素がコモン配線によって2つの領域に分割されることがなくな
るので、表示画質が良好となる。
In the liquid crystal display device of the present invention, the common wiring is disposed close to one side of the scanning line adjacent to the pixel region where the common wiring is disposed. By adopting such a configuration, the common wiring is not located in the center of one pixel, so that the aperture ratio can be increased, and one pixel is divided into two regions by the common wiring. Display quality is improved.

また、本発明の液晶表示装置においては、前記下電極の段差部分の幅は、前記コモン配
線の側面から2.25μm以上であることが好ましい。
In the liquid crystal display device of the present invention, the width of the step portion of the lower electrode is preferably 2.25 μm or more from the side surface of the common wiring.

走査線及びコモン配線の厚さは0.2μm程度であり、下電極の厚さは0.1μm程度
であり、さらにゲート絶縁膜とも称される第1の絶縁膜の厚さは一般に0.4μm程度で
ある。そのため、下電極の段差部分の幅をコモン配線の側面から2.25μm以上とする
ことにより、信号線の線幅のバラツキやパターンズレを考慮しても、下電極の上層に成膜
される第1の絶縁膜の厚さを段差部分の側面においても静電気による絶縁破壊を十分抑制
できる厚さにすることができる。そのため、本発明の液晶表示装置によれば、信号線とコ
モン配線との間の短絡をより抑制することができ、より線欠陥が少ない液晶表示装置を提
供することができる。下電極の段差の幅が2.25μm未満となると、下電極と信号線と
の間の短絡が多くなるので好ましくない。
The thickness of the scanning line and the common wiring is about 0.2 μm, the thickness of the lower electrode is about 0.1 μm, and the thickness of the first insulating film, which is also called a gate insulating film, is generally 0.4 μm. Degree. Therefore, by setting the width of the step portion of the lower electrode to 2.25 μm or more from the side surface of the common wiring, the first electrode layer formed on the upper layer of the lower electrode can be taken into consideration even if the line width of the signal line and the pattern deviation are taken into consideration. The thickness of the insulating film 1 can be set to a thickness that can sufficiently suppress dielectric breakdown due to static electricity even on the side surface of the stepped portion. Therefore, according to the liquid crystal display device of the present invention, a short circuit between the signal line and the common wiring can be further suppressed, and a liquid crystal display device with fewer line defects can be provided. If the width of the step of the lower electrode is less than 2.25 μm, it is not preferable because the number of short circuits between the lower electrode and the signal line increases.

また、本発明の液晶表示装置においては、前記下電極の段差部分は、前記コモン配線と
前記信号線とが交差する位置の近傍にのみ形成されていることが好ましい。
In the liquid crystal display device of the present invention, it is preferable that the step portion of the lower electrode is formed only in the vicinity of a position where the common line and the signal line intersect.

本発明は下電極と信号線との間の短絡防止を目的とするものであるから、下電極の段差
部分はコモン配線と信号線とが交差する部分のみ形成すれば十分である。そのため、本発
明の液晶表示装置によれば、線欠陥の発生が抑制されていると共に、開口率が大きく、し
かも、表示画質が良好な液晶表示装置を提供することができる。
Since the present invention aims to prevent a short circuit between the lower electrode and the signal line, it is sufficient to form a step portion of the lower electrode only at a portion where the common wiring and the signal line intersect. Therefore, according to the liquid crystal display device of the present invention, it is possible to provide a liquid crystal display device in which the occurrence of line defects is suppressed, the aperture ratio is large, and the display image quality is good.

また、本発明の液晶表示装置においては、前記第1の絶縁膜のステップカバレッジは、
前記下電極上の平坦部に形成された絶縁膜の厚さをAとし、前記下電極の段差の側面に形
成された絶縁膜の厚さをBとしたとき、
B/A≧1
の関係を満たすように形成されていることが好ましい。
In the liquid crystal display device of the present invention, the step coverage of the first insulating film is
When the thickness of the insulating film formed on the flat portion on the lower electrode is A and the thickness of the insulating film formed on the side surface of the step of the lower electrode is B,
B / A ≧ 1
It is preferable to be formed so as to satisfy the relationship.

第1の絶縁膜のステップカバレッジがB/A≧1の関係を満たすようにすれば、段差の
周囲の平坦部分での膜厚に比較して段差の側面領域の膜厚が十分厚くカバレッジ性が良い
と判断でき、第1の絶縁膜に十分な絶縁耐圧を付与することができる。そのため、本発明
の液晶表示装置によれば、第1の絶縁膜の絶縁耐力を大きくすることができるので、信号
線とコモン配線との間の短絡をより抑制することができ、より線欠陥の発生が少ない液晶
表示装置を提供することができる。ステップカバレッジがB/A<1の関係になると、段
差の周囲の平坦部分での膜厚に比較して段差の側面領域の膜厚が薄くなり、段差の側面領
域に微細な穴やクラックが生じやすく、下電極と信号線との間の短絡が多くなるので好ま
しくない。
If the step coverage of the first insulating film satisfies the relationship of B / A ≧ 1, the film thickness of the side surface region of the step is sufficiently thick compared with the film thickness of the flat portion around the step, and the coverage is high. It can be judged that it is good, and a sufficient withstand voltage can be applied to the first insulating film. Therefore, according to the liquid crystal display device of the present invention, since the dielectric strength of the first insulating film can be increased, a short circuit between the signal line and the common wiring can be further suppressed, and the line defect can be further reduced. A liquid crystal display device with less generation can be provided. When the step coverage is in the relationship of B / A <1, the film thickness of the side surface area of the step is smaller than the film thickness in the flat part around the step, and fine holes and cracks are generated in the side surface area of the step. This is not preferable because the number of short circuits between the lower electrode and the signal line increases.

また、本発明の液晶表示装置においては、前記非表示領域にはダミー画素が形成されて
おり、前記下電極の段差部分は前記ダミー画素に形成されていることが好ましい。
In the liquid crystal display device of the present invention, it is preferable that a dummy pixel is formed in the non-display area, and a step portion of the lower electrode is formed in the dummy pixel.

ダミー画素領域は、表示領域に隣接した領域に形成され、実際の表示には寄与しない領
域である。しかし、ダミー画素が形成されていることにより、表示領域の各層の膜厚とダ
ミー画素の各層の膜厚とを同一とすることができるため、表示領域の周辺部の画素の表示
画質が非表示領域と隣接していることによる悪影響を受けることが少なくなる。また、ダ
ミー画素は、表示領域周辺に形成されているため、外部からの静電気等のストレスを吸収
することができるので、表示領域内の画素に欠陥が発生することを抑制できる。そのため
、本発明の液晶表示装置によれば、ダミー画素においても信号線とコモン配線との間の短
絡を抑制することができるから、ダミー画素が正常に機能することで表示領域内の表示画
素の欠陥を抑制した信頼性の高い液晶表示装置を提供することができる。
The dummy pixel area is an area formed in an area adjacent to the display area and does not contribute to actual display. However, since the dummy pixels are formed, the film thickness of each layer of the display area can be made the same as the film thickness of each layer of the dummy pixels, so that the display image quality of the pixels in the periphery of the display area is not displayed. It is less likely to be adversely affected by being adjacent to a region. In addition, since the dummy pixel is formed around the display area, it can absorb external stress such as static electricity, so that the occurrence of a defect in the pixel in the display area can be suppressed. Therefore, according to the liquid crystal display device of the present invention, it is possible to suppress a short circuit between the signal line and the common line even in the dummy pixel. Therefore, when the dummy pixel functions normally, A highly reliable liquid crystal display device in which defects are suppressed can be provided.

さらに本発明の液晶表示装置の製造方法は、以下の(1)〜(9)の工程を含むことを
特徴とする。
(1)透明な基板の表面全体に亘って導電性層を被覆し、エッチングすることによりゲー
ト電極部分を有する複数の走査線及び複数のコモン配線を互いに平行にパターニングする
工程、
(2)前記(1)の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、各画
素に対応する位置に、前記下電極間のコモン配線の表面を覆うと共に、コモン配線の側面
を超えて延在するように下電極をパターニングする工程、
(3)前記(2)の工程で得られた基板の表面全体に亘って第1の絶縁膜を被覆する工程

(4)前記第1の絶縁膜の表面全体に亘って半導体層を被覆し、エッチングすることによ
りゲート電極部分に対応する位置に半導体層をパターニングする工程、
(5)前記(4)の工程で得られた基板表面全体に亘って導電性層を被覆し、エッチング
することにより、前記走査線及びコモン配線と交差する方向に信号線を、それぞれの画素
毎にドレイン電極と前記信号線に電気的に接続されたソース電極とをパターニングする工
程、
(6)前記(5)の工程で得られた基板の表面全体に亘って第2の絶縁膜を被覆する工程

(7)前記それぞれの画素のドレイン電極上に位置する前記第2の絶縁膜にコンタクトホ
ールを形成する工程、
(8)前記(7)の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、エッ
チングすることにより各画素に複数のスリットを有する上電極をパターニングすると共に
、前記上電極とドレイン電極とを電気的に導通させる工程、
(9)前記(8)の工程で得られた基板とカラーフィルター基板とを対向させ、両基板間
に液晶を封入する工程。
Furthermore, the manufacturing method of the liquid crystal display device of the present invention is characterized by including the following steps (1) to (9).
(1) A step of patterning a plurality of scanning lines having a gate electrode portion and a plurality of common wirings in parallel with each other by covering and etching the conductive layer over the entire surface of the transparent substrate;
(2) The transparent conductive layer is covered over the entire surface of the substrate obtained in the step (1), and the surface of the common wiring between the lower electrodes is covered at a position corresponding to each pixel, and the common Patterning the lower electrode so as to extend beyond the side of the wiring;
(3) A step of covering the first insulating film over the entire surface of the substrate obtained in the step (2),
(4) A step of patterning the semiconductor layer at a position corresponding to the gate electrode portion by covering and etching the semiconductor layer over the entire surface of the first insulating film,
(5) By covering and etching the conductive layer over the entire substrate surface obtained in the step (4), a signal line is provided for each pixel in a direction intersecting the scanning line and the common wiring. Patterning a drain electrode and a source electrode electrically connected to the signal line;
(6) A step of coating the second insulating film over the entire surface of the substrate obtained in the step (5),
(7) forming a contact hole in the second insulating film located on the drain electrode of each pixel;
(8) The upper electrode having a plurality of slits in each pixel is patterned by covering and etching the transparent conductive layer over the entire surface of the substrate obtained in the step (7), and the upper electrode. Electrically connecting the drain electrode and the drain electrode,
(9) A step in which the substrate obtained in the step (8) and the color filter substrate are opposed to each other, and liquid crystal is sealed between the substrates.

本発明の液晶表示装置の製造方法によれば、上記効果を奏する本発明のFFSモードの
液晶表示装置を製造することができる。
According to the method for manufacturing a liquid crystal display device of the present invention, it is possible to manufacture the FFS mode liquid crystal display device of the present invention that exhibits the above effects.

実施形態のFFSモードの液晶表示装置の平面図である。It is a top view of the liquid crystal display device of the FFS mode of embodiment. 実施形態のFFSモードの液晶表示装置のアレイ基板側の2画素分の概略平面図である。FIG. 3 is a schematic plan view of two pixels on the array substrate side of the FFS mode liquid crystal display device of the embodiment. 図2のIII−III線に沿った概略断面図である。It is a schematic sectional drawing in alignment with the III-III line of FIG. 図4A〜図4Fは実施形態の1画素分の製造工程を順を追って示す図1のIII−III線に対応する部分の断面図である。4A to 4F are cross-sectional views of a portion corresponding to the line III-III in FIG. 1, which sequentially shows the manufacturing process for one pixel of the embodiment. 図5A〜図5Cは実施形態の1画素分の製造工程を順を追って示す図4に続く断面図である。FIG. 5A to FIG. 5C are cross-sectional views subsequent to FIG. 4 that sequentially show the manufacturing process for one pixel of the embodiment. 図6Aは、図2のVIA部分の信号線までを透過した拡大平面図であり、図6Bは、図6AのVIB−VIB線での断面図である。6A is an enlarged plan view that passes through the signal line of the VIA portion of FIG. 2, and FIG. 6B is a cross-sectional view taken along the line VIB-VIB of FIG. 6A. 図7Aは、従来例の図6Bに対応する断面図であり、図7Bはスパーク状態を示した断面図である。FIG. 7A is a cross-sectional view corresponding to FIG. 6B of the conventional example, and FIG. 7B is a cross-sectional view showing a spark state. 図8Aは、従来例の短絡状態を示した図6Aに対応する平面図であり、図8Bは、図8AのVIIIB−VIIIB線での断面図である。8A is a plan view corresponding to FIG. 6A showing a short-circuit state of a conventional example, and FIG. 8B is a cross-sectional view taken along line VIIIB-VIIIB of FIG. 8A.

以下、図面を参照して本発明の実施形態を説明する。但し、以下に示す実施形態は、本
発明の技術思想を具体化するための液晶表示装置としてFFSモードの液晶表示装置を例
示するものであって、本発明をこのFFSモードの液晶表示装置に特定することを意図す
るものではなく、特許請求の範囲に含まれるその他の実施形態のものにも等しく適応し得
るものである。なお、この明細書における説明のために用いられた各図面においては、各
層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異な
らせて表示しており、必ずしも実際の寸法に比例して表示されているものではない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies an FFS mode liquid crystal display device as a liquid crystal display device for embodying the technical idea of the present invention, and the present invention is specified as the FFS mode liquid crystal display device. And is equally applicable to other embodiments within the scope of the claims. In each drawing used for the description in this specification, each layer and each member are displayed in different scales so that each layer and each member can be recognized on the drawing. However, it is not necessarily displayed in proportion to the actual dimensions.

本発明の実施形態のFFSモードの液晶表示装置10を図1〜図6を参照して説明する
。本実施形態に係る液晶表示装置10は、図1に示すように、アレイ基板AR及びカラー
フィルター基板CFと、両基板AR、CFを貼り合わせるシール材25と、アレイ基板A
R、カラーフィルター基板CF及びシール材25により囲まれた領域に液晶(図示省略)
が液晶注入口27から注入され液晶注入口27が封止材28で封止された構成の液晶表示
装置である。この液晶表示装置10においては、シール材25により囲まれた領域が表示
領域26を形成しており、この表示領域26の周囲に設けられる画像が認識されない領域
が液晶表示装置10の非表示領域29となる。
An FFS mode liquid crystal display device 10 according to an embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the liquid crystal display device 10 according to the present embodiment includes an array substrate AR and a color filter substrate CF, a sealing material 25 for bonding the substrates AR and CF, and an array substrate A.
Liquid crystal (not shown) in the region surrounded by R, color filter substrate CF and sealing material 25
Is a liquid crystal display device in which the liquid crystal injection port 27 is injected from the liquid crystal injection port 27 and the liquid crystal injection port 27 is sealed with a sealing material 28. In the liquid crystal display device 10, a region surrounded by the sealing material 25 forms a display region 26, and a region provided around the display region 26 where an image is not recognized is a non-display region 29 of the liquid crystal display device 10. It becomes.

アレイ基板ARは、ガラス等で形成された矩形状の第1の透明基板11の表面に液晶駆
動用の各種配線等が形成されたものである。このアレイ基板ARはカラーフィルター基板
CFよりもその長手方向の長さが長く、両基板AR、CFを貼り合わせた際に外部に延在
する延在部11aが形成されるようになっており、この延在部11aには駆動信号を出力
するICチップあるいはLSI等からなるドライバーDrが設けられている。
The array substrate AR is obtained by forming various wirings for driving liquid crystal on the surface of a rectangular first transparent substrate 11 made of glass or the like. The array substrate AR is longer in the longitudinal direction than the color filter substrate CF, and an extended portion 11a extending to the outside when the substrates AR and CF are bonded together is formed. The extension portion 11a is provided with a driver Dr made of an IC chip or an LSI that outputs a drive signal.

この実施形態のFFSモードの液晶表示装置10のアレイ基板ARは、透明基板11の
表面全体に亘って、フォトリソグラフィー法あるいはエッチング法等によって、複数の走
査線12及び複数のコモン配線13が互いに平行になるように形成する(図2、図4A参
照)。なお、本発明にかかる液晶表示装置10では、開口率を向上させると共に表示画質
を向上させるため、コモン配線13を走査線12の一方側に寄せて配設している。
In the array substrate AR of the FFS mode liquid crystal display device 10 of this embodiment, the plurality of scanning lines 12 and the plurality of common wirings 13 are parallel to each other over the entire surface of the transparent substrate 11 by photolithography or etching. (See FIGS. 2 and 4A). In the liquid crystal display device 10 according to the present invention, the common wiring 13 is arranged close to one side of the scanning line 12 in order to improve the aperture ratio and display image quality.

次いで、走査線12及びコモン配線13を形成した透明基板11の表面全体に亘ってI
TO(Indium Thin Oxide)又はIZO(Indium Zink Oxide)等からなる透明導電性層を
被覆し、同じくフォトリソグラフィー法等によって下電極14を形成する。このとき、下
電極14は、図4B、図6A及び図6Bに示すように、各画素間のコモン配線13の表面
をも覆うと共に、複数の段差14aが幅Xにわたって形成されるようコモン配線13の表
面を覆うようにする。なお、ここでは下電極14の一部を、信号線17と平面視で重畳す
る位置において、隣接する画素の走査線12を覆う位置まで延在させている。
Next, I over the entire surface of the transparent substrate 11 on which the scanning lines 12 and the common wirings 13 are formed.
A transparent conductive layer made of TO (Indium Thin Oxide) or IZO (Indium Zink Oxide) or the like is covered, and the lower electrode 14 is formed by the same photolithography method or the like. At this time, as shown in FIGS. 4B, 6A, and 6B, the lower electrode 14 also covers the surface of the common wiring 13 between the pixels and the common wiring 13 so that a plurality of steps 14a are formed over the width X. Cover the surface of the. Here, a part of the lower electrode 14 is extended to a position covering the scanning line 12 of the adjacent pixel at a position where it overlaps the signal line 17 in plan view.

このようにして下電極14を形成した後、この表面全体に窒化ケイ素層からなる第1の
第1の絶縁膜15を被覆する(図4C参照)。このとき、第1の絶縁膜15は、下電極1
4に形成された複数の段差14a上に成膜されるため、第1の絶縁膜15も複数の段差が
形成される。
After forming the lower electrode 14 in this manner, the entire surface is covered with a first first insulating film 15 made of a silicon nitride layer (see FIG. 4C). At this time, the first insulating film 15 is formed of the lower electrode 1.
Since the film is formed on the plurality of steps 14a formed on the first insulating film 15, the first insulating film 15 also has a plurality of steps.

次いで、a−Si層16a及びna−Si層16bを第1の絶縁膜15の表面全体に
亘って被覆した後に、同じくフォトリソグラフィー法等によって、TFT形成領域にa−
Si層16a及びna−Si層16bからなる半導体層16を形成する(図4D、図4
E参照)。この半導体層16が形成されている位置の走査線12の領域がTFTのゲート
電極Gを形成する。
Next, after covering the entire surface of the first insulating film 15 with the a-Si layer 16 a and the n + a-Si layer 16 b, the a-Si layer 16 a and the n + a-Si layer 16 b are similarly formed on the TFT formation region by a photolithography method or the like.
The semiconductor layer 16 composed of the Si layer 16a and the n + a-Si layer 16b is formed (FIGS. 4D and 4).
E). The region of the scanning line 12 at the position where the semiconductor layer 16 is formed forms the gate electrode G of the TFT.

次いで、半導体層16を形成した透明基板11の表面全体に亘って導電性層を被覆し、
同じくフォトリソグラフィー法等によって、信号線17及びドレイン電極Dを形成する(
図5A参照)。この信号線17のソース電極S部分及びドレイン電極D部分は、いずれも
半導体層16の表面に部分的に重なっている。
Next, a conductive layer is coated over the entire surface of the transparent substrate 11 on which the semiconductor layer 16 is formed,
Similarly, the signal line 17 and the drain electrode D are formed by a photolithography method or the like (
(See FIG. 5A). Both the source electrode S portion and the drain electrode D portion of the signal line 17 partially overlap the surface of the semiconductor layer 16.

ここで、図7、図8を参照して本実施形態の場合と従来例の場合とを比較して説明する
。図4Fに示す工程では、半導体層16bを成膜した後、純水WTで洗浄する工程がある
。従来例では、コモン配線13上の第1の絶縁膜15は、図7Aに示すように下電極14
がエッジ部Eを有しており、その上層に第1の絶縁膜15を形成しているため、第1の絶
縁膜15の平坦部の厚さA'に比べ、エッジ部Eに形成された第1の絶縁膜の厚さB'が薄
くなり、ステップカバレッジ(B'/A')が悪くなる。
Here, the case of the present embodiment and the case of the conventional example will be described with reference to FIGS. In the step shown in FIG. 4F, there is a step of cleaning with pure water WT after forming the semiconductor layer 16b. In the conventional example, the first insulating film 15 on the common wiring 13 is formed of the lower electrode 14 as shown in FIG. 7A.
Has the edge portion E, and the first insulating film 15 is formed on the edge portion E. Therefore, the edge portion E is formed on the edge portion E as compared with the thickness A ′ of the flat portion of the first insulating film 15. The thickness B ′ of the first insulating film is reduced, and the step coverage (B ′ / A ′) is deteriorated.

このとき、半導体層16は、図7Bで示したように、コモン配線13上の第1の絶縁膜
15の表面にも成膜され、この状態で洗浄される。そのため、純水WTによる洗浄中に、
純水WTとna−Si層16bとの間での摩擦により発生した静電気がna−Si層
16b及びa−Si層16aを経てコモン配線13上に形成された下電極14との間でス
パーク22を起し、下電極14上に薄く形成された第1の絶縁膜15が破壊されて傷23
が形成されてしまう(図8B参照)。そして、この第1の絶縁膜15に傷23を残したま
ま図4Fに示す工程に進んで、第1の絶縁膜15の上層に信号線17を形成すると、ソー
スレイヤー形成時にソースレイヤーが第1の絶縁膜15の破壊された傷23に進入するの
で、信号線17と下電極14とが短絡してしまい、線欠陥不良となる。
At this time, as shown in FIG. 7B, the semiconductor layer 16 is also formed on the surface of the first insulating film 15 on the common wiring 13 and cleaned in this state. Therefore, during cleaning with pure water WT,
Static electricity generated by friction between the pure water WT and the n + a-Si layer 16b is connected to the lower electrode 14 formed on the common wiring 13 via the n + a-Si layer 16b and the a-Si layer 16a. A spark 22 is generated between them, and the first insulating film 15 formed thinly on the lower electrode 14 is destroyed and scratches 23
Will be formed (see FIG. 8B). Then, the process proceeds to the step shown in FIG. 4F with the scratch 23 left on the first insulating film 15, and when the signal line 17 is formed on the upper layer of the first insulating film 15, the source layer becomes the first layer when the source layer is formed. In this case, the signal line 17 and the lower electrode 14 are short-circuited, resulting in a defective line defect.

そこで、本実施形態では、図6A、図6Bに示すように、下電極14はコモン配線13
を覆うように複数の段差14aが幅Xにわたって形成されるようにしている。そして、こ
の段差14aを覆うように第1の絶縁膜15を形成することにより、第1の絶縁膜15は
、平坦部の厚さAと段差14a部の厚さBとがほぼ同じになるように形成される。そのた
め、この段差部分の第1の絶縁膜15のステップカバレッジ(B/A)が良化し、すなわ
ち、第1の絶縁膜15が従来例のものよりも厚く形成されるため、静電気に対する絶縁耐
力が向上し、純水WTによる洗浄中に発生した静電気により第1の絶縁膜15が破壊され
ることが抑制され、その結果、下電極14と信号線17間の短絡24を抑制することがで
きるようになる。
Therefore, in this embodiment, as shown in FIGS. 6A and 6B, the lower electrode 14 is connected to the common wiring 13.
A plurality of steps 14a are formed over the width X so as to cover. Then, by forming the first insulating film 15 so as to cover the step 14a, the thickness A of the flat portion and the thickness B of the step 14a of the first insulating film 15 are substantially the same. Formed. Therefore, the step coverage (B / A) of the first insulating film 15 in the step portion is improved, that is, the first insulating film 15 is formed thicker than that of the conventional example, so that the dielectric strength against static electricity is increased. The first insulating film 15 is prevented from being broken by static electricity generated during cleaning with pure water WT, and as a result, the short circuit 24 between the lower electrode 14 and the signal line 17 can be suppressed. become.

なお、本実施形態では、下電極14の一部を、信号線17と平面視で重畳する位置にお
いて、隣接する画素の走査線12を覆う位置まで延在させているため、上述の信号線17
とコモン配線13との間に生じる効果を、信号線17と走査線12との間にも期待できる
ようになる、そのため、本実施形態では、信号線17と走査線12との間に形成される可
能性がある短絡も抑制することができるようになる。
In the present embodiment, a part of the lower electrode 14 is extended to a position that covers the scanning line 12 of the adjacent pixel at a position that overlaps the signal line 17 in plan view.
The effect generated between the signal line 17 and the scanning line 12 can be expected between the signal line 17 and the scanning line 12. Therefore, in the present embodiment, the effect is formed between the signal line 17 and the scanning line 12. It is possible to suppress short circuits that may occur.

次に、本実施形態の液晶表示装置10を完成させるために、この基板の表面全体に窒化
ケイ素層からなる第2の絶縁膜18を被覆した後、ドレイン電極Dに対応する位置の第2
の絶縁膜18にコンタクトホール19を形成してドレイン電極Dの一部を露出させる(図
5B参照)。さらに、この表面全体に亘ってITO等からなる透明導電性層を被覆し、同
じくフォトリソグラフィー法等によって、図2に示したパターンとなるように、走査線1
2及び信号線17で囲まれた領域の第2の絶縁膜18上に、互いに平行に複数のスリット
20を有する上電極21を形成する(図5C参照)。このスリット20は、フリンジフィ
ールド効果を発生させるためのものである。この上電極21はコンタクトホール19を介
してドレイン電極Dと電気的に接続されているため、画素電極として機能する。
Next, in order to complete the liquid crystal display device 10 of the present embodiment, the second insulating film 18 made of a silicon nitride layer is coated on the entire surface of the substrate, and then the second position corresponding to the drain electrode D is applied.
A contact hole 19 is formed in the insulating film 18 to expose a part of the drain electrode D (see FIG. 5B). Further, a transparent conductive layer made of ITO or the like is coated over the entire surface, and the scanning line 1 is formed so that the pattern shown in FIG.
2 and an upper electrode 21 having a plurality of slits 20 parallel to each other are formed on the second insulating film 18 in a region surrounded by the signal lines 17 (see FIG. 5C). The slit 20 is for generating a fringe field effect. Since the upper electrode 21 is electrically connected to the drain electrode D through the contact hole 19, it functions as a pixel electrode.

次に、この表面全体に亘り所定の配向膜(図示せず)を形成することによりアレイ基板
ARが完成される。このようにして製造されたアレイ基板ARと別途製造されたカラーフ
ィルター基板とを対向させ、周囲をシール材25で貼り合わせて両基板間に形成された空
間に液晶を封入することにより実施形態に係るFFSモードの液晶表示装置10が得られ
る。なお、カラーフィルター基板CFの詳細な説明は省略したが、ガラス等の透明基板の
表面にカラーフィルター層、オーバーコート層及び配向膜がそれぞれ積層されており、共
通電極が設けられていない他は従来のTN(Twisted Nematic)方式の液晶表示装置用の
ものと実質的に同一の構成を備えている。
Next, an array substrate AR is completed by forming a predetermined alignment film (not shown) over the entire surface. The array substrate AR manufactured in this way and the separately manufactured color filter substrate are opposed to each other, and the periphery is bonded with a sealing material 25, and liquid crystal is sealed in a space formed between the two substrates. The FFS mode liquid crystal display device 10 is obtained. Although detailed description of the color filter substrate CF is omitted, a color filter layer, an overcoat layer, and an alignment film are respectively laminated on the surface of a transparent substrate such as glass, and a common electrode is not provided. The TN (Twisted Nematic) type liquid crystal display device has substantially the same configuration.

このようにして作製された実施形態のFFSモードの液晶表示装置によれば、下電極の
表面にステップカバレッジの良好な第1の絶縁膜が形成されるので、静電気による第1の
絶縁膜の破壊が抑制され、その結果、下電極と信号線との間での短絡を抑制することがで
き、信頼性の高い液晶表示装置を提供することができる。
According to the FFS mode liquid crystal display device of the embodiment manufactured as described above, the first insulating film with good step coverage is formed on the surface of the lower electrode, so that the first insulating film is destroyed by static electricity. As a result, a short circuit between the lower electrode and the signal line can be suppressed, and a highly reliable liquid crystal display device can be provided.

なお、本実施形態では、下電極の段差はコモン配線に沿って全面に形成されている例を
示したが、短絡の起こりやすい場所のみ、例えばコモン配線と信号線とが交差する位置の
近傍にのみ形成されるようにしてもよい。このようにすることで、下電極と信号線との間
の短絡防止の目的を達することができ、表示画質が良好なFFSモードの液晶表示装置を
提供することができる。
In the present embodiment, the step of the lower electrode is shown as being formed on the entire surface along the common wiring, but only in a place where a short circuit is likely to occur, for example, near the position where the common wiring and the signal line intersect. May be formed only. By doing so, the purpose of preventing a short circuit between the lower electrode and the signal line can be achieved, and an FFS mode liquid crystal display device with good display image quality can be provided.

なお、下電極の複数の段差の幅Xは、第1の絶縁膜を十分な厚さで成膜できるようにす
るために、2.25μm以上とするとよい。下電極の厚さは0.1μm程度であるが、ゲ
ート絶縁膜と称される第1の絶縁膜の厚さは通常0.4μm程度も必要である。下電極の
複数の段差の幅Xを2.25μm以上とすることで、信号線の線幅のバラツキやパターン
ズレを考慮しても、下電極の上層に成膜される第1の絶縁膜の厚さを段差部分の側面にお
いても静電気による絶縁破壊を十分抑制できる厚さにすることができるようになる。この
下電極の複数の段差の幅Xが2.25μm未満となると、下電極と信号線との間の短絡が
多くなるので好ましくない。
Note that the width X of the plurality of steps of the lower electrode is preferably 2.25 μm or more so that the first insulating film can be formed with a sufficient thickness. The thickness of the lower electrode is about 0.1 μm, but the thickness of the first insulating film called a gate insulating film usually needs to be about 0.4 μm. By setting the width X of the plurality of steps of the lower electrode to 2.25 μm or more, the first insulating film formed on the upper layer of the lower electrode can be taken into consideration even if variations in the line width of the signal line and pattern deviation are taken into consideration. It is possible to make the thickness such that the dielectric breakdown due to static electricity can be sufficiently suppressed even on the side surface of the stepped portion. If the width X of the plurality of steps of the lower electrode is less than 2.25 μm, short circuit between the lower electrode and the signal line increases, which is not preferable.

また、本実施形態におけるステップカバレッジ(B/A)の値の算出に用いる第1の絶
縁膜の平坦部の膜厚Aの測定箇所は、段差最上部の平坦部中央、又は段差周囲の平坦部で
あることがのぞましく、側面領域の膜厚Bの測定箇所は該当段差部の最薄部とすることが
のぞましく、これにより正確にステップカバレッジ(B/A)の値を算出できる。
In addition, the measurement location of the film thickness A of the flat portion of the first insulating film used for calculating the value of step coverage (B / A) in the present embodiment is the flat portion center at the top of the step or the flat portion around the step. It is desirable that the measurement area of the film thickness B in the side region is the thinnest part of the corresponding stepped portion, thereby accurately calculating the step coverage (B / A) value. it can.

また、本実施形態における第1の絶縁膜の平坦部の膜厚Aと、側面領域の膜厚Bとの比
であるステップカバレッジ(B/A)の値は、1以上となるようにするとよい。そのよう
にすることで、側面領域の膜厚Bが平坦部の膜厚Aと比較して十分に厚く、段差部の側面
領域にも膜を形成するための材料物質が十分留まっており、微細な穴やクラックが生じる
ことなく安定した金属膜や絶縁膜が成膜できる。このようにすることで、第1の絶縁膜に
十分な絶縁耐圧を付与することができるため、第1の絶縁膜の絶縁耐力を大きくすること
ができ、信号線とコモン配線との間の短絡をより抑制することができるので、より線欠陥
の発生が少ない液晶表示装置を提供することができる。ステップカバレッジ(B/A)の
値が1未満であると、側面領域の膜厚Bが平坦部の膜厚Aと比較して薄く、段差部の側面
領域にも膜を形成するための材料物質が十分留まっておらず、微細な穴やクラックが生じ
るため、下電極と信号線との間の短絡が多くなるので好ましくない。
In addition, the value of step coverage (B / A), which is the ratio between the film thickness A of the flat portion of the first insulating film and the film thickness B of the side region in this embodiment, is preferably 1 or more. . By doing so, the film thickness B of the side surface region is sufficiently thicker than the film thickness A of the flat portion, and the material material for forming the film also remains in the side surface region of the stepped portion. It is possible to form a stable metal film or insulating film without generating any holes or cracks. In this way, since a sufficient withstand voltage can be applied to the first insulating film, the dielectric strength of the first insulating film can be increased, and a short circuit between the signal line and the common wiring is possible. Therefore, it is possible to provide a liquid crystal display device with fewer line defects. If the value of step coverage (B / A) is less than 1, the material substance for forming the film also in the side surface region of the stepped portion, the film thickness B of the side surface region is thinner than the film thickness A of the flat portion. Is not sufficiently retained, and fine holes and cracks are generated, which is not preferable because a short circuit between the lower electrode and the signal line increases.

また、本実施形態における液晶表示装置の非表示領域29にはダミー画素が形成され、
下電極の段差部分をこのダミー画素に形成されるようにするとよい。ダミー画素は静電気
によって優先的に破壊されて表示領域内の画素に静電気の影響が及ばないようにする機能
をも備えているため、ダミー画素が正常に機能していればより表示領域の画素に静電気の
影響が及ばないようにすることができるため、より信頼性の高い液晶表示装置を提供する
ことができるようになる。
In addition, dummy pixels are formed in the non-display area 29 of the liquid crystal display device in the present embodiment,
The step portion of the lower electrode may be formed in this dummy pixel. Since the dummy pixels are also preferentially destroyed by static electricity and have a function to prevent the influence of static electricity on the pixels in the display area, if the dummy pixels are functioning normally, the pixels in the display area Since the influence of static electricity can be prevented, a more reliable liquid crystal display device can be provided.

10:液晶表示装置 11:透明基板 11a:延在部 12:走査線 13:コモン配
線 14:下電極 14a:段差 15:第1の絶縁膜 16:半導体層 17:信号線
18:第2の絶縁膜 19:コンタクトホール 20:スリット 21:上電極 22
:スパーク 23:傷 24:短絡 25:シール材 26:表示領域 27:液晶注入
口 28:封止材 29:非表示領域 AR:アレイ基板CF:カラーフィルター基板
D:ドレイン電極 G:ゲート電極 S:ソース電極 Dr:ドライバー E:エッジ部
DESCRIPTION OF SYMBOLS 10: Liquid crystal display device 11: Transparent substrate 11a: Extension part 12: Scanning line 13: Common wiring 14: Lower electrode 14a: Step 15: 1st insulating film 16: Semiconductor layer 17: Signal line 18: 2nd insulation Film 19: Contact hole 20: Slit 21: Upper electrode 22
: Spark 23: Scratch 24: Short circuit 25: Sealing material 26: Display area 27: Liquid crystal injection port 28: Sealing material 29: Non-display area AR: Array substrate CF: Color filter substrate
D: Drain electrode G: Gate electrode S: Source electrode Dr: Driver E: Edge part

Claims (3)

液晶層を挟持した一対の基板のうち、一方の基板上には、
平行に設けられた複数の走査線及びコモン配線と、
前記走査線、前記コモン配線及び前記一方の基板を被覆する第1の絶縁膜と、
前記走査線及び前記コモン配線と交差する方向に、前記第1の絶縁膜上に設けられた複数の信号線と、
前記走査線及び前記信号線の交差部近傍に設けられた薄膜トランジスタと、
前記第1の絶縁膜の下に形成されているとともに前記コモン配線に接続された下電極と、
前記薄膜トランジスタと、前記信号線と、前記第1の絶縁膜との表面に形成された第2の絶縁膜と、
前記第2の絶縁膜上に平面視で前記下電極と重畳するように形成され、スリットを有する上電極と、
を備え、
前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示領域と、前記表示領域の外側に形成される非表示領域を有する液晶表示装置において、
前記コモン配線は、該コモン配線が配設された領域に隣接する前記走査線の一方側に寄せて配設され、
前記下電極は、前記コモン配線の少なくとも一方の側面に複数の段差が形成されるように前記コモン配線を覆っており、
前記下電極の段差部分は、前記コモン配線の側面から前記下電極の端部までの幅が2.25μm以上であり、
前記下電極の段差部分は、前記コモン配線と前記信号線とが交差する位置の近傍にのみ形成され、
前記非表示領域にはダミー画素が形成されており、前記下電極の段差部分は前記ダミー画素に形成されていることを特徴とする液晶表示装置。
On one of the pair of substrates sandwiching the liquid crystal layer,
A plurality of scanning lines and a common wiring provided in parallel;
A first insulating film covering the scanning line, the common wiring, and the one substrate;
A plurality of signal lines provided on the first insulating film in a direction crossing the scanning line and the common wiring;
A thin film transistor provided near the intersection of the scanning line and the signal line;
A lower electrode formed under the first insulating film and connected to the common wiring;
A second insulating film formed on a surface of the thin film transistor, the signal line, and the first insulating film;
An upper electrode formed on the second insulating film so as to overlap the lower electrode in plan view, and having a slit;
With
In a liquid crystal display device having a display region in which the liquid crystal layer is driven by an electric field generated between the lower electrode and the upper electrode, and a non-display region formed outside the display region,
The common wiring is disposed close to one side of the scanning line adjacent to the region where the common wiring is disposed,
The lower electrode covers the common wiring so that a plurality of steps are formed on at least one side surface of the common wiring ;
The step portion of the lower electrode has a width from the side surface of the common wiring to the end portion of the lower electrode of 2.25 μm or more,
The step portion of the lower electrode is formed only in the vicinity of the position where the common wiring and the signal line intersect,
A dummy pixel is formed in the non-display area, and a step portion of the lower electrode is formed in the dummy pixel .
前記第1の絶縁膜のステップカバレッジは、
前記下電極上の平坦部に形成された絶縁膜の厚さをAとし、
前記下電極の段差の側面に形成された絶縁膜の厚さをBとしたとき、
B/A≧1
の関係を満たすように形成されていることを特徴とする請求項1に記載された液晶表示装置。
The step coverage of the first insulating film is
The thickness of the insulating film formed on the flat portion on the lower electrode is A,
When the thickness of the insulating film formed on the side surface of the step of the lower electrode is B,
B / A ≧ 1
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is formed so as to satisfy the above relationship.
(1)透明な基板の表面全体に亘って導電性層を被覆し、エッチングすることによりゲート電極部分を有する複数の走査線及び複数のコモン配線を互いに平行にパターニングする工程、
(2)前記(1)の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、各画素に対応する位置に、前記下電極間のコモン配線の表面を覆うと共に、コモン配線の側面を超えて延在するように下電極をパターニングする工程、
(3)前記(2)の工程で得られた基板の表面全体に亘って第1の絶縁膜を被覆する工程、
(4)前記第1の絶縁膜の表面全体に亘って半導体層を被覆し、エッチングすることによりゲート電極部分に対応する位置に半導体層をパターニングする工程、
(5)前記(4)の工程で得られた基板表面全体に亘って導電性層を被覆し、エッチングすることにより、前記走査線及びコモン配線と交差する方向に信号線を、それぞれの画素毎にドレイン電極と前記信号線に電気的に接続されたソース電極とをパターニングする工程、
(6)前記(5)の工程で得られた基板の表面全体に亘って第2の絶縁膜を被覆する工程、
(7)前記それぞれの画素のドレイン電極上に位置する前記第2の絶縁膜にコンタクトホールを形成する工程、
(8)前記(7)の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、エッチングすることにより各画素に複数のスリットを有する上電極をパターニングすると共に、前記上電極とドレイン電極とを電気的に導通させる工程、
(9)前記(8)の工程で得られた基板とカラーフィルター基板とを対向させ、両基板間に液晶を封入する工程、
を含み、
前記(2)の工程は、前記下電極のコモン配線の側面を超えて延在する部分である段差部分が、前記コモン配線と前記信号線とが交差する位置の近傍にのみに形成され、かつ、前記コモン配線の側面から前記下電極の端部までの幅が2.25μm以上となり、
さらに、前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示領域と、前記表示領域の外側に形成される非表示領域が形成され、
前記非表示領域にダミー画素が形成され、
前記下電極の段差部分は、前記ダミー画素に形成されていることを特徴とする液晶表示装置の製造方法。
(1) A step of patterning a plurality of scanning lines having a gate electrode portion and a plurality of common wirings in parallel with each other by covering and etching the conductive layer over the entire surface of the transparent substrate;
(2) The transparent conductive layer is covered over the entire surface of the substrate obtained in the step (1), and the surface of the common wiring between the lower electrodes is covered at a position corresponding to each pixel, and the common Patterning the lower electrode so as to extend beyond the side of the wiring;
(3) A step of covering the first insulating film over the entire surface of the substrate obtained in the step (2),
(4) A step of patterning the semiconductor layer at a position corresponding to the gate electrode portion by covering and etching the semiconductor layer over the entire surface of the first insulating film,
(5) By covering and etching the conductive layer over the entire substrate surface obtained in the step (4), a signal line is provided for each pixel in a direction intersecting the scanning line and the common wiring. Patterning a drain electrode and a source electrode electrically connected to the signal line;
(6) A step of coating the second insulating film over the entire surface of the substrate obtained in the step (5),
(7) forming a contact hole in the second insulating film located on the drain electrode of each pixel;
(8) The upper electrode having a plurality of slits in each pixel is patterned by covering and etching the transparent conductive layer over the entire surface of the substrate obtained in the step (7), and the upper electrode. Electrically connecting the drain electrode and the drain electrode,
(9) The step of causing the substrate obtained in the step (8) and the color filter substrate to face each other and encapsulating liquid crystal between the substrates,
Including
In the step (2), a step portion that is a portion extending beyond the side surface of the common wiring of the lower electrode is formed only in the vicinity of a position where the common wiring and the signal line intersect, and , The width from the side surface of the common wiring to the end of the lower electrode is 2.25 μm or more,
Furthermore, a display region in which the liquid crystal layer is driven by an electric field generated between the lower electrode and the upper electrode, and a non-display region formed outside the display region are formed,
Dummy pixels are formed in the non-display area;
The method of manufacturing a liquid crystal display device, wherein the step portion of the lower electrode is formed in the dummy pixel.
JP2009075839A 2009-03-26 2009-03-26 Liquid crystal display device and manufacturing method thereof Active JP5500537B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009075839A JP5500537B2 (en) 2009-03-26 2009-03-26 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009075839A JP5500537B2 (en) 2009-03-26 2009-03-26 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010230780A JP2010230780A (en) 2010-10-14
JP5500537B2 true JP5500537B2 (en) 2014-05-21

Family

ID=43046699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009075839A Active JP5500537B2 (en) 2009-03-26 2009-03-26 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5500537B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315683A (en) * 1999-05-06 2000-11-14 Hitachi Ltd Multilayer interconnection, method for forming the same and resist-softening apparatus
JP2001142092A (en) * 1999-11-10 2001-05-25 Hitachi Ltd Liquid crystal display device and method of producing the same
JP2001194676A (en) * 2000-01-07 2001-07-19 Hitachi Ltd Liquid crystal display device
JP4889388B2 (en) * 2006-07-13 2012-03-07 株式会社 日立ディスプレイズ Liquid crystal display
JP4201051B2 (en) * 2006-09-15 2008-12-24 エプソンイメージングデバイス株式会社 LCD panel
JP2008310210A (en) * 2007-06-18 2008-12-25 Epson Imaging Devices Corp In-plane switching display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010230780A (en) 2010-10-14

Similar Documents

Publication Publication Date Title
KR101055011B1 (en) Active matrix substrate and liquid crystal display device having the same
KR100250853B1 (en) Array circuit board and manufacturing method for display
US9759969B2 (en) Thin film transistor array substrate
JP4356750B2 (en) Liquid crystal display device and manufacturing method thereof
KR100333273B1 (en) The array substrate of TFT type liquid crystal display device and a method of fabricating the same
JP3663261B2 (en) Array substrate for display device and manufacturing method thereof
JP5392670B2 (en) Liquid crystal display device and manufacturing method thereof
JP6627447B2 (en) Liquid crystal display
TWI441198B (en) Panel and method for fabricating the same
US8928122B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
KR20060048075A (en) Substrate for display device, manufacturing methdo for same and display device
US9627585B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
US8772781B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
JP2012018970A (en) Thin film transistor array substrate, manufacturing method of the same and liquid crystal display device
KR20090033809A (en) Liquid crystal display device and electronic apparatus
JP6072522B2 (en) Liquid crystal display panel and manufacturing method thereof
JP4650471B2 (en) Liquid crystal display device, manufacturing method thereof and electronic apparatus
JP4115761B2 (en) Active matrix substrate, method for manufacturing the same, and display device using the same
JP2011017821A (en) Liquid crystal display panel and method for manufacturing the same
US8988641B2 (en) Liquid crystal display device and method for manufacturing liquid crystal display device
JP2004341186A (en) Thin-film transistor panel and its manufacturing method
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
JP5552247B2 (en) Liquid crystal display device and manufacturing method thereof
JP7274627B2 (en) Display device
JP4095990B2 (en) Array substrate for display device and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100702

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140304

R150 Certificate of patent or registration of utility model

Ref document number: 5500537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250