JP2011017821A - Liquid crystal display panel and method for manufacturing the same - Google Patents

Liquid crystal display panel and method for manufacturing the same Download PDF

Info

Publication number
JP2011017821A
JP2011017821A JP2009161526A JP2009161526A JP2011017821A JP 2011017821 A JP2011017821 A JP 2011017821A JP 2009161526 A JP2009161526 A JP 2009161526A JP 2009161526 A JP2009161526 A JP 2009161526A JP 2011017821 A JP2011017821 A JP 2011017821A
Authority
JP
Japan
Prior art keywords
wiring
routing wiring
liquid crystal
routing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009161526A
Other languages
Japanese (ja)
Inventor
Yasuhiro Watanabe
康弘 渡辺
Satoshi Taguchi
聡志 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009161526A priority Critical patent/JP2011017821A/en
Publication of JP2011017821A publication Critical patent/JP2011017821A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide bridge connection using a transparent conductive member between a signal line wire and a scanning line wire for ensuring good electric connection.SOLUTION: A wiring switching region between a first wire 16a and a second wire 16b includes a first contact hole group 24 and a second contact hole group 25 formed therein. The first contact hole group 24 includes a plurality of contact holes that penetrate through a first insulating film 17 and a second insulating film 20 and expose the surface of the first wire 16a. The second contact hole group 25 includes a plurality of contact holes that penetrate through the second insulating film 4 and expose the surface of the signal line wire 16b. The first wire 16a and the second wire 16b are bridged by a connection electrode 23 that covers the contact hole groups 24 and 25.

Description

本発明は、液晶表示パネルの非表示領域に走査線及び信号線と、第1引き回し配線及び
第2引き回し配線等の引き回し配線が形成された液晶表示パネル及びその製造方法に関す
る。更に詳しくは、本発明は、それら引き回し配線が絶縁膜の上下に形成され、これら引
き回し配線が所定の配線切り替え領域においてブリッジ接続されている液晶表示パネル及
びその製造方法に関する。
The present invention relates to a liquid crystal display panel in which scanning lines and signal lines, and lead lines such as first lead lines and second lead lines are formed in a non-display area of the liquid crystal display panel, and a method for manufacturing the same. More specifically, the present invention relates to a liquid crystal display panel in which the lead wirings are formed above and below an insulating film, and the lead wirings are bridge-connected in a predetermined wiring switching region, and a manufacturing method thereof.

液晶表示パネルはCRT(陰極線管)と比較して軽量、薄型、低消費電力という特徴が
あるため、表示用として多くの電子機器に使用されている。液晶表示パネルの液晶層に電
界を印加する方法として、縦電界方式のものと横電界方式のものとがある。縦電界方式の
液晶表示パネルは、液晶層を挟んで配置される一対の透明基板上にそれぞれ電極が設けら
れ、これら一対の電極により、概ね列方向の電界を液晶分子に印加するものである。この
縦電界方式の液晶表示パネルとしては、TN(Twisted Nematic)モード、VA(Vertica
l Alignment)モード、MVA(Multi-domain Vertical Alignment)モード等のものが知
られている。
Liquid crystal display panels are characterized by their light weight, thinness, and low power consumption compared to CRTs (cathode ray tubes), and are therefore used in many electronic devices for display purposes. As a method of applying an electric field to a liquid crystal layer of a liquid crystal display panel, there are a vertical electric field type and a horizontal electric field type. In a vertical electric field type liquid crystal display panel, electrodes are respectively provided on a pair of transparent substrates arranged with a liquid crystal layer interposed therebetween, and an electric field in a column direction is applied to liquid crystal molecules by the pair of electrodes. This vertical electric field type liquid crystal display panel includes TN (Twisted Nematic) mode, VA (Vertica
l Alignment) mode, MVA (Multi-domain Vertical Alignment) mode, etc. are known.

また、横電界方式の液晶表示パネルは、液晶層を挟んで配設される一対の基板のうちの
一方の内面側にのみ一対の電極を絶縁して設け、概ね横方向の電界を液晶分子に対して印
加するものである。この横電界方式の液晶表示パネルとしては、一対の電極が平面視で重
ならないIPS(In-Plane Switching)モードのものと、重なるFFS(Fringe Field S
witching)モードのものとが知られている。
In addition, a horizontal electric field type liquid crystal display panel is provided with a pair of electrodes insulated only on one inner surface side of a pair of substrates arranged with a liquid crystal layer sandwiched therebetween, and an electric field in a horizontal direction is generally used as liquid crystal molecules. In contrast, it is applied. This horizontal electric field type liquid crystal display panel includes an IPS (In-Plane Switching) mode in which a pair of electrodes do not overlap in a plan view, and an FFS (Fringe Field S) overlapping.
witching) mode is known.

このように、液晶表示パネルには複数の方式のものが知られている。これらの液晶表示
パネルは、いずれも液晶分子の配向を変化させるための電界を形成する画素電極及び共通
電極と、マトリクス状に整列された画素ごとに画素電極の電圧を変化させるための走査線
及び信号線が、アレイ基板の表示領域に形成されている。
As described above, a plurality of types of liquid crystal display panels are known. Each of these liquid crystal display panels includes a pixel electrode and a common electrode that form an electric field for changing the orientation of liquid crystal molecules, a scanning line for changing the voltage of the pixel electrode for each pixel arranged in a matrix, and Signal lines are formed in the display area of the array substrate.

そして、アレイ基板の非表示領域にはドライバー用ICとの電気的接続用の電極端子が
形成され、これらの電極端子には走査線及び信号線が走査線と同一材料の走査線引き回し
配線及び信号線と同一材料の信号線引き回し配線とからなる引き回し配線を介して電気的
に接続されている。これらの引き回し配線は表示領域の周縁領域に形成されるが、走査線
及び信号線用の引き回し配線は非常に数が多いので、広い周縁領域が必要とされる。特に
、ドライバー用ICが、信号線の延在方向に配設されているときは、表示領域が液晶表示
パネルの左右のいずれにも偏らずに中央に配置されているようにするためには、走査線用
の引き回し配線を表示領域の左右の両側から信号線の延在方向に引き回す必要があるため
、更に広い周縁領域が必要とされる。
Electrode terminals for electrical connection with the driver IC are formed in the non-display area of the array substrate, and the scanning lines and signal lines are made of the same material as the scanning lines, and wiring lines and signals are formed on these electrode terminals. The wiring is electrically connected via a routing wire composed of a signal wire routing wire made of the same material as the wire. These lead-out lines are formed in the peripheral area of the display area. However, since the number of lead-out lines for the scanning lines and signal lines is very large, a wide peripheral area is required. In particular, when the driver IC is arranged in the extending direction of the signal line, in order to make the display area arranged in the center without being biased to either the left or right of the liquid crystal display panel, Since it is necessary to route the scanning lines for the scanning lines from both the left and right sides of the display area in the signal line extending direction, a wider peripheral area is required.

このような周縁領域に必要な面積を減らす目的で、下記特許文献1には、引き回し配線
を多層構造化した液晶表示パネルが開示されている。ここで、下記特許文献1に開示され
ている液晶表示パネルの引き回し配線の構成を図6及び図7を用いて説明する。なお、図
6Aは従来例の液晶表示パネルの周縁領域左側における引き回し配線の配置を示す部分拡
大平面図、図6Bは図6AのVB−VB線の断面図である。図7Aは従来の液晶表示パネ
ルの配線切り替え領域の平面図であり、図7Bは図7AのVIB−VIB線の断面図である。
In order to reduce the area required for such a peripheral region, Patent Document 1 below discloses a liquid crystal display panel in which the lead wiring has a multilayer structure. Here, the configuration of the lead wiring of the liquid crystal display panel disclosed in Patent Document 1 below will be described with reference to FIGS. 6A is a partially enlarged plan view showing the arrangement of routing wirings on the left side of the peripheral region of the liquid crystal display panel of the conventional example, and FIG. 6B is a cross-sectional view taken along the line VB-VB in FIG. 6A. 7A is a plan view of a wiring switching region of a conventional liquid crystal display panel, and FIG. 7B is a cross-sectional view taken along line VIB-VIB in FIG. 7A.

なお、理解を容易とするために、図6Aにおいては、走査線と同一材料で形成された導
電部材を点線で示し、信号線と同一材料で形成された導線部材を実線で示している。
In order to facilitate understanding, in FIG. 6A, conductive members formed of the same material as the scanning lines are indicated by dotted lines, and conductive members formed of the same material as the signal lines are indicated by solid lines.

下記特許文献1に開示された液晶表示パネル50においては、アレイ基板ARは、透明
なガラス基板11の表面に走査線12及び信号線13とがマトリクス状に配置された表示
領域と、表示領域の左右両側(図6Aにおいては左側のみ示されている)及び下側に位置
する周縁領域とに区画されている。周縁領域には、信号線13の延在方向に、ドライバー
用IC(図示省略)ないし外部回路との接続のための走査線用電極端子14及び信号線用
電極端子15が設けられており、周縁領域には更に、走査線12と走査線用電極端子14
とを接続するための引き回し配線16が形成されている。
In the liquid crystal display panel 50 disclosed in Patent Document 1 below, the array substrate AR includes a display area in which scanning lines 12 and signal lines 13 are arranged in a matrix on the surface of a transparent glass substrate 11, and a display area. It is divided into left and right sides (only the left side is shown in FIG. 6A) and a peripheral region located on the lower side. A scanning line electrode terminal 14 and a signal line electrode terminal 15 for connection to a driver IC (not shown) or an external circuit are provided in the peripheral region in the extending direction of the signal line 13. The region further includes a scanning line 12 and a scanning line electrode terminal 14.
A lead wiring 16 for connecting the two is formed.

引き回し配線16は、走査線12と同一材料からなる第1引き回し配線16aと信号線
13と同一材料からなる第2引き回し配線16bとからなる。図6Bに示されているよう
に、これらの第1引き回し配線16aと、第2引き回し配線16bとは、間に第1絶縁膜
(一般にゲート絶縁膜と称される)17を挟んで2層構造化されると共に、一般的には平
面視で互いに重なることなく互い違いに隣接配置されている。
The lead wiring 16 includes a first lead wiring 16 a made of the same material as the scanning line 12 and a second lead wiring 16 b made of the same material as the signal line 13. As shown in FIG. 6B, the first routing wiring 16a and the second routing wiring 16b have a two-layer structure with a first insulating film (generally referred to as a gate insulating film) 17 interposed therebetween. In general, they are alternately arranged adjacent to each other without overlapping each other in plan view.

この際、第1絶縁膜17の下側に配置されている第1引き回し配線16aの一部は、一
端が走査線12の端部と直接接続され、他端が第1絶縁膜17の下側に形成された走査線
用電極端子14と直接接続されている。また、第1絶縁膜17の上側に形成された第2引
き回し配線16bは、第1配線切り替え領域18において走査線12と電気的に接続され
、第2配線切り替え領域19において再度第1引き回し配線16aに切り替えられて走査
線用電極端子14と電気的に接続されている。更に、信号線13は、第2引き回し配線1
6cによって直接、又は適宜走査線と同一材料からなる別の引き回し配線(図示省略)に
切り替えられて、信号線用電極端子15に電気的に接続されている。
At this time, a part of the first routing wiring 16 a disposed below the first insulating film 17 has one end directly connected to the end of the scanning line 12 and the other end below the first insulating film 17. Are directly connected to the scanning line electrode terminals 14 formed on the substrate. Further, the second routing wiring 16b formed on the upper side of the first insulating film 17 is electrically connected to the scanning line 12 in the first wiring switching region 18, and is again connected to the first routing wiring 16a in the second wiring switching region 19. To be electrically connected to the scanning line electrode terminal 14. Further, the signal line 13 is connected to the second routing wiring 1.
The signal line electrode terminal 15 is electrically connected to the signal line electrode terminal 15 directly or by switching to another lead wiring (not shown) made of the same material as the scanning line.

図7Aに示されているように、第1配線切り替え領域18(図6A参照)においては、
第1引き回し配線16aと第2引き回し配線16bとは、互いの端部が一定の距離Lを隔
てて隣接配置されている。そして、図7Bに示されているように、第1引き回し配線16
aの表面を被覆する第1絶縁膜17及びこの第1絶縁膜17の表面を被覆する第2絶縁膜
(一般にパッシベーション膜と称される)20には、第1引き回し配線16aの一部表面
を露出させる第1コンタクトホール21が形成されている。また、第2引き回し配線16
bの表面を被覆する第2絶縁膜20には、第2引き回し配線16bの一部表面を露出させ
る第2コンタクトホール22が形成されている。そして、これら第1コンタクトホール2
1と第2コンタクトホール22を被覆するようにして、画素電極と同一材料の透明導電性
材料からなる接続電極23が第2絶縁膜20の表面に形成されており、これにより、第1
引き回し配線16aと第2引き回し配線16bとがブリッジ接続されている。なお、第2
配線切り替え領域19(図6A参照)の構成は、実質的に第1配線切り替え領域18と同
様であるので、図示省略した。
As shown in FIG. 7A, in the first wiring switching region 18 (see FIG. 6A),
The first routing wiring 16a and the second routing wiring 16b are arranged adjacent to each other with a certain distance L between their ends. Then, as shown in FIG. 7B, the first routing wiring 16
The first insulating film 17 covering the surface of a and the second insulating film (generally referred to as a passivation film) 20 covering the surface of the first insulating film 17 are provided with a partial surface of the first routing wiring 16a. A first contact hole 21 to be exposed is formed. Also, the second routing wiring 16
In the second insulating film 20 that covers the surface of b, a second contact hole 22 that exposes a part of the surface of the second routing wiring 16b is formed. These first contact holes 2
A connection electrode 23 made of a transparent conductive material that is the same material as the pixel electrode is formed on the surface of the second insulating film 20 so as to cover the first and second contact holes 22.
The routing wiring 16a and the second routing wiring 16b are bridge-connected. The second
Since the configuration of the wiring switching area 19 (see FIG. 6A) is substantially the same as that of the first wiring switching area 18, the illustration thereof is omitted.

この特許文献1に開示されている液晶表示パネル50によれば、第1引き回し配線16
a及び第2引き回し配線16bからなる引き回し配線が2層構造化されていることから、
引き回し配線間のピッチを狭めることができ、周縁領域の占める面積の狭小化が達成され
る。
According to the liquid crystal display panel 50 disclosed in Patent Document 1, the first lead wiring 16
Since the routing wiring composed of a and the second routing wiring 16b has a two-layer structure,
The pitch between the routing wirings can be reduced, and the area occupied by the peripheral region can be reduced.

特開2005−91962号公報JP 2005-91962 A

しかしながら、このような第1コンタクトホール21及び第2のコンタクトホール22
を被覆する透明導電性材料からなる接続電極23により第1引き回し配線16aと第2引
き回し配線16bとをブリッジ接続すると、図7B中に4箇所の丸囲みで示される第1、
第2コンタクトホール21、22の底面端部で、いわゆるカバレッジ不良が発生する場合
があることが知られている。これは、一般に、接続電極23を形成するために透明導電性
材料が上方からスパッタリングにより積層されるように形成されることに起因している。
However, the first contact hole 21 and the second contact hole 22 as described above.
When the first lead wiring 16a and the second lead wiring 16b are bridge-connected by the connection electrode 23 made of a transparent conductive material covering the first, the first and second circles shown in FIG.
It is known that a so-called coverage failure may occur at the bottom edge of the second contact holes 21 and 22. This is because the transparent conductive material is generally formed so as to be laminated by sputtering from above in order to form the connection electrode 23.

このようなカバレッジ不良箇所は、第1引き回し配線16aや第2引き回し配線16b
の腐食の要因となり、第2引き回し配線16bと第1引き回し配線16aとの間の良好な
電気的接続の妨げとなることがある。また、液晶表示パネルの画素数の増加に伴い、各種
引き回し配線の数も増加するので、このような問題を放置すると画質劣化の大きな要因と
なる。
Such a poor coverage portion is the first routing wiring 16a or the second routing wiring 16b.
This may cause corrosion, and may hinder good electrical connection between the second routing wiring 16b and the first routing wiring 16a. Further, as the number of pixels of the liquid crystal display panel increases, the number of various lead wirings also increases. If such a problem is left unattended, it will be a major factor in image quality degradation.

本発明は、上述の問題点を解決すべくなされたものであり、その目的は、第1引き回し
配線及び第2引き回し配線のコンタクトホールを介したブリッジ接続を透明導電性部材か
らなる接続電極を用いて行いながら、コンタクトホールの底面端部でカバレッジ不良が発
生しても、第1引き回し配線及び第2引き回し配線との良好な電気的接続を確保でき、そ
れにより安定した表示画質を提供することのできる液晶表示パネル及びその製造方法を提
供することにある。
The present invention has been made to solve the above-described problems, and an object of the present invention is to use a connection electrode made of a transparent conductive member for bridge connection through contact holes of the first routing wiring and the second routing wiring. Even if coverage failure occurs at the bottom edge of the contact hole, good electrical connection with the first routing wiring and the second routing wiring can be secured, thereby providing stable display image quality. An object of the present invention is to provide a liquid crystal display panel and a manufacturing method thereof.

上記課題を解決するために、本発明の液晶表示パネルは、液晶層を挟持して対向配置さ
れた第1透明基板と第2透明基板とを備え、前記第1透明基板の前記液晶層側には、表示
領域の周辺部に引き回し配線によって前記表示領域の走査線及び信号線とそれぞれ電気的
に接続された複数の走査線用電極端子及び信号線用電極端子とが形成されている液晶表示
パネルであって、
前記引き回し配線は、
前記走査線をそれぞれ前記複数の走査線用電極端子に引き回す複数の走査線引き回し配
線と、前記信号線をそれぞれ前記複数の信号線用電極端子に引き回す複数の信号線引き回
し配線とを備え、
前記複数の走査線引き回し配線及び/または前記複数の信号線引き回し配線は、前記走
査線と同一の走査線材料から形成された第1引き回し配線と、前記第1の引き回し配線と
電気的に絶縁され、かつ前記信号線と同一の信号線材料から形成された第2引き回し配線
とから構成されており、
前記第2引き回し配線は所定の配線切り替え領域において前記第1引き回し配線と切り
替え接続されており、
前記配線切り替え領域においては、
第1絶縁膜及び第2絶縁膜を貫通して前記第1引き回し配線の表面を露出させるコンタ
クトホールが複数個配設された第1コンタクトホール群と、前記第2絶縁膜を貫通して前
記第2引き回し配線の表面を露出させるコンタクトホールが複数個配設された第2コンタ
クトホール群とが形成されており、
前記第1引き回し配線と前記第2引き回し配線とは、前記第1及び第2コンタクトホー
ル群の全コンタクトホールを被覆しつつ前記第2絶縁膜上に形成された接続電極によりブ
リッジ接続されている、ことを特徴とする。
In order to solve the above-described problems, a liquid crystal display panel of the present invention includes a first transparent substrate and a second transparent substrate that are disposed to face each other with a liquid crystal layer interposed therebetween, and the liquid crystal layer side of the first transparent substrate is disposed on the liquid crystal layer side. A liquid crystal display panel in which a plurality of scanning line electrode terminals and signal line electrode terminals electrically connected to the scanning lines and signal lines of the display area are formed around the display area by lead wirings, respectively. Because
The routing wiring is
A plurality of scanning line routing wires that respectively route the scanning lines to the plurality of scanning line electrode terminals; and a plurality of signal line routing wires that respectively route the signal lines to the plurality of signal line electrode terminals;
The plurality of scanning line routing wirings and / or the plurality of signal line routing wirings are electrically insulated from the first routing wiring formed of the same scanning line material as the scanning lines and the first routing wiring. And a second lead wiring formed of the same signal line material as the signal line,
The second routing wiring is switched and connected to the first routing wiring in a predetermined wiring switching area;
In the wiring switching area,
A first contact hole group having a plurality of contact holes that pass through the first insulating film and the second insulating film and expose the surface of the first routing wiring; A second contact hole group in which a plurality of contact holes that expose the surface of the lead-out wiring are disposed;
The first routing wiring and the second routing wiring are bridge-connected by connection electrodes formed on the second insulating film while covering all contact holes of the first and second contact hole groups. It is characterized by that.

本発明の液晶表示パネルにおいては、配線切り替え領域におけるコンタクトホールの形
成範囲を従来例のものと同じとしても、このコンタクトホールの形成範囲内に形成される
コンタクトホールの数を従来例のものよりも増加させている。このため、本発明の液晶表
示パネルによれば、何れかのコンタクトホールでカバレッジ不良が発生しても、そのカバ
レッジ不良箇所は従来例のものよりも小さくなり、また、その他の複数のコンタクトホー
ルで十分なカバレッジが維持されているようにできるので、走査線引き回し配線と信号線
引き回し配線との電気的接続を十分に確保することができるようになる。
In the liquid crystal display panel of the present invention, even if the contact hole forming range in the wiring switching region is the same as that of the conventional example, the number of contact holes formed in the contact hole forming range is larger than that of the conventional example. Increasing. Therefore, according to the liquid crystal display panel of the present invention, even if a coverage failure occurs in any one of the contact holes, the portion of the coverage failure is smaller than that in the conventional example, and the other plurality of contact holes Since sufficient coverage can be maintained, sufficient electrical connection between the scanning line routing wiring and the signal line routing wiring can be ensured.

本発明の液晶表示パネルにおいては、前記走査線は、一部が前記走査線引き回し配線に
よって直接前記走査線用電極端子に接続され、他の部分が第1の前記配線切り替え領域を
経て前記走査線から前記第2引き回し配線に切り替えられ、かつ、第2の前記配線切り替
え領域を経て前記第2引き回し配線から前記第1引き回し配線に切り替えられて前記走査
線用電極端子に接続されていることが好ましい。
In the liquid crystal display panel of the present invention, a part of the scanning line is directly connected to the scanning line electrode terminal by the scanning line routing wiring, and the other part is connected to the scanning line through the first wiring switching region. It is preferable that the second routing wiring is switched to the second routing wiring, and the second routing wiring is switched to the first routing wiring via the second wiring switching region and connected to the scanning line electrode terminal. .

このような構成を備えていると、走査線と直接接続されている第1引き回し配線は第1
絶縁膜の下側に配置されているが、走査線に接続されている第2引き回し配線を第1絶縁
膜の表面に配置することができるので、走査線用の引き回し配線を2層構造とすることが
できる。そのため、本発明の液晶表示パネルによれば、走査線用の引き回し配線を形成す
るために必要とする表示領域の周辺部を狭幅化することができるようになる。
With such a configuration, the first routing wiring directly connected to the scanning line is the first.
Although arranged below the insulating film, the second routing wiring connected to the scanning line can be arranged on the surface of the first insulating film, so that the routing wiring for the scanning line has a two-layer structure. be able to. Therefore, according to the liquid crystal display panel of the present invention, it becomes possible to narrow the peripheral portion of the display area necessary for forming the lead-out wiring for the scanning line.

本発明の液晶表示パネルにおいては、前記接続電極は、前記表示領域に形成された画素
電極と同一の透明導電性材料で形成されていることが好ましい。
In the liquid crystal display panel of the present invention, it is preferable that the connection electrode is formed of the same transparent conductive material as the pixel electrode formed in the display region.

このような本発明の液晶表示パネルによれば、画素電極の形成と同時に接続電極を形成
することができるので、特に接続電極の形成用の工程数を増やす必要がなくなる。
According to the liquid crystal display panel of the present invention, since the connection electrode can be formed simultaneously with the formation of the pixel electrode, it is not necessary to increase the number of steps for forming the connection electrode.

本発明の液晶表示パネルにおいて、前記配線切り替え領域内に位置する前記第1引き回
し配線及び前記第2引き回し配線は、前記配線切り替え領域外の前記第1引き回し配線及
び前記第2引き回し配線よりも幅広に形成されていることが好ましい。
In the liquid crystal display panel of the present invention, the first routing wiring and the second routing wiring located in the wiring switching area are wider than the first routing wiring and the second routing wiring outside the wiring switching area. Preferably it is formed.

このような本発明の液晶表示パネルによれば、配線切り替え領域が広く確保されるので
、より多くのコンタクトホールからなるコンタクトホール群を形成することができ、これ
により第1引き回し配線と第2引き回し配線との電気的接続をより確かなものとすること
が可能となる。
According to such a liquid crystal display panel of the present invention, a wide wiring switching region is ensured, so that a contact hole group consisting of more contact holes can be formed, whereby the first routing wiring and the second routing are formed. The electrical connection with the wiring can be made more reliable.

また、本発明の液晶表示パネルの製造方法は、液晶層を挟持して対向配置された第1透
明基板と第2透明基板とを備え、前記第1透明基板の前記液晶層側には、表示領域の周辺
部に引き回し配線によって前記表示領域の走査線及び信号線とそれぞれ電気的に接続され
た走査線用電極端子及び信号線用電極端子とが形成されている液晶表示パネルの製造方法
であって、以下の(1)〜(7)の工程を具備することを特徴とする。
(1)前記第1透明基板上に走査線材料からなる走査線、ゲート電極、第1引き回し配線
をパターニング形成する工程、
(2)前記工程で得られた第1透明基板の表面を第1絶縁膜で被覆する工程、
(3)前記第1絶縁膜上の前記ゲート電極に対応する位置に半導体層を形成する工程、
(4)前記第1絶縁膜上に信号線材料からなる信号線、ソース電極、ドレイン電極、第2
引き回し配線をパターニング形成する工程、
(5)前記工程で得られた第1透明基板の表面を第2絶縁膜で被覆する工程、
(6)画素電極と前記ドレイン電極とを接続するために電極接続用コンタクトホールを形
成すると同時に、前記第1絶縁膜と第2絶縁膜を貫通して前記第1引き回し配線の表面を
露出させるコンタクトホールが複数個配設された第1コンタクトホール群と、前記第2絶
縁膜を貫通して前記第2引き回し配線の表面を露出させるコンタクトホールが複数個配設
された第2コンタクトホール群とを前記配線切り替え領域に形成する工程、
(7)前記画素電極接続用コンタクトホールと、前記第1及び第2コンタクトホール群の
全コンタクトホールを被覆しつつ、前記第2絶縁膜上に画素電極と同一の透明導電性部材
からなる接続電極を形成して前記第1引き回し配線と前記第2引き回し配線とをブリッジ
接続する工程。
The method for manufacturing a liquid crystal display panel according to the present invention includes a first transparent substrate and a second transparent substrate that are opposed to each other with a liquid crystal layer interposed therebetween, and the liquid crystal layer side of the first transparent substrate has a display. A method of manufacturing a liquid crystal display panel in which a scanning line electrode terminal and a signal line electrode terminal electrically connected to a scanning line and a signal line of the display area, respectively, are formed in a peripheral portion of the area by lead wiring. The following steps (1) to (7) are provided.
(1) patterning and forming a scanning line made of a scanning line material, a gate electrode, and a first routing wiring on the first transparent substrate;
(2) A step of covering the surface of the first transparent substrate obtained in the step with a first insulating film,
(3) forming a semiconductor layer at a position corresponding to the gate electrode on the first insulating film;
(4) A signal line made of a signal line material on the first insulating film, a source electrode, a drain electrode, a second
A step of patterning and forming a routing wiring;
(5) A step of covering the surface of the first transparent substrate obtained in the step with a second insulating film,
(6) A contact that forms an electrode connection contact hole for connecting the pixel electrode and the drain electrode, and at the same time, exposes the surface of the first routing wiring through the first insulating film and the second insulating film. A first contact hole group in which a plurality of holes are disposed; and a second contact hole group in which a plurality of contact holes that penetrate the second insulating film and expose a surface of the second routing wiring are disposed. Forming in the wiring switching region;
(7) A connection electrode made of the same transparent conductive member as the pixel electrode on the second insulating film while covering all the contact holes of the pixel electrode connection contact hole and the first and second contact hole groups. Forming a bridge connection between the first routing wiring and the second routing wiring.

本発明の液晶表示パネルの製造方法によれば、上述した本発明の液晶表示パネルにより
適した製造方法が提供される。
According to the manufacturing method of the liquid crystal display panel of the present invention, a manufacturing method more suitable for the above-described liquid crystal display panel of the present invention is provided.

第1実施形態の液晶表示装置のアレイ基板を示す模式平面図である。It is a schematic plan view which shows the array substrate of the liquid crystal display device of 1st Embodiment. 図2Aは本実施形態の液晶表示パネルにおける周辺領域の第1引き回し配線と第2引き回し配線との配線切り替え領域を示す図であり、図2Bは図2AのIB−IB線に沿った断面図である。2A is a diagram showing a wiring switching region between the first routing wiring and the second routing wiring in the peripheral region in the liquid crystal display panel of the present embodiment, and FIG. 2B is a cross-sectional view taken along the line IB-IB in FIG. 2A. is there. 本実施形態の液晶表示パネルの変形例を示す配線切り替え領域を示す図である。It is a figure which shows the wiring switching area | region which shows the modification of the liquid crystal display panel of this embodiment. 本実施形態の液晶表示パネルの製造方法を工程順に示す図である。It is a figure which shows the manufacturing method of the liquid crystal display panel of this embodiment in process order. 図4に続く本実施形態の液晶表示パネルの製造方法を工程順に示す図である。It is a figure which shows the manufacturing method of the liquid crystal display panel of this embodiment following FIG. 4 in order of a process. 図6Aは本実施形態及び従来例に共通の液晶表示パネルの周縁領域左側における引き回し配線の配置を示す部分拡大平面図、図6Bは図6AのVB−VB線の断面図である。FIG. 6A is a partially enlarged plan view showing the arrangement of routing wirings on the left side of the peripheral region of the liquid crystal display panel common to the present embodiment and the conventional example, and FIG. 6B is a cross-sectional view taken along the line VB-VB in FIG. 図7Aは従来の液晶表示パネルの配線切り替え領域の平面図であり、図7Bは図7AのVIB−VIB線の断面図である。7A is a plan view of a wiring switching region of a conventional liquid crystal display panel, and FIG. 7B is a cross-sectional view taken along the line VIB-VIB in FIG. 7A.

以下、図面を参照して本発明の実施形態を説明する。ただし、以下に示す実施形態は、
本発明の技術的思想を具体化するための液晶表示パネルを例示するものであって、本発明
をこの液晶表示パネルに特定することを意図するものではなく、特許請求の範囲に含まれ
るその他の実施形態のものにも等しく適応し得るものである。なお、この明細書における
説明のために用いられた各図面においては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法
に比例して表示されているものではない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the embodiment shown below is
The liquid crystal display panel for embodying the technical idea of the present invention is illustrated, and is not intended to specify the present invention as the liquid crystal display panel, and is not included in the scope of the claims. The present invention can be equally applied to the embodiment. In each drawing used for the description in this specification, each layer and each member are displayed in different scales so that each layer and each member can be recognized on the drawing. However, it is not necessarily displayed in proportion to the actual dimensions.

図1は第1実施形態の液晶表示装置のアレイ基板を示す模式平面図である。この実施形
態の液晶表示パネル10は、各種の画像が表示される表示領域DAと、その周辺に形成さ
れた額縁領域PFとを備えており、この額縁領域PFの一つの端部側にドライバーICな
いし外部接続のための端子部Drが形成されている。そして、額縁領域PFには、表示領
域DAの走査線12を端子部Drへ引き回す引き回し配線16及び信号線13を端子部D
rへと引き回す引き回し配線16Cを備えている。
FIG. 1 is a schematic plan view showing an array substrate of the liquid crystal display device of the first embodiment. The liquid crystal display panel 10 of this embodiment includes a display area DA on which various images are displayed and a frame area PF formed around the display area DA, and a driver IC is provided on one end side of the frame area PF. Or, a terminal portion Dr for external connection is formed. In the frame area PF, the wiring lines 16 and the signal lines 13 that route the scanning lines 12 in the display area DA to the terminal portions Dr are connected to the terminal portions D.
A routing wiring 16C leading to r is provided.

なお、この実施形態の液晶表示パネル10における周縁領域左側における引き回し配線
部分の構成は、図6Aに示した従来例のものと実質的に相違はないので、適宜図6Aを援
用して説明することとし、また、従来例のものと同様の構成部分については同一の参照符
号を付与して説明する。
Note that the configuration of the lead-out wiring portion on the left side of the peripheral region in the liquid crystal display panel 10 of this embodiment is not substantially different from that of the conventional example shown in FIG. 6A, and therefore will be described with appropriate reference to FIG. 6A. In addition, the same components as those of the conventional example will be described with the same reference numerals.

端子部Drはガラス基板(本発明の第1透明基板に対応)11の表面に、信号線13の
延在方向に形成され、図6に示すように、走査線材料で形成された走査線用電極端子14
及び信号線材料で形成された信号線用電極端子15とを含んでいる。走査線12と走査線
用電極端子14とは複数の引き回し配線16で接続されている。引き回し配線16は、走
査線材料からなる第1引き回し配線16aと信号線材料からなる第2引き回し配線16b
とから形成されている。これらの第1引き回し配線16aと第2引き回し配線16bとは
、図6Bに示されている従来例の液晶表示パネルの場合と同様に、間にゲート絶縁膜17
を挟んで2層構造化されると共に、平面視で互いに重なることなく互い違いに隣接配置さ
れている。
The terminal portion Dr is formed on the surface of the glass substrate 11 (corresponding to the first transparent substrate of the present invention) in the extending direction of the signal line 13, and as shown in FIG. Electrode terminal 14
And a signal line electrode terminal 15 formed of a signal line material. The scanning line 12 and the scanning line electrode terminal 14 are connected by a plurality of lead wires 16. The lead wiring 16 includes a first lead wiring 16a made of a scanning line material and a second lead wiring 16b made of a signal line material.
And is formed from. The first routing wiring 16a and the second routing wiring 16b are provided between the gate insulating film 17 and the liquid crystal display panel of the conventional example shown in FIG. 6B.
The two-layer structure is sandwiched between them and they are alternately arranged adjacent to each other without overlapping each other in plan view.

この際、第1絶縁膜17の下側に配置されている第1引き回し配線16aの一部は、一
端が走査線12の端部と直接接続され、他端がゲート絶縁膜17の下側に形成された走査
線用電極端子14と直接接続されている。またゲート絶縁膜17の上側に形成された第2
引き回し配線16bは、第1配線切り替え領域18において走査線12と電気的に接続さ
れ、第2配線切り替え領域19において再度第1引き回し配線16aに切り替えられて走
査線用電極端子14と電気的に接続されている。更に、信号線13は、信号線13と第2
引き回し配線16cによって直接信号線用電極端子15に電気的に接続されている。
At this time, one end of the first routing wiring 16 a disposed below the first insulating film 17 is directly connected to the end of the scanning line 12, and the other end is below the gate insulating film 17. It is directly connected to the formed scanning line electrode terminal 14. Also, the second formed on the upper side of the gate insulating film 17.
The routing wiring 16 b is electrically connected to the scanning line 12 in the first wiring switching area 18, and is switched again to the first routing wiring 16 a in the second wiring switching area 19 and is electrically connected to the scanning line electrode terminal 14. Has been. Further, the signal line 13 is connected to the signal line 13 and the second line.
The lead wire 16c is directly connected to the signal line electrode terminal 15 directly.

この実施形態の液晶表示パネル10においては、走査線材料からなる第1引き回し配線
16aは、図2Bに示されているように、その表面がゲート絶縁膜17で被覆されており
、信号線材料からなる第2引き回し配線16bは、ゲート絶縁膜(本発明の第1絶縁膜対
応)17の表面に形成され、その表面がパッシベーション膜(本発明の第2絶縁膜に対応
)20で被覆されている。そして、この第1配線切り替え領域18においては、図2Aに
示されているように、第1引き回し配線16aと第2引き回し配線16bとは、互いの端
部が一定の距離Lを隔てて隣接配置されている。
In the liquid crystal display panel 10 of this embodiment, as shown in FIG. 2B, the surface of the first routing wiring 16a made of the scanning line material is covered with the gate insulating film 17, and the first wiring wiring 16a is made of the signal line material. The second routing wiring 16b is formed on the surface of the gate insulating film (corresponding to the first insulating film of the present invention) 17, and the surface thereof is covered with a passivation film (corresponding to the second insulating film of the present invention) 20. . In the first wiring switching region 18, as shown in FIG. 2A, the first routing wiring 16 a and the second routing wiring 16 b are arranged adjacent to each other with a constant distance L therebetween. Has been.

第1引き回し配線16aの表面を被覆するゲート絶縁膜17及びこのゲート絶縁膜17
の表面を被覆するパッシベーション膜20には、第1引き回し配線16aの表面を露出さ
せる複数個、例えば合計16個(4×4個)のコンタクトホールからなる第1コンタクト
ホール群24が形成されている。すなわち、この例では、配線切り替え領域18において
は、第1引き回し配線16aは16箇所でその表面が露出されている。一方、第2引き回
し配線16bの表面を被覆するパッシベーション膜20には、同様に第2引き回し配線1
6bの表面を露出させる合計16個(4×4個)のコンタクトホールからなる第2コンタ
クトホール群25が形成されている。すなわち、この例では、配線切り替え領域において
は、第2引き回し配線16bは16箇所でその表面が露出されている。
A gate insulating film 17 covering the surface of the first routing wiring 16a and the gate insulating film 17
In the passivation film 20 that covers the surface of the first contact hole group 24, a plurality of first contact hole groups 24, for example, a total of 16 (4 × 4) contact holes that expose the surface of the first routing wiring 16 a are formed. . In other words, in this example, in the wiring switching region 18, the surface of the first routing wiring 16a is exposed at 16 locations. On the other hand, the passivation film 20 that covers the surface of the second routing wiring 16b is similarly applied to the second routing wiring 1.
A second contact hole group 25 including a total of 16 (4 × 4) contact holes exposing the surface of 6b is formed. That is, in this example, in the wiring switching region, the surface of the second routing wiring 16b is exposed at 16 locations.

そして、これら第1コンタクトホール群24の16個のコンタクトホールと第2コンタ
クトホール群25の16個のコンタクトホールは、パッシベーション膜20の表面に形成
される画素電極と同一の例えばITO(Indium Thin Oxide)又はIZO(Indium Zinc O
xide)等からなる透明導電性材料からなる接続電極23で被覆されている。これにより、
第1引き回し配線16aと第2引き回し配線16bとが透明導電性材料からなる接続電極
23を介してブリッジ接続されている。
The 16 contact holes of the first contact hole group 24 and the 16 contact holes of the second contact hole group 25 are the same as the pixel electrode formed on the surface of the passivation film 20, for example, ITO (Indium Thin Oxide). ) Or IZO (Indium Zinc O
xide) or the like, which is covered with a connection electrode 23 made of a transparent conductive material. This
The first routing wiring 16a and the second routing wiring 16b are bridge-connected through a connection electrode 23 made of a transparent conductive material.

このように、図7に示した従来例の液晶表示パネル50ではそれぞれ1個の第1、第2
コンタクトホール21、22のみを形成してブリッジ接続しているが、本実施形態の液晶
表示パネル10ではそれぞれ16個のコンタクトホールからなるコンタクトホール群24
、25を形成してブリッジ接続を行っている。また、本実施形態の液晶表示パネル10で
は、これらの第1、第2コンタクトホール群24、25の形成範囲は、図7と比較すれば
明らかなように、従来例のものとほぼ同様である。したがって、本実施形態の各コンタク
トホールの大きさは、従来例のものと比して小さくなる。しかしながら、それぞれのコン
タクトホール群24、25におけるコンタクトホールの数を従来例のものよりも大幅に増
加すると、何れかのコンタクトホールでカバレッジ不良が発生しても、そのカバレッジ不
良箇所は従来例のものよりも小さくなり、また、その他のコンタクトホールで十分なカバ
レッジが維持されているようにできるので、第1引き回し配線16aと第2引き回し配線
16bとの電気的接続は十分に確保される。
Thus, in the conventional liquid crystal display panel 50 shown in FIG.
Although only contact holes 21 and 22 are formed and bridge-connected, in the liquid crystal display panel 10 of this embodiment, a contact hole group 24 composed of 16 contact holes each.
, 25 are formed for bridge connection. Further, in the liquid crystal display panel 10 of the present embodiment, the formation range of the first and second contact hole groups 24 and 25 is almost the same as that of the conventional example, as is apparent from comparison with FIG. . Therefore, the size of each contact hole of this embodiment is smaller than that of the conventional example. However, if the number of contact holes in each of the contact hole groups 24 and 25 is greatly increased as compared with the conventional example, even if a coverage defect occurs in any of the contact holes, the portion of the defective coverage is that of the conventional example. In addition, since sufficient coverage can be maintained in other contact holes, the electrical connection between the first routing wiring 16a and the second routing wiring 16b is sufficiently ensured.

なお、本実施形態では第1配線切り替え領域18の場合について説明したが、第2配線
切り替え領域19の構成は、第1配線切り替え領域18と同様であるので、図示省略する
。また、本実施形態では信号線13は信号線13と第2引き回し配線16cによって信号
線用電極端子15に接続した例を示したが、この信号線用電極端子15が走査線12と同
層に形成されている場合には上述の第2配線切り替え領域19と同様の構成が採用される
。なお、この場合についても図示は省略する。
In the present embodiment, the case of the first wiring switching area 18 has been described. However, the configuration of the second wiring switching area 19 is the same as that of the first wiring switching area 18 and is not shown. In this embodiment, the signal line 13 is connected to the signal line electrode terminal 15 by the signal line 13 and the second routing wiring 16c. However, the signal line electrode terminal 15 is on the same layer as the scanning line 12. If formed, the same configuration as that of the second wiring switching region 19 described above is employed. Also in this case, illustration is omitted.

次に、本実施形態の変形例を図3を用いて説明する。なお、図3では第1引き回し配線
16a及び第2引き回し配線16bは、図2に示されているものよりも細くされているが
、実際には図2に示されているものと同じ太さのものである。この例では、配線切り替え
領域A内に位置する第1引き回し配線16a'及び第2引き回し配線16b'が、配線切り
替え領域Aに隣接する領域Bに位置する第1引き回し配線16a及び第2引き回し配線1
6bよりも幅広に形成されている。このような構成とすれば、配線切り替え領域Aをより
広く確保して、より多くのコンタクトホール群を形成して第1引き回し配線16aと第2
引き回し配線16bとの間の電気的接続をより確かなものとすることができるようになる
。なお、このような太くされた配線切り替え領域Aは、図6Aを参照すれば明らかなよう
に、走査線12の1本おきに形成すればよいので、配線切り替え領域Aの形成に必要な面
積は十分に確保することができる。
Next, a modification of this embodiment will be described with reference to FIG. In FIG. 3, the first routing wiring 16a and the second routing wiring 16b are made thinner than those shown in FIG. 2, but actually the same thickness as that shown in FIG. Is. In this example, the first routing wiring 16a ′ and the second routing wiring 16b ′ positioned in the wiring switching area A are the first routing wiring 16a and the second routing wiring 1 positioned in the area B adjacent to the wiring switching area A.
It is formed wider than 6b. With such a configuration, it is possible to secure a wider wiring switching area A, form a larger number of contact hole groups, and form the first routing wiring 16a and the second routing wiring 16a.
The electrical connection with the routing wiring 16b can be made more reliable. It should be noted that such a thickened wiring switching region A may be formed every other scanning line 12 as is apparent with reference to FIG. 6A, so that the area required for forming the wiring switching region A is as follows. It can be secured sufficiently.

次に、本実施形態の液晶表示パネルの製造方法を図4及び図5を用いて説明する。なお
、ここではFFSモードのアレイ基板ARの製造方法のみを示し、カラーフィルター基板
については、従来例のものと相違はないので、その説明は省略する。また、図4及び図5
においては、左側に表示領域の1サブ画素分を、右側に周縁領域の配線切り替え領域をそ
れぞれ示す。
Next, the manufacturing method of the liquid crystal display panel of this embodiment is demonstrated using FIG.4 and FIG.5. Here, only the method for manufacturing the FFS mode array substrate AR is shown, and the color filter substrate is not different from that of the conventional example, and the description thereof is omitted. 4 and 5
1 shows one sub-pixel of the display area on the left side, and the wiring switching area of the peripheral area on the right side.

まず、ガラス基板11の表面全体に亘って走査線材料(例えばAl/Moの2層構造)
からなる金属薄膜を形成した後、フォトリソグラフィー法及びエッチング法によって、走
査線12と、コモン配線26とを、互いが平行になるようにパターニング形成する。この
際、走査線12と信号線(図示せず)との交差部近傍において、走査線12の一部が部分
的に幅広とされることにより、或いは、走査線12の一部を延在させることにより、TF
Tのゲート電極Gが同時に形成される。更に、周縁領域においては、同様の走査線材料に
より、第1引き回し配線16a、コモン配線(図示省略)及び走査線用電極端子14(図
6A参照)が同時にパターニング形成される(図4(A))。
First, a scanning line material (for example, a two-layer structure of Al / Mo) over the entire surface of the glass substrate 11
After the metal thin film is formed, the scanning line 12 and the common wiring 26 are patterned by photolithography and etching so that they are parallel to each other. At this time, in the vicinity of the intersection of the scanning line 12 and the signal line (not shown), a part of the scanning line 12 is partially widened, or a part of the scanning line 12 is extended. TF
T gate electrode G is formed at the same time. Further, in the peripheral region, the first routing wiring 16a, the common wiring (not shown), and the scanning line electrode terminal 14 (see FIG. 6A) are simultaneously formed by patterning using the same scanning line material (FIG. 4A). ).

次いで、上記工程により得られた基板の表面全体を、スパッタリング法によって例えば
ITOからなる透明導電性膜で被覆し、フォトリソグラフィー法及びエッチング法によっ
て共通電極27を形成する(図4(B))。なお、この共通電極27はコモン配線26と
直接接触されることにより導通されているが、走査線12ないしゲート電極Gとは導通さ
れないように、かつ信号線とは平面視で重複しないようにサブ画素領域毎に独立したもの
として形成されている。
Next, the entire surface of the substrate obtained by the above process is covered with a transparent conductive film made of, for example, ITO by sputtering, and the common electrode 27 is formed by photolithography and etching (FIG. 4B). The common electrode 27 is electrically connected by being in direct contact with the common wiring 26. However, the common electrode 27 is not electrically connected to the scanning line 12 or the gate electrode G and does not overlap with the signal line in plan view. Each pixel region is formed as an independent one.

次いで、上記工程により得られた基板の表面全体を、プラズマCVD法によって窒化ケ
イ素又は酸化ケイ素からなるゲート絶縁膜17で被覆する(図4(C))。これにより、
周縁領域では、第1引き回し配線16aの表面がゲート絶縁膜17で被覆される。
Next, the entire surface of the substrate obtained by the above process is covered with a gate insulating film 17 made of silicon nitride or silicon oxide by a plasma CVD method (FIG. 4C). This
In the peripheral region, the surface of the first routing wiring 16 a is covered with the gate insulating film 17.

次いで、プラズマCVD法により、たとえばアモルファス・シリコン(以下「a−Si
」という。)層及びオーミット層となるna−Si層をゲート絶縁膜17の表面全体に
亘って形成した後に、フォトリソグラフィー法及びエッチング法によって、TFT形成領
域にa−Si層及びna−Si層からなる半導体層28を形成する(図4(D))。
Subsequently, for example, amorphous silicon (hereinafter referred to as “a-Si”) is formed by plasma CVD.
" ) And an n + a-Si layer to be an ohmit layer are formed over the entire surface of the gate insulating film 17, and then the a-Si layer and the n + a-Si are formed in the TFT formation region by photolithography and etching. A semiconductor layer 28 composed of layers is formed (FIG. 4D).

次いで、上記工程により得られた基板の表面全体を、信号線材料(例えばMo/Al/
Moの3層構造)からなる金属薄膜で被覆した後、フォトリソグラフィー法及びエッチン
グ法によって、TFTのソース電極S(信号線13の一部)とドレイン電極Dを形成する
(図5(A))。このソース電極S部分及びドレイン電極D部分は、いずれも半導体層2
8の表面に部分的に重なっており、両電極間に被覆されていない半導体層28の露出領域
がTFTのチャネル領域chとなる。このとき、周縁領域においては、ゲート絶縁膜17
の表面に第2引き回し配線16bが同時にパターニング形成される(図5(A))。
Next, the entire surface of the substrate obtained by the above-described process is formed on the signal line material (for example, Mo / Al /
After coating with a metal thin film having a three-layer structure of Mo, a source electrode S (part of the signal line 13) and a drain electrode D of the TFT are formed by photolithography and etching (FIG. 5A). . Both the source electrode S portion and the drain electrode D portion are the semiconductor layer 2.
The exposed region of the semiconductor layer 28 that partially overlaps the surface of the electrode 8 and is not covered between the electrodes serves as a channel region ch of the TFT. At this time, the gate insulating film 17 is formed in the peripheral region.
The second routing wiring 16b is simultaneously patterned on the surface of FIG. 5 (FIG. 5A).

次いで、上記工程により得られた基板の表面全体を、プラズマCVD法によって、窒化
ケイ素又は酸化ケイ素からなるパッシベーション膜20で被覆する。これにより、周縁領
域では、第2引き回し配線16bの表面がパッシベーション膜で被覆される(図5(B)
)。
Next, the entire surface of the substrate obtained by the above process is covered with a passivation film 20 made of silicon nitride or silicon oxide by plasma CVD. Thereby, in the peripheral region, the surface of the second routing wiring 16b is covered with the passivation film (FIG. 5B).
).

次いで、ドレイン電極Dと接触する箇所のパッシベーション膜20にプラズマエッチン
グ法によってコンタクトホール29を形成してドレイン電極Dの一部を露出させる(図5
(C))。このとき、周縁領域においては、第1引き回し配線16aの表面を被覆するゲ
ート絶縁膜17及びこのゲート絶縁膜17の表面を被覆するパッシベーション膜20には
、第1引き回し配線16aの表面を露出させる合計16個(4×4個)のコンタクトホー
ルからなる第1コンタクトホール群24が同時形成される。更に、第2引き回し配線16
bの表面を被覆するパッシベーション膜20には、第2引き回し配線16bの表面を露出
させる合計16個(4×4個)のコンタクトホールからなる第2コンタクトホール群25
が同時に形成される。
Next, a contact hole 29 is formed in the passivation film 20 at a location in contact with the drain electrode D by plasma etching to expose a part of the drain electrode D (FIG. 5).
(C)). At this time, in the peripheral region, the gate insulating film 17 that covers the surface of the first routing wiring 16a and the passivation film 20 that covers the surface of the gate insulating film 17 are a total that exposes the surface of the first routing wiring 16a. A first contact hole group 24 composed of 16 (4 × 4) contact holes is formed simultaneously. Further, the second routing wiring 16
In the passivation film 20 covering the surface of b, the second contact hole group 25 consisting of a total of 16 (4 × 4) contact holes exposing the surface of the second routing wiring 16b.
Are formed simultaneously.

次いで、上記工程により得られた基板の表面全体を、スパッタリング法によって例えば
ITOからなる透明導電性膜で被覆する。そして、フォトリソグラフィー法及びエッチン
グ法によって、複数のスリット30を有する画素電極31を形成し、パッシベーション膜
20のコンタクトホール29を経てドレイン電極と導通させる。このとき、周縁領域では
、第1コンタクトホール群24の16個のコンタクトホールと第2コンタクトホール群2
5の16個のコンタクトホールは、画素電極31と同一の透明導電性材料からなる接続電
極23で被覆され、これにより、第1引き回し配線16aと第2引き回し配線16bとが
ブリッジ接続される(図5(D))。
Next, the entire surface of the substrate obtained by the above process is covered with a transparent conductive film made of, for example, ITO by a sputtering method. Then, a pixel electrode 31 having a plurality of slits 30 is formed by photolithography and etching, and is electrically connected to the drain electrode through the contact hole 29 of the passivation film 20. At this time, in the peripheral region, the 16 contact holes of the first contact hole group 24 and the second contact hole group 2
16 contact holes 5 are covered with a connection electrode 23 made of the same transparent conductive material as that of the pixel electrode 31, whereby the first routing wiring 16 a and the second routing wiring 16 b are bridge-connected (see FIG. 5 (D)).

更に、この表面全体に亘り所定の配向膜(図示せず)を形成することによりアレイ基板
ARが完成される。そして、このようにして製造されたアレイ基板ARと別途製造された
カラーフィルター基板CFとを対向させ、周囲をシール材でシールして両基板間に液晶を
注入することにより本実施形態に係る液晶表示パネルが得られる。
Further, the array substrate AR is completed by forming a predetermined alignment film (not shown) over the entire surface. Then, the array substrate AR manufactured in this way and the separately manufactured color filter substrate CF are opposed to each other, the periphery is sealed with a sealing material, and the liquid crystal is injected between both substrates, whereby the liquid crystal according to this embodiment is used. A display panel is obtained.

なお、上記実施形態では、第1コンタクトホール群24及び第2コンタクトホール群2
5ではそれぞれ4×4個=16個のコンタクトホールを形成した例を示したが、本発明で
はそれぞれのコンタクトホール群24、25においてそれぞれ複数個のコンタクトホール
が形成されていれば所定の効果を奏する。そのため、それぞれのコンタクトホール群に形
成するコンタクトホールの数は、切り替え領域における第1引き回し配線16a及び第2
引き回し配線16bの幅や長さに応じて適宜設定すればよい。
In the above embodiment, the first contact hole group 24 and the second contact hole group 2
5 shows an example in which 4 × 4 = 16 contact holes are formed. However, in the present invention, if a plurality of contact holes are formed in each of the contact hole groups 24 and 25, a predetermined effect is obtained. Play. Therefore, the number of contact holes formed in each contact hole group is the same as that of the first routing wiring 16a and the second routing hole in the switching region.
What is necessary is just to set suitably according to the width | variety and length of the routing wiring 16b.

また、上記実施形態では、横電界方式の液晶表示パネルであるFFSモードの液晶表示
パネルの場合を例にとって説明したが、同じ横電界方式のIPSモードの液晶表示パネル
や、TNモード、VAモード、MVAモード等の縦電界方式の液晶表示パネルの場合にも
等しく適用可能である。
In the above embodiment, the case of the FFS mode liquid crystal display panel which is a horizontal electric field type liquid crystal display panel has been described as an example. However, the same horizontal electric field type IPS mode liquid crystal display panel, TN mode, VA mode, The present invention is equally applicable to a vertical electric field type liquid crystal display panel such as the MVA mode.

10…液晶表示パネル 11…ガラス基板 12…走査線 13…信号線 14…走査
線用電極端子 15…信号線用電極端子 16…引き回し配線 16a、16a'…第1
引き回し配線 16b、16b'、16c…第2引き回し配線、 17…第1絶縁膜(ゲ
ート絶縁膜) 18…第1配線切り替え領域 19…第2配線切り替え領域 20…第2
絶縁膜(パッシベーション膜) 21…第1コンタクトホール 22…第2コンタクトホ
ール 23…接続電極 24…第1コンタクトホール群 25…第2コンタクトホール群
26…コモン配線 27…下電極 28…半導体層 29…コンタクトホール 30…
スリット 31…画素電極
DESCRIPTION OF SYMBOLS 10 ... Liquid crystal display panel 11 ... Glass substrate 12 ... Scanning line 13 ... Signal line 14 ... Scanning line electrode terminal 15 ... Signal line electrode terminal 16 ... Lead-out wiring 16a, 16a '... 1st
Lead wiring 16b, 16b ', 16c ... second lead wiring, 17 ... first insulating film (gate insulating film) 18 ... first wiring switching region 19 ... second wiring switching region 20 ... second
Insulating film (passivation film) 21 ... first contact hole 22 ... second contact hole 23 ... connecting electrode 24 ... first contact hole group 25 ... second contact hole group 26 ... common wiring 27 ... lower electrode 28 ... semiconductor layer 29 ... Contact hole 30 ...
Slit 31 ... Pixel electrode

Claims (5)

液晶層を挟持して対向配置された第1透明基板と第2透明基板とを備え、前記第1透明
基板の前記液晶層側には、表示領域の周辺部に引き回し配線によって前記表示領域の走査
線及び信号線とそれぞれ電気的に接続された複数の走査線用電極端子及び信号線用電極端
子とが形成されている液晶表示パネルであって、
前記引き回し配線は、
前記走査線をそれぞれ前記複数の走査線用電極端子に引き回す複数の走査線引き回し配
線と、前記信号線をそれぞれ前記複数の信号線用電極端子に引き回す複数の信号線引き回
し配線とを備え、
前記複数の走査線引き回し配線及び/または前記複数の信号線引き回し配線は、前記走
査線と同一の走査線材料から形成された第1引き回し配線と、前記第1の引き回し配線と
電気的に絶縁され、かつ前記信号線と同一の信号線材料から形成された第2引き回し配線
とから構成されており、
前記第2引き回し配線は所定の配線切り替え領域において前記第1引き回し配線と切り
替え接続されており、
前記配線切り替え領域においては、
第1絶縁膜及び第2絶縁膜を貫通して前記第1引き回し配線の表面を露出させるコンタ
クトホールが複数個配設された第1コンタクトホール群と、前記第2絶縁膜を貫通して前
記第2引き回し配線の表面を露出させるコンタクトホールが複数個配設された第2コンタ
クトホール群とが形成されており、
前記第1引き回し配線と前記第2引き回し配線とは、前記第1及び第2コンタクトホー
ル群の全コンタクトホールを被覆しつつ前記第2絶縁膜上に形成された接続電極によりブ
リッジ接続されている、ことを特徴とする液晶表示パネル。
A first transparent substrate and a second transparent substrate, which are opposed to each other with a liquid crystal layer interposed therebetween, are provided on the liquid crystal layer side of the first transparent substrate, and the display region is scanned around the display region by a lead-out wiring. A plurality of scanning line electrode terminals and signal line electrode terminals electrically connected to the lines and the signal lines, respectively,
The routing wiring is
A plurality of scanning line routing wires that respectively route the scanning lines to the plurality of scanning line electrode terminals; and a plurality of signal line routing wires that respectively route the signal lines to the plurality of signal line electrode terminals;
The plurality of scanning line routing wirings and / or the plurality of signal line routing wirings are electrically insulated from the first routing wiring formed of the same scanning line material as the scanning lines and the first routing wiring. And a second lead wiring formed of the same signal line material as the signal line,
The second routing wiring is switched and connected to the first routing wiring in a predetermined wiring switching area;
In the wiring switching area,
A first contact hole group having a plurality of contact holes that pass through the first insulating film and the second insulating film and expose the surface of the first routing wiring; A second contact hole group in which a plurality of contact holes that expose the surface of the lead-out wiring are disposed;
The first routing wiring and the second routing wiring are bridge-connected by connection electrodes formed on the second insulating film while covering all contact holes of the first and second contact hole groups. A liquid crystal display panel characterized by that.
前記走査線は、
一部が前記走査線引き回し配線によって直接前記走査線用電極端子に接続され、
他の部分が第1の前記配線切り替え領域を経て前記走査線から前記第2引き回し配線に
切り替えられ、かつ、第2の前記配線切り替え領域を経て前記第2引き回し配線から前記
第1引き回し配線に切り替えられて前記走査線用電極端子に接続されていることを特徴と
する請求項1に記載の液晶表示パネル。
The scanning line is
A part is directly connected to the scanning line electrode terminal by the scanning line routing wiring,
The other part is switched from the scanning line to the second routing wiring through the first wiring switching area, and is switched from the second routing wiring to the first routing wiring through the second wiring switching area. The liquid crystal display panel according to claim 1, wherein the liquid crystal display panel is connected to the scanning line electrode terminal.
前記接続電極は、前記表示領域に形成された画素電極と同一の透明導電性材料で形成さ
れていることを特徴とする請求項1に記載の液晶表示パネル。
The liquid crystal display panel according to claim 1, wherein the connection electrode is formed of the same transparent conductive material as the pixel electrode formed in the display region.
前記配線切り替え領域内に位置する前記第1引き回し配線及び前記第2引き回し配線は
、前記配線切り替え領域外の前記第1引き回し配線及び前記第2引き回し配線よりも幅広
に形成されていることを特徴とする請求項1〜3のいずれかに記載の液晶表示パネル
The first routing wiring and the second routing wiring located in the wiring switching area are formed wider than the first routing wiring and the second routing wiring outside the wiring switching area. The liquid crystal display panel according to claim 1.
液晶層を挟持して対向配置された第1透明基板と第2透明基板とを備え、前記第1透明
基板の前記液晶層側には、表示領域の周辺部に引き回し配線によって前記表示領域の走査
線及び信号線とそれぞれ電気的に接続された走査線用電極端子及び信号線用電極端子とが
形成されている液晶表示パネルの製造方法であって、以下の(1)〜(7)の工程を具備
することを特徴とする液晶表示パネルの製造方法。
(1)前記第1透明基板上に走査線材料からなる走査線、ゲート電極、第1引き回し配線
をパターニング形成する工程、
(2)前記工程で得られた第1透明基板の表面を第1絶縁膜で被覆する工程、
(3)前記第1絶縁膜上の前記ゲート電極に対応する位置に半導体層を形成する工程、
(4)前記第1絶縁膜上に信号線材料で形成された信号線、ソース電極、ドレイン電極、
第2引き回し配線をパターニング形成する工程、
(5)前記工程で得られた第1透明基板の表面を第2絶縁膜で被覆する工程、
(6)画素電極と前記ドレイン電極とを接続するために電極接続用コンタクトホールを形
成すると同時に、前記第1絶縁膜と第2絶縁膜を貫通して前記第1引き回し配線の表面を
露出させるコンタクトホールが複数個配設された第1コンタクトホール群と、前記第2絶
縁膜を貫通して前記第2引き回し配線の表面を露出させるコンタクトホールが複数個配設
された第2コンタクトホール群とを前記配線切り替え領域に形成する工程、
(7)前記画素電極接続用コンタクトホールと、前記第1及び第2コンタクトホール群の
全コンタクトホールを被覆しつつ、前記第2絶縁膜上に画素電極と同一の透明導電性部材
からなる接続電極を形成して前記第1引き回し配線と前記第2引き回し配線とをブリッジ
接続する工程。
A first transparent substrate and a second transparent substrate, which are opposed to each other with a liquid crystal layer interposed therebetween, are provided on the liquid crystal layer side of the first transparent substrate, and the display region is scanned around the display region by a lead-out wiring. A method of manufacturing a liquid crystal display panel in which a scanning line electrode terminal and a signal line electrode terminal electrically connected to a line and a signal line, respectively, are formed, and the following steps (1) to (7) A method for producing a liquid crystal display panel comprising the steps of:
(1) patterning and forming a scanning line made of a scanning line material, a gate electrode, and a first routing wiring on the first transparent substrate;
(2) A step of covering the surface of the first transparent substrate obtained in the step with a first insulating film,
(3) forming a semiconductor layer at a position corresponding to the gate electrode on the first insulating film;
(4) A signal line formed of a signal line material on the first insulating film, a source electrode, a drain electrode,
A step of patterning and forming a second routing wiring;
(5) A step of covering the surface of the first transparent substrate obtained in the step with a second insulating film,
(6) A contact that forms an electrode connection contact hole for connecting the pixel electrode and the drain electrode, and at the same time, exposes the surface of the first routing wiring through the first insulating film and the second insulating film. A first contact hole group in which a plurality of holes are disposed; and a second contact hole group in which a plurality of contact holes that penetrate the second insulating film and expose a surface of the second routing wiring are disposed. Forming in the wiring switching region;
(7) A connection electrode made of the same transparent conductive member as the pixel electrode on the second insulating film while covering all the contact holes of the pixel electrode connection contact hole and the first and second contact hole groups. Forming a bridge connection between the first routing wiring and the second routing wiring.
JP2009161526A 2009-07-08 2009-07-08 Liquid crystal display panel and method for manufacturing the same Pending JP2011017821A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009161526A JP2011017821A (en) 2009-07-08 2009-07-08 Liquid crystal display panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009161526A JP2011017821A (en) 2009-07-08 2009-07-08 Liquid crystal display panel and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011017821A true JP2011017821A (en) 2011-01-27

Family

ID=43595672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009161526A Pending JP2011017821A (en) 2009-07-08 2009-07-08 Liquid crystal display panel and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011017821A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896799B2 (en) 2011-11-03 2014-11-25 Samsung Display Co., Ltd. Liquid crystal display including circuitry between sealants
US9069202B2 (en) 2011-03-11 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2020107885A1 (en) * 2018-11-28 2020-06-04 Boe Technology Group Co., Ltd. Display substrate, display panel, and display apparatus
CN111427206A (en) * 2020-03-24 2020-07-17 京东方科技集团股份有限公司 Array substrate and display device
US10886354B2 (en) * 2016-05-19 2021-01-05 Samsung Display Co., Ltd. Display device
JPWO2021059468A1 (en) * 2019-09-27 2021-04-01

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9069202B2 (en) 2011-03-11 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8896799B2 (en) 2011-11-03 2014-11-25 Samsung Display Co., Ltd. Liquid crystal display including circuitry between sealants
US10886354B2 (en) * 2016-05-19 2021-01-05 Samsung Display Co., Ltd. Display device
US11917873B2 (en) 2016-05-19 2024-02-27 Samsung Display Co., Ltd. Display device
WO2020107885A1 (en) * 2018-11-28 2020-06-04 Boe Technology Group Co., Ltd. Display substrate, display panel, and display apparatus
US11402710B2 (en) 2018-11-28 2022-08-02 Beijing Boe Technology Development Co., Ltd. Display substrate, display panel, and display apparatus
JPWO2021059468A1 (en) * 2019-09-27 2021-04-01
CN114503179A (en) * 2019-09-27 2022-05-13 夏普株式会社 Display device
CN114503179B (en) * 2019-09-27 2023-07-28 夏普株式会社 Display device
CN111427206A (en) * 2020-03-24 2020-07-17 京东方科技集团股份有限公司 Array substrate and display device
WO2021190159A1 (en) * 2020-03-24 2021-09-30 京东方科技集团股份有限公司 Array substrate and display device
CN111427206B (en) * 2020-03-24 2022-07-26 京东方科技集团股份有限公司 Array substrate and display device

Similar Documents

Publication Publication Date Title
JP5302122B2 (en) LCD panel
JP4356750B2 (en) Liquid crystal display device and manufacturing method thereof
JP4162890B2 (en) Liquid crystal display
JP4178090B2 (en) Electrode wiring board and display device
JP5392670B2 (en) Liquid crystal display device and manufacturing method thereof
KR101031170B1 (en) Liquid crystal display device and process for manufacturing the same
KR20100005883A (en) Array substrate and liquid crystal display apparatus having the same
US9627585B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
JP2009223245A (en) Liquid crystal display device
KR20080000496A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20000048089A (en) Liquid crystal display
JP2011017821A (en) Liquid crystal display panel and method for manufacturing the same
JP2007192968A (en) Liquid crystal display
JP2002091342A (en) Matrix array board
JP2008064961A (en) Wiring structure, and display device
JP2010139598A (en) Liquid crystal display panel
JP2012203348A (en) Liquid crystal display device
JP5681269B2 (en) LCD panel
JP2011164329A (en) Electro-optical display panel
JP2014013282A (en) Liquid display device
JP2005275054A (en) Liquid crystal display and its manufacturing method
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
KR20180003161A (en) Liquid Crystal Display Device
JP7274627B2 (en) Display device
JP5247312B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330