JP2010139598A - Liquid crystal display panel - Google Patents

Liquid crystal display panel Download PDF

Info

Publication number
JP2010139598A
JP2010139598A JP2008314081A JP2008314081A JP2010139598A JP 2010139598 A JP2010139598 A JP 2010139598A JP 2008314081 A JP2008314081 A JP 2008314081A JP 2008314081 A JP2008314081 A JP 2008314081A JP 2010139598 A JP2010139598 A JP 2010139598A
Authority
JP
Japan
Prior art keywords
liquid crystal
display panel
crystal display
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008314081A
Other languages
Japanese (ja)
Other versions
JP5429776B2 (en
Inventor
Shuhei Yoshida
周平 吉田
Hideki Kaneko
英樹 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2008314081A priority Critical patent/JP5429776B2/en
Publication of JP2010139598A publication Critical patent/JP2010139598A/en
Application granted granted Critical
Publication of JP5429776B2 publication Critical patent/JP5429776B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display panel which permits the removal of a light shielding layer between adjacent sub-pixels to improve numerical aperture by performing an antistatic measure of island-like light-shielding layers which are isolated to one another. <P>SOLUTION: The liquid crystal display panel 10A has a plurality of lead lines 36 on a non-display area 31 on a peripheral part of a display area 30 and has light-shielding layers 25 formed on positions superimposed with thin-film transistors TFT in plain view on a second substrate CF, wherein the light-shielding layers 25 on the second substrate CF are formed in island-like state isolated to one another, and conductive shielding layers 46 are formed on positions superimposed with the lead lines 36 in plain view on the non-display area 31 of a first substrate AR. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は液晶表示パネルに関し、特に、カラーフィルター基板に平面視で薄膜トランジ
スター(TFT:Thin Film Transistor)と重畳するように形成された遮光層が他の遮光
層とは連結されておらず、島状に孤立している液晶表示パネルに関する。
The present invention relates to a liquid crystal display panel, and in particular, a light shielding layer formed on a color filter substrate so as to overlap with a thin film transistor (TFT) in a plan view is not connected to other light shielding layers. The present invention relates to an isolated liquid crystal display panel.

液晶表示パネルはCRT(陰極線管)と比較して軽量、薄型、低消費電力という特徴が
あるため、表示用として多くの電子機器に使用されている。液晶表示パネルは、所定方向
に整列した液晶分子の向きを電界により変えて、液晶層の光の透過量を変化させて画像を
表示させるものである。これには外光が液晶層に入射し、反射板で反射されて再び液晶層
を透過して出射される反射型のものと、バックライト装置からの入射光が液晶層を透過す
る透過型のものと、その両方の性質を備えた半透過型のものとがある。
Liquid crystal display panels are characterized by their light weight, thinness, and low power consumption compared to CRTs (cathode ray tubes), and are therefore used in many electronic devices for display purposes. The liquid crystal display panel displays an image by changing the direction of liquid crystal molecules aligned in a predetermined direction by an electric field and changing the amount of light transmitted through the liquid crystal layer. This includes a reflective type in which external light is incident on the liquid crystal layer, reflected by the reflector, then transmitted again through the liquid crystal layer, and a transmissive type in which incident light from the backlight device is transmitted through the liquid crystal layer. And a transflective type having both properties.

また、液晶表示パネルの液晶層に電界を印加する方法として、縦電界方式のものと横電
界方式のものとがある。縦電界方式の液晶表示パネルは、液晶層を挟んで配置される一対
の電極により、概ね縦方向の電界を液晶分子に印加するものである。この縦電界方式の液
晶表示パネルとしては、TN(Twisted Nematic)モード、VA(Vertical Alignment)
モード、MVA(Multi-domain Vertical Alignment)モード等のものが知られている。
横電界方式の液晶表示パネルは、液晶層を挟んで配置される一対の基板のうちの一方の内
面側に一対の電極が互いに絶縁して設けられており、概ね横方向の電界を液晶分子に対し
て印加するものである。この横電界方式の液晶表示パネルとしては、一対の電極が平面視
で重ならないIPS(In-Plane Switching)モードのものと、重なるFFS(Fringe Fie
ld Switching)モードのものとが知られている。横電界方式の液晶表示パネルは広い視野
角を得ることができるという効果があるので、近年、多く用いられるようになってきてい
る。
As a method for applying an electric field to a liquid crystal layer of a liquid crystal display panel, there are a vertical electric field method and a horizontal electric field method. A vertical electric field type liquid crystal display panel applies a substantially vertical electric field to liquid crystal molecules by a pair of electrodes arranged with a liquid crystal layer interposed therebetween. As this vertical electric field type liquid crystal display panel, TN (Twisted Nematic) mode, VA (Vertical Alignment)
A mode, an MVA (Multi-domain Vertical Alignment) mode, and the like are known.
A horizontal electric field type liquid crystal display panel is provided with a pair of electrodes insulated from each other on one inner surface side of a pair of substrates arranged with a liquid crystal layer sandwiched therebetween. In contrast, it is applied. This horizontal electric field type liquid crystal display panel includes an IPS (In-Plane Switching) mode in which a pair of electrodes do not overlap in a plan view, and an overlapping FFS (Fringe Fie).
ld Switching) mode is known. The liquid crystal display panel of the horizontal electric field type has an effect that a wide viewing angle can be obtained.

また、液晶表示パネルの一方の基板には走査線と信号線によって区画されたサブ画素が
マトリクス状に整列しており、夫々のサブ画素には液晶層に印加する電界強度を変化させ
るためのスイッチング素子としてのTFTが形成されている。このTFTに光が照射され
るとリーク電流が流れるために正常な表示を行うことができないという問題が生じる。こ
のために、従来から、液晶表示パネルの他方の基板、例えばカラーフィルター基板、には
TFTへ外光が照射されるのを防止するための遮光層が形成されている。また、他方の基
板には非表示領域を隠すための遮光層や、配向が乱れるなど表示不良箇所を隠すための遮
光層や、隣接サブ画素からの光漏れを防止するための遮光層等が形成されており、上述の
TFT部分を覆う遮光層はこれらの遮光層と同一工程で一体に形成されている。
In addition, sub-pixels partitioned by scanning lines and signal lines are arranged in a matrix on one substrate of the liquid crystal display panel, and each sub-pixel is switched to change the electric field strength applied to the liquid crystal layer. A TFT as an element is formed. When this TFT is irradiated with light, a leak current flows, so that there is a problem that normal display cannot be performed. For this reason, conventionally, a light-shielding layer is formed on the other substrate of the liquid crystal display panel, for example, a color filter substrate, for preventing the TFT from being irradiated with external light. In addition, a light-shielding layer for hiding non-display areas, a light-shielding layer for concealing display defects such as disordered orientation, and a light-shielding layer for preventing light leakage from adjacent subpixels are formed on the other substrate. The light shielding layer covering the TFT portion is formed integrally with these light shielding layers in the same process.

しかしながら、表示領域内に遮光層を設けると、遮光層の形成面積が広いため、その分
だけ開口率が減少するという問題が生じる。また、表示領域内に遮光層を多く形成すると
、液晶表示パネルの製造工程において、一方の基板と他方の基板とを貼り合わせる際に組
みズレが生じた場合、表示領域内に形成された遮光層が本来遮光したい領域以外の領域に
まではみ出すおそれがある。この場合、さらに開口率が低下してしまう。そこで、下記特
許文献1や特許文献2に開示されている液晶表示パネルのように、遮光層の幅を狭くする
方法や特定部分の遮光層をなくして開口率を向上させることが行われるようになってきた
。そして、現在では、隣接するサブ画素間に形成されている隣接サブ画素からの光漏れ防
止用の遮光層を除去しても、液晶表示パネルのスペックに支障がない程に技術が進歩して
きている。
特開2007−249100号公報 特開2002−221726号公報
However, when the light shielding layer is provided in the display region, the area for forming the light shielding layer is large, so that there is a problem that the aperture ratio decreases accordingly. In addition, if a large number of light shielding layers are formed in the display area, the light shielding layer formed in the display area may be misaligned when bonding one substrate and the other substrate in the manufacturing process of the liquid crystal display panel. May protrude beyond the area that is originally desired to be shielded from light. In this case, the aperture ratio is further reduced. Therefore, as in the liquid crystal display panels disclosed in the following Patent Document 1 and Patent Document 2, a method of reducing the width of the light shielding layer or eliminating the light shielding layer of a specific portion is performed to improve the aperture ratio. It has become. At present, the technology has advanced to such an extent that even if the light blocking layer for preventing light leakage from adjacent subpixels formed between adjacent subpixels is removed, there is no problem with the specifications of the liquid crystal display panel. .
JP 2007-249100 A JP 2002-221726 A

しかしながら、隣接サブ画素からの光漏れ防止用の遮光層を除去すると、次のような新
たな問題点が浮上してくるようになった。すなわち、隣接サブ画素からの光漏れ防止用の
遮光層を除去すると、平面視でTFTに重畳する遮光層は、島状に孤立した状態となり、
隣接するTFT用の遮光層と連結されていない状態になる。このように、TFTに重畳す
る遮光層が互いに孤立した島状になると、非表示領域の引き回し配線に駆動電流が流れる
ことによって生じる電界により、島状の遮光層が帯電し、帯電した電荷が島状の遮光層か
ら逃げ難くなる。
However, when the light shielding layer for preventing light leakage from the adjacent sub-pixels is removed, the following new problems emerge. That is, when the light shielding layer for preventing light leakage from the adjacent sub-pixels is removed, the light shielding layer superimposed on the TFT in plan view is isolated in an island shape,
It will be in the state which is not connected with the light shielding layer for adjacent TFTs. As described above, when the light shielding layer superimposed on the TFT has an island shape isolated from each other, the island-shaped light shielding layer is charged by the electric field generated by the drive current flowing through the lead-out wiring in the non-display region, and the charged charge is It becomes difficult to escape from the light shielding layer.

このために、TFTに重畳する遮光層が互いに孤立した島状となっている液晶表示パネ
ルでは、液晶分子の配向が乱れて表示不良(例えば、白表示のときの黒浮き)が生じ易く
なる。この現象は、カラーフィルター基板に共通電極が存在していないFFSモードなど
の横電界方式の液晶表示パネルや、帯電した電荷が逃げ難い樹脂製の遮光層を用いた液晶
表示パネルの場合に特に生じ易い。従来は、このような島状に形成された遮光層を有する
液晶表示パネルでは上述の問題点を解決することができなかったため、隣接するサブ画素
間の走査線方向あるいは信号線方向の少なくとも一方に遮光層を形成して互いに電気的に
連結させていた。
For this reason, in the liquid crystal display panel in which the light shielding layers superimposed on the TFTs are isolated from each other, the orientation of the liquid crystal molecules is disturbed and display defects (for example, black floating during white display) are likely to occur. This phenomenon occurs particularly in the case of a liquid crystal display panel of a horizontal electric field type such as an FFS mode in which no common electrode is present on the color filter substrate, or a liquid crystal display panel using a resin light-shielding layer in which charged charges are difficult to escape. easy. Conventionally, in the liquid crystal display panel having such a light-shielding layer formed in an island shape, the above-described problem could not be solved, and therefore, in at least one of the scanning line direction and the signal line direction between adjacent sub-pixels. A light shielding layer was formed and electrically connected to each other.

本発明は、このような従来技術の問題点を解決すべくなされたものであって、互いに孤
立した島状の遮光層に対して帯電防止策をとることにより、隣接するサブ画素間に形成さ
れている光漏れ防止用の遮光層を除去することができるようにして、開口率を向上させた
液晶表示パネルを得ることを目的とする。
The present invention has been made to solve such problems of the prior art, and is formed between adjacent sub-pixels by taking an antistatic measure for island-shaped light shielding layers isolated from each other. An object of the present invention is to obtain a liquid crystal display panel having an improved aperture ratio so that the light shielding layer for preventing light leakage can be removed.

上記目的を達成するため、本発明の液晶表示パネルは、液晶層を挟持して対向配置され
た第1基板及び第2基板を有し、前記第1基板には表示領域と非表示領域とが形成され、
前記表示領域には、互いに絶縁された状態でマトリクス状に形成された複数の信号線及び
走査線と、前記信号線と前記走査線で区画されるサブ画素毎に形成された薄膜トランジス
ターとが形成され、前記非表示領域には複数の引き回し配線が形成され、前記第2基板に
は、平面視で前記TFTと重畳する位置に遮光層が形成されている液晶表示パネルであっ
て、前記第2基板の遮光層は互いに孤立した島状に形成されており、前記第1基板の非表
示領域には平面視で前記引き回し配線と重畳する位置に導電性のシールド層が形成されて
いることを特徴とする。
In order to achieve the above object, a liquid crystal display panel of the present invention includes a first substrate and a second substrate that are disposed to face each other with a liquid crystal layer interposed therebetween, and the first substrate has a display area and a non-display area. Formed,
In the display region, a plurality of signal lines and scanning lines formed in a matrix in a state of being insulated from each other, and a thin film transistor formed for each sub-pixel partitioned by the signal lines and the scanning lines are formed. In the liquid crystal display panel, a plurality of lead wirings are formed in the non-display area, and a light-shielding layer is formed on the second substrate so as to overlap the TFT in plan view. The light shielding layer of the substrate is formed in an island shape that is isolated from each other, and a conductive shield layer is formed in a non-display area of the first substrate at a position overlapping with the routing wiring in a plan view. And

本発明の液晶表示パネルでは、第2基板の遮光層は互いに孤立した島状に形成されてい
るが、第1基板の非表示領域には平面視で前記引き回し配線と重畳する位置に導電性のシ
ールド層が形成されている。これにより、非表示領域の引き回し配線の駆動電圧によって
引き回し配線の近傍の島状に孤立して形成されている遮光層が帯電することが抑制される
。そのため、本発明の液晶表示パネルによれば、第2基板の遮光層が互いに孤立した島状
に形成されているために開口率が大きくなっていることに加えて、非表示領域の引き回し
配線近傍の液晶分子の配向が乱れて表示不良となることが抑制された液晶表示パネルが得
られる。
In the liquid crystal display panel of the present invention, the light shielding layer of the second substrate is formed in an island shape that is isolated from each other. However, in the non-display area of the first substrate, a conductive material is provided at a position overlapping the lead wiring in a plan view. A shield layer is formed. Thereby, it is possible to suppress charging of the light shielding layer that is isolated and formed in an island shape in the vicinity of the lead wiring by the driving voltage of the lead wiring in the non-display area. Therefore, according to the liquid crystal display panel of the present invention, the aperture ratio is increased because the light-shielding layer of the second substrate is formed in an island shape isolated from each other, and in addition, the vicinity of the lead wiring in the non-display area A liquid crystal display panel in which the orientation of the liquid crystal molecules is disturbed and display defects are suppressed is obtained.

また、本発明の液晶表示パネルにおいては、前記シールド層はグラウンド電位に接続さ
れていることが好ましい。
In the liquid crystal display panel of the present invention, the shield layer is preferably connected to a ground potential.

シールド層はフローティング状態でもそれなりのシールド効果を奏することができるが
、本発明の液晶表示パネルによれば、シールド層をグラウンド電位(アース電位)に接続
されている状態としたので、シールド層の電位が安定化するためにシールド効果が高くな
る。なお、グラウンド電位は、液晶表示パネルを駆動するためのドライバー回路の基準電
位として何れの液晶表示パネルも存在している電位である。
Although the shield layer can provide a certain shielding effect even in the floating state, according to the liquid crystal display panel of the present invention, since the shield layer is connected to the ground potential (earth potential), the potential of the shield layer is This stabilizes the shielding effect. The ground potential is a potential at which any liquid crystal display panel exists as a reference potential of a driver circuit for driving the liquid crystal display panel.

本発明の液晶表示パネルにおいては、前記第1基板の非表示領域には静電気保護回路を
備え、前記静電気保護回路は前記グラウンド電位に電気的に接続されるアース線を有し、
前記アース線に前記シールド層が電気的に接続されていることが好ましい。
In the liquid crystal display panel of the present invention, the non-display area of the first substrate is provided with an electrostatic protection circuit, and the electrostatic protection circuit has an earth line electrically connected to the ground potential,
It is preferable that the shield layer is electrically connected to the ground wire.

液晶表示パネルの周辺部には、静電保護用回路に電気的に接続されているグラウンド電
位に維持された配線が形成されており、このグラウンド電位に維持された配線は液晶表示
パネルを駆動するためのドライバー回路に接続されている。本発明の液晶表示パネルにお
いては、シールド層は静電保護用回路に電気的に接続されているグラウンド電位に維持さ
れた配線に電気的に接続されているので、シールド層は短距離でグラウンド電位に接続さ
れていることになる。なお、シールド層とグラウンド電位に維持された配線との間の電気
的接続は、グラウンド電位に維持された配線上の各種絶縁膜にコンタクトホールを形成す
ることによって容易に行うことができる。そのため、本発明の液晶表示パネルによれば、
シールド層とグラウンド電位に維持された配線との間の電気的接続が容易となるとともに
、シールド層とグラウンド電位に維持された配線との間の電気抵抗が小さくなるので、シ
ールド層の電位がより安定化し、シールド効果が良好に現れるようになる。
In the periphery of the liquid crystal display panel, wiring maintained at a ground potential electrically connected to the electrostatic protection circuit is formed, and the wiring maintained at the ground potential drives the liquid crystal display panel. Connected to the driver circuit for In the liquid crystal display panel of the present invention, the shield layer is electrically connected to the wiring maintained at the ground potential that is electrically connected to the electrostatic protection circuit. Will be connected to. Note that the electrical connection between the shield layer and the wiring maintained at the ground potential can be easily performed by forming contact holes in various insulating films on the wiring maintained at the ground potential. Therefore, according to the liquid crystal display panel of the present invention,
The electrical connection between the shield layer and the wiring maintained at the ground potential is facilitated, and the electrical resistance between the shield layer and the wiring maintained at the ground potential is reduced. It stabilizes and the shield effect appears well.

本発明の液晶表示パネルにおいては、前記シールド層はコモン配線に接続されているこ
とが好ましい。
In the liquid crystal display panel of the present invention, the shield layer is preferably connected to a common wiring.

液晶表示パネルの周辺部には、コモン配線が配設されている。このコモン配線は液晶表
示パネルの一対の電極に印加される電圧の基準となる電圧が印加されている。そのため、
本発明の液晶表示パネルにおいては、シールド層はコモン配線に電気的に接続されている
ので、シールド層は短距離でコモン配線に接続されていることになる。なお、シールド層
とコモン配線との間の電気的接続は、コモン配線上の各種絶縁膜にコンタクトホールを形
成することによって容易に行うことができる。そのため、本発明の液晶表示パネルによれ
ば、シールド層とコモン配線との間の電気的接続が容易となるとともに、シールド層とコ
モン配線との間の電気抵抗が小さくなるので、シールド層の電位がコモン配線の電位に良
好に追従し、シールド効果が良好に現れるようになる。
Common wiring is disposed in the periphery of the liquid crystal display panel. The common wiring is applied with a voltage serving as a reference for the voltage applied to the pair of electrodes of the liquid crystal display panel. for that reason,
In the liquid crystal display panel of the present invention, since the shield layer is electrically connected to the common wiring, the shield layer is connected to the common wiring at a short distance. Note that the electrical connection between the shield layer and the common wiring can be easily made by forming contact holes in various insulating films on the common wiring. Therefore, according to the liquid crystal display panel of the present invention, the electrical connection between the shield layer and the common wiring is facilitated, and the electrical resistance between the shield layer and the common wiring is reduced. Follows the potential of the common wiring well, and the shielding effect appears well.

前記第1基板には、前記液晶層を駆動させるための少なくとも一つの電極を有し、前記
シールド層は前記電極と同一の層に形成されていることが好ましい。
Preferably, the first substrate has at least one electrode for driving the liquid crystal layer, and the shield layer is formed in the same layer as the electrode.

第1基板には、縦電界方式の液晶表示パネルの場合には画素電極が、横電界方式の液晶
表示パネルの場合には画素電極及び共通電極が、それぞれ形成されている。そのため、本
発明の液晶表示パネルによれば、縦電界方式の液晶表示パネルの場合であっても横電界方
式の液晶表示パネルの場合であっても、シールド層を画素電極ないし共通電極と同一の材
料で同一工程で形成することができるので、特にシールド層を形成するために製造工数が
増加することがなくなる。
On the first substrate, a pixel electrode is formed in the case of a vertical electric field type liquid crystal display panel, and a pixel electrode and a common electrode are formed in the case of a horizontal electric field type liquid crystal display panel. Therefore, according to the liquid crystal display panel of the present invention, the shield layer is the same as the pixel electrode or the common electrode regardless of whether it is a vertical electric field type liquid crystal display panel or a horizontal electric field type liquid crystal display panel. Since the material can be formed in the same process, the number of manufacturing steps is not increased particularly for forming the shield layer.

前記第1基板には、前記液晶層を駆動させるための一対の電極を有していることが好ま
しい。
The first substrate preferably includes a pair of electrodes for driving the liquid crystal layer.

横電界方式の液晶表示パネルは、第1基板上に画素電極及び共通電極からなる1対の電
極が形成されている。そのため、本発明の液晶表示パネルは、IPSモードないしFFS
モード等の横電界方式の液晶表示パネルとして作動するものとなる。しかも、横電界方式
の液晶表示パネルは、第2基板には電極が形成されていないため、縦電界方式の液晶表示
パネルよりも引き回し配線の影響を受け易い。そのため、本発明の液晶表示パネルによれ
ば、シールド層を形成したことによる上記本発明の効果が特に顕著に表れる。
In a horizontal electric field liquid crystal display panel, a pair of electrodes including a pixel electrode and a common electrode are formed on a first substrate. Therefore, the liquid crystal display panel of the present invention has an IPS mode or FFS.
The liquid crystal display panel operates in a horizontal electric field mode such as a mode. In addition, since the horizontal electric field type liquid crystal display panel is not formed with an electrode on the second substrate, the vertical electric field type liquid crystal display panel is more easily affected by the routing wiring than the vertical electric field type liquid crystal display panel. Therefore, according to the liquid crystal display panel of the present invention, the effect of the present invention due to the formation of the shield layer is particularly remarkable.

以下、実施形態及び図面を参照にして本発明を実施するための最良の形態を説明するが
、以下に示す実施形態は、本発明をここに記載したものに限定することを意図するもので
はなく、本発明は特許請求の範囲に示した技術思想を逸脱することなく種々の変更を行っ
たものにも均しく適用し得るものである。なお、この明細書における説明のために用いら
れた各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各
層や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法に比例して表示され
ているものではない。
The best mode for carrying out the present invention will be described below with reference to the embodiments and drawings. However, the embodiments shown below are not intended to limit the present invention to those described herein. The present invention can be equally applied to various modifications without departing from the technical idea shown in the claims. In each drawing used for the description in this specification, each layer and each member are displayed in different scales so that each layer and each member can be recognized on the drawing. However, it is not necessarily displayed in proportion to the actual dimensions.

図1は実施形態の液晶表示パネルのアレイ基板を示す模式平面図である。図2は図1の
II部分の拡大図である。図3は図2のIII−III線の断面図である。図4は図2のIV−IV線
の断面図である。図5は図2のV−V線の断面図である。図6は第1変形例の図3に対応
する断面図である。図7は第2変形例の図3に対応する断面図である。
FIG. 1 is a schematic plan view showing an array substrate of the liquid crystal display panel of the embodiment. 2 is the same as FIG.
It is an enlarged view of II part. 3 is a cross-sectional view taken along line III-III in FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. FIG. 5 is a cross-sectional view taken along line VV in FIG. FIG. 6 is a cross-sectional view corresponding to FIG. 3 of the first modification. FIG. 7 is a cross-sectional view corresponding to FIG. 3 of the second modification.

本実施形態の液晶表示パネル10AはFFSモードの横電界方式の液晶表示パネルであ
る。この液晶表示パネル10Aの要部の構成を図1〜図5を用いて説明する。図1に示す
ように、液晶表示パネル10Aは画像が表示される表示領域30を中央部分に有している
。まず、表示領域30について説明する。図2〜図4に示すように、液晶表示パネル10
Aは液晶層LCがアレイ基板ARとカラーフィルター基板CFで挟持される構成となって
いる。アレイ基板ARは透明な絶縁性を有するガラスや石英、プラスチック等からなる第
1透明基板11を基体としている。第1透明基板11上には、図5に示すように、液晶L
Cに面する側に、アルミニウムやモリブデン等の金属からなる走査線12が図2のX軸方
向(行方向)に延設されている。走査線12からはゲート電極Gが図2の上方に向かって
延設されている。
The liquid crystal display panel 10A of the present embodiment is an FFS mode horizontal electric field liquid crystal display panel. The configuration of the main part of the liquid crystal display panel 10A will be described with reference to FIGS. As shown in FIG. 1, the liquid crystal display panel 10A has a display area 30 in which an image is displayed at the center. First, the display area 30 will be described. As shown in FIGS. 2 to 4, the liquid crystal display panel 10.
A is configured such that the liquid crystal layer LC is sandwiched between the array substrate AR and the color filter substrate CF. The array substrate AR is based on a first transparent substrate 11 made of transparent insulating glass, quartz, plastic, or the like. On the first transparent substrate 11, as shown in FIG.
On the side facing C, a scanning line 12 made of a metal such as aluminum or molybdenum is extended in the X-axis direction (row direction) in FIG. A gate electrode G extends from the scanning line 12 upward in FIG.

また、走査線12とゲート電極Gを覆うようにして窒化ケイ素や酸化ケイ素等からなる
透明なゲート絶縁膜13が積層されている。そして、平面視でゲート電極Gと重なるゲー
ト絶縁膜13上には非晶質シリコンや多結晶シリコンなどからなる半導体層14が形成さ
れている。ゲート絶縁膜13上にはアルミニウムやモリブデン等の金属からなる複数の信
号線15が図2のY軸方向(列方向)に配設されている。この信号線15からはソース電
極Sが延設され、このソース電極Sは半導体層14の表面と部分的に接触している。
A transparent gate insulating film 13 made of silicon nitride, silicon oxide or the like is laminated so as to cover the scanning line 12 and the gate electrode G. A semiconductor layer 14 made of amorphous silicon, polycrystalline silicon, or the like is formed on the gate insulating film 13 overlapping the gate electrode G in plan view. A plurality of signal lines 15 made of a metal such as aluminum or molybdenum are arranged on the gate insulating film 13 in the Y-axis direction (column direction) in FIG. A source electrode S extends from the signal line 15, and the source electrode S is in partial contact with the surface of the semiconductor layer 14.

更に、信号線15及びソース電極Sと同一の材料で同時に形成されたドレイン電極Dが
ゲート絶縁膜13上に設けられており、このドレイン電極Dはソース電極Sと近接配置さ
れて半導体層14と部分的に接触している。走査線12と信号線15とによって囲まれた
領域が1サブ画素領域に相当する。例えば、光の3原色であるR(赤)・G(緑)・B(
青)の3つサブ画素SPで1画素を構成し、1画素は略正方形であるので、これを3等分
する1サブ画素SPは走査線12が短辺で信号線15が長辺の長方形となる。ゲート電極
G、ゲート絶縁膜13、半導体層14、ソース電極S、ドレイン電極Dによってスイッチ
ング素子となるTFTが構成され、それぞれのサブ画素SPにこのTFTが形成されてい
る。
Further, a drain electrode D simultaneously formed of the same material as that of the signal line 15 and the source electrode S is provided on the gate insulating film 13, and the drain electrode D is disposed in proximity to the source electrode S and the semiconductor layer 14. Partially touching. A region surrounded by the scanning lines 12 and the signal lines 15 corresponds to one sub-pixel region. For example, the three primary colors of light are R (red), G (green), and B (
Since one pixel is composed of three sub-pixels SP (blue), and one pixel is substantially square, one sub-pixel SP that divides the pixel into three equals a rectangle whose scanning line 12 is short and signal line 15 is long. It becomes. The gate electrode G, the gate insulating film 13, the semiconductor layer 14, the source electrode S, and the drain electrode D constitute a TFT serving as a switching element, and this TFT is formed in each subpixel SP.

更に、信号線15、TFT及びゲート絶縁膜13の露出部分を覆うようにして例えば窒
化ケイ素や酸化ケイ素等からなる透明なパッシベーション膜16が積層されている。そし
て、パッシベーション膜16を覆うようにして、例えばフォトレジスト等の透明樹脂材料
からなる層間膜(平坦化樹脂層)17が積層されている。そして、層間膜17を覆うよう
にしてITO(Indium Thin Oxide)ないしIZO(Indium Zinc Oxide)等の透明導電性
材料からなる下電極18が形成されている。層間膜17とパッシベーション膜16を貫通
してドレイン電極Dに達する第1コンタクトホール19が形成されており、この第1コン
タクトホール19を介して下電極18とドレイン電極Dとが電気的に接続される。そのた
め、この実施形態の液晶表示パネル10Aにおいては、下電極18は画素電極として作動
する。
Further, a transparent passivation film 16 made of, for example, silicon nitride or silicon oxide is laminated so as to cover the exposed portions of the signal line 15, the TFT, and the gate insulating film 13. Then, an interlayer film (flattening resin layer) 17 made of a transparent resin material such as a photoresist is laminated so as to cover the passivation film 16. A lower electrode 18 made of a transparent conductive material such as ITO (Indium Thin Oxide) or IZO (Indium Zinc Oxide) is formed so as to cover the interlayer film 17. A first contact hole 19 penetrating the interlayer film 17 and the passivation film 16 and reaching the drain electrode D is formed, and the lower electrode 18 and the drain electrode D are electrically connected through the first contact hole 19. The Therefore, in the liquid crystal display panel 10A of this embodiment, the lower electrode 18 operates as a pixel electrode.

下電極18を覆うようにして、例えば窒化ケイ素や酸化ケイ素等からなる透明な電極間
絶縁膜20が積層されている。そして、電極間絶縁膜20を覆うようにしてITOないし
IZO等の透明導電性材料からなる上電極21が形成されている。図2に示すように、上
電極21には複数のスリット状開口(以降、単に「スリット」と称する。)22が形成さ
れている。この上電極21は表示領域30の周辺部でコモン配線39に第2コンタクトホ
ール43を経て電気的に接続されている。そのため、この実施形態の液晶表示パネル10
Aにおいては、上電極21は共通電極として作動する。
A transparent interelectrode insulating film 20 made of, for example, silicon nitride or silicon oxide is laminated so as to cover the lower electrode 18. An upper electrode 21 made of a transparent conductive material such as ITO or IZO is formed so as to cover the interelectrode insulating film 20. As shown in FIG. 2, the upper electrode 21 has a plurality of slit-like openings (hereinafter simply referred to as “slits”) 22. The upper electrode 21 is electrically connected to the common wiring 39 through the second contact hole 43 at the periphery of the display region 30. Therefore, the liquid crystal display panel 10 of this embodiment
In A, the upper electrode 21 operates as a common electrode.

スリット22は例えば長円形状であり、その長手方向は走査線17の延在方向に対して
右下がりに約5度傾斜しているものと、右上がりに約5度傾斜しているものの2種類形成
されている。このようにスリットの延在方向が異なる領域を備えることにより、それぞれ
の側でVT(電圧−透過率)特性が異なるようになるので、視野角による色の差を低減す
ることができる。そして、上電極21を覆って例えばポリイミドからなる配向膜23が積
層されている。この配向膜23には信号線15の延在方向と平行に液晶方向配向処理(ラ
ビング処理)が施されている。この液晶表示パネル10Aでは、スリット22に対応する
位置の下電極18と上電極21間の電界によって液晶層LCの液晶分子の配向が変化する
The slit 22 has, for example, an oval shape, and its longitudinal direction is inclined to the right by about 5 degrees with respect to the direction in which the scanning line 17 extends, and the slit 22 is inclined to the right by about 5 degrees. Is formed. Thus, by providing the area | region where the extension direction of a slit differs, since VT (voltage-transmittance) characteristic becomes different in each side, the difference of the color by a viewing angle can be reduced. An alignment film 23 made of, for example, polyimide is laminated so as to cover the upper electrode 21. The alignment film 23 is subjected to a liquid crystal direction alignment process (rubbing process) in parallel with the extending direction of the signal lines 15. In the liquid crystal display panel 10 </ b> A, the orientation of liquid crystal molecules in the liquid crystal layer LC is changed by the electric field between the lower electrode 18 and the upper electrode 21 at a position corresponding to the slit 22.

カラーフィルター基板CFは透明な絶縁性を有するガラスや石英、プラスチック等から
なる第2透明基板24を基体としている。第2透明基板24には、不透明な樹脂材料から
なる遮光層25と、サブ画素SP毎に異なる色の光(例えば、R、G、B)を透過するカ
ラーフィルター層26が形成されている。図2に示すように、遮光層25はTFTと平面
視で重なるように形成されている。この実施形態の液晶表示パネル10Aでは、遮光層2
5は隣接するサブ画素SPの境界に沿っては形成されておらず、遮光層25は隣接する遮
光層25とは連結されずに島状に孤立して形成されている。なお、遮光層25の材料は、
クロム等の不透明な金属でもよいが、本実施形態では剥離強度が金属よりも高い樹脂製の
遮光層を使用している。
The color filter substrate CF is based on a second transparent substrate 24 made of transparent insulating glass, quartz, plastic or the like. The second transparent substrate 24 is formed with a light shielding layer 25 made of an opaque resin material and a color filter layer 26 that transmits different colors of light (for example, R, G, B) for each subpixel SP. As shown in FIG. 2, the light shielding layer 25 is formed so as to overlap the TFT in plan view. In the liquid crystal display panel 10A of this embodiment, the light shielding layer 2
5 is not formed along the boundary between adjacent sub-pixels SP, and the light shielding layer 25 is formed in an island shape without being connected to the adjacent light shielding layer 25. The material of the light shielding layer 25 is
An opaque metal such as chromium may be used, but in this embodiment, a resin light-shielding layer having a peel strength higher than that of the metal is used.

サブ画素SPの遮光層25が形成されていない領域にはカラーフィルター層26が形成
されている。遮光層25とカラーフィルター層26を覆うようにして例えばフォトレジス
ト等の透明樹脂材料からなるオーバーコート層27が積層されている。このオーバーコー
ト層27は異なる色のカラーフィルター層26による段差を平坦にし、また、遮光層25
やカラーフィルター層26から流出する不純物が液晶層LCに入らないように遮断するた
めに形成されているものである。オーバーコート層27を覆うようにして例えばポリイミ
ドからなる配向膜28が形成されている。この配向膜28にはアレイ基板ARに形成され
た配向膜23と逆方向の液晶方向配向処理が施されている。
A color filter layer 26 is formed in a region of the subpixel SP where the light shielding layer 25 is not formed. An overcoat layer 27 made of a transparent resin material such as a photoresist is laminated so as to cover the light shielding layer 25 and the color filter layer 26. The overcoat layer 27 flattens the level difference caused by the color filter layers 26 of different colors, and the light shielding layer 25.
Further, it is formed to block impurities flowing out from the color filter layer 26 from entering the liquid crystal layer LC. An alignment film 28 made of polyimide, for example, is formed so as to cover the overcoat layer 27. The alignment film 28 is subjected to a liquid crystal alignment process in the opposite direction to that of the alignment film 23 formed on the array substrate AR.

このようにして形成されたアレイ基板AR及びカラーフィルター基板CFを互いに対向
させ、両基板の周囲にシール材(不図示)を塗布することにより両基板を貼り合せ、両基
板間に液晶を充填することにより本実施形態に係る液晶表示パネル10Aが得られる。な
お、液晶層CLを所定の厚みに保持するためのスペーサー(不図示)がカラーフィルター
基板CFに形成されている。
The array substrate AR and the color filter substrate CF thus formed are opposed to each other, and a sealant (not shown) is applied to the periphery of both substrates so that both substrates are bonded together, and liquid crystal is filled between both substrates. Thus, the liquid crystal display panel 10A according to the present embodiment is obtained. A spacer (not shown) for holding the liquid crystal layer CL at a predetermined thickness is formed on the color filter substrate CF.

上述の構成により、TFTがONになって下電極18と上電極21との間に電圧が印加
されると、両電極18、21間に電界が発生して液晶層LCの液晶分子の配向が変化する
。これにより、液晶層LCの光透過率が変化して画像を表示することとなる。下電極18
と上電極21と電極間絶縁膜20により補助容量が形成され、TFTがOFFになったと
きに両電極18、21間の電界を所定時間保持することができる。
With the above configuration, when a TFT is turned on and a voltage is applied between the lower electrode 18 and the upper electrode 21, an electric field is generated between the electrodes 18 and 21, and the alignment of the liquid crystal molecules in the liquid crystal layer LC is Change. As a result, the light transmittance of the liquid crystal layer LC changes and an image is displayed. Lower electrode 18
In addition, an auxiliary capacitance is formed by the upper electrode 21 and the interelectrode insulating film 20, and when the TFT is turned off, the electric field between the electrodes 18 and 21 can be held for a predetermined time.

図1に示すように、アレイ基板12の一方の短辺側の非表示領域31には、ドライバー
ICがバンプ接着される第1端子領域32と、フレキシブルプリント基板がバンプ接着さ
れる第2端子領域33とが形成されている。第1端子領域32に配置されるドライバーI
Cは液晶表示パネルの走査線12及び信号線15の駆動を行い、第2端子領域33は図示
しないフレキシブルプリント基板を介して外部のコントロール基板と接続される。
As shown in FIG. 1, in a non-display area 31 on one short side of the array substrate 12, a first terminal area 32 to which a driver IC is bump-bonded and a second terminal area to which a flexible printed board is bump-bonded 33 is formed. Driver I arranged in the first terminal region 32
C drives the scanning lines 12 and the signal lines 15 of the liquid crystal display panel, and the second terminal region 33 is connected to an external control board via a flexible printed board (not shown).

そして、非表示領域31には、表示領域30の左右と上側に隣接する周辺回路領域34
が形成されている。この周辺回路領域34には、表示領域30の図1における下側に形成
される信号線15を第1端子領域32へと引き回すソース引き回し配線部分35、走査線
12を表示領域30の左右両側から第1端子領域32へと引き回すゲート引き回し配線部
分36、上電極21を表示領域30の上側及び左右両側から第1端子領域32へと引き回
すコモン配線39が形成されている。
The non-display area 31 includes peripheral circuit areas 34 adjacent to the left and right sides and the upper side of the display area 30.
Is formed. In the peripheral circuit region 34, the source routing wiring portion 35 for routing the signal line 15 formed below the display region 30 in FIG. 1 to the first terminal region 32 and the scanning line 12 from both the left and right sides of the display region 30. A gate routing wiring portion 36 that leads to the first terminal region 32 and a common wiring 39 that leads the upper electrode 21 from the upper side of the display region 30 and both the left and right sides to the first terminal region 32 are formed.

図2〜図4に示すように、表示領域30の周辺回路領域34側には、例えば3列のダミ
ーサブ画素DSP、静電気保護回路42、第2コンタクトホール43、第3コンタクトホ
ール44が形成されている。ダミーサブ画素DSPは、例えば、一部をサブ画素SPと同
じ構成を模擬したり、静電気保護回路42を形成して外部から侵入した静電気からの保護
手段を形成したりするなど、多種多様の目的で設けられている。静電気保護回路42の引
き回し配線である静電気保護配線45が信号線15の延在方向と同一方向で非表示領域部
31のゲート絶縁膜13上に形成され、例えば第1端子領域32においてグラウンド電位
に接続されている。
As shown in FIGS. 2 to 4, for example, three columns of dummy subpixels DSP, an electrostatic protection circuit 42, a second contact hole 43, and a third contact hole 44 are formed on the peripheral circuit region 34 side of the display region 30. Yes. For example, the dummy sub-pixel DSP partially simulates the same configuration as the sub-pixel SP, or forms an electrostatic protection circuit 42 to form protection means from static electricity that has entered from the outside. Is provided. An electrostatic protection wiring 45 which is a routing wiring of the electrostatic protection circuit 42 is formed on the gate insulating film 13 of the non-display area 31 in the same direction as the signal line 15 extending. It is connected.

図4に示すように、コモン配線39は、ここではゲート絶縁膜13上に形成されており
、電極間絶縁膜20上に形成されている上電極21と第2コンタクトホール43を介して
電気的に接続されている。ゲート引き回し配線部分36は第1透明基板11上に形成され
たゲート配線部分38及びゲート絶縁膜13上に形成されたソース配線部分37の2層に
なって形成されている。なお、ゲート配線部分38とはTFTのゲート電極Gと同時に形
成された配線部分を意味し、ソース配線部分とはTFTのソース電極Sと同時に形成され
た配線部分を意味し、それぞれ必ずしも走査線12に接続されている配線ないし信号線1
5に接続されている配線を意味するものではない。そのため、上述のコモン配線39は、
ゲート絶縁膜13上に形成されているので、ソース配線部分37に対応する。
As shown in FIG. 4, the common wiring 39 is formed on the gate insulating film 13 here, and is electrically connected via the upper electrode 21 formed on the interelectrode insulating film 20 and the second contact hole 43. It is connected to the. The gate lead-out wiring portion 36 is formed of two layers of a gate wiring portion 38 formed on the first transparent substrate 11 and a source wiring portion 37 formed on the gate insulating film 13. Note that the gate wiring portion 38 means a wiring portion formed simultaneously with the gate electrode G of the TFT, and the source wiring portion means a wiring portion formed simultaneously with the source electrode S of the TFT. Wiring or signal line 1 connected to
The wiring connected to 5 is not meant. Therefore, the above-described common wiring 39 is
Since it is formed on the gate insulating film 13, it corresponds to the source wiring portion 37.

図1〜図4に示すように、平面視でソース引き回し配線部分35及びゲート引き回し配
線部分36に重畳するようにITOないしIZO等の透明導電性材料からなるシールド層
46が電極間絶縁膜20上に形成されている。そして、シールド層46はゲート絶縁膜1
3上に形成されている静電気保護配線45と第3コンタクトホール44を介して電気的に
接続されている。そのため、シールド層46はグラウンド電位に接続されていることにな
る。
As shown in FIGS. 1 to 4, a shield layer 46 made of a transparent conductive material such as ITO or IZO is formed on the interelectrode insulating film 20 so as to overlap the source routing wiring portion 35 and the gate routing wiring portion 36 in plan view. Is formed. The shield layer 46 is formed of the gate insulating film 1.
3 is electrically connected to the static electricity protection wiring 45 formed on the third contact hole 44. Therefore, the shield layer 46 is connected to the ground potential.

このように本実施形態の液晶表示パネル10Aでは、ソース引き回し配線部分35及び
ゲート引き回し配線部分36に平面視で重畳するようにシールド層46が形成されており
、しかも、このシールド層46はグラウンド電位に接続されているので、これらの引き回
し配線35、36に駆動電流が流れて電界が生じても、カラーフィルター基板CFに島状
に形成されている遮光層25が帯電することが少なくなる。また、このシールド層46は
特にグラウンド電位に接続されているため、シールド層46の電位は安定しているので、
良好な帯電防止効果が得られる。
As described above, in the liquid crystal display panel 10A of the present embodiment, the shield layer 46 is formed so as to overlap the source lead wiring portion 35 and the gate lead wiring portion 36 in a plan view, and the shield layer 46 has a ground potential. Therefore, even if a drive current flows through these routing wirings 35 and 36 and an electric field is generated, the shading layer 25 formed in an island shape on the color filter substrate CF is less likely to be charged. Further, since the shield layer 46 is particularly connected to the ground potential, the potential of the shield layer 46 is stable.
Good antistatic effect can be obtained.

また、シールド層46は、従来から使用されている静電気保護回路42の静電気保護配
線45に第3コンタクトホール44を介して電気的に接続することによりグラウンド電位
に接続されているので、シールド層46を容易にグラウンド電位に接続することができる
。しかも、静電気保護配線45はソース配線部分37と同じ金属材料で形成されているの
で、電気抵抗が小さく、シールド層46は短距離でグラウンド電位に接続されていること
になる。そのため本実施形態の液晶表示パネル10Aでは、シールド層46とグラウンド
電位に維持された静電気保護配線45との間の電気抵抗が小さくなるので、シールド層4
6の電位がより安定化し、シールド効果が良好に現れるようになる。加えて、シールド層
46は液晶層を駆動する上電極21と同じ層に形成されているために、シールド層46を
上電極21と同一の工程で形成することができ、特に製造工数を増加させることなくシー
ルド層46を形成することができる。
Further, since the shield layer 46 is connected to the ground potential by being electrically connected to the electrostatic protection wiring 45 of the electrostatic protection circuit 42 conventionally used via the third contact hole 44, the shield layer 46. Can be easily connected to the ground potential. Moreover, since the electrostatic protection wiring 45 is made of the same metal material as that of the source wiring portion 37, the electric resistance is small, and the shield layer 46 is connected to the ground potential at a short distance. Therefore, in the liquid crystal display panel 10A of the present embodiment, since the electrical resistance between the shield layer 46 and the electrostatic protection wiring 45 maintained at the ground potential is reduced, the shield layer 4
The potential of 6 is further stabilized, and the shielding effect appears well. In addition, since the shield layer 46 is formed in the same layer as the upper electrode 21 that drives the liquid crystal layer, the shield layer 46 can be formed in the same process as the upper electrode 21, particularly increasing the number of manufacturing steps. The shield layer 46 can be formed without this.

なお、製造工数を増加させることなくシールド層46を形成するには、シールド層46
が他の電極と同一の層に形成されればよいから、例えば、図6に示した第1変形例の液晶
表示パネル10Bのように、シールド層46が下電極18と同一の層に形成されてもよい
。なお、シールド層46は、特に他の電極と同一の層に形成しなくても、島状に形成され
た遮光層25の帯電を抑制することはできるが、製造工数が増加するために好ましくない
In order to form the shield layer 46 without increasing the number of manufacturing steps, the shield layer 46
May be formed in the same layer as the other electrodes, for example, the shield layer 46 is formed in the same layer as the lower electrode 18 as in the liquid crystal display panel 10B of the first modification shown in FIG. May be. Even if the shield layer 46 is not formed on the same layer as the other electrodes, charging of the light shielding layer 25 formed in an island shape can be suppressed, but this is not preferable because the number of manufacturing steps increases. .

また、シールド層46は、フローティング様態でもグラウンド電位以外に接続されてい
てもシールド効果は生じる。しかしながら、シールド層46がフローティング状態である
と、シールド層46の電位が不定となるので、他の電位の部分に電気的に接続する方が好
ましい。例えば、図6に示した第1変形例の液晶表示パネル10Bのように、シールド層
46がコモン配線39に接続されているようにしてもよい。
Further, the shielding effect is produced even when the shield layer 46 is connected in a floating state or other than the ground potential. However, when the shield layer 46 is in a floating state, the potential of the shield layer 46 becomes indefinite, and it is preferable to be electrically connected to other potential portions. For example, the shield layer 46 may be connected to the common wiring 39 as in the liquid crystal display panel 10B of the first modification shown in FIG.

また、図7に示した第2変形例の液晶表示パネル10Cのように、ゲート配線部分38
と同一の層にシールド配線47を形成し、シールド層46をこのシールド配線47を介し
て所定の電位に接続するようにしてもよい。このような構成とすれば、シールド配線47
はゲート配線部分38で形成されているドライバーIC用の第1端子領域32やフレキシ
ブルプリント基板用の第2端子領域33と同じ層に形成されているので、容易に第1端子
領域32や第2端子領域33にまでシールド配線47を引き回すことができる。
Further, like the liquid crystal display panel 10C of the second modified example shown in FIG.
Alternatively, the shield wiring 47 may be formed in the same layer, and the shield layer 46 may be connected to a predetermined potential via the shield wiring 47. With this configuration, the shield wiring 47
Is formed in the same layer as the first terminal region 32 for the driver IC and the second terminal region 33 for the flexible printed circuit formed by the gate wiring portion 38, so that the first terminal region 32 and the second terminal region can be easily formed. The shield wiring 47 can be routed to the terminal region 33.

なお、第1変形例の液晶表示パネル10B及び第2実施形態の液晶表示パネル10Cは
、上述した部分以外の構成は実施形態の液晶表示パネル10Aの場合と実質的に同一であ
る。そのため、図6及び図7においては、図1〜図5に示した実施形態の液晶表示パネル
10Aと同一の構成部分には同一の参照符号を付与してその詳細な説明は省略する。
The liquid crystal display panel 10B according to the first modification and the liquid crystal display panel 10C according to the second embodiment are substantially the same as the liquid crystal display panel 10A according to the embodiment except for the portions described above. Therefore, in FIG.6 and FIG.7, the same referential mark is attached | subjected to the component same as liquid crystal display panel 10A of embodiment shown to FIGS. 1-5, and the detailed description is abbreviate | omitted.

実施形態の液晶表示パネルのアレイ基板を示す模式平面図である。It is a schematic plan view which shows the array substrate of the liquid crystal display panel of embodiment. 図1Bの部分拡大図である。It is the elements on larger scale of FIG. 1B. 図2のIII−III線の断面図である。It is sectional drawing of the III-III line of FIG. 図2のIV−IV線の断面図である。It is sectional drawing of the IV-IV line of FIG. 図2のV−V線の断面図である。It is sectional drawing of the VV line of FIG. 第1変形例の図3に対応する断面図である。It is sectional drawing corresponding to FIG. 3 of a 1st modification. 第2変形例の図3に対応する断面図である。It is sectional drawing corresponding to FIG. 3 of a 2nd modification.

符号の説明Explanation of symbols

10A〜10C…液晶表示パネル 11…第1透明基板 12…走査線 13…ゲート
絶縁膜 14…半導体層 15…信号線 16…パッシベーション膜 17…層間膜(平
坦化樹脂層) 18…下電極 19…第1コンタクトホール 20…電極間絶縁膜 21
…上電極 22…スリット 23…配向膜 24…第2透明基板 25…遮光層 26…
カラーフィルター層 27…オーバーコート層 28…第2配向膜 30…表示領域 3
1…非表示領域 32…第1端子領域 33…第2端子領域 34…周辺回路領域 35
…ソース引き回し配線部分 36…ゲート引き回し配線部分 37…ソース配線部分 3
8…ゲート配線部分 39…コモン配線 41…コモン接続部 42…静電気防止回路
43…第2コンタクトホール 44…第3コンタクトホール 45…静電気保護配線(ア
ース配線) 46…シールド層 47…シールド配線 LC…液晶層 AR…アレイ基板
CF…カラーフィルター基板
DESCRIPTION OF SYMBOLS 10A-10C ... Liquid crystal display panel 11 ... 1st transparent substrate 12 ... Scanning line 13 ... Gate insulating film 14 ... Semiconductor layer 15 ... Signal line 16 ... Passivation film 17 ... Interlayer film (flattening resin layer) 18 ... Lower electrode 19 ... First contact hole 20 ... interelectrode insulating film 21
... Upper electrode 22 ... Slit 23 ... Alignment film 24 ... Second transparent substrate 25 ... Light shielding layer 26 ...
Color filter layer 27 ... Overcoat layer 28 ... Second alignment film 30 ... Display area 3
DESCRIPTION OF SYMBOLS 1 ... Non-display area 32 ... 1st terminal area 33 ... 2nd terminal area 34 ... Peripheral circuit area 35
... source routing wiring portion 36 ... gate routing wiring portion 37 ... source wiring portion 3
8 ... Gate wiring part 39 ... Common wiring 41 ... Common connection part 42 ... Static protection circuit
43 ... Second contact hole 44 ... Third contact hole 45 ... Static protection wiring (ground wiring) 46 ... Shield layer 47 ... Shield wiring LC ... Liquid crystal layer AR ... Array substrate CF ... Color filter substrate

Claims (6)

液晶層を挟持して対向配置された第1基板及び第2基板を有し、
前記第1基板には表示領域と非表示領域とが形成され、
前記表示領域には、互いに絶縁された状態でマトリクス状に形成された複数の信号線及
び走査線と、前記信号線と前記走査線で区画されるサブ画素毎に形成された薄膜トランジ
スターとが形成され、
前記非表示領域には複数の引き回し配線が形成され、
前記第2基板には平面視で前記薄膜トランジスターと重畳する位置に遮光層が形成され
ている液晶表示パネルであって、
前記第2基板の遮光層は互いに孤立した島状に形成されており、
前記第1基板の非表示領域には平面視で前記引き回し配線と重畳する位置に導電性のシ
ールド層が形成されていることを特徴とする液晶表示パネル。
A first substrate and a second substrate disposed opposite to each other with a liquid crystal layer interposed therebetween;
A display area and a non-display area are formed on the first substrate,
In the display region, a plurality of signal lines and scanning lines formed in a matrix in a state of being insulated from each other, and a thin film transistor formed for each sub-pixel partitioned by the signal lines and the scanning lines are formed. And
A plurality of routing wirings are formed in the non-display area,
The second substrate is a liquid crystal display panel in which a light shielding layer is formed at a position overlapping with the thin film transistor in a plan view,
The light shielding layer of the second substrate is formed in an island shape isolated from each other,
A liquid crystal display panel, wherein a conductive shield layer is formed in a non-display area of the first substrate at a position overlapping with the routing wiring in a plan view.
前記シールド層はグラウンド電位に接続されていることを特徴とする請求項1に記載の
液晶表示パネル。
The liquid crystal display panel according to claim 1, wherein the shield layer is connected to a ground potential.
前記第1基板の非表示領域には静電気保護回路を備え、前記静電気保護回路は前記グラ
ウンド電位に電気的に接続されるアース線を有し、前記アース線に前記シールド層が電気
的に接続されていることを特徴とする請求項2に記載の液晶表示パネル。
The non-display area of the first substrate includes an electrostatic protection circuit, the electrostatic protection circuit has a ground wire electrically connected to the ground potential, and the shield layer is electrically connected to the ground wire. The liquid crystal display panel according to claim 2, wherein the liquid crystal display panel is a liquid crystal display panel.
前記シールド層はコモン配線に接続されていることを特徴とする請求項1に記載の液晶
表示パネル。
The liquid crystal display panel according to claim 1, wherein the shield layer is connected to a common wiring.
前記第1基板には、前記液晶層を駆動させるための少なくとも一つの電極を有し、前記
シールド層は前記電極と同一の層に形成されていることを特徴とする請求項1に記載の液
晶表示パネル。
The liquid crystal according to claim 1, wherein the first substrate has at least one electrode for driving the liquid crystal layer, and the shield layer is formed in the same layer as the electrode. Display panel.
前記第1基板には、前記液晶層を駆動させるための一対の電極を有していることを特徴
とする請求項5に記載の液晶表示パネル。
The liquid crystal display panel according to claim 5, wherein the first substrate has a pair of electrodes for driving the liquid crystal layer.
JP2008314081A 2008-12-10 2008-12-10 LCD panel Expired - Fee Related JP5429776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008314081A JP5429776B2 (en) 2008-12-10 2008-12-10 LCD panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314081A JP5429776B2 (en) 2008-12-10 2008-12-10 LCD panel

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013244850A Division JP5681269B2 (en) 2013-11-27 2013-11-27 LCD panel

Publications (2)

Publication Number Publication Date
JP2010139598A true JP2010139598A (en) 2010-06-24
JP5429776B2 JP5429776B2 (en) 2014-02-26

Family

ID=42349825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314081A Expired - Fee Related JP5429776B2 (en) 2008-12-10 2008-12-10 LCD panel

Country Status (1)

Country Link
JP (1) JP5429776B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2397915A1 (en) 2010-06-18 2011-12-21 Ricoh Company, Ltd. Image forming apparatus and process cartridge incorporated therein
JP2012203348A (en) * 2011-03-28 2012-10-22 Mitsubishi Electric Corp Liquid crystal display device
WO2014069279A1 (en) * 2012-11-05 2014-05-08 シャープ株式会社 Liquid crystal display device
JP2017049568A (en) * 2015-08-31 2017-03-09 株式会社Joled Semiconductor device, display, manufacturing method of display, and electronic apparatus
WO2017159601A1 (en) * 2016-03-14 2017-09-21 シャープ株式会社 Display device
US10283579B2 (en) 2015-08-31 2019-05-07 Joled, Inc. Semiconductor device, display unit, method of manufacturing display unit, and electronic apparatus
CN115268135A (en) * 2022-07-29 2022-11-01 福州京东方光电科技有限公司 Display panel and display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5681269B2 (en) * 2013-11-27 2015-03-04 株式会社ジャパンディスプレイ LCD panel

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325360A (en) * 1996-06-04 1997-12-16 Sharp Corp Liquid crystal display device
JPH1010494A (en) * 1996-06-24 1998-01-16 Hitachi Ltd Liquid crystal display device
JPH11160727A (en) * 1997-12-01 1999-06-18 Advanced Display Inc Liquid crystal display device
JP2007272255A (en) * 2007-07-26 2007-10-18 Mitsubishi Electric Corp Liquid crystal display device
JP2008026869A (en) * 2006-06-21 2008-02-07 Mitsubishi Electric Corp Display device
JP2008096966A (en) * 2006-09-12 2008-04-24 Seiko Epson Corp Electro-optical device and electronic equipment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325360A (en) * 1996-06-04 1997-12-16 Sharp Corp Liquid crystal display device
JPH1010494A (en) * 1996-06-24 1998-01-16 Hitachi Ltd Liquid crystal display device
JPH11160727A (en) * 1997-12-01 1999-06-18 Advanced Display Inc Liquid crystal display device
JP2008026869A (en) * 2006-06-21 2008-02-07 Mitsubishi Electric Corp Display device
JP2008096966A (en) * 2006-09-12 2008-04-24 Seiko Epson Corp Electro-optical device and electronic equipment
JP2007272255A (en) * 2007-07-26 2007-10-18 Mitsubishi Electric Corp Liquid crystal display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2397915A1 (en) 2010-06-18 2011-12-21 Ricoh Company, Ltd. Image forming apparatus and process cartridge incorporated therein
JP2012203348A (en) * 2011-03-28 2012-10-22 Mitsubishi Electric Corp Liquid crystal display device
WO2014069279A1 (en) * 2012-11-05 2014-05-08 シャープ株式会社 Liquid crystal display device
JPWO2014069279A1 (en) * 2012-11-05 2016-09-08 シャープ株式会社 Liquid crystal display
JP2017049568A (en) * 2015-08-31 2017-03-09 株式会社Joled Semiconductor device, display, manufacturing method of display, and electronic apparatus
US10283579B2 (en) 2015-08-31 2019-05-07 Joled, Inc. Semiconductor device, display unit, method of manufacturing display unit, and electronic apparatus
WO2017159601A1 (en) * 2016-03-14 2017-09-21 シャープ株式会社 Display device
CN115268135A (en) * 2022-07-29 2022-11-01 福州京东方光电科技有限公司 Display panel and display device
CN115268135B (en) * 2022-07-29 2023-11-28 福州京东方光电科技有限公司 Display panel and display device

Also Published As

Publication number Publication date
JP5429776B2 (en) 2014-02-26

Similar Documents

Publication Publication Date Title
US11774809B2 (en) Liquid crystal display panel
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
JP5500712B2 (en) LCD panel
JP5261237B2 (en) LCD panel
US10134906B2 (en) Display device
JP5404281B2 (en) LCD panel
JP5492586B2 (en) Liquid crystal display panel and electronic device
JP5429776B2 (en) LCD panel
JP2010128126A (en) Liquid crystal display device
JP5526085B2 (en) Liquid crystal display
JP5681269B2 (en) LCD panel
JP5247477B2 (en) Liquid crystal display
JP2011017887A (en) Liquid crystal display panel
JP2019128429A (en) Liquid crystal display unit
JP5660765B2 (en) LCD panel
JP5258603B2 (en) Liquid crystal display
JP5681822B2 (en) LCD panel
JP2010091904A (en) Liquid crystal display device
KR20030055930A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100702

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees