JP7274627B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP7274627B2
JP7274627B2 JP2022021788A JP2022021788A JP7274627B2 JP 7274627 B2 JP7274627 B2 JP 7274627B2 JP 2022021788 A JP2022021788 A JP 2022021788A JP 2022021788 A JP2022021788 A JP 2022021788A JP 7274627 B2 JP7274627 B2 JP 7274627B2
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
transparent conductive
organic passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022021788A
Other languages
Japanese (ja)
Other versions
JP2022070973A (en
Inventor
裕行 阿部
健太郎 縣
正樹 村瀬
和音 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020016024A external-priority patent/JP7027470B2/en
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022021788A priority Critical patent/JP7274627B2/en
Publication of JP2022070973A publication Critical patent/JP2022070973A/en
Application granted granted Critical
Publication of JP7274627B2 publication Critical patent/JP7274627B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は表示装置に係り、特に端子領域を小さくすることによって外形を小さくする液晶表示装置及びこれに用いられるＴＦＴ基板に関する。 The present invention relates to a display device, and more particularly to a liquid crystal display device having a small terminal area to reduce the external size and a TFT substrate used for the liquid crystal display device.

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。 In a liquid crystal display device, a TFT substrate on which pixels having pixel electrodes, thin film transistors (TFTs) and the like are formed in a matrix, and a counter substrate are arranged opposite to the TFT substrate, and liquid crystal is sandwiched between the TFT substrate and the counter substrate. ing. An image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel.

液晶表示装置では、視野角が問題である。ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎ）方式は基板と平行方向の電界によって液晶分子を回転させることによって液晶層の透過率を変えるものであり、優れた視野角特性を有している。ＩＰＳ方式では、基本的には、対向基板には対向電極を形成する必要がない。その分、構造を単純化することができるが、対向基板側から、外部からのノイズが入りやすい。 Viewing angles are a problem with liquid crystal displays. The IPS (In Plane Switching) method changes the transmittance of the liquid crystal layer by rotating the liquid crystal molecules with an electric field parallel to the substrate, and has excellent viewing angle characteristics. In the IPS method, basically, it is not necessary to form a counter electrode on the counter substrate. Although the structure can be simplified accordingly, external noise is likely to enter from the opposing substrate side.

これを防止するために、対向基板の外面にシールド導電層（シールド用ＩＴＯ）を形成する。シールド用ＩＴＯの構成については、例えば、特許文献１に記載されている。特許文献１では、対向基板のシールド用ＩＴＯを、樹脂を用いてＴＦＴ基板に形成されたパッドに接続する構成が記載されている。 In order to prevent this, a shield conductive layer (shielding ITO) is formed on the outer surface of the opposing substrate. The structure of ITO for shielding is described in Patent Document 1, for example. Japanese Patent Application Laid-Open No. 2002-100001 describes a configuration in which the shielding ITO of the opposing substrate is connected to pads formed on the TFT substrate using resin.

特開２０１１－１２３２３１号公報JP 2011-123231 A

対向基板の表面に形成されたシールド用ＩＴＯは、アースあるいは基準電位と接続しなければならない。この接続のために、ＴＦＴ基板側にアースパッドを形成し、対向基板のシールド用ＩＴＯとアースパッドとを例えば導電テープで接続することが行われている。しかし、導電テープの接着力を維持するためには、アースパッドはある面積が必要である。アースパッドの面積は、例えば３ｍｍ×１．８ｍｍである。 The shielding ITO formed on the surface of the opposing substrate must be connected to the ground or reference potential. For this connection, a ground pad is formed on the TFT substrate side, and the shielding ITO of the opposing substrate and the ground pad are connected by, for example, a conductive tape. However, the ground pad requires a certain area in order to maintain the adhesion of the conductive tape. The area of the ground pad is, for example, 3 mm×1.8 mm.

液晶表示装置では、高精細化が進み、その結果、配線数も多くなっている。この配線を端子部に形成するために、端子部はある面積が必要である。一方、特に中小型の液晶表示装置では、液晶表示パネルの外形を小さくすることが求められている。そうすると、端子部の面積も縮小化することが求められる。しかし、アースパッドは所定の面積が必要であり、液晶表示パネルのサイズの縮小化には限界があった。 In liquid crystal display devices, the number of wirings is increasing as a result of progress in high definition. In order to form this wiring in the terminal portion, the terminal portion requires a certain area. On the other hand, particularly in small and medium-sized liquid crystal display devices, it is required to reduce the outer shape of the liquid crystal display panel. Accordingly, it is required to reduce the area of the terminal portion. However, the ground pad requires a certain area, and there is a limit to reducing the size of the liquid crystal display panel.

本発明は、アースパッドの必要な面積を確保しつつ、端子部の面積を縮小し、液晶表示パネルの小型化が可能な構成を実現することである。 SUMMARY OF THE INVENTION It is an object of the present invention to reduce the area of a terminal portion while ensuring the required area of a ground pad, thereby realizing a configuration that enables the miniaturization of a liquid crystal display panel.

本発明は上記課題を克服するものであり、主な具体的な手段は次のとおりである。 The present invention overcomes the above problems, and main specific means are as follows.

（１）ＴＦＴ基板と対向基板がシール材によって接着し、表示領域と前記ＴＦＴ基板に形成された端子部を有する液晶表示装置であって、前記対向基板の外側にはシールド用透明導電膜が形成され、前記端子部には、有機パッシベーション膜の上に透明導電膜が形成されたアースパッドが形成され、前記シールド用透明導電膜と前記アースパッドは導電体によって接続し、前記端子部における有機パッシベーション膜の下には配線が形成されていることを特徴とする液晶表示装置。 (1) A liquid crystal display device in which a TFT substrate and a counter substrate are bonded together by a sealing material and have a display area and terminal portions formed on the TFT substrate, and a transparent conductive film for shielding is formed on the outside of the counter substrate. a ground pad having a transparent conductive film formed on an organic passivation film is formed on the terminal portion; the transparent conductive film for shielding and the ground pad are connected by a conductor; A liquid crystal display device, wherein a wiring is formed under a film.

（２）ＴＦＴ基板と対向基板がシール材によって接着し、表示領域と前記ＴＦＴ基板に形成された端子部を有する液晶表示装置であって、
前記端子部には、第１の方向に延在する第１の配線と、第２の方向に延在する第２の配線が存在し、前記第１の配線と前記第２の配線の交差部においては、前記第２の配線は第１の部分と第２の部分に分断され、
前記交差部において、前記第１の配線および前記第２の配線を覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上には透明導電膜が形成され、前記第２の配線は、前記有機パッシベーション膜に形成されたスルーホールを介して前記透明導電膜と接続しており、前記第２の配線と前記第１の部分と前記第２の部分は、前記透明導電膜によって接続していることを特徴とする液晶表示装置。 (2) A liquid crystal display device in which a TFT substrate and a counter substrate are bonded to each other with a sealing material and have a display area and a terminal portion formed on the TFT substrate,
A first wiring extending in a first direction and a second wiring extending in a second direction are present in the terminal portion, and an intersection of the first wiring and the second wiring is provided. wherein the second wiring is divided into a first portion and a second portion,
An organic passivation film is formed to cover the first wiring and the second wiring at the intersection, a transparent conductive film is formed on the organic passivation film, and the second wiring is the organic wiring. It is connected to the transparent conductive film through a through hole formed in a passivation film, and the second wiring, the first portion, and the second portion are connected by the transparent conductive film. A liquid crystal display device characterized by:

本発明が適用される液晶表示装置の平面図である。1 is a plan view of a liquid crystal display device to which the present invention is applied; FIG. 表示領域の画素の断面図である。4 is a cross-sectional view of a pixel in the display area; FIG. 実施例１におけるアースパッド付近の断面図である。4 is a cross-sectional view of the vicinity of the ground pad in Example 1. FIG. 導電テープが存在しない状態における液晶表示装置の平面図である。FIG. 3 is a plan view of the liquid crystal display device without the conductive tape; アースパッド付近の平面図である。It is a top view near a ground pad. 図５のＢ－Ｂ断面図である。FIG. 6 is a cross-sectional view taken along the line BB of FIG. 5; 実施例２の第１の形態を示す平面図である。FIG. 11 is a plan view showing a first form of Example 2; 図７のＣ－Ｃ断面図である。FIG. 8 is a cross-sectional view taken along line CC of FIG. 7; 図７のＤ－Ｄ断面図である。FIG. 8 is a cross-sectional view taken along line DD of FIG. 7; 実施例２の第２の形態を示す平面図である。FIG. 11 is a plan view showing a second form of Example 2; 図１０のＥ－Ｅ断面図である。FIG. 11 is a cross-sectional view taken along line EE of FIG. 10; 実施例２の第３の形態を示す平面図である。FIG. 11 is a plan view showing a third form of Example 2; 図１２のＦ－Ｆ断面図である。FIG. 13 is a cross-sectional view taken along line FF of FIG. 12; 図１２のＧ－Ｇ断面図である。FIG. 13 is a cross-sectional view taken along line GG of FIG. 12; 実施例２の第４の形態を示す断面図である。FIG. 11 is a cross-sectional view showing a fourth form of Example 2;

以下に実施例を用いて本発明の内容を詳細に説明する。 The contents of the present invention will be described in detail below using examples.

図１は、本発明が適用される液晶表示装置の平面図である。図１は、例えば、携帯電話等に使用される液晶表示装置である。図１において、ＴＦＴ基板１００には、走査線１０が横方向に延在して縦方向に配列しており、映像信号線２０が縦方向に延在して、横方向に配列している。走査線１０と映像信号線２０に囲まれた領域が画素３０になっている。 FIG. 1 is a plan view of a liquid crystal display device to which the present invention is applied. FIG. 1 shows, for example, a liquid crystal display device used in a mobile phone or the like. In FIG. 1, the TFT substrate 100 has scanning lines 10 extending in the horizontal direction and arranged in the vertical direction, and video signal lines 20 extending in the vertical direction and arranged in the horizontal direction. Pixels 30 are regions surrounded by the scanning lines 10 and the video signal lines 20 .

図１において、ＴＦＴ基板１００と対向基板２００とはシール材１５０によって接着し、シール材１５０の内側に表示領域４００が形成されている。ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が１枚になっている部分は端子部１６０となっている。端子部（端子領域）１６０には、液晶表示パネルを駆動するドライバＩＣ１６１が載置され、液晶表示パネルに電源や信号を供給するためのフレキシブル配線基板１６２が接続している。 In FIG. 1, the TFT substrate 100 and the counter substrate 200 are adhered by a sealing material 150, and the display area 400 is formed inside the sealing material 150. As shown in FIG. The TFT substrate 100 is formed larger than the opposing substrate 200 , and the portion where the TFT substrate 100 is formed as one sheet serves as the terminal portion 160 . A driver IC 161 for driving the liquid crystal display panel is mounted on the terminal portion (terminal area) 160, and a flexible wiring substrate 162 for supplying power and signals to the liquid crystal display panel is connected.

図１はＩＰＳ方式の液晶表示パネルであり、対向基板２００の表面にはシールド導電層（シールド用ＩＴＯ）が形成されている。シールド用ＩＴＯをアース電位あるいは基準電位と接続するために、端子部にアースパッドを形成し、このアースパッドと対向基板のシールド用ＩＴＯとを例えば導電性テープ１７０で接続する。 FIG. 1 shows an IPS type liquid crystal display panel, and a shield conductive layer (shielding ITO) is formed on the surface of a counter substrate 200 . In order to connect the shielding ITO to the ground potential or the reference potential, a ground pad is formed at the terminal portion, and the grounding pad and the shielding ITO on the counter substrate are connected with a conductive tape 170, for example.

導電性テープ１７０は、例えば、Ａｌ、銅等の金属のテープの一方の面に、導電性微粒子が分散された粘着材が形成された構成となっている。すなわち、導電性テープ１７０は、粘着材によってシールド用ＩＴＯ及びアースパッドと接着しているので、接着強度を維持するためには、アースパッドは所定の面積が必要である。このアースパッドの存在が、端子部の面積を縮小するうえで、問題となっていた。 The conductive tape 170 has a configuration in which an adhesive material in which conductive fine particles are dispersed is formed on one surface of a tape made of metal such as Al or copper, for example. That is, since the conductive tape 170 is adhered to the shielding ITO and the ground pad with an adhesive, the ground pad must have a predetermined area in order to maintain the bonding strength. The existence of this ground pad has been a problem in reducing the area of the terminal section.

シールド用ＩＴＯとアースパッドの接続は、導電性テープの他にも導電性樹脂や金属ペースト等を用いておこなうことが出来る。しかし、この場合も、アースパッドは、ある面積が必要であることは同様である。以下では、シールド用ＩＴＯとアースパッドの接続は導電性テープを用いるとして説明しているが、本発明は、導電性樹脂や金属ペースト等を用いる場合にも同様にして適用することが出来る。 The connection between the shielding ITO and the ground pad can be made by using a conductive resin, a metal paste, or the like, in addition to the conductive tape. However, in this case as well, the ground pad similarly requires a certain area. Although the connection between the shielding ITO and the ground pad is described below as using a conductive tape, the present invention can be similarly applied to a case where a conductive resin, metal paste, or the like is used.

図２はＩＰＳ方式の液晶表示装置の表示領域における画素の断面図である。ＩＰＳ方式も種々存在するが、例えば、コモン電極を平面状に形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が、比較的、透過率を大きくすることが出来るので、現在主流となっている。 FIG. 2 is a cross-sectional view of a pixel in the display area of an IPS liquid crystal display device. There are various IPS systems. For example, a common electrode is formed in a plane shape, and a comb-shaped pixel electrode is arranged thereon with an insulating film interposed therebetween. The method of rotating the liquid crystal molecules is currently the mainstream because it can relatively increase the transmittance.

図２はこのようなＩＰＳ方式の液晶表示装置の断面図である。図２におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｉ－Ｓｉ）が使用されている。一方、アモルファスシリコン（ａ－Ｓｉ）半導体を使用した場合は、いわゆるボトムゲート方式のＴＦＴが多く用いられる。以後の説明では、トップゲート方式のＴＦＴを用いた場合を例にして説明するが、ボトムゲート方式のＴＦＴを用いた場合についても、本発明を適用することが出来る。また、シリコンに替えて酸化物を用いることも可能である。 FIG. 2 is a sectional view of such an IPS type liquid crystal display device. The TFT in FIG. 2 is a so-called top-gate type TFT, and LTPS (Low Temperature Poly-Si) is used as the semiconductor used. On the other hand, when an amorphous silicon (a-Si) semiconductor is used, so-called bottom-gate type TFTs are often used. In the following description, the case of using a top-gate type TFT will be described as an example, but the present invention can also be applied to the case of using a bottom-gate type TFT. It is also possible to use oxide instead of silicon.

図１において、ガラス基板１００の上にシリコン窒化物（ＳｉＮ）からなる第１下地膜１０１およびシリコン酸化物（ＳｉＯ２）からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。 In FIG. 1, a first base film 101 made of silicon nitride (SiN) and a second base film 102 made of silicon oxide (SiO 2 ) are formed on a glass substrate 100 by CVD (Chemical Vapor Deposition). The role of the first base film 101 and the second base film 102 is to prevent impurities from the glass substrate 100 from contaminating the semiconductor layer 103 .

第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は、第２下地膜１０２の上にＣＶＤによってａ－Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ－Ｓｉ膜に変換したものである。このｐｏｌｙ－Ｓｉ膜をフォトリソグラフィによってパターニングする。 A semiconductor layer 103 is formed on the second base film 102 . This semiconductor layer 103 is obtained by forming an a-Si film on the second base film 102 by CVD and converting it into a poly-Si film by laser annealing. This poly-Si film is patterned by photolithography.

半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査線１０が兼ねている。ゲート電極１０５はＭｏ合金、例えばＭｏＷ膜によって形成される。ゲート電極１０５あるいは走査線１０の抵抗を小さくする必要があるときはＡｌ合金またはＡｌ合金とＭｏ合金の積層体が使用される。 A gate insulating film 104 is formed on the semiconductor film 103 . This gate insulating film 104 is a SiO 2 film made of TEOS (tetraethoxysilane). This film is also formed by CVD. A gate electrode 105 is formed thereon. The scanning line 10 also serves as the gate electrode 105 . The gate electrode 105 is made of Mo alloy, for example, MoW film. When it is necessary to reduce the resistance of the gate electrode 105 or the scanning line 10, an Al alloy or a laminate of an Al alloy and a Mo alloy is used.

その後、ゲート電極１０５を覆って層間絶縁膜１０６をＳｉＯ２によって形成する。層間絶縁膜１０６は走査線１０と映像信号線２０とを絶縁するため、あるいは、ゲート電極１０５とコンタクト電極１０７とを絶縁するためである。層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３をコンタクト電極１０７と接続するためのコンタクトホール１２０が形成される。 After that, an interlayer insulating film 106 is formed of SiO 2 to cover the gate electrode 105 . The interlayer insulating film 106 is for insulating the scanning line 10 and the video signal line 20 or for insulating the gate electrode 105 and the contact electrode 107 . A contact hole 120 for connecting the semiconductor layer 103 to the contact electrode 107 is formed in the interlayer insulating film 106 and the gate insulating film 104 .

層間絶縁膜１０６の上にコンタクト電極１０７が形成される。半導体層１０３は、図示しない部分において映像信号線２０とコンタクトホールを介して接続している。 A contact electrode 107 is formed on the interlayer insulating film 106 . The semiconductor layer 103 is connected to the video signal line 20 through a contact hole in a portion not shown.

コンタクト電極１０７および映像信号線２０は、同層で、同時に形成される。コンタクト電極１０７および映像信号線２０は、抵抗を小さくするために、Ａｌ合金、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、ＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。但し、本明細書では、このような構成も単にＡｌ合金配線という。 The contact electrode 107 and the video signal line 20 are formed simultaneously on the same layer. The contact electrode 107 and the video signal line 20 are made of an Al alloy, such as an AlSi alloy, in order to reduce resistance. Since the AlSi alloy causes hillocks and Al diffuses into other layers, for example, a structure is adopted in which AlSi is sandwiched between a MoW barrier layer and a cap layer. However, in this specification, such a structure is simply referred to as Al alloy wiring.

映像信号線２０あるいはコンタクト電極１０７を覆って有機パッシベーション膜（有機膜）１０８が形成される。有機パッシベーション膜１０８は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０８は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０８は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は多くの場合、２～４μｍであるが、本実施例では３～４μｍ程度である。 An organic passivation film (organic film) 108 is formed to cover the video signal line 20 or the contact electrode 107 . The organic passivation film 108 is made of photosensitive acrylic resin. The organic passivation film 108 can be formed of acrylic resin, silicone resin, epoxy resin, polyimide resin, or the like. Since the organic passivation film 108 has a role as a planarizing film, it is formed thick. The film thickness of the organic passivation film 109 is often 2 to 4 μm, but in this embodiment it is about 3 to 4 μm.

本発明では、後で説明するように、端子部１６０の一部に有機パッシベーション膜１０８を残し、この有機パッシベーション膜１０８の上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の導電膜によるアースパッドを形成することによって、アースパッドの下側にも配線を形成することを可能として、端子部１６０の面積を縮小している。 In the present invention, as will be described later, the organic passivation film 108 is left on part of the terminal portion 160, and a ground pad made of a conductive film such as ITO (Indium Tin Oxide) is formed on the organic passivation film 108. Thus, wiring can be formed below the ground pad, and the area of the terminal portion 160 is reduced.

画素電極１１３とコンタクト電極１０７との導通を取るために、有機パッシベーション膜１０８にコンタクトホール１３０が形成される。有機パッシベーション膜１０８は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０８にコンタクトホール１３０を形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜１０８が完成する。この時、端子部１６０に形成されるアースパッド用有機パッシベーション膜１０８も同時に形成される。 A contact hole 130 is formed in the organic passivation film 108 to establish electrical connection between the pixel electrode 113 and the contact electrode 107 . The organic passivation film 108 uses photosensitive resin. After applying a photosensitive resin, when the resin is exposed to light, only the exposed areas are dissolved in a specific developer. That is, by using a photosensitive resin, the formation of a photoresist can be omitted. After forming a contact hole 130 in the organic passivation film 108, the organic passivation film 108 is completed by baking the organic passivation film at about 230.degree. At this time, the ground pad organic passivation film 108 formed on the terminal portion 160 is also formed at the same time.

その後コモン電極１０９となるＩＴＯをスパッタリングによって形成し、コンタクトホール１３０およびその周辺からＩＴＯを除去するようにパターニングする。コモン電極１０９は各画素共通に平面状に形成することが出来る。ＩＴＯは抵抗率が大きいので、コモン電極１０９における電圧降下を防止するために、コモン電極１０９と重複してコモン金属配線１１０が形成される。コモン金属配線１１０は画素の透過率を低下させないようにするために、平面で視て、映像信号線あるいは走査線と重複した部分に形成される。 After that, ITO to be the common electrode 109 is formed by sputtering, and patterning is performed to remove the ITO from the contact hole 130 and its periphery. The common electrode 109 can be formed in a plane common to each pixel. Since ITO has a high resistivity, a common metal wiring 110 is formed overlapping the common electrode 109 in order to prevent voltage drop in the common electrode 109 . The common metal wiring 110 is formed in a portion overlapping with the video signal line or the scanning line in a plan view so as not to reduce the transmittance of the pixel.

その後、容量絶縁膜１１１となるＳｉＮをＣＶＤによって全面に形成する。容量絶縁膜１１１は、画素電極とコモン電極の間で保持容量を形成する役割も有しているので、このように呼ばれる。その後、コンタクトホール１３０内において、コンタクト電極１０７と画素電極１１２の導通をとるためのコンタクトホールを容量絶縁膜１１１に形成する。 After that, SiN to be the capacitor insulating film 111 is formed on the entire surface by CVD. The capacitive insulating film 111 is called as such because it also has a role of forming a storage capacitor between the pixel electrode and the common electrode. After that, in the contact hole 130 , a contact hole is formed in the capacitor insulating film 111 for conducting the contact electrode 107 and the pixel electrode 112 .

その後、ＩＴＯをスパッタリングによって形成し、パターニングして画素電極１１２を形成する。画素電極１１２の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜１１３を形成する。配向膜１１３の配向処理にはラビング法のほか偏光紫外線による光配向が用いられる。 After that, ITO is formed by sputtering and patterned to form the pixel electrode 112 . An alignment film material is applied on the pixel electrode 112 by flexographic printing or inkjet, and baked to form the alignment film 113 . For the orientation treatment of the orientation film 113, a rubbing method or photo-orientation using polarized ultraviolet rays is used.

画素電極１１２とコモン電極１１０の間に電圧が印加されると図２に示すような電気力線が発生する。この電界によって液晶分子３０１を回転させ、液晶層３００を通過する光の量を画素毎に制御することによって画像を形成する。 When a voltage is applied between the pixel electrode 112 and the common electrode 110, electric lines of force are generated as shown in FIG. This electric field rotates the liquid crystal molecules 301, and an image is formed by controlling the amount of light passing through the liquid crystal layer 300 for each pixel.

図２において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１との間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。 In FIG. 2, a counter substrate 200 is arranged with a liquid crystal layer 300 interposed therebetween. A color filter 201 is formed inside the opposing substrate 200 . The color filter 201 has red, green, and blue color filters formed for each pixel, thereby forming a color image. A black matrix 202 is formed between the color filters 201 to improve the contrast of the image. The black matrix 202 also serves as a light-shielding film for the TFTs, and prevents photocurrent from flowing through the TFTs.

カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１の材料が液晶層内に溶け込むことを防止するためである。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成される。配向膜１１３の配向処理はＴＦＴ基板１００側の配向膜１１３と同様、ラビング法あるいは光配向法が用いられる。 An overcoat film 203 is formed to cover the color filters 201 and the black matrix 202 . This is to prevent the material of the color filter 201 from melting into the liquid crystal layer. An alignment film 113 for determining the initial alignment of the liquid crystal is formed on the overcoat film. The orientation treatment of the orientation film 113 is the same as the orientation film 113 on the TFT substrate 100 side, using a rubbing method or a photo-orientation method.

以上で説明したように、ＩＰＳ方式では、対向基板に対向電極を形成する必要がない。図２のような構成であると、対向基板側からのノイズをシールドすることができない。そこで、外部からのノイズをシールドするために、対向基板の表面にシールド用ＩＴＯ２１０を形成している。シールド用ＩＴＯの厚さは２００ｎｍから３００ｎｍ程度である。しかし、ノイズをシールドするためには、シールド用ＩＴＯをアースあるいは基準電位（以後アースという）と接続しなければならない。 As described above, in the IPS method, it is not necessary to form a counter electrode on the counter substrate. With the configuration as shown in FIG. 2, it is impossible to shield noise from the opposing substrate side. Therefore, in order to shield noise from the outside, a shielding ITO 210 is formed on the surface of the opposing substrate. The thickness of the shielding ITO is about 200 nm to 300 nm. However, in order to shield noise, the shielding ITO must be connected to ground or a reference potential (hereinafter referred to as ground).

図１における導電性テープ１７０は、シールド用ＩＴＯをアース電位となるアースパッドと接続するためである。図３は、図１のＡ－Ａ断面図であり、アースパッド部分の断面図である。図３において、ＴＦＴ基板１００と対向基板２００がシール材１５０によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶３００が挟持されている。対向基板２００の端部には、シール材ではなく、壁状スペーサ２５０が形成されている。対向基板２００の一部をスクライビングによって端子側から除去するためである。 The conductive tape 170 in FIG. 1 is for connecting the shielding ITO to the ground pad having the ground potential. FIG. 3 is a cross-sectional view taken along line AA of FIG. 1, which is a cross-sectional view of the ground pad portion. In FIG. 3, the TFT substrate 100 and the opposing substrate 200 are adhered by the sealing material 150 and the liquid crystal 300 is sandwiched between the TFT substrate 100 and the opposing substrate 200 . A wall-like spacer 250 is formed at the end of the opposing substrate 200 instead of the sealing material. This is because part of the counter substrate 200 is removed from the terminal side by scribing.

図３において、ＴＦＴ基板１００側の層は有機パッシベーション膜１０８のみを記載している。有機パッシベーション膜１０８にはシール材１５０とオーバーラップした部分に溝１０８１が形成されている。外部から水分が有機パッシベーション膜１０８を通して侵入することを防止するためである。 In FIG. 3, only the organic passivation film 108 is shown as the layer on the TFT substrate 100 side. A groove 1081 is formed in the portion of the organic passivation film 108 that overlaps the sealing material 150 . This is to prevent moisture from entering through the organic passivation film 108 from the outside.

本発明の特徴は、有機パッシベーション膜１０８が端子部において、アースパッド７０が形成される部分にまで延在していることである。そして、有機パッシベーション膜１０８の上に接続用ＩＴＯ等の透明導電膜８０が形成されることによってアースパッド７０が形成されている。こうすることによって、アースパッド７０の下も配線領域として使用することができ、端子部の面積をその分縮小することができる。 A feature of the present invention is that the organic passivation film 108 extends to the portion where the ground pad 70 is formed in the terminal portion. A ground pad 70 is formed by forming a transparent conductive film 80 such as ITO for connection on the organic passivation film 108 . By doing so, the area under the ground pad 70 can be used as a wiring area, and the area of the terminal portion can be reduced accordingly.

アースパッド７０と対向基板２００のシールド用ＩＴＯ２１０は導電テープ１７０によって接続している。なお、アースパッド７０の接続ＩＴＯ（接続用導電膜）８０は、別途配線によってＴＦＴ基板の端部に設けられた端子に接続することができる。有機パッシベーション膜１０８は、図３においては、表示領域４００の有機パッシベーション膜１０８と連続して形成されているが、表示領域４００の有機パッシベーション膜１０８と端子部の有機パッシベーション膜１０８とは分離して、端子部の有機パッシベーション膜１０８を島状に形成しても良い。こうすれば、端子部の有機パッシベーション膜１０８を介して表示領域内の有機パッシベーション膜１０８に水分が侵入することを防止することができる。 The ground pad 70 and the shielding ITO 210 of the opposing substrate 200 are connected by a conductive tape 170 . The connection ITO (connection conductive film) 80 of the ground pad 70 can be connected to a terminal provided at the edge of the TFT substrate by separate wiring. The organic passivation film 108 is formed continuously with the organic passivation film 108 in the display area 400 in FIG. , the organic passivation film 108 of the terminal portion may be formed in an island shape. By doing so, it is possible to prevent moisture from entering the organic passivation film 108 in the display region through the organic passivation film 108 in the terminal portion.

図４は、導電性テープによって、シールド用ＩＴＯとアースパッド７０とを接続する前の状態を示す液晶表示パネルの平面図である。図４の端子部１６０において、対向基板２００と隣接する部分において、アースパッド７０が形成されている。アースパッド７０は、有機パッシベーション膜１０８とその上に形成された接続用ＩＴＯ８０で構成される。その他の構成は、図１で説明したのと同様である。 FIG. 4 is a plan view of the liquid crystal display panel showing a state before the shielding ITO and the earth pad 70 are connected by the conductive tape. A ground pad 70 is formed in a portion adjacent to the opposing substrate 200 in the terminal portion 160 of FIG. The ground pad 70 is composed of an organic passivation film 108 and a connection ITO 80 formed thereon. Other configurations are the same as those described in FIG.

図５は、図４におけるアースパッド７０付近の平面図である。図５において、対向基板２００と隣接してアースパッド７０が形成されている。アースパッド７０は、有機パッシベーション膜１０８の上に接続ＩＴＯ８０が形成されたものである。有機パッシベーション膜１０８の下には、種々の配線が形成されている。図５における幅が広い配線は配線領域を示すものであり、この部分には、細い映像信号線の引出し線が多数形成されていてもよい。 FIG. 5 is a plan view of the vicinity of ground pad 70 in FIG. In FIG. 5, a ground pad 70 is formed adjacent to the opposing substrate 200 . The ground pad 70 is formed by forming the connection ITO 80 on the organic passivation film 108 . Various wirings are formed under the organic passivation film 108 . A wide wiring in FIG. 5 indicates a wiring area, and a large number of lead lines for thin video signal lines may be formed in this portion.

図６は、図５のＢ－Ｂ断面図である。図６において、引出し線４０は、走査線と同層で形成された引出し線４２と映像信号線と同層で形成された引出し線４１とが積層して形成されている。引出し線４１は例えばＡｌ合金であり、引出し線４２は例えばＭｏ合金である。図６において、引出し線４０を覆って有機パッシベーション膜１０８が形成され、その上に接続ＩＴＯ８０が形成されている。接続ＩＴＯ８０と有機パッシベーション膜１０８でアースパッド７０を形成している。 FIG. 6 is a cross-sectional view along BB in FIG. In FIG. 6, the lead lines 40 are formed by stacking lead lines 42 formed in the same layer as the scanning lines and lead lines 41 formed in the same layer as the video signal lines. The lead wires 41 are made of Al alloy, for example, and the lead wires 42 are made of Mo alloy, for example. In FIG. 6, an organic passivation film 108 is formed covering the lead wire 40, and a connection ITO 80 is formed thereon. A ground pad 70 is formed by the connection ITO 80 and the organic passivation film 108 .

接続ＩＴＯ８０はコモン電極と同時に形成される第１接続ＩＴＯ８１と画素電極と同時に形成される第２接続ＩＴＯ８２とで形成されている。第１接続ＩＴＯ８１か第２接続ＩＴＯ８２のいずれか一方のみでもよいが、コモン電極も画素電極も１００ｎｍ以下と薄いので、２層として、信頼性を向上させている。 The connection ITO 80 is formed by a first connection ITO 81 formed at the same time as the common electrode and a second connection ITO 82 formed at the same time as the pixel electrode. Only one of the first connection ITO 81 and the second connection ITO 82 may be used, but since both the common electrode and the pixel electrode are as thin as 100 nm or less, two layers are provided to improve reliability.

図６において、有機パッシベーション膜１０８の終端部は、ＳｉＮで形成された容量絶縁膜１１１によって覆われている。有機パッシベーション膜１０８に水分が侵入することを防止するためである。また、有機パッシベーション膜１０８の終端部には、Ａｌで形成された引出し線４１は存在していない。ＩＴＯ８１をパターニングするさい、ＩＴＯ８１の残渣が、引出し線４０間をショートする危険を防止するためである。 In FIG. 6, the end portion of the organic passivation film 108 is covered with a capacitive insulating film 111 made of SiN. This is to prevent moisture from entering the organic passivation film 108 . In addition, the leader line 41 made of Al does not exist at the end portion of the organic passivation film 108 . This is to prevent the residue of the ITO 81 from short-circuiting the lead lines 40 when the ITO 81 is patterned.

つまり、図６における有機パッシベーション膜１０８の終端部には、層間絶縁膜１０６が形成されている。そして、有機パッシベーション膜１０８の終端部においては、引出し線４０は、走査線と同層で形成されたＭｏ合金４２のみで接続されている。しかし、有機パッシベーション膜１０８の終端部を過ぎた部分においては、引き出し線４０は再び、Ａｌ合金４１とＭｏ合金４２の２層構成となっている。したがって、引出し線４０の抵抗の増加はほとんどない。 That is, the interlayer insulating film 106 is formed at the end portion of the organic passivation film 108 in FIG. At the end portion of the organic passivation film 108, the lead line 40 is connected only by the Mo alloy 42 formed in the same layer as the scanning line. However, in the portion beyond the end of the organic passivation film 108 , the lead wire 40 again has a two-layer structure of Al alloy 41 and Mo alloy 42 . Therefore, the resistance of the lead wire 40 hardly increases.

図６において、Ｍｏ合金による引出し線４２はゲート絶縁膜１０４の上に形成されている。図６では第１下地膜、第２下地膜は省略されている。最終的には、接続ＩＴＯ８０に導電性テープが接続して、シールド用ＩＴＯとアースパッド７０が接続される。 In FIG. 6, a lead wire 42 made of Mo alloy is formed on the gate insulating film 104 . In FIG. 6, the first base film and the second base film are omitted. Finally, a conductive tape is connected to the connection ITO 80 to connect the shielding ITO and the ground pad 70 .

このように、アースパッド７０の下にも引出し線等の配線を形成することができるので、端子部の面積を縮小することができる。また、端子部の有機パッシベーション膜１０８は、表示領域における有機パッシベーション膜と同時に形成することができるので、プロセス負荷が増加することは無い。 In this way, wiring such as lead lines can be formed under the ground pad 70, so that the area of the terminal portion can be reduced. Moreover, since the organic passivation film 108 in the terminal portion can be formed simultaneously with the organic passivation film in the display region, the process load does not increase.

実施例１で説明した、有機パッシベーション膜と接続ＩＴＯを用いて端子部の面積を縮小する構成は、アースパッドのみでなく、端子部の他の部分においても適用することができる。図７は端子部１６０に形成される検査用配線５０と引出し線４１を、有機パッシベーション膜１０８を用いて立体交差させることによって、端子部の面積を縮小させる例である。 The configuration of reducing the area of the terminal portion by using the organic passivation film and the connection ITO described in the first embodiment can be applied not only to the ground pad but also to other portions of the terminal portion. FIG. 7 shows an example of reducing the area of the terminal portion by crossing the inspection wiring 50 and the lead wire 41 formed in the terminal portion 160 using the organic passivation film 108 .

図７において、横方向に延在する検査用配線５０の上に有機パッシベーション膜１０８が島状に形成され、その上に接続ＩＴＯ８０が形成されている。信号線４０は、上下方向に延在しているが、有機パッシベーション膜１０８によって検査用配線５０と立体交差が可能になっている。図７の検査用配線５０も信号線４０もＡｌ合金４１、すなわち、映像信号線と同層で形成されている。図７における接続ＩＴＯ８０は、有機パッシベーション膜１０８の上下に形成された信号線４０をブリッジする役割を有している。 In FIG. 7, an organic passivation film 108 is formed in an island shape on the inspection wiring 50 extending in the horizontal direction, and a connection ITO 80 is formed thereon. The signal line 40 extends in the vertical direction, but the organic passivation film 108 allows it to cross over the inspection wiring 50 . Both the inspection wiring 50 and the signal line 40 in FIG. 7 are formed of Al alloy 41, ie, the same layer as the video signal line. The connection ITO 80 in FIG. 7 has a role of bridging the signal lines 40 formed above and below the organic passivation film 108 .

図８は、図７のＣ－Ｃ断面図である。図８において、Ａｌ合金４１で形成された検査用配線５０がゲート絶縁膜１０４、層間絶縁膜１０６の上に、横方向に延在して形成されている。検査用配線５０の上には、有機パッシベーション膜１０８が形成され、有機パッシベーション膜１０８の上に接続ＩＴＯ８０が形成されている。接続ＩＴＯ８０は第１接続ＩＴＯ８１と第２接続ＩＴＯ８２との２層構造となっている。理由は、図６で説明したのと同様である。また、有機パッシベーション膜１０８の端部と有機パッシベーション膜１０８によって覆われていないＡｌ合金４１の上には、ＳｉＮで形成された容量絶縁膜１１１が形成されている。Ａｌ合金４１が腐食することを防止するためである。 8 is a cross-sectional view taken along line CC of FIG. 7. FIG. In FIG. 8, an inspection wiring 50 made of Al alloy 41 is formed on the gate insulating film 104 and the interlayer insulating film 106 so as to extend in the lateral direction. An organic passivation film 108 is formed on the inspection wiring 50 , and a connection ITO 80 is formed on the organic passivation film 108 . The connection ITO 80 has a two-layer structure of a first connection ITO 81 and a second connection ITO 82 . The reason is the same as explained in FIG. A capacitive insulating film 111 made of SiN is formed on the end of the organic passivation film 108 and on the Al alloy 41 not covered with the organic passivation film 108 . This is to prevent the Al alloy 41 from corroding.

図９は図７のＤ－Ｄ断面図であり、信号線４１と接続ＩＴＯ８０を接続するためのスルーホール６０の断面図を示している。図９において、ゲート絶縁膜１０４、層間絶縁膜１０６の上に、Ａｌ合金４１で形成されたコモン配線等の引出し線４０が形成されている。引出し線４０は、有機パッシベーション膜１０８で覆われており、有機パッシベーション膜１０８に形成されたスルーホール６０によって接続ＩＴＯ８０と接続している。接続ＩＴＯ８０は第１接続ＩＴＯ８１と第２接続ＩＴＯ８２が積層されている構成である。 FIG. 9 is a cross-sectional view taken along line DD of FIG. 7, showing a cross-sectional view of a through hole 60 for connecting the signal line 41 and the connection ITO 80. As shown in FIG. In FIG. 9, a lead line 40 such as a common wiring made of Al alloy 41 is formed on the gate insulating film 104 and the interlayer insulating film 106 . The lead wire 40 is covered with an organic passivation film 108 and connected to the connection ITO 80 through a through hole 60 formed in the organic passivation film 108 . The connection ITO 80 has a configuration in which a first connection ITO 81 and a second connection ITO 82 are laminated.

図７乃至図９で説明したように、引出し線４０と検査用配線４０を有機パッシベーション膜１０８を形成することによって、重複して形成することができるので、端子部における配線面積を小さくすることができる。このような構成は、特に、コモン配線のように、配線幅が大きい配線に対して特に効果がある。 As described with reference to FIGS. 7 to 9, the lead-out line 40 and the inspection line 40 can be overlapped by forming the organic passivation film 108, so that the wiring area in the terminal portion can be reduced. can. Such a configuration is particularly effective for wiring having a large wiring width, such as common wiring.

ブリッジ用に使用される接続ＩＴＯ８０は抵抗率が大きいので、配線抵抗が問題になる場合がある。図１０および図１１は、本実施例の第２の実施形態を示す、接続ＩＴＯ８０にコモン金属配線１１０を積層することによって、ブリッジにおける配線抵抗を小さくする構成である。 Because the connecting ITO 80 used for bridging has a high resistivity, wiring resistance can be a problem. FIGS. 10 and 11 show a second embodiment of the present embodiment, which is a configuration for reducing wiring resistance in a bridge by laminating a common metal wiring 110 on a connection ITO 80. FIG.

図１０において、横方向にＡｌ合金４１で形成された検査用配線５０が延在し、検査用配線５０を覆って有機パッシベーション膜１０８が形成されている。そして、Ａｌ合金４１で形成された信号引出し線４０が縦方向に延在し、有機パッシベーション膜１０８の上に形成された接続ＩＴＯ８０によってブリッジされていることは図７乃至図９で説明したのと同様である。 In FIG. 10, an inspection wiring 50 made of Al alloy 41 extends in the horizontal direction, and an organic passivation film 108 is formed covering the inspection wiring 50 . The signal lead-out line 40 made of Al alloy 41 extends in the vertical direction and is bridged by the connection ITO 80 formed on the organic passivation film 108 as described in FIGS. It is the same.

図１０では、接続ＩＴＯ８０と重複して、両側にコモン金属配線１１０が形成されている。コモン金属配線１１０は、Ａｌ合金等で形成されているので、ブリッジ部分のおける抵抗を大幅に下げることができる。スルーホール６０の部分の断面である、図１０におけるＤ－Ｄ断面は、図９と同じである。なお、コモン金属配線１１０が形成された部分のスルーホールの断面は、図９の第１接続ＩＴＯ８１と第２接続ＩＴＯ８２の間にコモン金属配線１１０が形成されている構成となっている。 In FIG. 10, common metal wiring 110 is formed on both sides overlapping the connection ITO 80 . Since the common metal wiring 110 is made of an Al alloy or the like, the resistance in the bridge portion can be greatly reduced. The DD cross section in FIG. 10, which is the cross section of the through hole 60 portion, is the same as in FIG. The cross-section of the through-hole at the portion where the common metal wiring 110 is formed has a structure in which the common metal wiring 110 is formed between the first connection ITO 81 and the second connection ITO 82 in FIG.

図１１は、図１０のＥ－Ｅ断面図である。図１１において、ゲート絶縁膜１０４、層間絶縁膜１０６の上に、Ａｌ合金で形成された検査配線５０が横方向に延在している。検査用配線５０を覆って有機パッシベーション膜１０８が島状に形成されている。有機パッシベーション膜１０８の上には第１接続ＩＴＯ８１が形成され、第１接続ＩＴＯ８１の両側において、コモン金属配線１１０が積層されている。コモン金属配線１１０もＡｌ合金で形成されている。第１接続ＩＴＯ８１およびコモン金属配線１１０を覆って第２接続ＩＴＯ８２が形成されている。有機パッシベーション膜１０８の側部および検査配線５０を覆って、ＳｉＮで形成された容量絶縁膜１１１が形成されている。 FIG. 11 is a cross-sectional view taken along line EE of FIG. In FIG. 11, an inspection wiring 50 made of Al alloy extends laterally on the gate insulating film 104 and the interlayer insulating film 106 . An organic passivation film 108 is formed in an island shape to cover the inspection wiring 50 . A first connection ITO 81 is formed on the organic passivation film 108 , and common metal wirings 110 are stacked on both sides of the first connection ITO 81 . The common metal wiring 110 is also made of Al alloy. A second connection ITO 82 is formed covering the first connection ITO 81 and the common metal wiring 110 . A capacitive insulating film 111 made of SiN is formed to cover the sides of the organic passivation film 108 and the inspection wiring 50 .

図１１に示すように、第１接続ＩＴＯ８１の上にコモン金属配線１１０を積層することによってブリッジ配線の抵抗を大幅に低下させることができる。なお、図１１では、コモン金属配線１１０は第１接続ＩＴＯ８１の上に形成されているが、第１接続ＩＴＯ８１の下に形成される場合もある。効果は同じである。いずれにせよ、表示領域におけるプロセス順序に従うことになる。 As shown in FIG. 11, by laminating the common metal wiring 110 on the first connection ITO 81, the resistance of the bridge wiring can be greatly reduced. Although the common metal wiring 110 is formed above the first connection ITO81 in FIG. 11, it may be formed below the first connection ITO81. the effect is the same. In any case, the process order in the display area will be followed.

図１２乃至図１４は、島状の有機パッシベーション膜１０８部分に形成されたブリッジ接続の抵抗を下げるための他の構成である、本実施例の第３の実施形態を示す図である。図１２が図１０と異なる点は、ブリッジ接続の抵抗を小さくするために、Ａｌ合金４１よりも下側に形成されている、走査線と同じ層で形成されたＭｏ合金４２を使用している点である。 12 to 14 are diagrams showing a third embodiment of this example, which is another configuration for reducing the resistance of the bridge connection formed in the island-shaped organic passivation film 108 portion. FIG. 12 differs from FIG. 10 in that the Mo alloy 42 formed in the same layer as the scanning lines, which is formed below the Al alloy 41, is used in order to reduce the resistance of the bridge connection. It is a point.

図１３は図１２のＦ－Ｆ断面図である。図１３において、Ｍｏ合金４２で形成されたブリッジ配線がゲート絶縁膜１０４の上に形成されている。Ｍｏ合金４２の上に形成された層間絶縁膜１０６の上に、Ａｌ合金で形成された検査配線５０が横方向に延在している。検査配線５０の上に有機パッシベーション膜１０８が島状に形成され、その上に第１接続ＩＴＯ８１と第２接続ＩＴＯ８２が形成されている。 13 is a cross-sectional view taken along the line FF of FIG. 12. FIG. In FIG. 13, a bridge wiring made of Mo alloy 42 is formed on the gate insulating film 104 . An inspection wiring 50 made of an Al alloy extends laterally on the interlayer insulating film 106 formed on the Mo alloy 42 . An organic passivation film 108 is formed in an island shape on the inspection wiring 50, and a first connection ITO 81 and a second connection ITO 82 are formed thereon.

図１４は、本実施形態におけるスルーホール６５の断面を示す、図１２のＧ－Ｇ断面図である。図１４において、ブリッジ電極として使用されるＭｏ合金４２がゲート絶縁膜１０４の上に形成されている。Ｍｏ合金４２の上に層間絶縁膜１０６が形成され、その上に配線４０のためのＡｌ合金４１が形成されている。Ｍｏ合金４２とＡｌ合金４１はスルーホール６５によって接続している。Ａｌ合金４１で形成された引出し線４０を覆って有機パッシベーション膜１０８が形成され、その上にブリッジ配線としての、第１接続ＩＴＯ８１と第２接続ＩＴＯ８２が積層して形成されている。 FIG. 14 is a cross-sectional view taken along line GG of FIG. 12, showing a cross-section of the through hole 65 in this embodiment. In FIG. 14, a Mo alloy 42 used as a bridge electrode is formed on the gate insulating film 104 . An interlayer insulating film 106 is formed on the Mo alloy 42, and an Al alloy 41 for the wiring 40 is formed thereon. The Mo alloy 42 and Al alloy 41 are connected by a through hole 65 . An organic passivation film 108 is formed to cover the lead wire 40 made of Al alloy 41, and a first connection ITO 81 and a second connection ITO 82 are laminated thereon as a bridge wiring.

このように、本実施形態では、検査用配線の上側に有機パッシベーション膜１０８を挟んで接続ＩＴＯ８０を形成し、検査用配線の下側に層間絶縁膜１０６を挟んでＭｏ合金４２による電極を形成することによって、ブリッジ部分の抵抗を小さくしている。 As described above, in this embodiment, the connection ITO 80 is formed above the inspection wiring with the organic passivation film 108 interposed therebetween, and the electrode made of the Mo alloy 42 is formed below the inspection wiring with the interlayer insulating film 106 interposed therebetween. This reduces the resistance of the bridge portion.

以上の説明では、例えば走査線を構成する下層の配線がＭｏ合金で形成され、映像信号線を構成する上層の配線がＡｌ合金であるとして説明したが、本発明はこれに限らず、下層がＡｌ合金で上層がＭｏ合金である場合にも適用することができる。さらには、上層、下層ともＡｌ合金である場合、上層、下層ともＭｏ合金である場合にも適用することができる。 In the above description, for example, the lower wirings forming the scanning lines are made of a Mo alloy, and the upper wirings forming the video signal lines are made of an Al alloy. It can also be applied when the upper layer is an Al alloy and a Mo alloy. Furthermore, it can be applied when both the upper layer and the lower layer are Al alloy, and when both the upper layer and the lower layer are Mo alloy.

ところで、配線を立体交差させる場合の問題点の一つは、下層配線と上層配線との間に形成される浮遊容量である。本発明では、端子部において、有機パッシベーション膜を使用しているので、下層配線と上層配線の距離を大きくとることができ、浮遊容量を小さく抑えることができる。有機パッシベーション膜は、本発明では２乃至４μｍであるが、より好ましくは３乃至４μｍである。 By the way, one of the problems in the case of crossover wiring is the stray capacitance formed between the lower layer wiring and the upper layer wiring. In the present invention, since an organic passivation film is used in the terminal portion, the distance between the lower layer wiring and the upper layer wiring can be increased, and the stray capacitance can be kept small. The thickness of the organic passivation film is 2 to 4 μm in the present invention, more preferably 3 to 4 μm.

また、以上の説明では、有機パッシベーション膜の上に形成されるパッド電極あるいはブリッジ電極はＩＴＯの場合を例にとって説明した。これは、画素電極あるいはコモン電極として使用される透明導電膜がＩＴＯから形成されている場合の例である。画素電極あるいはコモン電極が、他の透明導電膜、例えば、ＡＺＯ、ＩＺＯ等で形成される場合は、パッド電極あるいはブリッジ電極は、これらと同じ材料で形成することができる。 In the above description, the pad electrode or bridge electrode formed on the organic passivation film is made of ITO. This is an example in which the transparent conductive film used as the pixel electrode or common electrode is made of ITO. If the pixel electrode or common electrode is made of another transparent conductive film such as AZO or IZO, the pad electrode or bridge electrode can be made of the same material.

また、実施例２において、端子部における信号配線は、有機パッシベーション膜を介して検査用配線と立体交差するという構成を例にとって説明したが、下層の配線は、検査用配線に限らず、他の配線でもよい。下層を何かしらの信号配線とし、有機パッシベーション膜を介して検査用配線が立体交差する構成であってもよい。いずれの場合であっても、ブリッジ電極に検査用のプローブを接触させる等、ブリッジ電極を端子として使用することも可能である。また以上の実施形態では、接続ＩＴＯ８０に合わせて有機パッシベーション膜を島状に形成しているが、図１５のように、有機パッシベーション膜を島状に形成せず、広く平面状に形成するものであってもよい。同様に、図１１、図１３についても、有機パッシベーション膜を島状でなく、平面状に形成してもよい。図６の実施形態についても同様である。その場合、図６のように、引き出し線４０のＡｌ合金４１を有機パッシベーション膜の端部で分断させる必要が無い。逆に、パッド部分に限らず、有機パッシベーション膜を島状に設け、その下に配線を設ける場合は、透明導電膜による配線間の短絡を防止するため、有機パッシベーション膜の端部において、有機パッシベーション膜とその下の配線との間には、層間絶縁膜１０６を設けることが好ましい。 In addition, in the second embodiment, the signal wiring in the terminal section has been described as an example of a configuration in which the inspection wiring is three-dimensionally crossed through the organic passivation film, but the lower wiring is not limited to the inspection wiring. Wiring may be used. A configuration may be adopted in which some signal wiring is provided in the lower layer, and the inspection wiring is three-dimensionally crossed via an organic passivation film. In either case, it is possible to use the bridge electrode as a terminal, for example, by contacting the bridge electrode with an inspection probe. Further, in the above embodiment, the organic passivation film is formed in an island shape in accordance with the connection ITO 80. However, as shown in FIG. There may be. Similarly, in FIGS. 11 and 13 as well, the organic passivation film may be formed in a planar shape instead of an island shape. The same is true for the embodiment of FIG. In that case, it is not necessary to divide the Al alloy 41 of the lead wire 40 at the end of the organic passivation film as shown in FIG. Conversely, when an island-shaped organic passivation film is provided and wiring is provided under the island-shaped organic passivation film, the end portions of the organic passivation film are covered with organic passivation film to prevent a short circuit between the wirings due to the transparent conductive film. An interlayer insulating film 106 is preferably provided between the film and the underlying wiring.

本発明は、ＩＰＳ方式の液晶表示装置においては、プロセス負荷を増加させずに実施できるので適している。しかし、他の方式、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）あるいはＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｇｉｎｍｅｎｔ）等の方式の液晶表示装置についても本発明を適用することができる。また、液晶表示装置以外、有機ＥＬ型の表示装置等、表示装置全般に適用可能である。 The present invention is suitable for an IPS liquid crystal display device because it can be implemented without increasing the process load. However, the present invention can also be applied to liquid crystal display devices of other systems, such as TN (Twisted Nematic) or VA (Vertical Alginment) systems. In addition to liquid crystal display devices, the present invention can be applied to general display devices such as organic EL display devices.

１０…走査線１０、 ２０…映像信号線、 ３０…画素、 ４０…引出し線、 ４１…Ａｌ合金、 ４２…Ｍｏ合金、 ５０…検査配線、 ６０…スルーホール、 ６５…スルーホール、 ７０…アースパッド、 ８０…接続ＩＴＯ、 ８１…第１接続ＩＴＯ、 ８２…第２接続ＩＴＯ、 ９０…ブリッジ電極、 １００…ＴＦＴ基板、 １０１…第１下地膜、 １０２…第２下地膜、 １０３…半導体層、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…層間絶縁膜、 １０７…コンタクト電極、 １０８…有機パッシベーション膜、 １０９…コモン電極、 １１０…コモン金属配線、 １１１…容量絶縁膜、 １１２…画素電極、 １１３…配向膜、 １２０…コンタクトホール、 １３０…コンタクトホール、 １５０…シール材、 １６０…端子部、 １６１…ドライバＩＣ、 １６２…フレキシブル配線基板、 １７０…導電テープ、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２１０…シールド用ＩＴＯ、 ２５０…土手状スペーサ、 ３００…液晶層、 ３０１…液晶分子、 １０８１…有機パッシベーション膜溝 DESCRIPTION OF SYMBOLS 10... Scanning line 10, 20... Video signal line, 30... Pixel, 40... Lead line, 41... Al alloy, 42... Mo alloy, 50... Inspection wiring, 60... Through hole, 65... Through hole, 70... Ground pad 80... Connection ITO 81... First connection ITO 82... Second connection ITO 90... Bridge electrode 100... TFT substrate 101... First base film 102... Second base film 103... Semiconductor layer 104 Gate insulating film 105 Gate electrode 106 Interlayer insulating film 107 Contact electrode 108 Organic passivation film 109 Common electrode 110 Common metal wiring 111 Capacitive insulating film 112 Pixel electrode 113 Alignment film 120 Contact hole 130 Contact hole 150 Sealing material 160 Terminal part 161 Driver IC 162 Flexible wiring board 170 Conductive tape 200 Counter substrate 201 Color filter 202... Black matrix 203... Overcoat film 210... ITO for shielding 250... Bank-like spacer 300... Liquid crystal layer 301... Liquid crystal molecules 1081... Organic passivation film groove

Claims (6)

ＴＦＴ基板と対向基板とを有する表示装置であって、
前記対向基板には第１の透明導電膜が形成され、
前記ＴＦＴ基板には、第２の透明導電膜と、前記第２の透明導電膜に接続されない配線と、前記配線と前記第２の透明導電膜との間に設けられた絶縁膜と、が前記ＴＦＴ基板が前記対向基板と重ならない第１領域に形成され、
前記第１の透明導電膜と前記第２の透明導電膜とは導電体によって接続され、
前記配線は、前記第２の透明導電膜に重なり、前記第２の透明導電膜とは前記絶縁膜によって絶縁されていることを特徴とする表示装置。 A display device having a TFT substrate and a counter substrate,
A first transparent conductive film is formed on the counter substrate,
The TFT substrate includes a second transparent conductive film, wiring not connected to the second transparent conductive film, and an insulating film provided between the wiring and the second transparent conductive film. A TFT substrate is formed in a first region that does not overlap with the counter substrate,
the first transparent conductive film and the second transparent conductive film are connected by a conductor;
A display device, wherein the wiring overlaps the second transparent conductive film and is insulated from the second transparent conductive film by the insulating film. 前記ＴＦＴ基板には、前記対向基板と重なる第２領域において、第１方向に間隔を置いて設けられた複数の映像信号線を有し、
前記絶縁膜は、前記第１領域において前記配線を覆い、
前記絶縁膜は、前記第２領域において前記複数の映像信号線を覆う、
ことを特徴とする、請求項１に記載の表示装置。 The TFT substrate has a plurality of video signal lines spaced apart in a first direction in a second region overlapping with the counter substrate,
the insulating film covers the wiring in the first region;
wherein the insulating film covers the plurality of video signal lines in the second region;
2. The display device according to claim 1, characterized by: 前記第１領域の前記絶縁膜と前記第２の透明導電膜は、前記導電体を介して前記第１の透明導電膜に接続されるアースパッドであり、
前記配線は、前記アースパッドの第２の透明導電膜を前記第１方向に沿って通過する、ことを特徴とする請求項２に記載の表示装置。 the insulating film and the second transparent conductive film in the first region are ground pads connected to the first transparent conductive film via the conductor;
3. The display device according to claim 2, wherein the wiring passes through the second transparent conductive film of the ground pad along the first direction . 前記絶縁膜は有機絶縁膜であり、前記有機絶縁膜の膜厚は、３乃至４μｍであることを特徴とする請求項１または２に記載の表示装置。 3. The display device according to claim 1, wherein the insulating film is an organic insulating film, and the film thickness of the organic insulating film is 3 to 4 [mu]m. 前記第２の透明導電膜は、前記第２領域において、前記ＴＦＴ基板に設けられるコモン電極もしくは画素電極と同時に前記絶縁膜上に形成されるものである、ことを特徴とする請求項２又は３に記載の表示装置。 4. The second transparent conductive film is formed on the insulating film in the second region at the same time as a common electrode or a pixel electrode provided on the TFT substrate is formed on the insulating film. The display device according to . 前記ＴＦＴ基板は、前記第２領域において前記コモン電極と前記画素電極との間に設けられる容量絶縁膜を有し、
前記第２の透明導電膜は、前記コモン電極と同層の第１接続透明電極、及び、前記画素電極と同層の第２接続透明電極からなり、
前記第２接続透明電極は前記第１接続透明電極に積層されており、
前記導電体は、前記第２接続透明電極に接していることを特徴とする請求項５に記載の表示装置。 the TFT substrate has a capacitive insulating film provided between the common electrode and the pixel electrode in the second region;
The second transparent conductive film is composed of a first connection transparent electrode in the same layer as the common electrode and a second connection transparent electrode in the same layer as the pixel electrode,
The second connection transparent electrode is laminated on the first connection transparent electrode,
6. The display device according to claim 5, wherein the conductor is in contact with the second connection transparent electrode.
JP2022021788A 2020-02-03 2022-02-16 Display device Active JP7274627B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022021788A JP7274627B2 (en) 2020-02-03 2022-02-16 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020016024A JP7027470B2 (en) 2020-02-03 2020-02-03 Display device
JP2022021788A JP7274627B2 (en) 2020-02-03 2022-02-16 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020016024A Division JP7027470B2 (en) 2020-02-03 2020-02-03 Display device

Publications (2)

Publication Number Publication Date
JP2022070973A JP2022070973A (en) 2022-05-13
JP7274627B2 true JP7274627B2 (en) 2023-05-16

Family

ID=87890797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022021788A Active JP7274627B2 (en) 2020-02-03 2022-02-16 Display device

Country Status (1)

Country Link
JP (1) JP7274627B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822506B (en) * 2022-12-07 2023-11-11 友達光電股份有限公司 Stretchable panel structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057147A (en) 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 In-Plane switching mode LCD
JP2008070584A (en) 2006-09-14 2008-03-27 Hitachi Displays Ltd Liquid crystal display device
JP2010085551A (en) 2008-09-30 2010-04-15 Epson Imaging Devices Corp Liquid crystal display device and electronic apparatus
JP2012220677A (en) 2011-04-07 2012-11-12 Mitsubishi Electric Corp Liquid crystal display device
JP2013029767A (en) 2011-07-29 2013-02-07 Japan Display East Co Ltd Liquid crystal display device
US20130321719A1 (en) 2011-02-22 2013-12-05 Sharp Kabushiki Kaisha Electronic device and method for manufacturing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057147A (en) 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 In-Plane switching mode LCD
JP2008070584A (en) 2006-09-14 2008-03-27 Hitachi Displays Ltd Liquid crystal display device
JP2010085551A (en) 2008-09-30 2010-04-15 Epson Imaging Devices Corp Liquid crystal display device and electronic apparatus
US20130321719A1 (en) 2011-02-22 2013-12-05 Sharp Kabushiki Kaisha Electronic device and method for manufacturing same
JP2012220677A (en) 2011-04-07 2012-11-12 Mitsubishi Electric Corp Liquid crystal display device
JP2013029767A (en) 2011-07-29 2013-02-07 Japan Display East Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
JP2022070973A (en) 2022-05-13

Similar Documents

Publication Publication Date Title
JP6655417B2 (en) Display device
JP4356750B2 (en) Liquid crystal display device and manufacturing method thereof
JP4952425B2 (en) Liquid crystal device and electronic device
JP6621284B2 (en) Display device
TWI412850B (en) Liquid crystal display device and method of manufacturing liquid crystal display device
WO2011030583A1 (en) Liquid crystal display device and method for manufacturing same
WO2014034512A1 (en) Thin film transistor substrate and display device
US11774810B2 (en) Liquid crystal display device
JP2015049426A (en) Liquid crystal display device
JP2019035884A (en) Liquid crystal display device
JP5171412B2 (en) Liquid crystal display device and electronic device
KR20040086926A (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
JP2018025671A (en) Display
JP2019191461A (en) Display device
JP7274627B2 (en) Display device
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
JP5247615B2 (en) Horizontal electric field type liquid crystal display device
JP5951329B2 (en) Liquid crystal display
JP7027470B2 (en) Display device
JP5207947B2 (en) Liquid crystal display device and manufacturing method thereof
KR20000031004A (en) Planar drive type lcd
JP6918090B2 (en) Liquid crystal display device
JP2018146923A (en) Liquid crystal display device
JP5500537B2 (en) Liquid crystal display device and manufacturing method thereof
JP2020013148A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7274627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150