JP5495323B2 - Time synchronization device via network - Google Patents
Time synchronization device via network Download PDFInfo
- Publication number
- JP5495323B2 JP5495323B2 JP2010161405A JP2010161405A JP5495323B2 JP 5495323 B2 JP5495323 B2 JP 5495323B2 JP 2010161405 A JP2010161405 A JP 2010161405A JP 2010161405 A JP2010161405 A JP 2010161405A JP 5495323 B2 JP5495323 B2 JP 5495323B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- master
- synchronization
- packet
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は複数装置の時刻を、パケットベースのネットワークを介して高精度かつ高信頼に同期させる時刻同期装置に関する。 The present invention relates to a time synchronization device that synchronizes the time of a plurality of devices with high accuracy and high reliability via a packet-based network.
パケットベースのネットワークを介した時刻同期プロトコルとして、例えば非特許文献1のIEEE 1588 Precision Time Protocol(PTP)がある。同プロトコルでは、時刻基準を持つ主装置(マスタ)とそれに従属する従装置(スレーブ)が定義され、両者で定期的に時刻同期用パケットを交換することでスレーブの時刻を補正する。具体的には、マスタからスレーブに送信されるパケット(Syncメッセージ)のマスタ送信時刻とスレーブ受信時刻、およびスレーブからマスタに送信されるパケット(Delay_Reqメッセージ)のスレーブ送信時刻とマスタ受信時刻を用いて、スレーブ・クロックのマスタ・クロックに対する周波数ドリフトおよび時刻オフセットを推定して補正する。 As a time synchronization protocol via a packet-based network, for example, IEEE 1588 Precision Time Protocol (PTP) of Non-Patent Document 1 is available. In this protocol, a master device (master) having a time reference and a slave device (slave) subordinate thereto are defined, and the time of the slave is corrected by periodically exchanging time synchronization packets between them. Specifically, the master transmission time and slave reception time of the packet (Sync message) transmitted from the master to the slave, and the slave transmission time and master reception time of the packet (Delay_Req message) transmitted from the slave to the master are used. The frequency drift and time offset of the slave clock with respect to the master clock are estimated and corrected.
ネットワークを介した時刻同期において同期精度を劣化させる原因として、以下に述べる二つの要因が挙げられる。 The following two factors can be cited as causes of deterioration of synchronization accuracy in time synchronization via a network.
一つめの要因として、マスタ装置あるいは回線で発生する障害による、同期用パケット交換の中断が挙げられる。これに対し、図1に示すように複数台のマスタを用意することで、同期用パケットを交換していたマスタ装置かあるいは回線に障害が発生した際に、スレーブ装置は別のマスタ装置と同期用パケットを交換することで同期精度の劣化を抑えることができる。 The first factor is the interruption of synchronization packet exchange due to a failure occurring in the master device or the line. On the other hand, by preparing a plurality of masters as shown in FIG. 1, when a failure occurs in the master device that exchanges the synchronization packet or in the line, the slave device synchronizes with another master device. By exchanging packets for use, it is possible to suppress degradation of synchronization accuracy.
IEEE 1588で規定される時刻同期プロトコルでは、複数の時刻同期装置がネットワーク上に存在する場合に、各装置の動作ステートを自動的に決定するためのBest Master Clock(BMC)アルゴリズムが規定されている。このアルゴリズムでは、時刻同期管理用のドメイン(PTPドメイン)が定義されており、一つのPTPドメインではマスタとして動作する装置は1台のみと規定されている。複数のマスタ候補装置がある場合は、各自の装置のクロック性能や意図的に設定された優先度などの情報を含むパケット(Announceメッセージ)を定期的に交換し、BMCアルゴリズムで規定される判定条件に基づいてマスタとなる装置が決定される。なおBMCアルゴリズムは各装置で実行されるが、判定に用いる装置情報はAnnounceメッセージにより交換されたものであるから、best masterの判定結果はPTPドメイン内のどの装置においても同一となる。 The time synchronization protocol defined by IEEE 1588 defines a Best Master Clock (BMC) algorithm for automatically determining the operation state of each device when multiple time synchronization devices exist on the network. . In this algorithm, a domain for time synchronization management (PTP domain) is defined, and only one device that operates as a master is defined in one PTP domain. When there are a plurality of master candidate devices, a packet (Announce message) including information such as clock performance of each device and intentionally set priority is periodically exchanged, and a determination condition defined by the BMC algorithm Based on the above, a master device is determined. Although the BMC algorithm is executed by each device, since the device information used for the determination is exchanged by the Announce message, the determination result of the best master is the same in any device in the PTP domain.
BMCアルゴリズムは、State Decisionアルゴリズムと、Data Set Comparisonアルゴリズムで構成される。データセット(Data set)は装置の情報(クロック精度や優先度など)をまとめたものであり、マスタ装置がAnnounceメッセージにより定期的に送信している。Announceメッセージを受信した装置は、受信メッセージのdata setと自装置のdata setをData Set Comparisonアルゴリズムにより比較し、比較対象の二つの装置のどちらが優れているかを判定する。判定の結果から、State Decisionアルゴリズムにより最も優れた装置(best master)と自装置の推奨動作ステートを決定する。 The BMC algorithm is composed of a state decision algorithm and a data set comparison algorithm. A data set is a collection of device information (clock accuracy, priority, etc.), and is periodically transmitted by the master device using an Announce message. The device that has received the Announce message compares the data set of the received message with the data set of its own device using the Data Set Comparison algorithm, and determines which of the two devices to be compared is superior. From the determination result, the best device and the recommended operation state of the device itself are determined by the State Decision algorithm.
自らの推奨動作ステートがマスタとなった装置は、スレーブと同期用パケットの交換を開始する。推奨動作ステートがスレーブとなった装置では、同期すべきマスタ装置(best master)が決定され、そのマスタとの同期を開始する。一方、マスタとして動作しない他のマスタ候補装置はパッシブモードに移行し、同期メッセージの送受信は行わず現在のマスタ装置から定期的に送信されるAnnounceメッセージを受信し続ける。 A device whose recommended operation state is the master starts exchanging synchronization packets with the slave. In a device whose recommended operation state is a slave, a master device (best master) to be synchronized is determined, and synchronization with the master is started. On the other hand, the other master candidate devices that do not operate as the master shift to the passive mode, and do not transmit / receive the synchronization message, and continue to receive the Announce message periodically transmitted from the current master device.
現在のマスタに障害が発生するか、あるいはネットワーク経路に障害が発生した場合、当該マスタからAnnounceメッセージが届かなくなる。これにより、残りのマスタ候補装置は障害の発生を検知し、マスタ候補装置の中から新たなマスタが決定される。スレーブ装置は新たなマスタ装置と同期用パケットを交換して時刻同期を継続する。 If a failure occurs in the current master or a failure occurs in the network path, the Announce message does not arrive from the master. Thereby, the remaining master candidate devices detect the occurrence of a failure, and a new master is determined from the master candidate devices. The slave device exchanges synchronization packets with the new master device and continues time synchronization.
同期精度を劣化させる二つめの要因として、ネットワークの混雑による同期用パケットの伝送遅延時間変動が挙げられる。非特許文献1で述べられているように、IEEE 1588において、スレーブ装置の時刻とマスタ装置の時刻のオフセットは、Syncパケットのスレーブ受信時刻と同パケットのマスタ送信時刻の時間差を求め、この時間差から同期用パケットのマスタ装置とスレーブ装置間の伝送遅延時間を減ずることで求めている。この伝送遅延時間はあらかじめ求めておく必要があり、具体的にはSyncパケットのマスタ送信時刻とスレーブ受信時刻、およびDelay_Reqパケットのスレーブ送信時刻とマスタ受信時刻から求めている。
A second factor that degrades the synchronization accuracy is a fluctuation in the transmission delay time of the synchronization packet due to network congestion. As described in Non-Patent
このとき、同期用パケットの伝送遅延時間が一定であればスレーブは正確に時刻を補正することができる。しかし一般的なネットワークでは伝送遅延時間は変動しており、スレーブの時刻補正値には誤差が含まれる。 At this time, if the transmission delay time of the synchronization packet is constant, the slave can correct the time accurately. However, in a general network, the transmission delay time fluctuates, and the slave time correction value includes an error.
パケット伝送遅延時間が変動する原因の一つとして、伝送経路途中のスイッチで発生するパケットのキューイング遅延が挙げられる。スイッチへ時刻同期用パケットとその他のパケットが同時に到来した場合に、これらのパケットの転送先ポートが同じであるとき、送信先ポートにおいて転送待ち時間すなわちキューイング遅延が生ずる。キューイングの発生、およびキューイング遅延時間はランダムである。 One of the causes of fluctuations in the packet transmission delay time is a queuing delay of packets generated at a switch in the middle of the transmission path. When the time synchronization packet and other packets arrive at the switch at the same time, when the transfer destination ports of these packets are the same, a transfer waiting time, that is, a queuing delay occurs at the transmission destination port. The occurrence of queuing and the queuing delay time are random.
これに対して非特許文献2では、スレーブに到来した時刻同期用パケットにキューイング遅延が生じたかどうかを、特許文献1を基にした方法で推定し、キューイング遅延が生じていないパケットのみを抽出して時刻同期処理に用いることで時刻同期精度の劣化を抑えている。
On the other hand, Non-Patent
上記で述べたように、時刻同期精度の劣化を抑えるには、マスタ装置を複数台設置し、マスタ装置あるいは回線に障害が生じた際に予備のマスタ装置と同期を継続させるのが有効である。さらに各々のマスタとスレーブ間の通信を異なる経路で行わせると、スレーブは混雑していない経路を用いて通信するマスタ装置と優先的に同期することで、時刻同期精度の劣化を抑えることができる。しかし従来方法には以下で述べる二つの問題がある。 As described above, in order to suppress deterioration of time synchronization accuracy, it is effective to install a plurality of master devices and continue synchronization with the standby master device when a failure occurs in the master device or the line. . Furthermore, if communication between each master and slave is performed through different paths, the slaves can preferentially synchronize with the master device that communicates using a non-congested path, thereby suppressing deterioration in time synchronization accuracy. . However, the conventional method has the following two problems.
一つめの問題点は、従来方法ではマスタ装置がネットワーク上に一つしか存在できず、マスタ装置や伝送路に障害が発生した際にスレーブ装置の同期精度劣化が発生することである。 The first problem is that in the conventional method, only one master device can exist on the network, and when the master device or the transmission path fails, the synchronization accuracy of the slave device deteriorates.
上記で述べたように、IEEE 1588では、一つの時刻同期管理用のドメイン(PTPドメイン)ではマスタは1台しか存在することができない。現在のマスタに障害が発生するか、あるいはネットワーク経路に障害が発生するなどして、当該マスタからAnnounceメッセージが届かなくなると、残りのマスタ候補装置は障害の発生を検知し、マスタ候補装置の中から新たなマスタが決定される。このときスレーブではどの装置とも同期用パケットを送受信しない、すなわちどの装置とも同期していない状態が一定期間発生するうえに、マスタが切り替わるたびに新しいマスタと同期を確立しなおす必要があり、確立するまでの間はスレーブの時計自身の性能で動作することとなり同期精度が劣化する恐れがある。 As described above, in IEEE 1588, only one master can exist in one time synchronization management domain (PTP domain). If the Announce message is not received from the current master due to a failure in the current master or a failure in the network path, the remaining master candidate devices detect the failure and A new master is determined. At this time, the slave does not transmit / receive the synchronization packet with any device, that is, it does not synchronize with any device for a certain period of time, and it is necessary to reestablish synchronization with the new master every time the master is switched. In the meantime, the slave clock itself operates at the performance, and the synchronization accuracy may deteriorate.
二つめの問題として、各装置の動作ステートを決定するBMCアルゴリズムでは、マスタ候補装置の性能のみが判定条件に用いられており、回線の混雑度を考慮していないことが挙げられる。マスタとなった装置の性能がPTPドメイン内の候補装置の中で最良であったとしても、マスタとスレーブ間の経路が混雑している場合は同期精度が劣化してしまう。非特許文献2のような手法を用いることで同期精度の改善が図れるが、経路が極端に混雑したり、混雑が長時間継続したりする場合は限界がある。また、マスタ候補装置を複数設置する際に必ずしも各装置で性能に差違を持たせるとは限らず、同等の性能を有する装置が用いられることも多い。このような場合は、経路の混雑を検出し、空いている別の経路を経由して通信できるマスタとの同期を確立した方が、スレーブ装置のクロックの精度および安定度の向上が期待できる。
The second problem is that, in the BMC algorithm for determining the operation state of each device, only the performance of the master candidate device is used as the determination condition, and the congestion level of the line is not considered. Even if the performance of the master device is the best among the candidate devices in the PTP domain, the synchronization accuracy deteriorates if the route between the master and the slave is congested. Although the synchronization accuracy can be improved by using the method as described in
従って、以上述べた二つの問題を解決するために、本発明は、冗長機能を改善してマスタ装置を複数同時稼働させ、マスタ装置あるいは回線に障害が発生した際にも、同期精度劣化を抑制する、さらに経路の混雑を検出し、混雑が少ない経路を経由するマスタを選択し、回線混雑による同期精度劣化を抑えることが可能なネットワークを介した時刻同期装置を提供することを目的とする。 Therefore, in order to solve the two problems described above, the present invention improves the redundancy function and operates a plurality of master devices at the same time, and suppresses the deterioration of synchronization accuracy even when a failure occurs in the master device or the line. In addition, an object of the present invention is to provide a time synchronization device via a network that can detect congestion of a route, select a master via a route with less congestion, and suppress deterioration in synchronization accuracy due to line congestion.
上記目的を実現するため本発明による時刻同期装置は、時刻基準を有する複数の主装置と該複数の主装置の時計に同期する従装置を備え、パケットベースのネットワークを介して同期用パケットを交換して前記従装置の時刻を前記主装置の時刻に同期させる時刻同期装置において、前記従装置が前記複数の主装置と前記同期用パケットを交換する手段と、前記複数の主装置の優先順位を算出する算出手段と、前記複数の主装置の優先順位および前記同期用パケットに基づき、前記従装置の時刻を前記主装置の時刻に同期させる同期手段とを備える。 To achieve the above object, a time synchronizer according to the present invention comprises a plurality of master devices having time references and slave devices synchronized with the clocks of the master devices, and exchanges synchronization packets via a packet-based network. In the time synchronization device for synchronizing the time of the slave device with the time of the master device, the slave device exchanges the synchronization packets with the plurality of master devices, and the priority order of the master devices. And calculating means for calculating, and synchronizing means for synchronizing the time of the slave device with the time of the master device based on the priority order of the plurality of master devices and the synchronization packet.
そして、前記複数の主装置と従装置間の経路の経路混雑度を推定する推定手段を備え、 前記算出手段は、前記経路混雑度に基づき、前記複数の主装置の優先順位を算出することを特徴としている。 Then, comprising estimation means for estimating path congestion of the path between the plurality of main and slave, the calculation unit, based on the path congestion, calculating a priority of the plurality of the main apparatus It is a feature.
また、前記同期手段は、最高の優先順位を有する主装置の同期用パケットから求めたクロック誤差を用い前記従装置の時刻を補正する、または前記複数の主装置の同期用パケットから求めたクロック誤差を前記複数の主装置の優先順位で加重平均した値を用い前記従装置の時刻を補正することも好ましい。 Further, the synchronization means corrects the time of the slave device using the clock error obtained from the synchronization packet of the master device having the highest priority, or the clock error obtained from the synchronization packets of the plurality of master devices. It is also preferable to correct the time of the slave device using a value obtained by weighted average of the priority values of the plurality of master devices.
また、前記同期用パケットの伝送遅延揺らぎ発生を推定する手段をさらに有し、前記クロック誤差は、伝送遅延揺らぎが発生していないと推定された同期用パケットから求められることも好ましい。 Further, it is preferable that the apparatus further includes means for estimating occurrence of transmission delay fluctuation in the synchronization packet, and the clock error is obtained from the synchronization packet estimated that transmission delay fluctuation has not occurred.
また、前記推定手段は、伝送遅延揺らぎが発生していないと推定された同期用パケットの個数に基づいて、経路混雑度を推定することも好ましい。 In addition, it is preferable that the estimation unit estimates a route congestion degree based on the number of synchronization packets estimated that transmission delay fluctuation does not occur.
また、前記算出手段は、前記経路混雑度および主装置の性能に基づき、最良と判断する主装置を選択するアルゴリズムを有し、前記複数の主装置の中から、前記アルゴリズムにより最高の優先順位の主装置を選択し、前記最高の優先順位の主装置を除く前記複数の主装置の中から、前記アルゴリズムにより次の優先順位の主装置を選択し、前記最高および前記次の優先順位の主装置を除く前記複数の主装置の中から、前記アルゴリズムにより第3の優先順位の主装置を選択することを繰り返すことにより、前記複数の主装置の優先順位を算出することも好ましい。 Further, the calculation means has an algorithm for selecting the main device to be determined as the best based on the degree of congestion of the route and the performance of the main device, and the highest priority is determined by the algorithm from the plurality of main devices. A main device is selected, a main device of the next priority is selected from the plurality of main devices excluding the main device of the highest priority by the algorithm, and the main device of the highest and the next priority is selected. It is also preferable to calculate the priority order of the plurality of main devices by repeatedly selecting the main device having the third priority order from the plurality of main devices excluding the main device.
また、前記アルゴリズムは、前記経路混雑度が少ない主装置を最良と判断する比較をData Set Comparisonアルゴリズムに挿入したものであることも好ましい。 Further, it is also preferable that the algorithm is a data set comparison algorithm in which a comparison for determining that the main device with a low degree of route congestion is the best is inserted.
本発明では、複数マスタ装置を同一ネットワーク内(あるいは同一PTPドメイン内)で同時に稼働させることにより、ある一つのマスタ装置に障害が発生した場合や、マスタとスレーブ間の経路に障害が発生した場合、あるいは当該経路が混雑した場合においても、スレーブ装置が別のマスタ装置との同期を継続して自クロックの精度劣化の抑制を図ることができる。また経路混雑度の推定手段を設けるとともに、BMCアルゴリズムを用いてマスタ優先度を決定する際に経路混雑度を判定条件として採用することで、当該スレーブ装置にとって最良のマスタ装置を選択することが可能となる。これによって、スレーブ装置のクロック同期精度の向上を図ると共に、装置や経路で発生する障害や回線の輻輳による同期精度の劣化を抑えてスレーブ装置の信頼性の向上を図ることができる。 In the present invention, when a plurality of master devices are simultaneously operated in the same network (or in the same PTP domain), a failure occurs in one master device, or a failure occurs in a path between the master and the slave. Alternatively, even when the route is congested, the slave device can continue to synchronize with another master device and suppress degradation in accuracy of the own clock. It is possible to select the best master device for the slave device by providing route congestion degree estimation means and adopting the route congestion degree as a determination condition when determining the master priority using the BMC algorithm. It becomes. As a result, the clock synchronization accuracy of the slave device can be improved, and the reliability of the slave device can be improved by suppressing the deterioration of the synchronization accuracy due to a failure occurring in the device or path or congestion of the line.
本発明を実施するための最良の実施形態について、以下では図面を用いて詳細に説明する。本発明では、図1に示すように複数のマスタ装置と一台以上のスレーブ装置により構成される。各装置の代表的な構成は、図2に示すように、ネットワークインタフェース部1、タイムスタンプ処理部2、プロトコルスタック処理部3、時刻同期制御部4、クロック制御部5、ローカルクロック部6およびクロックインタフェース部7で構成される。ネットワークインタフェース部1、タイムスタンプ処理部2、およびプロトコルスタック処理部3は非特許文献1に記載されている機能と同様である。
The best mode for carrying out the present invention will be described in detail below with reference to the drawings. In the present invention, as shown in FIG. 1, it is composed of a plurality of master devices and one or more slave devices. As shown in FIG. 2, a typical configuration of each device includes a
時刻同期制御部4は、複数のマスタ候補装置が同時にマスタとして稼働できるようにする手段と、スレーブ装置が複数マスタの優先度を決定する手段と、スレーブ装置がマスタの優先度を決定する際に経路の混雑度を考慮する手段とを有し、クロック制御部5がスレーブ装置が複数マスタと並行して同期用パケットを交換して各々のマスタとのクロック周波数偏差およびオフセットを推定しクロック補正に用いる手段を有することにより、上記の2つの問題を解決する。以下では時刻同期プロトコルとしてIEEE 1588を用いた時刻同期装置を例に挙げて実施形態を述べる。
The time
ローカルクロック部6は、必要とするクロック精度により、ルビジウム発振器、温度補償機能付き発振器(TCXO)、温度制御機能付き発振器(OCXO)などを具備する。マスタ装置では、必要に応じてGPSなどの基準時刻をクロックインタフェース部7を介して取得し、クロック制御部5によりローカルクロック部6のドリフトおよびオフセットを補正して外部基準時刻に同期させる。スレーブ装置では、時刻同期制御部4およびクロック制御部5で推定したローカルクロックのマスタ装置のクロックに対するドリフト、オフセットを補正するとともに、クロックインタフェース部7でクロック信号、例えばPPS(pulse per second)信号、10MHzクロック信号、ToD(time of day)などを生成し、外部装置に対して出力する。
The
時刻同期制御部4では、時刻同期用パケットの送受信制御、同パケットの送受信時刻と同パケットで伝送されるPTPデータを収集し、時刻同期に係る処理を行う。時刻同期用パケットに含まれるデータは非特許文献1に記述されている。時刻同期処理は、非特許文献1で述べられているような処理、すなわち、BMCアルゴリズムの実行、クロック制御部5でのドリフト・オフセット推定処理の制御などである。以下では時刻同期制御部4、クロック制御部5、ローカルクロック部6での処理について述べる。
The time
本発明で用いる装置では、まずBMCアルゴリズムを改良して複数装置が同時にマスタとして稼働できるようにする。本装置では、アルゴリズムを実行した結果、自ノードの推奨動作ステートがパッシブとなったノードの動作ステートを強制的にマスタに移行させることで実現する。 In the apparatus used in the present invention, first, the BMC algorithm is improved so that a plurality of apparatuses can simultaneously operate as a master. This device is realized by forcibly shifting the operation state of the node whose recommended operation state of the node becomes passive as a result of executing the algorithm to the master.
次に、マスタの優先度を決定する際に各マスタとスレーブ間の経路混雑度を考慮できるようにする。経路混雑度は、特許文献1のような手法を用いて時刻同期制御部4が推定する。本装置では経路混雑度推定を実現するために、図3に示すメッセージ・シーケンスを用いる。これは、IEEE 1588で定義されているDelay-request responseメカニズムを基にしており、SyncメッセージおよびDelay_Reqメッセージの前後にプローブパケット(probing packet)を併せて送信するシーケンスである。伝送経路途中にあるスイッチにおいてキューイングが発生すると、図4に示すようにパケット間隔が変動する。
Next, when determining the priority of the master, it becomes possible to consider the degree of path congestion between each master and the slave. The time
図5はパケットキューイング遅延推定の一例を示したものである。同期用パケットを受信した装置ではまず、j番目のパケットとその後続の(j+1)番目のパケットの送信間隔τdep(j)をそれらのパケットに含まれる送信時刻から計算し、さらに自装置で測定した受信時刻からパケットの到来間隔τarr(j)を計算する。次にこのj番目(ただし1<j<Np+1とする)のパケットについて、そのパケットの前後のパケットとの送信間隔と受信間隔を比較し、次の条件に基づいてキューイング遅延の発生の有無を推定する。
a−i) (τarr(j−1)−τdep(j−1))>Δτもしくは(τarr(j)−τdep(j))<−Δτであれば、j番目のパケットではキューイング遅延が発生した。
a−ii) 上記以外の場合は、j番目のパケットではキューイング遅延は発生していない。
FIG. 5 shows an example of packet queuing delay estimation. The device that received the synchronization packet first calculates the transmission interval τ dep (j) of the j-th packet and the subsequent (j + 1) -th packet from the transmission time included in those packets, and further measures by the own device The packet arrival interval τ arr (j) is calculated from the received time. Next, for this j-th packet (where 1 <j <N p +1), the transmission interval and the reception interval of the packet before and after the packet are compared, and the occurrence of queuing delay occurs based on the following conditions: Presence or absence is estimated.
a−i) If (τ arr (j−1) −τ dep (j−1) )> Δτ or (τ arr (j) −τ dep (j) ) <− Δτ, the queue for the jth packet Ing delay occurred.
a-ii) In cases other than the above, no queuing delay occurs in the j-th packet.
Δτは判定スレッショルドであり、以降の検証では200ナノ秒とした。この判定スレッショルドは、パケットのキューイング以外の原因で生ずるパケット間隔変化を考慮して決定する。例えば、伝送中に通過するスイッチの転送処理ジッタやスレーブ装置のタイムスタンプ処理精度を考慮する必要がある。 Δτ is a determination threshold, and is 200 nanoseconds in the subsequent verification. This determination threshold is determined in consideration of a change in packet interval caused by a cause other than packet queuing. For example, it is necessary to consider transfer processing jitter of a switch that passes during transmission and time stamp processing accuracy of a slave device.
本装置では、推定確度を向上させるために、上記一度目の推定で「キューイング遅延発生」と推定したパケットを破棄し、「キューイング遅延発生せず」と推定したパケットだけで改めて推定処理を行う。キューイング遅延発生せずと推定したパケットの中でk番目のパケットとその後続の(k+1)番目のパケットの送信間隔と受信間隔をそれぞれτorg(k)、τsrv(k)として、次の条件に基づいてキューイング遅延の発生の有無を推定する。
b−i) (τsrv(k−1)−τorg(k−1))>Δτもしくは(τsrv(k)−τorg(k))<−Δτであれば、k番目のパケットではキューイング遅延が発生した。
b−ii) 上記以外の場合は、k番目のパケットではキューイング遅延は発生していない。
In order to improve the estimation accuracy, this device discards the packet estimated as “occurrence of queuing delay” in the first estimation, and performs the estimation process again only with the packet estimated as “no queuing delay occurred”. Do. Among the packets estimated not to cause a queuing delay, the transmission interval and reception interval of the kth packet and the subsequent (k + 1) th packet are τ org (k) and τ srv (k) , respectively, and Presence of occurrence of queuing delay is estimated based on the condition.
b−i) If (τ srv (k−1) −τ org (k−1) )> Δτ or (τ srv (k) −τ org (k) ) <− Δτ, the queue is queued for the kth packet. Ing delay occurred.
b-ii) In cases other than the above, no queuing delay occurs in the kth packet.
図5の例では、5番のパケットが一度目の推定ではキューイング遅延発生せずと推定されているが、二度目の推定ではキューイング遅延発生と推定され破棄されている。時刻同期処理には、二度目の推定でキューイング遅延発生せずと推定されたパケットの中から一つを選んで用いる。 In the example of FIG. 5, it is estimated that the queuing delay does not occur in the 5th packet in the first estimation. However, in the second estimation, it is estimated that the queuing delay occurs and is discarded. For the time synchronization process, one of the packets estimated not to cause a queuing delay in the second estimation is selected and used.
続いて、パケットキューイング推定の結果から経路混雑度を示す指数uを以下の式を用いて計算する。
これらの推定は、スレーブ装置においてはSyncメッセージとそれに付随して送信されたプローブパケットが到来する毎に実行される。一方マスタ装置においては、スレーブからDelay_Reqメッセージとそれに付随して送信されたプローブパケットが到来する毎に実行され、推定結果はDelay_Respメッセージによりスレーブに送信される。なお本装置の時刻同期処理、すなわちSyncメッセージおよびDelay_Reqメッセージの送受信タイムスタンプを用いたクロックの周波数偏差および時刻オフセットの補正処理は、非特許文献1や非特許文献2と同様の手法を用いている。
These estimations are performed every time a Sync message and a probe packet transmitted accompanying it arrive at the slave device. On the other hand, in the master device, it is executed each time a Delay_Req message and a probe packet transmitted accompanying it arrive from the slave, and the estimation result is transmitted to the slave by a Delay_Resp message. Note that the time synchronization processing of this apparatus, that is, the correction processing of the clock frequency deviation and time offset using the transmission / reception time stamps of the Sync message and Delay_Req message, uses the same method as in
上記により求めた経路混雑度をData Set Comparisonアルゴリズムに適用してマスタ優先度の決定で考慮できるようにする。経路混雑度はマスタ〜スレーブ方向umとその逆方向usの二つがあり、本装置では次式により重み付け平均した値を求める。
c−i) avg[ρA]−avg[ρB]>Δρならば、データセットBは同Aより良い
c−ii) avg[ρB]−avg[ρA]>Δρならば、データセットAは同Bより良い
c−iii) 上記以外の場合は、データセットAと同Bは同等である
Δρは判定スレッショルドであり、avg[ρ]の推定確度、時間変動などを考慮して決定する。この比較は、従来のData Set Comparisonアルゴリズムの任意の箇所に挿入する(以下、修正BMCアルゴリズムと言う)。以降の検証では、図6に示すようにGM priority1値の比較処理の前に挿入する。
The route congestion degree obtained as described above is applied to the Data Set Comparison algorithm so that it can be considered in determining the master priority. Route congestion degree is two is a master-slave direction u m and its opposite direction u s, in this apparatus for determining the average value weighted by the following equation.
c-i) If avg [ρ A ] -avg [ρ B ]> Δρ, then data set B is better than A. c-ii) If avg [ρ B ] -avg [ρ A ]> Δρ, the data set A is better than B. c-iii) In all other cases, Δρ, which is equivalent to data sets A and B, is a determination threshold, and is determined in consideration of the estimation accuracy of avg [ρ], time variation, and the like. . This comparison is inserted at an arbitrary location in the conventional Data Set Comparison algorithm (hereinafter referred to as a modified BMC algorithm). In the subsequent verification, as shown in FIG. 6, it is inserted before the comparison processing of the GM priority1 value.
複数の装置を同時にマスタとして稼働させる場合、従来のbest masterに加えてこれ以降の優先度を決定しておくと、スレーブの冗長処理において便利である。本装置ではbest master以下のマスタ装置をsecond best master、third best master…と定義し、次の手順により決定する。
・修正BMCアルゴリズムを実行し、best masterとなるノードを決定する。
・自装置の推奨動作ステートがマスタでなく、かつパッシブでない場合は、上記best masterノードのデータセットを破棄し、修正BMCアルゴリズムを残りのデータセットを用いて実行する。
・上記二度目に実行した修正BMCアルゴリズムで最良と決定されたノードをsecond best masterとする。
・上記second best masterのデータセットを破棄し、自ノード以外のデータセットが残っている場合は、さらに修正BMCアルゴリズムを実行してthird best masterを決定する。以降同様に繰り返す。
When operating a plurality of devices simultaneously as a master, it is convenient in slave redundancy processing to determine priorities after this in addition to the conventional best master. In this device, master devices below best master are defined as second best master, third best master... And determined by the following procedure.
Execute the modified BMC algorithm to determine the node that will be the best master.
If the recommended operation state of the device is not the master and is not passive, the data set of the best master node is discarded, and the modified BMC algorithm is executed using the remaining data set.
The node determined as the best by the modified BMC algorithm executed the second time is set as the second best master.
If the second best master data set is discarded and a data set other than its own node remains, the modified BMC algorithm is further executed to determine the third best master. Thereafter, the same is repeated.
上記手順で求められたマスタ装置の優先度順位は、以降で述べる冗長制御処理で用いられる。 The priority order of the master device obtained in the above procedure is used in the redundancy control process described below.
図7にスレーブ装置のクロック制御部5の構成を示す。本装置では複数のドリフト・オフセット推定部51を具備しており、スレーブ装置のクロック周波数ドリフトと時刻オフセットをマスタ装置毎に並行して推定する。ドリフト・オフセット推定部51は例えば図8に示すような構成である。推定結果は冗長制御部52に入力され、PI(proportional-integral)制御部53への入力値を演算する。PI制御は自動制御で一般的に用いられる制御方式である。該制御部は、ドリフト補正用とオフセット補正用の二つのPI制御器を具備するか、あるいはいずれか一つのPI制御器と、冗長制御部52から入力されるドリフト補正値とオフセット補正値からPI制御器に入力する値を計算する機能を具備する。また、冗長制御部52に、時刻同期制御部4からマスタ装置の優先度順位が入力される。
FIG. 7 shows the configuration of the
冗長制御部52では、各マスタとの推定結果から実際に自クロックのドリフト補正量およびオフセット補正量を求める。本装置では、下記の二つの方法のいずれかを用いる。
The
一つめの方法は、best masterから推定した周波数ドリフトおよび時刻オフセットのみを自クロックの補正に用いる方法である。best masterが更新された際は、PI制御部53に入力する値を冗長制御部で新しいbest masterのものに切り替える。このとき、PI制御部53は初期化されず、それまでの状態が保持される。以降ではこの方法を「切替制御法」と表記する。
The first method uses only the frequency drift and time offset estimated from the best master for correcting the own clock. When the best master is updated, the value input to the
二つめの方法は、各マスタとの推定結果を、マスタ優先度を考慮して重み付け平均する方法である。優先度n番目のマスタとのオフセット推定値およびドリフト推定値をそれぞれOn、Dnとすると、PI制御部53に入力するドリフト補正値Dwおよびオフセット補正値Owはそれぞれ次式で表される。
続いて、上記装置の動作を計算機シミュレーションで検証した例を示す。ネットワークは図9に示す構成を想定し、回線速度は100Mbpsとした。Master#1およびMaster#2の時刻は完全に一致すると仮定した。同期用パケットの送信間隔は、SyncおよびDelay_Reqメッセージは0.5秒とし、Announceメッセージは1秒とした。SyncおよびDelay_Reqメッセージと一緒に送信するプローブパケットは20個とし、各パケット間の送信間隔(図4のτdep(1)、…、τdep(np)に相当する間隔)は139.04マイクロ秒とした。回線負荷(クロス・トラフィック)をトラフィック・ジェネレータ1〜4により発生させた。クロス・トラフィックは図9に示すように、トラフィック・ジェネレータ1と同2の間と、同3と同4の間で生成した。クロス・トラフィックのフレームサイズは1518バイトとした。回線占有率はトラフィック・ジェネレータ1と同2の間は40%で一定とし、同3と同4の間は後述するように時間変動するよう設定して検証した。
Then, the example which verified operation | movement of the said apparatus by computer simulation is shown. The network is assumed to have the configuration shown in FIG. 9, and the line speed is 100 Mbps. We assumed that
クロス・トラフィックが図10に示すような回線占有率の時間変動となるようにしてシミュレートした場合の、スレーブ装置の時刻誤差を図11に示す。同図には、各時刻におけるbest masterのノードも示している。またマスタからスレーブ方向の経路混雑度推定値を図12に示す。クロス・トラフィックの時間変動に応じて経路混雑度推定値が変化しており、その結果経路混雑度が低い経路を経由して通信するマスタ装置をbest masterとしていることがわかる。冗長方式を用いた装置の時刻誤差の変動量は、冗長制御を用いない装置と比較して小さくなっていることがわかる。 FIG. 11 shows the time error of the slave device when the simulation is performed so that the cross traffic has the time fluctuation of the line occupation rate as shown in FIG. The figure also shows the best master node at each time. FIG. 12 shows estimated route congestion values from the master to the slave. It can be seen that the estimated value of the route congestion changes according to the time fluctuation of the cross traffic, and as a result, the master device that communicates via the route with the low route congestion is the best master. It can be seen that the fluctuation amount of the time error of the apparatus using the redundancy method is smaller than that of the apparatus not using the redundancy control.
別のシミュレーション結果として、クロス・トラフィックが図13に示すような回線占有率の時間変動となるようにした場合の結果を図14、図15に示す。クロス・トラフィックの時間変動に応じてbest masterが更新され、冗長方式を用いない装置と比較して時刻誤差変動が抑えられていることがわかる。本例では、経路混雑度が急激に変動しており、このためbest master更新時に誤差変動が生じている。このような経路混雑度の急激な変動を関知した場合は、一定時間PI制御部53への入力を停止するなどの処理を行うと時刻誤差変動の抑制が図れる。
As another simulation result, FIG. 14 and FIG. 15 show the results when the cross traffic has the time fluctuation of the line occupation rate as shown in FIG. It can be seen that the best master is updated according to the cross traffic time fluctuation, and the time error fluctuation is suppressed as compared with the apparatus not using the redundancy method. In this example, the route congestion degree fluctuates abruptly, and therefore error fluctuation occurs when updating the best master. When such a rapid change in the degree of congestion of the route is noticed, the time error fluctuation can be suppressed by performing a process such as stopping input to the
なお、上記本発明の時刻同期装置では、時刻同期プロトコルの一例としてIEEE 1588を用いて説明したが、本発明はこれと同様のメカニズムを有するプロトコルに対しても適用できる。
The time synchronization apparatus of the present invention has been described using
また、以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。従って本発明の範囲は特許請求の範囲およびその均等範囲によってのみ規定されるものである。 Moreover, all the embodiments described above are illustrative of the present invention and are not intended to limit the present invention, and the present invention can be implemented in other various modifications and changes. Therefore, the scope of the present invention is defined only by the claims and their equivalents.
1 ネットワークインタフェース部
2 タイムスタンプ処理部
3 プロトコルスタック処理部
4 時刻同期制御部
5 クロック制御部
6 ローカルクロック部
7 クロックインタフェース部
51 ドリフト・オフセット推定部
52 冗長制御部
53 PI制御部
DESCRIPTION OF
Claims (6)
前記従装置が前記複数の主装置と前記同期用パケットを交換する手段と、
前記複数の主装置の優先順位を算出する算出手段と、
前記複数の主装置の優先順位および前記同期用パケットに基づき、前記従装置の時刻を前記主装置の時刻に同期させる同期手段と、
前記複数の主装置と従装置間の経路の経路混雑度を推定する推定手段を備え、
前記算出手段は、前記経路混雑度に基づき、前記複数の主装置の優先順位を算出する
ことを特徴とする時刻同期装置。 A plurality of master devices having a time reference and a slave device that synchronizes with the clocks of the master devices, and exchanging synchronization packets via a packet-based network to change the slave device time to the master device time In the time synchronization device to synchronize,
Means for the slave device to exchange the synchronization packet with the plurality of master devices;
Calculating means for calculating priorities of the plurality of main devices;
Synchronization means for synchronizing the time of the slave device with the time of the master device based on the priority of the plurality of master devices and the synchronization packet ;
An estimation means for estimating a route congestion degree of a route between the plurality of master devices and slave devices;
The time synchronization apparatus according to claim 1, wherein the calculation means calculates a priority order of the plurality of main apparatuses based on the route congestion degree .
前記クロック誤差は、伝送遅延揺らぎが発生していないと推定された同期用パケットから求められることを特徴とする請求項2に記載の時刻同期装置。 Means for estimating occurrence of transmission delay fluctuations in the synchronization packet;
3. The time synchronization apparatus according to claim 2 , wherein the clock error is obtained from a synchronization packet estimated that transmission delay fluctuation does not occur.
前記複数の主装置の中から、前記アルゴリズムにより最高の優先順位の主装置を選択し、
前記最高の優先順位の主装置を除く前記複数の主装置の中から、前記アルゴリズムにより次の優先順位の主装置を選択し、
前記最高および前記次の優先順位の主装置を除く前記複数の主装置の中から、前記アルゴリズムにより第3の優先順位の主装置を選択することを繰り返すことにより、前記複数の主装置の優先順位を算出することを特徴とする請求項1から4のいずれか1項に記載の時刻同期装置。 The calculation means has an algorithm for selecting a main device that is determined to be the best based on the route congestion degree and the performance of the main device,
From the plurality of master devices, the master device having the highest priority is selected by the algorithm
From the plurality of master devices excluding the master device with the highest priority, the master device with the next priority is selected by the algorithm,
The priority order of the plurality of main units is repeated by repeatedly selecting a main unit having the third priority order from the plurality of main units excluding the main unit having the highest priority and the next priority order. The time synchronizer according to any one of claims 1 to 4 , wherein the time synchronizer is calculated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010161405A JP5495323B2 (en) | 2010-07-16 | 2010-07-16 | Time synchronization device via network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010161405A JP5495323B2 (en) | 2010-07-16 | 2010-07-16 | Time synchronization device via network |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012023654A JP2012023654A (en) | 2012-02-02 |
JP5495323B2 true JP5495323B2 (en) | 2014-05-21 |
Family
ID=45777509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010161405A Expired - Fee Related JP5495323B2 (en) | 2010-07-16 | 2010-07-16 | Time synchronization device via network |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5495323B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5937243B1 (en) * | 2015-02-17 | 2016-06-22 | 日本電信電話株式会社 | Time synchronization method and time synchronization apparatus |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104396180A (en) * | 2012-06-19 | 2015-03-04 | 日本电气株式会社 | Clock synchronization system, clock synchronization method, and storage medium whereupon clock synchronization program is stored |
US20150222413A1 (en) * | 2012-06-20 | 2015-08-06 | Antti Olavi Pietilainen | Synchronization in Computer Network |
JP5923430B2 (en) | 2012-10-09 | 2016-05-24 | 株式会社日立製作所 | Communication control device |
CN103001720B (en) * | 2012-11-12 | 2017-05-10 | 中兴通讯股份有限公司 | Time synchronization method and device |
JP6193009B2 (en) * | 2013-06-21 | 2017-09-06 | 株式会社東芝 | Wireless communication apparatus and wireless communication system |
CN103546268B (en) * | 2013-10-15 | 2016-08-10 | 瑞斯康达科技发展股份有限公司 | The compensation method of a kind of system time and equipment |
JP5826877B2 (en) * | 2014-03-14 | 2015-12-02 | 株式会社東芝 | Clock synchronization management device, control method and control program for clock synchronization management device |
JP6170456B2 (en) * | 2014-03-26 | 2017-07-26 | 東日本電信電話株式会社 | Slave node, control server, time synchronization destination determination method and computer program |
JP6231453B2 (en) * | 2014-08-18 | 2017-11-15 | 株式会社日立製作所 | Communication control device |
JP6567846B2 (en) * | 2015-03-18 | 2019-08-28 | Kddi株式会社 | Synchronization apparatus, base station apparatus, network node, and control method |
KR101685123B1 (en) * | 2015-05-18 | 2016-12-12 | (주)스프링웨이브 | Apparatus and method for time synchronization |
JP6488195B2 (en) * | 2015-05-27 | 2019-03-20 | 株式会社日立製作所 | Communication device for time synchronization |
KR101875362B1 (en) | 2016-01-21 | 2018-07-05 | 미쓰비시덴키 가부시키가이샤 | Communication system, communication device and communication method |
JP7283069B2 (en) * | 2018-12-17 | 2023-05-30 | 日本電信電話株式会社 | Time-synchronized path selection device and time-synchronized path selection method |
JP7230690B2 (en) | 2019-05-28 | 2023-03-01 | 富士通株式会社 | Time synchronization program, information processing device and time synchronization method |
JP7193004B2 (en) * | 2019-09-09 | 2022-12-20 | 日本電気株式会社 | Slave device, time synchronization system, time synchronization method, and time synchronization program |
JP7404789B2 (en) | 2019-11-01 | 2023-12-26 | オムロン株式会社 | Control system, communication control method for control system, and control device |
JP7531750B2 (en) * | 2022-06-01 | 2024-08-09 | 三菱電機株式会社 | Time synchronization device, time synchronization method, and time synchronization program |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08328690A (en) * | 1995-05-26 | 1996-12-13 | Mitsubishi Electric Corp | Time management system device |
US7068746B1 (en) * | 2000-03-01 | 2006-06-27 | Lucent Technologies Inc. | Base station transceiver to radio network controller synchronization filtering function |
JP2001337871A (en) * | 2000-05-25 | 2001-12-07 | Victor Co Of Japan Ltd | Network system |
JP3563338B2 (en) * | 2000-09-11 | 2004-09-08 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | Time synchronization method and communication device |
JP2007101183A (en) * | 2005-09-30 | 2007-04-19 | Seiko Epson Corp | Communication system and time synchronization method |
JP2008079008A (en) * | 2006-09-21 | 2008-04-03 | Murata Mach Ltd | Network terminal |
FR2939587B1 (en) * | 2008-12-09 | 2011-04-08 | Alcatel Lucent | CLOCK FOR A NODE OF A PACKET SWITCHING NETWORK AND ASSOCIATED SYNCHRONIZATION METHOD. |
-
2010
- 2010-07-16 JP JP2010161405A patent/JP5495323B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5937243B1 (en) * | 2015-02-17 | 2016-06-22 | 日本電信電話株式会社 | Time synchronization method and time synchronization apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2012023654A (en) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5495323B2 (en) | Time synchronization device via network | |
JP5307905B2 (en) | Method for processing distributed data having a type selected to synchronize communication nodes of a data packet network and associated device | |
JP5561426B2 (en) | Synchronization system, synchronization method, first synchronization device, second synchronization device, and computer program | |
EP2342850B1 (en) | A method for synchronizing clocks in a communication network | |
JP5358813B2 (en) | Network node, time synchronization method, and network system | |
JP2010527193A (en) | Method and network component for synchronizing a clock of a network component to a clock of another network component | |
US8018972B2 (en) | Timing over packet performance | |
JP6147467B2 (en) | Frame transmission apparatus and synchronization method | |
US20100020909A1 (en) | Synchronizing apparatus and method in packet network | |
WO2015116980A1 (en) | Network clock skew estimation and calibration | |
WO2011160595A1 (en) | Method, slave clock node and system for selecting master clock node based on precision time protocol (ptp) and link quality | |
US9651984B2 (en) | Feed-forward time transfer mechanism for time synchronization | |
JP6036179B2 (en) | Communication device and synchronization method | |
CN102197611A (en) | Method and device for packet network synchronization | |
US20230051166A1 (en) | Delay Sensitive Network Estimation System | |
JP6170456B2 (en) | Slave node, control server, time synchronization destination determination method and computer program | |
Fontanelli et al. | Performance analysis of a clock state estimator for PROFINET IO IRT synchronization | |
JP2017005378A (en) | Estimation device, system, method, and program | |
CN107070815A (en) | Sync message queuing delay control method and device in a kind of SDN | |
JP5045624B2 (en) | Network load estimation method for estimating network queue delay time and line usage rate | |
US12040886B2 (en) | System and method of clock recovery in a packet-compatible network | |
JP5391964B2 (en) | Clock synchronization method and packet communication system | |
JP5548268B2 (en) | How to synchronize client clock frequency with server clock frequency | |
WO2016177240A1 (en) | Frequency synchronization method and device | |
US20220131681A1 (en) | Communication control apparatus and communication control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130304 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130408 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5495323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |