JP5482535B2 - 画像処理装置及び画像処理方法 - Google Patents
画像処理装置及び画像処理方法 Download PDFInfo
- Publication number
- JP5482535B2 JP5482535B2 JP2010165714A JP2010165714A JP5482535B2 JP 5482535 B2 JP5482535 B2 JP 5482535B2 JP 2010165714 A JP2010165714 A JP 2010165714A JP 2010165714 A JP2010165714 A JP 2010165714A JP 5482535 B2 JP5482535 B2 JP 5482535B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixel block
- unit
- block
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/409—Edge or detail enhancement; Noise or error suppression
- H04N1/4092—Edge or detail enhancement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
- G06V30/16—Image preprocessing
- G06V30/162—Quantising the image signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4051—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a dispersed dots halftone pattern, the dots having substantially the same size
- H04N1/4052—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a dispersed dots halftone pattern, the dots having substantially the same size by error diffusion, i.e. transferring the binarising error to neighbouring dot decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/46—Colour picture communication systems
- H04N1/52—Circuits or arrangements for halftone screening
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
Description
多値の画像データを、所定の複数画素単位でブロック化して画素ブロックとするブロック化部と、
前記ブロック化部によってブロック化された画素ブロックを構成する画素の階調値の平均値を算出する画素ブロック平均値算出部と、
前記画素ブロック平均値算出部によって算出された階調値の平均値を、予め定められた量子化閾値に基づいて量子化する階調変換部と、
前記画素ブロックを構成する各画素の階調値に基づいて、当該画素ブロックにおけるエッジ部の検出を行うエッジ検出部と、
前記画素ブロックを構成する各画素の階調値に基づいて、階調値の高い順にドットの出力が行われる、前記画素ブロックと同一サイズの第1の画素出力順パターンを設定する画素出力順パターン設定部と、
前記画素ブロックと同一サイズの画素出力順パターンであって、それぞれドットの出力順序が予め定められた複数の第2の画素出力順パターンが記憶された画素出力順パターン記憶部と、
前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出したときに、前記画素出力順パターン設定部によって設定された前記第1の画素出力順パターンを選択し、前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出しないときに、前記画素出力順パターン記憶部に記憶された前記複数の第2の画素出力順パターンから何れかを選択する画素出力順パターン選択部と、
前記階調変換部によって得られた階調値から、前記画素出力順パターン選択部によって選択された画素出力順パターンに従ってドットが出力されるように前記画素ブロックの画像データを生成する画像データ生成部と、
前記階調変換部による階調値の平均値の量子化前後における誤差を、当該処理を行った画素ブロックの周辺の画素ブロックに対して拡散する誤差拡散部と、
を備えることを特徴とする。
前記画素出力順パターン選択部は、前記エッジ検出部により、前記画素ブロックにおけるエッジ部を検出しないときに、前記複数の第2の画素出力順パターンから何れかについて無作為に選択することを特徴とする。
多値の画像データを、所定の複数画素単位でブロック化して画素ブロックとするブロック化部と、
前記画素ブロックを構成する各画素の階調値に基づいて、当該画素ブロックにおけるエッジ部の検出を行うエッジ検出部と、
前記画素ブロックと同一サイズのディザパターンであって、前記画素ブロックの画素毎に対応して閾値が定められた複数のディザパターンが記憶されたディザパターン記憶部と、
前記ブロック化部によってブロック化された画素ブロックを構成する画素の階調値の平均値を算出する画素ブロック平均値算出部と、
前記画素ブロック平均値算出部によって算出された階調値の平均値を、予め定められた量子化閾値に基づいて量子化する階調変換部と、
前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出したときに、前記ディザパターン記憶部に記憶されたディザパターンのうち、閾値が何れも同一である第1のディザパターンを選択し、前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出しないときに、前記ディザパターン記憶部に記憶されたディザパターンのうち、ドットの出力順序が所定の順序となるように、前記画素ブロックにおける画素毎に対応して定められた閾値がそれぞれ異なる第2のディザパターンを選択するディザパターン選択部と、
前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出したときに、前記ブロック化部によってブロック化された画素ブロックのそれぞれの画素の階調値を、前記ディザパターン選択部によって選択された第1のディザパターンに従って量子化して前記画素ブロックの画像データを生成し、前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出しないときに、前記階調変換部によって得られた階調値の平均値から、前記ディザパターン選択部によって選択された第2のディザパターンに従ってドットが出力されるように前記画素ブロックの画像データを生成する画像データ生成部と、
前記階調変換部及び前記画像データ生成部による量子化前後における誤差を、当該処理を行った画素ブロックの周辺の画素ブロックに対して拡散する誤差拡散部と、
を備えることを特徴とする。
前記ディザパターンに設定された閾値を2値化閾値としたことを特徴とする。
前記エッジ検出部は、前記画素ブロックにおける最大階調値である画素の階調値と最小階調値である画素の階調値との差と、所定のエッジ検出閾値との関係に基づき、前記エッジ部の検出を行うことを特徴とする。
前記画素ブロックは、n個(nは自然数)の画素によって構成され、
前記量子化閾値は、前記階調変換部によって量子化後の前記画素ブロックを構成する画素の階調値の平均値がn+1値化されるように定められていることを特徴とする。
前記画素ブロックを構成する画素の属性を示す属性情報を入力し、該属性情報を判定する属性情報判定部を備え、
前記エッジ検出部は、前記属性情報判定部による判定結果、前記画素ブロックに文字属性である属性情報が含まれていることを条件として、前記画素ブロックにおけるエッジ部の検出を行うことを特徴とする。
多値の画像データを、所定の複数画素単位でブロック化して画素ブロックとするブロック化工程と、
前記ブロック化工程においてブロック化された画素ブロックを構成する画素の階調値の平均値を算出する画素ブロック平均値算出工程と、
前記画素ブロック平均値算出工程において算出された階調値の平均値を、予め定められた量子化閾値に基づいて量子化する階調変換工程と、
前記画素ブロックを構成する各画素の階調値に基づいて、当該画素ブロックにおけるエッジ部の検出を行うエッジ検出工程と、
前記画素ブロックを構成する各画素の階調値に基づいて、階調値の高い順にドットの出力が行われる、前記画素ブロックと同一サイズの第1の画素出力順パターンを設定する画素出力順パターン設定工程と、
前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出したときに、前記画素出力順パターン設定工程において設定された前記第1の画素出力順パターンを選択し、前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出しないときに、画素出力順パターン記憶部に記憶された、前記画素ブロックと同一サイズの画素出力順パターンであって、それぞれドットの出力順序が予め定められた複数の第2の画素出力順パターンから何れかを選択する画素出力順パターン選択工程と、
前記階調変換工程において得られた階調値から、前記画素出力順パターン選択工程において選択された画素出力順パターンに従ってドットが出力されるように前記画素ブロックの画像データを生成する画像データ生成工程と、
前記階調変換工程における階調値の平均値の量子化前後における誤差を、当該処理を行った画素ブロックの周辺の画素ブロックに対して拡散する誤差拡散工程と、
を含むことを特徴とする。
多値の画像データを、所定の複数画素単位でブロック化して画素ブロックとするブロック化工程と、
前記画素ブロックを構成する各画素の階調値に基づいて、当該画素ブロックにおけるエッジ部の検出を行うエッジ検出工程と、
前記ブロック化工程においてブロック化された画素ブロックを構成する画素の階調値の平均値を算出する画素ブロック平均値算出工程と、
前記画素ブロック平均値算出工程において算出された階調値の平均値を、予め定められた量子化閾値に基づいて量子化する階調変換工程と、
前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出したときに、ディザパターン記憶部に記憶された、前記画素ブロックと同一サイズのディザパターンであって、前記画素ブロックの画素毎に対応して閾値が定められた複数のディザパターンのうち、閾値が何れも同一である第1のディザパターンを選択し、前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出しないときに、前記ディザパターン記憶部に記憶されたディザパターンのうち、ドットの出力順序が所定の順序となるように、前記画素ブロックにおける画素毎に対応して定められた閾値がそれぞれ異なる第2のディザパターンを選択するディザパターン選択工程と、
前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出したときに、前記ブロック化工程においてブロック化された画素ブロックのそれぞれの画素の階調値を、前記ディザパターン選択工程において選択された第1のディザパターンに従って量子化して前記画素ブロックの画像データを生成し、前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出しないときに、前記階調変換工程において得られた階調値の平均値から、前記ディザパターン選択工程において選択された第2のディザパターンに従ってドットが出力されるように前記画素ブロックの画像データを生成する画像データ生成工程と、
前記階調変換工程及び前記画像データ生成工程における量子化前後における誤差を、当該処理を行った画素ブロックの周辺の画素ブロックに対して拡散する誤差拡散工程と、
を含むことを特徴とする。
図1に示すように、画像処理装置としての画像形成装置1は、例えば、CPU(Central Processing Unit)10と、ROM(Read Only Memory)11と、RAM(Random Access Memory)12と、画像読取部13と、画像処理部14と、メモリ制御部15と、画像メモリ16と、画像形成部17と、搬送部18と、操作部19と、通信部20とを備えて構成され、各部はバス21により相互に接続される。
注目画素の階調値<THR0 → 階調値=0
THR0≦注目画素の階調値<THR1 → 階調値=64
THR1≦注目画素の階調値<THR2 → 階調値=128
THR2≦注目画素の階調値<THR3 → 階調値=192
THR3≦注目画素の階調値 → 階調値=255
例えば、注目画素ブロックの階調値の平均値が「142」であれば、量子化後の階調値は「128」となる。
なお、画素ブロックの多値の階調値の平均値の量子化後の階調数は、次式(1)により求められたものとすると、出力する画素ブロックの階調再現に合わせた量子化閾値が設定できるので好ましい。なお、次式(1)における(n)の値は自然数とする。
画素ブロックの多値の階調値の平均値の量子化後の階調数
=画素ブロック数(n)+1 …(1)
本実施の形態では、画素ブロック数(n)=4ゆえ、画素ブロックの多値の階調値の平均値の量子化後の階調数は5としている。
なお、本実施の形態では、画素ブロックの多値の階調値の平均値を5値に量子化するため、量子化閾値としてTHR0〜THR3の4つの値を用いるものとするが、量子化閾値の設定数はこの数に限定されるものではない。また、各閾値も任意に設定することができる。また、閾値に限らず、ROM11に記憶された階調変換LUTを用いて変換するようにしてもよい。
ここで、拡散係数パターンの例について説明する。ROM11には、図4に示すような複数の異なる拡散係数パターン(係数パターン1〜5)のデータが記憶されている。この係数パターン1〜5の一つに基づいて、注目画素ブロック「*」の量子化前後の階調値の誤差が周辺画素ブロックの各拡散係数に乗算されて当該周辺画素ブロックの量子化前の階調値の平均値に加算される。この拡散係数パターンはユーザの操作により選択設定が可能である。
また、画素出力順パターン記憶部14fは、画像処理部14内に備えられるものの他、ROM11等、画像処理部14外に備えられていてもよい。
そして、CPU10は、生成された画素ブロックのうち、最初に処理を行う画素ブロックを注目画素ブロックとして読み込み(ステップS101)、画素ブロック平均値算出部14bにて、当該注目画素ブロックを構成する画素の階調値の平均値を算出する(ステップS102)。本実施の形態においては、画像データを構成する左上の画素ブロックを最初に処理を行う画素ブロックとし、主走査方向及び副走査方向に順次処理を行うようにしている。なお、画素ブロックの処理順序は上記のものに限定されない。
そして、CPU10は、属性情報判定部14jにて、注目画素ブロックを構成する各画素の属性情報を参照する(ステップS104)。
そして、CPU10は、注目画素ブロックを構成する何れかの画素の属性情報に文字であることを示す文字属性が含まれているか否かを判定する(ステップS105)。CPU10は、文字属性が含まれていると判定したときは(ステップS105:Y)、上述のようにして、エッジ検出部14dにて、最大階調値と最小階調値との差分がエッジ検出閾値THR4以上であるか否かを判定する(ステップS106)。
CPU10は、差分がエッジ検出閾値THR4以上であると判定したときは(ステップS106:Y)、画素出力順パターン選択部14gにて、ステップS103において、画素出力順パターン生成部14eによって生成された第1のブロックディザを読み出す(ステップS107)。
そして、CPU10は、画像データ生成部14hにて、ステップS109において得られた注目画素ブロックにおける量子化された階調値から、ステップS107又はステップS108によって選択されたブロックディザに従ってドットが出力されるように上述したブロックディザ処理を行い、その結果の出力を行う(ステップS110)。
そして、CPU10は、全画素ブロックについてステップS101〜ステップ111の処理が行われたか否かを判定し(ステップ112)、全画素ブロックについて処理が行われたと判定したときは(ステップS112:Y)、この処理を終了する一方、全画素ブロックについて処理が行われたと判定しないときは(ステップS112:N)、注目画素ブロックとして処理する画素ブロックを移行してステップS101の処理を実行する。
なお、注目画素ブロックにエッジ部が含まれない場合は、画素出力順パターン記憶部14fに記憶された第2のブロックディザのうちの何れかが選択され、選択された第2のブロックディザに従ってブロックディザ処理が行われる。
次に、本発明の第2の実施の形態について説明する。本発明の第2の実施の形態では、図8に示すように、第1の実施の形態における画像処理部14を構成する画素出力順パターン生成部14e、画素出力順パターン記憶部14f及び画素出力順パターン選択部14gを、ディザパターン記憶部14k及びディザパターン選択部14mに変更したものである。なお、第2の実施の形態においては、第1の実施の形態と相違する部分のみ説明し、その他については説明を省略する。
第1のブロックディザは、注目画素ブロックの読み込み時における各画素の階調値に対して2値化するために、例えば、図9に示すようなディザパターンによって構成されている。すなわち、全ての画素の階調値に対して同一のディザ閾値によって2値化されるように構成されている。なお、本実施の形態において、ディザ閾値を「128」としたが、他の値としてもよい。
第2のブロックディザは、第1の実施の形態と同様に、階調変換部14cによって量子化された注目画素ブロックの階調値の平均値に対して、ドットの出力順序が所定の順序となるように、例えば、図10に示すような、各画素に対してそれぞれ異なるディザ閾値が割り当てられて2値化されるようなディザパターンにより構成されている。また、図10に示すように、ディザパターン記憶部14kには、それぞれディザ閾値の配置の異なる複数の第2ブロックディザが記憶されている。
また、画像データ生成部14hは、エッジ検出部14dによって注目画素ブロックにおいてエッジ部が検出されないときは、階調変換部14cによって得られた注目画素ブロックにおける階調値から、ディザパターン選択部14mによって選択された第2のブロックディザに従ってドットが出力されるように画素ブロックを生成するブロックディザ処理を行い、その結果を出力する。具体的には、画像データ生成部14hは、例えば、階調変換部14cにおいて5値に量子化された注目画素ブロックにおける階調値が「64」であり、ディザパターン選択部14mによって、左上の画素のディザ閾値が「255」、右上の画素のディザ閾値が「128」、左下の画素のディザ閾値が「192」、右下の画素のディザ閾値が「64」である第2のブロックディザが選択され、当該注目画素ブロックを構成する各画素に対してさらに2値のデータに量子化した場合には、当該注目画素ブロックにおける右下の画素について、ドットオンとなる値に変換され、その他の画素については、ドットオフとなる値に変換される。なお、このとき、量子化誤差が生じないように、第2のブロックディザにおけるディザ閾値を5値に対応して設定しているが、2値に量子化した際に誤差が生じるようなディザ閾値が設定されていてもよい。この場合、上述したようにして、周辺の画素ブロックに対して誤差拡散するのが好ましい。
次に、CPU10は、生成された画素ブロックのうち、最初に処理を行う画素ブロックを注目画素ブロックとして読み込み(ステップS201)、属性情報判定部14jにて、注目画素ブロックを構成する各画素の属性情報を参照する(ステップS202)。
そして、CPU10は、注目画素ブロックを構成する何れかの画素の属性情報に文字であることを示す文字属性が含まれているか否かを判定する(ステップS203)。CPU10は、文字属性が含まれていると判定したときは(ステップS203:Y)、上述のようにして、エッジ検出部14dにて、最大階調値と最小階調値との差分がエッジ検出閾値THR4以上であるか否かを判定する(ステップS204)。
CPU10は、差分がエッジ検出閾値THR4以上であると判定したときは(ステップS204:Y)、ディザパターン選択部14mにて、ディザパターン記憶部14kから第1のブロックディザを選択して読み出す(ステップS205)。
そして、CPU10は、ディザパターン選択部14mにて、ディザパターン記憶部14kに記憶された複数の第2のブロックディザから何れかを無作為に選択して読み出す(ステップS209)。
そして、CPU10は、全画素ブロックについてステップS201〜ステップ211の処理が行われたか否かを判定し(ステップS212)、全画素ブロックについて処理が行われたと判定したときは(ステップS212:Y)、この処理を終了する一方、全画素ブロックについて処理が行われたと判定しないときは(ステップS212:N)、注目画素ブロックとして処理する画素ブロックを移行してステップS201の処理を実行する。
そして、画像データ生成部14hによって、量子化された階調値から、選択された第2のブロックディザに従ってドットが出力されるようにブロックディザ処理が行われ、その結果、注目画素ブロックにおける右下の画素についてはドットオンとなる一方、その他の画素についてはドットオフとなるように注目画素ブロックにおける各画素の階調値が2値化される。
なお、注目画素ブロックにエッジ部が含まれる場合の画像データの処理手順については、図9を参照して上述した通りとなる。
10 CPU
14 画像処理部
14a ブロック化部
14b 画素ブロック平均値算出部
14c 階調変換部
14d エッジ検出部
14e 画素出力順パターン生成部
14f 画素出力順パターン記憶部
14g 画素出力順パターン選択部
14h 画素データ生成部
14i 誤差拡散部
14j 属性情報判定部
14k ディザパターン記憶部
14m ディザパターン選択部
Claims (9)
- 多値の画像データを、所定の複数画素単位でブロック化して画素ブロックとするブロック化部と、
前記ブロック化部によってブロック化された画素ブロックを構成する画素の階調値の平均値を算出する画素ブロック平均値算出部と、
前記画素ブロック平均値算出部によって算出された階調値の平均値を、予め定められた量子化閾値に基づいて量子化する階調変換部と、
前記画素ブロックを構成する各画素の階調値に基づいて、当該画素ブロックにおけるエッジ部の検出を行うエッジ検出部と、
前記画素ブロックを構成する各画素の階調値に基づいて、階調値の高い順にドットの出力が行われる、前記画素ブロックと同一サイズの第1の画素出力順パターンを設定する画素出力順パターン設定部と、
前記画素ブロックと同一サイズの画素出力順パターンであって、それぞれドットの出力順序が予め定められた複数の第2の画素出力順パターンが記憶された画素出力順パターン記憶部と、
前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出したときに、前記画素出力順パターン設定部によって設定された前記第1の画素出力順パターンを選択し、前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出しないときに、前記画素出力順パターン記憶部に記憶された前記複数の第2の画素出力順パターンから何れかを選択する画素出力順パターン選択部と、
前記階調変換部によって得られた階調値から、前記画素出力順パターン選択部によって選択された画素出力順パターンに従ってドットが出力されるように前記画素ブロックの画像データを生成する画像データ生成部と、
前記階調変換部による階調値の平均値の量子化前後における誤差を、当該処理を行った画素ブロックの周辺の画素ブロックに対して拡散する誤差拡散部と、
を備えることを特徴とする画像処理装置。 - 前記画素出力順パターン選択部は、前記エッジ検出部により、前記画素ブロックにおけるエッジ部を検出しないときに、前記複数の第2の画素出力順パターンから何れかについて無作為に選択することを特徴とする請求項1に記載の画像処理装置。
- 多値の画像データを、所定の複数画素単位でブロック化して画素ブロックとするブロック化部と、
前記画素ブロックを構成する各画素の階調値に基づいて、当該画素ブロックにおけるエッジ部の検出を行うエッジ検出部と、
前記画素ブロックと同一サイズのディザパターンであって、前記画素ブロックの画素毎に対応して閾値が定められた複数のディザパターンが記憶されたディザパターン記憶部と、
前記ブロック化部によってブロック化された画素ブロックを構成する画素の階調値の平均値を算出する画素ブロック平均値算出部と、
前記画素ブロック平均値算出部によって算出された階調値の平均値を、予め定められた量子化閾値に基づいて量子化する階調変換部と、
前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出したときに、前記ディザパターン記憶部に記憶されたディザパターンのうち、閾値が何れも同一である第1のディザパターンを選択し、前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出しないときに、前記ディザパターン記憶部に記憶されたディザパターンのうち、ドットの出力順序が所定の順序となるように、前記画素ブロックにおける画素毎に対応して定められた閾値がそれぞれ異なる第2のディザパターンを選択するディザパターン選択部と、
前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出したときに、前記ブロック化部によってブロック化された画素ブロックのそれぞれの画素の階調値を、前記ディザパターン選択部によって選択された第1のディザパターンに従って量子化して前記画素ブロックの画像データを生成し、前記エッジ検出部によって前記画素ブロックにおけるエッジ部を検出しないときに、前記階調変換部によって得られた階調値の平均値から、前記ディザパターン選択部によって選択された第2のディザパターンに従ってドットが出力されるように前記画素ブロックの画像データを生成する画像データ生成部と、
前記階調変換部及び前記画像データ生成部による量子化前後における誤差を、当該処理を行った画素ブロックの周辺の画素ブロックに対して拡散する誤差拡散部と、
を備えることを特徴とする画像処理装置。 - 前記ディザパターンに設定された閾値を2値化閾値としたことを特徴とする請求項3に記載の画像処理装置。
- 前記エッジ検出部は、前記画素ブロックにおける最大階調値である画素の階調値と最小階調値である画素の階調値との差と、所定のエッジ検出閾値との関係に基づき、前記エッジ部の検出を行うことを特徴とする請求項1〜4の何れか一項に記載の画像処理装置。
- 前記画素ブロックは、n個(nは自然数)の画素によって構成され、
前記量子化閾値は、前記階調変換部によって量子化後の前記画素ブロックを構成する画素の階調値の平均値がn+1値化されるように定められていることを特徴とする請求項1〜5の何れか一項に記載の画像処理装置。 - 前記画素ブロックを構成する画素の属性を示す属性情報を入力し、該属性情報を判定する属性情報判定部を備え、
前記エッジ検出部は、前記属性情報判定部による判定結果、前記画素ブロックに文字属性である属性情報が含まれていることを条件として、前記画素ブロックにおけるエッジ部の検出を行うことを特徴とする請求項1〜6の何れか一項に記載の画像処理装置。 - 多値の画像データを、所定の複数画素単位でブロック化して画素ブロックとするブロック化工程と、
前記ブロック化工程においてブロック化された画素ブロックを構成する画素の階調値の平均値を算出する画素ブロック平均値算出工程と、
前記画素ブロック平均値算出工程において算出された階調値の平均値を、予め定められた量子化閾値に基づいて量子化する階調変換工程と、
前記画素ブロックを構成する各画素の階調値に基づいて、当該画素ブロックにおけるエッジ部の検出を行うエッジ検出工程と、
前記画素ブロックを構成する各画素の階調値に基づいて、階調値の高い順にドットの出力が行われる、前記画素ブロックと同一サイズの第1の画素出力順パターンを設定する画素出力順パターン設定工程と、
前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出したときに、前記画素出力順パターン設定工程において設定された前記第1の画素出力順パターンを選択し、前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出しないときに、画素出力順パターン記憶部に記憶された、前記画素ブロックと同一サイズの画素出力順パターンであって、それぞれドットの出力順序が予め定められた複数の第2の画素出力順パターンから何れかを選択する画素出力順パターン選択工程と、
前記階調変換工程において得られた階調値から、前記画素出力順パターン選択工程において選択された画素出力順パターンに従ってドットが出力されるように前記画素ブロックの画像データを生成する画像データ生成工程と、
前記階調変換工程における階調値の平均値の量子化前後における誤差を、当該処理を行った画素ブロックの周辺の画素ブロックに対して拡散する誤差拡散工程と、
を含む画像処理方法。 - 多値の画像データを、所定の複数画素単位でブロック化して画素ブロックとするブロック化工程と、
前記画素ブロックを構成する各画素の階調値に基づいて、当該画素ブロックにおけるエッジ部の検出を行うエッジ検出工程と、
前記ブロック化工程においてブロック化された画素ブロックを構成する画素の階調値の平均値を算出する画素ブロック平均値算出工程と、
前記画素ブロック平均値算出工程において算出された階調値の平均値を、予め定められた量子化閾値に基づいて量子化する階調変換工程と、
前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出したときに、ディザパターン記憶部に記憶された、前記画素ブロックと同一サイズのディザパターンであって、前記画素ブロックの画素毎に対応して閾値が定められた複数のディザパターンのうち、閾値が何れも同一である第1のディザパターンを選択し、前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出しないときに、前記ディザパターン記憶部に記憶されたディザパターンのうち、ドットの出力順序が所定の順序となるように、前記画素ブロックにおける画素毎に対応して定められた閾値がそれぞれ異なる第2のディザパターンを選択するディザパターン選択工程と、
前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出したときに、前記ブロック化工程においてブロック化された画素ブロックのそれぞれの画素の階調値を、前記ディザパターン選択工程において選択された第1のディザパターンに従って量子化して前記画素ブロックの画像データを生成し、前記エッジ検出工程において前記画素ブロックにおけるエッジ部を検出しないときに、前記階調変換工程において得られた階調値の平均値から、前記ディザパターン選択工程において選択された第2のディザパターンに従ってドットが出力されるように前記画素ブロックの画像データを生成する画像データ生成工程と、
前記階調変換工程及び前記画像データ生成工程における量子化前後における誤差を、当該処理を行った画素ブロックの周辺の画素ブロックに対して拡散する誤差拡散工程と、
を含む画像処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165714A JP5482535B2 (ja) | 2010-07-23 | 2010-07-23 | 画像処理装置及び画像処理方法 |
US13/183,859 US8712165B2 (en) | 2010-07-23 | 2011-07-15 | Image processing apparatus and image processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165714A JP5482535B2 (ja) | 2010-07-23 | 2010-07-23 | 画像処理装置及び画像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012029034A JP2012029034A (ja) | 2012-02-09 |
JP5482535B2 true JP5482535B2 (ja) | 2014-05-07 |
Family
ID=45493662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010165714A Active JP5482535B2 (ja) | 2010-07-23 | 2010-07-23 | 画像処理装置及び画像処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8712165B2 (ja) |
JP (1) | JP5482535B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5988641B2 (ja) * | 2012-03-23 | 2016-09-07 | キヤノン株式会社 | プリンタ装置、印刷方法、プログラム。 |
JP6127877B2 (ja) * | 2013-09-30 | 2017-05-17 | ブラザー工業株式会社 | 画像処理装置、および、コンピュータプログラム |
JP5874721B2 (ja) * | 2013-12-25 | 2016-03-02 | コニカミノルタ株式会社 | 画像処理装置、画像補正方法、及び、プログラム |
JP6316043B2 (ja) * | 2014-03-19 | 2018-04-25 | キヤノン株式会社 | 装置、方法、及びプログラム |
JP2018121277A (ja) * | 2017-01-27 | 2018-08-02 | セイコーエプソン株式会社 | 画像形成システム、画像形成装置、画像形成方法、プログラム |
JP2018152666A (ja) * | 2017-03-10 | 2018-09-27 | セイコーエプソン株式会社 | 画像形成システム、画像形成装置、画像形成方法、プログラム |
EP4295314A1 (en) | 2021-02-08 | 2023-12-27 | Sightful Computers Ltd | Content sharing in extended reality |
CN114359029B (zh) * | 2022-03-21 | 2022-06-21 | 广州匠芯创科技有限公司 | 图像处理方法及其装置、系统、存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4654721A (en) * | 1985-04-12 | 1987-03-31 | International Business Machines Corporation | System for reproducing multi-level digital images on a bi-level printer of fixed dot size |
JPH10271331A (ja) * | 1997-03-26 | 1998-10-09 | Oki Data:Kk | 画像処理方法及びその装置 |
US7221483B2 (en) * | 2000-09-05 | 2007-05-22 | Ricoh Company, Ltd. | Image encoding method and apparatus, image decoding method and apparatus, image processing apparatus, image formation apparatus, and computer-executable programs |
JP2002252764A (ja) | 2001-02-26 | 2002-09-06 | Matsushita Graphic Communication Systems Inc | 画像処理装置及び画像処理方法 |
JP3859122B2 (ja) | 2001-03-05 | 2006-12-20 | セイコーエプソン株式会社 | ハーフトーン処理装置及びハーフトーン処理方法 |
US7580074B2 (en) * | 2005-05-10 | 2009-08-25 | Primax Electronics Ltd. | Digital halftoning technique based on 1-D multi-scale dot assignment |
-
2010
- 2010-07-23 JP JP2010165714A patent/JP5482535B2/ja active Active
-
2011
- 2011-07-15 US US13/183,859 patent/US8712165B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8712165B2 (en) | 2014-04-29 |
JP2012029034A (ja) | 2012-02-09 |
US20120020569A1 (en) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5482535B2 (ja) | 画像処理装置及び画像処理方法 | |
EP1505821B1 (en) | Image processing apparatus, an image forming apparatus and an image processing method | |
JP4912270B2 (ja) | 画像処理装置及びその制御方法 | |
JP6115545B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2002033914A (ja) | 濃淡画像の階調再現方法および装置 | |
US20060285167A1 (en) | Image processing method and a recording medium storing image processing program | |
JP4341653B2 (ja) | 画像処理装置、画像読取装置、画像処理方法及び画像処理プログラム | |
JP2001169105A (ja) | 画像処理方法、画像処理装置、画像形成方法及び記憶媒体 | |
JP5508031B2 (ja) | 画像処理装置および画像処理方法 | |
JP3604902B2 (ja) | 画像処理装置 | |
US8279489B2 (en) | Image processing apparatus and control method thereof for converting multilevel image data to binary data using an error diffusion method | |
JP2011176556A (ja) | 画像処理装置、プログラム及び記録媒体 | |
JPH10313407A (ja) | 画像処理装置 | |
JP2010273393A (ja) | 画像処理装置およびその制御方法 | |
JP2874592B2 (ja) | 文字・写真・網点領域を判別する画像処理装置 | |
JP2007214965A (ja) | 画像処理装置、画像読取装置及び画像処理方法 | |
JPH11146203A (ja) | 画像処理装置および該装置に係るプログラムを格納した記憶媒体 | |
JP2023146543A (ja) | 画像読取装置 | |
Zhuge et al. | Halftoning via Error Diffusion using Circular Dot-overlap Model | |
JP4203636B2 (ja) | 画像処理方法および画像入力装置 | |
JP2005323174A (ja) | 画像形成装置および方法 | |
JP2004200799A (ja) | 画像処理装置、画像処理方法及び画像処理プログラム | |
JPH1056568A (ja) | 画像処理装置 | |
JPH04367166A (ja) | 擬似階調処理装置 | |
JP2000353247A (ja) | 白黒画像情報の領域判別方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130115 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5482535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |