JP5473445B2 - Epitaxial wafer - Google Patents

Epitaxial wafer Download PDF

Info

Publication number
JP5473445B2
JP5473445B2 JP2009168808A JP2009168808A JP5473445B2 JP 5473445 B2 JP5473445 B2 JP 5473445B2 JP 2009168808 A JP2009168808 A JP 2009168808A JP 2009168808 A JP2009168808 A JP 2009168808A JP 5473445 B2 JP5473445 B2 JP 5473445B2
Authority
JP
Japan
Prior art keywords
layer
composition
buffer layer
epitaxial wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009168808A
Other languages
Japanese (ja)
Other versions
JP2011023642A (en
Inventor
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009168808A priority Critical patent/JP5473445B2/en
Publication of JP2011023642A publication Critical patent/JP2011023642A/en
Application granted granted Critical
Publication of JP5473445B2 publication Critical patent/JP5473445B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

この発明は、エピタキシャルウェハに関し、詳しくは、窒化物系III‐V族化合物半導体からなる2次元電子ガスを有するSi基板上のエピタキシャルウェハに関する。   The present invention relates to an epitaxial wafer, and more particularly to an epitaxial wafer on a Si substrate having a two-dimensional electron gas made of a nitride III-V compound semiconductor.

従来、窒化物系III‐V族化合物半導体AlGaN/GaNを用いたヘテロ構造は、GaN基板が高価であることから、サファイアやSi基板の上に結晶成長が行なわれている。   Conventionally, a heterostructure using a nitride III-V compound semiconductor AlGaN / GaN has been grown on a sapphire or Si substrate because the GaN substrate is expensive.

Si基板上の窒化物系III‐V族化合物半導体の成長では、基板との結晶構造の違い、基板との格子不整合、基板との熱膨張係数差を緩和するためにさまざまなバッファ層構造が用いられている。   In the growth of nitride III-V compound semiconductors on Si substrates, various buffer layer structures are used to reduce differences in crystal structure with the substrate, lattice mismatch with the substrate, and differences in thermal expansion coefficient with the substrate. It is used.

Si基板上に窒化物系III‐V族化合物半導体を成長する場合、最も一般的に用いられているバッファ層は、特開2005−85852公報(特許文献1)に記載された多層膜からなるバッファ層である。   When a nitride III-V compound semiconductor is grown on a Si substrate, the most commonly used buffer layer is a buffer composed of a multilayer film described in JP-A-2005-85852 (Patent Document 1). Is a layer.

このような多層膜からなるバッファ層構造のエピタキシャルウェハのAFM(Atomic Force Microscope;原子間力顕微鏡)観察表面には、図4に示すように連続的な欠陥が存在している。これは、多層膜からなるバッファ層に用いられるGaN/AlNあるいはAlGaN/AlNの各層の格子定数が大きく異なるために、その成長過程で島状成長を採るようになり、島と島の融合部分に欠陥が発生するためにこのような連続的な欠陥が現れる。Si基板上に多層膜からなるバッファ層を介して成長させたGaNの(004)面X線半値幅は、この欠陥によって800arcsec前後となる。また、上記多層膜からなるバッファ層を用いた場合のエピタキシャルウェハでは、バッファ層上に形成する電子走行層としてのGaN層が下に凸のウェハの反りを大きくするため、GaN層の厚さを1μm程度しかできず、GaN層を形成した段階で下に凸型に数十μmのウェハ反りとなる。   On the AFM (Atomic Force Microscope) observation surface of the epitaxial wafer having a buffer layer structure composed of such a multilayer film, there are continuous defects as shown in FIG. This is because the lattice constants of each layer of GaN / AlN or AlGaN / AlN used for the buffer layer made of a multilayer film are greatly different, so that island growth is adopted during the growth process, and the island-island fusion part Such defects appear due to the occurrence of defects. The (004) plane X-ray half-width of GaN grown on the Si substrate via a multilayer buffer layer is about 800 arcsec due to this defect. In addition, in the epitaxial wafer when the buffer layer composed of the multilayer film is used, the GaN layer as the electron transit layer formed on the buffer layer increases the warpage of the downwardly convex wafer. It can only be about 1 μm, and when the GaN layer is formed, the wafer warps by several tens of μm in a convex shape downward.

上記多層膜からなるバッファ層以外のバッファ層の1つとして、特表2004−524250号公報(特許文献2)に開示された組成傾斜したバッファ層が用いられている。   As one of the buffer layers other than the buffer layer composed of the multilayer film, a buffer layer having a composition gradient disclosed in JP-T-2004-524250 (Patent Document 2) is used.

この組成傾斜したバッファ層の特徴は、多層膜からなるバッファ層のような連続した欠陥が見られないため、そのバッファ層上に成長したGaN層の(004)面X線半値幅が600arcsec前後と多層膜からなるバッファ層の場合よりも小さくなる。しかしながら、このような傾斜組成したバッファ層の場合のエピタキシャルウェハも、バッファ層上に形成する電子走行層としてのGaN層が下に凸のウェハの反りを大きくするため、GaN層の厚さは1μm程度しか成長できず、GaN層を形成した段階で下に凸型に数十μmのウェハ反りとなる。   The characteristic of the buffer layer with the composition gradient is that continuous defects such as a buffer layer composed of a multilayer film are not observed, and therefore, the (004) plane X-ray half width of the GaN layer grown on the buffer layer is about 600 arcsec. It becomes smaller than the case of the buffer layer made of a multilayer film. However, the epitaxial wafer in the case of the buffer layer having such a gradient composition also has a GaN layer thickness of 1 μm because the GaN layer as the electron transit layer formed on the buffer layer increases the warp of the downwardly convex wafer. It can grow only to a certain extent, and when the GaN layer is formed, the wafer warps to several tens of μm in a downwardly convex shape.

上述のように、現状のエピタキシャルウェハでは、バッファ層の上に窒化物系III‐V族化合物半導体を成長した場合、(004)面X線半値幅の改善とウェハの反りそのものを極小化することが困難である。また、バッファ層上に形成する電子走行層としてのGaN単層の厚みも厚くすることが困難である。   As described above, in the current epitaxial wafer, when a nitride III-V compound semiconductor is grown on the buffer layer, the (004) plane X-ray half width is improved and the warpage of the wafer itself is minimized. Is difficult. In addition, it is difficult to increase the thickness of the GaN single layer as the electron transit layer formed on the buffer layer.

特開2005−85852号公報JP-A-2005-85852 特表2004−524250号公報Special table 2004-524250 gazette

そこで、この発明の課題は、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN層も厚膜化できるエピタキシャルウェハを提供することにある。   Accordingly, an object of the present invention is to make the wafer warp extremely small while reducing crystal defects, compared to the case of using a buffer layer having a conventional structure, and an epitaxial wafer capable of increasing the thickness of the GaN layer formed on the buffer layer. Is to provide.

上記課題を解決するため、この発明のエピタキシャルウェハは、
Si基板と、
上記Si基板上に形成されたバッファ層と、
上記バッファ層上に形成されたAlGaNからなる組成傾斜層と、
上記組成傾斜層上に形成されたGaNからなる電子走行層と、
上記電子走行層上に形成された電子供給層と
を備え、
上記バッファ層は、上記Si基板側から厚さ方向にAl組成比がxからa(>x)に連続的に変化する組成式Alx→aGa1−x→1−aNの第1の層と、上記Si基板側から厚さ方向にAl組成比がaからxに連続的に変化する組成式Ala→xGa1−a→1−xNの第2の層の少なくとも2層が、上記第1の層,上記第2の層の順に繰り返し積層された多層構造部を有し、
上記組成傾斜層は、上記バッファ層の最上層から上記電子走行層側に向かって厚さ方向にAl組成比が連続的に減少しており、
上記電子走行層の厚さが、室温におけるウェハの反りが略ゼロになるように設定されていることを特徴とする。

In order to solve the above problems, the epitaxial wafer of the present invention is
A Si substrate;
A buffer layer formed on the Si substrate;
A composition gradient layer made of AlGaN formed on the buffer layer;
An electron transit layer made of GaN formed on the composition gradient layer;
An electron supply layer formed on the electron transit layer,
The buffer layer has a first composition formula Al x → a Ga 1−x → 1-a N in which the Al composition ratio continuously changes from x to a (> x) in the thickness direction from the Si substrate side. And at least two layers of a composition formula Al a → x Ga 1-a → 1-x N in which the Al composition ratio continuously changes from a to x in the thickness direction from the Si substrate side. , Having a multilayer structure part that is repeatedly laminated in the order of the first layer and the second layer,
In the composition gradient layer, the Al composition ratio continuously decreases in the thickness direction from the uppermost layer of the buffer layer toward the electron transit layer side ,
The thickness of the electron transit layer is set such that the warpage of the wafer at room temperature is substantially zero .

多層膜からなるバッファ層を用いた場合、図4のような連続的な欠陥が生じるが、本発明のように組成が連続的に変化したAlGaN層が繰り返し積層された多層構造部を有するバッファ層を挿入することで島状成長が抑えられ、その結果、連続的な欠陥が無くなって結晶性が改善される。   When a buffer layer composed of a multilayer film is used, a continuous defect as shown in FIG. 4 occurs. However, the buffer layer has a multilayer structure in which AlGaN layers whose composition is continuously changed are repeatedly laminated as in the present invention. By inserting, island growth is suppressed, and as a result, continuous defects are eliminated and crystallinity is improved.

上述の特許文献1(特開2005−85852号公報)の場合も、特許文献2(特表2004−524250号公報)の場合も、バッファ層成長時点でウェハの反りがすでに下に凸となっている。これに対して、上記構成のエピタキシャルウェハによれば、バッファ層の多層構造部を形成した時点で、ウェハの反りが上に凸となり、その多層構造部上の電子走行層は、ウェハの反りを下に凸にして打ち消すので、電子走行層の厚さも先の両特許文献1,2の場合よりも大幅に厚くすることが可能となる。また、ウェハの上に凸の反りの大きさは、繰返し周期と共に増大することから、バッファ層の多層構造部を厚くするほど電子走行層も厚く成長できるようになり、特許文献1,2の組み合わせからは予測されない効果である。   In both the case of the above-mentioned Patent Document 1 (Japanese Patent Laid-Open No. 2005-85852) and the case of Patent Document 2 (Japanese Patent Publication No. 2004-524250), the warpage of the wafer has already protruded downward at the time of buffer layer growth. Yes. On the other hand, according to the epitaxial wafer having the above-described structure, when the multilayer structure portion of the buffer layer is formed, the warpage of the wafer becomes convex upward, and the electron transit layer on the multilayer structure portion causes the warpage of the wafer. Since it cancels out by projecting downward, the thickness of the electron transit layer can also be made significantly thicker than in the case of both Patent Documents 1 and 2. Further, since the size of the convex warp on the wafer increases with the repetition period, the thicker the multilayer structure portion of the buffer layer, the thicker the electron transit layer can be grown. This is an unexpected effect.

さらに、特許文献2の傾斜組成は、基板側から表面側にAl組成が減少するだけであるが、この発明のエピタキシャルウェハによれば、Al組成が連続的にかつ周期的に傾斜する点で異なっている。   Furthermore, the gradient composition of Patent Document 2 is only that the Al composition decreases from the substrate side to the surface side, but according to the epitaxial wafer of the present invention, it differs in that the Al composition is continuously and periodically inclined. ing.

また、バッファ層の上に組成の異なる電子走行層を直接成長した場合、電子走行層がバッファ層との界面から徐々に格子緩和し始める。この緩和層は、ピエゾ電荷の新たな発生源となり、その結果新たなリークパスとして働くので望ましくない。この発明のエピタキシャルウェハでは、バッファ層と電子走行層の間に組成が連続的に変化したAlGaNからなる組成傾斜層が存在することでリークパスの発生を抑えることができる。   Further, when an electron transit layer having a different composition is directly grown on the buffer layer, the electron transit layer begins to gradually relax the lattice from the interface with the buffer layer. This relaxation layer is not desirable because it becomes a new source of piezo charges and consequently acts as a new leak path. In the epitaxial wafer of the present invention, the occurrence of a leak path can be suppressed by the presence of the composition gradient layer made of AlGaN whose composition is continuously changed between the buffer layer and the electron transit layer.

したがって、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN層も厚膜化できる。   Therefore, the warpage of the wafer can be made extremely small while reducing crystal defects as compared with the case where the buffer layer having the conventional structure is used, and the GaN layer formed on the buffer layer can also be made thicker.

また、この発明のエピタキシャルウェハは、窒化物系III−V族化合物半導体からなるヘテロ接合電界効果型トランジスタに適している。   The epitaxial wafer of the present invention is suitable for a heterojunction field effect transistor made of a nitride III-V compound semiconductor.

また、ウェハの反りは、基板と膜との間の熱膨張係数などに起因するストレスによって発生し、基板の物理定数(厚さt、直径D、ヤング率E、ポアソン比ν)、反りh、膜の厚さLとすると、膜の応力σは、
σ=8E・t・h/(6(1−ν)DL)
で表される。この膜の応力σは、膜の厚さLが変わらなければ一定なので、研磨により基板の厚さtが薄くなると必然的に反りhが大きくなる。すなわち、膜の応力σが大きいと、基板の研磨によってウェハの反りはさらに大きくなる。これに対して、理論上反りがゼロ(膜の応力がゼロ)のときは、基板の厚さtが研磨により薄くなっても反りはゼロのままとなる。したがって、この発明のエピタキシャルウェハでは、基板の研磨によってもウェハの反りが増大しないエピタキシャルウェハを実現できる。
Further, the warpage of the wafer is caused by stress caused by the thermal expansion coefficient between the substrate and the film, and the physical constants of the substrate (thickness t, diameter D, Young's modulus E, Poisson's ratio ν), warpage h, When the film thickness is L, the film stress σ is
σ = 8E · t 2 · h / (6 (1-ν) D 2 L)
It is represented by Since the stress σ of the film is constant as long as the thickness L of the film does not change, the warpage h inevitably increases as the thickness t of the substrate decreases by polishing. That is, when the film stress σ is large, the warpage of the wafer is further increased by polishing the substrate. In contrast, when the warp is theoretically zero (the film stress is zero), the warp remains zero even if the thickness t of the substrate is reduced by polishing. Therefore, the epitaxial wafer of the present invention can realize an epitaxial wafer in which the warpage of the wafer does not increase even when the substrate is polished.

また、一実施形態のエピタキシャルウェハでは、
上記バッファ層の上記多層構造部は、
上記第1の層と上記第2の層の2層が、上記第1の層と上記第2の層の順に交互に繰り返し積層されている。
In the epitaxial wafer of one embodiment,
The multilayer structure of the buffer layer is
Two layers of the first layer and the second layer are alternately and repeatedly stacked in the order of the first layer and the second layer.

上記実施形態によれば、2つの傾斜組成を有するAlGaN層のみの多層構造部を用いて結晶性の改善とウェハの反りを低減できると共に、バッファ層全体の膜厚を薄くできる。   According to the above-described embodiment, it is possible to improve the crystallinity and reduce the warpage of the wafer by using the multilayer structure portion having only two AlGaN layers having two graded compositions, and to reduce the thickness of the entire buffer layer.

また、一実施形態のエピタキシャルウェハでは、
上記バッファ層の上記多層構造部は、
組成式AlGa1−aN(0≦a≦1)の第3の層と、組成式AlGa1−xN(0≦x≦1)の第4の層とを含み、
上記第1の層と上記第3の層と上記第2の層と上記第4の層の4層が、上記第1の層,上記第3の層,上記第2の層,上記第4の層の順に繰り返し積層されている。
In the epitaxial wafer of one embodiment,
The multilayer structure of the buffer layer is
A third layer of composition formula Al a Ga 1-a N (0 ≦ a ≦ 1) and a fourth layer of composition formula Al x Ga 1-x N (0 ≦ x ≦ 1);
The four layers of the first layer, the third layer, the second layer, and the fourth layer are the first layer, the third layer, the second layer, and the fourth layer. Laminated repeatedly in the order of the layers.

上記実施形態によれば、バッファ層の多層構造部を厚くしてウェハ強度を高めることができる。   According to the embodiment, the multilayer structure portion of the buffer layer can be thickened to increase the wafer strength.

また、一実施形態のエピタキシャルウェハでは、
上記バッファ層は、
上記Si基板上に形成されたAlN層と、
上記AlN層上に形成され、Al組成比が1から(x+a)/2に連続的に変化するAlGaN層と、
上記AlGaN層上に形成された上記多層構造部で構成されている。
In the epitaxial wafer of one embodiment,
The buffer layer
An AlN layer formed on the Si substrate;
An AlGaN layer formed on the AlN layer and having an Al composition ratio continuously changing from 1 to (x + a) / 2;
The multilayer structure is formed on the AlGaN layer.

従来の周期構造の多層膜からなるバッファ層の下には、通常AlGaN/AlNからなる二層が成長されているが、この部分の格子定数の差も島状成長の原因となって新たな転位を発生させる。そこで、上記実施形態によれば、この転位を減少させるために、AlN層の成長後、Al組成100%からバッファ層の多層構造部の平均組成(x+a)/2まで連続的に組成変化したAlGaN層を成長させることによって、AlGaN層とバッファ層の多層構造部との間での欠陥の発生をさらに抑えることができる。   Two layers of AlGaN / AlN are usually grown under the buffer layer made of a multilayer film having a conventional periodic structure. The difference in the lattice constant of this part is also a cause of island growth and new dislocations. Is generated. Therefore, according to the above embodiment, in order to reduce this dislocation, after the growth of the AlN layer, the AlGaN whose composition is continuously changed from 100% Al composition to the average composition (x + a) / 2 of the multilayer structure of the buffer layer. By growing the layer, generation of defects between the AlGaN layer and the multilayer structure of the buffer layer can be further suppressed.

また、一実施形態のエピタキシャルウェハでは、
上記組成傾斜層は、上記バッファ層の最上層のAl組成比からAl組成比ゼロになるまで、かつ、上記バッファ層側から厚さ方向にAl組成比が連続的に変化する。
In the epitaxial wafer of one embodiment,
In the composition gradient layer, the Al composition ratio continuously changes in the thickness direction from the buffer layer side until the Al composition ratio becomes zero from the Al composition ratio of the uppermost layer of the buffer layer.

上記実施形態によれば、バッファ層と電子走行層との間に形成された組成傾斜層は、バッファ層の最上層のAl組成比からAl組成比ゼロになるまでバッファ層側から厚さ方向にAl組成比が連続的に変化することによって、組成傾斜層上に形成されるGaNからなる電子走行層の結晶性をさらに改善できる。   According to the embodiment, the composition gradient layer formed between the buffer layer and the electron transit layer is formed in the thickness direction from the buffer layer side until the Al composition ratio becomes zero from the Al composition ratio of the uppermost layer of the buffer layer. By continuously changing the Al composition ratio, the crystallinity of the electron transit layer made of GaN formed on the composition gradient layer can be further improved.

以上より明らかなように、この発明のエピタキシャルウェハによれば、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN層も厚膜化できるエピタキシャルウェハを実現することができる。   As is clear from the above, according to the epitaxial wafer of the present invention, the warpage of the wafer can be made extremely small while reducing crystal defects, compared to the case of using the buffer layer having the conventional structure, and GaN formed on the buffer layer. An epitaxial wafer in which the layer can be thickened can be realized.

図1はこの発明の第1実施形態のエピタキシャルウェハの製造方法を示している。FIG. 1 shows a method of manufacturing an epitaxial wafer according to the first embodiment of the present invention. 図2はバッファ層の多層構造部の周期数と反りの関係を表す図である。FIG. 2 is a diagram showing the relationship between the number of periods and warpage of the multilayer structure portion of the buffer layer. 図3はこの発明の第2実施形態のエピタキシャルウェハの製造方法を示している。FIG. 3 shows an epitaxial wafer manufacturing method according to the second embodiment of the present invention. 図4は従来構造の多層膜からなるバッファ層上に成長したGaNのAFM像である。FIG. 4 is an AFM image of GaN grown on a buffer layer composed of a multilayer film having a conventional structure.

以下、この発明のエピタキシャルウェハを図示の実施の形態により詳細に説明する。   Hereinafter, an epitaxial wafer of the present invention will be described in detail with reference to the illustrated embodiments.

〔第1実施形態〕
図1は、この発明の第1実施形態のエピタキシャルウェハの製造方法を示している。
[First Embodiment]
FIG. 1 shows an epitaxial wafer manufacturing method according to the first embodiment of the present invention.

図1に示すように、基板として3インチSi基板1を用いる。成長に先立ち、フッ酸系のエッチャントでSi基板1の表面酸化膜を除去した後にMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)装置にSi基板1をセットする。   As shown in FIG. 1, a 3 inch Si substrate 1 is used as the substrate. Prior to the growth, the surface oxide film of the Si substrate 1 is removed with a hydrofluoric acid-based etchant, and then the Si substrate 1 is set in a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus.

基板温度を1100℃にセットし、チャンバー圧力13.3kPaにて基板表面のクリーニングを行なう。   The substrate temperature is set to 1100 ° C., and the substrate surface is cleaned at a chamber pressure of 13.3 kPa.

基板温度・チャンバー圧力を一定とし、アンモニアNH(12.5slm)を流すことでSi基板1表面の窒化を行ない、引き続いて
AlN層2(トリメチルアルミニウムTMA流量=125μmol/min、NH流量=12.5slm)
を100nm成長させ、
Al0.2Ga0.8N層3(TMA流量=50μmol/min、TMG流量=100μmol、NH流量=12.5slm)
を40nm成長させる。
The substrate temperature and the chamber pressure are kept constant, and the surface of the Si substrate 1 is nitrided by flowing ammonia NH 3 (12.5 slm). Subsequently, the AlN layer 2 (trimethylaluminum TMA flow rate = 125 μmol / min, NH 3 flow rate = 12 .5 slm)
For 100 nm,
Al 0.2 Ga 0.8 N layer 3 (TMA flow rate = 50 μmol / min, TMG flow rate = 100 μmol, NH 3 flow rate = 12.5 slm)
For 40 nm.

その後、
第1の層としてのAl0.2→1GaN(TMA流量=50→125μmol/min、TMG流量=0→100μmol、NH流量=12.5slm)/第3の層としてのAlN(TMA流量=125μmol/min、NH流量=12.5slm)/第2の層としてのAl1→0.2GaN(TMA流量=125→50μmol/min、TMG流量=100→0μmol、NH流量=12.5slm)/第4の層としてのAl0.2GaN(TMA流量=50μmol/min、TMG流量=100μmol、NH流量=12.5slm)多層構造部4(5/5/5/25nm、50周期)、
Al0.2→0GaN(TMA流量=50→0μmol/min、TMG流量=100→50μmol、NH流量=12.5slm)組成傾斜層5(50nm)、
GaN(TMG流量=50μmol、NH流量=12.5slm)電子走行層6(1.5μm)、
電子供給層としてのAl0.2Ga0.8N障壁層7(20nm)
を順次成長させる。
after that,
Al 0.2 → 1 GaN as the first layer (TMA flow rate = 50 → 125 μmol / min, TMG flow rate = 0 → 100 μmol, NH 3 flow rate = 12.5 slm) / AlN as the third layer (TMA flow rate = 125 μmol / min, NH 3 flow rate = 12.5 slm) / Al 1 → 0.2 GaN as the second layer (TMA flow rate = 125 → 50 μmol / min, TMG flow rate = 100 → 0 μmol, NH 3 flow rate = 12.5 slm ) / Al 0.2 GaN as the fourth layer (TMA flow rate = 50 μmol / min, TMG flow rate = 100 μmol, NH 3 flow rate = 12.5 slm) Multilayer structure 4 (5/5/5/25 nm, 50 cycles) ,
Al 0.2 → 0 GaN (TMA flow rate = 50 → 0 μmol / min, TMG flow rate = 100 → 50 μmol, NH 3 flow rate = 12.5 slm) composition gradient layer 5 (50 nm),
GaN (TMG flow rate = 50 μmol, NH 3 flow rate = 12.5 slm) electron transit layer 6 (1.5 μm),
Al 0.2 Ga 0.8 N barrier layer 7 (20 nm) as an electron supply layer
Grow sequentially.

この第1実施形態では、バッファ層は、Si基板1側から厚さ方向にAl組成比がx=0.2からa=1(>x)に連続的に変化する組成式Alx→aGa1−x→1−aNの第1の層と、Si基板1側から厚さ方向にAl組成比がaからxに連続的に変化する組成式Ala→xGa1−a→1−xNの第2の層と、組成式AlGa1−aN(0≦a≦1)の第3の層と、組成式AlGa1−xN(0≦x≦1)の第4の層の4層が、第1の層,第3の層,第2の層,第4の層の順に繰り返し積層された多層構造部4を有する。上記AlN層2とAl0.2Ga0.8N層3および多層構造部4でバッファ層を構成している。 In the first embodiment, the buffer layer has a composition formula Al x → a Ga in which the Al composition ratio continuously changes from x = 0.2 to a = 1 (> x) in the thickness direction from the Si substrate 1 side. 1-x → 1-a N first layer and composition formula Al a → x Ga 1−a → 1- in which the Al composition ratio continuously changes from a to x in the thickness direction from the Si substrate 1 side. a second layer of xN, a third layer of composition formula Al a Ga 1-a N (0 ≦ a ≦ 1), and a third layer of composition formula Al x Ga 1-x N (0 ≦ x ≦ 1). Four of the four layers have the multilayer structure portion 4 that is repeatedly laminated in the order of the first layer, the third layer, the second layer, and the fourth layer. The AlN layer 2, the Al 0.2 Ga 0.8 N layer 3 and the multilayer structure 4 constitute a buffer layer.

上記AlGaN層3のAl組成は、特に限定されるものではない。また、AlGaN障壁層7のAl組成と厚さも特に限定されるものでなく、必要なシートキャリア濃度に応じて変えることができる。   The Al composition of the AlGaN layer 3 is not particularly limited. Further, the Al composition and thickness of the AlGaN barrier layer 7 are not particularly limited, and can be changed according to the required sheet carrier concentration.

図2はバッファ層の多層構造部の周期数と反りの関係を示している。図2において、横軸は多層構造部4の周期数を表し、縦軸は反り(μm)を表している。   FIG. 2 shows the relationship between the number of periods and warpage of the multilayer structure portion of the buffer layer. In FIG. 2, the horizontal axis represents the number of periods of the multilayer structure 4, and the vertical axis represents warpage (μm).

図2に示すように、AlN/Al1→0.2GaN/Al0.2GaN/Al0.2→1GaN多層構造部4の周期数の増加と共に、室温における反りが増加する。この傾向は、AlN/Al0.2GaNの場合(組成傾斜中間層が無い場合)とは符合(反りの方向)が異なっている。 As shown in FIG. 2, the warpage at room temperature increases as the number of periods of AlN / Al 1 → 0.2 GaN / Al 0.2 GaN / Al 0.2 → 1 GaN multilayer structure 4 increases. This tendency is different from the case of AlN / Al 0.2 GaN (in the case of no composition gradient intermediate layer) (in the direction of warping).

この多層構造部4上に成長するGaN電子走行層6の厚さを最適化することで、室温におけるウェハの反りをほぼゼロにすることが可能となる。例えば、1μm厚のGaNに対して、ウェハの反りが概ね下に凸40μmであることから、バッファ層成長後のウェハの反りが上に凸で60μmであれば1.5μmのGaN電子走行層6を成長すると、ウェハの反りが打ち消されてほぼゼロとなる。   By optimizing the thickness of the GaN electron transit layer 6 grown on the multilayer structure 4, the wafer warpage at room temperature can be made substantially zero. For example, since the wafer warpage is approximately 40 μm downward with respect to GaN having a thickness of 1 μm, if the wafer warp after the growth of the buffer layer is upwardly convex and 60 μm, the GaN electron transit layer 6 having a thickness of 1.5 μm. When the wafer is grown, the warpage of the wafer is canceled and becomes almost zero.

バッファ層の多層構造部の周期数50に対して、約1.5μmのGaN電子走行層6を成長することで、室温におけるウェハの反りが±5μm以内に抑えることが可能となった。また、(004)面X線半値幅も、450arcsec程度と従来構造よりも改善された。   By growing the GaN electron transit layer 6 having a thickness of about 1.5 μm with respect to the cycle number 50 of the multilayer structure portion of the buffer layer, the warpage of the wafer at room temperature can be suppressed within ± 5 μm. In addition, the (004) plane X-ray half-width was improved to about 450 arcsec over the conventional structure.

周期数100に対しては、概ね3μm程度のGaN電子走行層6の成長が可能であり、その(004)面X線半値幅も300arcsec程度となっていた。   For a cycle number of 100, the GaN electron transit layer 6 can be grown to approximately 3 μm, and its (004) plane X-ray half-width is about 300 arcsec.

このように、上記第1実施形態のエピタキシャルウェハによれば、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN電子走行層も厚膜化することができる。   Thus, according to the epitaxial wafer of the first embodiment, the warpage of the wafer can be made extremely small while reducing crystal defects, compared with the case where the buffer layer having the conventional structure is used, and the GaN formed on the buffer layer. The electron transit layer can also be thickened.

また、上記エピタキシャルウェハによれば、バッファ層の多層構造部を厚くしてウェハ強度を高めることができる。   Further, according to the epitaxial wafer, the multilayer structure portion of the buffer layer can be thickened to increase the wafer strength.

上記第1実施形態において、AlN層の成長後、Al組成100%からバッファ層の多層構造部の平均組成(x+a)/2まで連続的に組成変化したAlGaN層を成長させることによって、AlGaN層とバッファ層の多層構造部との間での欠陥の発生をさらに抑えることができる。   In the first embodiment, after the growth of the AlN layer, by growing an AlGaN layer whose composition is continuously changed from 100% Al composition to the average composition (x + a) / 2 of the multilayer structure of the buffer layer, It is possible to further suppress the occurrence of defects between the multilayer structure portion of the buffer layer.

具体的には、
(x+a)/2=(0.2+1)/2=0.6
であり、Si基板1直上のAlN層2の上にAlN→Al0.6Ga0.4N組成傾斜層を付加することによって、AlN層と多層構造部との間での欠陥の発生をさらに抑えることができ、(004)面X線半値幅が50から100arcsec程度さらに低減できる。
In particular,
(x + a) / 2 = (0.2 + 1) /2=0.6
By adding an AlN → Al 0.6 Ga 0.4 N composition gradient layer on the AlN layer 2 immediately above the Si substrate 1, the occurrence of defects between the AlN layer and the multilayer structure is further reduced. The (004) plane X-ray half width can be further reduced by about 50 to 100 arcsec.

また、バッファ層と電子走行層6との間に形成された組成傾斜層5は、バッファ層の最上層のAl組成比からAl組成比ゼロになるまでバッファ層側から厚さ方向にAl組成比が連続的に変化することによって、組成傾斜層5上に形成されるGaNからなる電子走行層6の結晶性をさらに改善できる。   Further, the composition gradient layer 5 formed between the buffer layer and the electron transit layer 6 has an Al composition ratio in the thickness direction from the buffer layer side until the Al composition ratio becomes zero from the Al composition ratio of the uppermost layer of the buffer layer. By continuously changing, the crystallinity of the electron transit layer 6 made of GaN formed on the composition gradient layer 5 can be further improved.

〔第2実施形態〕
図3は、この発明の第2実施形態のエピタキシャルウェハの製造方法を示している。
[Second Embodiment]
FIG. 3 shows an epitaxial wafer manufacturing method according to the second embodiment of the present invention.

この発明の第2実施形態では、第1実施形態と同様に、基板として3インチSi基板1を用いる。成長に先立ち、フッ酸系のエッチャントでSi基板1の表面酸化膜を除去した後にMOCVD装置にSi基板1をセットする。   In the second embodiment of the present invention, as in the first embodiment, a 3-inch Si substrate 1 is used as the substrate. Prior to the growth, the surface oxide film of the Si substrate 1 is removed with a hydrofluoric acid-based etchant, and then the Si substrate 1 is set in the MOCVD apparatus.

基板温度を1100℃にセットし、チャンバー圧力13.3kPaにて基板表面のクリーニングを行なう。   The substrate temperature is set to 1100 ° C., and the substrate surface is cleaned at a chamber pressure of 13.3 kPa.

基板温度・チャンバー圧力を一定とし、アンモニアNH(12.5slm)を流すことでSi基板表面の窒化を行ない、引き続いて、
AlN層12(TMA流量=125μmol/min、NH流量=12.5slm)
を150nm成長させ、
Al0.3Ga0.713(TMA流量=70μmol/min、TMG流量=90μmol、NH流量=12.5slm)
を40nm成長させる。
Nitridation of the Si substrate surface is performed by flowing ammonia NH 3 (12.5 slm) while keeping the substrate temperature and chamber pressure constant.
AlN layer 12 (TMA flow rate = 125 μmol / min, NH 3 flow rate = 12.5 slm)
For 150 nm,
Al 0.3 Ga 0.7 13 (TMA flow rate = 70 μmol / min, TMG flow rate = 90 μmol, NH 3 flow rate = 12.5 slm)
For 40 nm.

その後、
第1の層としてのAl0.3→1GaN(TMA流量=50→125μmol/min、TMG流量=100→0μmol、NH流量=12.5slm)/第2の層としてのAl1→0.3GaN(TMA流量=125→50μmol/min、TMG流量=0→100μmol、NH流量=12.5slm)多層構造部14(5/5nm、50周期)、
Al0.3→0GaN(TMA流量=50→0μmol/min、TMG流量=100→50μmol、NH流量=12.5slm)組成傾斜層15(50nm)、
GaN(TMG流量=50μmol、NH流量=12.5slm)電子走行層16(1.5μm)、
電子供給層としてのAl0.25Ga0.75N障壁層17(20nm)
を順次成長させる。
after that,
Al 0.3 → 1 GaN as the first layer (TMA flow rate = 50 → 125 μmol / min, TMG flow rate = 100 → 0 μmol, NH 3 flow rate = 12.5 slm) / Al 1 → 2 as the second layer . 3 GaN (TMA flow rate = 125 → 50 μmol / min, TMG flow rate = 0 → 100 μmol, NH 3 flow rate = 12.5 slm) multilayer structure 14 (5/5 nm, 50 cycles),
Al 0.3 → 0 GaN (TMA flow rate = 50 → 0 μmol / min, TMG flow rate = 100 → 50 μmol, NH 3 flow rate = 12.5 slm) composition gradient layer 15 (50 nm),
GaN (TMG flow rate = 50 μmol, NH 3 flow rate = 12.5 slm) electron transit layer 16 (1.5 μm),
Al 0.25 Ga 0.75 N barrier layer 17 (20 nm) as an electron supply layer
Grow sequentially.

この第2実施形態では、バッファ層は、Si基板1側から厚さ方向にAl組成比がx=0.3からa=1(>x)に連続的に変化する組成式Alx→aGa1−x→1−aNの第1の層と、Si基板1側から厚さ方向にAl組成比がaからxに連続的に変化する組成式Ala→xGa1−a→1−xNの第2の層の2層が、第1の層,第2の層の順に繰り返し積層された多層構造部14を有する。上記AlN層12とAl0.3Ga0.7N層13および多層構造部14でバッファ層を構成している。 In the second embodiment, the buffer layer has a composition formula Al x → a Ga in which the Al composition ratio continuously changes from x = 0.3 to a = 1 (> x) in the thickness direction from the Si substrate 1 side. 1-x → 1-a N first layer and composition formula Al a → x Ga 1−a → 1- in which the Al composition ratio continuously changes from a to x in the thickness direction from the Si substrate 1 side. Two layers of the xN second layer have the multilayer structure portion 14 that is repeatedly stacked in the order of the first layer and the second layer. The AlN layer 12, the Al 0.3 Ga 0.7 N layer 13 and the multilayer structure portion 14 constitute a buffer layer.

AlGaN層13のAl組成は、特に限定されるものではない。また、AlGaN障壁層17のAl組成と厚さも、特に限定されるものでなく、必要なシートキャリア濃度に応じて変えることができる。   The Al composition of the AlGaN layer 13 is not particularly limited. Further, the Al composition and thickness of the AlGaN barrier layer 17 are not particularly limited, and can be changed according to the required sheet carrier concentration.

このバッファ層上に成長するGaN電子走行層16の厚さを最適化することで、室温におけるウェハの反りをほぼゼロにすることが可能となる。例えば、1μm厚のGaNに対して、ウェハの反りが概ね下に凸40μmであることから、バッファ層成長後のウェハの反りが上に凸で60μmであれば1.5μmのGaN電子走行層16を成長すると、ウェハの反りが打ち消されてほぼゼロとなる。   By optimizing the thickness of the GaN electron transit layer 16 grown on this buffer layer, the warpage of the wafer at room temperature can be made substantially zero. For example, since the wafer warpage is approximately 40 μm downward with respect to GaN having a thickness of 1 μm, if the wafer warp after the growth of the buffer layer is convex upward and 60 μm, the GaN electron transit layer 16 of 1.5 μm is formed. When the wafer is grown, the warpage of the wafer is canceled and becomes almost zero.

バッファ層の多層構造部の周期数50に対して、約1.5μmのGaN電子走行層16を成長することで、室温におけるウェハの反りが±5μm以内に抑えることが可能となった。また、(004)面X線半値幅も、450arcsec程度と従来構造よりも改善されていた。   By growing the GaN electron transit layer 16 of about 1.5 μm with respect to the period number 50 of the multilayer structure portion of the buffer layer, it becomes possible to suppress the warpage of the wafer at room temperature within ± 5 μm. Also, the (004) plane X-ray half width was about 450 arcsec, which was improved from the conventional structure.

周期数100に対しては、概ね3μm程度のGaN電子走行層16の成長が可能であり、その(004)面X線半値幅も300arcsec程度となっていた。   For a cycle number of 100, the GaN electron transit layer 16 of about 3 μm can be grown, and its (004) plane X-ray half width was about 300 arcsec.

第1実施形態では、40nm×50=2μmの厚さで1.5μmのGaN電子走行層を成長させたが、この第2実施形態では、10nm×50=0.5μmの厚さで同様の効果を実現できた。   In the first embodiment, a GaN electron transit layer having a thickness of 40 nm × 50 = 2 μm and a thickness of 1.5 μm is grown. In the second embodiment, the same effect is obtained with a thickness of 10 nm × 50 = 0.5 μm. Was realized.

このように、上記第2実施形態のエピタキシャルウェハによれば、従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたGaN電子走行層も厚膜化することができる。   Thus, according to the epitaxial wafer of the second embodiment, the warpage of the wafer can be made extremely small while reducing crystal defects, compared with the case where the buffer layer having the conventional structure is used, and the GaN formed on the buffer layer. The electron transit layer can also be thickened.

上記第2実施形態において、AlN層の成長後、Al組成100%からバッファ層の多層構造部の平均組成(x+a)/2まで連続的に組成変化したAlGaN層を成長させることによって、AlGaN層とバッファ層の多層構造部との間での欠陥の発生をさらに抑えることができる。   In the second embodiment, after the growth of the AlN layer, by growing an AlGaN layer having a composition changed continuously from an Al composition of 100% to an average composition (x + a) / 2 of the multilayer structure of the buffer layer, It is possible to further suppress the occurrence of defects between the multilayer structure portion of the buffer layer.

具体的には、
(x+a)/2=(0.3+1)/2=0.65
であり、Si基板11直上のAlN層12の上にAlN→Al0.65Ga0.35N組成傾斜層を付加することによって、AlN層と多層構造部との間での欠陥の発生をさらに抑えることができ、(004)面X線半値幅が50から100arcsec程度さらに低減できる。
In particular,
(x + a) / 2 = (0.3 + 1) /2=0.65
By adding an AlN → Al 0.65 Ga 0.35 N composition gradient layer on the AlN layer 12 immediately above the Si substrate 11, the occurrence of defects between the AlN layer and the multilayer structure is further reduced. The (004) plane X-ray half width can be further reduced by about 50 to 100 arcsec.

また、バッファ層と電子走行層16との間に形成された組成傾斜層15は、バッファ層の最上層のAl組成比からAl組成比ゼロになるまでバッファ層側から厚さ方向にAl組成比が連続的に変化することによって、組成傾斜層15上に形成されるGaNからなる電子走行層16の結晶性をさらに改善できる。   In addition, the composition gradient layer 15 formed between the buffer layer and the electron transit layer 16 has an Al composition ratio in the thickness direction from the buffer layer side until the Al composition ratio becomes zero from the Al composition ratio of the uppermost layer of the buffer layer. By continuously changing, the crystallinity of the electron transit layer 16 made of GaN formed on the composition gradient layer 15 can be further improved.

以上のとおり、この発明によれば、従来構造のバッファ層を用いた場合よりも(004)面X線半値幅が小さく、さらにウェハの反りが極めて小さく、より厚いGaN層が成長可能であり、かつ基板の研磨によってもウェハの反りが増大しないエピタキシャルウェハを実現することができる。   As described above, according to the present invention, the (004) plane X-ray half width is smaller than that in the case of using a buffer layer having a conventional structure, the warpage of the wafer is extremely small, and a thicker GaN layer can be grown. In addition, an epitaxial wafer can be realized in which the warpage of the wafer does not increase even when the substrate is polished.

また、この発明のエピタキシャルウェハは、窒化物系III−V族化合物半導体からなるヘテロ接合電界効果型トランジスタに適している。   The epitaxial wafer of the present invention is suitable for a heterojunction field effect transistor made of a nitride III-V compound semiconductor.

この発明の具体的な実施の形態について説明したが、この発明は上記第1,第2実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。   Although specific embodiments of the present invention have been described, the present invention is not limited to the first and second embodiments described above, and various modifications can be made within the scope of the present invention.

1,11…Si基板
2,12…AlN層
3…Al0.2Ga0.8N層
4…AlN/Al1→0.2GaN/Al0.2GaN/Al0.2→1GaN多層構造部
5…Al0.2→0GaN傾斜層
6,16…GaN電子走行層
7…Al0.2Ga0.8N障壁層
13…Al0.3Ga0.7N層
14…Al1→0.3GaN/Al0.3→1GaN多層構造部
15…Al0.3→0GaN傾斜層
17…Al0.25Ga0.75N障壁層
DESCRIPTION OF SYMBOLS 1,11 ... Si substrate 2,12 ... AlN layer 3 ... Al 0.2 Ga 0.8 N layer 4 ... AlN / Al 1 → 0.2 GaN / Al 0.2 GaN / Al 0.2 → 1 GaN multilayer Structure 5 ... Al 0.2 → 0 GaN inclined layer 6,16 ... GaN electron transit layer 7 ... Al 0.2 Ga 0.8 N barrier layer 13 ... Al 0.3 Ga 0.7 N layer 14 ... Al 1 → 0.3 GaN / Al 0.3 → 1 GaN multilayer structure 15... Al 0.3 → 0 GaN inclined layer 17... Al 0.25 Ga 0.75 N barrier layer

Claims (5)

Si基板と、
上記Si基板上に形成されたバッファ層と、
上記バッファ層上に形成されたAlGaNからなる組成傾斜層と、
上記組成傾斜層上に形成されたGaNからなる電子走行層と、
上記電子走行層上に形成された電子供給層と
を備え、
上記バッファ層は、上記Si基板側から厚さ方向にAl組成比がxからa(>x)に連続的に変化する組成式Alx→aGa1−x→1−aNの第1の層と、上記Si基板側から厚さ方向にAl組成比がaからxに連続的に変化する組成式Ala→xGa1−a→1−xNの第2の層の少なくとも2層が、上記第1の層,上記第2の層の順に繰り返し積層された多層構造部を有し、
上記組成傾斜層は、上記バッファ層の最上層から上記電子走行層側に向かって厚さ方向にAl組成比が連続的に減少しており、
上記電子走行層の厚さが、室温におけるウェハの反りが略ゼロになるように設定されていることを特徴とするエピタキシャルウェハ。
A Si substrate;
A buffer layer formed on the Si substrate;
A composition gradient layer made of AlGaN formed on the buffer layer;
An electron transit layer made of GaN formed on the composition gradient layer;
An electron supply layer formed on the electron transit layer,
The buffer layer has a first composition formula Al x → a Ga 1−x → 1-a N in which the Al composition ratio continuously changes from x to a (> x) in the thickness direction from the Si substrate side. And at least two layers of a composition formula Al a → x Ga 1-a → 1-x N in which the Al composition ratio continuously changes from a to x in the thickness direction from the Si substrate side. , Having a multilayer structure part that is repeatedly laminated in the order of the first layer and the second layer,
In the composition gradient layer, the Al composition ratio continuously decreases in the thickness direction from the uppermost layer of the buffer layer toward the electron transit layer side ,
An epitaxial wafer characterized in that the thickness of the electron transit layer is set so that the warpage of the wafer at room temperature is substantially zero .
請求項1に記載のエピタキシャルウェハにおいて、
上記バッファ層の上記多層構造部は、
上記第1の層と上記第2の層の2層が、上記第1の層と上記第2の層の順に交互に繰り返し積層されていることを特徴とするエピタキシャルウェハ。
The epitaxial wafer according to claim 1,
The multilayer structure of the buffer layer is
An epitaxial wafer, wherein two layers of the first layer and the second layer are alternately and repeatedly laminated in the order of the first layer and the second layer.
請求項1に記載のエピタキシャルウェハにおいて、
上記バッファ層の上記多層構造部は、
組成式AlGa1−aN(0≦a≦1)の第3の層と、組成式AlGa1−xN(0≦x≦1)の第4の層とを含み、
上記第1の層と上記第3の層と上記第2の層と上記第4の層の4層が、上記第1の層,上記第3の層,上記第2の層,上記第4の層の順に繰り返し積層されていることを特徴とするエピタキシャルウェハ。
The epitaxial wafer according to claim 1,
The multilayer structure of the buffer layer is
A third layer of composition formula Al a Ga 1-a N (0 ≦ a ≦ 1) and a fourth layer of composition formula Al x Ga 1-x N (0 ≦ x ≦ 1);
The four layers of the first layer, the third layer, the second layer, and the fourth layer are the first layer, the third layer, the second layer, and the fourth layer. An epitaxial wafer characterized by being laminated repeatedly in the order of layers.
請求項1から3までのいずれか1つに記載のエピタキシャルウェハにおいて、
上記バッファ層は、
上記Si基板上に形成されたAlN層と、
上記AlN層上に形成され、Al組成比が1から(x+a)/2に連続的に変化するAlGaN層と、
上記AlGaN層上に形成された上記多層構造部で構成されていることを特徴とするエピタキシャルウェハ。
In the epitaxial wafer as described in any one of Claim 1 to 3,
The buffer layer
An AlN layer formed on the Si substrate;
An AlGaN layer formed on the AlN layer and having an Al composition ratio continuously changing from 1 to (x + a) / 2;
An epitaxial wafer comprising the multi-layer structure formed on the AlGaN layer.
請求項1から4までのいずれか1つに記載のエピタキシャルウェハにおいて、
上記組成傾斜層は、上記バッファ層の最上層のAl組成比からAl組成比ゼロになるまで、かつ、上記バッファ層側から厚さ方向にAl組成比が連続的に変化することを特徴とするエピタキシャルウェハ。
In the epitaxial wafer according to any one of claims 1 to 4,
The composition gradient layer is characterized in that the Al composition ratio continuously changes in the thickness direction from the buffer layer side until the Al composition ratio becomes zero from the Al composition ratio of the uppermost layer of the buffer layer. Epitaxial wafer.
JP2009168808A 2009-07-17 2009-07-17 Epitaxial wafer Active JP5473445B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009168808A JP5473445B2 (en) 2009-07-17 2009-07-17 Epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009168808A JP5473445B2 (en) 2009-07-17 2009-07-17 Epitaxial wafer

Publications (2)

Publication Number Publication Date
JP2011023642A JP2011023642A (en) 2011-02-03
JP5473445B2 true JP5473445B2 (en) 2014-04-16

Family

ID=43633435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009168808A Active JP5473445B2 (en) 2009-07-17 2009-07-17 Epitaxial wafer

Country Status (1)

Country Link
JP (1) JP5473445B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP5911727B2 (en) * 2011-05-16 2016-04-27 株式会社東芝 Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer
JP5804768B2 (en) * 2011-05-17 2015-11-04 古河電気工業株式会社 Semiconductor device and manufacturing method thereof
JP5495069B2 (en) * 2011-05-17 2014-05-21 古河電気工業株式会社 Semiconductor device and manufacturing method thereof
JP5127978B1 (en) 2011-09-08 2013-01-23 株式会社東芝 Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer
JP5117609B1 (en) * 2011-10-11 2013-01-16 株式会社東芝 Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal
JP5785103B2 (en) * 2012-01-16 2015-09-24 シャープ株式会社 Epitaxial wafers for heterojunction field effect transistors.
WO2013137476A1 (en) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 Semiconductor multi-layer substrate, semiconductor element, and production method therefor
JP2013206976A (en) 2012-03-27 2013-10-07 Fujitsu Ltd Compound semiconductor device and manufacturing method of the same
JP6064051B2 (en) * 2013-11-06 2017-01-18 シャープ株式会社 Nitride semiconductor
WO2022038826A1 (en) * 2020-08-18 2022-02-24 信越半導体株式会社 Method for manufacturing nitride semiconductor wafer, and nitride semiconductor wafer
US20220375876A1 (en) * 2021-04-12 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116977B2 (en) * 2006-02-17 2013-01-09 古河電気工業株式会社 Semiconductor element
JP5572976B2 (en) * 2009-03-26 2014-08-20 サンケン電気株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2011023642A (en) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5473445B2 (en) Epitaxial wafer
JP5944294B2 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
JP5785103B2 (en) Epitaxial wafers for heterojunction field effect transistors.
TWI497757B (en) A boron-containing buffer layer for growing gallium nitride on silicon
JP5095064B2 (en) Semiconductor film having nitride layer deposited on silicon substrate and method for manufacturing the same
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
JP2007067077A (en) Nitride semiconductor device and method of manufacturing same
JP5631034B2 (en) Nitride semiconductor epitaxial substrate
JP5133927B2 (en) Compound semiconductor substrate
JP2013187428A (en) Method of manufacturing nitride semiconductor layer
JP5892014B2 (en) Nitride semiconductor device and method for identifying manufacturing conditions thereof
JP5179635B1 (en) Method for manufacturing substrate having buffer layer structure for growing nitride semiconductor layer
JP2011187654A (en) Hemt composed of group-iii nitride semiconductor, and method of manufacturing the same
JP6126906B2 (en) Nitride semiconductor epitaxial wafer
JP5159858B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP6404655B2 (en) AlN template substrate and manufacturing method thereof
JP5139567B1 (en) Substrate having a buffer layer structure for growing a nitride semiconductor layer
JP6226627B2 (en) Group III nitride semiconductor epitaxial substrate and manufacturing method thereof
JP7260089B2 (en) nitride semiconductor
JP4482490B2 (en) Group III nitride semiconductor substrate and group III nitride semiconductor substrate manufacturing method
JP2013093515A (en) Substrate having buffer layer structure for growing nitride semiconductor layer and manufacturing method therefor
JP2012174705A (en) Epitaxial wafer for nitride semiconductor device and manufacturing method of the same
JP2015103665A (en) Nitride semiconductor epitaxial wafer and nitride semiconductor
WO2016152106A1 (en) Semiconductor wafer, semiconductor device, and semiconductor wafer manufacturing method
JP6480244B2 (en) Vapor growth method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140204

R150 Certificate of patent or registration of utility model

Ref document number: 5473445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350