JP5468184B2 - ソリッドステートドライブのための消去カウントを軽減した高機能データ符号化 - Google Patents
ソリッドステートドライブのための消去カウントを軽減した高機能データ符号化 Download PDFInfo
- Publication number
- JP5468184B2 JP5468184B2 JP2013536575A JP2013536575A JP5468184B2 JP 5468184 B2 JP5468184 B2 JP 5468184B2 JP 2013536575 A JP2013536575 A JP 2013536575A JP 2013536575 A JP2013536575 A JP 2013536575A JP 5468184 B2 JP5468184 B2 JP 5468184B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- codeword
- message
- state
- applicable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1157—Low-density generator matrices [LDGM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
- G11B11/08—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by electric charge or by variation of electric resistance or capacitance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
- H03M7/005—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
Claims (23)
- ソリッドステートドライブのブロックを選択することであって、前記ブロックは第1の状態で構成されることと、
前記ブロックに対応するマッピング規則を受信することと、
制約を受信することと、
メッセージを受信することと、
前記マッピング規則に従って前記メッセージにマッピングする1つまたは複数のコードワードを識別することと、
前記第1の状態で構成された前記ブロックに適用される際に前記制約に従って前記コードワード内の適用可能なコードワードを識別することと、
前記ソリッドステートドライブ内の前記ブロックに前記適用可能なコードワードの書き込み操作を実行し、それにより前記ブロックを前記第1の状態から第2の状態に変化させることとを備える、メッセージを符号化するための方法。 - 前記マッピング規則に従って前記メッセージにマッピングする1つまたは複数のコードワードを識別することは、シンドロームコーディングベースのマッピング規則に従って前記メッセージにマッピングする前記コードワードを識別することを備える請求項1に記載の方法。
- 前記マッピング規則に従って前記メッセージにマッピングする1つまたは複数のコードワードを識別することは、誤り訂正ベースのマッピング規則に従って前記メッセージにマッピングする前記コードワードを識別することを備える請求項1に記載の方法。
- 前記制約はフリップダウンの制約を備え、前記第1の状態で構成された前記ブロックに適用される際に前記制約に従って前記コードワード内の適用可能なコードワードを識別することは、前記フリップダウンの制約を満たすと同時に前記第1の状態の前記ブロックに書き込みされうる前記適用可能なコードワードを識別することを備える請求項1に記載の方法。
- 前記フリップダウンの制約は、前記書き込み操作が前記ブロック内のセルの電力レベルを維持または低下させることを指定し、複数のビット値は各々前記電圧レベルの1つに対応する請求項4に記載の方法。
- セルのより高い電圧レベルはより高いビット値を表し、前記セルのより低い電圧レベルはより低いビット値を表す請求項4に記載の方法。
- 前記コードワードは、前記ブロック内のセルの電圧レベルの比率を表す実数を備え、複数のビット値は各々前記電圧レベルの前記比率の1つに対応する請求項1に記載の方法。
- 前記制約は低電圧レベルコストの制約を備え、前記低電圧レベルコストの制約は、前記書き込み操作が前記ブロック内の合計電圧レベル低下を最小化することを指定し、複数のビット値は各々前記電圧レベルの1つに対応する請求項1に記載の方法。
- 前記ブロックに対応する第2のマッピング規則を受信することと、
第2のメッセージを受信することと、
前記第2のマッピング規則に従って、前記第2のメッセージにマッピングする1つまたは複数の第2のコードワードを識別することと、
前記第2の状態で構成された前記ブロックに適用される際に前記制約に従って前記第2のコードワード内の第2の適用可能なコードワードを識別することと、
前記ソリッドステートドライブ内の前記ブロックに前記第2の適用可能なコードワードの前記書き込み操作を実行し、それにより前記ブロックを前記第2の状態から第3の状態に変化させることとをさらに備える請求項1に記載の方法。 - 第2のメッセージを受信することと、
前記マッピング規則に従って前記第2のメッセージにマッピングする1つまたは複数の第2のコードワードを識別することと、
前記第2の状態で構成された前記ブロックに適用される際に前記制約に従って前記第2コードワード内の第2の適用可能なコードワードを識別することと、
前記ソリッドステートドライブ内の前記ブロックに前記第2の適用可能なコードワードの前記書き込み操作を実行し、それにより前記ブロックを前記第2の状態から第3の状態に変化させることとをさらに備える請求項1に記載の方法。 - 前記ソリッドステートドライブ内の前記ブロックから前記適用可能なコードワードを読み取ることと、
前記ブロックに対応する前記マッピング規則を取り出すことと、
前記マッピング規則に従って前記コードワードにマッピングするメッセージを識別することとをさらに備える請求項1に記載の方法。 - 前記マッピング規則に従って前記コードワードにマッピングするメッセージを識別することは、シンドロームコーディングベースのマッピング規則に従って前記メッセージを識別することを備える請求項11に記載の方法。
- 前記シンドロームコーディングベースのマッピング規則は行列を備える請求項12に記載の方法。
- 前記ソリッドステートドライブ内の前記ブロックに前記適用可能なコードワードの書き込み操作を実行することは、
前記適用可能なコードワードが第2のビット値よりも多数の第1のビット値を含むかどうかを決定することと、
前記適用可能なコードワードが第2のビット値よりも多数の第1のビット値を含むと決定することに応答して、反転された適用可能なコードワードを生成するために前記適用可能なコードワードのビット値を反転させることと、
前記反転された適用可能なコードワードを生成するために前記適用可能なコードワードの前記ビット値を反転させると、前記ソリッドステートドライブ内の前記ブロックに前記反転された適用可能なコードワードの前記書き込み操作を実行することと、
前記適用可能なコードワードが第2のビット値よりも多数の第1のビット値を含まないと決定することに応答して、前記ソリッドステートドライブ内の前記ブロックに前記適用可能なコードワードの前記書き込み操作を実行することとを備える請求項1に記載の方法。 - コンピュータによって実行されるときに前記コンピュータに、
ソリッドステートドライブ内のブロックから適用可能なコードワードを読み取ることと、
前記ブロックの状態を取り出すことと、
複数のマッピング規則から前記ブロックの前記状態に対応するマッピング規則を取り出すことと、
前記マッピング規則に従って前記コードワードにマッピングするメッセージを識別することと、
前記ソリッドステートドライブ内の前記ブロックを選択することであって、前記ブロックは第1の状態で構成されることと、
前記ブロックに対応するマッピング規則を受信することと、
制約を受信することと、
前記メッセージを受信することと、
前記マッピング規則に従って前記メッセージにマッピングする1つまたは複数のコードワードを識別することと、
前記第1の状態で構成された前記ブロックに適用される際に前記制約に従って前記コードワード内の適用可能なコードワードを識別することと、
前記ソリッドステートドライブ内の前記ブロックに前記適用可能なコードワードの書き込み操作を実行し、それにより前記ブロックを前記第1の状態から第2の状態に変化させることとを行うことを行うことによって前記メッセージを符号化させる、コンピュータ実行可能命令をそれ自体に格納したコンピュータ可読ストレージ媒体。 - 前記マッピング規則に従って前記コードワードにマッピングするメッセージを識別することは、シンドロームコーディングベースのマッピング規則に従って前記コードワードにマッピングする前記メッセージを識別することを備える請求項15に記載のコンピュータ可読ストレージ媒体。
- 前記マッピング規則に従って前記コードワードにマッピングするメッセージを識別することは、誤り訂正ベースのマッピング規則に従って前記コードワードにマッピングする前記メッセージを識別することを備える請求項15に記載のコンピュータ可読ストレージ媒体。
- プロセッサと、
前記プロセッサに結合されたメモリと、
ソリッドステートドライブと、
前記メモリから前記プロセッサ内で実行される符号化ユニットであって、前記プロセッサによって実行されるとき、前記コンピュータシステムに、
前記ソリッドステートドライブのブロックを選択することであって、前記ブロックは第1の状態で構成されることと、
前記ブロックに対応する第1のマッピング規則を受信することと、
制約を受信することと、
第1のメッセージを受信することと、
前記第1のマッピング規則に従って前記第1のメッセージにマッピングする1つまたは複数の第1のコードワードを識別することと、
前記第1の状態で構成された前記ブロックに適用される際に前記制約に従って、前記第1のコードワード内の第1の適用可能なコードワードを識別することと、
前記ソリッドステートドライブ内の前記ブロックに前記第1の適用可能なコードワードの書き込み操作を実行し、それにより前記ブロックを前記第1の状態から第2の状態に変化させることと、
前記ブロックに対応する第2のマッピング規則を受信することと、
第2のメッセージを受信することと、
前記第2のマッピング規則に従って前記第2のメッセージにマッピングする1つまたは複数の第2のコードワードを識別することと、
前記第2の状態で構成された前記ブロックに適用される際に前記制約に従って、前記第2のコードワード内の第2の適用可能なコードワードを識別することと、
前記ソリッドステートドライブ内の前記ブロックに前記第2の適用可能なコードワードの前記書き込み操作を実行し、それにより前記ブロックを前記第2の状態から第3の状態に変化させることとを行うことによって前記メッセージを符号化させる、符号化ユニットとを備えるコンピュータシステム。 - 前記第1の状態は、前記ブロックに消去操作を実行した後の消去済みの状態を含む請求項18に記載のコンピュータシステム。
- 前記符号化ユニットは、前記メモリから前記プロセッサ内で実行され、前記プロセッサによって実行されるとき、さらに前記コンピュータシステムに、
第3のメッセージを受信することと、
第3のマッピング規則を受信することと、
前記第3のマッピング規則に従って前記第3のメッセージにマッピングする1つまたは複数の第3のコードワードを識別することと、
前記制約に従って前記第3のコードワードが第3の適用可能なコードワードを含むかどうかを決定することと、
前記制約に従って前記第3のコードワードが前記第3の適用可能なコードワードを含むと決定することに応答して、前記ソリッドステートドライブ内の前記ブロックに前記第3の適用可能なコードワードの前記書き込み操作を実行し、それにより前記ブロックを前記第3の状態から第4の状態に変化させることとを行うことによって前記メッセージを符号化させる請求項18に記載のコンピュータシステム。 - 前記制約に従って前記第3のコードワードが前記第3の適用可能なコードワードを含まないと決定することに応答して、誤り回復プロセスを実行する請求項20に記載のコンピュータシステム。
- 誤り回復プロセスを実行することは、前記ソリッドステートドライブ内の別のブロックを選択することを備える請求項21に記載のコンピュータシステム。
- 誤り回復プロセスを実行することは、前記ソリッドステートドライブ内の前記ブロックに消去操作を実行し、それにより前記ブロックを前記第3の状態から前記第1の状態に変化させることを備える請求項21に記載のコンピュータシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2010/054634 WO2012057777A1 (en) | 2010-10-29 | 2010-10-29 | Advanced data encoding with reduced erasure count for solid state drives |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013541111A JP2013541111A (ja) | 2013-11-07 |
JP5468184B2 true JP5468184B2 (ja) | 2014-04-09 |
Family
ID=45994244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013536575A Expired - Fee Related JP5468184B2 (ja) | 2010-10-29 | 2010-10-29 | ソリッドステートドライブのための消去カウントを軽減した高機能データ符号化 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8423867B2 (ja) |
EP (1) | EP2633414A4 (ja) |
JP (1) | JP5468184B2 (ja) |
KR (1) | KR101326011B1 (ja) |
CN (1) | CN103221928B (ja) |
WO (1) | WO2012057777A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101741346B1 (ko) | 2013-01-11 | 2017-06-15 | 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 | 플래시 메모리들에 대한 페이지 할당 |
KR101742462B1 (ko) | 2013-02-27 | 2017-06-01 | 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 | 메모리 디바이스들을 위한 선형 프로그래밍 기반 디코딩 |
US9859925B2 (en) | 2013-12-13 | 2018-01-02 | Empire Technology Development Llc | Low-complexity flash memory data-encoding techniques using simplified belief propagation |
US9734129B2 (en) | 2014-04-22 | 2017-08-15 | Sandisk Technologies Llc | Low complexity partial parallel architectures for Fourier transform and inverse Fourier transform over subfields of a finite field |
US9432055B2 (en) | 2014-06-26 | 2016-08-30 | Sandisk Technologies Llc | Encoder for quasi-cyclic low-density parity-check codes over subfields using fourier transform |
US9444493B2 (en) * | 2014-06-26 | 2016-09-13 | Sandisk Technologies Llc | Encoder with transform architecture for LDPC codes over subfields using message mapping |
KR102415645B1 (ko) | 2017-03-29 | 2022-07-04 | 삼성전자주식회사 | 멀티미디어 서비스 콘텐트 제공 장치 및 방법 |
JP2020071888A (ja) * | 2018-10-29 | 2020-05-07 | キオクシア株式会社 | 記憶装置及び記憶方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3604466B2 (ja) * | 1995-09-13 | 2004-12-22 | 株式会社ルネサステクノロジ | フラッシュディスクカード |
GB2291991A (en) | 1995-09-27 | 1996-02-07 | Memory Corp Plc | Disk drive emulation with a block-erasable memory |
US5673224A (en) | 1996-02-23 | 1997-09-30 | Micron Quantum Devices, Inc. | Segmented non-volatile memory array with multiple sources with improved word line control circuitry |
US6492918B1 (en) * | 1999-09-30 | 2002-12-10 | Stmicroelectronics, Inc. | Code word having data bits and code bits and method for encoding data |
WO2001080249A1 (fr) * | 2000-04-19 | 2001-10-25 | Fujitsu Limited | Procede de commande d'ecriture/de lecture de donnees, et dispositif de stockage |
JP3893902B2 (ja) * | 2001-05-28 | 2007-03-14 | セイコーエプソン株式会社 | 画像形成装置および該装置における情報更新方法 |
US6973613B2 (en) * | 2002-06-28 | 2005-12-06 | Sun Microsystems, Inc. | Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure |
US7065607B2 (en) * | 2002-06-28 | 2006-06-20 | Microsoft Corporation | System and method for implementing a counter |
US8412879B2 (en) | 2002-10-28 | 2013-04-02 | Sandisk Technologies Inc. | Hybrid implementation for error correction codes within a non-volatile memory system |
US6933864B1 (en) * | 2002-11-07 | 2005-08-23 | Maxtor Corporation | Encoding method using code constraint violation pointers |
JP4372134B2 (ja) * | 2006-09-29 | 2009-11-25 | 株式会社日立製作所 | データ比較機能を有するストレージシステム |
TWI332611B (en) | 2007-05-24 | 2010-11-01 | Realtek Semiconductor Corp | Method for writing data in flash memory and error correction coding/decoding method thereof |
JP4785819B2 (ja) * | 2007-11-07 | 2011-10-05 | 株式会社コナミデジタルエンタテインメント | 記憶装置、記憶方法、ならびに、プログラム |
JP2009135854A (ja) * | 2007-12-03 | 2009-06-18 | Fujitsu Ltd | メモリアクセス制御装置、制御方法及びプログラム |
US7907070B2 (en) * | 2008-09-12 | 2011-03-15 | Sharp Laboratories Of America, Inc. | Systems and methods for providing unequal error protection using embedded coding |
US8732388B2 (en) * | 2008-09-16 | 2014-05-20 | Micron Technology, Inc. | Embedded mapping information for memory devices |
CN101676882B (zh) * | 2008-09-16 | 2013-01-16 | 美光科技公司 | 存储器装置的内嵌映射信息 |
US7864085B2 (en) | 2009-02-05 | 2011-01-04 | Lsi Corporation | Data compression method and apparatus |
US8161355B2 (en) * | 2009-02-11 | 2012-04-17 | Mosys, Inc. | Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process |
-
2010
- 2010-10-29 US US13/059,808 patent/US8423867B2/en not_active Expired - Fee Related
- 2010-10-29 KR KR1020137013756A patent/KR101326011B1/ko not_active IP Right Cessation
- 2010-10-29 WO PCT/US2010/054634 patent/WO2012057777A1/en active Application Filing
- 2010-10-29 JP JP2013536575A patent/JP5468184B2/ja not_active Expired - Fee Related
- 2010-10-29 EP EP10859090.2A patent/EP2633414A4/en not_active Withdrawn
- 2010-10-29 CN CN201080069822.5A patent/CN103221928B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20130077895A (ko) | 2013-07-09 |
US20120110418A1 (en) | 2012-05-03 |
CN103221928B (zh) | 2016-01-20 |
WO2012057777A1 (en) | 2012-05-03 |
EP2633414A4 (en) | 2014-03-26 |
US8423867B2 (en) | 2013-04-16 |
EP2633414A1 (en) | 2013-09-04 |
JP2013541111A (ja) | 2013-11-07 |
KR101326011B1 (ko) | 2013-11-07 |
CN103221928A (zh) | 2013-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5468184B2 (ja) | ソリッドステートドライブのための消去カウントを軽減した高機能データ符号化 | |
JP5944941B2 (ja) | クロス・ページ・セクタ、マルチ・ページ符号化およびパー・ページ符号化を使用して多重レベル・セル・フラッシュ・メモリ・デバイスにデータを記憶するための方法および装置 | |
US9385754B2 (en) | Controller, information processing system, method of controlling controller, and program | |
JP5723967B2 (ja) | ソリッド・ステート・ストレージ・デバイスのsレベル・ストレージに入力データを記録するための方法、エンコーダ装置、およびソリッド・ステート・ストレージ・デバイス | |
US20150309869A1 (en) | Error-correction encoding and decoding | |
KR101508890B1 (ko) | 메모리 내구성을 위한 동작 방법 및 장치 | |
JP4818381B2 (ja) | 半導体メモリ装置 | |
Jiang et al. | Rewriting codes for joint information storage in flash memories | |
US8667360B2 (en) | Apparatus, system, and method for generating and decoding a longer linear block codeword using a shorter block length | |
US20110258370A1 (en) | Multiple programming of flash memory without erase | |
JP2012181761A (ja) | 半導体メモリ装置および復号方法 | |
KR20160144960A (ko) | 폴라 코드들을 이용한 비대칭 에러 정정 및 플래시 메모리 재기록 | |
JP2013524609A5 (ja) | ||
JP2012244305A (ja) | メモリコントローラ、半導体メモリ装置、および復号方法 | |
KR101926608B1 (ko) | 경 판정 디코딩 방법 및 이를 이용한 저밀도 패리티 체크 디코더 | |
US10324785B2 (en) | Decoder using low-density parity-check code and memory controller including the same | |
Mirhoseini et al. | Coding-based energy minimization for phase change memory | |
Kuijper et al. | Erasure codes with simplex locality | |
KR102426047B1 (ko) | 폴라 부호 복호화 장치 및 방법 | |
US8869009B2 (en) | Read commands specifying error performance | |
KR20140088423A (ko) | 리드-솔로몬 저밀도 패리티 검사 디코더를 포함하는 반도체 메모리 시스템 및 그것의 읽기 방법 | |
CN1731684A (zh) | 构造低密度奇偶校验矩阵的方法和装置 | |
KR20070107521A (ko) | 비이진 구조적 저밀도 패리티 검사 부호 생성 방법 | |
US9906241B2 (en) | Apparatus and method for turbo product codes | |
CN101796731B (zh) | 在存储系统中更新卷积编码数据 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130606 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5468184 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130917 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |