JP5467512B2 - 動作合成装置、動作合成方法、及び、動作合成プログラム - Google Patents
動作合成装置、動作合成方法、及び、動作合成プログラム Download PDFInfo
- Publication number
- JP5467512B2 JP5467512B2 JP2010033612A JP2010033612A JP5467512B2 JP 5467512 B2 JP5467512 B2 JP 5467512B2 JP 2010033612 A JP2010033612 A JP 2010033612A JP 2010033612 A JP2010033612 A JP 2010033612A JP 5467512 B2 JP5467512 B2 JP 5467512B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- behavioral synthesis
- scheduling
- state
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
レジスタの読み出し・書き込みポート数の制約を決定し当該制約を満たすように前記抽象度の低い回路記述を生成する際のスケジューリング・バインディング処理を行う時に、スケジューリング対象より前の状態のレジスタ共有を調整することにより前記レジスタの読み出し・書き込みポート数の制約を満たす動作合成装置としてコンピュータを機能させることを特徴とする動作合成プログラムが提供される。
レジスタの読み出し・書き込みポート数の制約を決定し当該制約を満たすように前記抽象度の低い回路記述を生成する際のスケジューリング・バインディング処理を行うことを特徴とする動作合成方法。
演算タイミングを調整することにより前記レジスタの読み出し・書き込みポート数の制約を満たすことを特徴とする動作合成方法。
前記動作レベルの回路記述を解析し、前記動作合成用の内部表現に変換する前処理ステップと、
前記内部表現に基づいてレジスタの読み出し・書き込みポート数を検出する検出ステップと、
現在スケジューリング対象としている状態である状態nにスケジューリング対象のノードである対象ノードが存在している場合に、前記制約を満たすのであれば当該対象ノードを当該状態nにスケジューリングし、前記制約を満たさないのであれば当該状態nの次の状態以降に当該対象ノードをスケジューリングするスケジューリングステップと、
前記スケジューリングステップによるスケジューリング結果に従って前記バインディング処理を実行するバインディングステップと、
前記バインディングステップの処理結果に基づいて抽象度の低い回路記述を生成する後処理ステップと、
を備えることを特徴とする動作合成方法。
スケジューリング対象より前の状態のレジスタ共有を調整することにより前記レジスタの読み出し・書き込みポート数の制約を満たすことを特徴とする動作合成方法。
前記動作レベルの回路記述を解析し、前記動作合成用の内部表現に変換する前処理ステップと、
前記内部表現に基づいてレジスタの読み出し・書き込みポート数を検出する検出ステップと、
現在スケジューリング対象としている状態である状態nにスケジューリング対象のノードである対象ノードが存在している場合であって、且つ、前記レジスタの読み出しポートについて前記制約を満たさないが当該状態n以前の状態におけるレジスタ共有を調整することにより前記レジスタの読み出しポートについて前記制約を満たす場合は、前記レジスタ共有を調整するスケジューリングステップと、
前記スケジューリングステップによるスケジューリング結果に従って前記バインディング処理を実行するバインディングステップと、
前記バインディングステップの処理結果に基づいて抽象度の低い回路記述を生成する後処理ステップと、
を備えることを特徴とする動作合成方法。
レジスタの読み出し・書き込みポート数の制約を決定し当該制約を満たすように前記抽象度の低い回路記述を生成する際のスケジューリング・バインディング処理を行う動作合成装置としてコンピュータを機能させることを特徴とする動作合成プログラム。
演算タイミングを調整することにより前記レジスタの読み出し・書き込みポート数の制約を満たすことを特徴とする動作合成プログラム。
前記動作レベルの回路記述を解析し、前記動作合成用の内部表現に変換する前処理手段と、
前記内部表現に基づいてレジスタの読み出し・書き込みポート数を検出する検出手段と、
現在スケジューリング対象としている状態である状態nにスケジューリング対象のノードである対象ノードが存在している場合に、前記制約を満たすのであれば当該対象ノードを当該状態nにスケジューリングし、前記制約を満たさないのであれば当該状態nの次の状態以降に当該対象ノードをスケジューリングするスケジューリング手段と、
前記スケジューリング手段によるスケジューリング結果に従って前記バインディング処理を実行するバインディング手段と、
前記バインディング手段の処理結果に基づいて抽象度の低い回路記述を生成する後処理手段と、
を備えることを特徴とする動作合成プログラム。
スケジューリング対象より前の状態のレジスタ共有を調整することにより前記レジスタの読み出し・書き込みポート数の制約を満たすことを特徴とする動作合成プログラム。
前記動作レベルの回路記述を解析し、前記動作合成用の内部表現に変換する前処理手段と、
前記内部表現に基づいてレジスタの読み出し・書き込みポート数を検出する検出手段と、
現在スケジューリング対象としている状態である状態nにスケジューリング対象のノードである対象ノードが存在している場合であって、且つ、前記レジスタの読み出しポートについて前記制約を満たさないが当該状態n以前の状態におけるレジスタ共有を調整することにより前記レジスタの読み出しポートについて前記制約を満たす場合は、前記レジスタ共有を調整するスケジューリング手段と、
前記スケジューリング手段によるスケジューリング結果に従って前記バインディング処理を実行するバインディング手段と、
前記バインディング手段の処理結果に基づいて抽象度の低い回路記述を生成する後処理手段と、
を備えることを特徴とする動作合成プログラム。
101 前処理部
102 検出部
103 スケジューリング部
104 バインディング部
105 後処理部
200 入力情報
300 出力情報
400 記憶装置
401 システム内部表現記憶部
500 情報処理装置
510 CPU
520 主記憶装置
530 補助記憶装置
540、560、570 I/Oインターフェース
541 入力装置
550 記憶媒体
561 出力装置
571 外部記憶装置
601〜604、701〜706、801〜806、901〜904、1001〜1008、1201〜1204 レジスタノード
Claims (7)
- 半導体集積回路装置の動作を記述した動作レベルの回路記述から、抽象度の低い回路記述を生成するための動作合成装置において、
レジスタの読み出し・書き込みポート数の制約を決定し当該制約を満たすように前記抽象度の低い回路記述を生成する際のスケジューリング・バインディング処理を行う時に、スケジューリング対象より前の状態のレジスタ共有を調整することにより前記レジスタの読み出し・書き込みポート数の制約を満たすことを特徴とする動作合成装置。 - 請求項1に記載の動作合成装置において、
前記動作レベルの回路記述を解析し、前記動作合成用の内部表現に変換する前処理手段と、
前記内部表現に基づいてレジスタの読み出し・書き込みポート数を検出する検出手段と、
現在スケジューリング対象としている状態である状態nにスケジューリング対象のノードである対象ノードが存在している場合であって、且つ、前記レジスタの読み出しポートについて前記制約を満たさないが当該状態n以前の状態におけるレジスタ共有を調整することにより前記レジスタの読み出しポートについて前記制約を満たす場合は、前記レジスタ共有を調整するスケジューリング手段と、
前記スケジューリング手段によるスケジューリング結果に従って前記バインディング処理を実行するバインディング手段と、
前記バインディング手段の処理結果に基づいて抽象度の低い回路記述を生成する後処理手段と、
を備えることを特徴とする動作合成装置。 - 請求項2に記載の動作合成装置において、
前記スケジューリング手段は、現在スケジューリング対象としている状態である状態nにスケジューリング対象のノードである対象ノードが存在している場合に、前記制約を満たすのであれば当該対象ノードを当該状態nにスケジューリングし、
更に前記スケジューリング手段は、現在スケジューリング対象としている状態である状態nにスケジューリング対象のノードである対象ノードが存在している場合に、前記レジスタの読み出しポートについて前記制約を満たさず、当該状態n以前の状態におけるレジスタ共有を調整することによっても前記レジスタの読み出しポートについて前記制約を満たさないのであれば当該状態nの次の状態以降に当該対象ノードをスケジューリングすることを特徴とする動作合成装置。 - 請求項1乃至3の何れか1項に記載の動作合成装置において、或る状態におけるレジスタ書き込みポート数を前記或る状態でのスケジューリング済みのデータ線の数から推定することを特徴とする動作合成装置。
- 請求項1乃至4の何れか1項に記載の動作合成装置において、レジスタがレジスタファイルで構成されていることを特徴とする動作合成装置。
- 半導体集積回路装置の動作を記述した動作レベルの回路記述から、抽象度の低い回路記述を生成するための装置である動作合成装置が行う動作合成方法において、
レジスタの読み出し・書き込みポート数の制約を決定し当該制約を満たすように前記抽象度の低い回路記述を生成する際のスケジューリング・バインディング処理を行う時に、スケジューリング対象より前の状態のレジスタ共有を調整することにより前記レジスタの読み出し・書き込みポート数の制約を満たすことを特徴とする動作合成方法。 - 半導体集積回路装置の動作を記述した動作レベルの回路記述から、抽象度の低い回路記述を生成するための動作合成装置に組み込まれる動作合成プログラムにおいて、
レジスタの読み出し・書き込みポート数の制約を決定し当該制約を満たすように前記抽象度の低い回路記述を生成する際のスケジューリング・バインディング処理を行う時に、スケジューリング対象より前の状態のレジスタ共有を調整することにより前記レジスタの読み出し・書き込みポート数の制約を満たす動作合成装置としてコンピュータを機能させることを特徴とする動作合成プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033612A JP5467512B2 (ja) | 2010-02-18 | 2010-02-18 | 動作合成装置、動作合成方法、及び、動作合成プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033612A JP5467512B2 (ja) | 2010-02-18 | 2010-02-18 | 動作合成装置、動作合成方法、及び、動作合成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011170602A JP2011170602A (ja) | 2011-09-01 |
JP5467512B2 true JP5467512B2 (ja) | 2014-04-09 |
Family
ID=44684666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010033612A Active JP5467512B2 (ja) | 2010-02-18 | 2010-02-18 | 動作合成装置、動作合成方法、及び、動作合成プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5467512B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6255880B2 (ja) | 2013-10-10 | 2018-01-10 | 株式会社ソシオネクスト | 高位合成用データ生成装置、高位合成装置、高位合成用データ生成方法及びプログラム |
-
2010
- 2010-02-18 JP JP2010033612A patent/JP5467512B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011170602A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI512625B (zh) | 程式化平行機及電腦實施方法、電腦可讀媒體、電腦及將原始程式碼轉換為機器碼以程式化一平行機之系統 | |
JP5312151B2 (ja) | 半導体設計支援装置、高位合成方法及び半導体設計支援プログラム | |
JP2013512511A (ja) | 複数メモリ特定用途向けデジタル信号プロセッサ | |
JP5029096B2 (ja) | 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 | |
JP4554509B2 (ja) | タイミング解析装置及びタイミング解析手法 | |
JP2008186252A (ja) | テストベンチ生成機能を有する動作合成装置と方法及びプログラム | |
JP2011248843A (ja) | クロックジッター解析方法、該クロックジッター解析方法を実行する装置、該クロックジッター解析方法をコンピュータに実行させるためのプログラム、及び該プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP5467512B2 (ja) | 動作合成装置、動作合成方法、及び、動作合成プログラム | |
JP2008299464A (ja) | 消費電力計算方法、消費電力計算プログラムおよび消費電力計算装置 | |
US20110283131A1 (en) | Computer-readable recording medium, method, and apparatus for calculating power consumption information | |
JP4870956B2 (ja) | 組み込み用プログラム生成方法、組み込み用プログラム開発システム、及び情報テーブル部 | |
JP5979965B2 (ja) | 回路設計支援装置及び回路設計支援方法及びプログラム | |
JP5621792B2 (ja) | 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム | |
JP4730536B2 (ja) | 動作合成システム、動作合成方法およびプログラム | |
JP2018041301A (ja) | Rtl最適化システム及びrtl最適化プログラム | |
JP5545054B2 (ja) | デバッグ回路及びデバッグシステム | |
JP5262678B2 (ja) | 動作合成システム、動作合成方法、及び動作合成用プログラム | |
JP2008204341A (ja) | インタフェース合成装置 | |
JP5903814B2 (ja) | 半導体回路性能見積装置、その方法及びそのプログラム | |
Kamal et al. | Design of NBTI-resilient extensible processors | |
JP2007018313A (ja) | 回路設計プログラム、回路設計装置、回路設計方法 | |
JP5310312B2 (ja) | 集積回路の消費電力検証方法 | |
Casale-Brunet et al. | Design space exploration and implementation of RVC-CAL applications using the TURNUS framework | |
CN113688587B (zh) | 一种电路布图的生成方法、装置、计算机设备及存储介质 | |
JP2011090518A (ja) | 高位合成装置、高位合成方法、及び高位合成プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5467512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140119 |