JP5456693B2 - 電気的に消去可能なプログラマブルメモリの相互コンダクタンスを検出する方法 - Google Patents
電気的に消去可能なプログラマブルメモリの相互コンダクタンスを検出する方法 Download PDFInfo
- Publication number
- JP5456693B2 JP5456693B2 JP2010540777A JP2010540777A JP5456693B2 JP 5456693 B2 JP5456693 B2 JP 5456693B2 JP 2010540777 A JP2010540777 A JP 2010540777A JP 2010540777 A JP2010540777 A JP 2010540777A JP 5456693 B2 JP5456693 B2 JP 5456693B2
- Authority
- JP
- Japan
- Prior art keywords
- line voltage
- word line
- bit
- reference current
- bit cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
フラッシュEEPROMセルの小型化が進むにつれ、相互コンダクタンス(gm)の劣化したビットセル、および/または使用中のビットセルにおけるgmの劣化は、信頼性の問題をもたらす。特に、gmの劣化したビットセルは信頼性および/または性能の問題をもたらし、フラッシュEEPROMに、またはフラッシュEEPROMを内蔵する集積回路に不具合を生じることがある。
フラッシュメモリセルなどのEEPROMセルの特性は、相互コンダクタンス(gm)曲線を用いて決定可能である。特に、EEPROMセルは、ワード線に印加された電圧に基づき電流を伝導する(ビット線が特定の値に設定される)。不良な相互コンダクタンスを有するビットは、そのビットセルの相互コンダクタンス曲線を用いて判定可能である。ビットセルの相互コンダクタンスが正常値から逸脱していることは、不良ビットセルの指標となり得る。したがって、本開示の実施形態は、製造テストにおいて(修理または除去のために)、劣化したgmのビットセルを検出し実質的に除去するための方法を有利に提供する。また、顧客用途において顕著な不具合の警告を早期に与えるための方法を提供することができる。
特に断りのない限り、種々の図面において、同じ参照符号は同一の項目を示すのに使用される。図は必ずしも縮尺に従って描かれていない。
動作405において、コントローラ113は、各セルの弱いプログラムを行うために、適切なワード線電圧を供給するようにワード線制御回路117を設定し、適切な参照電流値を供給するように参照回路123を設定し、適切なドレイン電圧を供給するようにドレイン制御回路を設定する。次いで、動作407において、特定の範囲内のワード線電圧(たとえば、図3のVwl1)を印加することによって、各セルは、各セルが特定のドレイン電流(たとえば、図3の2Iref1)を生成するような状態へと、ビット毎にプログラムされる。一実施形態では、プログラミングパルスをセルに印加することによってプログラミングが行われ、続いて、セルが所望の読出特性値内にプログラムされているか否かを確かめるため、照合読出が行われる。
本明細書に記載のとおり、一実施形態において、プログラムされた状態のビットセルに関してプログラムされたとは、ビットセルが参照電流よりも低い電流を供給することを意味する。消去されたビットセルに関して消去されたとは、ビットセルが参照電流よりも高い電流を供給することを意味する。また本明細書に記載の様々な実施形態は、より高いIrefを用い、次いでより低いIrefを有する低下したgmビットを探すことによって配列を前処理する工程を含むが、Iref値を交換することによって同様の目的が達成され得ることが理解される。つまりこの方法は、配列(または配列のサブセット)をより低いIrefで前処理し、次いで配列(または配列のサブセット)の低下したgmビットをより高いIrefで探してもよい。
Claims (20)
- メモリアレイのビットセルにおいて劣化した相互コンダクタンスを検出するための方法であって、
ビットセルがプログラムされるように、前処理用の参照電流、前処理用のビット線電圧、および前処理用のワード線電圧を用いて、ビットセルに対する前処理プログラム動作を実行する前処理プログラム工程であって、プログラムされたビットセル全体の前処理閾値電圧分布幅は、ビットセルに対する通常のプログラム動作で生じる閾値電圧分布幅よりも小さい、前処理プログラム工程と、
照合用の参照電流および照合用のワード線電圧を用いて、すべてのビットセルを読み出す読出工程であって、照合用の参照電流および照合用のワード線電圧は、それぞれ前処理用の参照電流および前処理用のワード線電圧とは異なる、読出工程と、
読み出したビットセルが、プログラムされておらず、消去されているか否かを判定する消去判定工程であって、(i)いずれかのビットセルが消去されている場合、メモリアレイの少なくとも1つのビットセルを、劣化した相互コンダクタンスを有するものとして検出し、(ii)いずれのビットセルも消去されていない場合、メモリアレイのいずれのビットセルも、劣化した相互コンダクタンスを有するものとして検出しない、消去判定工程と、を含む方法。 - 前処理プログラム動作は、通常のプログラム動作における対応する値に対し、より大きな参照電流、より低いビット線電圧、およびより低いワード線電圧からなる所定値を用いて、ビット毎にビットセルをプログラムすることを含む、請求項1に記載の方法。
- 前処理用プログラム動作の前記所定値は、24マイクロアンペアの参照電流、4.0ボルトのビット線電圧、および5.0ボルトのワード線電圧を含み、通常のプログラム動作における対応する値は、12マイクロアンペアの参照電流、5.0ボルトのビット線電圧、および9.3ボルトのワード線電圧を含む、請求項2に記載の方法。
- 照合用の参照電流および照合用のワード線電圧は、劣化した相互コンダクタンス検出値を含む、請求項1に記載の方法。
- 前記読出工程の前に、前記前処理用の参照電流より小さな照合用の参照電流の値を設定するとともに、劣化した相互コンダクタンス検出の照合用のワード線電圧の値を設定することによって、劣化した相互コンダクタンス検出値を確立する工程を更に含む、請求項4に記載の方法。
- 前記照合用の参照電流は、通常のプログラム動作の参照電流の4分の1を含み、前記劣化した相互コンダクタンス検出の照合用のワード線電圧は、(i)前記前処理用のワード線電圧よりも低く、かつ、(ii)劣化した相互コンダクタンスを有するビットセルが前記照合用の参照電流を生じるときのワード線電圧よりも高い電圧を含む、請求項5に記載の方法。
- 照合用の参照電流は、通常のプログラム動作の参照電流の4分の1を含み、照合用のワード線電圧の値は、(i)照合用の参照電流を各ビットセルが生じるようにすべてのビットセルに印加されるワード線電圧の平均値から(ii)劣化した相互コンダクタンスの検出限界を減じたものに等しい電圧を含む、請求項1に記載の方法。
- 劣化した相互コンダクタンスの検出限界は、前処理閾値電圧分布幅の2分の1を含む、請求項7に記載の方法。
- 劣化した相互コンダクタンスの検出限界は、250ミリボルトを含む、請求項8に記載の方法。
- 照合用の参照電流は、通常のプログラム動作の参照電流の4分の1を含み、照合用のワード線電圧の値は、照合用の参照電流を各ビットセルが生じるようにすべてのビットセルに印加されるワード線電圧の平均値から照合用の参照電流を生じるときのワード線電圧が最低値となるビットセルについてのワード線電圧までの電圧範囲から選択され、前記方法は、
前記消去判定工程に代えて、ワード線電圧の前記最低値が、値Vwl_lower_limitよりも高い電圧において発生しているか否かを判定する発生判定工程であって、(i)ワード線電圧の前記最低値が値Vwl_lower_limitよりも低い場合、メモリアレイの少なくとも1つのビットセルを、劣化した相互コンダクタンスを有するものとして検出し、(ii)ワード線電圧の前記最低値が値Vwl_lower_limit以上である場合、メモリアレイのいずれのビットセルも、劣化した相互コンダクタンスを有するものとして検出しない、発生判定工程を含む、請求項1に記載の方法。 - 前記照合用の参照電流を生じるときのワード線電圧が最低値となるビットセルは、前処理用閾値電圧分布におけるワード線電圧の最低値を有するビットセルを表す、請求項10に記載の方法。
- 値Vwl_lower_limitは、(i)前記ワード線電圧の前記平均値から(ii)劣化した相互コンダクタンスの検出限界を減じたものに等しい、請求項10に記載の方法。
- 劣化した相互コンダクタンスの検出限界は、前処理閾値電圧分布幅の2分の1を含む、請求項12に記載の方法。
- 劣化した相互コンダクタンスの検出限界は、250ミリボルトを含む、請求項13に記載の方法。
- 消去判定工程は、(i)いずれかのビットセルが消去されている場合、メモリアレイの少なくとも1つのビットセルにおいて劣化した相互コンダクタンスを検出したものとしてメモリアレイを不合格とする工程と、(ii)いずれのビットセルも消去されていない場合、いずれのビットセルにおいても劣化した相互コンダクタンスを検出していないものとしてメモリアレイを合格とする工程とを更に含む、請求項1に記載の方法。
- メモリアレイのビットセルにおいて劣化した相互コンダクタンスを検出するための方法であって、
ビットセルがプログラムされるように、前処理用の参照電流、前処理用のビット線電圧、および前処理用のワード線電圧を用いて、ビットセルに対する前処理プログラム動作を実行する前処理プログラム工程であって、プログラムされたビットセル全体の前処理閾値電圧分布幅は、ビットセルに対する通常のプログラム動作で生じる閾値電圧分布幅よりも小さい、前処理プログラム工程と、
照合用の参照電流および照合用のワード線電圧を用いて、すべてのビットセルを読み出す読出工程であって、照合用の参照電流および照合用のワード線電圧は、それぞれ前処理用の参照電流および前処理用のワード線電圧とは異なり、照合用の参照電流は、通常のプログラム動作の参照電流の4分の1を含む、読出工程と、
次の工程のうちのいずれか、すなわち、(i)読み出したビットセルが、プログラムされておらず、消去されているか否かを判定する消去判定工程であって、(a)いずれかのビットセルが消去されている場合、メモリアレイの少なくとも1つのビットセルを、劣化した相互コンダクタンスを有するものとして検出し、(b)いずれのビットセルも消去されていない場合、メモリアレイのいずれのビットセルも、劣化した相互コンダクタンスを有するものとして検出しない、消去判定工程と、(ii)照合用の参照電流を生じるときのワード線電圧が最低値となるビットセルについてのワード線電圧の前記最低値が、値Vwl_lower_limitよりも高い電圧において発生しているか否かを判定する発生判定工程であって、(a)ワード線電圧の前記最低値が値Vwl_lower_limitよりも低い場合、メモリアレイの少なくとも1つのビットセルを、劣化した相互コンダクタンスを有するものとして検出し、(b)ワード線電圧の前記最低値が値Vwl_lower_limit以上である場合、メモリアレイのいずれのビットセルも、劣化した相互コンダクタンスを有するものとして検出しない、発生判定工程とのうちのいずれかを実行する工程と、を含む方法。 - 照合用のワード線電圧の値は、照合用の参照電流を各ビットセルが生じるようにすべてのビットセルに印加されるワード線電圧の平均値からワード線電圧の前記最低値までの電圧範囲から選択される、請求項16に記載の方法。
- (iii)いずれかのビットセルが消去されている場合、またはワード線電圧の最低値が値Vwl_lower_limitよりも低い場合、メモリアレイの少なくとも1つのビットセルにおいて劣化した相互コンダクタンスを検出したものとしてメモリアレイを不合格とし、(iv)いずれのビットセルも消去されていない場合、またはワード線電圧の最低値が値Vwl_lower_limit以上である場合、いずれのビットセルにおいても劣化した相互コンダクタンスを検出していないものとしてメモリアレイを合格とする、請求項16に記載の方法。
- 前処理プログラム動作は、通常のプログラム動作における対応する値に対し、より大きな参照電流、より低いビット線電圧、およびより低いワード線電圧からなる所定値を用いて、ビット毎にビットセルをプログラムすることを含む、請求項16に記載の方法。
- メモリアレイのビットセルにおいて劣化した相互コンダクタンスを検出するための方法であって、
ビットセルがプログラムされるように、前処理用の参照電流、前処理用のビット線電圧、および前処理用のワード線電圧を用いて、ビットセルに対する前処理プログラム動作を実行する前処理プログラム工程であって、プログラムされたビットセル全体の前処理閾値電圧分布幅は、ビットセルに対する通常のプログラム動作で生じる閾値電圧分布幅よりも小さく、前処理プログラム動作は、通常のプログラム動作における対応する値に対し、より大きな参照電流、より低いビット線電圧、およびより低いワード線電圧からなる所定値を用いて、ビット毎にビットセルをプログラムすることを含む、前処理プログラム工程と、
照合用の参照電流および照合用のワード線電圧を用いて、すべてのビットセルを読み出す読出工程であって、照合用の参照電流および照合用のワード線電圧は、それぞれ前処理用の参照電流および前処理用のワード線電圧とは異なり、照合用の参照電流は、通常のプログラム動作の参照電流の4分の1を含み、照合用のワード線電圧の値は、照合用の参照電流を各ビットセルが生じるようにすべてのビットセルに印加されるワード線電圧の平均値から照合用の参照電流を生じるときのワード線電圧が最低値となるビットセルについてのワード線電圧までの電圧範囲から選択される、読出工程と、
次の工程のうちのいずれか、すなわち、(i)読み出したビットセルが、プログラムされておらず、消去されているか否かを判定する消去判定工程であって、(a)いずれかのビットセルが消去されている場合、メモリアレイの少なくとも1つのビットセルを、劣化した相互コンダクタンスを有するものとして検出し、(b)いずれのビットセルも消去されていない場合、メモリアレイのいずれのビットセルも、劣化した相互コンダクタンスを有するものとして検出しない、消去判定工程と、(ii)前記ワード線電圧の前記最低値が、値Vwl_lower_limitよりも高い電圧において発生しているか否かを判定する発生判定工程であって、(a)前記ワード線電圧の前記最低値が値Vwl_lower_limitよりも低い場合、メモリアレイの少なくとも1つのビットセルを、劣化した相互コンダクタンスを有するものとして検出し、(b)前記ワード線電圧の前記最低値が値Vwl_lower_limit以上である場合、メモリアレイのいずれのビットセルも、劣化した相互コンダクタンスを有するものとして検出しない、発生判定工程とのうちのいずれかを実行する工程と、を含む方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/966,068 US7545679B1 (en) | 2007-12-28 | 2007-12-28 | Electrical erasable programmable memory transconductance testing |
US11/966,068 | 2007-12-28 | ||
PCT/US2008/086915 WO2009085722A2 (en) | 2007-12-28 | 2008-12-16 | Electrical erasable programmable memory transconductance testing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011508361A JP2011508361A (ja) | 2011-03-10 |
JP5456693B2 true JP5456693B2 (ja) | 2014-04-02 |
Family
ID=40688732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010540777A Expired - Fee Related JP5456693B2 (ja) | 2007-12-28 | 2008-12-16 | 電気的に消去可能なプログラマブルメモリの相互コンダクタンスを検出する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7545679B1 (ja) |
JP (1) | JP5456693B2 (ja) |
WO (1) | WO2009085722A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8516213B2 (en) | 2010-11-24 | 2013-08-20 | Freescale Semiconductor, Inc. | Method and apparatus for EEPROM emulation for preventing data loss in the event of a flash block failure |
US8427877B2 (en) * | 2011-02-11 | 2013-04-23 | Freescale Semiconductor, Inc. | Digital method to obtain the I-V curves of NVM bitcells |
US20140075093A1 (en) * | 2012-09-12 | 2014-03-13 | Infineon Technologies Ag | Method and system for implicit or explicit online repair of memory |
CN103886906B (zh) * | 2014-03-20 | 2017-01-25 | 上海华力微电子有限公司 | 读取非易失性存储器电流的方法及获取电流分布状态的方法 |
US9508397B1 (en) * | 2015-12-03 | 2016-11-29 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) with endurance control |
US10431321B1 (en) * | 2018-06-26 | 2019-10-01 | Integrated Silicon Solutions, (Cayman) Inc. | Embedded transconductance test circuit and method for flash memory cells |
KR20230035820A (ko) * | 2021-09-06 | 2023-03-14 | 삼성전자주식회사 | 비휘발성 메모리 장치의 신뢰성 열화 감소 방법 및 이를 이용한 비휘발성 메모리 장치 |
US11935603B2 (en) * | 2021-11-04 | 2024-03-19 | Infineon Technologies LLC | Erase power loss indicator (EPLI) implementation in flash memory device |
US20230229553A1 (en) * | 2023-03-20 | 2023-07-20 | Intel NDTM US LLC | Zero voltage program state detection |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0737399A (ja) * | 1991-12-03 | 1995-02-07 | Fujitsu Ltd | メモリテスト方法 |
US5521867A (en) | 1993-12-01 | 1996-05-28 | Advanced Micro Devices, Inc. | Adjustable threshold voltage conversion circuit |
DE69426818T2 (de) * | 1994-06-10 | 2001-10-18 | Stmicroelectronics S.R.L., Agrate Brianza | Fehlertolerantes Speichergerät, insbesondere des Typs "flash EEPROM" |
US6233178B1 (en) * | 1999-10-14 | 2001-05-15 | Conexant Systems, Inc. | Method and apparatus for pre-conditioning flash memory devices |
US6684173B2 (en) * | 2001-10-09 | 2004-01-27 | Micron Technology, Inc. | System and method of testing non-volatile memory cells |
US7046555B2 (en) * | 2003-09-17 | 2006-05-16 | Sandisk Corporation | Methods for identifying non-volatile memory elements with poor subthreshold slope or weak transconductance |
US6834012B1 (en) * | 2004-06-08 | 2004-12-21 | Advanced Micro Devices, Inc. | Memory device and methods of using negative gate stress to correct over-erased memory cells |
FR2874732A1 (fr) * | 2004-08-31 | 2006-03-03 | St Microelectronics Sa | Procede de programmation de cellules memoire incluant une detection des degradations de transconductance |
JP2007102933A (ja) * | 2005-10-05 | 2007-04-19 | Sharp Corp | 不揮発性半導体記憶装置及びそのテスト方法 |
-
2007
- 2007-12-28 US US11/966,068 patent/US7545679B1/en active Active
-
2008
- 2008-12-16 WO PCT/US2008/086915 patent/WO2009085722A2/en active Application Filing
- 2008-12-16 JP JP2010540777A patent/JP5456693B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2009085722A2 (en) | 2009-07-09 |
US7545679B1 (en) | 2009-06-09 |
WO2009085722A3 (en) | 2009-09-03 |
JP2011508361A (ja) | 2011-03-10 |
US20090168541A1 (en) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5456693B2 (ja) | 電気的に消去可能なプログラマブルメモリの相互コンダクタンスを検出する方法 | |
US8947958B2 (en) | Latent slow bit detection for non-volatile memory | |
US7403438B2 (en) | Memory array architecture and method for high-speed distribution measurements | |
US7236400B2 (en) | Erase verify for non-volatile memory using a bitline current-to-voltage converter | |
EP2487689B1 (en) | Digital method to obtain the I-V curves of NVM bitcells | |
US20070025167A1 (en) | Method for testing a memory device, test unit for testing a memory device and memory device | |
JP2004046985A (ja) | 不揮発性半導体メモリ及びそのテスト方法 | |
US8995202B2 (en) | Test flow to detect a latent leaky bit of a non-volatile memory | |
JP6502538B1 (ja) | 半導体記憶装置および解析システム | |
US8830756B2 (en) | Dynamic detection method for latent slow-to-erase bit for high performance and high reliability flash memory | |
US6580644B1 (en) | Flash memory device capable of checking memory cells for failure characteristics | |
US8880964B2 (en) | Block and page level bad bit line and bits screening methods for program algorithm | |
JP2021184324A (ja) | 半導体記憶装置および読出し方法 | |
US9508397B1 (en) | Non-volatile memory (NVM) with endurance control | |
JP5486948B2 (ja) | 不良検出回路を有する不揮発性半導体記憶装置及び不揮発性半導体記憶装置の不良検出方法 | |
US20080195903A1 (en) | Non-volatile memory device with built-in test control unit and methods of testing and repairing a cell array | |
US20120275228A1 (en) | Internal wordline current leakage self-detection method, detection system and computer-readable storage medium for nor-type flash memory device | |
JP2692635B2 (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法 | |
US10714197B1 (en) | Memory device and program verification method thereof | |
US10431321B1 (en) | Embedded transconductance test circuit and method for flash memory cells | |
US6587378B2 (en) | Apparatus and method for refreshing a flash memory unit | |
JP2000173300A (ja) | 不揮発性半導体メモリのテスト方法及びテスト回路 | |
CN115458018A (zh) | 解决非易失性存储器结构中相邻平面干扰条件的对策模式 | |
JP4927164B2 (ja) | 半導体装置 | |
JP5301020B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130304 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130311 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130404 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5456693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |