JP5454878B2

JP5454878B2 - Ｒｏｆシステム、親局装置、及び伝送路遅延時間調整方法

Info

Publication number: JP5454878B2
Application number: JP2009171370A
Authority: JP
Inventors: 満大谷
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-07-22
Filing date: 2009-07-22
Publication date: 2014-03-26
Anticipated expiration: 2029-07-22
Also published as: JP2011029777A

Description

本発明は、光信号伝送路の遅延時間を調整できるＲＯＦシステム、親局装置、及び伝送路遅延時間調整方法に関する。

放送や携帯電話等のシステムでは、地下街や高層ビル内等に、基地局からの電波が届きにくい電波不感地帯が生じることがある。このような場所では、無線信号で光信号を強度変調し、光ファイバで伝送するＲＯＦ(radio over fiber)技術によって信号の伝送が行われる。

ＲＯＦシステムの親局装置と各子局装置は、光ファイバケーブルによって接続されており、親局装置と子局装置との間では光信号によってデータの伝送が行われる。一般に、親局装置との間の伝送路長はそれぞれの子局装置の設置位置で異なり、これに伴って伝送路に生じる遅延時間もそれぞれの子局装置で異なる。

伝送路に生じる回線遅延の影響を排除する方法として、特許文献１には、回線ごとの回線遅延と遅延調整量の和が同じ値になるように、タイミング調整部によって調整する技術が記載されている。

特開２００６−２７０５７３号公報（段落００４４、図３）

一般に、親局装置又は子局装置の送受信ポートには、ＦＩＦＯ(First In First Out)方式で信号を読み出す機構が用いられている。このような場合、送受信ポートに信号が入力するタイミングがＦＩＦＯのクロックに対して不確定であるために、子局装置から親局装置へ向かうアップリンクの遅延時間に変動が生じることがある。このため、特許文献１のように各伝送路の遅延量を揃えたとしても、ＦＩＦＯ方式の読み出しのために遅延時間が吸収されてしまいかねない。

本発明は、前記のような問題に鑑みなされたもので、ＦＩＦＯ方式のデータ読み出しによる遅延時間の変動を抑制するＲＯＦシステム、親局装置、及び伝送路遅延時間調整方法を提供することを目的とする。

本発明の一実施形態に係るＲＯＦ(radio over fiber)システムは、親局装置と子局装置が光信号伝送路を介して通信を行うＲＯＦシステムであって、前記親局装置は、前記子局装置から前記伝送路を介して送られたデータを、所定のクロックに同期したＦＩＦＯ(First In First Out)方式で読み出す読み出し手段と、前記子局装置から送られたデータの伝送を遅延させる第１の遅延手段と、前記読み出し手段にデータが入力するタイミングと前記読み出し手段からデータが出力されるタイミングとが、それぞれ前記クロックの１周期内で一定となるよう、前記第１の遅延手段の遅延量を設定する遅延制御手段とを備え、前記子局装置は、前記遅延制御手段によって設定された遅延量に応じて前記親局装置から送られたデータの伝送を遅延させる第２の遅延手段を備える。

本発明の一実施形態に係る親局装置は、子局装置と光信号伝送路を介して通信を行う親局装置であって、前記子局装置から前記伝送路を介して送られたデータを、所定のクロックに同期したＦＩＦＯ(First In First Out)方式で読み出す読み出し手段と、前記子局装置から送られたデータの伝送を遅延させる第１の遅延手段と、前記読み出し手段にデータが入力するタイミングと前記読み出し手段からデータが出力されるタイミングとが、それぞれ前記クロックの１周期内で一定となるよう、前記第１の遅延手段の遅延量を設定する遅延制御手段とを備える。

本発明の一実施形態に係る伝送路遅延時間調整方法は、所定のクロックに同期したＦＩＦＯ方式でデータを読み出す読み出し手段を備える親局装置と子局装置とが光信号伝送路を介して通信を行うＲＯＦシステムの伝送路遅延時間調整方法であって、前記読み出し手段にデータが入力するタイミングと前記読み出し手段からデータが出力されるタイミングとが、それぞれ前記クロックの１周期内で一定となるよう、前記伝送路の遅延量を設定し、前記設定された遅延量に応じて前記子局装置から前記親局装置へ送られるデータの伝送を遅延させる。

本発明によるＲＯＦシステム、親局装置、及び伝送路遅延時間調整方法によれば、ＦＩＦＯ方式のデータ読み出しによる遅延時間の変動を抑制することができる。

本発明の一実施形態に係るＲＯＦシステムの概略構成を示すブロック図。本発明の一実施形態に係る親局装置と子局装置の構成を示すブロック図。親局装置と２つの子局装置との間のデータ伝送の一例を示すタイミングチャート。親局装置の読み出し部におけるアップリンク（ＵＬ）データの入力タイミング及び出力タイミングの一例を示す図。ＵＬデータがほぼ同じタイミングで読み出し部に入力する場合の、データ読み出しの一例を示す図。本発明の一実施形態に係る遅延量設定処理を示すフローチャート。遅延量設定処理によって遅延部の遅延量が設定されたシステムにおけるアップリンクのデータ伝送の一例を示す図。

以下、図面を参照して本発明によるＲＯＦシステムの一実施形態を説明する。図１は、本発明の一実施形態に係るＲＯＦシステムの概略構成を示すブロック図である。

図１に示すＲＯＦシステム１は、基地局２、親局装置３００、及び子局装置５０１〜５０４によって構成されている。親局装置３００と子局装置５０１〜５０４の間はそれぞれ、光ケーブル４１〜４４によって接続されている。図１には４つの子局装置５０１〜５０４が示されているが、子局装置の数はこれに限定されない。

基地局２は、移動体通信端末Ｔが無線接続する拠点である。基地局２は、通常はアンテナと接続する端子（図示せず）を使用して、親局装置３００と同軸ケーブル等で接続し、無線信号の送受信を行う。

親局装置３００は、基地局２から送られた無線信号を光信号に変換し、光ケーブル４１〜４４を介して子局装置５０１〜５０４へ送信する。親局装置３００はまた、子局５０１〜５０４から光ケーブル４１〜４４を介して送られた光信号を無線信号に変換して基地局２に無線送信する。親局装置３００の詳細は、図２に示される。

子局装置５０１〜５０４はそれぞれ、アンテナ６１〜６４を有する。子局装置５０１〜５０４は、親局装置３００から光ケーブル４１〜４４を介して送られた光信号を無線信号に変換し、アンテナ６１〜６４から放射する。子局装置５０１〜５０４はまた、端末装置Ｔから送信された無線信号をアンテナ６１〜６４で受信して光信号に変換し、光ケーブル４１〜４４を介して親局装置３００に送信する。子局装置５０１〜５０４の詳細も、図２に示される。

端末Ｔは、例えば携帯電話装置やモバイルコンピュータといった携帯可能な端末装置であり、子局装置５０１〜５０４のいずれかと無線通信を行う。図１では１つの端末Ｔが図示されているが、複数の端末Ｔが子局装置と無線通信を行うこともできる。

図２は、本発明の一実施形態に係る親局装置３００と子局装置５０１の構成を示すブロック図である。

親局装置３００は、子局装置５０１との間で光信号の送受信を行うための第１のポート＃１、子局装置５０２との間で光信号の送受信を行うための第２のポート＃２、子局装置５０３との間で光信号の送受信を行うための第３のポート＃３、子局装置５０４との間で光信号の送受信を行うための第４のポート＃４を有する。ポート＃１〜＃４は同様の構成を有するものとする。説明の簡単化のため、図２では第１のポート＃１とこれに対応する子局装置５０１のみの詳細を示している。

図２では、親局装置３００から子局装置５０１への光信号を伝送するダウンリンク伝送路ＤＬと、子局装置５０１から親局装置３００への光信号を伝送するアップリンク伝送路ＵＬの２本の伝送路が示されているが、これらは共に光ケーブル４１に備えられている。

親局装置３００はまた、制御部３１０、アナログ回路３２０と３２５、タイミング生成回路３３０、発信器３３５、電気−光（ＥＯ）変換部３８０、光−電気（ＯＥ）変換部３８５を備えている。

また、第１のポート＃１は、後述する伝送路遅延時間測定に用いられる挿入部３４１、カウント部３４２、遅延部３４３、検出部３４５を備えている。これら各部に加えて、読み出し部３４６も第１のポート＃１に備えられている。

制御部３１０はＣＰＵを有し、装置全体の動作を制御する。この制御部３１０は、制御プログラム等が書きこまれたＲＯＭ、プログラム実行に必要なワークエリアを提供するためのＲＡＭ等を備えている。

アナログ回路３２０は、親局装置３００に入力する無線信号（ＲＦ信号）のアナログ−デジタル変換及びパラレル−シリアル変換を行う。変換されたシリアルデータは、第１のポート＃１に送られる。

アナログ回路３２０から入力したシリアルデータは、後述する伝送路遅延時間測定の際にテストパタンの挿入を行う回路である挿入部３４１を通過し、ＥＯ変換部３８０に送られる。ＥＯ変換部３８０は、送られてきたシリアルデータを光信号に変換する。この光信号は、伝送路ＤＬ（光ケーブル４１）を介して子局装置５０１に送られる。

子局装置５０１から親局装置３００へ、伝送路ＵＬ（光ケーブル４１）を介して光信号が送られた場合、当該光信号は、光−電気（ＯＥ）変換部３８５によって電気信号に変換される。変換された電気信号は、デジタルのシリアルデータとなる。このシリアルデータは第１のポート＃１に送られる。

第１のポート＃１の遅延部３４３は、後述する遅延量設定処理の結果得られる遅延量の分だけ、シリアルデータの伝送を遅延させる。遅延されたシリアルデータは、遅延時間測定の際にテストパタンの検出を行う回路である検出部３４５を通過し、読み出し部３４６に送られる。

読み出し部３４６は、８ビット以上のデータを格納できるバッファとして機能する。読み出し部３４６は、タイミング生成回路３３０から供給されるクロックに同期して、ＦＩＦＯ方式でシリアルデータをアナログ回路３２５に出力する。タイミング生成回路３３０は、発振器３３５による２５ＭＨｚの発振に基づいて、読み出し部３４６にクロックを供給している。本実施形態では、読み出し部３４６はクロックの１周期に８ビットのデータを読み出すものとする。

アナログ回路３２５は、入力するシリアルデータのシリアル−パラレル変換及びデジタル−アナログ変換を行い、アナログの無線信号（ＲＦ信号）を出力する。

図２では子局装置５０１との通信を行う第１のポート＃１の詳細が示されているが、第２のポート＃２、第３のポート＃３及び第４のポート＃４でも同様の処理が行われ、それぞれ対応する子局装置との通信が行われる。

子局装置５０１も親局装置３００と同様に、制御部５１０、アナログ回路５２０と５２５、タイミング生成回路５３０、送受信ポート５４０、ＥＯ変換部５８０、ＯＥ変換部５８５を備えている。

また、送受信ポート５４０は、後述する伝送路遅延時間測定に用いられる挿入部５４１、遅延部５４３、検出部５４５を備えている。これら各部に加えて、読み出し部５４６も送受信ポート５４０に備えられている。

制御部５１０はＣＰＵを有し、子局装置５０１の全体の動作を制御する。この制御部５１０は、制御プログラム等が書きこまれたＲＯＭ、プログラム実行に必要なワークエリアを提供するためのＲＡＭ等を備えている。

アナログ回路５２０は、子局装置５０１に入力する無線信号（ＲＦ信号）のアナログ−デジタル変換及びパラレル−シリアル変換を行う。変換されたシリアルデータは、送受信ポート５４０に送られる。

アナログ回路５２０から入力したシリアルデータは、後述する遅延時間測定の際にテストパタンの挿入を行う回路である挿入部５４１を通過し、ＥＯ変換部５８０に送られる。ＥＯ変換部５８０は、送られてきたシリアルデータを光信号に変換する。この光信号は、伝送路ＵＬ（光ケーブル４１）を介して親局装置３００に送られる。

親局装置３００から子局装置５０１へ、伝送路ＤＬ（光ケーブル４１）を介して光信号が送られた場合、当該光信号は、光−電気（ＯＥ）変換部５８５によって電気信号に変換される。変換された電気信号は、デジタルのシリアルデータとなる。このシリアルデータは送受信ポート５４０に送られる。

送受信ポート５４０の遅延部５４３は、後述する遅延量設定処理によって設定される遅延量の分だけ、シリアルデータの伝送を遅延させる。遅延されたシリアルデータは、遅延時間測定の際にテストパタンの検出を行う回路である検出部５４５を通過し、読み出し部５４６に送られる。

読み出し部５４６は、８ビット以上のデータを格納できるバッファとして機能する。読み出し部５４６は、タイミング生成回路５３０から供給されるクロックに同期して、ＦＩＦＯ方式でシリアルデータをアナログ回路５２５に出力する。タイミング生成回路５３０は、親局装置３００から送られるデータ自身からクロック信号を取り出し、読み出し部５４６に供給する。本実施形態では、読み出し部５４６はクロックの１周期に８ビットのデータを読み出すものとする。

アナログ回路５２５は、入力するシリアルデータのシリアル−パラレル変換及びデジタル−アナログ変換を行い、アナログの無線信号（ＲＦ信号）を出力する。

図２では第１のポート＃１と通信する子局装置５０１の詳細が示されているが、他の子局装置５０２、５０３及び５０４も同構成の送受信ポート５４０を有する。

次に、以上のように構成された親局装置３００と子局装置５０１間での通信に係る遅延時間の測定について説明する。以下では、親局装置３００と各子局装置との間は、８ビット単位でデータが伝送されるものとする。

親局装置３００と子局装置５０１間での通信では、親局装置遅延時間、伝送路遅延時間、及び子局遅延時間の各遅延時間が発生しうる。

親局遅延時間は、親局装置３００が受信したＲＦ信号が第１のポート＃１に入力するまで、又は逆に第１のポート＃１から出力されたデータがＲＦ信号として親局装置３００から出射されるまでの時間である。伝送路遅延時間は、第１のポート＃１と子局装置５０１の送受信ポート５４０との間のデータ伝送路において生じる遅延時間である。子局遅延時間は、子局装置５０１が受信したＲＦ信号がポート５４０に入力するまで、又は逆にポート５４０から出力されたデータがＲＦ信号として子局装置５０１から出射されるまでの時間である。このうち、親局遅延時間及び子局遅延時間は、それぞれの装置製造時に予め測定され、制御部に記憶されている。親局遅延時間、伝送路遅延時間、及び子局遅延時間の合計が、親局装置３００と子局装置５０１間の総遅延時間である。

このうちの伝送路遅延時間を測定する際にはまず、挿入部３４１からテストパタンが伝送路に挿入される。テストパタンが挿入されると、カウント部３４２が計時動作を開始する。テストパタンはＥＯ変換部３８０によって光信号に変換され、伝送路ＤＬに出力される。伝送路ＤＬを通過した光信号は、子局装置５０１のＯＥ変換部５８５によってシリアルデータに変換され、送受信ポート５４０に入力する。送受信ポート５４０では、検出部５４５がテストパタンを検出する。

検出部５４５がテストパタンを検出したら、挿入部５４１が即座に同じテストパタンを伝送路に挿入する。挿入されたテストパタンは、ＥＯ変換部５８０によって光信号に変換され、伝送路ＵＬに出力される。

伝送路ＵＬを通過した光信号は、親局装置３００のＯＥ変換部３８５によってシリアルデータに変換され、第１のポート＃１に入力する。第１のポート＃１では、検出部３４５がテストパタンを検出する。検出部３４５がテストパタンを検出したら、カウント部３４２における計時動作が終了する。

このように、データ伝送の一巡に要する時間を、カウント部３４２によって測定することができる。測定された時間の２分の１が、光ケーブル４１でのデータ伝送に生じる伝送路遅延時間である。親局装置３００と子局装置５０２、５０３、又は５０４との間でデータ伝送に生じる伝送路遅延時間の測定も、上記と同様に行うことができる。

一般に、親局装置との間の伝送路長はそれぞれの子局装置で異なり、生じる遅延時間もそれぞれ異なる。この遅延時間を調整して、全ての子局装置から出射する無線信号の位相が揃うようにすると、端末Ｔでの受信感度を向上させることができる。このために、測定された光ケーブル４１〜４４の伝送路遅延時間のうち最も大きい値に他の光ケーブルの伝送路遅延時間が一致するよう、遅延部３４３及び５４３によって調整して、各子局装置に同位相の信号が送られる。

親局装置３００から各子局装置へ向かうダウンリンクのデータ伝送は、各伝送路の遅延時間を揃えることで、各子局装置から出射する無線信号の位相が揃うようにする。しかしながら、このように遅延時間を揃えても、各子局装置から親局装置３００へ向かうアップリンクのデータ伝送では、読み出し部３４６によるＦＩＦＯ方式での信号読み出しのため遅延時間が変動してしまうことがある。

以下では、この読み出し部３４６による遅延時間の変動について、図３、４及び５を参照して説明する。

図３は、親局装置３００と２つの子局装置（例えば子局装置５０１、５０２）との間のデータ伝送の一例を示すタイミングチャートである。ここでは説明のため、遅延部３４３及び５４３による遅延時間調整は行わないものとする。また親局装置３００からのデータを伝送するＤＬ伝送路と、子局装置からのデータを伝送するＵＬ伝送路は異なる伝送路であると仮定する。親局装置３００からのデータを子局装置５０１に伝送する伝送路をＤＬ１、子局装置５０２に伝送する伝送路をＤＬ２とし、ＤＬ１とＤＬ２は伝送路長が異なる（ＤＬ２＞ＤＬ１）。一方、子局装置５０１から親局装置３００にデータを伝送する伝送路、及び子局装置５０２から親局装置３００へデータを伝送する伝送路は、共に伝送路ＵＬとして同じ伝送路長を有するものと仮定する。

伝送路１（ＤＬ１→ＵＬ）を介したデータ伝送は、以下のように行われる。

親局装置３００では、タイミング生成回路３３０によって生成される２５ＭＨｚのクロック（親局ＣＬＫ）に同期したデータ（ＤＬデータ）が生成され、第１のポート＃１から出力される。ＤＬデータは、上述のテストパタンであってもよい。ＤＬデータは伝送路ＤＬ１を介して伝送され、子局装置５０１のポート５４０で受信される。このＤＬデータの送受信に要する時間が、遅延時間Ｔ_Ｄ１として発生する。

子局装置５０１では、タイミング生成回路５３０によって生成される２５ＭＨｚのクロック（子局ＣＬＫ１）に同期したデータ（ＵＬデータ）が生成され、ポート５４０から出力される。ＵＬデータは、ＤＬデータと同一のデータであってもよい。ＵＬデータは伝送路ＵＬを介して伝送され、親局装置３００の第１のポート＃１で受信される。読み出し部３４６は、親局クロックに同期してＵＬデータを読み出して第１のポート＃１の外部へ出力する。ＵＬデータが子局装置５０１から送信されてから、第１のポート＃１から出力されるまでに要する時間が、遅延時間Ｔ_Ｕ１として発生している。従って伝送路１では、伝送路遅延時間Ｔ_Ｄ１＋Ｔ_Ｕ１が生じることになる。

伝送路２（ＤＬ２→ＵＬ）を介したデータ伝送は、以下のように行われる。

上述のＤＬデータは、第２のポート＃２からも出力され、伝送路ＤＬ２を介して子局装置５０２のポート５４０でも受信される。このＤＬデータの送受信に要する時間が、遅延時間Ｔ_Ｄ２として発生している。ＤＬ２＞ＤＬ１であるので、伝送路ＤＬ２で生じる遅延時間Ｔ_Ｄ２も、伝送路ＤＬ１で生じる遅延時間Ｔ_Ｄ１より大きくなる（Ｔ_Ｄ２＞Ｔ_Ｄ１）。

子局装置５０２でも、タイミング生成回路５３０によって生成される２５ＭＨｚのクロック（子局ＣＬＫ２）に同期したデータ（ＵＬデータ）が生成され、ポート５４０から出力される。ＵＬデータは伝送路ＵＬを介して伝送され、親局装置３００の第２のポート＃２で受信される。第２のポート＃２の読み出し部３４６は、親局クロックに同期してＵＬデータを読み出して第２のポート＃２の外部へ出力する。ＵＬデータが子局装置５０１から送信されてから、第２のポート＃２から出力されるまでに要する時間が、遅延時間Ｔ_Ｕ２として発生している。従って伝送路２では、伝送路遅延時間Ｔ_Ｄ２＋Ｔ_Ｕ２が生じることになる。

子局装置５０１から親局装置３００へのアップリンク伝送路と、子局装置５０２から親局装置３００へのアップリンク伝送路は、同じ伝送路ＵＬであると仮定されている。このため、遅延時間Ｔ_ｕ１とＴ_ｕ２は等しくなるはずである。そしてＴ_Ｄ２＞Ｔ_Ｄ１であるため、伝送路１からのＵＬデータが第１のポート＃１から出力されるタイミングよりも、伝送路２からのＵＬデータが第２のポート＃２から出力されるタイミングの方が遅くなることが期待される。

しかしながら、図３に示すように、ＵＬデータは第１のポート＃１からも第２のポート＃２からも同じタイミングで出力されている。すなわち、遅延時間Ｔ_Ｕ２が短縮されている。これは、読み出し部３４６がＦＩＦＯ方式でデータをバッファするため、遅延時間が吸収されていることを意味する。

図４は、親局装置３００の読み出し部３４６におけるＵＬデータの入力タイミング及び出力タイミングの一例を示す図である。

各ポートの読み出し部３４６では、最初に入れたデータを最初に取り出すＦＩＦＯ方式でデータの入出力が行われている。このデータの取り出しは、タイミング生成回路３３０から供給される２５ＭＨｚのクロックに同期して行われる。このため、どのようなタイミングで読み出し部３４６に入力したＵＬデータであっても、クロックパルスの立ち上がりに同期して出力される。

従って、図４に示すように、ＵＬデータが読み出し部３４６に入力されるタイミングがポート毎に異なっても、読み出し部３４６から出力されるタイミングが一致する。すなわち、ポート毎に入出力に要する時間が異なるようになる。このように、ＵＬデータが読み出し部３４６に入力するタイミングが、親局クロックＣＬＫに対して不確定であるために伝送路遅延時間の変動が生じる。

図５は、ＵＬデータがほぼ同じタイミングで各読み出し部３４６に入力する場合のデータ読み出しの一例を示す。図５では、ＵＬデータが第３のポート＃３の読み出し部３４６に入力するタイミングはクロックパルスの立ち上がりより早く、ＵＬデータが第１のポート＃１と第２のポート＃２の読み出し部３４６に入力するタイミングはクロックパルスの立ち上がりよりも遅い。この場合、第３のポート＃３からのＵＬデータの読み出しの方が、第１のポート＃１と第２のポート＃２からのＵＬデータの読み出しよりも１周期分（４０ｎｓ）早くなってしまう。すなわち、第３のポート＃３では遅延時間が大きく短縮される。

一方、各子局装置では、親局装置３００からの信号からデータを読み出すタイミング信号を生成しており、読み出し部５４６での入出力のタイミング（間隔）は常に一定となる。このため、ＦＩＦＯ方式による遅延時間の変動は生じない。

図４及び図５では、第１のポート＃１、第２のポート＃２、及び第３のポート＃３の読み出し部３４６でのデータの入出力タイミングが示されているが、第４のポート＃４でも同様の遅延時間の変動が生じ得る。

本実施形態では、親局装置３００でのＦＩＦＯ方式のデータ読み出しによって生じる遅延時間変動の効果を抑制するため、以下のように遅延部の遅延量を設定する。

図６は、本発明の一実施形態に係る遅延量設定処理を示すフローチャートである。この遅延量設定処理を実行するためのプログラムは、親局装置３００の制御部３１０に予め記憶されている。

親局装置３００の制御部３１０は、各ポート＃１〜＃４の挿入部３４１から各伝送路へテストパタンを挿入させ、各子局装置との間の伝送路遅延時間を測定する（ステップＳ１１）。カウント部３４２によって測定された時間の２分の１が、各子局装置との間の伝送路に生じる伝送路遅延時間である。

次に制御部３１０は、測定された各伝送路の伝送路遅延時間のうち、最大の遅延時間Ｔｍａｘを検出する（ステップＳ１２）。

制御部３１０は、検出したＴｍａｘから基準遅延時間Ｔｒを算出する（ステップＳ１３）。基準遅延時間Ｔｒは、式２Ｔｒ＝２Ｔｍａｘ＋２Ｔαから求められる。２Ｔαは、２Ｔｒ＝８Ｎ＋ｎ（Ｎは自然数、ｎ＝０，１，２，３，４，５，６，７）ステップとなるような最大の数値として定められる。ここで、１ステップは各送受信ポートからのデータ読み出しの単位時間である。２Ｔｒ＝８Ｎ＋ｎより、遅延時間２Ｔｒは８ビットずつ増加する。

そして制御部３１０は、各アップリンク伝送路の伝送路遅延時間が基準遅延時間Ｔｒとなるように、第１〜第４のポート＃１〜＃４の遅延部３４３の遅延量を設定する（ステップＳ１４）。また、各子局装置の遅延部５４６の遅延量も、同様にダウンリンク伝送路の伝送路遅延時間が基準遅延時間Ｔｒとなるように設定される。以上のようにして、遅延部３４３及び遅延部５４６の遅延量が設定される。

例えば２つの伝送路（伝送路Ａ及び伝送路Ｂ）に対して、図６に示す遅延量設定処理によって遅延量を設定する場合、具体的には以下のように処理が行われる。

まず、ステップＳ１１では、カウント部３４２によって、データの一巡に要する時間が測定される。この結果、伝送路Ａをデータが一巡するのに９６ステップ、伝送路Ｂをデータが一巡するのに１１８ステップを要したとすると、伝送路Ａの片道の伝送路遅延時間は４８ステップ、伝送路Ｂの片道の伝送路遅延時間は５９ステップとなる。

ステップＳ１２では、制御部３１０が最大の遅延時間Ｔｍａｘを検出する。この例では、伝送路Ｂの伝送路遅延時間が最大である（２Ｔｍａｘ＝１１８ステップであるので、Ｔｍａｘ＝５９ステップ）。

ステップＳ１３において、最大遅延時間Ｔｍａｘから基準遅延時間Ｔｒが求められる。基準遅延時間Ｔｒは、２Ｔｒが２Ｔｍａｘより大きくなり、且つ２Ｔｒ＝８Ｎ＋ｎとなる最小の数値として求められる。ｎ＝４の場合は、式：２Ｔｒ＝８×５＋４＝１２０＋４＝１２４が条件を満たす最小の基準遅延時間を与え、Ｔｒ＝６２となる。

ステップＳ１４で、各伝送路の遅延部に遅延量が設定される。伝送路Ａでは、アップリンク及びダウンリンクの各遅延量がＴｒ＝６２ステップとなるよう、Ｔα＝１４（＝６２−４８）ステップが、遅延部３４３及び遅延部５４６の遅延量として設定される。また伝送路Ｂでは、アップリンク及びダウンリンクの各遅延量がＴｒ＝６２ステップとなるよう、Ｔα＝３（＝６２−５９）ステップが遅延部３４３及び遅延部５４６の遅延量として設定される。

この遅延量設定処理では、各伝送路の遅延時間が基準遅延時間Ｔｒに揃えられるため、親局装置３００から各子局装置へ向かうダウンリンクのデータ伝送では、各子局装置から出射する無線信号の位相が揃うようになる。また、各子局装置から親局装置３００へ向かうアップリンクデータ伝送でも、各子局装置からの信号の位相が揃うため、親局装置３００が受信する信号の強度を高め、受信感度を改善することができる。

また、基準遅延時間Ｔｒが８ビット周期に合わせて設定されるため、各子局装置から親局装置３００へ向かうアップリンクのデータ伝送では、タイミング生成回路３３０で生成されるクロックに対して一定のタイミングでＵＬデータが読み出し部３４６に入力する。このため、読み出し部３４６による遅延時間の変動が生じない。

例えばｎ＝４とした場合、基準遅延時間Ｔｒは４ビットに切片を持つため、入力する８ビットデータの中央に、読み出しデータの先頭をあわせることができる。このため、図５に示すように、データの入力タイミングが近くても出力タイミングが１周期分ずれてしまうようなことを防止することができる。

図７は、上述の遅延量設定処理によって遅延部の遅延量が設定されたシステムにおけるアップリンクのデータ伝送の一例を示す図である。

図７に示す例では、各子局装置５０１〜５０４からほぼ同じタイミングでＵＬデータが出力されている。基準遅延時間Ｔｒは、親局装置３００と子局装置５０４との間の伝送路遅延時間をＴｍａｘとし、ｎ＝４として定められている。各子局装置から親局装置３００へは、基準遅延時間Ｔｒ後にＵＬデータが伝達されている。ポート＃４の読み出し部３４６では、入力するＵＬデータの４ビット目に合わせて、当該ＵＬデータの先頭ビットが出力されている。他のポート＃１〜＃３でも、ＵＬデータの４ビット目はポート＃４とほぼ同じタイミングで読み出し部３４６に入力している。これらのＵＬデータの先頭ビットは、ポート＃４と同じタイミングで読み出される。従って、読み出し部３４６へのデータの入出力に要する時間は、どのポートでもほぼ等しい。すなわち、アップリンクの伝送路遅延時間の変動が生じていないことが分かる。

以上のように、本実施形態によるＲＯＦシステムによれば、親局装置と複数の子局装置との間の伝送路遅延時間を基準遅延時間にそろえることができる。基準遅延時間は、ＵＬデータが読み出し部へ入力するタイミングと読み出し部から出力するタイミングが所定のクロック信号に対して一定であるように定められる。このため、読み出し部でのＦＩＦＯ方式のデータ読み出しによって生じるアップリンク伝送路遅延時間の変動を抑制することできる。

上述の実施形態では、タイミング生成回路３３０は、２５ＭＨｚのクロック信号を生成するものとしたが、クロック信号の周波数はこれに限定されない。また、親局装置３００と各子局装置の間でのデータ伝送は８ビットを単位として行われるものとしたが、１６ビット、３２ビット等、他のビット数を単位としてデータ伝送が行われてもよい。

図７では、一例として基準遅延時間Ｔｒがｎ＝４として求められる例を示したが、ｎの値は読み出し部３２６の精度に応じて任意に定めてもよい。

上述の実施形態では、各伝送路の伝送路遅延時間を基準遅延時間Ｔｒに一致させたが、ＲＯＦシステムの用途に応じて、各伝送路の遅延時間を互いに相違させてもよい。このような場合でも、各伝送路の遅延時間を式２Ｔｒ＝８Ｎ＋ｎ（Ｎは伝送路ごとに異なる値、ｎは全ての伝送路で同一の値）から算出することで、読み出し部に対するデータ入出力のタイミングを一定に保つことができる。このため、ＦＩＦＯ方式のデータ読み出しによる遅延時間の変動を生じさせない。

図６に示す遅延量調整処理は、光ケーブルの設置時に行われるだけでなく、所定周期（数時間毎、数日毎等）で、あるいは必要に応じて行われてもよい。光ケーブルの伝送路長は、温度変化などにより変化するため、遅延量調整処理を随時行うことで、環境に適した遅延量を設定することができる。

上述の実施形態では、図６の遅延量調整処理をＲＯＦシステムの親局と子局を接続する伝送路に適用したが、ＲＯＦシステムに限らず、装置間を接続する様々な伝送路（光ケーブル、同軸ケーブル等）に対して図６の遅延量調整処理を適用することができる。

本願発明は、前記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、１つの実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの実施形態に示される構成要件が組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。

１…ＲＯＦシステム、２…基地局、３００…ＲＯＦ親局装置、４１…光ケーブル、４２…光ケーブル、４３…光ケーブル、４４…光ケーブル、５０１…ＲＯＦ子局装置、５０２…ＲＯＦ子局装置、５０３…ＲＯＦ子局装置、５０４…ＲＯＦ子局装置、６１…アンテナ、６２…アンテナ、６３…アンテナ、６４…アンテナ、Ｔ…端末装置。

Claims

親局装置と子局装置が光信号伝送路を介して通信を行うＲＯＦ(radio over fiber)システムであって、
前記親局装置は、
前記子局装置から前記伝送路を介して送られたデータを、所定のクロックに同期したＦＩＦＯ(First In First Out)方式で読み出す読み出し手段と、
前記子局装置から送られたデータの伝送を遅延させる第１の遅延手段と、
前記読み出し手段にデータが入力するタイミングと前記読み出し手段からデータが出力されるタイミングとが、それぞれ前記クロックの１周期内で一定となるよう、前記第１の遅延手段の遅延量を設定する遅延制御手段とを備え、
前記子局装置は、
前記遅延制御手段によって設定された遅延量に応じて前記親局装置から送られたデータの伝送を遅延させる第２の遅延手段を備えることを特徴とするＲＯＦシステム。
前記親局装置は、
複数の子局装置と、それぞれの子局装置に対応して個別に設けられた複数の光信号伝送路を介して通信を行い、
前記複数の伝送路それぞれに対応して複数の前記読み出し手段及び複数の前記第１の遅延手段を更に備え、
前記遅延制御手段は、
前記複数の伝送路のうち遅延時間が最大となる伝送路から送られたデータが、前記読み出し手段に入力するタイミングと前記読み出し手段から出力されるタイミングが、それぞれ前記クロックの１周期内で一定となるよう当該伝送路に対応する第１の遅延手段の遅延量を設定し、
前記複数の第１の遅延手段は、前記遅延制御手段によって設定された遅延量に応じて前記複数の子局装置から送られたデータの伝送を遅延させることを特徴とする請求項１に記載のＲＯＦシステム。
子局装置と光信号伝送路を介して通信を行う親局装置であって、
前記子局装置から前記伝送路を介して送られたデータを、所定のクロックに同期したＦＩＦＯ(First In First Out)方式で読み出す読み出し手段と、
前記子局装置から送られたデータの伝送を遅延させる第１の遅延手段と、
前記読み出し手段にデータが入力するタイミングと前記読み出し手段からデータが出力されるタイミングとが、それぞれ前記クロックの１周期内で一定となるよう、前記第１の遅延手段の遅延量を設定する遅延制御手段とを備えることを特徴とする親局装置。
前記親局装置は、
複数の子局装置と、それぞれの子局装置に対応して個別に設けられた複数の光信号伝送路を介して通信を行い、
前記複数の伝送路それぞれに対応して複数の前記読み出し手段及び複数の前記第１の遅延手段を更に備え、
前記遅延制御手段は、
前記複数の伝送路のうち遅延時間が最大となる伝送路から送られたデータが、前記読み出し手段に入力するタイミングと前記読み出し手段から出力されるタイミングが、それぞれ前記クロックの１周期内で一定となるよう当該伝送路に対応する第１の遅延手段の遅延量を設定し、
前記複数の第１の遅延手段は、前記遅延制御手段によって設定された遅延量に応じて前記複数の子局装置から送られたデータの伝送を遅延させることを特徴とする請求項３に記載の親局装置。
所定のクロックに同期したＦＩＦＯ方式でデータを読み出す読み出し手段を備える親局装置と子局装置とが光信号伝送路を介して通信を行うＲＯＦシステムの伝送路遅延時間調整方法であって、
前記読み出し手段にデータが入力するタイミングと前記読み出し手段からデータが出力されるタイミングとが、それぞれ前記クロックの１周期内で一定となるよう、前記伝送路の遅延量を設定し、
前記設定された遅延量に応じて前記子局装置から前記親局装置へ送られるデータの伝送を遅延させることを特徴とする伝送路遅延時間調整方法。