JP5453800B2

JP5453800B2 - 電圧検知回路

Info

Publication number: JP5453800B2
Application number: JP2008327391A
Authority: JP
Inventors: 俊介汐留
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2008-12-24
Filing date: 2008-12-24
Publication date: 2014-03-26
Anticipated expiration: 2028-12-24
Also published as: JP2010152473A

Description

本発明は、チャージポンプの電圧制御の他、各種回路において、ある被測定電圧がある一定の電圧より大か小か検知するための発明に係り、特に基準電圧が被測定電圧と異なる電圧であるために被測定電圧を分圧する分圧回路を設けて比較しなければならない場合に用いられる回路であって、被測定電圧を接地電位との抵抗の比率により分圧した分圧電圧を設ける分圧回路と、分圧回路の出力と基準電圧とを比較する比較回路とを利用して検知結果を出力するに際して、イネーブル信号により起動し被測定電圧を閾値電圧より大か小かの検知信号を出力することにより行う電圧検知回路に関する。

従来から様々な電圧検知回路の回路構成が提案されている。図３は従来から良く用いられる電圧検知回路の例である。その回路の波形図を図４に示す。

被測定電圧１５１を接地電位１５２との抵抗の比率により分圧した分圧回路の出力１５３を提供すべく分圧回路１１１が設けられており、分圧回路の出力１５３と基準電圧１５４とを比較回路１１２で比較する。他方、イネーブル信号１５６は遅延回路１１３で遅延イネーブル信号１５７となり、この遅延イネーブル信号１５７と、比較回路１１２の比較回路出力１５５からＡＮＤ回路１１４で論理積であるＡＮＤを取った結果を検知結果１５８とする。

この場合、検知を停止できる様に、被測定電圧１５１を直接分圧回路１１１に直結せず、イネーブル信号によるスイッチ機能を持つ分圧入力回路１１５が設けられている。具体的には、イネーブ反転信号１５９がＰＭＯＳＦＥＴのゲート入力となっている回路からなる結果、イネーブル反転信号１５９が「Ｌｏｗ」のときのみ被測定電圧１５１が直接分圧回路１１１の分圧入力電圧１６０となる。

さらに、比較回路１１２は、イネーブル信号１６１が「Ｈｉｇｈ」のときのみ働く。

この回路の動作波形は、図４の様な波形となる。

すなわち、動作開始前１８１ではイネーブル信号が「Ｌｏｗ」であり、そのイネーブル反転信号１５９が「Ｈｉｇｈ」の場合が初期状態なので、分圧入力回路１１５はＯＦＦになっているため、直接分圧回路１１１により接地電位１５２が働き、分圧回路の出力１５３は低電圧になっている。また、同じイネーブル信号１６１が「Ｌｏｗ」であるために比較回路１１２が働かず、比較回路出力１５５が「Ｌｏｗ」となり、また、イネーブル信号１５６が「Ｌｏｗ」であるために遅延回路１１３の遅延イネーブル信号１５７も最終的には「Ｌｏｗ」となり、結局ＡＮＤ回路１１４から出る検知結果１５８も「Ｌｏｗ」となっている。

この状態で、イネーブル信号を立ち上げると安定時間１８２に入り、そのイネーブル反転信号１５９が「Ｌｏｗ」となり、分圧入力回路１１５はＯＮになるが、直接分圧回路１１１が充電されるのに時間がかかり、当初分圧回路の出力１５３は低電圧になっている。また、同じイネーブル信号１６１が「Ｈｉｇｈ」になるために比較回路１１２が働きだし、比較回路出力１５５が「Ｈｉｇｈ」となるが、イネーブル信号１５６が「Ｈｉｇｈ」になっても遅延回路１１３の遅延イネーブル信号１５７は当初「Ｌｏｗ」となり、結局ＡＮＤ回路１１４から出る検知結果１５８も「Ｌｏｗ」のままとなっている。

そして、直接分圧回路１１１が充電されるのに十分な安定時間１８２の長さが遅延回路１１３の遅延時間となっている。この様に、遅延回路１１３の遅延時間経過後、すなわち安定時間の後検知時間となり、分圧回路の出力１５３は被測定電圧側抵抗１７１、１７２、１７３と接地側抵抗１７４の比率で分圧され比較時間１８３、１８４、１８５に入る。

もし、閾値となる基準電圧１５４が安定時間経過後の分圧電圧１５３より高い場合、すなわち比較（＋）時間１８３、１８５は、比較回路１１２の比較回路出力１５５が「Ｈｉｇｈ」となり、遅延イネーブル信号１５７も「Ｈｉｇｈ」となっているので、結局ＡＮＤ回路１１４から出る検知結果１５８も「Ｈｉｇｈ」となる。

他方、もし、閾値となる基準電圧１５４が安定時間経過後の分圧回路の出力１５３より低い比較（−）時間１８４の場合は、比較回路１１２の比較回路出力１５５も「Ｌｏｗ」となり、遅延イネーブル信号１５７も「Ｈｉｇｈ」となっていても、結局ＡＮＤ回路１１４から出る検知結果１５８は「Ｌｏｗ」となる。

最後に、イネーブル信号が「Ｌｏｗ」になった場合、そのイネーブル反転信号１５９が「Ｈｉｇｈ」となり分圧入力回路１１５はＯＦＦになるため、直接分圧回路１１１により接地電位１５２まで分圧回路の出力１５３が電圧降下する。他方、同じイネーブル信号１６１も「Ｌｏｗ」になるため比較回路１１２の比較回路出力１５５が「Ｌｏｗ」となる。その結果、遅延イネーブル信号１５７が「Ｈｉｇｈ」のままでも、結局ＡＮＤ回路１１４から出る検知結果１５８も「Ｌｏｗ」となって比較時間を終了し、動作終了後１８６となる。

ほかに、特許文献１の様な、低電圧Ｖｃｃ２からＶｏｕｔを生成する場合と、高電圧Ｖｃｃ１からＶｏｕｔを生成する場合とでチャージポンプの段数を変えることでＶｏｕｔの昇圧時間を短縮する技術が示されている。

特許文献は以下の通り。
特開２００７−１８８６１２号公報特開２００５−１４１８１１号公報

起動時間の短縮を外部回路を用いずに自己回路だけによって構成し、安定時間の短縮を実現するとともに、分圧回路の抵抗で消費される消費電流を最小限にすることで経済的な回路となるとともに、抵抗で消費される消費電流を最小限にすることで熱の発生を最小限に抑制することを目的とする。

本発明で、前記課題を解決するため、まず、請求項１では、被測定電圧を接地電位との抵抗の比率により分圧した分圧電圧を設ける分圧回路と、非反転入力端子に基準電圧、反転入力端子に分圧回路の出力をそれぞれ入力して、分圧回路の出力と基準電圧とを比較する比較回路とを利用して検知結果を出力するに際して、イネーブル信号により起動し被測定電圧を閾値とする基準電圧より大か小かの検知信号を出力することにより行う電圧検知回路において、電源電圧をＤ入力とし比較回路出力の反転信号をクロックとしイネーブル反転信号をリセット入力としたＤ型フリップフロップと、Ｄ型フリップフロップのＱ出力を比較回路出力との論理積により検知信号とする検知出力回路と、Ｄ型フリップフロップＱ出力の反転信号と比較回路出力との否定論理積により電源電圧から分圧電圧への接続を制御する制御信号とする加速充電回路と、を備えることを特徴とする電圧検知回路を提供するものである。

また、請求項２では、さらに、イネーブル信号により比較回路の動作が為されるとともに、イネーブル反転信号により分圧電圧から接地電位へ接続するスイッチをＯＦＦ信号とする放電回路と、イネーブル信号により被測定電圧から分圧回路へ接続するスイッチをＯＮ信号とする分圧入力回路と、を備えることを特徴とする請求項１記載の電圧検知回路を提供するものである。

また、請求項３では、加速充電回路と放電回路と分圧入力回路がＭＯＳＦＥＴからなることを特徴とする請求項２記載の電圧検知回路を提供するものである。

また、請求項４では、加速充電回路が、Ｄ型フリップフロップＱ出力の反転信号と比較回路出力のＮＡＮＤ信号を発生させ、このＮＡＮＤ信号が電源電圧から分圧電圧へ接続するＰＭＯＳＦＥＴのゲート入力となっている回路からなり、放電回路が、イネーブル反転信号がＮＭＯＳＦＥＴのゲート入力となっている回路からなり、分圧入力回路が、イネーブル反転信号がＰＭＯＳＦＥＴのゲート入力となっている回路からなることを特徴とする請求項３記載の電圧検知回路を提供するものである。

本発明により、請求項１では起動時間の短縮を外部回路を用いずに自己回路だけによって構成し、安定時間の短縮を実現するとともに、分圧回路の抵抗で消費される消費電流を最小限にすることで経済的な回路となるとともに、抵抗で消費される消費電流を最小限にすることで熱の発生を最小限に抑制する電圧検知回路を提供することが可能になった効果がある。

また、請求項２では、動作開始時に分圧回路の出力が下がりきっておらず、残留電荷が残っており基準電圧より高い場合に発生する誤動作を防止できるとともに、起動時間のみならず、比較時間終了後の立ち下げに要する時間も短縮することができる。

さらに、請求項３では、半導体集積回路の中で設計することを可能とし、動作の速い半導体集積回路を提供することが可能になったものである。

請求項４では、その具体的に実現する回路構成を提供するものである。

本発明を実施するにあたって、最良の形態を説明する。当然、特許請求の範囲内で等価な回路等で同様な効果を奏する回路に変形実施することを排除するものではない。

図１は本願発明の一つの実施の形態にかかる電圧検知回路の例であり、この回路を用いて説明する。その回路の波形図を図２に示す。

被測定電圧５１を接地電位５２との抵抗の比率により分圧した分圧回路の出力５３を提供すべく分圧回路１１が設けられており、分圧回路の出力５３と基準電圧５４とを比較回路１２で比較する。

この場合、検知を停止できる様に、被測定電圧５１を直接分圧回路１１に直結せず、イネーブル信号５９によるスイッチ機能を持つ分圧入力回路１５が設けられいる。具体的には、イネーブル反転信号がＰＭＯＳＦＥＴのゲート入力となっている回路からなる結果、イネーブル信号が「Ｈｉｇｈ」のとき、すなわちイネーブル反転信号５９が「Ｌｏｗ」のときのみ被測定電圧５１が直接分圧回路１１の分圧入力電圧６０となる。

また、分圧電圧５３は被測定電圧側抵抗７１、７２、７３と接地側抵抗７４の比率で分
圧される。

この比較回路１２の比較回路出力５５は、ＮＯＴ回路１７にて論理反転してＮＯＴ回路出力５７とした上、Ｄ型フリップフロップ１３のクロックに入力される。なお、この入力Ｄは「Ｈｉｇｈ」である電源電圧６８であり、リセット入力はイネーブル反転信号５６である。

このＤ型フリップフロップ１３のＱ出力６２と、比較回路１２の比較回路出力５５からＡＮＤ回路１４で論理積であるＡＮＤを取った結果を検知結果５８とする。

それとは別に、Ｄ型フリップフロップ１３のＱ出力６２は、さらにＮＯＴ回路１８にて論理反転したＮＯＴ回路出力６３とした上、比較回路１２の比較回路出力５５とでＮＡＮＤ回路１９で論理積の反転回路であるＮＡＮＤを取った結果を加速充電抑制信号６４とする。

この場合、加速充電抑制信号６４によるスイッチ機能を持つ加速充電回路２１が設けられている。具体的には、加速充電抑制信号６４がＰＭＯＳＦＥＴのゲート入力となっている回路からなる結果、加速充電抑制信号６４が働かないときのみ「Ｈｉｇｈ」である電源電圧６５が分圧回路の出力５３に直結し、分圧回路の出力５３が「Ｈｉｇｈ」となる。

他方、イネーブル反転信号６６によるスイッチ機能を持つ放電回路２２が設けられている。具体的には、イネーブル反転信号がＮＭＯＳＦＥＴのゲート入力となっている回路からなる結果、イネーブル信号が「Ｌｏｗ」のとき、すなわちイネーブル反転信号６６が「Ｈｉｇｈ」のときのみ分圧回路の出力５３が接地電位６７に直結し、分圧回路の出力５３の残留電荷が接地電位６７に流れて、分圧回路の出力５３が接地電位である「Ｌｏｗ」になる。

この回路の動作波形は、図２の様な波形となる。

すなわち、動作開始前８１ではイネーブル信号が「Ｌｏｗ」である、すなわちイネーブル反転信号５９が「Ｈｉｇｈ」の場合が初期状態なので、分圧入力回路１５はＯＦＦになっているため、直接分圧回路１１により接地電位５２が働き、分圧電圧５３は低電圧になっているとともに、分圧回路の出力５３が接地電位６７に直結し、分圧回路の出力５３の残留電荷が接地電位６７に流れて、分圧回路の出力５３が接地電位である低電圧になっている。

また、同じイネーブル信号６１が「Ｌｏｗ」であるために比較回路１２が働かず、比較回路出力５５が「Ｌｏｗ」となり、Ｄ型フリップフロップ１３のＱ出力６２はイネーブル反転信号５６が「Ｈｉｇｈ」であるためにリセット入力が入っているので「Ｌｏｗ」となり、それと比較回路１２の比較回路出力５５とのＡＮＤ回路１４での論理積であるＡＮＤの結果である検知結果５８は「Ｌｏｗ」となる。同様に、Ｄ型フリップフロップ１３のＱ出力６２のＮＯＴ回路１８による論理反転したＮＯＴ回路出力６３は「Ｈｉｇｈ」であり、比較回路１２の比較回路出力５５からＮＡＮＤ回路１４で論理積の反転であるＮＡＮＤの結果である加速充電抑制信号６４は「Ｈｉｇｈ」となる。これにより放電回路２２のＮＭＯＳＦＥＴが働かず、電源電圧６５から分圧回路の出力５３に電荷が移動することはない。

この状態で、イネーブル信号を立ち上げるといきなり安定時間に入らず加速充電時間８１になり、そのイネーブル反転信号５９が「Ｌｏｗ」となり、分圧入力回路１５はＯＮになる。それと同時にイネーブル信号が「Ｌｏｗ」になりスイッチがＯＦＦになり、放電回路２２が閉じて分圧回路の出力５３が接地電位６７に電荷が移動できず、分圧回路の出力５３の電位が維持される。

また、直接分圧回路１１は、当初分圧電圧５３が低電圧になっているので、同じイネーブル信号６１が「Ｈｉｇｈ」になるために比較回路１２が働きだし、比較回路出力５５が「Ｈｉｇｈ」となる。

この比較回路１２の比較回路出力５５が「Ｈｉｇｈ」なので、ＮＯＴ回路１７にて論理反転したＮＯＴ回路出力５７は「Ｌｏｗ」となるので、Ｄ型フリップフロップ１３のクロックに入力がなされないことになり、リセット入力もイネーブル反転信号５６なので「Ｈｉｇｈ」であってもこのＤ型フリップフロップ１３のＱ出力６２は「Ｌｏｗ」のままとなっている。この結果、比較回路１２の比較回路出力５５との間でＡＮＤ回路１４で論理積であるＡＮＤを取った結果は「Ｌｏｗ」のままとなり、検知結果５８となる。

他方、Ｄ型フリップフロップ１３のＱ出力６２が「Ｌｏｗ」であれば、さらにＮＯＴ回路１８にて論理反転したＮＯＴ回路出力６３として「Ｈｉｇｈ」となる。比較回路１２の比較回路出力５５も上述の様に「Ｈｉｇｈ」であるので、ＡＮＤ回路１９で論理積の反転回路であるＮＡＮＤを取った結果も「Ｌｏｗ」となり加速充電抑制信号６４がＯＦＦとなる。これにより、加速充電抑制信号６４がＰＭＯＳＦＥＴのゲート入力となっている加速充電回路２１が働き出し、電源電圧６５が分圧回路の出力５３に直結し、分圧回路の出力５３へ電荷が流れ出し加速充電される。

この結果、加速充電がされて直接分圧回路１１は、分圧電圧５３が基準電圧５４より高電圧になると、加速充電時間８２を終了し、比較回路１２が働きだし、比較回路出力５５が「Ｌｏｗ」となり安定時間８３が開始する。

この結果、比較回路１２の比較回路出力５５も「Ｌｏｗ」となり、ＮＯＴ回路１７にて論理反転したＮＯＴ回路出力５７は「Ｈｉｇｈ」となり、Ｄ型フリップフロップ１３のクロックに入力がされ、リセット入力もイネーブル反転信号５６なので「Ｌｏｗ」であり、「Ｈｉｇｈ」である電源電圧６８が入力Ｄであるので、Ｄ型フリップフロップ１３のＱ出力６２は「Ｈｉｇｈ」となる。それでも、比較回路１２の比較回路出力５５とのＡＮＤ回路１４で論理積であるＡＮＤを取った結果は「Ｌｏｗ」のままであり、検知結果５８となる。

他方、Ｄ型フリップフロップ１３のＱ出力６２が「Ｈｉｇｈ」の場合は、さらにＮＯＴ回路１８にて論理反転したＮＯＴ回路出力６３が「Ｌｏｗ」となり、比較回路１２の比較回路出力５５も「Ｌｏｗ」になったので、ＮＡＮＤ回路１９で論理積の反転回路であるＮＡＮＤを取った結果は「Ｈｉｇｈ」となり加速充電抑制信号６４がＯＮとなる。これにより、加速充電抑制信号６４がＰＭＯＳＦＥＴのゲート入力となっている加速充電回路２１が停止し、電源電圧６５が分圧回路の出力５３に直結しなくなり、分圧回路の出力５３へ電荷が流れなくなる。

これ以降、Ｄ型フリップフロップ１３のＱ出力６２が「Ｈｉｇｈ」になりリセット信号が入力される、すなわちイネーブル反転信号５６が「Ｌｏｗ」になるまで「Ｈｉｇｈ」であり続ける。

この結果、最終的に分圧電圧５３は被測定電圧側抵抗７１、７２、７３と接地側抵抗７４の比率で分圧される状態で安定して安定時間８３が終了し、比較時間８４、８５、８６に入る。

もし、閾値である基準電圧５４が安定時間経過後の分圧電圧５３より高い場合、すなわち比較（＋）時間８４、８６は、比較回路１２の比較回路出力５５が「Ｈｉｇｈ」となり、Ｄ型フリップフロップ１３のＱ出力６２も「Ｈｉｇｈ」であり続けるので、結局ＡＮＤ回路１４から出る検知結果５８も「Ｈｉｇｈ」となる。また、Ｄ型フリップフロップ１３のＱ出力６２はＮＯＴ回路１８にて論理反転したＮＯＴ回路出力６３が「Ｌｏｗ」となり、比較回路１２の比較回路出力５５が「Ｈｉｇｈ」であっても、ＡＮＤ回路１９で論理積の反転回路であるＮＡＮＤを取った結果は「Ｈｉｇｈ」となり加速充電抑制信号６４がＯＮのままである。

他方、もし、閾値である基準電圧５４が安定時間経過後の分圧回路の出力５３より低い場合、すなわち比較（−）時間８５は、比較回路１２の比較回路出力５５も「Ｌｏｗ」となり、Ｄ型フリップフロップ１３のＱ出力６２も「Ｈｉｇｈ」であり続けても、結局ＡＮＤ回路１４から出る検知結果５８も「Ｌｏｗ」となる。また、ＮＯＴ回路１８にて論理反転したＮＯＴ回路出力６３も「Ｌｏｗ」のままなので、しかも比較回路１２の比較回路出力５５が「Ｌｏｗ」なので、ＡＮＤ回路１９で論理積の反転回路であるＮＡＮＤを取った結果は「Ｈｉｇｈ」となり加速充電抑制信号６４がＯＮのままである。

最後に、イネーブル信号が「Ｌｏｗ」になった場合、そのイネーブル信号の反転信号５９が「Ｈｉｇｈ」となり分圧入力回路１５はＯＦＦになるため、直接分圧回路１１により接地電位５２まで分圧電圧５３が電圧降下すると同時に、イネーブル反転信号５９が「Ｈｉｇｈ」になるので、分圧入力回路１５はＯＦＦになり、直接分圧回路１１により接地電位５２になり、分圧回路の出力５３の残留電荷が接地電位５２に流れることにより分圧回路の出力５３が接地電位である低電圧になるとともにイネーブル反転信号６６により放電回路２２であるＮＭＯＳＦＥＴのゲート入力がＯＮとなるので、分圧回路の出力５３が接地電位６７に直結し、分圧回路の出力５３の残留電荷が接地電位６７に流れて放電し、分圧回路の出力５３が接地電位である低電圧に加速的になる。これにより動作開始時に分圧回路の出力５３が下がりきっておらず、残留電荷が残っており基準電圧５４より高い場合に発生する誤動作を防止できる。

また、同じイネーブル信号６１が「Ｌｏｗ」であるために比較回路１２が停止し、比較回路出力５５が「Ｌｏｗ」となり、Ｄ型フリップフロップ１３のＤ型フリップフロップ１３のＱ出力６２もイネーブル反転信号５６が「Ｈｉｇｈ」になりリセット入力が入って「Ｌｏｗ」となり、それと比較回路１２の比較回路出力５５からＡＮＤ回路１４で論理積であるＡＮＤの結果である検知結果５８も「Ｌｏｗ」となって比較時間を終了し、動作終了後８７となる。

なお動作終了後８７は、Ｄ型フリップフロップ１３のＱ出力６２のＮＯＴ回路１８により論理反転したＮＯＴ回路の出力６３も「Ｈｉｇｈ」となり、比較回路１２の比較回路出力５５からＮＡＮＤ回路１９で論理積の反転であるＮＡＮＤの結果である加速充電抑制信号６４も「Ｈｉｇｈ」となり、これにより、加速充電抑制信号６４がＰＭＯＳＦＥＴのゲート入力となっている加速充電回路２１が働きを停止する。これにより電圧降下回路２１のＰＭＯＳＦＥＴがＯＦＦのままであり、電源電圧６５から分圧回路の出力５３に電荷が移動することがない。

この様に、加速充電時間８２に分圧回路の出力５３が閾値である基準電圧５４に近い電位になるため、この電位から被測定電圧側抵抗７１、７２、７３と接地側抵抗７４の比率で分圧される状態になる安定時間８３は極めて短くなる。また、加速充電時間８２も十分に短いため、両方の時間を合わせても従来の回路の安定時間１８２より極めて短い時間で比較時間に入ることができる。また、安定したかどうかの判断も、従来の回路における遅延回路１１３の様に固定的に設置する必要はなく、自己回路により安定時間が終了したか
判断しているので、余裕時間を持たせる必要がなく動作を早くできるものである。

本発明の一つの実施の形態を示す回路図である。本発明に関する図１の回路のタイミングチャートである。従来技術を示す回路図である。従来技術に関する図３の回路のタイミングチャートである。

符号の説明

１１分圧回路
１２比較回路
１３Ｄ型フリップフロップ
１４ＡＮＤ回路
１５分圧入力回路
１７ＮＯＴ回路
１８ＮＯＴ回路
１９ＮＡＮＤ回路
２１加速充電回路
２２放電回路
５１被測定電圧
５２接地電位
５３分圧回路の出力
５４基準電圧
５５比較回路出力
５６イネーブル反転信号
５７ＮＯＴ回路出力
５８検知結果
５９イネーブル反転信号
６０分圧入力電圧
６１イネーブル信号
６２Ｄ型フリップフロップのＱ出力
６３ＮＯＴ回路出力
６４加速充電抑制信号
６５電源電圧
６６イネーブル反転信号
６７接地電位
６８電源電圧
７１、７２、７３被測定電圧側抵抗
７４接地側抵抗
８１動作開始前
８２加速充電時間
８３安定時間
８４、８６比較（＋）時間
８５比較（−）時間
８７動作終了後
１１１分圧回路
１１２比較回路
１１３遅延回路
１１４ＡＮＤ回路
１１５分圧入力回路
１５１被測定電圧
１５２接地電位
１５３分圧回路の出力
１５４基準電圧
１５５比較回路出力
１５６イネーブル信号
１５７遅延イネーブル信号
１５８検知結果
１５９イネーブル反転信号
１６０分圧入力電圧
１６１イネーブル信号
１７１、１７２、１７３被測定電圧側抵抗
１７４接地側抵抗
１８１動作開始前
１８２安定時間
１８３、１８５比較（＋）時間
１８４比較（−）時間
１８６動作終了後

Claims

被測定電圧を接地電位との抵抗の比率により分圧した分圧電圧を設ける分圧回路と、非反転入力端子に基準電圧、反転入力端子に分圧回路の出力をそれぞれ入力して、分圧回路の出力と基準電圧とを比較する比較回路とを利用して検知結果を出力するに際して、イネーブル信号により起動し被測定電圧を閾値とする基準電圧より大か小かの検知信号を出力することにより行う電圧検知回路において、電源電圧をＤ入力とし比較回路出力の反転信号をクロックとしイネーブル反転信号をリセット入力としたＤ型フリップフロップと、Ｄ型フリップフロップのＱ出力を比較回路出力との論理積により検知信号とする検知出力回路と、Ｄ型フリップフロップＱ出力の反転信号と比較回路出力との否定論理積により電源電圧から分圧電圧への接続を制御する制御信号とする加速充電回路と、を備えることを特徴とする電圧検知回路。
さらに、イネーブル信号により比較回路の動作が為されるとともに、イネーブル反転信号により分圧電圧から接地電位へ接続するスイッチをＯＦＦ信号とする放電回路と、イネーブル信号により被測定電圧から分圧回路へ接続するスイッチをＯＮ信号とする分圧入力回路と、を備えることを特徴とする請求項１記載の電圧検知回路。
加速充電回路と放電回路と分圧入力回路がＭＯＳＦＥＴからなることを特徴とする請求項２記載の電圧検知回路。
加速充電回路が、Ｄ型フリップフロップＱ出力の反転信号と比較回路出力のＮＡＮＤ信号を発生させ、このＮＡＮＤ信号が電源電圧から分圧電圧へ接続するＰＭＯＳＦＥＴのゲート入力となっている回路からなり、放電回路が、イネーブル反転信号がＮＭＯＳＦＥＴのゲート入力となっている回路からなり、分圧入力回路が、イネーブル反転信号がＰＭＯＳＦＥＴのゲート入力となっている回路からなることを特徴とする請求項３記載の電圧検知回路。