JP5449620B2 - 反転積分回路及び非反転積分回路が結合された積分回路 - Google Patents

反転積分回路及び非反転積分回路が結合された積分回路 Download PDF

Info

Publication number
JP5449620B2
JP5449620B2 JP2013511104A JP2013511104A JP5449620B2 JP 5449620 B2 JP5449620 B2 JP 5449620B2 JP 2013511104 A JP2013511104 A JP 2013511104A JP 2013511104 A JP2013511104 A JP 2013511104A JP 5449620 B2 JP5449620 B2 JP 5449620B2
Authority
JP
Japan
Prior art keywords
capacitor
operational amplifier
circuit
switch
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013511104A
Other languages
English (en)
Other versions
JP2013526745A (ja
Inventor
オー ジン クォン
イル ヒュン ユン
セオン ウーン ジャン
ヒュン セオル シン
Original Assignee
ジニティクス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジニティクス カンパニー リミテッド filed Critical ジニティクス カンパニー リミテッド
Priority claimed from PCT/KR2011/003523 external-priority patent/WO2011142610A2/en
Publication of JP2013526745A publication Critical patent/JP2013526745A/ja
Application granted granted Critical
Publication of JP5449620B2 publication Critical patent/JP5449620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Electronic Switches (AREA)

Description

本発明は積分回路に関するものであり、特に雑音(noise)に強い積分回路に関するものである。
液晶表示装置(liquid crystal display)、有機発光表示装置(organic light emitting display)などの表示装置、携帯用伝送装置、その他の情報処理装置などは、多様な入力装置を利用して機能を行う。最近、このような入力装置としてタッチスクリーン(touch screen)装置が携帯電話、スマートフォン、パームサイズPC(Palm−Size PC)、ATM(Automated Teller Machine)機器などに広く使用されている。
タッチスクリーンは、画面上に指又はタッチペン(touch pen,stylus)などを接触して文字を書くか絵を描き、アイコンを実行させて望みの命令を行わせる。タッチスクリーン装置は、指又はタッチペンなどの画面への接触可否及び接触位置情報を感知し得る。
このようなタッチスクリーンは、タッチを感知する方法によって大きく抵抗膜方式(resistive type)及び静電容量方式(capacitive type)とで分類し得る。
抵抗膜方式のタッチスクリーンは、ガラスや透明プラスティックの上に抵抗成分の物質をコーティングし、その上をポリエステルフィルムで覆った構造を有する。抵抗膜方式のタッチスクリーンは、スクリーンをタッチすると変わる抵抗値の変化を検出してタッチ地点を感知する。抵抗膜方式のタッチスクリーンは、圧力が弱いと感知することができない短所を有する。
一方、静電容量方式のタッチスクリーンは、ガラスや透明プラスティックの両面又は一面に電極を形成して2つの電極の間に電圧を印加した後、指などの物体がスクリーンに接触すると変わる2つの電極間のキャパシタンス変更量を分析してタッチ地点を感知する。
静電容量方式のタッチスクリーンでタッチ地点を感知するためには、一つ又は2つの電極間に形成されるキャパシタンスを測定するための回路が必要である。このようなキャパシタンス測定回路は各種回路又は素子のキャパシタンスを測定するために主に使用されていたが、最近は各種携帯用装置がタッチ入力インターフェースを提供することによって使用者の接触及び接近を感知し得るキャパシタンス測定回路の適用範囲が拡大されつつある。
従来、携帯電話などのタッチスクリーンに使用されるキャパシタンス測定回路は、周辺環境の変化によって引き起こされる多様なノイズによって誤動作を起こす問題点があった。
本発明を介して雑音に強い積分回路(integrator circuit)を提供する。また、本発明による積分回路をタッチスクリーンの入力を感知する感知部(sensor bolck)に適用することで、タッチ入力から発生する雑音による入力感知エラー(sensing error)を減少させようとする。
本発明の範囲が上述した課題によって制限されることはない。
上述した課題を解決するための本発明の一態様による積分回路が提供される。この積分回路は、第1演算増幅器OA1、第2演算増幅器OA2及びキャパシタCijを含み、前記第1演算増幅器及び前記第2演算増幅器の反転入力端子はそれぞれ第1スイッチS1及び第2スイッチS2を介して前記キャパシタの第1端子に連結されるようになっており、前記キャパシタの第2端子は第3スイッチS1’及び第4スイッチS2’を介して第1電位及び第2電位に連結されるようになっており、前記第1演算増幅器の反転入力端子と出力端子は第1フィードバックキャパシタCfb1を介して互いに連結されるようになっており、前記第2演算増幅器の反転入力端子と出力端子は第2フィードバックキャパシタCfb2を介して互いに連結されるようになっており、前記第1演算増幅器及び前記第2演算増幅器の非反転入力端子はそれぞれ第3電位に連結されるようになっている。
この際、前記第3電位は前記第2電位と同じであってもよい。
この際、前記第1演算増幅器の反転入力端子と出力端子の間及び前記第2演算増幅器の反転入力端子と出力端子の間にはそれぞれスイッチS3,S3’が並列に連結されてもよい。
この際、前記第1スイッチ及び前記第3スイッチは第1クロックによって駆動され、前記第2スイッチ及び前記第4スイッチは第2クロックによって駆動されてもよい。
この際、前記第1クロックと前記第2クロックのオン(on)区間は時間軸上で互いに交代して現れてもよい。この際、第1クロックのオン区間の一部と第2クロックのオン区間の一部は同じ時間に存在してもよい。または、それとは異なって、第1クロックと第2クロックのうちいずれか一つがオン状態である場合他の一つはオフ状態であってもよい。
本発明の他の態様による回路として、動作パターンと感知パターンが形成されたキャパシティブ方式のタッチスクリーンの入力を感知するようになっている回路が提供される。この回路は、第1演算増幅器及び第2演算増幅器を含み、前記感知パターンは第1スイッチ及び第2スイッチを介して前記第1演算増幅器の反転入力端子及び前記第2演算増幅器の反転入力端子に連結されるようになっており、前記動作パターンは第3スイッチ及び第4スイッチを介して第1電位及び第2電位に連結されるようになっており、前記第1演算増幅器の反転入力端子と出力端子は第1フィードバックキャパシタを介して互いに連結されるようになっており、前記第2演算増幅器の反転入力端子と出力端子は第2フィードバックキャパシタを介して互いに連結されるようになっており、前記第1演算増幅器及び前記第2演算増幅器の非反転入力端子はそれぞれ第3電位に連結されるようになっている。
この際、前記第1スイッチ及び前記第3スイッチは第1クロックによって駆動され、前記第2スイッチ及び前記第4スイッチは第2クロックによって駆動されてもよい。
本発明のまた他の態様によるスイッチドキャパシタ積分回路が提供される。この回路は、反転スイッチドキャパシタ積分回路(inverting switched capacitor integrator circuit)及び前記反転スイッチドキャパシタ積分回路に連結された非反転スイッチドキャパシタ積分回路(non−inverting switched capacitor integrator circuit)を含み、前記反転スイッチドキャパシタ積分回路のサンプリングキャパシタ(sampling capacitor)と前記非反転スイッチドキャパシタ積分回路のサンプリングキャパシタは同じキャパシタである。
この際、前記反転スイッチドキャパシタ積分回路は前記サンプリングキャパシタに充電された電圧を積分して負の電圧を出力するようになっており、前記非反転スイッチドキャパシタ積分回路は前記サンプリングキャパシタに充電された電圧を積分して正の値を出力するようになっていてもよい。
この際、前記反転スイッチドキャパシタ積分回路の積分時区間の少なくとも一部は前記非反転スイッチドキャパシタ積分回路の積分時区間と重ならなくてもよい。
この際、前記サンプリングキャパシタはキャパシティブ方式のタッチスクリーンに形成された感知パターンと動作パターンによって形成されたものであってもよい。
この際、前記サンプリングキャパシタの2つの端子のうち前記反転スイッチドキャパシタ積分器の増幅器及び前記非反転スイッチドキャパシタ積分器の増幅器の方の端子には、有線又は無線で流入される雑音源(noise source)が連結されてもよい。
本発明の更に他の態様による積分回路が提供される。この回路はキャパシタ、前記キャパシタを充電及び放電するように前記キャパシタに連結された充放電回路、前記充放電回路に連結された反転積分回路、前記充放電回路に連結された非反転積分回路を含む。
この際、前記反転積分回路は前記キャパシタに充電された電圧を積分して負の電圧を出力するようになっており、前記非反転積分回路は前記キャパシタに充電された電圧を積分して正の値を出力するようになっていてもよい。
この際、前記キャパシタはキャパシティブ方式のタッチスクリーンに形成された感知パターンと動作パターンによって形成されたものであってもよい。
この際、前記キャパシタの両端子のうち前記反転積分回路及び非反転積分回路の方に連結された一端子には有線又は無線で流入される雑音源が連結されてもよい。
この際、前記反転積分回路の積分時区間の少なくとも一部は前記非反転積分回路の積分時区間と重ならなくてもよい。
この際、前記キャパシタはキャパシティブ方式のタッチスクリーンに形成された感知パターンと動作パターンによって形成されたものであってもよい。
この際、前記キャパシタの両端子のうち前記第1演算増幅器及び第2演算増幅器の方に連結された一端子は前記感知パターンに対応してもよい。
この際、前記感知パターンは前記動作パターンより前記タッチスクリーンの外部に配置されていてもよい。
この際、前記キャパシタの両端子のうち前記第1演算増幅器及び第2演算増幅器の方に連結された一端子には有線又は無線で流入される雑音源が連結されてもよい。
本発明の更に他の態様による積分回路が提供される。この積分回路は、第1演算増幅器、第2演算増幅器及びキャパシタを含む。この際、前記第1演算増幅器及び第2演算増幅器の反転入力端子は前記キャパシタの第1端子に連結されるようになっており、前記第1演算増幅器の反転入力端子と出力端子は直列連結された第1スイッチと第1フィードバックキャパシタを介して互いに連結されるようになっており、前記第2演算増幅器の反転入力端子と出力端子は直列連結された第2スイッチと第2フィードバックキャパシタを介して互いに連結されるようになっており、前記キャパシタの第2端子は第3スイッチ及び第4スイッチを介して第1電位及び第2電位に連結されるようになっており、第1演算増幅器及び前記第2演算増幅器の非反転入力端子はそれぞれ第3電位に連結されるようになっている。
この際、前記第3電位は前記第2電位と同じであってもよい。
この際、前記第1演算増幅器の反転入力端子と出力端子の間及び前記第2演算増幅器の反転入力端子と出力端子の間にはそれぞれスイッチS3,S3’が並列に連結されてもよい。
以上、課題を解決するための手段において、括弧の中に記した内容な本発明の理解を助けるためのものであり、本発明の範囲を制限するためのものではない。
本発明によって雑音に強い積分回路が提供され得る。また、この積分回路をタッチスクリーンの入力を感知する感知部に適用することで、タッチ入力から発生する雑音による入力感知エラーを減少させ得る。
本発明の範囲が上述した効果によって制限されることはない。
本発明の一実施例が適用され得るタッチスクリーン装置の構造の例を示す図である。 本発明の一実施例が適用され得るタッチスクリーン装置の構造の例を示す図である。 本発明の一実施例が適用され得るタッチスクリーン装置の構造の例を示す図である。 本発明の一実施例が適用され得るタッチスクリーン装置の構造の例を示す図である。 本発明の一実施形態によるタッチスクリーンを駆動するのに使用され得る駆動回路を説明するための概略図である。 本発明の一実施例による積分装置の構造を示す図である。 本発明の一実施例による積分装置の各ノードにおける時間による状態を示すタイミング図である。 本発明の一実施例による積分装置の構造を示す図である。 本発明の一実施例による積分装置の構造を示す図である。 本発明の一実施例による積分装置の構造を示す図である。 本発明の一実施例による積分装置に流入され得る雑音が除去される原理を説明する図である。 本発明の一実施例による積分装置に流入され得る雑音が除去される原理を説明する図である。 本発明の一実施例による積分装置に流入され得る雑音が除去される原理を説明する図である。 本発明の一実施例による積分装置に流入され得る雑音が除去される原理を説明する図である。 本発明の一実施例による積分装置の雑音に対する周波数応答を示す図である。 本発明の一実施例に使用され得る反転積分回路の一例を示す図である。 本発明の一実施例に使用され得る非反転積分回路の一例を示す図である。 本発明の他の実施例による積分回路を説明する図である。 本発明の他の実施例による積分回路を説明する図である。 本発明の一実施例による積分装置の動作をシミュレーションした結果を示す図である。
以下、添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施し得るように詳しく説明する。しかし、本発明は様々な相異なる形態に具現されてもよく、ここで説明する実施例に限定されることはない。以下で使用される用語は単に特定の実施例を言及するためのものであり、本発明を限定する意図はない。また、以下で使用される単数形態は、文句がそれと明白に反対の意味を示さない限り複数形態をも含む。
図1は、本発明の一実施例が適用され得るタッチスクリーン装置を示す図である。
図1に示したように、タッチスクリーン装置は、タッチパネル100、キャパシタンス測定回路200及びタッチ判別部300を含んでもよい。
タッチパネル100は互いに絶縁されて形成される多数の動作信号線(X1,X2,X3,…,Xn)と多数の感知信号線(Y1,Y2,Y3,…,Yn)を含んでもよい。図1では便宜上動作信号線と感知信号線をそれぞれ線で示したが、実際には電極パターンで具現され得る。本明細書において、感知信号線は感知ライン、感知線、感知電極などの用語と混用されてもよく、動作信号線はライン、動作線、動作電極などの用語と混用されてもよい。また、図1では多数の動作信号線と多数の感知信号線が互いに絶縁されて交差するように示したが、本発明がそれに限ることはなく、動作信号線と感知信号線が交差しなくてもよい。
タッチ地点を示すセンシングノード110は一つの感知信号線と一つの動作信号線によって定義され、各センシングノード110はノードキャパシタ112を含んでもよい。ノードキャパシタ112は、互いに絶縁されて分離される動作信号線と感知信号線によって形成され得る。図1では、i番目の動作信号線とj番目の感知信号線によって形成されるノードキャパシタ112のキャパシタンスをCijで示している。
キャパシタンス測定回路200は多数の動作信号線(X1,X2,X3,…,Xn)と多数の感知信号線(Y1,Y2,Y3,…,Yn)に電気的に連結され、各ノードキャパシタ112のキャパシタンスCijを測定するようになっている。
タッチ判別部300は、キャパシタンス測定回路200によって測定された各ノードキャパシタのキャパシタンスに基づいて、キャパシタンスの変化量を分析して使用者が入力したタッチ地点を感知するようになっている。
図2は、図1のタッチスクリーン装置の概念の具現した一例を示す図である。
図2は、物体のタッチ有無を判断するための全体のタッチスクリーン装置において、動作回路と付加的な装置以外に直接タッチが行われるタッチスクリーンパネルの動作を説明するための概念的構造図である。感知パターン100と動作パターン101は導電性物質で形成されてもよく、感知パターン100と動作パターン101はタッチスクリーン動作回路と付加的装置に直接電極で連結されてタッチ有無を判断する際使用されてもよい。従って、感知パターン100と動作パターン101の模様によって多様なタッチスクリーンパネルを作ることができる。感知パターン100と動作パターン101の間には誘電体102が存在し得る。従って、導電性物質で形成された感知パターン100と動作パターン101はその間に誘電体102を有している蓄電器(キャパシタ)を形成するようになる。感知パターン100、動作パターン101及び誘電体102を含むタッチスクリーンパネルを保護するために、感知パターン100の上にウィンドウ103が存在してもよい。保護ウィンドウ103の上にタッチする物体が存在すると、タッチスクリーンパネルの感知パターン100と動作パターン101の間のキャパシタンスに変化が起こり得る。
図3は、図2のタッチスクリーン装置の概念的構造図を平面図として示す図である。
図3の(a)は感知パターン100と動作パターン101を同時に示すものであり、図3の(b)は感知パターン100を、図3の(c)は動作パターン101を示すものである。
タッチスクリーン装置には広い直四角形状になっている多数個の動作パターン101が形成されている。動作パターン101に電圧が加えられると、感知パターン100と動作パターン101の間には電場が生じるようになる。感知パターン100は動作パターン101に比べ相対的に細い模様になっていてもよい。従って、動作パターン101に電圧がかかる際、感知パターン100が動作パターン101に比べ小さい面積を有するため感知パターン100が動作パターン101を覆いきれなくなる。上述した電場が動作パターン101から感知パターン100方向に出るようになるが、この電場はタッチが起こらないと感知パターン100に流れ込むが、タッチが起こるとタッチされた物体に流れ込むことになって感知パターン100と動作パターン101の間に形成される電場が変化するようになる。この変化は、感知パターン100と動作パターン101の間に形成されるキャパシタンスの変化に帰結され、このようなキャパシタンスの値を感知装置で感知することでタッチ有無を判断し得る。
図3によるパターンは本発明の理解を助けるために多様なタッチスクリーンの電極パターンのうち一つを例示したものであり、この例示によって本発明の範囲が限られることはないと理解し得るはずである。
図4は、図3の切取線203による垂直構造を示す図である。
図4を参照すると、動作パターン101に電圧が加えられた際タッチの有無を判断することになるのは点線で示された電場が保護ウィンドウ103に上に出る部分、即ち、感知パターン100が動作パターン101から出る電場を覆いきれない領域でタッチ入力が行われた場合、この領域を通過して感知パターン100に入るようになっていた電場の経路が異なることによって感知パターン100が動作パターン101で形成されたキャパシタに蓄積される電荷量が減るようになり、物体がタッチされたと判断するようになる。
これまで、タッチスクリーンでタッチ入力が行われたか否かを検出するための原理のうち一つを説明した。以下、上述したキャパシタンスの変化を測定するのに使用され得る本発明の実施例について説明する。
図5は、本発明の一実施形態によるタッチスクリーンを駆動するのに使用され得る駆動回路を説明するための概略図である。
図5に示したように、駆動回路10は充放電回路11、センシング部12及びキャパシタCijを含んでもよい。センシング部12は積分機能を行う機能があるため、本明細書で「積分部」と称されてもよい。充放電回路11はキャパシタCijの両端子に電気的に連結され、キャパシタCijを電源電圧Vccで充電させて接地電圧GNDに放電させるための回路である。以下、キャパシタCijはサンプリングキャパシタと称されてもよい。
ここで、この駆動回路をタッチスクリーンを駆動するのに使用すると、図5のキャパシタCijは上述したノードキャパシタ112に対応され得る。即ち、キャパシタCijは動作信号線Xiと感知信号線Yjに電気的に連結され、充放電回路11は充電及び放電動作を複数回(N回)反復し得る。
図5の駆動回路において、感知信号線Yjを介して雑音が流入され得るが、この雑音まで積分されてセンシング部12の出力に望まない影響を及ぼす恐れがある。以下、本発明の一実施例による雑音に強い積分装置の構造について説明する。
図6は、本発明の一実施例による積分装置の構造を示す図である。
図6を参照すると、この積分回路は、第1演算増幅器OA1、第2演算増幅器OA2及びキャパシタCijを含む。第1演算増幅器OA1及び第2演算増幅器OA2の反転入力端子はそれぞれ第1スイッチS1及び第2スイッチS2を介してキャパシタCijの第1端子Yjに連結されており、キャパシタCijの第2端子Xiは第3スイッチS1’及び第4スイッチS2’を介して第1電位Vcc及び第2電位GNDに連結されている。以下、説明の便宜上、第2電位GNDは0の値を有することにする。1第1演算増幅器OA1の反転入力端子と出力端子は第1フィードバックキャパシタCfb1を介して互いに連結されており、第2演算増幅器OA2の反転入力端子と出力端子は第2フィードバックキャパシタCfb2を介して互いに連結されており、第1演算増幅器OA1及び第2演算増幅器OA2の非反転入力端子はそれぞれ第2電位GNDに連結され得る。
更に、リセットスイッチS3,S3’が第1演算増幅器OA1及び第2演算増幅器OA2の非反転入力端子と出力端子の間をそれぞれ連結していてもよい。リセットスイッチS3,S3’がオンされると、第1フィードバックキャパシタCfb1と第2フィードバックキャパシタCfb2に充電された電荷が全て放電され、その両端の電圧を0にすることができる。実施例によってリセットスイッチS3とリセットスイッチS3’が同じタイミングで動作してもよい。
スイッチS1,S1’とスイッチS2,S2’は以下の図7の(a)のクロック1CLK1及び図7の(b)のクロック2CLK2のようなタイミングにスイッチングされ得る。しかし、それに限ることはない。
図7は、図6に示した積分装置の各ノードにおける時間による状態を示すタイミング図である。
図7の(a)及び図7の(B)はスイッチS1,S1’及びスイッチS2,S2’のオン−オフタイミングを示し、図7の(c)は第2端子Xiの電位、図7の(d)は第1演算増幅器OA1の出力電圧Vo1、図7の(e)は第2演算増幅器OA2の出力電圧Vo2を示す。
図7の(a)及び図7の(b)を参照すると、スイッチS1,S1’及びスイッチS2,S2’はそれぞれ重ならない時間の間交代してオン状態になり得る。即ち、スイッチS1,S2’は時区間[t1、t2]、[t1‘,t2’]でオン状態になり、時区間[t2,t1‘]でオフ状態になり得る。それに比べ、スイッチS1,S2’は時区間[t3、t4]、[t3‘,t4’]でオン状態になり、時区間[t4,t3‘]でオフ状態になり得る。時区間[t1,t1’]でのスイッチS1,S1’及びスイッチS2,S2’の動作状態は続けて反復され得る。図7において、時区間[t2、t3]及び時区間[t4、t1’]の長さは0ではない値であるが、実施例によって実質的に0に近くなるように設定してもよい。
以下、時刻tの直前を「t−」と称し、時刻tの直後を「t+」と称する。例えば、時刻t1の直前を「t1−」であり、直後は「t1+」と称し得る。以下、図7に示した各時刻における積分装置の動作を説明するために図8乃至図10に示した積分装置の動作状態図を図7と共に参照する。
図8は図7の時刻t1+における積分装置の状態、図9は図7の時刻t2+、t4+における積分装置の状態、図10は図7の時刻t3+における積分装置の状態を示す図である。この際、時刻t1−における初期条件はCfb1,Cfb2及びCijが全て放電されたと仮定する。
図7及び図8を参照すると、時刻t1+でスイッチS1,S1’はオン状態にあり、スイッチS2,S2’はオフ状態にある。キャパシタCijの第1端子Yjは第1演算増幅器OA1の反転入力端子に連結されている。この際、第1演算増幅器OA1の非反転入力端子は第2電位GNDに連結されているため、第1端子Yjの電位は第2電位と同じである。この際、キャパシタCijの第2端子Xiの電位は第1電位Vccとなるため、キャパシタCijの両端の電位差は第1電位Vccと同じ値を有する。
この際、キャパシタCijに流れる電流は第1フィードバックキャパシタCfb1を介して流れるため、この際第1演算増幅器OA1の出力端子o1の電位(Vo1,1)は以下の式1のようになる。
(式1)
Figure 0005449620
この際、第1端子Yjの電位は第2電位GNDで維持され、第2演算増幅器OA2の出力端子の電位も第2電位GNDで維持される。
以下、N回の積分によって一つの積分サイクルが完成されると仮定すると、新たな積分サイクルが始まった後k(k=1,2,3,…,N)番目の積分が完了された時点における1演算増幅器OA1の出力端子o1の電位はVol,kと示し得る。
図7及び図9を参照すると、時刻t2+でスイッチS1,S1’とスイッチS2,S2’は全てオフ状態にある。キャパシタCijの両端の電位差は第1電位Vccのような大きさで維持される。この際、第1端子Yjと第2端子Xiの電位はフローティング(floating)状態であるが、便宜上図7の(c)及び図7の(d)では第1端子Yjの電位を第2電位GNDで示した。
図7及び図10を参照すると、時刻t3+でスイッチS1,S1’はオフ状態にあり、スイッチS2,S2’はオン状態にある。第2端子Xiの電位は第2電位GNDとなり、第1端子Yjの電位は瞬間的に−Vccとなる。第1端子Yj第1演算増幅器の反転入力端子に連結されているため、すぐに第2電位GNDに上昇する。第1端子Yjの電位が瞬間的に変わる時区間で第2演算増幅器の出力端子から電流が流されて第2フィードバックキャパシタCfb2を充電させるため、この際第2演算増幅器の出力端子o2の電位(Vo2,1)は式2のようになる。
(式2)
Figure 0005449620
図7及び図9を更に参照すると、時刻t4+でスイッチS1,S1’とスイッチS2,S2’は全てオフ状態にある。キャパシタCijの両端の電位差は0となる。この際、第1端子Yjと第2端子Xiの電位はフローティング状態であるが、便宜上図7の(c)及び図7の(d)では第1端子Yjの電位を第2電位GNDで示した。
前記図8乃至図10で説明した動作が起こる時区間[t1,t1’]を一つのサイクルとして定義すると、このようなサイクルをN回反復して発生させ得る。この際、第1フィードバックキャパシタCfb1と第2フィードバックキャパシタCfb2に充電された電荷は放電されないため、第1演算増幅器の出力端子o1の電位Vo1及び第2演算増幅器の出力端子o2の電位Vo2は図7の(e)及び図7の(f)に示したように階段式に増加又は減少する。N回のサイクルの進行が完了された時点で、電位Vo2,Nから電位Vo1,Nを引いた値であるΔVは式3のように与えられ得る。
(式3)
Figure 0005449620
但し、この際第1フィードバックキャパシタCfb1と第2フィードバックキャパシタCfb2の値は同じ値Cfbであると仮定した。
式3によると、第1フィードバックキャパシタと第2フィードバックキャパシタの値Cfbは分かり得る定数値であるため、ΔVはキャパシタCijの値に比例することが分かる。
図6による積分装置をタッチスクリーン駆動回路に適用すると、キャパシタCijの値はタッチスクリーンに対するタッチ入力によって変化するため、ΔVを測定することでキャパシタCijの値を測定することができ、よってタッチ入力可否を知ることができる。
一旦、N回の積分サイクルが終了されてΔVを測定した後は、図11のようにリセットスイッチS3,S3’をオン状態に変えて第1フィードバックキャパシタと第2フィードバックキャパシタの電荷を全て放電させ得る。上述したようにキャパシタCijをN回充放電させるのに所要される時間を一つの積分サイクルと定義すると、リセットスイッチS3,S3’をオン状態に変えた後更に新たな一つの積分サイクルを開始し得る。
以上、図6乃至図10を介して本発明の一実施例による積分装置の動作原理を説明した。しかし、図5で説明したように、この積分装置の第1端子Yjを介して雑音が流入される恐れがある。
代表的に、この積分装置を上述したタッチスクリーン駆動装置として使用する場合がそれに当たる。即ち、上述した感知パターン100がキャパシタCijの第1端子Yjに当たるが、この際、感知パターン100にタッチ入力をするために指のような物体を近づけるとそこから第1端子Yjに雑音が流れ込む可能性がある。
図6に示した本発明の一実施例によると、上述したように流入される雑音を効率的に除去し得る。以下、図11乃至図14を介してその原理について説明する。
図11乃至図14は、本発明の一実施例による積分装置に流入され得る雑音が除去される原理を説明する図である。
基本的に、第1端子Yjを介して流入された雑音は第1演算増幅器OA1と第2演算増幅器OA2の出力電圧に全て追加に積分され得る。但し、第1演算増幅器OA1はスイッチS1、S1’がオン状態である場合にのみ雑音を積分し、第2演算増幅器OA2はスイッチS2,S2’がオン状態である場合にのみ雑音を積分する。
図11は、直流成分のみを有する雑音が流入される場合を説明する図である。
図11を参照すると、クロック1CLK1のうち時点(n1,k=1,2,3,…,N)を含むオン区間で流入される雑音は第1演算増幅器OA1の出力電位Vo1に追加に積分される。この際、各オン区間で出力電位Vo1が追加に積分された雑音の大きさをA1,nk(k=1,2,3,…N)と定義すると、一つの積分サイクルの間第1演算増幅器OA1の出力電位Vo1に追加に積分された雑音の大きさA1は式4のように与えられ得る。
(式4)
Figure 0005449620

同じく、クロック2CLK2のうち時点(n2,k=1,2,3,…,N)を含むオン区間で流入される雑音は第2演算増幅器OA2の出力電位Vo2に追加に積分される。この際、各オン区間で出力電位Vo2に追加に積分された雑音の大きさをA2,nk(k=1,2,3,…,N)と称すると、一つの積分サイクルの間第2演算増幅器OA2の出力電位Vo2に追加に積分された雑音の大きさA2は式5のように与えられ得る。
(式5)
Figure 0005449620

上記のような雑音の積分効果を一緒に考慮すると、式3は式6のように変更され得る。即ち、N回のサイクルが終了された後、電位Vo2,Nから電位Vo1,Nを引いた値であるΔVは式6のように与えられ得る。
(式6)
Figure 0005449620
この際、図11のように雑音がDC成分のみを有する場合、実質的にA2,nk=A1,nkを満足するため式6は式7のようになり得る。
(式7)
Figure 0005449620
従って、本発明の一実施例による積分回路を使用するとDC成分の雑音が除去され得る。
次に、図12は低周波雑音が流入される場合を説明する図である。
クロック1CLK1とクロック2CLK2の動作周期及び動作周波数は、それぞれT,f(=1/T)と称され得る。図12において、雑音の周期はこの動作周波数fに比べて非常に遅い場合を示したものであり、この際、一つの積分サイクル当たり積分回路の積分回数N=14であるのに比べ、雑音は一つの積分サイクル当たり1サイクルのみ進行される場合である。
図12の場合でも、電位Vo2,Nから電位Vo1,Nを引いた値であるΔVは式6のように与えられ得る。図12のように雑音がDC成分ではない場合式6でA2,nk=A1,nkを満足しないが、一つの積分サイクルにかけて第1演算増幅器OA1の出力電位Vo1に追加に積分された雑音の大きさA1は第2演算増幅器OA2の出力電位Vo2に追加に積分された雑音の大きさA2と殆ど相殺され得るということが分かる(
Figure 0005449620


)。従って、クロック1及びクロック2の動作周波数より非常に小さい周波数を有する雑音は、一般にその影響がΔVに殆ど反映されないということが分かる。
図13は、クロック1CLK1とクロック2CLK2の動作周波数と同じ周波数を有する雑音が流入される場合を説明するための図である。即ち、一つの積分サイクル当たり積分回路の積分回数N=14であり、雑音は一つの積分サイクル当たり14サイクルが反復される場合である。
図13の場合でも、電位Vo2,Nから電位Vo1,Nを引いた値であるΔVは式6のように与えられ得る。ところで、クロック2CLK2のうち時点n2,kを含む区間における第2演算増幅器OA1の出力電位Vo2に追加に積分される雑音大きさA2,nkは、クロック1CLK1のうち時点n1,kを含む区間で第1演算増幅器OA1の出力電位Vo1に追加に積分される雑音の大きさA1,nkと同じ大きさであるが反対の符号を有するということを容易に理解し得る。即ち、A2,nk=−A1,nkが成立するということが分かる。従って、図13の場合、式6は式8のように変更され得るということが分かる。
(式8)
Figure 0005449620
即ち、図13のような雑音が流入される場合、雑音は除去されない。
次に、図14は一つの積分サイクル当たり積分回路の積分回数N=14であり、雑音は一つの積分サイクル当たり15サイクルが反復される場合を示す図である。
図14の場合でも、電位Vo2,Nから電位Vo1,Nを引いた値であるΔVは式6のように与えられ得る。図14のような場合式6でA2,nk=−A1,nkを満足しないが、一つの積分サイクルにかけて第1演算増幅器OA1の出力電位Vo1に追加に積分された雑音の大きさA1は第2演算増幅器OA2の出力電位Vo2に追加に積分された雑音の大きさA2と殆ど相殺され得るということが分かる(
Figure 0005449620


)。一般に、本発明の一実施例による積分回路を使用すると、そして一つの積分サイクル当たり積分する回数がNとすると、一つの積分サイクル当たりk(但し、kはNを除いた負ではない整数)回反復される正弦波雑音が一端子Yjを介して流入されるとその雑音は実質的に除去されるということが分かる。
図15は、図6のような構成の回路領域P2において入力部を第1端子Yjとし、出力を第2演算増幅器OA2の出力端子の電位Vo2から第1演増幅器OA1の出力端子の電位Vo1を引いた値に定義した場合の周波数応答を示す図である。図11乃至図14が本発明の一実施例による雑音除去の特性を時間領域で説明した図であれば、図15はそのような特性を周波数領域で説明した図である。
図15は、一つの積分サイクル当たり積分回数N=10である場合を示す図である。図15を参照すると、ヌル(null)の大きさの応答を有する周波数は、周波数による大きさ応答曲線のピーク周波数(50,000Hz)の前に、DCを含んで10個存在することが分かる。
図15を参照すると分かるように、駆動周波数fを十分に高く設定すると(図15の場合f=50,000Hz)、図6に示した回路領域P2における雑音通過大域は周囲環境でよく発生する主要雑音の周波数大域と遠く離れているため、そのような雑音を除去するのに有利である。一般に主要な雑音として100V以上の60Hz及びその高調波(harmonics)成分のHUM雑音が存在する。
上述したように式6でA2,nk=A1,nkを満足する場合であれば、式9のように式6からキャパシタCijの値を計算することができる。
(式9)
Figure 0005449620

式9で計算したキャパシタCijの値が変化された場合、タッチ入力が行われたか否かを判断し得る。
以下、本発明の一実施例による図6の回路構成は反転積分回路と非反転積分回路が結合されたものであるということを説明する。
図16は、本発明の一実施例に使用され得る反転積分回路の一例を示す図である。図16の(a)は図6で第2演算増幅器OA2が除去されたものと同じである。図6ではスイッチS2が第2演算増幅器OA2の反転入力端子に連結されて結果的に第2電位GNDに連結されたのであれば、図16の(a)ではスイッチS2が第2電位GNDに直接連結されたという点から図6は図16と実質的に同じ反転積分回路を含むということが分かる。
図16の(b)、(c)、(d)は図16の(a)による反転積分回路が図7又は図11のクロック1CLK1とクロック2CLK2によるスイッチタイミングを有する場合、時刻t1+、t2+及びt4+、t3+における動作状態をそれぞれ示すものである。図16の(b)、(c)、(d)それぞれを図8乃至図10と比べると、同じく図6は図16と実質的に同じ反転積分回路を含むということを確認し得る。
図16による回路は、反転スイッチドキャパシタ積分回路(inverting switched capacitor intergrator circuit)と称し得る。
図17は、本発明の一実施例に使用され得る非反転積分回路の一例を示す図である。図17の(a)は、図6で第1演算増幅器OA1が除去されたものと同じである。図6ではスイッチS1が第1演算増幅器OA1の反転入力端子に連結されて結果的に第2電位GNDに連結されたのであれば、図17ではスイッチS1が第2電位GNDに直接連結されたという点から図6は図17と実質的に同じ非反転積分回路を含むということが分かる。
図17の(b)、(c)、(d)は図17の(a)による非反転積分回路が図7又は図11のクロック1CLK1とクロック2CLK2によるスイッチタイミングを有する場合、時刻t1+、t2+及びt4+、t3+における動作状態をそれぞれ示すものである。図17の(b)、(c)、(d)それぞれを図8乃至図10と比べると、同じく図6は図17と実質的に同じ非反転積分回路を含むということを確認し得る。
図17による回路は、非反転スイッチドキャパシタ積分回路(non−inverting switched capacitor intergrator circuit)と称し得る。
図6、図16及び図17を総合してみると、本発明の一実施例による積分回路は非反転積分回路と反転積分回路がキャパシタCij及びそのキャパシタCijを充放電するための充放電回路を共有して結合されたものであるということが分かる。
図6で充放電回路は回路領域P1に対応し、図16及び図17で充放電回路はそれぞれ回路領域P3及び回路領域P4に対応し得る。
図18は、本発明の他の実施例による積分回路を説明する図である。
図18の(a)は、図16による積分回路を回路領域別にモジュール化して示したものである。充放電回路1 11−1は図16の回路領域P3に対応し、積分部1 12−1は図16の第1演算増幅器OA1、第1フィードバックキャパシタCfb1及び第3スイッチS3の結合構造に対応する。
図18の(b)は、図17による積分回路を回路領域別にモジュール化して示したものである。充放電回路2 11−2は図17の回路領域P4に対応し、積分部2 12−2は図17の第2演算増幅器OA2、第2フィードバックキャパシタCfb2及び第3スイッチS3‘の結合構造に対応する。
図18の(c)は図18の(a)及び図18の(b)を結合したものであり、充放電回路11は図6の回路領域P1に対応し、積分部1 12−1は図6の第1演算増幅器OA1、第1フィードバックキャパシタCfb1及び第3スイッチS3の結合構造に対応し、積分部2 12−2は図6の第2演算増幅器OA2、第2フィードバックキャパシタCfb2及び第3スイッチS3‘の結合構造に対応する。
図19は、本発明の他の実施例による積分回路を説明する図である。
図19は、図18の(c)による回路を図6とは異なる方式で具現したものである。しかし、図19のスイッチS1,S1’とスイッチS2,S2’が図8又は図11のクロック1CLK1及びクロック2CLK2によって駆動される場合、図6と同じ動作が行われるということを用意に理解し得る。
図6及び図19において、スイッチS2’がオン状態であると第1演算増幅器OA1がキャパシタCijから分離されるようにスイッチS1が配置される。反対に、スイッチS1’がオン状態であると第2演算増幅器OA2がキャパシタCijから分離されるようにスイッチS2が配置される。
図16及び図17は反転増幅器及び非反転増幅器の一例を説明した図であり、本明細書では公開していないがそれと異なる構成を有する反転増幅器及び非反転増幅器を結合して図18の構成を有する積分回路を作ることができるということが分かる。従って、本発明の範囲がこの明細書に公開された特定の回路によって制限されることはない。
図20は、本発明の一実施例、例えば図6の構成を有する回路に図11のようなクロック1CLK1、クロック2CLK2を印加し、第1端子Yjに雑音を印加するシミュレーションを行った結果出力されるΔVの値を示す図である。このような雑音環境において、第1演算増幅器の出力端子o1の電位Vo1,Nは式10のように与えられ、第2演算増幅器の出力端子o2の電位Vo2,Nは式11のように与えられ得る。この際、第1フィードバックキャパシタCfb1と第2フィードバックキャパシタCfb2の値は同じ値Cfbであると設定する。
(式10)
Figure 0005449620

(式11)
Figure 0005449620
図20の(a)は第1演算増幅器の出力端子o1の電位Vo1を時間によって示すものであり、図20の(b)は第2演算増幅器の出力端子o2の電位Vo2を時間によって示すものであり、図20の(c)は電位Vo2から電位Vo1を引いた値を示すものである。
図20において、流入される雑音は一つの積分サイクルの間約5〜6回反復される正弦波に近い雑音であり、この際一つの積分サイクルの間積分される回数Nは5〜6より非常の大きい値を有するように設定されている。本発明による構造によって図20の(c)のように雑音が除去された波形が得られるということを確認し得る。
2つの積分器が結合された本発明による回路構造を使用せず、一つの積分器のみを使用すると式10又は式11による出力電圧のみが得られる。この場合、例えば式10の出力電圧を得る場合には、キャパシタCijの値が式12のように与えられるようになる。
(式12)
Figure 0005449620

この際、キャパシタCijの値は雑音によるエラー値のせいで正確に測定することができない。
本発明による回路の構造はタッチスクリーンにのみ適用し得るものではなく、本発明の思想を適用し得る他の応用分野にも適用し得るということが分かる。従って、本発明の応用分野がタッチスクリーン駆動回路に限定されることはないということが分かる。
本発明において、演算増幅器は差動増幅器の一例を示すものである。本発明の思想に反しない限り、本発明の演算増幅器は差動増幅器に代替され得る。
本発明の実施例によるキャパシタンス測定回路はスイッチ、フィードバックキャパシタ(積分キャパシタ)及び演算増幅器で構成されるスイッチドキャパシタ(switched capacitor)を利用したものであるため、基本的にFIR(Finite Inpulse Response)フィルタの特性を有する。
本発明に添付された図面のうち図6、図8、図9、図10、図16、図17、図19において、各演算増幅器の非反転端子はスイッチS2’を介して動作信号線Xiに連結される接地電圧GNDと同じ電位に連結されるものとなっているが、それとは異なって各演算増幅器の非反転端子が接地電圧GNDとは異なる他の電圧に連結されても本発明による効果を得るということが分かる。
以上、本発明の好ましい実施例について説明したが、本発明の技術分野に属する者は本発明の本質的な特性から逸脱しない範囲内で多様な変更及び修正を容易に実施し得ると考えられる。
よって、開示された実施例は限られた観点ではなく説明的な観点から考慮されるべきであり、本発明の真の範囲は上述した説明ではなく特許請求の範囲に示されており、それと同等な範囲内にある全ての差は本発明に含まれたものとして解釈されるべきである。

Claims (21)

  1. 第1演算増幅器と、第2演算増幅器と、キャパシタと、を含み、
    前記第1演算増幅器及び前記第2演算増幅器の反転入力端子は、それぞれ第1スイッチ及び第2スイッチを介して前記キャパシタの第1端子に連結されるようになっており、
    前記キャパシタの第2端子は、第3スイッチ及び第4スイッチを介してそれぞれ第1電位及び第2電位に連結されるようになっており、
    前記第1演算増幅器の反転入力端子と出力端子は第1フィードバックキャパシタを介して互いに連結されるようになっており、前記第2演算増幅器の反転入力端子と出力端子は第2フィードバックキャパシタを介して互いに連結されるようになっており、
    前記第1演算増幅器及び前記第2演算増幅器の非反転入力端子は、それぞれ第3電位に連結されるようになっている
    積分回路。
  2. 前記第1スイッチ及び前記第3スイッチは第1クロックによって駆動されるようになっており、前記第2スイッチ及び前記第4スイッチは第2クロックによって駆動されるようになっている請求項1に記載の積分回路。
  3. 前記第1クロックと前記第2クロックのオン(on)区間は時間軸上で互いに交差して現れる請求項2に記載の積分回路。
  4. 前記キャパシタは、キャパシティブ方式のタッチスクリーンに形成された感知パターンと動作パターンによって形成されるものである請求項1に記載の積分回路。
  5. 前記キャパシタの両端子のうち前記第1演算増幅器及び第2演算増幅器の方に連結される一端子は、前記感知パターンに対応する請求項4に記載の積分回路。
  6. 前記感知パターンは、前記動作パターンより前記タッチスクリーンの外部に配置される請求項5に記載の積分回路。
  7. 前記キャパシタの両端子のうち前記第1演算増幅器及び第2演算増幅器の方に連結される一端子には、有線又は無線で流入される雑音源が連結される請求項1に記載の積分回路
  8. 作パターンと感知パターンが形成されたキャパシティブ方式のタッチスクリーンの入力を感知するようになっている回路であって、
    第1演算増幅器と、
    第2演算増幅器と、
    を含み、
    前記感知パターンは、第1スイッチ及び第2スイッチを介してそれぞれ第1演算増幅器の反転入力端子及び前記第2演算増幅器の反転入力端子に連結されるようになっており、
    前記動作パターンは、第3スイッチ及び第4スイッチを介してそれぞれ第1電位及び第2電位に連結されるようになっており、
    前記第1演算増幅器の反転入力端子と出力端子は第1フィードバックキャパシタを介して互いに連結されるようになっており、前記第2演算増幅器の反転入力端子と出力端子は第2フィードバックキャパシタを介して互いに連結されるようになっており、
    前記第1演算増幅器及び前記第2演算増幅器の非反転入力端子は、それぞれ第3電位に連結されるようになっている
    キャパシティブ方式のタッチスクリーンの入力感知回路
  9. 記第1スイッチ及び前記第3スイッチは第1クロックによって駆動され、前記第2スイッチ及び前記第4スイッチは第2クロックによって駆動されるようになっており、前記第3電位は前記第2電位と同じである請求項8に記載のキャパシティブ方式のタッチスクリーンの入力感知回路
  10. 一つの単位積分区間の間出力値が減少する反転スイッチドキャパシタ積分回路と、
    前記反転スイッチドキャパシタ積分回路に連結されており、一つの単位積分区間の間出力値が増加する非反転スイッチドキャパシタ積分回路と、
    を含み、
    前記反転スイッチドキャパシタ積分回路のサンプリングキャパシタと前記非反転スイッチドキャパシタ積分回路のサンプリングキャパシタは同じキャパシタである
    スイッチドキャパシタ積分回路。
  11. 記反転スイッチドキャパシタ積分回路は前記サンプリングキャパシタに充電された電圧を積分して負の電圧を出力するようになっており、前記非反転スイッチドキャパシタ積分回路は前記サンプリングキャパシタに充電された電圧を積分して正の値を出力するようになっている請求項10に記載のスイッチドキャパシタ積分回路
  12. 記反転スイッチドキャパシタ積分回路の積分時区間の少なくとも一部は前記非反転スイッチドキャパシタ積分回路の積分時区間と重ならない請求項10に記載のスイッチドキャパシタ積分回路
  13. 記サンプリングキャパシタは、キャパシティブ方式のタッチスクリーンに形成された感知パターンと動作パターンによって形成されるものである請求項10に記載のスイッチドキャパシタ積分回路
  14. 記サンプリングキャパシタの2つの端子のうち前記反転スイッチドキャパシタ積分器の増幅器及び前記非反転スイッチドキャパシタ積分器の増幅器の方の端子には、有線又は無線で流入される雑音源が連結される請求項10に記載のスイッチドキャパシタ積分回路
  15. ャパシタと、
    前記キャパシタを充電及び放電させるように前記キャパシタに連結された充放電回路と、
    前記充放電回路に連結されており、一つの単位積分区間の間出力値が減少する反転積分回路と、
    前記充放電回路に連結されており、一つの単位積分区間の間出力値が増加する非反転積分回路と、
    を含む
    積分回路
  16. 記反転積分回路は前記キャパシタに充電された電圧を積分して負の電圧を出力するようになっており、前記非反転積分回路は前記キャパシタに充電された電圧を積分して正の値を出力するようになっている請求項15に記載の積分回路
  17. 記キャパシタは、キャパシティブ方式のタッチスクリーンに形成された感知パターンと動作パターンによって形成されるものである請求項15に記載の積分回路
  18. 記キャパシタの両端子のうち前記反転積分回路及び非反転積分回路の方に連結された一端子には、有線又は無線で流入される雑音源が連結される請求項15に記載の積分回路
  19. 記反転積分回路の積分時区間の少なくとも一部は前記非反転積分回路の積分時区間と重ならない請求項15に記載の積分回路
  20. 1演算増幅器と、第2演算増幅器と、キャパシタと、を含み、
    前記第1演算増幅器及び前記第2演算増幅器の反転入力端子は、前記キャパシタの第1端子に連結されるようになっており、
    前記第1演算増幅器の反転入力端子と出力端子は直列連結された第1スイッチと第1フィードバックキャパシタを介して互いに連結されるようになっており、前記第2演算増幅器の反転入力端子と出力端子は直列連結された第2スイッチと第2フィードバックキャパシタを介して互いに連結されるようになっており、
    前記キャパシタの第2端子は、第3スイッチ及び第4スイッチを介してそれぞれ第1電位及び第2電位に連結されるようになっており、
    前記第1演算増幅器及び前記第2演算増幅器の非反転入力端子は、それぞれ第3電位に連結されるようになっている
    積分回路
  21. 3電位は第2電位と同じである請求項1又は請求項20に記載の積分回路。
JP2013511104A 2010-05-14 2011-05-12 反転積分回路及び非反転積分回路が結合された積分回路 Active JP5449620B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2010-0045188 2010-05-14
KR20100045188 2010-05-14
KR10-2010-0095041 2010-09-30
KR1020100095041A KR101169253B1 (ko) 2010-05-14 2010-09-30 반전 적분회로 및 비반전 적분회로가 결합된 적분회로
PCT/KR2011/003523 WO2011142610A2 (en) 2010-05-14 2011-05-12 Integrator circuit with inverting integrator and non-inverting integrator

Publications (2)

Publication Number Publication Date
JP2013526745A JP2013526745A (ja) 2013-06-24
JP5449620B2 true JP5449620B2 (ja) 2014-03-19

Family

ID=45395314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013511104A Active JP5449620B2 (ja) 2010-05-14 2011-05-12 反転積分回路及び非反転積分回路が結合された積分回路

Country Status (4)

Country Link
JP (1) JP5449620B2 (ja)
KR (1) KR101169253B1 (ja)
CN (1) CN103097994B (ja)
TW (1) TWI466028B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350673B1 (ko) 2012-05-30 2014-01-13 삼성전기주식회사 정전용량 감지 장치, 정전용량 감지 방법, 및 터치스크린 장치
KR101444524B1 (ko) * 2012-07-09 2014-09-24 삼성전기주식회사 정전용량 감지 장치, 정전용량 감지 방법 및 터치스크린 장치
KR101376861B1 (ko) * 2012-07-09 2014-04-01 삼성전기주식회사 정전용량 감지 장치, 정전용량 감지 방법 및 터치스크린 장치
US9182432B2 (en) * 2012-07-18 2015-11-10 Synaptics Incorporated Capacitance measurement
KR101397848B1 (ko) 2012-07-31 2014-05-20 삼성전기주식회사 정전용량 감지 장치 및 터치스크린 장치
JP6043679B2 (ja) * 2012-08-01 2016-12-14 アルプス電気株式会社 静電容量検出回路及び入力デバイス
KR101548796B1 (ko) 2013-03-07 2015-08-31 삼성전기주식회사 접촉 감지 장치 및 터치스크린 장치
JP5989906B2 (ja) * 2013-06-24 2016-09-07 シャープ株式会社 タッチパネルコントローラ、集積回路、及び電子機器
KR101504036B1 (ko) * 2013-10-29 2015-03-18 한신대학교 산학협력단 정전 용량 감지용 전하 전송 회로
KR101530144B1 (ko) * 2014-01-29 2015-06-22 강동철 용접전류 측정 장치 및 측정 방법
JP2015216497A (ja) * 2014-05-09 2015-12-03 株式会社東芝 増幅回路、積分回路及びad変換器
TWI499961B (zh) * 2014-05-21 2015-09-11 Holtek Semiconductor Inc 電容式觸控感測電路
KR101544115B1 (ko) 2014-07-18 2015-08-13 주식회사 지니틱스 적분회로의 입력-오프셋 보상방법
KR101678060B1 (ko) * 2015-02-03 2016-11-21 주식회사 센트론 저주파 노이즈를 제거하는 터치입력장치
KR101721858B1 (ko) * 2015-06-23 2017-04-03 주식회사 지니틱스 피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치
KR101725160B1 (ko) * 2015-08-20 2017-04-12 주식회사 지니틱스 터치입력장치의 구동신호 제어방법 및 이를 위한 장치
CN106775143B (zh) * 2015-12-31 2020-01-03 深圳市汇顶科技股份有限公司 积分电路及电容感测电路
KR101715630B1 (ko) * 2016-04-14 2017-03-22 주식회사 지니틱스 두 개의 피드백 커패시터 간의 피드백 연결 전환을 이용하여 터치입력을 감지하는 방법 및 이를 위한 장치
TWI627619B (zh) 2017-11-28 2018-06-21 Industrial Technology Research Institute 觸控面板驅動裝置
KR102012504B1 (ko) * 2017-12-29 2019-08-20 포항공과대학교 산학협력단 적분기-전달함수의 폴-오차를 보상하는 스위치드-커패시터 적분기회로
KR102260333B1 (ko) * 2019-08-16 2021-06-03 주식회사 지니틱스 터치입력 검출장치
CN111028791B (zh) * 2019-12-11 2021-03-23 昆山龙腾光电股份有限公司 一种背光驱动器及显示装置
CN113884763B (zh) * 2021-09-30 2022-09-30 深圳市汇顶科技股份有限公司 检波电路及相关电子装置
CN117375605B (zh) * 2023-12-05 2024-03-19 成都明夷电子科技股份有限公司 一种工艺角失配校准电路架构及电子器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331894A (en) 1980-05-29 1982-05-25 American Microsystems, Inc. Switched-capacitor interolation filter
US5168179A (en) 1988-11-04 1992-12-01 Silicon Systems, Inc. Balanced modulator for auto zero networks
US6292052B1 (en) * 2000-03-06 2001-09-18 Tektronix, Inc. Output amplifier for a discrete filter-less optical reference receiver
CN1312621C (zh) * 2002-04-23 2007-04-25 皇家飞利浦电子股份有限公司 运算放大器积分器
JP4689309B2 (ja) * 2005-03-18 2011-05-25 ローム株式会社 増幅回路ならびに電子機器
JP2008199563A (ja) * 2007-02-16 2008-08-28 Sanyo Electric Co Ltd 増幅回路
TWI356334B (en) * 2008-03-12 2012-01-11 Chimei Innolux Corp Systems for displaying images
FR2932335B1 (fr) * 2008-06-06 2011-06-03 Dolphin Integration Sa Circuit a capacites commutees a consommation reduite
JP5245665B2 (ja) * 2008-09-11 2013-07-24 富士通株式会社 データ受信回路
TWI363290B (en) * 2008-10-29 2012-05-01 Myson Century Inc Signal conversion control circuit for touch screen and method thereof

Also Published As

Publication number Publication date
TWI466028B (zh) 2014-12-21
CN103097994B (zh) 2015-11-25
CN103097994A (zh) 2013-05-08
KR20110126026A (ko) 2011-11-22
JP2013526745A (ja) 2013-06-24
KR101169253B1 (ko) 2012-08-02
TW201220203A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
JP5449620B2 (ja) 反転積分回路及び非反転積分回路が結合された積分回路
US8854107B2 (en) Integrator circuit with inverting integrator and non-inverting integrator
US8508493B2 (en) Reduction of electromagnetic interference in a capacitive touchscreen system
JP5075082B2 (ja) 入力装置、及びそれを備えた表示装置
JP6144431B2 (ja) 識別力のある静電容量方式のタッチパネル
JP5324297B2 (ja) 座標入力装置、およびそれを備える表示装置
EP2724214B1 (en) Touch panel system and electronic device
KR101135703B1 (ko) 터치스크린 장치의 커패시턴스 측정회로 및 커패시턴스 측정방법
US20110163768A1 (en) Touch screen device, capacitance measuring circuit thereof, and method of measuring capacitance
KR101198359B1 (ko) 터치스크린 장치, 터치패널의 구동장치 및 터치스크린 장치의 구동방법
US9417741B2 (en) Capacitance sensing apparatus and touchscreen apparatus
US9389735B2 (en) Touch sensing device and touchscreen device
KR101198358B1 (ko) 터치스크린 장치, 터치패널의 구동장치 및 구동방법
KR20140017327A (ko) 정전용량 감지 장치 및 터치스크린 장치
KR101496812B1 (ko) 접촉 감지 장치 및 터치스크린 장치
KR20140007537A (ko) 정전용량 감지 장치, 정전용량 감지 방법 및 터치스크린 장치
KR101512571B1 (ko) 접촉 감지 장치 및 터치스크린 장치
KR101544115B1 (ko) 적분회로의 입력-오프셋 보상방법
TWI479400B (zh) 電容式觸控面板的感測電路及其方法
JP5642847B2 (ja) 座標入力装置
JP5273418B2 (ja) 入力装置、及びそれを備えた表示装置
KR101108702B1 (ko) 터치스크린 장치, 터치패널의 구동장치 및 구동방법
KR20160018179A (ko) 터치스크린 제어장치 및 터치스크린 장치
WO2017010453A1 (ja) タッチパネルコントローラ、タッチパネルシステム、および電子機器
KR20140108876A (ko) 멀티 포인트 감지기능을 구비한 터치패널 장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Ref document number: 5449620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250