JP5448638B2 - 伝送装置、伝送方法および多重回路 - Google Patents
伝送装置、伝送方法および多重回路 Download PDFInfo
- Publication number
- JP5448638B2 JP5448638B2 JP2009189466A JP2009189466A JP5448638B2 JP 5448638 B2 JP5448638 B2 JP 5448638B2 JP 2009189466 A JP2009189466 A JP 2009189466A JP 2009189466 A JP2009189466 A JP 2009189466A JP 5448638 B2 JP5448638 B2 JP 5448638B2
- Authority
- JP
- Japan
- Prior art keywords
- framer
- bit rate
- frame
- signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
本発明は、伝送ビットレートよりも低速な動作速度のフレーマ処理部を利用した伝送装置、伝送方法および多重回路に関する。
近年のインターネットの急速な普及に伴い、さまざまなデジタルデータがネットワークを介して伝送されるようになり、ネットワーク上のトラフィックも急増してきている。例えば、利用需要が拡大しているイーサネット（登録商標）については、これまでに規定されていた１０ＧｂＥ（１０Ｇｂｉｔ／ｓ イーサネット（なお、イーサネットについては登録商標））に加えて、より高速な４０ＧｂＥ、１００ＧｂＥの標準化が進められている。
さらに、従来の音声や文字主体の通信から高精細な静止画像や動画像などへの利用需要の拡大により、今後もさらなるトラフィックの増大が見込まれている。
さらに、従来の音声や文字主体の通信から高精細な静止画像や動画像などへの利用需要の拡大により、今後もさらなるトラフィックの増大が見込まれている。
このように増大するトラフィックを支えるため、大容量、高信頼、経済的なバックボーンネットワークを実現する国際標準規格としてＳＤＨ（ Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ ）やＯＴＮ（ Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｎｅｔｗｏｒｋ ）が国際標準化機関ＩＴＵ−Ｔにて標準化されている。
これらの標準規格は、例えば、さまざまな信号をフレームに収容して多重化することで大容量データの伝送を実現して情報流通の経済的な効率化を図ることや、伝送データに制御情報を付加することで信頼性の高い通信を実現すること、あるいは、伝送データに誤り訂正符号を付加することでさらなる長距離伝送を実現すること、などが可能になるなど優れた特徴を有している。
このため、これらの標準規格に準拠した伝送システムは、世界中で多数導入されており、今後も通信トラフィックの増加にともない増え続けるものと思われる。
これらの標準規格は、例えば、さまざまな信号をフレームに収容して多重化することで大容量データの伝送を実現して情報流通の経済的な効率化を図ることや、伝送データに制御情報を付加することで信頼性の高い通信を実現すること、あるいは、伝送データに誤り訂正符号を付加することでさらなる長距離伝送を実現すること、などが可能になるなど優れた特徴を有している。
このため、これらの標準規格に準拠した伝送システムは、世界中で多数導入されており、今後も通信トラフィックの増加にともない増え続けるものと思われる。
ここで、このような伝送システムにおいては、ＷＤＭ（ Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ ）技術を適用することで、さらなる大容量化や経済的効率化を図っている。
例えば、１０Ｇｂｉｔ／ｓ／ｃｈ（一波長あたりの伝送容量）×４０ｃｈａｎｎｅｌ（波長数） ＝ ４００Ｇｂｉｔ／ｓ（総容量）や、４０Ｇｂｉｔ／ｓ／ｃｈ（一波長あたりの伝送容量）×４０ ｃｈａｎｎｅｌ（波長数） ＝ １．６Ｔｂｉｔ／ｓ（総容量）といった超大容量伝送が実現されている。
この一波長あたりのビットレートに着目すると、トラフィックの増加と電子回路技術の進歩発展に伴い、このビットレートが２．５Ｇｂｉｔ／ｓ、 １０Ｇｂｉｔ／ｓ、 ４０Ｇｂｉｔ／ｓと向上し、伝送速度を向上させてきている。
例えば、１０Ｇｂｉｔ／ｓ／ｃｈ（一波長あたりの伝送容量）×４０ｃｈａｎｎｅｌ（波長数） ＝ ４００Ｇｂｉｔ／ｓ（総容量）や、４０Ｇｂｉｔ／ｓ／ｃｈ（一波長あたりの伝送容量）×４０ ｃｈａｎｎｅｌ（波長数） ＝ １．６Ｔｂｉｔ／ｓ（総容量）といった超大容量伝送が実現されている。
この一波長あたりのビットレートに着目すると、トラフィックの増加と電子回路技術の進歩発展に伴い、このビットレートが２．５Ｇｂｉｔ／ｓ、 １０Ｇｂｉｔ／ｓ、 ４０Ｇｂｉｔ／ｓと向上し、伝送速度を向上させてきている。
さらに最近では、今後出現する１００Ｇｂイーサネット（なお、イーサネットについては登録商標）を収容するため、また増大するトラフィックを支えるために、１００ Ｇｂｉｔ／ｓを超える伝送ビットレートの標準化が進められている。
ＩＴＵ−Ｔでは、ＯＴＮにおける新たなビットレートとして、ＯＴＵ４（ Ｏｐｔｉｃａｌ ｃｈａｎｎｅｌ ｔｒａｎｓｐｏｒｔ ｕｎｉｔ−４ ： １１２Ｇｂｉｔ／ｓ）の標準化が進められている。
なお、一波長あたりのビットレートが、１００Ｇｂｉｔ／ｓを超えるような伝送システムを実現する場合、これまでの伝送システム開発を踏襲すると、例えばＯＴＵ４に対応したシステムを実現するためには、１１２Ｇｂｉｔ／ｓのフレーマＬＳＩが必要となる（例えば、非特許文献４参照）。
なお、一波長あたりのビットレートが、１００Ｇｂｉｔ／ｓを超えるような伝送システムを実現する場合、これまでの伝送システム開発を踏襲すると、例えばＯＴＵ４に対応したシステムを実現するためには、１１２Ｇｂｉｔ／ｓのフレーマＬＳＩが必要となる（例えば、非特許文献４参照）。
ＩＴＵ−Ｔ Ｇ．７０７
ＩＴＵ−Ｔ Ｇ．７０９
ＩＴＵ−Ｔ Ｇ．７０９ Ａｍｅｎｄｍｅｎｔ３ Ａｎｎｅｘ Ｃ
大原拓也／石田修著、ＮＴＴジャーナル"グローバルスタンダード最前線 ＯＴＮの標準化動向"２００９年１月、Ｐ７１〜７４、［２００９年８月検索］、＜http://www.ntt.co.jp/journal/0901/files/jn200901071.pdf＞.
しかしながら、１１２Ｇｂｉｔ／ｓのフレーマＬＳＩはまだ存在せず、ＬＳＩ開発も超高速動作実現のため技術の進展と成熟が必要であり、長い開発期間を要することが予想される。
このように、１００Ｇｂｉｔ／ｓを超えるような伝送システムの実現には、その高速動作ゆえに適当なフレーマＬＳＩを用意することが困難であり、早期にこのような伝送システムを実現することが困難であるという問題がある。
このように、１００Ｇｂｉｔ／ｓを超えるような伝送システムの実現には、その高速動作ゆえに適当なフレーマＬＳＩを用意することが困難であり、早期にこのような伝送システムを実現することが困難であるという問題がある。
本発明は、このような課題を鑑みてなされたものであり、その目的は、低速な動作速度で動作するフレーマＬＳＩを用いて、この動作速度よりも高速な信号を伝送するための伝送装置、伝送方法および多重回路を提供することにある。
上述した課題を解決するために、本発明は、伝送路を介して送信側伝送装置から受信側伝送装置に第１ビットレートである信号を伝送する伝送装置において、前記第１ビットレートよりも低速な第２ビットレートであるフレーム信号を出力する複数のフレーマ部と、前記複数のフレーマ部から出力された複数の前記フレームが入力され、当該複数のフレームを多重化して、前記第１ビットレートである信号を前記伝送路に送出するとともに、前記フレームに含まれるオーバーヘッド領域の情報のうち、前記フレームの識別に用いられる情報を変更する多重処理部と、を備え、前記多重処理部は、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも小さい場合、前記フレーマ部からの前記フレーム信号に対してパディング処理を行いビットレートを上昇させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成すること、又は、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも大きい場合、前記フレーマ部からの前記フレーム信号の一部を削除してビットレートを低下させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成することのうち少なくともいずれか一方を実行することを特徴とする。
本発明は、上記の発明において、前記多重処理部が、前記オーバーヘッド領域に、前記フレームの識別に用いられる情報として、前記伝送路に送出される順番を示した第１の順番情報を記憶させることを特徴とする。
本発明は、上記の発明において、前記多重処理部が、前記フレームに含まれるオーバーヘッド領域のうち、各フレーマ部によって付与される順番を示した第２の順番情報を、前記第１の順番情報に変更することを特徴とする。
本発明は、上記の発明において、前記多重処理部が、前記フレームに含まれるオーバーヘッド領域において、前記第２の順番情報を削除するとともに、当該第２の順番情報を削除した領域に前記第１の順番情報を記憶させることを特徴とする。
本発明は、上記の発明において、前記多重処理部が、前記フレームに含まれるオーバーヘッド領域において、前記第２の順番情報を前記フレーム内の他の領域に記憶させるとともに、前記第２の順番情報が収容されていた領域に前記第１の順番情報を記憶させることを特徴とする。
本発明は、上記の発明において、前記多重処理部が、前記フレームに含まれるオーバーヘッド領域に、当該フレームを出力した前記フレーマ部を表わし、他のフレーマ部と当該フレーマ部とを識別するチャネル情報を記憶させることを特徴とする。
本発明は、上記の発明において、前記フレーマ部は、ＯＴＮを用いた伝送システムにおいて予め規定されている動作周波数で動作可能なフレーマＬＳＩであって、当該フレーマＬＳＩを前記予め規定されている動作周波数よりも高い動作周波数で動作させるように調整されたフレーマＬＳＩであることを特徴とする。
本発明は、上記の発明において、前記フレーマ部は、ＯＴＮを用いた伝送システムにおいて予め規定されている動作周波数で動作可能なフレーマＬＳＩであって、当該フレーマＬＳＩを前記予め規定されている動作周波数よりも低い動作周波数で動作させるように調整されたフレーマＬＳＩであることを特徴とする。
上述した課題を解決するために、本発明は、伝送路を介して送信側伝送装置から受信側伝送装置に第１ビットレートである信号を伝送する伝送装置における伝送方法であって、前記送信側伝送装置の複数のフレーマ部が、前記第１ビットレートよりも低速な第２ビットレートであるフレーム信号を出力するステップと、前記送信側伝送装置の多重処理部が、前記複数のフレーマ部から出力された複数の前記フレームが入力され、当該複数のフレームを多重化して、前記第１ビットレートである信号を前記伝送路に送出するとともに、前記フレームに含まれるオーバーヘッド領域の情報のうち、前記フレームの識別に用いられる情報を変更するステップと、前記多重処理部が、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも小さい場合、前記フレーマ部からの前記フレーム信号に対してパディング処理を行いビットレートを上昇させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成すること、又は、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも大きい場合、前記フレーマ部からの前記フレーム信号の一部を削除してビットレートを低下させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成することのうち少なくともいずれか一方を実行するステップと、を備えることを特徴とする。
上述した課題を解決するために、本発明は、伝送路において伝送される信号のビットレートである第１ビットレートよりも低速な第２ビットレートであるフレーム信号を出力する複数のフレーマ部と、前記複数のフレーマ部から出力された複数の前記フレームが入力され、当該複数のフレームを多重化して、前記第１ビットレートである信号を前記伝送路に送出するとともに、前記フレームに含まれるオーバーヘッド領域の情報のうち、前記フレームの識別に用いられる情報を変更する多重処理部と、を備え、前記多重処理部は、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも小さい場合、前記フレーマ部からの前記フレーム信号に対してパディング処理を行いビットレートを上昇させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成すること、又は、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも大きい場合、前記フレーマ部からの前記フレーム信号の一部を削除してビットレートを低下させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成することのうち少なくともいずれか一方を実行することを特徴とする。
この発明によれば、低速な動作速度で動作するフレーマＬＳＩを用いて、この動作速度よりも高速な信号を伝送することができる。
［第１実施形態］
以下、本発明の一実施形態を、図面を参照して説明する。
図１は、本実施形態に係る伝送システムの一例について示す概略図である。
図１に示す通り、伝送システムは、光伝送装置（送信側）１に入力されたクライアント信号を、光伝送路２を介して、光伝送装置（受信側）３に送信する伝送システムである。この光伝送路２は、Ｂ（ｂｉｔ／ｓ）のビットレートで超高速な信号を伝送する。なお、この超高速な信号としては、一波長あたりのビットレートが１００Ｇｂｉｔ／ｓを超えるような信号であるとして、以下説明する。
以下、本発明の一実施形態を、図面を参照して説明する。
図１は、本実施形態に係る伝送システムの一例について示す概略図である。
図１に示す通り、伝送システムは、光伝送装置（送信側）１に入力されたクライアント信号を、光伝送路２を介して、光伝送装置（受信側）３に送信する伝送システムである。この光伝送路２は、Ｂ（ｂｉｔ／ｓ）のビットレートで超高速な信号を伝送する。なお、この超高速な信号としては、一波長あたりのビットレートが１００Ｇｂｉｔ／ｓを超えるような信号であるとして、以下説明する。
光伝送装置（送信側）１は、多重回路１００を備える。この多重回路１００は、Ｎ個のフレーマＬＳＩ（ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ ）１０１、１０２、・・・１０ｎと、多重処理部１３０とを備える。
Ｎ個のフレーマＬＳＩ１０１、１０２、・・・１０ｎは、光伝送路２において伝送されるビットレートであるＢ（ｂｉｔ／ｓ）よりも低速な動作周波数（動作速度）で動作する。
また、この各フレーマＬＳＩ１０１、１０２、・・・１０ｎには、それぞれの動作周波数に応じたクライアント信号が入力され、このクライアント信号に基づき、互いに同一のビットレートである信号を収容する複数のフレームを生成し、これら複数のフレームを多重処理部１３０に出力する。なお、各フレーマＬＳＩ１０１、１０２、・・・１０ｎは、各部の構成に応じて、それぞれ異なるビットレートである信号が入力されてもよく、また、互いに同一のビットレートである信号が入力されてもよい。
ここでは、各フレーマＬＳＩ１０１、１０２、・・・１０ｎの動作周波数は同一であり、それぞれの動作周波数はＢ／Ｎ（ｂｉｔ／ｓ）である
Ｎ個のフレーマＬＳＩ１０１、１０２、・・・１０ｎは、光伝送路２において伝送されるビットレートであるＢ（ｂｉｔ／ｓ）よりも低速な動作周波数（動作速度）で動作する。
また、この各フレーマＬＳＩ１０１、１０２、・・・１０ｎには、それぞれの動作周波数に応じたクライアント信号が入力され、このクライアント信号に基づき、互いに同一のビットレートである信号を収容する複数のフレームを生成し、これら複数のフレームを多重処理部１３０に出力する。なお、各フレーマＬＳＩ１０１、１０２、・・・１０ｎは、各部の構成に応じて、それぞれ異なるビットレートである信号が入力されてもよく、また、互いに同一のビットレートである信号が入力されてもよい。
ここでは、各フレーマＬＳＩ１０１、１０２、・・・１０ｎの動作周波数は同一であり、それぞれの動作周波数はＢ／Ｎ（ｂｉｔ／ｓ）である
ここで、各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって生成されるフレームは、例えば、ＯＴＵフレームであって、クライアント信号を収容するペイロード領域と、制御情報や監視情報を含むオーバーヘッド領域、誤り訂正を行うために付加する誤り訂正符号領域、とを含む。
多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力されたフレームが入力されると、このフレームを多重化して、Ｂ（ｂｉｔ／ｓ）のビットレートの超高速の信号を光伝送路２に出力する。
なお、多重処理部１３０は、複数のフレーマＬＳＩ１０１、１０２、・・・１０ｎからの出力信号の多重化として、例えば、ビット多重方式、バイト多重方式、あるデータのかたまりを単位とするブロック多重方式、ＯＴＮなどで規定されるフレームを単位とするフレーム多重方式、複数のフレームのかたまりを単位とするマルチフレーム多重方式等が利用可能である。特に、フレーム多重方式およびマルチフレーム多重方式は、後に述べるＭＦＡＳの変更処理などと併せて用いることで、ＭＦＡＳを用いる処理が可能となり有用である。
なお、多重処理部１３０は、複数のフレーマＬＳＩ１０１、１０２、・・・１０ｎからの出力信号の多重化として、例えば、ビット多重方式、バイト多重方式、あるデータのかたまりを単位とするブロック多重方式、ＯＴＮなどで規定されるフレームを単位とするフレーム多重方式、複数のフレームのかたまりを単位とするマルチフレーム多重方式等が利用可能である。特に、フレーム多重方式およびマルチフレーム多重方式は、後に述べるＭＦＡＳの変更処理などと併せて用いることで、ＭＦＡＳを用いる処理が可能となり有用である。
具体的に説明すると、多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力されたＢ／Ｎ（ｂｉｔ／ｓ）の信号を、Ｎチャネルで多重化して、Ｂ（ｂｉｔ／ｓ）の超高速の信号を得るものであってもよい。
また、多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力された信号がＢ／Ｎ（ｂｉｔ／ｓ）よりも低速な信号である場合、この信号に対してパディング処理を行うことで、ビットレートを上昇させた後、Ｎチャネルで多重化してＢ（ｂｉｔ／ｓ）の超高速の信号を得るものであってもよい。
さらに、多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力された信号がＢ／Ｎ（ｂｉｔ／ｓ）よりも高速な信号である場合、この信号の一部を削除することでビットレートを低下させた後、このビットレートが低下された信号をＮチャネルに多重化してＢ（ｂｉｔ／ｓ）の超高速の信号を得るものであってもよい。
また、多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力された信号がＢ／Ｎ（ｂｉｔ／ｓ）よりも低速な信号である場合、この信号に対してパディング処理を行うことで、ビットレートを上昇させた後、Ｎチャネルで多重化してＢ（ｂｉｔ／ｓ）の超高速の信号を得るものであってもよい。
さらに、多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力された信号がＢ／Ｎ（ｂｉｔ／ｓ）よりも高速な信号である場合、この信号の一部を削除することでビットレートを低下させた後、このビットレートが低下された信号をＮチャネルに多重化してＢ（ｂｉｔ／ｓ）の超高速の信号を得るものであってもよい。
また、各フレーマＬＳＩ１０１、１０２、・・・１０ｎは、フレーム内のオーバーヘッド領域に、フレームの識別に用いられる情報として、ＭＦＡＳ（ Ｍｕｌｔｉ−ｆｒａｍｅ ａｌｉｇｎｍｅｎｔ ｓｉｇｎａｌ ）を付与する。このＭＦＡＳは、各フレーマＬＳＩ１０１、１０２、・・・１０ｎのそれぞれから多重処理部１３０に出力される順番を示す情報であって、各フレーマＬＳＩ１０１、１０２、・・・１０ｎにおいて生成され、オーバーヘッド領域に記憶されるものである。
これについては、図２、３を用いて、具体的に以下説明する。図２は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力されたフレームが多重処理部１３０によって多重化される処理の一例について説明するための概略図である。図３は、図２で説明する多重化についてより詳細に説明するための概略図である。
図２に示す通り、フレーマＬＳＩ１０１は、オーバーヘッド領域、ペイロード領域、および誤り訂正符号領域とからなるフレームＦ＿１を生成する。また、フレーマＬＳＩ１０１は、フレームを１つ生成して多重処理部１３０に出力するごとに、ＭＦＡＳのカウント数を１つずつ増加させたＭＦＡＳを生成して、オーバーヘッド領域に記憶させる。例えば、各フレーマＬＳＩ１０１、１０２、・・・１０ｎは、ＭＦＡＳのカウント数を「０、１、２、３、・・・、２５５、０、１、２、・・・」として、２５６のフレーム周期でＭＦＡＳを生成する。
また、これと同様にして、他のフレーマＬＳＩ１０２、・・・、１０ｎも、それぞれフレームＦ＿２、・・・、Ｆ＿ｎを生成して、そのオーバーヘッド領域に２５６のフレーム周期でＭＦＡＳを記憶させる。
また、これと同様にして、他のフレーマＬＳＩ１０２、・・・、１０ｎも、それぞれフレームＦ＿２、・・・、Ｆ＿ｎを生成して、そのオーバーヘッド領域に２５６のフレーム周期でＭＦＡＳを記憶させる。
ここで、多重処理部１３０によって、フレーム多重化方式に基づき２個のフレームを多重化して超高速の信号が生成され、光伝送装置（受信側）３が、当該超高速の信号に対してＭＦＡＳ（ Ｍｕｌｔｉ−ｆｒａｍｅ ａｌｉｇｎｍｅｎｔ ｓｉｇｎａｌ ）を用いる処理（例えば、Ｇ．７０９ Ａｍｅｎｄｍｅｎｔ３， Ａｎｎｅｘ Ｃにて規定されるＯＴＵ３／ＯＴＵ４のマルチレーン転送）を行う場合を考えてみる。
仮に、本実施形態によらない多重処理部によって複数のフレームを多重化した場合、光伝送装置（送信側）１は、図３（ａ）に示すような多重化された信号を出力する。つまり、ここでの多重処理部は、フレーマＬＳＩ１０１からＭＦＡＳ１５、１６、１７の複数のフレームＦ＿１が入力されるとともに、フレーマＬＳＩ１０２からＭＦＡＳ１２１、１２２、１２３の複数のフレームＦ＿２が入力されると、このＭＦＡＳを変更せずにフレーム多重化方式に基づき多重化した超高速な信号を光伝送路２に送出する。
よって、図３（ａ）に示す通り、この多重処理部から送出された超高速な信号は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって付与されたＭＦＡＳが多重処理部から送出される順番に対応していないため、ＭＦＡＳ１５、１２１、１６、１２２、１７、１２３のように、そのＭＦＡＳの順番がばらばらになっており、連続性を欠いたものとなっている。
よって、図３（ａ）に示す通り、この多重処理部から送出された超高速な信号は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって付与されたＭＦＡＳが多重処理部から送出される順番に対応していないため、ＭＦＡＳ１５、１２１、１６、１２２、１７、１２３のように、そのＭＦＡＳの順番がばらばらになっており、連続性を欠いたものとなっている。
なお、図３（ａ）に示す通り、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力されるフレームのＭＦＡＳの値が連続していることは、本実施形態に係る多重回路１００においても同様である。よって、例えば、フレーマＬＳＩ１０１から出力されたフレームは、他のフレーマＬＳＩ１０２、・・・１０ｎから出力されたフレームを除くことによってＭＦＡＳの値が連続性を有している。従って、多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから入力されるフレームのうち、そのＭＦＡＳの値が「０、１、２、３、・・・、２５５、０、１、２、・・・」の順番であるフレームを検出することで、この検出したフレームが各フレーマＬＳＩ１０１、１０２、・・・１０ｎのうちある特定のフレーマＬＳＩから出力されたフレームであることを識別することができる。
ただしこの場合、ＭＦＡＳだけでは１つのフレーマＬＳＩから出力されているフレームのかたまりを検出することはできるが、いずれのフレーマＬＳＩから出力されたフレームであるかを特定することはできない。よって、例えば、各フレーマＬＳＩ１０１、１０２、・・・１０ｎは、ＭＦＡＳとは別の情報であって、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力された情報であることを表わすフレーム識別情報を、生成したフレームのオーバーヘッド領域に記憶させる構成であることが好ましい。これにより、多重処理部１３０は、このフレーム識別情報を用いて出力されたフレームを特定するとともに、ＭＦＡＳを用いてこのフレームから出力されたフレームの順番を検出して、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力された各フレームを識別することができる。
一方、本実施形態に係る多重処理部１３０は、図３（ｂ）に示す通り、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから入力されたフレームのＭＦＡＳを変更して、多重処理部１３０から光伝送路２に送信される順番を示す新たなＭＦＡＳを生成し、このＭＦＡＳをフレームのオーバーヘッド領域に記憶させる。
具体的に説明すると、上述のように、フレーマＬＳＩ１０１からＭＦＡＳ１５、１６、１７の複数のフレームＦ＿１が入力されるとともに、フレーマＬＳＩ１０２からＭＦＡＳ１２１、１２２、１２３の複数のフレームＦ＿２が入力されると、多重処理部１３０は、多重処理部１３０から光伝送路２に送出される順番となるように、時系列に連続した新たなＭＦＡＳを生成するとともに、この新たに生成したＭＦＡＳをフレームのオーバーヘッド領域に記憶させる。そして、多重処理部１３０は、このＭＦＡＳが新たに記憶されたフレームをフレーム多重化方式によって多重化して、超高速な信号を光伝送路２に送出する。
具体的に説明すると、上述のように、フレーマＬＳＩ１０１からＭＦＡＳ１５、１６、１７の複数のフレームＦ＿１が入力されるとともに、フレーマＬＳＩ１０２からＭＦＡＳ１２１、１２２、１２３の複数のフレームＦ＿２が入力されると、多重処理部１３０は、多重処理部１３０から光伝送路２に送出される順番となるように、時系列に連続した新たなＭＦＡＳを生成するとともに、この新たに生成したＭＦＡＳをフレームのオーバーヘッド領域に記憶させる。そして、多重処理部１３０は、このＭＦＡＳが新たに記憶されたフレームをフレーム多重化方式によって多重化して、超高速な信号を光伝送路２に送出する。
これにより、図３（ｂ）に示す通り、多重処理部１３０は、時系列に連続したＭＦＡＳ３、４、５、６、７、８がフレームのオーバーヘッド領域に付与され、フレーム多重方式によって多重化された超高速な信号を送出する。従って、図示の通り、多重処理部１３０から出力される信号は、出力される順番に連続性を有するＭＦＡＳを有する。
なお、多重処理部１３０は、このＭＦＡＳの変更方法のひとつとして、例えば、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力されたフレームのオーバーヘッド領域に収容されているＭＦＡＳを削除した後、この削除したＭＦＡＳが収容されていた同じ領域に、新たに多重処理部１３０によって生成されるＭＦＡＳを収容することができる。
また、多重処理部１３０は、このＭＦＡＳの他の変更方法として、例えば、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力されたフレームのオーバーヘッド領域に収容されているＭＦＡＳを、当該フレーム内の他の領域（例えば、情報を収容してない未使用領域）に収容して、各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって付与されたＭＦＡＳが収容されていた同じ領域に、新たに多重処理部１３０によって生成されるＭＦＡＳを収容するものであってもよい。
また、多重処理部１３０は、このＭＦＡＳの他の変更方法として、例えば、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力されたフレームのオーバーヘッド領域に収容されているＭＦＡＳを、当該フレーム内の他の領域（例えば、情報を収容してない未使用領域）に収容して、各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって付与されたＭＦＡＳが収容されていた同じ領域に、新たに多重処理部１３０によって生成されるＭＦＡＳを収容するものであってもよい。
上述の構成により、光伝送装置（送信側）１は、クライアント信号を受信すると、各フレーマＬＳＩ１０１、１０２、・・・１０ｎの動作周波数に応じた複数のクライアント信号が、各フレーマＬＳＩ１０１、１０２、・・・１０ｎに入力される。この各フレーマＬＳＩ１０１、１０２、・・・１０ｎは、入力されたクライアント信号に基づく複数のフレームＦ＿１、Ｆ＿２、・・・、Ｆ＿ｎを生成するとともに、これら複数のフレームＦ＿１、Ｆ＿２、・・・、Ｆ＿ｎのオーバーヘッド領域に対して、それぞれのフレーマＬＳＩ１０１、１０２、・・・１０ｎが生成したＭＦＡＳを記憶させ、多重処理部１３０に出力する。
そして多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから、複数のフレームＦ＿１、Ｆ＿２、・・・、Ｆ＿ｎが入力されると、これらフレームＦ＿１、Ｆ＿２、・・・、Ｆ＿ｎに対して、光伝送路２に出力される順番を示す新たなＭＦＡＳを生成し、この新たなＭＦＡＳを各フレームのオーバーヘッド領域に記憶させる。
そして多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから、複数のフレームＦ＿１、Ｆ＿２、・・・、Ｆ＿ｎが入力されると、これらフレームＦ＿１、Ｆ＿２、・・・、Ｆ＿ｎに対して、光伝送路２に出力される順番を示す新たなＭＦＡＳを生成し、この新たなＭＦＡＳを各フレームのオーバーヘッド領域に記憶させる。
このように、本実施形態に係る伝送システムは、光伝送路２に超高速な信号を伝送するシステムであって、この光伝送路２を介して伝送される信号のビットレートよりも低速な動作周波数（動作速度）の複数のフレーマＬＳＩ１０１、１０２、・・・１０ｎを用いて、これらフレーマＬＳＩ１０１、１０２、・・・１０ｎから出力された、光伝送路２を介して伝送される信号のビットレートよりも低速なビットレートのフレーム信号を、多重処理部１３０に出力して多重化するようにした。これにより、光伝送路２に伝送される信号が、各フレーマＬＳＩ１０１、１０２、・・・１０ｎから出力されたフレームのビットレートよりも高速なＢ（Ｇｂｉｔ／ｓ）のビットレートの信号であっても、複数のフレーマＬＳＩ１０１、１０２、・・・１０ｎを用いて多重化することにより、このＢ（Ｇｂｉｔ／ｓ）の信号を伝送することができる。
また、上述のように、多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって付与されたＭＦＡＳを、光伝送路２に送出する順番に連続する新たなＭＦＡＳに変更するようにした。
これにより、光伝送装置（受信側）３が超高速な信号を受信して、この超高速な信号のＭＦＡＳを利用した処理を行う場合、この処理動作において生じる不都合を解消することができる。例えば、ＯＴＵ３／ＯＴＵ４のマルチレーン転送においては、光伝送装置（受信側）３は、このＭＦＡＳの値をレーン識別とスキュー検出に用いることが規定されている。このため、図３（ａ）に示したように連続性を欠いたＭＦＡＳが付与された信号が光伝送装置（受信側）３に入力されると、光伝送装置（受信側）３が正常に動作することができなくなるという問題がある。よって、本実施形態に係る伝送システムによると、このような問題を解消することができる。
これにより、光伝送装置（受信側）３が超高速な信号を受信して、この超高速な信号のＭＦＡＳを利用した処理を行う場合、この処理動作において生じる不都合を解消することができる。例えば、ＯＴＵ３／ＯＴＵ４のマルチレーン転送においては、光伝送装置（受信側）３は、このＭＦＡＳの値をレーン識別とスキュー検出に用いることが規定されている。このため、図３（ａ）に示したように連続性を欠いたＭＦＡＳが付与された信号が光伝送装置（受信側）３に入力されると、光伝送装置（受信側）３が正常に動作することができなくなるという問題がある。よって、本実施形態に係る伝送システムによると、このような問題を解消することができる。
さらに、上述の通り、多重処理部１３０は、各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって付与されたＭＦＡＳを変更する場合、当該ＭＦＡＳを当該フレーム内の他の領域に収容するようにした。これにより、光伝送装置（受信側）３において、各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって付与されたＭＦＡＳを利用する場合であっても、他の領域に収容されている当該ＭＦＡＳを復元することができる。
［第２実施形態］
次に、図４、５を用いて、本実施形態に係る伝送システムの一例について詳細に説明する。図４は、第２実施形態に係る光伝送装置（送信側）の構成例について示す概略図である。また、図５は、第２実施形態に係る光伝送装置（送信側）の他の構成例について示す概略図である。なお、第１実施形態と同様の機能を有する構成については、同一の名称を付して、詳細な説明については省略する。
次に、図４、５を用いて、本実施形態に係る伝送システムの一例について詳細に説明する。図４は、第２実施形態に係る光伝送装置（送信側）の構成例について示す概略図である。また、図５は、第２実施形態に係る光伝送装置（送信側）の他の構成例について示す概略図である。なお、第１実施形態と同様の機能を有する構成については、同一の名称を付して、詳細な説明については省略する。
図４に示すように、光伝送装置（送信側）１０は、５６Ｇｂｉｔ／ｓの動作周波数（動作速度）で動作するフレーマＬＳＩ１１０１、１１０２と、多重処理部１１３０とを備える。
フレーマＬＳＩ１１０１、１１０２は、例えば、ＯＴＵ３において利用される動作周波数４３．０１８ Ｇｂｉｔ／ｓで動作するフレーマＬＳＩであって、多重回路１００に搭載されている発振器を用いて動作周波数を調整することによって、動作周波数５５．９０５Ｇｂｉｔ／ｓで動作するように予め調整されている。
言い換えると、フレーマＬＳＩ１１０１、１１０２は、例えばＯＴＵ３を用いた伝送システムにおいて予め規定されているフレーマＬＳＩとしての動作周波数（４３．０１８ Ｇｂｉｔ／ｓ）で動作するフレーマＬＳＩであって、この動作周波数が調整されることによって、この予め規定されている動作周波数よりも高い周波数（５５．９０５Ｇｂｉｔ／ｓ）で動作するフレーマＬＳＩである。また、調整される動作周波数は、Ｎ＝２個のフレーマＬＳＩ１１０１、１１０２の全ての動作周波数が同一となる値であって、これらの動作周波数の総和が、多重処理部１３０から送出される超高速な信号のビットレートとなる動作周波数（１１２Ｇｂｉｔ／ｓ）となるようにする。つまり、超高速な信号のビットレートがＢ（ｂｉｔ／ｓ）とすると、各フレーマＬＳＩ１０１、１０２、・・・１０ｎの各動作周波数はＢ／Ｎ（ｂｉｔ／ｓ）で表わすことができる。ただし、Ｎは、各フレーマＬＳＩ１１０１、１１０２、・・・１１０ｎに含まれるフレーマＬＳＩの数である。
フレーマＬＳＩ１１０１、１１０２は、例えば、ＯＴＵ３において利用される動作周波数４３．０１８ Ｇｂｉｔ／ｓで動作するフレーマＬＳＩであって、多重回路１００に搭載されている発振器を用いて動作周波数を調整することによって、動作周波数５５．９０５Ｇｂｉｔ／ｓで動作するように予め調整されている。
言い換えると、フレーマＬＳＩ１１０１、１１０２は、例えばＯＴＵ３を用いた伝送システムにおいて予め規定されているフレーマＬＳＩとしての動作周波数（４３．０１８ Ｇｂｉｔ／ｓ）で動作するフレーマＬＳＩであって、この動作周波数が調整されることによって、この予め規定されている動作周波数よりも高い周波数（５５．９０５Ｇｂｉｔ／ｓ）で動作するフレーマＬＳＩである。また、調整される動作周波数は、Ｎ＝２個のフレーマＬＳＩ１１０１、１１０２の全ての動作周波数が同一となる値であって、これらの動作周波数の総和が、多重処理部１３０から送出される超高速な信号のビットレートとなる動作周波数（１１２Ｇｂｉｔ／ｓ）となるようにする。つまり、超高速な信号のビットレートがＢ（ｂｉｔ／ｓ）とすると、各フレーマＬＳＩ１０１、１０２、・・・１０ｎの各動作周波数はＢ／Ｎ（ｂｉｔ／ｓ）で表わすことができる。ただし、Ｎは、各フレーマＬＳＩ１１０１、１１０２、・・・１１０ｎに含まれるフレーマＬＳＩの数である。
なお、フレーマＬＳＩは、あらかじめ規定の周波数外での動作を想定して設計されたものであって、具体的には、動作速度を制限する配線間の寄生容量などが適当に設計され、また所望の動作速度を実現するＬＳＩの加工線幅により作製されたものを用いる。
多重処理部１１３０には、フレーマＬＳＩ１１０１から出力されたフレームＦ＿１と、フレーマＬＳＩ１１０２から出力されたフレームＦ＿２とが入力される。また、多重処理部１１３０は、この入力されたフレームＦ＿１、Ｆ＿２を多重化する。
これにより、多重処理部１１３０は、５５．９０５ Ｇｂｉｔ／ｓ×２ ＝ １１１．８１０ Ｇｂｉｔ／ｓのビットレートの信号を光伝送路２に送出することができる。
これにより、多重処理部１１３０は、５５．９０５ Ｇｂｉｔ／ｓ×２ ＝ １１１．８１０ Ｇｂｉｔ／ｓのビットレートの信号を光伝送路２に送出することができる。
これは、以下のような現状において、既存の各フレーマＬＳＩ１０１、１０２、・・・１０ｎを有効に利用することができる点で有益である。
現在、ＩＴＵ−Ｔで規定されているＯＴＮでは、４つのビットレート（ＯＴＵ１：２．６６６Ｇｂｉｔ／ｓ、 ＯＴＵ２：１０．７０９Ｇｂｉｔ／ｓ、 ＯＴＵ３：４３．０１８ Ｇｂｉｔ／ｓ、 ＯＴＵ４： １１１．８１０ Ｇｂｉｔ／ｓ）が規定されているが、上述の通り、ＯＴＵ４のように、一波長あたりのビットレートが１００Ｇｂｉｔ／ｓを超えるような伝送システムを実現する場合、これまでの伝送システム開発を踏襲すると、１１２Ｇｂｉｔ／ｓのビットレートのフレーマＬＳＩが必要となる（例えば、非特許文献４参照）。そこで、本実施形態に係る光伝送装置（送信側）のように、既存の低速なフレーマを複数組み合わせて、その動作周波数を調整して用いることで１００Ｇｂｉｔ／ｓを越える動作速度のフレーマＬＳＩを用いなくとも、１００Ｇｂｉｔ／ｓを越える信号の生成が可能となる。
現在、ＩＴＵ−Ｔで規定されているＯＴＮでは、４つのビットレート（ＯＴＵ１：２．６６６Ｇｂｉｔ／ｓ、 ＯＴＵ２：１０．７０９Ｇｂｉｔ／ｓ、 ＯＴＵ３：４３．０１８ Ｇｂｉｔ／ｓ、 ＯＴＵ４： １１１．８１０ Ｇｂｉｔ／ｓ）が規定されているが、上述の通り、ＯＴＵ４のように、一波長あたりのビットレートが１００Ｇｂｉｔ／ｓを超えるような伝送システムを実現する場合、これまでの伝送システム開発を踏襲すると、１１２Ｇｂｉｔ／ｓのビットレートのフレーマＬＳＩが必要となる（例えば、非特許文献４参照）。そこで、本実施形態に係る光伝送装置（送信側）のように、既存の低速なフレーマを複数組み合わせて、その動作周波数を調整して用いることで１００Ｇｂｉｔ／ｓを越える動作速度のフレーマＬＳＩを用いなくとも、１００Ｇｂｉｔ／ｓを越える信号の生成が可能となる。
また、本実施形態に係る光伝送装置（送信側）１０は、上述のように、各フレーマＬＳＩ１０１、１０２、・・・１０ｎの動作周波数を光伝送路２に伝送される超高速の信号のビットレートにあわせて調整するようにした。これにより、ＯＴＵ４において利用される動作周波数（１１１．８１０ Ｇｂｉｔ／ｓ）のフレーマＬＳＩが存在しない場合であっても、ＯＴＵ３において利用される動作周波数（４３．０１８ Ｇｂｉｔ／ｓ）で動作するフレーマＬＳＩを用いることができる。
このように、ＯＴＮにおいて規定されている動作周波数以外ではあっても正常に動作する範囲内においてフレーマＬＳＩの動作周波数を高くすることによって、光伝送装置（送信側）１で利用されるフレーマＬＳＩの個数を少なくすることができる。よって、光伝送装置（送信側）１の回路サイズや消費電力、発熱量、装置コストなどを低減することができる。
このように、ＯＴＮにおいて規定されている動作周波数以外ではあっても正常に動作する範囲内においてフレーマＬＳＩの動作周波数を高くすることによって、光伝送装置（送信側）１で利用されるフレーマＬＳＩの個数を少なくすることができる。よって、光伝送装置（送信側）１の回路サイズや消費電力、発熱量、装置コストなどを低減することができる。
さらに、本実施形態に係る光伝送装置（送信側）１０は、上記構成とは逆に、ＯＴＵ３において利用される動作周波数４３．０１８ Ｇｂｉｔ／ｓで動作するフレーマＬＳＩの動作周波数を、低くするように調整されることによって、複数のフレーマＬＳＩを利用する構成であってもよい。
この例を図５を用いて説明すると、光伝送装置（送信側）２０は、複数のフレーマＬＳＩ２１０１、２１０２、２１０３、２１０４と、多重処理部２１３０とを備える。
これらフレーマＬＳＩ２１０１、２１０２、２１０３、２１０４は、例えば、ＯＴＵ３において利用される動作周波数４３．０１８ Ｇｂｉｔ／ｓで動作するフレーマＬＳＩであって、多重回路１００に搭載されている発振器を用いて動作周波数を調整することによって、動作周波数２７．９５３Ｇｂｉｔ／ｓで動作するように予め調整されている。
この例を図５を用いて説明すると、光伝送装置（送信側）２０は、複数のフレーマＬＳＩ２１０１、２１０２、２１０３、２１０４と、多重処理部２１３０とを備える。
これらフレーマＬＳＩ２１０１、２１０２、２１０３、２１０４は、例えば、ＯＴＵ３において利用される動作周波数４３．０１８ Ｇｂｉｔ／ｓで動作するフレーマＬＳＩであって、多重回路１００に搭載されている発振器を用いて動作周波数を調整することによって、動作周波数２７．９５３Ｇｂｉｔ／ｓで動作するように予め調整されている。
言い換えると、フレーマＬＳＩ２１０１、２１０２、２１０３、２１０４は、例えば、ＯＴＵ３を用いた伝送システムにおいて予め規定されているフレーマＬＳＩとしての動作周波数（４３．０１８ Ｇｂｉｔ／ｓ）で動作するフレーマＬＳＩであって、この動作周波数が調整されることによって、この予め規定されている動作周波数よりも低い周波数（２７．９５３Ｇｂｉｔ／ｓ）で動作するフレーマＬＳＩである。また、調整される動作周波数は、Ｎ＝４個のフレーマＬＳＩ２１０１、２１０２、２１０３、２１０４の全ての動作周波数が同一となる値であって、これらの動作周波数の総和が、多重処理部１３０から送出される超高速な信号のビットレートとなる動作周波数（１１２Ｇｂｉｔ／ｓ）となるようにする。
多重処理部２１３０には、フレーマＬＳＩ２１０１から出力されたフレームＦ＿１と、フレーマＬＳＩ２１０２から出力されたフレームＦ＿２と、フレーマＬＳＩ２１０３から出力されたフレームＦ＿３と、フレーマＬＳＩ２１０４から出力されたフレームＦ＿４とが入力される。また、多重処理部２１３０は、この入力されたフレームＦ＿１、Ｆ＿２、Ｆ＿３、Ｆ＿４を多重化する。
これにより、多重処理部２１３０は、２７．９５３Ｇｂｉｔ／ｓ×４ ＝ １１１．８１２ Ｇｂｉｔ／ｓのビットレートの信号を光伝送路２に送出することができる。
これにより、多重処理部２１３０は、２７．９５３Ｇｂｉｔ／ｓ×４ ＝ １１１．８１２ Ｇｂｉｔ／ｓのビットレートの信号を光伝送路２に送出することができる。
上記実施形態では、特別に規定外の周波数で動作するように設計されたフレーマＬＳＩでなくとも、多重回路１００に搭載されている発振器を用いて動作周波数を調整することにより、高速な信号を生成することが可能となる。
なお、本実施形態に係る光伝送装置（送信側）２０は、多重処理部２１３０から送出される超高速の信号がＯＴＵ４（１１１．８１０ Ｇｂｉｔ／ｓ）の信号である伝送システムにおいて、ＯＴＵ１〜３で予め規定されている動作周波数で動作するフレーマＬＳＩを用いるものであればよく、以下のようなフレーマＬＳＩを組み合わせて利用することができる。
例えば、光伝送装置（送信側）に含まれる各フレーマＬＳＩ１０１、１０２、・・・１０ｎとして、ＯＴＵ３において利用される動作周波数４３．０１８Ｇｂｉｔ／ｓで動作するフレーマＬＳＩの動作周波数が調整されて、動作周波数３７．２７０Ｇｂｉｔ／ｓで動作するようにしたフレーマＬＳＩを３個搭載する。これにより、多重処理部は、３７．２７０Ｇｂｉｔ／ｓ×３ ＝ １１１．８１０ Ｇｂｉｔ／ｓのビットレートの信号を光伝送路２に送出することができる。
例えば、光伝送装置（送信側）に含まれる各フレーマＬＳＩ１０１、１０２、・・・１０ｎとして、ＯＴＵ３において利用される動作周波数４３．０１８Ｇｂｉｔ／ｓで動作するフレーマＬＳＩの動作周波数が調整されて、動作周波数３７．２７０Ｇｂｉｔ／ｓで動作するようにしたフレーマＬＳＩを３個搭載する。これにより、多重処理部は、３７．２７０Ｇｂｉｔ／ｓ×３ ＝ １１１．８１０ Ｇｂｉｔ／ｓのビットレートの信号を光伝送路２に送出することができる。
また、光伝送装置（送信側）に含まれる各フレーマＬＳＩ１０１、１０２、・・・１０ｎとして、ＯＴＵ２において利用される動作周波数１０．７０９Ｇｂｉｔ／ｓで動作するフレーマＬＳＩの動作周波数が調整されて、動作周波数１３．９７６Ｇｂｉｔ／ｓで動作するようにしたフレーマＬＳＩを８個搭載する。これにより、多重処理部は、１３．９７６２Ｇｂｉｔ／ｓ×８ ＝ １１１．８１０ Ｇｂｉｔ／ｓのビットレートの信号を光伝送路２に送出することができる。
さらに、光伝送装置（送信側）に含まれる各フレーマＬＳＩ１０１、１０２、・・・１０ｎとして、ＯＴＵ２において利用される動作周波数１０．７０９Ｇｂｉｔ／ｓで動作するフレーマＬＳＩの動作周波数が調整されて、動作周波数１１．１８１Ｇｂｉｔ／ｓで動作するようにしたフレーマＬＳＩを１０個搭載する。これにより、多重処理部は、１１．１８１Ｇｂｉｔ／ｓ×１０ ＝１１１．８１０ Ｇｂｉｔ／ｓのビットレートの信号を光伝送路２に送出することができる。
［第３実施形態］
次に、図６を用いて、本実施形態に係る伝送システムの一例について詳細に説明する。図６は、第３実施形態に係る光伝送装置（送信側）の構成例について示す概略図である。なお、第１実施形態と同様の機能を有する構成については、同一の名称を付して、詳細な説明については省略する。
次に、図６を用いて、本実施形態に係る伝送システムの一例について詳細に説明する。図６は、第３実施形態に係る光伝送装置（送信側）の構成例について示す概略図である。なお、第１実施形態と同様の機能を有する構成については、同一の名称を付して、詳細な説明については省略する。
図６に示すように、光伝送装置（送信側）３０は、複数のフレーマＬＳＩ３１０１、３１０２、・・・３１０ｎと、多重処理部３１３０とを備える。
この各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎには、それぞれの動作速度（動作周波数）に応じたクライアント信号が入力されており、このクライアント信号に基づきフレームを生成する。
多重処理部３１３０は、各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎから出力されたフレームが入力されると、このフレームのオーバーヘッド領域の一部に、受け取ったフレームを出力した各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎを特定するチャネル情報を付与する。このチャネル情報は、フレームを出力した各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎを表わし、このフレームを出力した各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎを識別する識別情報である。
この各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎには、それぞれの動作速度（動作周波数）に応じたクライアント信号が入力されており、このクライアント信号に基づきフレームを生成する。
多重処理部３１３０は、各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎから出力されたフレームが入力されると、このフレームのオーバーヘッド領域の一部に、受け取ったフレームを出力した各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎを特定するチャネル情報を付与する。このチャネル情報は、フレームを出力した各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎを表わし、このフレームを出力した各フレーマＬＳＩ３１０１、３１０２、・・・３１０ｎを識別する識別情報である。
例えば、多重処理部３１３０は、フレーマＬＳＩ３１０１からフレームＦ＿１が入力された場合、フレームＦ＿１のオーバーヘッド領域に「チャネル１」を表わすチャネル情報を記憶させる。同様にして、多重処理部３１３０は、フレーマＬＳＩ３１０２からフレームＦ＿２が、フレーマＬＳＩ３１０ｎからフレームＦ＿ｎが、それぞれ入力された場合、フレームＦ＿２のオーバーヘッド領域に「チャネル２」を表わすチャネル情報を記憶させるとともに、フレームＦ＿ｎのオーバーヘッド領域に「チャネルｎ」を表わすチャネル情報を記憶させる。
これにより、本実施形態のように、複数のフレーマＬＳＩからの出力されるフレームを多重化して光伝送路２を介して伝送した場合において、光伝送装置（受信側）３で多重化されている複数のフレームを分離するときに、各フレームを識別することができる。
よって、光伝送装置（受信側）３は、受信した信号を分離する際に、チャネル情報に基づき、同じチャネルを表わすフレームごとに分類することによって、光伝送装置（送信側）３０に入力される複数のクライアント信号に応じたフレームを認識することができる。従って、光伝送装置（受信側）３は、複数のクライアント信号ごとに、受信した信号を復元することができる。
また、上述の通り、フレームのオーバーヘッド領域には、ＭＦＡＳが記憶されているが、このＭＦＡＳは、各フレーマＬＳＩ１０１、１０２、・・・１０ｎにおいて生成されるものであって、当該フレーマＬＳＩ１０１、１０２、・・・１０ｎから生成されるフレーム同士において、一定周期（例えば、２５６フレーム）ごとに互いを識別することができる情報である。このため、異なる各フレーマＬＳＩ１０１、１０２、・・・１０ｎ間において、同じタイミングで同一のＭＦＡＳが生成された場合、このＭＦＡＳだけでは当該フレームを生成した各フレーマＬＳＩ１０１、１０２、・・・１０ｎを特定することができない。この場合、チャネル情報を利用することにより、確実に、フレームの生成元である各フレーマＬＳＩ１０１、１０２、・・・１０ｎを特定することができる。
よって、光伝送装置（受信側）３は、受信した信号を分離する際に、チャネル情報に基づき、同じチャネルを表わすフレームごとに分類することによって、光伝送装置（送信側）３０に入力される複数のクライアント信号に応じたフレームを認識することができる。従って、光伝送装置（受信側）３は、複数のクライアント信号ごとに、受信した信号を復元することができる。
また、上述の通り、フレームのオーバーヘッド領域には、ＭＦＡＳが記憶されているが、このＭＦＡＳは、各フレーマＬＳＩ１０１、１０２、・・・１０ｎにおいて生成されるものであって、当該フレーマＬＳＩ１０１、１０２、・・・１０ｎから生成されるフレーム同士において、一定周期（例えば、２５６フレーム）ごとに互いを識別することができる情報である。このため、異なる各フレーマＬＳＩ１０１、１０２、・・・１０ｎ間において、同じタイミングで同一のＭＦＡＳが生成された場合、このＭＦＡＳだけでは当該フレームを生成した各フレーマＬＳＩ１０１、１０２、・・・１０ｎを特定することができない。この場合、チャネル情報を利用することにより、確実に、フレームの生成元である各フレーマＬＳＩ１０１、１０２、・・・１０ｎを特定することができる。
なお、本実施形態は上記構成に限られず、例えば、異なる実施形態を組み合わせて構成されるものであってもよい。例えば、多重処理部は、第１実施形態におけるＭＦＡＳの変更機能、および第３実施形態におけるチャネル情報の記憶機能の両方を備えるものであってもよい。
また、上述において、各フレーマＬＳＩ１０１、１０２、・・・１０ｎには、それぞれの動作速度に応じた複数のクライアント信号が入力されると説明した。しかし、本発明はこれに限られず、例えば、光伝送装置（送信側）１が、ひとかたまりのクライアント信号を、各フレーマＬＳＩ１０１、１０２、・・・１０ｎの駆動周波数に応じて分割した後、この分割されたクライアント信号を、各フレーマＬＳＩ１０１、１０２、・・・１０ｎに出力するクライアント信号分割部をさらに備える構成であってもよい。
また、上述の各フレーマＬＳＩ１０１、１０２、・・・１０ｎによって生成されるＯＴＵフレームは、例えば、クライアント信号を収容するＯＤＵ（ Ｏｐｔｉｃａｌ Ｃｈａｎｎｅｌ Ｄａｔｅ Ｕｎｉｔ ）フレームをオーバーヘッドと訂正誤りで包み込むフレームであってもよい。また、このＯＤＵフレームは、クライアント信号を含むペイロードにオーバーヘッドを付与したものである。この場合、クライアント信号に対応する情報を収容する領域をペイロード領域とし、フレーム内のクライアント信号以外の情報を収容する領域をオーバーヘッド領域として、上述の実施形態に適応させるものであってもよい。
さらに、上述の各フレーマＬＳＩ１０１、１０２、・・・１０ｎは、入力される複数のクライアント信号において他のクライアント信号と識別されるクライアント信号識別情報を、フレームのオーバーヘッド領域に記憶する構成であることが好ましい。これにより、各フレーマＬＳＩ１０１、１０２、・・・１０ｎに複数の異なるクライアント信号が入力される場合であっても、光伝送装置（受信側）３で受信したフレームに基づき、このフレームを識別することができ、クライアント信号を復元することができる。
１ 光伝送装置（送信側）
２ 光伝送路
３ 光伝送装置（受信側）
１００ フレーマＬＳＩ
１３０ 多重処理部
２ 光伝送路
３ 光伝送装置（受信側）
１００ フレーマＬＳＩ
１３０ 多重処理部
Claims (10)
- 伝送路を介して送信側伝送装置から受信側伝送装置に第１ビットレートである信号を伝送する伝送装置において、
前記第１ビットレートよりも低速な第２ビットレートであるフレーム信号を出力する複数のフレーマ部と、
前記複数のフレーマ部から出力された複数の前記フレームが入力され、当該複数のフレームを多重化して、前記第１ビットレートである信号を前記伝送路に送出するとともに、前記フレームに含まれるオーバーヘッド領域の情報のうち、前記フレームの識別に用いられる情報を変更する多重処理部と、を備え、
前記多重処理部は、
前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも小さい場合、前記フレーマ部からの前記フレーム信号に対してパディング処理を行いビットレートを上昇させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成すること、又は、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも大きい場合、前記フレーマ部からの前記フレーム信号の一部を削除してビットレートを低下させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成することのうち少なくともいずれか一方を実行することを特徴とする伝送装置。 - 前記多重処理部は、
前記オーバーヘッド領域に、前記フレームの識別に用いられる情報として、前記伝送路に送出される順番を示した第１の順番情報を記憶させることを特徴とする請求項１に記載の伝送装置。 - 前記多重処理部は、
前記フレームに含まれるオーバーヘッド領域のうち、各フレーマ部によって付与される順番を示した第２の順番情報を、前記第１の順番情報に変更することを特徴とする請求項２に記載の伝送装置。 - 前記多重処理部は、
前記フレームに含まれるオーバーヘッド領域において、前記第２の順番情報を削除するとともに、当該第２の順番情報を削除した領域に前記第１の順番情報を記憶させることを特徴とする請求項３に記載の伝送装置。 - 前記多重処理部は、
前記フレームに含まれるオーバーヘッド領域において、前記第２の順番情報を前記フレーム内の他の領域に記憶させるとともに、前記第２の順番情報が収容されていた領域に前記第１の順番情報を記憶させることを特徴とする請求項３に記載の伝送装置。 - 前記多重処理部は、
前記フレームに含まれるオーバーヘッド領域に、当該フレームを出力した前記フレーマ部を表わし、他のフレーマ部と当該フレーマ部とを識別するチャネル情報を記憶させることを特徴とする請求項１から５のいずれか一項に記載の伝送装置。 - 前記フレーマ部は、
ＯＴＮを用いた伝送システムにおいて予め規定されている動作周波数で動作可能なフレーマＬＳＩであって、当該フレーマＬＳＩを前記予め規定されている動作周波数よりも高い動作周波数で動作させるように調整されたフレーマＬＳＩであることを特徴とする請求項１から６のいずれか一項に記載の伝送装置。 - 前記フレーマ部は、
ＯＴＮを用いた伝送システムにおいて予め規定されている動作周波数で動作可能なフレーマＬＳＩであって、当該フレーマＬＳＩを前記予め規定されている動作周波数よりも低い動作周波数で動作させるように調整されたフレーマＬＳＩであることを特徴とする請求項１から７のいずれか一項に記載の伝送装置。 - 伝送路を介して送信側伝送装置から受信側伝送装置に第１ビットレートである信号を伝送する伝送装置における伝送方法であって、
前記送信側伝送装置の複数のフレーマ部が、
前記第１ビットレートよりも低速な第２ビットレートであるフレーム信号を出力するステップと、
前記送信側伝送装置の多重処理部が、
前記複数のフレーマ部から出力された複数の前記フレームが入力され、当該複数のフレームを多重化して、前記第１ビットレートである信号を前記伝送路に送出するとともに、前記フレームに含まれるオーバーヘッド領域の情報のうち、前記フレームの識別に用いられる情報を変更するステップと、
前記多重処理部が、
前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも小さい場合、前記フレーマ部からの前記フレーム信号に対してパディング処理を行いビットレートを上昇させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成すること、又は、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも大きい場合、前記フレーマ部からの前記フレーム信号の一部を削除してビットレートを低下させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成することのうち少なくともいずれか一方を実行するステップと、
を備えることを特徴とする伝送方法。 - 伝送路において伝送される信号のビットレートである第１ビットレートよりも低速な第２ビットレートであるフレーム信号を出力する複数のフレーマ部と、
前記複数のフレーマ部から出力された複数の前記フレームが入力され、当該複数のフレームを多重化して、前記第１ビットレートである信号を前記伝送路に送出するとともに、前記フレームに含まれるオーバーヘッド領域の情報のうち、前記フレームの識別に用いられる情報を変更する多重処理部と、を備え、
前記多重処理部は、
前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも小さい場合、前記フレーマ部からの前記フレーム信号に対してパディング処理を行いビットレートを上昇させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成すること、又は、前記第２ビットレートが、前記第１ビットレートを前記フレーマ部の個数で除算した値よりも大きい場合、前記フレーマ部からの前記フレーム信号の一部を削除してビットレートを低下させた後、前記フレーマ部の個数のチャネルで多重化し、前記第１ビットレートの信号を生成することのうち少なくともいずれか一方を実行することを特徴とする多重回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009189466A JP5448638B2 (ja) | 2009-08-18 | 2009-08-18 | 伝送装置、伝送方法および多重回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009189466A JP5448638B2 (ja) | 2009-08-18 | 2009-08-18 | 伝送装置、伝送方法および多重回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011041218A JP2011041218A (ja) | 2011-02-24 |
| JP5448638B2 true JP5448638B2 (ja) | 2014-03-19 |
Family
ID=43768475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009189466A Expired - Fee Related JP5448638B2 (ja) | 2009-08-18 | 2009-08-18 | 伝送装置、伝送方法および多重回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5448638B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5835809B2 (ja) * | 2012-08-13 | 2015-12-24 | 日本電信電話株式会社 | マルチレーン伝送方法およびそれを適用した装置 |
| JP5945244B2 (ja) * | 2013-05-09 | 2016-07-05 | 日本電信電話株式会社 | 多重伝送システム及び多重伝送方法 |
| WO2018092320A1 (ja) * | 2016-11-21 | 2018-05-24 | 三菱電機株式会社 | フレーム処理装置、光伝送装置およびフレーム処理方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758429A (en) * | 1980-09-26 | 1982-04-08 | Fujitsu Ltd | Multiplex conversion circuit |
| JPH043536A (ja) * | 1990-04-20 | 1992-01-08 | Fujitsu Ltd | 超高速多重・分離回路方式 |
| JP3367520B2 (ja) * | 2000-06-16 | 2003-01-14 | 日本電信電話株式会社 | 多重伝送装置、多重伝送方法及び多重伝送制御用ソフトウェアを記録した記憶媒体 |
| JP3764116B2 (ja) * | 2002-03-04 | 2006-04-05 | エヌティティエレクトロニクス株式会社 | 多重伝送装置 |
-
2009
- 2009-08-18 JP JP2009189466A patent/JP5448638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011041218A (ja) | 2011-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8681818B2 (en) | Frame generating apparatus, optical transmission system, frame generating method, and optical transmission method | |
| JP4878629B2 (ja) | 多重伝送システムおよび多重伝送方法 | |
| JP4870742B2 (ja) | 光伝送装置 | |
| US10122462B2 (en) | Transport apparatus and transport method | |
| US10218455B2 (en) | Method and apparatus for increasing and decreasing variable optical channel bandwidth | |
| EP2293471B1 (en) | Method, device and system for multiplexing and mapping optical signals and demultiplexing demapping optical signals | |
| EP3544210A1 (en) | Clock transmission method and related device | |
| JP5540675B2 (ja) | 伝送装置および信号収容方法 | |
| US8488622B2 (en) | Jitter control apparatus | |
| JP6038308B2 (ja) | 光通信用クロスコネクト装置およびその信号処理方法 | |
| US20100098421A1 (en) | Optical interface method and apparatus | |
| JP5448638B2 (ja) | 伝送装置、伝送方法および多重回路 | |
| US8644347B2 (en) | Transporting optical data units in an optical transport network | |
| EP2784957B1 (en) | Data transport system, receiver and transmitter | |
| JP4685131B2 (ja) | クロック偏差変化時の移動平均演算処理方法 | |
| JP2011055199A (ja) | 光伝送システム、光伝送方法、およびプログラム | |
| US9549231B2 (en) | Optical transmission device and OPU frame generation method | |
| US9014550B2 (en) | Transmission device, transmission method, and program | |
| JP2009159062A (ja) | データ伝送装置、方法、およびプログラム | |
| WO2022233025A1 (zh) | 一种数据复接方法、数据解复接方法及装置 | |
| JP5856662B1 (ja) | フレーム多重方法 | |
| JP5342689B1 (ja) | マッピング装置及び方法 | |
| JP5300954B2 (ja) | クライアント信号収容多重装置及び方法 | |
| CN115243123A (zh) | 确定时钟的方法、装置及存储介质 | |
| JP2008092405A (ja) | 送信装置およびフレーマ回路の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5448638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |