JP5447195B2 - Electronic component module - Google Patents
Electronic component module Download PDFInfo
- Publication number
- JP5447195B2 JP5447195B2 JP2010129299A JP2010129299A JP5447195B2 JP 5447195 B2 JP5447195 B2 JP 5447195B2 JP 2010129299 A JP2010129299 A JP 2010129299A JP 2010129299 A JP2010129299 A JP 2010129299A JP 5447195 B2 JP5447195 B2 JP 5447195B2
- Authority
- JP
- Japan
- Prior art keywords
- land electrode
- electrode
- multilayer substrate
- land
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、多層基板上にICチップなどの電子部品素子が搭載されている電子部品モジュールに関し、より詳細には、フェライト基板層を有する多層基板上に半田を用いて電子部品素子が接合されている構造を有する電子部品モジュールに関する。 The present invention relates to an electronic component module in which an electronic component element such as an IC chip is mounted on a multilayer substrate. More specifically, the electronic component element is bonded to the multilayer substrate having a ferrite substrate layer using solder. The present invention relates to an electronic component module having a structure.
従来、電子機器の小型化を図るために、基板上に複数の電子部品チップを搭載してなる電子部品モジュールが種々提案されている。例えば下記の特許文献1には、このような電子部品モジュールに用いられるセラミック積層基板が開示されている。図7(a)及び(b)は、特許文献1に記載のセラミック積層基板の部分切欠平面図及び部分切欠断面図である。
Conventionally, various electronic component modules in which a plurality of electronic component chips are mounted on a substrate have been proposed in order to reduce the size of electronic devices. For example,
セラミック多層基板101では、ガラスセラミックスからなる複数のセラミック層102が積層されている。また、セラミック多層基板101内には、内部電極が形成されている。この内部電極に電気的に接続されるようにビアホール電極103が設けられている。ビアホール電極103は、セラミック多層基板101の上面に至っている。セラミック多層基板101の上面には、電極ランド104が形成されている。高周波電子部品チップがセラミック多層基板101上に搭載され、電極ランド104上に、高周波電子部品チップの電極が接合される。
In the
電極ランド104の外縁部の少なくとも一部を被覆するように、電極ランド104の外側にオーバーコート層105が設けられている。
An
特許文献1では、上記オーバーコート層105の形成により、電極ランド104のセラミック多層基板101への密着強度が高められている。
In
オーバーコート層105は、基板と同一材料により、あるいは絶縁性材料に着色剤を微量添加した材料により形成されている。
The
特許文献1では、オーバーコート層105の表面と、電極ランド104のオーバーコート層105に覆われていない露出部分とを同一平面上とするように、電極ランド104の外周近傍部分が基板内に埋設されている。それによって、電子部品の実装時の安定性を高めることができ、かつフラックス等の洗浄残渣の除去が容易であるとされている。
In
上記のように、特許文献1では、ガラスセラミックスからなる積層セラミック基板と電極ランドとの密着性を高めるために上記絶縁層が形成されているにすぎない。
As described above, in
また、オーバーコート層と電極ランドとの段差を解消するために、電極ランドの露出部分と、オーバーコート層の表面とを同一平面内に位置させている。すなわち、オーバーコート層と電極ランドとの段差におけるフラックス残渣による電極ランドの腐食、すなわちケミカルマイグレーションを防止し、かつフラックスの洗浄を容易としているにすぎない。 Further, in order to eliminate the step between the overcoat layer and the electrode land, the exposed portion of the electrode land and the surface of the overcoat layer are positioned in the same plane. That is, the corrosion of the electrode land due to the flux residue at the step between the overcoat layer and the electrode land, that is, chemical migration is prevented, and the flux is simply cleaned.
他方、本願発明者らは、電子部品モジュールの中でも、フェライトからなる基板層を有する多層基板を用いた電子部品モジュールでは、ランド電極上に半田により電子部品チップを接合した場合、フェライトがフラックスにより侵食され、ランド電極と多層基板の内層に設けられランド電極と異なる電位に接続される内部導電体との間の絶縁抵抗IRの劣化が生じることを初めて見出した。特許文献1には、このようなフェライトからなる基板層を有する多層基板からなるモジュール基板の半田付け時の特有の問題点については何ら示されていない。 On the other hand, the present inventors, among electronic component modules, in an electronic component module using a multilayer substrate having a substrate layer made of ferrite, when the electronic component chip is joined to the land electrode by solder, the ferrite is eroded by the flux. It has been found for the first time that the insulation resistance IR deteriorates between the land electrode and the internal conductor provided in the inner layer of the multilayer substrate and connected to the land electrode at a different potential. Japanese Patent Application Laid-Open No. H10-228688 does not describe any particular problems at the time of soldering of a module substrate composed of a multilayer substrate having a substrate layer composed of ferrite.
本発明の目的は、上述した従来技術の現状に鑑み、フェライトからなる基板層を有する多層基板上に電子部品素子が実装されている電子部品モジュールであって、ランド電極と多層基板の内層に設けられており、ランド電極と異なる電位に接続される内部導電体との間の絶縁抵抗IRの劣化を抑制することを可能とした電子部品モジュールを提供することにある。 An object of the present invention is an electronic component module in which an electronic component element is mounted on a multilayer substrate having a substrate layer made of ferrite in view of the above-described state of the prior art, and is provided on the inner layer of the land electrode and the multilayer substrate. It is an object of the present invention to provide an electronic component module that can suppress deterioration of insulation resistance IR between a land electrode and an internal conductor connected to a different potential.
本発明にかかる電子部品モジュールは、上面と、下面とを有し、フェライトからなる基板層を有する多層基板と、前記多層基板内に配置された内部導電体と、前記多層基板の上面に設けられたランド電極と、前記多層基板のランド電極に電気的に接続されるように該多層基板に実装された電子部品素子と、平面視において、前記ランド電極の外周縁のうち、少なくとも前記ランド電極と、前記内部導電体とが重なっている部分における前記ランド電極の外周縁を被覆するように形成された絶縁性材料層とを備える。 An electronic component module according to the present invention is provided on a top surface of a multilayer substrate having a top surface and a bottom surface and having a substrate layer made of ferrite, an internal conductor disposed in the multilayer substrate, and the multilayer substrate. A land electrode, an electronic component element mounted on the multilayer substrate so as to be electrically connected to the land electrode of the multilayer substrate , and at least the land electrode of the outer periphery of the land electrode in plan view And an insulating material layer formed so as to cover an outer peripheral edge of the land electrode in a portion where the internal conductor overlaps .
本発明にかかる電子部品モジュールのある特定の局面では、上記絶縁性材料層はフェライトからなる。その場合には、多層基板と同じくフェライトを用いて、絶縁性材料層を形成することができる。従って、材料の種類を少なくすることができる。よって、製造工程及びコストを低減することができる。 On the specific situation with the electronic component module concerning this invention, the said insulating material layer consists of ferrite. In that case, the insulating material layer can be formed using ferrite as in the multilayer substrate. Therefore, the types of materials can be reduced. Therefore, the manufacturing process and cost can be reduced.
本発明にかかる電子部品モジュールの他の特定の局面では、前記多層基板内において前記ランド電極とは異なる電位に接続される第1,第2の内部導電体が設けられており、前記第1の内部導電体の前記ランド電極との距離が、前記第2の内部導電体と前記ランド電極の間の距離よりも小さくされている。前記ランド電極の前記第1の内部導電体側の端縁において、前記絶縁性材料層が該端縁から前記ランド電極の内側に至っている部分の長さが、前記ランド電極の前記第2の前記内部導電体側の端縁において前記絶縁性材料層が該端縁を超えて前記ランド電極の内側に至っている部分の長さよりも長くされている。この場合には、内部導電体と相対的に近接しているランド電極の端縁において、絶縁性材料層がランド電極の内側に至っている部分の長さが相対的に長くされているので、絶縁抵抗の劣化をより確実に抑制することができる。 In another specific aspect of the electronic component module according to the present invention, first and second internal conductors connected to a potential different from the land electrode in the multilayer substrate are provided, and the first The distance between the internal conductor and the land electrode is smaller than the distance between the second internal conductor and the land electrode. At the edge of the land electrode on the first internal conductor side, the length of the portion where the insulating material layer extends from the edge to the inside of the land electrode is the second internal of the land electrode. The length of the insulating material layer at the edge on the conductor side is longer than the length of the portion extending beyond the edge and reaching the inside of the land electrode. In this case, at the edge of the land electrode that is relatively close to the internal conductor, the length of the portion where the insulating material layer reaches the inside of the land electrode is relatively long. Resistance degradation can be more reliably suppressed.
本発明にかかる電子部品モジュールのさらに他の特定の局面では、前記多層基板の前記上面が、フェライト基板層の上面である。このようにフェライト基板層が多層基板の最上部に位置していたとしても、絶縁抵抗の劣化を確実に抑制することができる。 In still another specific aspect of the electronic component module according to the present invention, the upper surface of the multilayer substrate is an upper surface of a ferrite substrate layer. Thus, even if the ferrite substrate layer is located at the uppermost part of the multilayer substrate, it is possible to reliably suppress the deterioration of the insulation resistance.
本発明にかかる電子部品モジュールのさらに別の特定の局面では、前記多層基板が、非磁性体フェライト基板層と、磁性体フェライト基板層とを有する。このように、本発明においては、多層基板は、非磁性体フェライト基板層と磁性体フェライト基板層とを有する構造であってもよい。特に、多層基板は、磁性体フェライト基板層と、磁性体フェライト基板層の上下に積層された非磁性体フェライト基板層とを有することが好ましい。この場合には、磁性体フェライト基板層が両側の非磁性体フェライト基板層で挟持されているので、磁性体フェライト基板層内に、インダクタンス値の高いコイル等を形成することができる。 In still another specific aspect of the electronic component module according to the present invention, the multilayer substrate includes a non-magnetic ferrite substrate layer and a magnetic ferrite substrate layer. Thus, in the present invention, the multilayer substrate may have a structure having a non-magnetic ferrite substrate layer and a magnetic ferrite substrate layer. In particular, the multilayer substrate preferably has a magnetic ferrite substrate layer and a non-magnetic ferrite substrate layer laminated above and below the magnetic ferrite substrate layer. In this case, since the magnetic ferrite substrate layer is sandwiched between the nonmagnetic ferrite substrate layers on both sides, a coil having a high inductance value can be formed in the magnetic ferrite substrate layer.
本発明にかかる電子部品モジュールでは、多層基板内にコイル導体が設けられていてもよい。多層基板がフェライト層を有するため、コイル導体を内部に設けた場合、インダクタンス値の高いコイルを構成することができる。 In the electronic component module according to the present invention, a coil conductor may be provided in the multilayer substrate. Since the multilayer substrate has a ferrite layer, when a coil conductor is provided inside, a coil having a high inductance value can be configured.
本発明にかかる電子部品モジュールでは、上記ランド電極の外周縁の少なくとも一部からランド電極の上面の一部に入り込むように絶縁性材料層が設けられているため、絶縁性材料層の下方にランド電極が位置している部分では、絶縁性材料層がフラックスにより侵食されたとしても、下方のランド電極により、ランド電極の下方の多層基板層の侵食が生じ難い。加えて、絶縁性材料層が設けられている部分におけるランド電極外周縁部分では、絶縁性材料層がフラックスにより侵食されることになるため、フラックスによる下方の多層基板層の侵食が生じ難い。従って、ランド電極と多層基板の内層に設けられランド電極と異なる電位に接続される内部導電体との間の絶縁抵抗の劣化を確実に抑制することができる。 In the electronic component module according to the present invention, since the insulating material layer is provided so as to enter a part of the upper surface of the land electrode from at least a part of the outer peripheral edge of the land electrode, the land material is provided below the insulating material layer. In the portion where the electrode is located, even if the insulating material layer is eroded by the flux, the lower land electrode hardly erodes the multilayer substrate layer below the land electrode. In addition, since the insulating material layer is eroded by the flux at the outer peripheral edge portion of the land electrode in the portion where the insulating material layer is provided, the lower multilayer substrate layer is hardly eroded by the flux. Therefore, it is possible to reliably suppress the deterioration of the insulation resistance between the land electrode and the internal conductor provided in the inner layer of the multilayer substrate and connected to a potential different from that of the land electrode.
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。 Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.
図1(a)及び(b)は、本発明の一実施形態に係る電子部品モジュールの要部を説明するための部分切欠平面図及び部分切欠正面断面図である。 FIGS. 1A and 1B are a partially cutaway plan view and a partially cutaway front sectional view for explaining the main part of an electronic component module according to an embodiment of the present invention.
図1(b)に示すように、セラミック多層基板1上に、ランド電極2が形成されている。セラミック多層基板1は、磁性体フェライトからなる基板層1a〜1cを有する。
As shown in FIG. 1B,
セラミック多層基板1は、フェライト基板層1a〜1c以外の他のフェライト基板層及び/またはフェライト以外の絶縁性材料からなる基板層を積層した構造を有していてもよい。また、セラミック多層基板1は、磁性または非磁性のフェライト基板層のみを積層した構造を有していてもよい。
The
ランド電極2は、Al、Cu、Ag、Auなどの適宜の金属もしくは合金からなる。ランド電極2は、電子部品チップが搭載される電極である。搭載に際しては、ランド電極2上に半田3が付与される。加熱により半田3を溶融し、電子部品チップの下面のバンプもしくは端子電極に、半田3からなる接合材によりランド電極2が接合される。ランド電極2の平面形状は特に限定されないが、本実施形態では、矩形の平面形状を有する。すなわち、ランド電極2は、対向し合う2つの辺2a,2cと、対向し合う2つの辺2b,2dとを有する。
The
本実施形態では、辺2b及び辺2dの外側の領域からランド電極2の内側に被さるように、絶縁性材料層4,5が形成されている。絶縁性材料層4,5は、適宜の絶縁性材料からなる。好ましくは、フェライト基板層1a〜1cと同様に、絶縁性材料層4,5はフェライトからなる。その場合には、フェライト基板層1aと同じ材料を利用して絶縁性材料層4,5を形成することができる。従って、材料の種類を少なくすることができる。
In the present embodiment, the insulating
半田3は、電子部品チップを搭載する際に付与されるものである。従って、電子部品チップを搭載する前には、図1(a)及び(b)に示す半田3は付与されていない。半田付けに際しては、半田3を含む半田ペーストをディスペンス法や転写法などの公知の方法でランド電極2上に塗布する。次に電子部品チップを搭載する。加熱により電子部品チップをランド電極に半田付けする。
The
図1(a)及び(b)では、ランド電極2の辺2b,2d側の部分は、絶縁性材料層4,5で覆われている。辺2a,2c側の部分は、絶縁性材料層で覆われていない。従って、半田ペーストに含まれるフラックスが広がり、ランド電極2の辺2a,2cからフラックスが多層基板表面に至る。従って、辺2a,2c近傍部分においてフェライト基板層1aがフラックスにより侵食する。
In FIGS. 1A and 1B, the portions on the
これに対して、絶縁性樹脂層4,5で覆われている辺2b,2d側の部分では、フラックスが絶縁性樹脂層4,5の表面を濡れ広がる。この場合、絶縁性樹脂層4,5はフラックスにより侵食されるが、絶縁性樹脂層4,5の下方にランド電極2が位置している部分では、ランド電極2により、ランド電極2の下方のフェライト基板層1aの侵食が防止される。また、辺2b,2d及びその外側近傍部分では、絶縁性樹脂層4,5がフラックスにより侵食されることにより、絶縁性樹脂層4,5の下方のフェライト基板層1aの侵食が確実に防止される。すなわち、絶縁性樹脂層4,5が設けられているため、多層基板1を構成しているフェライト基板層1a〜1cの侵食を確実に抑制することができる。
On the other hand, in the portions on the
上記絶縁材料層に覆われていない辺2a,2c側の部分については内層まで侵食するが、絶縁性樹脂層4、5で覆われている辺2b,2d側の部分については下層のランド電極がその侵食を阻止する。
The sides on the
具体的には、図1(b)において、余剰のフラックスは、矢印Aで示すように、絶縁性材料層4,5の上を伝い、絶縁性材料層4,5のランド電極2とは反対側の端部に向かって進むこととなる。この場合、フラックスにより絶縁性材料層4,5が侵食されることになる。しかしながら、絶縁性材料層4,5の下方にランド電極2が位置している部分では、ランド電極2により下方のフェライト基板層1aの侵食が防止される。そして、ランド電極2の辺2b,2d及びその外側近傍では、絶縁性材料層4,5がフラックスで侵食されることになるため、絶縁性材料層4,5の直下に位置しているフェライト基板層1aのフラックスによる侵食が確実に抑制される。すなわち、ランド電極2の辺2b及びその外側近傍において、セラミック多層基板1のフェライト基板層1aへのフラックスの侵入を確実に抑制することができる。
Specifically, in FIG. 1B, the surplus flux travels on the insulating
絶縁性材料層が設けられていないランド電極2の辺2a,2cが位置している部分においては、余剰のフラックスがセラミック多層基板1のフェライト基板層1a内に侵入する。フラックスがセラミック多層基板1のフェライト基板層1aに侵入すると、フェライト中の酸化物成分がフラックスにより溶解し、フェライト基板層1aが侵食される。その結果、フェライト多層基板の侵食によりランド電極2と、ランド電極2と隔てられており、ランド電極2と異なる電位に接続される内部導電体との間の絶縁抵抗が低下する。
In a portion where the
なお、フラックスが、絶縁性材料層4のランド電極2とは反対側の端部4aや、絶縁性材料層5の端部5aに至るおそれはある。しかしながら、端部4a,5aではフェライト基板層1a表面が侵食されたとしても、ランド電極2と、内部導電体6,7との間の絶縁抵抗IRにはほとんど影響を与えない。また絶縁材料層4が、隣接するランド電極に形成された絶縁材料層につながる場合には、絶縁性材料層がフラックスにより侵食されるため、絶縁性材料層の直下に位置しているフェライト基板層1aにフラックスが侵食し難い。
Note that the flux may reach the
上記のように、本実施形態では、セラミック多層基板1に設けられたランド電極2の外周縁の少なくとも一部において、ランド電極2の外側の領域からランド電極2の外周縁の一部を超えてランド電極2内に至るように絶縁性材料層4,5が設けられているため、絶縁抵抗の低下を確実に抑制することができる。
As described above, in the present embodiment, at least a part of the outer peripheral edge of the
上記のように、絶縁性材料層4,5は、フラックスによりそれ自身が侵食され、フラックスの絶縁性材料層4,5の下方のフェライト基板層1aの侵入を抑制するように作用する。この場合、好ましくは、絶縁性材料層4,5のランド電極2内の端部からランド電極2の辺2b,2dに向かうにつれて、その高さが高くされていることが好ましい。それによって、フラックスのランド電極2の辺2b,2d側への広がりを抑制することができる。
As described above, the insulating
なお、ランド電極2とは異なる電位に接続される内部導電体6,7のうち、内部導電体6とランド電極2との間の距離Xは、ランド電極2と内部導電体7との間の距離Yよりも短い。このような構造においては、好ましくは、ランド電極2と内部導電体との間の距離が短い側、すなわちランド電極2の辺2d側において、絶縁性材料層5のオーバーコート長L1を、辺2b側におけるオーバーコート長L2よりも長くすることが望ましい。それによって、絶縁抵抗の低下をより効果的に抑制することができる。これは、ランド電極2に近い内部導電体6側においては、上記フラックスの付着による絶縁抵抗の低下がより大きく影響を与えるためである。従って、好ましくは、図1(b)に示すように、ランド電極2に対し異なる電位に接続される内部導電体が複数ある場合、ランド電極2の相対的に近い内部導電体6側の外周縁部分において、上記オーバーコート長を相対的に長くすることが望ましい。
Of the
なお、オーバーコート長とは、絶縁性材料層4,5がランド電極2の外周縁を超えて電極ランドの内側に至っている部分の長さをいうものとする。
The overcoat length refers to the length of the portion where the insulating
本願発明者らは、前述したように、フェライト基板層を有するセラミック多層基板では、上記フラックスがセラミック多層基板表面に到達すると、セラミック多層基板表面が侵食され、それによってランド電極と、異なる電位に接続される内部導電体との間の絶縁抵抗が劣化するという問題を初めて見出したものである。本実施形態のように、上記絶縁性材料層4,5を設けることにより、このような絶縁抵抗の低下を確実に抑制することができる。
As described above, the inventors of the present invention, in the ceramic multilayer substrate having the ferrite substrate layer, when the flux reaches the surface of the ceramic multilayer substrate, the ceramic multilayer substrate surface is eroded, thereby connecting to the land electrode at a different potential. This is the first finding of the problem that the insulation resistance with the internal conductor is deteriorated. By providing the insulating
特開2005-209881には、絶縁性材料層4,5と同様に、電極に部分的にオーバーコートされる絶縁性材料層が開示されているが、該絶縁性材料層は、ガラスセラミックスからなる基板への電極の密着強度を高めるために設けられていたものにすぎない。すなわち、フェライトからなる基板における絶縁抵抗の低下という本願発明をなす前提となった問題点は、特開2005-209881には、には何ら示されていない。また、前述した特許文献1では、フラックスが段差に残留することによる影響を抑制するために、オーバーコート層と電極表面とを面一にする構成が開示されている。しかしながら、特許文献2の構成は、単にフラックスの除去を容易とするものにすぎず、特許文献1においても、フェライトからなる基板におけるフラックスの侵食による絶縁抵抗の劣化については何ら示されていない。
Japanese Patent Laid-Open No. 2005-209881 discloses an insulating material layer that is partially overcoated on the electrode, as in the case of the insulating
本発明は、図1(a)及び(b)に示したように、フェライト基板層1aを有するセラミック多層基板1におけるランド電極2の外周縁におけるフラックスの侵食による絶縁抵抗の低下を抑制することを特徴とするものである。従って、上記ランド電極2の外周縁の全周において、外周縁から内側に至るように絶縁性材料層が形成されていてもよい。
As shown in FIGS. 1A and 1B, the present invention suppresses a decrease in insulation resistance due to flux erosion at the outer peripheral edge of the
次に、図2〜図6を参照して、上記実施形態と同様に、絶縁性材料層がセラミック多層基板上に設けられている本発明の第2の実施形態を説明する。第2の実施形態の電子部品モジュールは、図2に示す回路構成を有する。 Next, a second embodiment of the present invention in which an insulating material layer is provided on a ceramic multilayer substrate will be described with reference to FIGS. The electronic component module of the second embodiment has a circuit configuration shown in FIG.
図3に示すように、電子部品モジュール11は、セラミック多層基板12と、セラミック多層基板12上に搭載されるICチップ13及びコンデンサ14とを有する。
As shown in FIG. 3, the
電子部品モジュール11では、セラミック多層基板12内にコイル15が内蔵されている。
In the
また、ICチップ13は、DC−DCコンバータの制御ICチップである。
The
電子部品モジュール11は、制御ICチップ13とコイル15及びコンデンサ14とにより構成されたDC−DCコンバータモジュールである。
The
ICチップ13のスイッチング端子13fに、セラミック多層基板12内に内蔵されているコイル15の一端が接続されている。コイル15の他端が出力端子16に接続されている。コイル15と出力端子16との間の接続点17とグラウンド端子18との間にコンデンサ14が接続されている。このコンデンサ14が、セラミック多層基板12に搭載されている。
One end of a
入力電圧端子13dに電池が接続される。出力端子16から電池電圧の変動によらず一定の電圧が出力される。EN端子13gの入力信号がハイのときDC−DCコンバータを動作させ、ローの場合、動作停止にする。
A battery is connected to the input voltage terminal 13d. A constant voltage is output from the
上記電子部品モジュール11の具体的構造を図3〜図5を参照して説明する。
A specific structure of the
図3に示すように、電子部品モジュール11では、セラミック多層基板12上に、上記ICチップ13及びコンデンサ14が搭載されている。
As shown in FIG. 3, in the
セラミック多層基板12は、本実施形態では、上から順に、非磁性体フェライト基板層12a、磁性体フェライト基板層12b及び非磁性体フェライト基板層12cを順に積層した構造を有する。このような積層構造は、磁性体グリーンシートの積層体の上下に、非磁性体フェライトグリーンシートを適宜の枚数積層し、一体化した後、焼成することにより得ることができる。
In the present embodiment, the
セラミック多層基板12内には、複数の磁性体フェライト層間を接続するように設けられたコイル導体により前述したコイル15が構成されている。このようなコイル15は、Al、Cu、Agなどの適宜の導電ペーストを、磁性体グリーンシート上に印刷し、上記セラミック多層基板12を得る焼成工程により焼結することにより得ることができる。より詳細には、複数枚の磁性体グリーンシート上に、コイルの巻回部分を導電ペーストの印刷により形成する。次に、ビアホール電極により各巻回部分を接続することにより、コイル15を構成するコイル導体を形成することができる。このようなセラミック多層基板12に内蔵されるコイル15は、周知の積層コイルの製造方法により実現することができる。
In the
本実施形態では、磁性体フェライト基板層12b内に上記コイル15が形成されており、かつ磁性体フェライト基板層12bの上下が非磁性体フェライト基板層12a,12cからなるため、大きなインダクタンスのコイル15を得ることができる。
In the present embodiment, the
もっとも、本発明においては、セラミック多層基板12を構成する基板層は本実施形態の構造に限定されるものではない。すなわち、フェライト基板層以外の絶縁性基板層を積層していてもよい。また、非磁性体フェライト基板層と、磁性体フェライト基板層の双方を積層したものに限らず、磁性体フェライト基板層のみによりセラミック多層基板12が形成されていてもよく、また非磁性体フェライト基板層のみによりセラミック多層基板12が形成されていてもよい。
However, in the present invention, the substrate layer constituting the
図3に示すように、セラミック多層基板12の上面には、ランド電極21〜24が形成されている。もっとも、図4に平面図で示すように、ランド電極21〜24以外に、ランド電極25,26もセラミック多層基板12の上面に形成されている。
As shown in FIG. 3,
なお、図4では、理解を容易とするために、図3の絶縁性材料層の図示は省略してある。すなわち、図4は、セラミック多層基板12上において、絶縁性材料層を除去した状態を示す平面図であり、後述の図5は、上記絶縁性材料層が形成されている本実施形態で用いられるセラミック多層基板12の模式的平面図である。
In FIG. 4, the illustration of the insulating material layer in FIG. 3 is omitted for easy understanding. That is, FIG. 4 is a plan view showing a state where the insulating material layer is removed on the
ランド電極21〜26のうち、ランド電極21,22,25,26は、ICチップ13の下面の端子電極に接合される部分である。このうち、ランド電極25は、図2に入力電圧端子13dに相当する。また、ランド電極21は、ICチップ13のEN端子に接続されている。他方、ランド電極26は、図2のスイッチング端子13fに相当する。ランド電極22は、図2のグラウンド端子13eに相当する。さらに、ランド電極23は、図2の接続点17に相当し、ランド電極24は図2のコンデンサ14が接続されるグラウンド端子18に相当する。
Of the
図3では、図4のランド電極21,22,23,24が設けられている部分の断面が模式的に示されている。
3 schematically shows a cross section of a portion where the
また、図4及び図5では、一点鎖線により、セラミック多層基板12の下面12eに形成されているランド電極31〜33が略図的セラミック多層基板12を透かして一点鎖線で示されている。図4及び図5では、セラミック多層基板12内に設けられた前述のコイル15の巻回部分が破線で略図的に示されている。
4 and 5, the
まず、図3及び図4により、セラミック多層基板12内の構造を説明し、次に図5を参照して、上記絶縁性材料層を設けたセラミック多層基板12を説明することとする。
First, the structure in the
図3に戻り、セラミック多層基板12内には、コイル15の一端に接続される内部導電体41が、セラミック多層基板12の中間高さ位置に形成されている。内部導電体41は、図面の紙背方向へ延ばされており、図示しないビアホール電極により図4のランド電極26に接続されている。ランド電極26は図2のスイッチング端子13fに相当する。他方、コイル15の他端は、内部導電体41よりも下方に設けられた内部導電体43に接続されている。
Returning to FIG. 3, in the
ビアホール電極48の一端がランド電極22に接続されている。ビアホール電極48の他端が図示しない内部導電体によりビアホール電極47に接続されている。ビアホール電極47により下方のランド電極33に接続されている。
One end of the via
また、コンデンサ14の一方の電極14aが、ランド電極23に接続されている。ランド電極23は、セラミック多層基板12に設けられたビアホール電極44に接続されている。ビアホール電極44は、セラミック多層基板12内に埋設された内部導電体45に接続されている。内部導電体45が、ビアホール電極46に接続されている。従って、コイル15の端部と、コンデンサ14の電極14aとが電気的に接続されている。また、ビアホール電極46が、下面のランド電極32に接続されている。下面のランド電極32は、図2における出力端子16に相当する。
One electrode 14 a of the
コンデンサ14の電極14bがビアホール電極47により下方のランド電極33に接続されている。
The
EN端子が接続されたランド電極21にビアホール電極49の一端が接続されている。ビアホール電極49の他端が図示しない内部導電体により図示しないビアホール電極に接続されている。このビアホール電極により下方のランド電極34に接続されている。
One end of a via-
また、図4では、セラミック多層基板12の上面の電極形状の理解を容易にするために、ランド電極21〜24の少なくとも外周縁の一部からランド電極21〜24に入り込み得る絶縁性材料層を図示していない。もっとも、図3に示すように、各ランド電極21〜24において、ランド電極21〜24の外周縁から内側に入り込み得る絶縁性材料層51が設けられている。この絶縁性材料層51の設けられた平面図を図5に示す。図5では、絶縁性材料層51を斜線のハッチングを付して示す。
In FIG. 4, in order to facilitate understanding of the electrode shape on the upper surface of the
図5に示すように、図4に示した平面形状において、さらに上記絶縁性材料層51が、ランド電極21〜24の外周縁の少なくとも一部を超えてランド電極21〜24内に至るように形成されている。
As shown in FIG. 5, in the planar shape shown in FIG. 4, the insulating
なお、図4及び図5において、コイル15が下方に位置している部分を破線で示すこととする。また、内部導電体45が下方に位置している部分を二点鎖線で示すこととする。
In FIGS. 4 and 5, the portion where the
ランド電極24の部分を代表して絶縁性材料層51を説明する。図6に示すように、ランド電極24の下方には、異なる電位に接続される内部導電体として、コイル15が位置する。
The insulating
従って、ランド電極24上に、半田を用いてコンデンサ14を搭載する際に、フラックスが、ランド電極24の上面を伝い、セラミック多層基板12側に達するおそれがある。この場合、本実施形態では、絶縁性材料層51が、ランド電極24のコイル15が位置する側の端部24a側において、絶縁性材料層51が設けられている。すなわち、絶縁性材料層51は、セラミック多層基板12の上面において、ランド電極24の外側の領域から、端部24aを超えてランド電極24上に位置している。従って、フラックスは、端部24a側に至らず、絶縁性材料層51上を矢印Bで示すように移動することとなる。よって、本実施形態において、図1(a)及び(b)で示した絶縁性材料層と同様に、絶縁性材料層51が設けられているため、セラミック多層基板12のランド電極24の端部24a近傍における侵食を確実に抑制することができる。よって、絶縁抵抗の低下を抑制することができる。
Accordingly, when the
他のランド電極21〜23においても同様である。すなわち、図3に示すように、ランド電極23では、上記異なる電位に接続されるコイル15が下方に位置しているため、ランド電極23では、その外周縁の全周にわたり絶縁性材料層51が形成されている。
The same applies to the
また、ランド電極21においても、絶縁性材料層51a,51bが設けられている。もっとも、ランド電極21では、異なる電位に接続される内部導電体45に近い側の端部21a側における絶縁性材料層51bの前述したオーバーコート長が、反対側の端部21b側における絶縁性材料層51aのオーバーコート長よりも長くされている。
The
また、ランド電極22では、絶縁性材料層51がランド電極22の全外周縁を超えてランド電極22上に至るように形成されている。すなわち、ランド電極22の下方に異なる電位に接続される内部導電体45が形成されているため、ランド電極22の全周にわたり、上記絶縁性材料層51が形成されている。
In the
また、ランド電極25,26においても、同様に絶縁性樹脂層51が形成されている。
In the
ランド電極26とコイル15の一端とは互いに接続されており同電位である。従って、ランド電極26のコイル15に近い側の部分に絶縁材料層51を特に設ける必要はない。一方、ランド電極26と内部導電体45とは異なる電位に接続される。従って、ランド電極26の内部導電体45に近い側の部分に絶縁性材料層51が設けられる。
The
このように、本実施形態の電子部品モジュール11では、セラミック多層基板12の上面に形成されたランド電極21〜26において、その外周縁の少なくとも一部を超えてランド電極上面に至るように絶縁性材料層51が形成されているため、図1に示した実施形態と同様に、絶縁抵抗の低下を効果的に抑制することができる。
Thus, in the
また、特に図示はしないが、下面側のランド電極31〜34においても、同様に絶縁性材料層を形成してもよい。すなわち、電子部品モジュール11を、さらに他の基板上に搭載する際には、下面側のランド電極31〜34が用いられる。このランド電極31〜34を半田付けにより他の回路基板に接合する場合、同様に、フラックスによりセラミック多層基板12の侵食をランド電極31〜34の外周縁部分において防止するために、絶縁性材料層を設けることが好ましい。
Further, although not shown in particular, an insulating material layer may be similarly formed in the
ランド電極33と、コイル15とは、異なる電位に接続される。従って、ランド電極33のコイル15に近い側の部分に絶縁性材料層52が設けられる。
The
また、本発明においては、セラミック多層基板において、複数のランド電極の全てに上記絶縁性材料層が設けられる必要はない。もっとも、好ましくは、全てのランド電極において、上記絶縁性材料層を設けることが望ましい。 In the present invention, it is not necessary to provide the insulating material layer on all of the plurality of land electrodes in the ceramic multilayer substrate. However, it is preferable to provide the insulating material layer in all land electrodes.
なお、上記実施形態では、ICチップ13を搭載するためのランド電極として、矩形のランド電極を示した。もっとも、ICチップを搭載するためのランド電極は、通常、円形の平面形状を有することが多い。従って、ランド電極の平面形状は円形であってもよい。
In the above embodiment, a rectangular land electrode is shown as a land electrode for mounting the
また、ランド電極21にEN端子13g、ランド電極22にグラウンド端子13e、ランド電極31に電圧入力端子13d、ランド電極26にスイッチング端子13fが接続されていたたが、必ずしもこのような構成に限定されない。また、ICチップ13の端子数も特に限定されない。
Further, the EN terminal 13g is connected to the
また、上記実施形態では、セラミック多層基板12上にICチップ13及びコンデンサ14が搭載されていたが、本発明において、セラミック多層基板に搭載される電子部品チップはICチップ13及びコンデンサ14に限定されるものではない。
In the above embodiment, the
また、セラミック多層基板12内に、インダクタンスを構成するコイル15が形成されていたが、コイル15に加えて、さらに他のコイルや他の電子部品素子がセラミック多層基板12内に形成されていてもよい。また、セラミック多層基板12内に、コイルなどの電子部品素子が構成されておらずともよい。
In addition, the
具体的な実験例につき説明する。 A specific experimental example will be described.
セラミック多層基板として、以下の積層構造を有し、かつ前述した図3〜図5に示すコイル15及び内部導電体等が形成された積層基板を用意した。
As the ceramic multilayer substrate, a multilayer substrate having the following multilayer structure and having the
セラミック多層基板の基板層の構成:非磁性体フェライト層12a、フェライト基板層12b及び非磁性体フェライト基板層12cからなる積層体を用いた。非磁性体フェライト層12aにおいて内部導電体45の上方に位置する非磁性セラミックグリーンシートの枚数を1枚、2枚、4枚または6枚とした。このようにして、ランド電極22と内部導電体45との距離をそれぞれ25μm、50μm、100μmまたは150μmに異ならせた複数種のセラミック多層基板を用意した。
Configuration of substrate layer of ceramic multilayer substrate: A laminate composed of a non-magnetic ferrite layer 12a, a ferrite substrate layer 12b, and a non-magnetic ferrite substrate layer 12c was used. The number of non-magnetic ceramic green sheets positioned above the
上記セラミック多層基板上に、設けられている上記ランド電極22が形成されている部分において、絶縁性材料層51を上述したように形成した。ただし、ランド電極22の端部24aと、異なる電位に接続される内部導電体45との間の距離を25、50または100μmとした3種類の構造を用意した。そして、上記3種類のセラミック多層基板上に、絶縁性材料層51のオーバーコート長を、50、100または150μmとなるように絶縁性材料層51を形成した。このようにして得られた各実施例の電子部品モジュール11において、高温高湿度環境試験を行って後ランド電極22が接続されているランド電極33と、内部導電体45の他端が接続されているランド電極32との間の絶縁抵抗を測定した。上記絶縁抵抗の測定に際しては、ランド電極32とランド電極33との間にDC15Vを印加して流れる電流を測定することにより、電圧と電流の比として絶縁抵抗を算出した。その絶縁抵抗により、ランド電極22と、内部導電体45との間の絶縁抵抗を評価した。
On the ceramic multilayer substrate, the insulating
なお、ICチップ13の絶縁抵抗は小さいのでICチップ13及びコンデンサ14を搭載しないではんだペーストのみを塗布した。
Since the insulation resistance of the
結果を下記の表1に示す。 The results are shown in Table 1 below.
また、比較のために、上記絶縁性材料層が形成されていない下記の表1に示す比較例1〜4の電子部品モジュールを用意した。この比較例1〜4の電子部品モジュールについても同様に絶縁抵抗を測定した。結果を下記の表1に示す。 For comparison, electronic component modules of Comparative Examples 1 to 4 shown in Table 1 below in which the insulating material layer was not formed were prepared. The insulation resistance was similarly measured for the electronic component modules of Comparative Examples 1 to 4. The results are shown in Table 1 below.
下記の表1では、比較例1において、フラックスが塗布される前のランド電極22と内部導電体45との絶縁抵抗を上記のようにランド電極32とランド電極33との間の絶縁抵抗を測定することにより測定し、この値を基準絶縁抵抗値とした。そして、ランド電極24にフラックスを付与し高温高湿度環境試験を行った後のランド電極22と内部導電体45との絶縁抵抗、すなわち上記のようにして測定された絶縁抵抗値が、上記基準絶縁抵抗値と比較してlog10(絶縁抵抗値)低下量が1以上の場合に絶縁抵抗の劣化ありとした。また、上記絶縁抵抗の低下が、log10(絶縁抵抗値)低下量が1未満である場合には、絶縁抵抗の劣化なしとした。
In Table 1 below, in Comparative Example 1, the insulation resistance between the
表1から明らかなように、比較例2〜4では、絶縁性材料層が設けられていないため、絶縁抵抗が劣化した。 As is clear from Table 1, in Comparative Examples 2 to 4, since the insulating material layer was not provided, the insulation resistance deteriorated.
これに対して、実施例1〜8では、いずれも内部導電体45とランド電極22との間の距離は、100μm以下と小さいが、絶縁抵抗の劣化は認められなかった。もっとも、実施例6では、内部導電体45とランド電極22との間の距離が25μmと短く、しかも絶縁性材料層51のオーバーコート長が50μmと小さかったため、絶縁抵抗の劣化は基準絶縁抵抗値と比べてlog10(絶縁抵抗値)低下量が3であった。
In contrast, in each of Examples 1 to 8, the distance between the
さらに、実施例6及び実施例7では、内部導電体45とランド電極22との間の距離が25μmと非常に小さいにもかかわらず、絶縁抵抗の劣化はlog10(絶縁抵抗値)低下量が1未満であり、ほとんど認められなかった。従って、絶縁抵抗の劣化を抑制しつつ、セラミック多層基板の小型化及び高密度化を図り得ることがわかる。
Furthermore, in Example 6 and Example 7, although the distance between the
1…セラミック多層基板
1a〜1c…フェライト基板層
2…ランド電極
2a〜2d…辺
3…半田
4,5…絶縁性材料層
4a,5a…端部
6,7…内部導電体
11…電子部品モジュール
12…セラミック多層基板
12a,12c…非磁性体フェライト基板層
12b…磁性体フェライト基板層
12e…下面
13…ICチップ
13d…入力電圧端子
13e…グラウンド端子
13f…スイッチング端子
13g…EN端子
14…コンデンサ
14a,14b…電極
15…コイル
16…出力端子
17…接続点
18…グラウンド端子
21〜26…ランド電極
21a,21b…端部
22a,22b…端部
24a…端部
31〜34…ランド電極
41,43,45,48,49…内部導電体
44,46,47…ビアホール電極
51,52…絶縁性材料層
51a,51b…絶縁性材料層
DESCRIPTION OF
Claims (7)
前記多層基板内に配置された内部導電体と、
前記多層基板の上面に設けられたランド電極と、
前記多層基板のランド電極に電気的に接続されるように該多層基板に実装された電子部品素子と、
平面視において、前記ランド電極の外周縁のうち、少なくとも前記ランド電極と、前記内部導電体とが重なっている部分における前記ランド電極の外周縁を被覆するように形成された絶縁性材料層とを備える、電子部品モジュール。 A multilayer substrate having a top surface and a bottom surface and having a substrate layer made of ferrite;
An internal conductor disposed in the multilayer substrate;
Land electrodes provided on the upper surface of the multilayer substrate;
An electronic component element mounted on the multilayer substrate so as to be electrically connected to the land electrode of the multilayer substrate;
In a plan view, an insulating material layer formed so as to cover at least the land electrode and the outer peripheral edge of the land electrode in a portion where the internal conductor overlaps among the outer peripheral edges of the land electrode. Electronic component module provided.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010129299A JP5447195B2 (en) | 2010-06-04 | 2010-06-04 | Electronic component module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010129299A JP5447195B2 (en) | 2010-06-04 | 2010-06-04 | Electronic component module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011258607A JP2011258607A (en) | 2011-12-22 |
JP5447195B2 true JP5447195B2 (en) | 2014-03-19 |
Family
ID=45474519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010129299A Active JP5447195B2 (en) | 2010-06-04 | 2010-06-04 | Electronic component module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5447195B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014020975A1 (en) * | 2012-07-31 | 2014-02-06 | 株式会社村田製作所 | Layered substrate |
CN211184422U (en) | 2017-01-27 | 2020-08-04 | 株式会社村田制作所 | Circuit module and interposer |
KR102595463B1 (en) * | 2018-02-22 | 2023-10-30 | 삼성전기주식회사 | Electroic components |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02100395A (en) * | 1988-10-07 | 1990-04-12 | Mitsubishi Electric Corp | Hybrid integrated circuit board |
JP2007173650A (en) * | 2005-12-23 | 2007-07-05 | Kyocera Corp | Wiring board and method of manufacturing same |
-
2010
- 2010-06-04 JP JP2010129299A patent/JP5447195B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011258607A (en) | 2011-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11894195B2 (en) | Electronic component | |
US8050045B2 (en) | Electronic component and method of manufacturing the same | |
JP6107080B2 (en) | Multilayer capacitor | |
KR101127870B1 (en) | Ceramic electronic component and method for manufacturing the same | |
KR101386542B1 (en) | Multilayer condenser, manufacturing method thereof | |
CN112863873B (en) | Electronic component and electronic component device | |
US9646767B2 (en) | Ceramic electronic component and ceramic electronic apparatus including a split inner electrode | |
TW201802841A (en) | Multilayer coil component | |
JP2008078622A (en) | Laminated capacitor, circuit board, and circuit module | |
JP6740874B2 (en) | Electronic parts | |
JP2016149426A (en) | Stack penetration capacitor | |
JP2016149487A (en) | Multilayer capacitor | |
JP5447195B2 (en) | Electronic component module | |
JP4415744B2 (en) | Electronic components | |
JP6142650B2 (en) | Multilayer feedthrough capacitor | |
JP2018049999A (en) | Electronic component and electronic component device | |
JP2016136561A (en) | Multilayer capacitor | |
JP6115276B2 (en) | Multilayer capacitor | |
JP2018125455A (en) | Laminate coil component | |
JP2007123505A (en) | Stacked capacitor | |
JP2016149425A (en) | Stack penetration capacitor | |
JP6142651B2 (en) | Multilayer capacitor | |
US20230298814A1 (en) | Mounting structure and mounting method of electronic component | |
JP2008117999A (en) | Electric element | |
JP2016136562A (en) | Multilayer capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5447195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |