JP5446623B2 - Sensor element module - Google Patents

Sensor element module Download PDF

Info

Publication number
JP5446623B2
JP5446623B2 JP2009205872A JP2009205872A JP5446623B2 JP 5446623 B2 JP5446623 B2 JP 5446623B2 JP 2009205872 A JP2009205872 A JP 2009205872A JP 2009205872 A JP2009205872 A JP 2009205872A JP 5446623 B2 JP5446623 B2 JP 5446623B2
Authority
JP
Japan
Prior art keywords
sensor element
insulating layer
element chip
chip
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009205872A
Other languages
Japanese (ja)
Other versions
JP2011060827A (en
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009205872A priority Critical patent/JP5446623B2/en
Publication of JP2011060827A publication Critical patent/JP2011060827A/en
Application granted granted Critical
Publication of JP5446623B2 publication Critical patent/JP5446623B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、センサ素子チップを搭載したセンサ素子モジュールに係り、特に、その小型化に好適なセンサ素子モジュールに関する。   The present invention relates to a sensor element module on which a sensor element chip is mounted, and more particularly to a sensor element module suitable for miniaturization thereof.

携帯電話や携帯型PCなどの携帯型電子機器は近年、撮像入力部を備えたものが多い。撮像入力部は、センサ素子チップの代表的ひとつである固体撮像素子チップと、その周辺部品を実装した配線板およびレンズユニットとで主に構成される。このような携帯型電子機器の撮像入力部では、一般に、さらに小型のスペースに収まり、なおかつさらに多画素による撮像に対応することが要求されている。固体撮像素子チップは、近年、500万画素や800万画素のものが市場投入されている。配線板としては、その多層化や、パターンの高密度レイアウト化、部品の内蔵化などによりその小型化対応が図られている。   In recent years, many portable electronic devices such as cellular phones and portable PCs include an imaging input unit. The imaging input unit is mainly composed of a solid-state imaging element chip, which is a representative sensor element chip, and a wiring board and a lens unit on which peripheral components are mounted. In such an imaging input unit of a portable electronic device, it is generally required that the imaging input unit can be accommodated in a more compact space and can cope with imaging with more pixels. In recent years, solid-state imaging device chips with 5 million pixels or 8 million pixels have been put on the market. The wiring board is designed to be miniaturized by multilayering, high-density layout of patterns, built-in components, and the like.

撮像入力部として機能するモジュール部品の公知例として、特開2004−120615公報に開示のものがある。この開示のモジュール部品は、配線板と、その上にフリップ接続された、固体撮像素子チップの周辺部品である半導体チップと、この半導体チップの上にスタックされフェースアップで設けられた固体撮像素子チップと、これらの周縁外側の上記配線板上に設けられた受動素子部品とで構成されている。   A publicly known example of a module component that functions as an imaging input unit is disclosed in Japanese Patent Application Laid-Open No. 2004-120615. A module component of this disclosure includes a wiring board, a semiconductor chip that is a peripheral component of a solid-state imaging device chip that is flip-connected thereon, and a solid-state imaging device chip that is stacked on the semiconductor chip and provided face-up And passive element components provided on the wiring board on the outer periphery of these.

特開2004−120615号公報JP 2004-120615 A

本発明は、上記した事情を考慮してなされたもので、センサ素子チップを搭載したセンサ素子モジュールにおいて、その厚さ方向を小型化することが可能なセンサ素子モジュールを提供することを目的とする。   The present invention has been made in consideration of the above-described circumstances, and an object of the present invention is to provide a sensor element module capable of reducing the thickness direction in a sensor element module on which a sensor element chip is mounted. .

上記の課題を解決するため、本発明の一態様であるセンサ素子モジュールは、開口部を有した絶縁層である第1の絶縁層と、前記第1の絶縁層の前記開口部上を含むように該第1の絶縁層に対して積層状に位置した絶縁層である第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟設された導電体パターンと、機能面を有し、該機能面が前記第1の絶縁層の前記開口部からのぞくようにかつ該機能面を除き前記第2の絶縁層に空隙なく覆われるように前記第2の絶縁層中に埋め込まれて位置する、前記導電体パターン上に突起電極を介してフリップ接続されたセンサ素子チップと、前記突起電極を内部に含むように、前記センサ素子チップと前記第1の絶縁層との間に設けられた接着樹脂と、を具備し、前記第2の絶縁層が、前記センサ素子チップの前記機能面とは反対の側の面に対向して第1の補強材を含有し、かつ、平面図位置として、前記センサ素子チップが埋め込まれた領域を除き該領域以外の領域に第2の補強材を含有し、かつ、該第1の補強材と該第2の補強材との間には配線層が設けられていない絶縁層であることを特徴とする。 To solve the above problems, the sensor element module which is one embodiment of the present invention includes a first insulating layer Ru insulating layer der which possess an opening, the upper the opening of the first insulating layer conductive, which is sandwiched between the second insulating layer Ru insulating layer der positioned in layers with respect to the first insulating layer, said first insulating layer and the second insulating layer so as A body pattern and a functional surface, and the second functional layer is covered with the second insulating layer without a gap so that the functional surface can be seen from the opening of the first insulating layer and excluding the functional surface. the insulating layer positioned embedded in a sensor device chip that is flip connected via bump electrodes to the conductor pattern, so as to include the projection electrodes therein, said sensor element chip and the first anda adhesive resin provided between the insulating layer, the second insulating layer, before The said functional surface of the sensor element chip containing a first reinforcing member opposite to the surface facing away from, and, as a plan view position, a region other than the region except for the sensor element chip is embedded region And an insulating layer in which a wiring layer is not provided between the first reinforcing material and the second reinforcing material .

すなわち、このセンサ素子モジュールは、センサ素子チップが第2の絶縁層に埋め込まれることで、厚さ方向の全体の大きさを抑制する構成になっている。ここで、センサ素子チップがもつ機能の発揮のため、センサ素子チップの機能面は、第1の絶縁層の開口部を通して外の空間に面している。そして、センサ素子チップを埋設している第2の絶縁層が、センサ素子チップの機能面とは反対の面に対向して補強材を含有している。この補強材により、センサ素子チップに加わる曲げの力に対抗することができ、厚さ方向の全体の大きさを抑制しているにもかかわらず、モジュールとして剛性を確保し実用性を高めている。   That is, the sensor element module is configured to suppress the overall size in the thickness direction by embedding the sensor element chip in the second insulating layer. Here, in order to exhibit the function of the sensor element chip, the functional surface of the sensor element chip faces the outer space through the opening of the first insulating layer. And the 2nd insulating layer which has embed | buried the sensor element chip contains the reinforcing material facing the surface on the opposite side to the functional surface of a sensor element chip. This reinforcing material can counteract the bending force applied to the sensor element chip, and despite the fact that the overall size in the thickness direction is suppressed, it ensures rigidity as a module and increases its practicality. .

本発明によれば、センサ素子チップを搭載したセンサ素子モジュールにおいて、その厚さ方向を小型化することが可能なセンサ素子モジュールを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the sensor element module which can reduce the thickness direction in the sensor element module carrying a sensor element chip can be provided.

本発明の一実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図。1 is a cross-sectional view schematically showing a configuration of a sensor element module according to an embodiment of the present invention. 図1に示したセンサ素子モジュールの製造過程の一部を模式的に断面で示す工程図。Process drawing which shows a part of manufacturing process of the sensor element module shown in FIG. 図1に示したセンサ素子モジュールの製造過程の別の一部を模式的に断面で示す工程図。FIG. 5 is a process chart schematically showing another part of the manufacturing process of the sensor element module shown in FIG. 1 in cross section. 図1に示したセンサ素子モジュールの製造過程のさらに別の一部を模式的に断面で示す工程図。FIG. 10 is a process diagram schematically showing still another part of the manufacturing process of the sensor element module shown in FIG. 1 in cross section. 本発明の別の実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the sensor element module which concerns on another embodiment of this invention. 図5に示したセンサ素子モジュールの製造過程の一部を模式的に断面で示す工程図。Process drawing which shows a part of manufacturing process of the sensor element module shown in FIG. 5 typically in cross section. 図5に示したセンサ素子モジュールの製造過程の別の一部を模式的に断面で示す工程図。FIG. 6 is a process chart schematically showing another part of the manufacturing process of the sensor element module shown in FIG. 5 in cross section. 本発明のさらに別の実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the sensor element module which concerns on another embodiment of this invention.

本発明の形態では、前記第2の絶縁層が、平面図位置として、前記センサ素子チップが埋め込まれた領域を除き該領域以外の領域に第2の補強材を含有する。第2の絶縁層がこのように第2の補強材を含有することで、センサ素子モジュールとしてさらに高い剛性を持たせることができる。この第2の補強材は、換言すると、センサ素子チップの上に配された補強材とは異なる積層方向水準の位置に設けられたものであり、互いに干渉しない配置になっている。第2の補強材がセンサ素子チップの埋設された領域で除かれているのは、製造の積層工程時に第2の補強材がセンサ素子チップにぶつかりダメージを与え信頼性を劣化させるのを防止するためである。 In the embodiment of the present invention, the second insulating layer, a plan view position, you containing a second reinforcing member in a region other than the region except for the sensor element chip is embedded region. When the second insulating layer contains the second reinforcing material as described above, the sensor element module can have higher rigidity. In other words, the second reinforcing material is provided at a position in the stacking direction level different from that of the reinforcing material arranged on the sensor element chip, and is arranged so as not to interfere with each other. The reason why the second reinforcing material is removed in the region where the sensor element chip is embedded is to prevent the second reinforcing material from colliding with the sensor element chip and deteriorating reliability during the manufacturing lamination process. Because.

ここで、前記第2の絶縁層の前記補強材と前記第2の補強材との間には、配線層が設けられていない。センサ素子モジュールとしてより薄型化を図るための構成である。 Here, the between the second insulating layer above the reinforcing member and the second reinforcement, it has wiring layers such provided. This is a configuration for further reducing the thickness of the sensor element module.

また、本発明の実施態様として、前記第2の絶縁層の、前記第1の絶縁層に対向する側とは反対の側の面上に設けられた第2の導電体パターンと、前記第2の絶縁層を貫通して前記導電体パターンの面と前記第2の導電体パターンの面との間に挟設され、かつ導電性組成物からなり、かつ貫通方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、とすることができる。この態様は、埋設のセンサ素子チップとしてできるだけ薄いものを利用した場合に、適当である。すなわち、このセンサ素子チップより背の高い寸法の層間接続体で、センサ素子チップの上下にある導電体パターン間を電気的導通させている。換言すると、通常的に上下に隣り合い位置する導電体パターンの間にセンサ素子チップが位置しており、センサ素子チップ埋設でもモジュールとして厚みが薄い。 As an embodiment of the present invention, a second conductor pattern provided on the surface of the second insulating layer opposite to the side facing the first insulating layer, and the second And having an axis that is sandwiched between the surface of the conductor pattern and the surface of the second conductor pattern, is made of a conductive composition, and coincides with the penetrating direction. And an interlayer connector having a shape whose diameter changes in the axial direction. This aspect is appropriate when a thin sensor element chip is used as an embedded sensor element chip. That is, the interlayer connection body having a height higher than that of the sensor element chip is used to electrically connect the conductor patterns above and below the sensor element chip. In other words, the sensor element chip is usually located between conductor patterns that are vertically adjacent to each other, and even if the sensor element chip is embedded, the module is thin.

ここで、前記層間接続体が、前記導電体パターンの側より前記第2の導電体パターンの側でより太い、とすることができる。導電性組成物からなり、貫通方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体は、例えば、ペースト状の導電性組成物を被印刷面上にスクリーン印刷して円錐状に形成したものを由来とする。この場合、被印刷面として、センサ素子チップが位置しない第2の導電体パターン面上を選択するほうが干渉要因がなく印刷が円滑になる。したがって、これにより層間接続体として、第1の導電体パターンの側より第2の導電体パターンの側でより太い形状になる。   Here, the interlayer connection body may be thicker on the second conductor pattern side than on the conductor pattern side. An interlayer connector made of a conductive composition and having a shape that has an axis coinciding with the penetrating direction and whose diameter changes in the direction of the axis is, for example, a paste-like conductive composition on a surface to be printed. It is derived from a screen-printed conical shape. In this case, if the second conductive pattern surface on which the sensor element chip is not positioned is selected as the surface to be printed, there is no interference factor and printing becomes smoother. Accordingly, this results in a thicker shape on the second conductor pattern side than the first conductor pattern side as an interlayer connection.

また、実施態様として、前記第2の絶縁層の前記補強材と前記第2の補強材との間に設けられた配線層を具備する、とすることができる。この場合、配線層を設けて多層化することで、より複雑な導電路を有するモジュールとし付加価値を高められる。 As the embodiment, the ingredients Bei wiring layer provided between the reinforcing member and the second reinforcing member of the second insulating layer, can be. In this case, by a multilayer structure by setting only the wiring layers, it enhances the added value as a module with a more complex conductive path.

また、実施態様として、前記センサ素子チップが、固体撮像素子チップであり、該センサ素子チップの前記機能面に受光部が設けられている、とすることができる。センサ素子モジュールのアプリケーションとしての具体的態様である。ここで、前記固体撮像素子チップの前記受光部に対向して設けられたレンズを含むレンズユニットをさらに具備する、とすることができる。レンズユニットを備えることで付加価値を高めることができる。また、レンズを固体撮像素子チップの受光部に対して適切な位置に配置するように組み立てたモジュールとして、市場供給できる。   As an embodiment, the sensor element chip may be a solid-state imaging element chip, and a light receiving portion may be provided on the functional surface of the sensor element chip. It is a concrete aspect as an application of a sensor element module. Here, the lens unit may further include a lens unit including a lens provided to face the light receiving portion of the solid-state imaging device chip. Adding a lens unit can increase added value. Further, it can be supplied to the market as a module assembled so that the lens is arranged at an appropriate position with respect to the light receiving portion of the solid-state imaging device chip.

また、実施態様として、前記センサ素子チップが、圧電変換素子チップまたはMEMSチップである、とすることができる。これも、センサ素子モジュールのアプリケーションとしての具体的態様である。圧電変換素子チップやMEMSチップを組み込むことで、例えば、気圧検出器、マイクロフォン、音(超音波)受発信器などのモジュールとして使用することが可能である。   As an embodiment, the sensor element chip may be a piezoelectric conversion element chip or a MEMS chip. This is also a specific aspect as an application of the sensor element module. By incorporating a piezoelectric conversion element chip or a MEMS chip, for example, it can be used as a module such as a barometric pressure detector, a microphone, a sound (ultrasonic wave) receiver / transmitter.

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図である。図1に示すように、このセンサ素子モジュールは、絶縁層11、同12、同13、同14、配線層(配線パターン、導電体パターン)21、同22、同23、同24(=合計4層)、層間接続体31、同32、同33、センサ素子チップ41、突起電極51、接着樹脂52、はんだレジスト61、62を有する。   Based on the above, embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing a configuration of a sensor element module according to an embodiment of the present invention. As shown in FIG. 1, this sensor element module has insulating layers 11, 12, 13, and 14, wiring layers (wiring patterns, conductor patterns) 21, 22, 23, and 24 (= total 4). Layer), interlayer connector 31, 32, 33, sensor element chip 41, protruding electrode 51, adhesive resin 52, and solder resists 61, 62.

概略すると、このセンサ素子モジュールは、センサ素子チップ41が絶縁層12に埋め込まれることで、厚さ方向の全体の大きさを抑制する構成になっている。ここで、センサ素子チップ41がもつ機能の発揮のため、センサ素子チップ41の機能面は、絶縁層11の開口部11oを通して外の空間に面している。   In summary, the sensor element module is configured to suppress the overall size in the thickness direction by embedding the sensor element chip 41 in the insulating layer 12. Here, in order to exhibit the function of the sensor element chip 41, the functional surface of the sensor element chip 41 faces the outer space through the opening 11 o of the insulating layer 11.

センサ素子チップ41は、例えば、固体撮像素子チップであるが、外の空間に面するべき機能面を有するチップの別の例としては、圧電変換素子チップやMEMSチップもあり得る。これらの場合、例えば、気圧検出器、マイクロフォン、音(超音波)受発信器などのモジュールとすることができる。これらのモジュールである場合も、以下説明の場合と同様の利点を享有できる。以下では、センサ素子チップ41として、固体撮像素子チップを用いたもの(撮像素子モジュール)として説明する。   The sensor element chip 41 is, for example, a solid-state imaging element chip. As another example of a chip having a functional surface that should face an outside space, a piezoelectric conversion element chip or a MEMS chip may be used. In these cases, for example, a module such as a barometric pressure detector, a microphone, and a sound (ultrasonic wave) receiver / transmitter can be used. Even in the case of these modules, the same advantages as those described below can be obtained. Hereinafter, the sensor element chip 41 will be described as a sensor element chip (image sensor module) using a solid-state image sensor chip.

センサ素子チップ41の機能面には、光電変換素子がアレー状に集積形成された受光部41aが設けられている。機能面にはさらに、受光部41aの各素子を制御、駆動するための回路が集積形成された領域(非受光部)も確保されている。受光部41aは機能面のほぼ中央に位置し、非受光部は平面的に見て受光部41aを取り囲む枠状に位置している。   On the functional surface of the sensor element chip 41, a light receiving portion 41a in which photoelectric conversion elements are integrated and formed in an array is provided. Further, an area (non-light receiving portion) in which circuits for controlling and driving each element of the light receiving portion 41a are integrated is also secured on the functional surface. The light receiving part 41a is located at substantially the center of the functional surface, and the non-light receiving part is located in a frame shape surrounding the light receiving part 41a in plan view.

非受光部の外側端部近傍には、センサ素子チップ41の端子であるパッド(不図示)が設けられている。このパッド上に突起電極51が形設され、この突起電極51を介してセンサ素子チップ41は、配線層22によるランド上にフリップ接続されている。このフリップ接続を補強するため、突起電極51を内部に含むように、センサ素子チップ41と絶縁層11との間に接着樹脂52が設けられている。なお、センサ素子チップ41は、モジュールとしてさらに薄型化するための一環として、例えばバックグラインドの手法によりその厚さが低減されている(例えば50μm〜80μm程度)。   A pad (not shown) that is a terminal of the sensor element chip 41 is provided in the vicinity of the outer end portion of the non-light receiving portion. A protruding electrode 51 is formed on the pad, and the sensor element chip 41 is flip-connected on the land by the wiring layer 22 via the protruding electrode 51. In order to reinforce this flip connection, an adhesive resin 52 is provided between the sensor element chip 41 and the insulating layer 11 so as to include the protruding electrode 51 therein. The sensor element chip 41 is reduced in thickness (for example, about 50 μm to 80 μm) by, for example, a back grinding method as part of further reducing the thickness of the module.

配線層21、24は、モジュールの両面上に設けられた配線パターンであり、その上にモジュールとして必要な各種の電気/電子部品(不図示)が実装され得、またはこのモジュールを他のボード上に実装するためのはんだボール(不図示)が取り付けられ得る。配線層21、24の、はんだ(不図示)が載るべきランド部分を除いて両面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト61、62の層が形成されている(厚さは例えば20μm程度)。そのランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。   The wiring layers 21 and 24 are wiring patterns provided on both sides of the module, and various electric / electronic components (not shown) necessary as the module can be mounted thereon, or the module can be mounted on another board. Solder balls (not shown) for mounting on can be attached. On both surfaces of the wiring layers 21 and 24 except for the land portions where solder (not shown) is to be placed, the solder resist 61 and 62 which functions to serve as a protective layer after the solder melted at the time of soldering is fixed to the land portions. A layer is formed (thickness is, for example, about 20 μm). A Ni / Au plating layer (not shown) having high corrosion resistance may be formed on the surface layer of the land portion.

配線層22、23は、それぞれ、内層の配線層であり、順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12、同13が、配線層23と配線層24との間に絶縁層14が、それぞれ位置しこれらの配線層21〜24を隔てている。各配線層21〜24は、例えばそれぞれ9μm〜18μm程度の厚さの金属(銅)箔からなっている。配線層22によるランド上には、上記のように、センサ素子チップ41が突起電極51を介してフリップ接続されている。   Each of the wiring layers 22 and 23 is an inner wiring layer, and in order, the insulating layer 11 is between the wiring layer 21 and the wiring layer 22, and the insulating layers 12 and 13 are between the wiring layer 22 and the wiring layer 23. The insulating layer 14 is located between the wiring layer 23 and the wiring layer 24 and separates the wiring layers 21 to 24. Each of the wiring layers 21 to 24 is made of a metal (copper) foil having a thickness of about 9 μm to 18 μm, for example. On the land formed by the wiring layer 22, the sensor element chip 41 is flip-connected through the protruding electrode 51 as described above.

各絶縁層11〜14は、図示するように、それぞれリジッドな絶縁樹脂(例えばエポキシ樹脂)とこれを補強する補強材(例えばガラスクロス)とからなっている。ただし、絶縁層12の補強材12aは、センサ素子チップ41が埋設された領域には存在しない。これは、埋設されたセンサ素子チップ41に相当する位置部分がもともとは絶縁層12の開口部になっており、センサ素子チップ41を埋設するための空間を提供しているためである。その後、絶縁層12、13(の前駆体)は、センサ素子チップ41のための上記開口部を埋めるように変形または進入し内部に空隙となる空間は存在しなくなる。   As shown in the drawing, each of the insulating layers 11 to 14 is composed of a rigid insulating resin (for example, epoxy resin) and a reinforcing material (for example, glass cloth) that reinforces the resin. However, the reinforcing material 12a of the insulating layer 12 does not exist in the region where the sensor element chip 41 is embedded. This is because a position corresponding to the embedded sensor element chip 41 is originally an opening of the insulating layer 12 and provides a space for embedding the sensor element chip 41. Thereafter, the insulating layers 12 and 13 (precursors thereof) are deformed or entered so as to fill the opening for the sensor element chip 41, and there is no space to be a gap inside.

各絶縁層11〜14に補強材を設けることにより、センサ素子モジュールとして薄型化しているものの十分な剛性を得ることができる。特に、センサ素子チップ41の裏面(機能面の反対側の面)側の絶縁層13が有する補強材13aにより、センサ素子チップ41に加わる曲げの力に直に対抗することができ、厚さ方向の全体の大きさを抑制しているにもかかわらず、モジュールとして剛性を確保し実用性を高めている。   By providing a reinforcing material to each of the insulating layers 11 to 14, it is possible to obtain sufficient rigidity although the sensor element module is thinned. In particular, the reinforcing material 13a of the insulating layer 13 on the back surface (the surface opposite to the functional surface) of the sensor element chip 41 can directly counter the bending force applied to the sensor element chip 41, and the thickness direction. Despite restraining the overall size of the module, the module has secured rigidity and enhanced practicality.

各絶縁層11〜14の厚さは、絶縁層11が例えば30μm〜70μm程度、絶縁層12が例えば70μm〜100μm程度、絶縁層13が例えば40μm〜50μm程度、絶縁層14が例えば30μm〜70μm程度とし得る。このような各絶縁層11〜14の厚さにより、センサ素子チップ41を搭載したモジュールの総厚として250μm程度を実現することができる。   The thicknesses of the insulating layers 11 to 14 are, for example, about 30 μm to 70 μm for the insulating layer 11, about 70 μm to 100 μm for the insulating layer 12, about 40 μm to 50 μm for the insulating layer 13, and about 30 μm to 70 μm for the insulating layer 14. It can be. With the thickness of each of the insulating layers 11 to 14, a total thickness of about 250 μm can be realized as a total thickness of the module on which the sensor element chip 41 is mounted.

配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12、同13を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間接続体33により導通し得る。   The wiring layer 21 and the wiring layer 22 can be conducted by an interlayer connector 31 that is sandwiched between the surfaces of the patterns and penetrates the insulating layer 11. Similarly, the wiring layer 22 and the wiring layer 23 can be conducted by an interlayer connector 32 that is sandwiched between the surfaces of the patterns and penetrates the insulating layers 12 and 13. The wiring layer 23 and the wiring layer 24 can be conducted by an interlayer connector 33 that is sandwiched between the surfaces of the patterns and penetrates the insulating layer 14.

層間接続体31、32、33は、それぞれ、導電性組成物のスクリーン印刷により形成されるバンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は太い側で、層間接続体31、33で例えば150μm、層間接続体32で例えば220μmである。これらの層間接続体31、32、33は、小さな領域に高密度に設けることができ、ファイン化に資することができる。   Each of the interlayer connectors 31, 32, and 33 is derived from a bump formed by screen printing of a conductive composition, and depends on the manufacturing process. Direction). The diameter is thick, for example, 150 μm for the interlayer connectors 31 and 33 and 220 μm for the interlayer connector 32. These interlayer connectors 31, 32, and 33 can be provided in a small area with high density, and can contribute to finer processing.

この実施形態は、ひとつの見方として、埋設のセンサ素子チップ41として厚さの薄いものを利用して、この薄いチップ41より多少背の高い寸法の層間接続体32で、チップ41の上下にある配線パターン22、23間を電気的導通させた構成と言える。換言すると、上下方向に小さな間隔をもって重畳的に位置する配線パターン22、23の間にチップ41が位置しており、チップ41を埋設させてもモジュールとして厚みが薄いことを示している。   In this embodiment, as one viewpoint, the embedded sensor element chip 41 is thin and has an interlayer connector 32 having a slightly taller dimension than the thin chip 41, and is located above and below the chip 41. It can be said that the wiring patterns 22 and 23 are electrically connected. In other words, the chip 41 is positioned between the wiring patterns 22 and 23 that are positioned so as to be overlapped with a small interval in the vertical direction, and it is indicated that the thickness of the module is thin even if the chip 41 is embedded.

層間接続体32は、配線パターン22の側より配線パターン23の側でより太い。層間接続体32は、上記のように、例えば、ペースト状の導電性組成物を被印刷面上にスクリーン印刷して円錐状に形成したものを由来とする。ここで、被印刷面として、チップ41が位置しない配線パターン23の面上を選択するほうが干渉要因がなく印刷が容易であるため、層間接続体32は、配線パターン22の側より配線パターン23の側でより太くなっている。   The interlayer connector 32 is thicker on the wiring pattern 23 side than on the wiring pattern 22 side. As described above, the interlayer connection body 32 is derived, for example, from a paste-like conductive composition that is formed into a conical shape by screen printing on a printing surface. Here, as the surface to be printed is selected on the surface of the wiring pattern 23 where the chip 41 is not located, since there is no interference factor and printing is easier, the interlayer connection body 32 is connected to the wiring pattern 23 from the wiring pattern 22 side. It is thicker on the side.

また、絶縁層12が、平面図位置として、チップ41が埋設された領域を除き補強材12aを含有することで、チップ41周りの位置に補強材13aのみ有する場合より、モジュールとしてさらに高い剛性を持たせることができる。この補強材12aは、チップ41の上に配された補強材13aとは異なる積層方向水準の位置に設けられたものであり、互いに干渉しない配置である。なお、すでに述べたが、絶縁層11、14に含まれる補強材もモジュールとして剛性向上に寄与している点は言うまでもない。   Further, since the insulating layer 12 contains the reinforcing material 12a as a plan view position except for the region where the chip 41 is embedded, the module has higher rigidity than the case where only the reinforcing material 13a is provided around the chip 41. You can have it. The reinforcing member 12a is provided at a position in the stacking direction level different from that of the reinforcing member 13a disposed on the chip 41, and is arranged so as not to interfere with each other. As described above, it goes without saying that the reinforcing material included in the insulating layers 11 and 14 also contributes to improving the rigidity as a module.

次に、図1に示したセンサ素子モジュールの製造工程を図2ないし図4を参照して説明する。図2ないし図4は、それぞれ、図1に示したセンサ素子モジュールの製造過程の一部を模式的に断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。   Next, the manufacturing process of the sensor element module shown in FIG. 1 will be described with reference to FIGS. 2 to 4 are process diagrams schematically showing in cross section a part of the manufacturing process of the sensor element module shown in FIG. In these figures, the same or equivalent components as those shown in FIG.

図2から説明する。図2は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図2(a)に示すように、厚さ例えば9μm(〜18μm)の金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば150μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥させて硬化させる。   It demonstrates from FIG. FIG. 2 shows a manufacturing process of a portion centering on the insulating layer 11 in each configuration shown in FIG. First, as shown in FIG. 2 (a), a paste-like conductive composition that becomes the interlayer connector 31 is formed on a metal foil (electrolytic copper foil) 22A having a thickness of, for example, 9 μm (˜18 μm) by screen printing, for example. It is formed in a substantially conical bump shape (bottom diameter, for example, 150 μm, height, for example, 160 μm). This conductive composition is obtained by dispersing fine metal particles such as silver, gold and copper or fine carbon particles in a paste-like resin. For convenience of explanation, printing is performed on the lower surface of the metal foil 22A, but it may be printed on the upper surface (the following drawings are also the same). After the interlayer connector 31 is printed, it is dried and cured.

次に、図2(b)に示すように、金属箔22A上に厚さ例えば公称70μm(〜30μm)のFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。続いて、図2(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。   Next, as shown in FIG. 2B, an FR-4 prepreg 11A having a thickness of, for example, nominally 70 μm (˜30 μm) is laminated on the metal foil 22A, and the interlayer connector 31 is penetrated. Make it exposed. At the time of exposure or thereafter, the tip thereof may be crushed by plastic deformation (in any case, the shape of the interlayer connection body 31 has an axis that coincides with the stacking direction, and the diameter changes in the axial direction). Subsequently, as shown in FIG. 2 (c), a metal foil (electrolytic copper foil) 21A is laminated on the prepreg 11A, and the whole is integrated by pressing and heating. At this time, the metal foil 21A is in electrical continuity with the interlayer connector 31, and the prepreg 11A is completely cured to become the insulating layer 11.

次に、図2(d)に示すように、両側の金属箔21A、22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これらを、配線パターン21、およびセンサ素子チップ41接続用のランドを含む配線パターン22にそれぞれ加工する。続いて、絶縁層11に、センサ素子チップ41の機能面(受光部41a)を外部に露出するための開口部11o(大きさは、例えば1mm角ないし2mm角)を例えばドリル加工やルータ加工を用いて形成する。   Next, as shown in FIG. 2D, the metal foils 21A and 22A on both sides are subjected to patterning by, for example, well-known photolithography, and the wiring including the wiring pattern 21 and the land for connecting the sensor element chip 41 is provided. Each pattern 22 is processed. Subsequently, an opening 11o (size is, for example, 1 mm square to 2 mm square) for exposing the functional surface of the sensor element chip 41 (light receiving portion 41a) to the outside is formed on the insulating layer 11 by, for example, drilling or router processing. Use to form.

次に、図2(e)に示すように、絶縁層11上の所定の位置(開口部11oの縁に沿う位置)に、例えばディスペンサを用いて硬化前の接着樹脂52Aを適用する。以上の間、センサ素子チップ41の側では、その有する端子パッド(不図示)上に、あらかじめ突起電極51(材質は例えば金)をスタッド状に形設しておく。そして、突起電極51を伴ったセンサ素子チップ41を例えばフリップチップボンダを用いて、配線層22によるランドに位置合わせし圧接する(図2(f))。ここで、センサ素子チップ41の大きさは、例えば、開口部11oの大きさより各辺が0.2mm程度長い大きさである。圧接の後、その接続強度の向上のため、および接着樹脂52Aを硬化するため、加熱工程を行う。   Next, as shown in FIG. 2E, an uncured adhesive resin 52A is applied to a predetermined position on the insulating layer 11 (position along the edge of the opening 11o) using, for example, a dispenser. During the above, on the sensor element chip 41 side, the protruding electrode 51 (made of gold, for example) is previously formed in a stud shape on a terminal pad (not shown). Then, the sensor element chip 41 with the protruding electrode 51 is positioned and pressed against the land formed by the wiring layer 22 using, for example, a flip chip bonder (FIG. 2F). Here, the size of the sensor element chip 41 is, for example, about 0.2 mm longer on each side than the size of the opening 11o. After the pressure welding, a heating step is performed to improve the connection strength and to cure the adhesive resin 52A.

以上により、図2(f)に示すように、センサ素子チップ41の受光部41aがのぞく開口部11oが絶縁層11に形成され、突起電極51によりセンサ素子チップ41が配線層22によるランド上に接続された状態の積層素材1が得られる。この積層素材1を用いる後の工程については図4で述べる。   As described above, as shown in FIG. 2 (f), the opening 11 o except the light receiving portion 41 a of the sensor element chip 41 is formed in the insulating layer 11, and the sensor element chip 41 is formed on the land by the wiring layer 22 by the protruding electrode 51. The laminated material 1 in a connected state is obtained. A subsequent process using the laminated material 1 will be described with reference to FIG.

次に、図3を参照して説明する。図3は、図1中に示した各構成のうち絶縁層12、13、14を中心とした部分の製造工程を示している。まず図3(a)に図示のものは、図2(a)から図2(d)に示した工程と同様の工程により得られる素材である(ただし、図示のように、開口部の形成はない)。すなわち、配線層24、絶縁層14、層間接続体33、配線層23は、それぞれ、図2中における配線層21、絶縁層11、層間接続体31、配線層22に相当する。   Next, a description will be given with reference to FIG. FIG. 3 shows a manufacturing process of a portion around each of the insulating layers 12, 13, and 14 in each configuration shown in FIG. First, what is shown in FIG. 3 (a) is a material obtained by a process similar to that shown in FIGS. 2 (a) to 2 (d) (however, as shown in FIG. Absent). That is, the wiring layer 24, the insulating layer 14, the interlayer connector 33, and the wiring layer 23 correspond to the wiring layer 21, the insulating layer 11, the interlayer connector 31, and the wiring layer 22 in FIG.

次に、図3(b)に示すように、配線層23上の所定位置に例えばスクリーン印刷により、層間接続体32となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば220μm、高さ例えば200μm)に形成する。この導電性組成物は、層間接続体31で使用のものと同一のものでよい。層間接続体32の印刷後これを乾燥させて硬化させる。なお、層間接続体32の配線層23に対する形成位置精度については、この時点での配線層23上への印刷により、その劣化要因がこの後にはほぼない。   Next, as shown in FIG. 3B, a paste-like conductive composition to be the interlayer connection body 32 is formed in a substantially conical bump shape (bottom diameter, for example, bottom surface) by, for example, screen printing at a predetermined position on the wiring layer 23. 220 μm and a height of, for example, 200 μm). This conductive composition may be the same as that used in the interlayer connector 31. After the interlayer connector 32 is printed, it is dried and cured. The formation position accuracy of the interlayer connection body 32 with respect to the wiring layer 23 is almost never deteriorated after the printing on the wiring layer 23 at this time.

次に、図3(c)に示すように、配線層23上に厚さ例えば公称40μm(〜50μm)のFR−4のプリプレグ13Aおよび公称70μm(〜100μm)のFR−4のプリプレグ12Aを積層して層間接続体32を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体32の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。以上により得られた素材を積層素材2とする。   Next, as shown in FIG. 3C, a prepreg 13A of FR-4 having a thickness of, for example, 40 μm (˜50 μm) and a prepreg 12A of FR-4 having a nominal 70 μm (˜100 μm) are laminated on the wiring layer 23. Then, the interlayer connector 32 is penetrated so that its head is exposed. At the time of exposure or thereafter, the tip thereof may be crushed by plastic deformation (in any case, the shape of the interlayer connector 32 has an axis that coincides with the stacking direction, and the diameter changes in the axial direction). The material obtained as described above is referred to as a laminated material 2.

なお、図3(c)に示すプリプレグ13A、12Aの積層前に、プリプレグ12Aについては、センサ素子チップ41を収めるべき大きさの開口部12oをあらかじめ形成しておく。開口部12oの形成によりプリプレグ12Aが有する補強材12aも、図示するように、その開口部12oの部分で除去される。このような補強材12aの除去は、埋設されるセンサ素子チップ41への積層時の当たりを回避し破壊に至るような応力発生を防止する上で好ましい。   Note that, before the prepregs 13A and 12A shown in FIG. 3C are stacked, an opening 12o having a size for accommodating the sensor element chip 41 is formed in advance for the prepreg 12A. The reinforcing member 12a included in the prepreg 12A due to the formation of the opening 12o is also removed at the opening 12o as illustrated. Such removal of the reinforcing material 12a is preferable in order to prevent the occurrence of stress that would lead to breakage by avoiding hitting at the time of stacking on the embedded sensor element chip 41.

次に、図4を参照して説明する。図4は、上記で得られた積層素材1、2を積層する配置関係を示す図である。図4に示すような配置で積層素材1、2を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、13Aが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ12A、13Aの流動性により、センサ素子チップ41周りの空間にはプリプレグ12A、13Aが変形または進入し空隙は発生しない。また、層間接続体32は、配線層22に電気的に接続される。   Next, a description will be given with reference to FIG. FIG. 4 is a diagram showing an arrangement relationship in which the laminated materials 1 and 2 obtained above are laminated. Laminate materials 1 and 2 are arranged in the arrangement as shown in FIG. 4 and pressed and heated by a press. Thereby, the prepregs 12A and 13A are completely cured, and the whole is laminated and integrated. At this time, due to the fluidity of the prepregs 12 </ b> A and 13 </ b> A obtained by heating, the prepregs 12 </ b> A and 13 </ b> A are deformed or enter the space around the sensor element chip 41 and no gap is generated. Further, the interlayer connector 32 is electrically connected to the wiring layer 22.

図4に示す積層工程の後、上下両面上に所定パターンのはんだレジスト61、62の層を形成することにより、図1に示したようなセンサ素子モジュールを得ることができる。   After the stacking step shown in FIG. 4, a sensor element module as shown in FIG. 1 can be obtained by forming layers of solder resists 61 and 62 having a predetermined pattern on both upper and lower surfaces.

変形例として、層間接続体31、32、33について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。あるいは、スルーホール形成およびその内壁に導電層をめっき形成することによる周知の層間接続体を設けることもできる。   As a modification, for the interlayer connectors 31, 32, 33, in addition to those derived from the conductive bumps obtained by printing the conductive composition described above, for example, metal bumps formed by metal plate etching, conductive composition filling It is also possible to appropriately select and employ a connection body obtained from the above, a conductor bump formed by plating, or the like. Alternatively, a well-known interlayer connector can be provided by forming a through hole and plating a conductive layer on the inner wall thereof.

また、外側の配線層21、24については、図4に示す最後の積層工程のあとで金属箔をパターニングして得るようにしてもよい。また、補強材12a、13a等としては、ガラスクロスのほかに、アラミドクロスやガラス不織布、アラミド不織布などとすることもできる。   Further, the outer wiring layers 21 and 24 may be obtained by patterning a metal foil after the last lamination step shown in FIG. Further, as the reinforcing members 12a, 13a, etc., besides a glass cloth, an aramid cloth, a glass nonwoven fabric, an aramid nonwoven fabric, or the like can be used.

さらに、図1に示したモジュールの変形例として、絶縁層および配線層をそれぞれ1層ずつ減じた構成も考えられる。具体的には、絶縁層14、配線層24を省略した構成である。このような構成のモジュールを形成するには、図3(a)に示す工程において、図示するような両面板に代えて金属箔を用意し、次に、図3(b)に示す工程において、この金属箔上に層間接続体32を印刷、形成するようし、その後は説明したようにプロセスを進めれば、可能である。   Further, as a modification of the module shown in FIG. 1, a configuration in which the insulating layer and the wiring layer are reduced by one layer can be considered. Specifically, the insulating layer 14 and the wiring layer 24 are omitted. In order to form a module having such a configuration, a metal foil is prepared instead of the double-sided plate as shown in the step shown in FIG. 3A, and then in the step shown in FIG. This is possible if the interlayer connector 32 is printed and formed on the metal foil, and then the process proceeds as described.

次に、本発明の別の実施形態に係るセンサ素子モジュールについて図5を参照して説明する。図5は、別の実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。   Next, a sensor element module according to another embodiment of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view schematically showing a configuration of a sensor element module according to another embodiment. In the figure, the same or equivalent components as those already described are denoted by the same reference numerals. The description is omitted unless there is a matter to add to that portion.

この実施形態のセンサ素子モジュールは、図1に示したものが有する構成要素に加え、絶縁層15(補強材15aを含有する)、配線層(配線パターン)25、26、スルーホール導電体323を有する。さらに、図1中に示した層間接続体32は、これに代えて、層間接続体321、同322に変更になっている。   The sensor element module of this embodiment includes an insulating layer 15 (containing a reinforcing material 15a), wiring layers (wiring patterns) 25 and 26, and a through-hole conductor 323 in addition to the constituent elements shown in FIG. Have. Furthermore, the interlayer connector 32 shown in FIG. 1 is changed to an interlayer connector 321 and 322 instead.

この実施形態の、図1に示した実施形態との違いを概説すると以下のとおりである。このセンサ素子モジュールでは、図1中のセンサ素子チップ41より厚さの厚いセンサ素子チップ41A(受光部41Aaを有する)を埋設している。このセンサ素子チップ41Aが厚いのは、平面としての面積が比較的大きく(例えば7mm角ないし8mm角)、数十μmの厚さではそれ自体、強度が確保できないためである。したがって、それ自体で強度が確保できる、例えば数百μmの厚さになっている。これにより、センサ素子チップ41Aを搭載するモジュールとして、これを埋設するに十分な厚さ領域を確保するように構成を変化させている。副次的には、モジュールとして配線層数が増加しており、より複雑な回路構成に対応できる。   An outline of the difference of this embodiment from the embodiment shown in FIG. 1 is as follows. In this sensor element module, a sensor element chip 41A (having a light receiving portion 41Aa) thicker than the sensor element chip 41 in FIG. 1 is embedded. The reason why the sensor element chip 41A is thick is that the area as a plane is relatively large (for example, 7 mm square to 8 mm square), and a thickness of several tens of μm itself cannot secure the strength. Therefore, the thickness can be secured by itself, for example, a thickness of several hundred μm. As a result, the configuration of the module on which the sensor element chip 41A is mounted is changed so as to ensure a sufficient thickness region for embedding the sensor element chip 41A. Secondaryly, the number of wiring layers as a module is increased, and it is possible to cope with a more complicated circuit configuration.

図6は、図5に示したセンサ素子モジュールの製造過程の一部を模式的に断面で示す工程図であり、絶縁層15、同12を中心とした部分の製造工程を示している。図6において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。   FIG. 6 is a process diagram schematically showing a part of the manufacturing process of the sensor element module shown in FIG. 5 in cross section, and shows the manufacturing process of the part centering on the insulating layers 15 and 12. In FIG. 6, the same or equivalent components as those already described are denoted by the same reference numerals.

まず、図6(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)25A、26Aが積層された例えば厚さ300μmのFR−4の絶縁層15(補強材15aを含む)を用意し、その所定位置にスルーホール導電体を形成するための貫通孔72をあける。   First, as shown in FIG. 6A, for example, an FR-4 insulating layer 15 (reinforcing material 15a) having a thickness of 300 μm, for example, metal foils (electrolytic copper foils) 25A and 26A having a thickness of 18 μm are laminated on both sides. And a through-hole 72 for forming a through-hole conductor is formed at a predetermined position.

次に、無電解めっきおよび電解めっきを行い、図6(b)に示すように、貫通孔72の内壁にスルーホール導電体323を形成する。続いて、図6(c)に示すように、金属箔25A、26Aを周知のフォトリソグラフィを利用して所定にパターニングし、配線層25、26を形成する。   Next, electroless plating and electrolytic plating are performed to form a through-hole conductor 323 on the inner wall of the through-hole 72 as shown in FIG. Subsequently, as shown in FIG. 6C, the metal foils 25 </ b> A and 26 </ b> A are predeterminedly patterned using well-known photolithography to form wiring layers 25 and 26.

次に、図6(d)に示すように、配線層25上の所定の位置に層間接続体322となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物(すでに説明したもの)のスクリーン印刷により形成する。続いて、図6(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層25側にプレス機を用い積層する。   Next, as shown in FIG. 6 (d), conductive bumps (bottom diameter: 200 μm, height: 160 μm, for example) that become interlayer connectors 322 are placed at predetermined positions on the wiring layer 25 with a paste-like conductive composition ( It is formed by screen printing as described above. 6E, an FR-4 prepreg 12A (nominal thickness, for example, 100 μm) to be the insulating layer 12 is laminated on the wiring layer 25 side using a press.

この積層工程では、層間接続体322の頭部をプリプレグ12Aに貫通させる。なお、図6(e)における層間接続体322の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。この工程により、配線層25はプリプレグ12A側に沈み込んで位置する。   In this lamination step, the head of the interlayer connector 322 is made to penetrate the prepreg 12A. In addition, the broken line of the head part of the interlayer connection body 322 in FIG.6 (e) shows that the case where the head part is plastically deformed and crushed at this stage can be both. By this step, the wiring layer 25 is located by sinking to the prepreg 12A side.

絶縁層15上にプリプレグ12Aを積層後、図6(e)に示すように、絶縁層15およびプリプレグ12Aの所定位置にセンサ素子チップ41A用の開口部71を例えばドリル加工やルータ加工により形成する。以上により得られた素材を積層素材3とする。   After the prepreg 12A is laminated on the insulating layer 15, as shown in FIG. 6 (e), an opening 71 for the sensor element chip 41A is formed at a predetermined position of the insulating layer 15 and the prepreg 12A by, for example, drilling or router processing. . The material obtained as described above is referred to as a laminated material 3.

図7は、図5に示したセンサ素子モジュールの製造過程の別の一部を模式的に断面で示す工程図であり、上記で得られた積層素材3などを積層する配置関係を示す図である。図7において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。   FIG. 7 is a process diagram schematically showing a cross-section of another part of the manufacturing process of the sensor element module shown in FIG. 5, and is a diagram showing an arrangement relationship for laminating the laminated material 3 and the like obtained above. is there. In FIG. 7, the same reference numerals are given to the same or equivalent components as those already described.

図7中に示す、図示上側の積層素材2Aは、図4に示した積層素材2を多少変形したものである。すなわち、層間接続体32の代わりにこれより多少背の低い層間接続体321を形成し、層間接続体321はプリプレグ13Aに貫通させている。プリプレグ13A上にプリプレグ12Aを積層しない。また、図示下側の積層素材1Aは、図1に示した積層素材1に対して、実装されたセンサ素子チップ41Aとして厚いものに代えた構成のものである。ここで絶縁層11の開口部11oは、例えば、センサ素子チップ41Aの大きさより辺長で1mm〜2mm程度短い大きさである。そのほかの構成については、すでに説明した図中の参照符号の対応により自明である。   The laminated material 2A on the upper side shown in FIG. 7 is obtained by slightly modifying the laminated material 2 shown in FIG. That is, instead of the interlayer connection body 32, an interlayer connection body 321 having a slightly lower height is formed, and the interlayer connection body 321 penetrates the prepreg 13A. The prepreg 12A is not laminated on the prepreg 13A. Further, the laminated material 1A on the lower side of the figure has a configuration in which the mounted sensor element chip 41A is replaced with a thicker one than the laminated material 1 shown in FIG. Here, the opening 11o of the insulating layer 11 is, for example, a size shorter by about 1 mm to 2 mm in side length than the size of the sensor element chip 41A. Other configurations are self-evident due to the correspondence of the reference numerals in the drawings already described.

図7に示すような配置で各積層素材1A、3、2Aを積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、13Aが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ12A、13Aの流動性により、センサ素子チップ41Aの周りの空間およびスルーホール導電体323内部の空間にはプリプレグ12A、13Aが変形進入し空隙は発生しない。また、配線層22、26は、層間接続体322、321にそれぞれ電気的に接続される。   Each of the laminated materials 1A, 3 and 2A is arranged in a layout as shown in FIG. Thereby, the prepregs 12A and 13A are completely cured, and the whole is laminated and integrated. At this time, due to the fluidity of the prepregs 12A and 13A obtained by heating, the prepregs 12A and 13A are deformed into the space around the sensor element chip 41A and the space inside the through-hole conductor 323, and no gap is generated. The wiring layers 22 and 26 are electrically connected to the interlayer connectors 322 and 321, respectively.

図7に示す積層工程の後、外側の両面上にソルダーレジスト61、62の層を形成することにより、図5に示したようなセンサ素子モジュールを得ることができる。   After the lamination step shown in FIG. 7, the sensor element module as shown in FIG. 5 can be obtained by forming the layers of solder resists 61 and 62 on both outer surfaces.

なお、変形例として、中間の絶縁層15に設けられたスルーホール導電体323については、層間接続体331や同332と同様なものとするもできる。また、外側の配線層21、24については、図7に示す最後の積層工程のあとで金属箔をパターニングして得るようにしてもよい。   As a modification, the through-hole conductor 323 provided in the intermediate insulating layer 15 can be the same as the interlayer connector 331 or 332. Further, the outer wiring layers 21 and 24 may be obtained by patterning a metal foil after the last lamination step shown in FIG.

次に、本発明のさらに別の実施形態について図8を参照して説明する。図8は、さらに別の実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図である。図6において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付し、その説明は省略する。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 8 is a cross-sectional view schematically showing a configuration of a sensor element module according to still another embodiment. In FIG. 6, the same or equivalent parts as those already described are denoted by the same reference numerals, and the description thereof is omitted.

この実施形態は、図5に示したセンサ素子モジュールに対してさらにレンズユニット80を設けたものである。レンズユニット80を備えることで付加価値を高めることができる。また、レンズユニット80のレンズをセンサ素子チップ41Aの受光部41Aaに対して適切な位置に配置するように組み立てたモジュールとして、市場供給できる。   In this embodiment, a lens unit 80 is further provided for the sensor element module shown in FIG. By adding the lens unit 80, added value can be increased. Further, it can be supplied to the market as a module assembled so that the lens of the lens unit 80 is disposed at an appropriate position with respect to the light receiving portion 41Aa of the sensor element chip 41A.

レンズユニット80は、レンズ保持部とレンズとを有し、レンズ保持部は、レンズの位置がセンサ素子チップ41Aの受光部41Aaから所望の間隔になるように保持する。レンズは、その光軸がセンサ素子チップ41Aの受光部41Aaの面に直交するように設けられていて、センサ素子チップ41Aが位置する側とは反対側からの光を導いて受光部41Aa上に像を結像させる。   The lens unit 80 includes a lens holding unit and a lens, and the lens holding unit holds the lens so that the position of the lens is a desired distance from the light receiving unit 41Aa of the sensor element chip 41A. The lens is provided so that the optical axis thereof is orthogonal to the surface of the light receiving portion 41Aa of the sensor element chip 41A, and guides light from the side opposite to the side where the sensor element chip 41A is located on the light receiving portion 41Aa. Form an image.

1,1A…積層素材、2,2A…積層素材、3…積層素材、11…絶縁層、11A…プリプレグ、11o…開口部、12…絶縁層、12a…補強材、12A…プリプレグ、12o…埋設領域用開口部、13…絶縁層、13a…補強材、13A…プリプレグ、14…絶縁層、15…絶縁層、15a…補強材、21…配線層(配線パターン)、21A…金属箔(銅箔)、22…配線層(配線パターン、導電体パターン)、22A…金属箔(銅箔)、23…配線層(配線パターン)、24…配線層(配線パターン)、25,26…配線層(配線パターン)、25A,26A…金属箔(銅箔)、31,32,33…層間接続体(導電性組成物のスクリーン印刷によるバンプを由来とする)、41,41A…センサ素子チップ(固体撮像素子チップ)、41a,41Aa…受光部、51…突起電極(金スタッドバンプ)、52…接着樹脂、52A…接着樹脂(硬化前)、61,62…はんだレジスト、71…埋設領域用開口部、72…貫通孔、80…レンズユニット、321,322…層間接続体(導電性組成物のスクリーン印刷によるバンプを由来とする)、323…スルーホール導電体。   DESCRIPTION OF SYMBOLS 1,1A ... Laminated material, 2, 2A ... Laminated material, 3 ... Laminated material, 11 ... Insulating layer, 11A ... Prepreg, 11o ... Opening part, 12 ... Insulating layer, 12a ... Reinforcement material, 12A ... Prepreg, 12o ... Embedded Area opening, 13 ... insulating layer, 13a ... reinforcing material, 13A ... prepreg, 14 ... insulating layer, 15 ... insulating layer, 15a ... reinforcing material, 21 ... wiring layer (wiring pattern), 21A ... metal foil (copper foil) , 22... Wiring layer (wiring pattern, conductor pattern), 22A... Metal foil (copper foil), 23... Wiring layer (wiring pattern), 24... Wiring layer (wiring pattern), 25 and 26. Pattern), 25A, 26A ... Metal foil (copper foil), 31, 32, 33 ... Interlayer connector (derived from bumps formed by screen printing of conductive composition), 41, 41A ... Sensor element chip (solid-state imaging device) Chip), DESCRIPTION OF SYMBOLS 1a, 41Aa ... Light-receiving part, 51 ... Projection electrode (gold stud bump), 52 ... Adhesive resin, 52A ... Adhesive resin (before hardening), 61, 62 ... Solder resist, 71 ... Opening for embedding area, 72 ... Through-hole , 80... Lens unit, 321, 322... Interlayer connection body (derived from bumps formed by screen printing of conductive composition) 323.

Claims (6)

開口部を有した絶縁層である第1の絶縁層と、
前記第1の絶縁層の前記開口部上を含むように該第1の絶縁層に対して積層状に位置した絶縁層である第2の絶縁層と、
前記第1の絶縁層と前記第2の絶縁層との間に挟設された導電体パターンと、
機能面を有し、該機能面が前記第1の絶縁層の前記開口部からのぞくようにかつ該機能面を除き前記第2の絶縁層に空隙なく覆われるように前記第2の絶縁層中に埋め込まれて位置する、前記導電体パターン上に突起電極を介してフリップ接続されたセンサ素子チップと、
前記突起電極を内部に含むように、前記センサ素子チップと前記第1の絶縁層との間に設けられた接着樹脂と、を具備し、
前記第2の絶縁層が、前記センサ素子チップの前記機能面とは反対の側の面に対向して第1の補強材を含有し、かつ、平面図位置として、前記センサ素子チップが埋め込まれた領域を除き該領域以外の領域に第2の補強材を含有し、かつ、該第1の補強材と該第2の補強材との間には配線層が設けられていない絶縁層であること
を特徴とするセンサ素子モジュール。
A first insulating layer Ru insulating layer der which possess an opening,
A second insulating layer Ru insulating layer der positioned in layers with respect to the first insulating layer so as to include the opening on the first insulating layer,
A conductor pattern sandwiched between the first insulating layer and the second insulating layer;
The second insulating layer has a functional surface, and the functional surface is covered by the second insulating layer except for the functional surface so as to be seen from the opening of the first insulating layer. Situated embedded in a sensor device chip that is flip connected via bump electrodes to the conductor pattern,
An adhesive resin provided between the sensor element chip and the first insulating layer so as to include the protruding electrode therein,
The second insulating layer opposes the surface of the sensor element chip opposite to the functional surface and contains a first reinforcing material , and the sensor element chip is embedded as a plan view position. An insulating layer that contains a second reinforcing material in a region other than the region except for the region, and no wiring layer is provided between the first reinforcing material and the second reinforcing material. the sensor element module, characterized in that.
前記第2の絶縁層の、前記第1の絶縁層に対向する側とは反対の側の面上に設けられた第2の導電体パターンと、
前記第2の絶縁層を貫通して前記導電体パターンの面と前記第2の導電体パターンの面との間に挟設され、かつ導電性組成物からなり、かつ貫通方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載のセンサ素子モジュール。
A second conductor pattern provided on a surface of the second insulating layer opposite to the side facing the first insulating layer;
An axis that penetrates the second insulating layer and is sandwiched between the surface of the conductor pattern and the surface of the second conductor pattern, and is made of a conductive composition and coincides with the penetrating direction. The sensor element module according to claim 1, further comprising: an interlayer connection body having a shape that has a diameter that changes in the direction of the axis.
前記層間接続体が、前記導電体パターンの側より前記第2の導電体パターンの側でより太いことを特徴とする請求項記載のセンサ素子モジュール。 3. The sensor element module according to claim 2 , wherein the interlayer connection body is thicker on the second conductor pattern side than on the conductor pattern side. 前記センサ素子チップが、固体撮像素子チップであり、該センサ素子チップの前記機能面に受光部が設けられていることを特徴とする請求項1記載のセンサ素子モジュール。   The sensor element module according to claim 1, wherein the sensor element chip is a solid-state imaging element chip, and a light receiving portion is provided on the functional surface of the sensor element chip. 前記固体撮像素子チップの前記受光部に対向して設けられたレンズを含むレンズユニットをさらに具備することを特徴とする請求項記載のセンサ素子モジュール。 The sensor element module according to claim 4 , further comprising a lens unit including a lens provided to face the light receiving portion of the solid-state imaging element chip. 前記センサ素子チップが、圧電変換素子チップまたはMEMSチップであることを特徴とする請求項1記載のセンサ素子モジュール。   The sensor element module according to claim 1, wherein the sensor element chip is a piezoelectric conversion element chip or a MEMS chip.
JP2009205872A 2009-09-07 2009-09-07 Sensor element module Expired - Fee Related JP5446623B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009205872A JP5446623B2 (en) 2009-09-07 2009-09-07 Sensor element module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009205872A JP5446623B2 (en) 2009-09-07 2009-09-07 Sensor element module

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013260119A Division JP5783236B2 (en) 2013-12-17 2013-12-17 Sensor element module

Publications (2)

Publication Number Publication Date
JP2011060827A JP2011060827A (en) 2011-03-24
JP5446623B2 true JP5446623B2 (en) 2014-03-19

Family

ID=43948164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009205872A Expired - Fee Related JP5446623B2 (en) 2009-09-07 2009-09-07 Sensor element module

Country Status (1)

Country Link
JP (1) JP5446623B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396060B2 (en) 2017-11-17 2019-08-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5893387B2 (en) * 2011-12-22 2016-03-23 新光電気工業株式会社 Electronic device and manufacturing method thereof
JP2013149792A (en) * 2012-01-19 2013-08-01 Denso Corp Method for manufacturing electronic component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4040389B2 (en) * 2001-09-27 2008-01-30 大日本印刷株式会社 Manufacturing method of semiconductor device
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396060B2 (en) 2017-11-17 2019-08-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
JP2011060827A (en) 2011-03-24

Similar Documents

Publication Publication Date Title
JP5168838B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP5711472B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE
US8222527B2 (en) Multilayered wiring board and method for fabricating the same
JP5660263B1 (en) Electronic component, method for manufacturing electronic component, and circuit board
JP5009576B2 (en) Manufacturing method of semiconductor device
JP2008282842A (en) Wiring board, and manufacturing method therefor
JP2008124247A (en) Substrate with built-in component and its manufacturing method
JP5105736B2 (en) Printed circuit board, electronic device, and printed circuit board manufacturing method
JP5619372B2 (en) Image sensor module
JP5446623B2 (en) Sensor element module
KR101696705B1 (en) Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same
JP5298936B2 (en) Image sensor module
US20140174805A1 (en) Printed circuit board and method of manufacturing the same
JP2012142376A (en) Element mounting substrate, portable device, and method for manufacturing element mounting substrate
JP5375292B2 (en) Image sensor module and method of manufacturing image sensor module
JP5783236B2 (en) Sensor element module
JP5108253B2 (en) Component mounting module
JP5299106B2 (en) Image sensor module
WO2011043102A1 (en) Circuit board
JP5515210B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2007134569A (en) Substrate incorporated in electronic component, and its manufacturing method
JP5332834B2 (en) Image sensor module
KR101603931B1 (en) Method of manufacturing embedded type printed circuit board using carrier member
JP5087302B2 (en) Circuit device and manufacturing method thereof
JP2009027042A (en) Circuit module, method of manufacturing circuit module and mobile device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees