JP5437556B2 - 情報処理装置およびプロセッサ機能変更方法 - Google Patents
情報処理装置およびプロセッサ機能変更方法 Download PDFInfo
- Publication number
- JP5437556B2 JP5437556B2 JP2006191233A JP2006191233A JP5437556B2 JP 5437556 B2 JP5437556 B2 JP 5437556B2 JP 2006191233 A JP2006191233 A JP 2006191233A JP 2006191233 A JP2006191233 A JP 2006191233A JP 5437556 B2 JP5437556 B2 JP 5437556B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- function
- information
- code
- function information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
図1は、本発明の実施の形態に係る情報処理装置1の構成を示すブロック図である。情報処理装置1は、プロセッサ10−0〜10−n(nは自然数)、I/O(Input-Output)装置20−0〜20−m(mは自然数)、メモリ30、及びROM(Read Only Memory)40を備えている。それらプロセッサ10−0〜10−n、I/O装置20−0〜20−m、メモリ30及びROM40は、バス50を介して互いに接続されており、それらの間で相互アクセスが可能である。
図2は、本実施の形態に係るメモリ30の構成の一例を概念的に示している。本実施の形態に係るメモリ30は、FWコード領域100、FWデータ領域200、プロセッサ機能情報領域300、プロセッサ間通信領域400、及びソフトウェア領域500を有している。ソフトウェア領域500には、OSおよびアプリケーションソフトウェアのコードおよびデータが格納される。
FWコード領域100、600には、プロセッサ10に各種機能を持たせるための各種「FWコード」が格納される。ROM40のFWコード領域600に格納されたFWコードは、情報処理装置1の起動時に実行され、また、メモリ30のFWコード領域100にコピーされる。図4は、FWコード領域100、600に格納される各種FWコードの一例を示している。図4に示されるように、FWコード領域100、600の所定のアドレスには、初期化FWコード110、EPU−FWコード120、IOP−FWコード130、暗号化プロセッサ−FWコード140、TCP/IP(Transmission Control Protocol/Internet Protocol)オフロードエンジン−FWコード150などが格納される。TCP/IPオフロードエンジンは、TCP/IPプロトコルの処理をハードウェアでオフロードするための機能を提供する。
FWデータ領域200には、プロセッサ10−0〜10−nのそれぞれがFWコードを実行することにより各種機能を実現するために必要なデータ(以下、「FWデータ210」と参照される)が格納される。図5は、FWデータ領域200の一例を概念的に示している。図5に示されるように、FWデータ領域200は複数の領域に区分けされており、その複数の領域のそれぞれには、プロセッサ10−0〜10−nのそれぞれに対応するFWデータ210−0〜210−nが格納されている。例えば、FWデータ210−0は、プロセッサ10−0があるFWコードを実行しているときに必要とするデータである。各FWデータ210の内容は、対応するプロセッサ10が実行しているFWコードの種類に依存する。また、各プロセッサ10に対応するFWデータ210が格納されるアドレスは、予め定められ、固定されている。
プロセッサ機能情報領域300、700には、プロセッサ10−0〜10−nのそれぞれが提供する機能に関する情報(以下、「機能情報310」と参照される)が格納される。図6は、プロセッサ機能情報領域300,700の一例を概念的に示している。図6に示されるように、プロセッサ機能情報領域300、700は複数の領域に区分けされており、その複数の領域のそれぞれには、プロセッサ10−0〜10−nのそれぞれに対応する機能情報310−0〜310−nが格納されている。例えば、機能情報310−0は、プロセッサ10−0がFWコードを実行することによって提供する機能を示している。各プロセッサ10に対応する機能情報310が格納されるアドレスは、予め定められ、固定されている。
情報処理装置1の起動時におけるプロセッサ10−0〜10−nの機能構成を示す。情報処理装置1の起動時、その一群の機能情報310は、メモリ30のプロセッサ機能情報領域300にコピーされる。各プロセッサ10−0〜10−nは、機能情報310に基づいて対応するFWコードを実行し、所定の機能を提供するようになる。
プロセッサ間通信領域400には、プロセッサ間通信において用いられる情報(以下、「通信情報」と参照される)が格納される。図7は、プロセッサ間通信領域400の一例を概念的に示している。図7に示されるように、プロセッサ間通信領域400は複数の領域に区分けされており、その複数の領域のそれぞれには、プロセッサ10−0〜10−nのそれぞれに関連する通信情報410−0〜410−nが格納されている。例えば、通信情報410−0は、プロセッサ10−0が関連するプロセッサ間通信において必要とされる情報である。各プロセッサ10に関連する通信情報410が格納されるアドレスは、予め定められ、固定されている。
次に、既出の図面及び図8を参照して、本実施の形態に係る情報処理装置1の動作を詳細に説明する。以下の説明において、上述のFWコード領域100、FWデータ領域200、プロセッサ機能情報領域300、及びプロセッサ間通信領域400は、メモリ30上に設けられるとする。それら領域100〜400は、メモリ30上の固定アドレスに配置されており、FWコードはそのアドレスを認識することができる。また、起動時に用いられるFWコードや機能情報310は、ROM40に格納されているとする。
図9は、情報処理装置1の起動時の動作を示すフローチャートである。情報処理装置1の起動時の動作は、次の通りである。
まず、全プロセッサ10−0〜10−nは、ROM40のFWコード領域600にアクセスし、初期化FWコード110の初期化モジュール110−1を実行する。これにより、全プロセッサ10−0〜10−n間で調停が行われ、情報処理装置1の初期化を行うプロセッサ10が一台決定される。その初期化を行うプロセッサは、以下「初期化プロセッサ10−a」と参照される。初期化プロセッサ10−a以外のプロセッサ10は、初期化モジュール110−1の実行中にアイドル状態(IDLE)となり、初期化プロセッサ10−aからの指示を待ち合わせる。
次に、初期化プロセッサ10−aは、メモリ30の内容をクリアする。続いて、初期化プロセッサ10−aは、ROM40のFWコード領域600及びプロセッサ機能情報領域700のそれぞれからFWコード110〜150及び機能情報310−0〜310−nを読み出し、読み出された情報をそれぞれメモリ30のFWコード領域100及びプロセッサ機能情報領域300に格納する。つまり、ROM40の内容がメモリ30にコピーされる。
次に、初期化プロセッサ10−aは、全てのプロセッサ10−0〜10−nのそれぞれに対応した機能情報310−0〜310−nを、メモリ30のプロセッサ機能情報領域300から順番に読み出す。読み出された機能情報310−0〜310−nには、割当機能情報311−0〜311−nが含まれている。
初期化プロセッサ10−aは、その割当機能情報311−0〜311−nに基づいて、プロセッサ10−0〜10−nのそれぞれに対して初期化を指示する。具体的には、初期化プロセッサ10−aは、割り当てられる機能に応じたFWコードの初期化モジュールの実行を指示する。対象となるプロセッサ10−i(i:0〜n)への指示は、プロセッサ間通信領域400を利用することにより行われる。初期化プロセッサ10−aは、プロセッサ間通信領域400中の対象プロセッサ10−iに関連付けられた領域に、通信情報410−i(指示情報411−i,指示付帯情報412−i)を格納する。ここで、その指示情報411−iは、割り当てられた機能に対応するFWコードの初期化モジュールの実行を指示している。続いて、初期化プロセッサ10−aは、対象プロセッサ10−iに「割込」を報告する。
次に、初期化プロセッサ10−aは、起動パスとなるI/O装置20−aからOSの起動プログラムを読み出し、その起動プログラムをメモリ30に展開する。その起動パスは、一般的にROM40に格納されている。続いて、初期化プロセッサ10−aは、その起動プログラムのコードを実行する。起動したOSは、まずEPU−FWコード120を実行中のプロセッサ10に指示を出す。その指示に応答して、EPU−FWコード120を実行中のプロセッサ10は、プロセッサ機能取得モジュール120−3を実行する。プロセッサ機能取得モジュール120−3は、メモリ30のプロセッサ機能情報領域300を参照し、プロセッサ10−0〜10−nのそれぞれに割り当てられている機能情報310−0〜310−nを取得する。EPU−FWコード120は、機能情報310−0〜310−nをOSに返す。
図10は、情報処理装置1の起動後の動作を示すフローチャートである。情報処理装置1の起動後の動作は、次の通りである。
OSあるいはアプリケーションソフトウェアが、図8で示された情報処理装置1に依存した特定の処理を行う場合を考える。例えば、OSあるいはアプリケーションソフトウェア(AP)が、I/O装置20−bに対して入出力処理を行う場合を考える。この場合、OSあるいはアプリケーションソフトウェアは、I/O装置20−bを指定して、EPUであるプロセッサ10(例えば10−c)に入出力処理を指示する。尚、OSからの指示は、一般的にプロセッサ10の特定のレジスタに指示コードとパラメータを格納することによって行われる。
プロセッサ10−cは、OSから指示を受け取ると、EPU−FWコード120の指示モジュール120−2を実行する。指示モジュール120−2は、メモリ30のプロセッサ機能情報領域300にアクセスし、OSからの指示に適合するプロセッサ10を検索する。例えば、指示モジュール120−2は、機能情報310−b(割当機能情報311−b=IOP,付帯情報312−b=I/O装置20−b)を参照し、I/O装置20−bを扱うプロセッサ10−bを見つけ出す。
指示モジュール120−2は、プロセッサ間通信により、プロセッサ10−bに対して入出力処理を指示する。その後、制御はEPU−FWコード120からOSに戻り、OSは指示に対する待ち合わせ処理を行い、後続の処理を行う。
指示を受けたプロセッサ10−bは、IOP−FWコード130の指示処理モジュール130−2を実行する。その指示処理モジュール130−2が、指示モジュール120−2によって指示された入出力処理を実行する。ここで、入出力処理に記憶領域が必要な場合、指示処理モジュール130−2は、FWデータ領域200中のプロセッサ10−bに対応付けられた領域を使用し、その領域にFWデータ210−bが格納される。入出力処理が完了すると、指示処理モジュール130−2は、メモリ30のプロセッサ機能情報領域300にアクセスし、EPUが割り当てられた任意のプロセッサ10(例えば10−c)を見つける。そして、指示処理モジュール130−2は、プロセッサ間通信により、プロセッサ10−cに対して入出力処理の終了を報告する。
EPUが割り当てられたプロセッサ10−cが入出力処理の終了の報告を受けとると、OSの割込処理が始まる。割込処理において、OSは、プロセッサ10−cに、EPU−FWコード120の通信読出モジュール120−4を実行させる。通信読出モジュール120−4は、プロセッサ間通信領域400中の通信情報410−cを参照し、プロセッサ間通信に関する情報を読み出す。これにより、OSは、入出力処理の終了を認識し、対応する処理を再開する。尚、プロセッサ間通信における情報はそのままではなく、通信読出モジュール120−4にて編集され、OSに対して統一されてもよい。
あるプロセッサ10にかかる負荷が大きくなり、そのプロセッサ10の処理能力が不足すると、情報処理装置1全体の性能が低下してしまう。そのような場合、他のプロセッサ10の機能を負荷が大きいプロセッサ10の機能に切り替え、負荷を分散させることが望まれる。図11は、情報処理装置1におけるプロセッサ10の機能の切り替え動作を示すフローチャートである。プロセッサ10の機能の切り替え動作は、次の通りである。
例えば、IOPであるプロセッサ10−bをEPUに切り替える場合を考える。この場合、OSは、EPUであるプロセッサ10(例えば10−c)に、対象であるプロセッサ10−b及びそのプロセッサ10−bが制御していたI/O装置20−bを制御させる。OSからの指示により、プロセッサ10−cは、“プロセッサ10−bのEPUへの切り替え”を知る。すると、プロセッサ10−cは、EPU−FWコード120の機能切替モジュール120−5を実行する。
機能切替モジュール120−5は、メモリ30のプロセッサ機能情報領域300にアクセスし、プロセッサ10−bに対応する領域に格納された機能情報310−bを書き換える。具体的には、機能切替モジュール120−5は、機能情報310−bの割当機能情報311−bを「IOP」から「EPU」に変更し、また、付帯情報312−bを消去する。
また、機能切替モジュール120−5は、プロセッサ間通信により、EPU−FWコード120の初期化モジュール120−1の実行を、プロセッサ10−bに指示する。その指示に応答して、プロセッサ10−bは、EPU−FWコード120の初期化モジュール120−1を実行する。これにより、プロセッサ10−bは、EPUとして初期化され、EPUとして動作できるようになる。
また、プロセッサ10−bが制御していたI/O装置20−bは、IOPが割り当てられている他のプロセッサ10−dが引き続き制御するとする。そのプロセッサ10−dは、既にI/O装置20−dの制御を行っているとする。OSからプロセッサ10−cへの指示には、I/O装置20−bの引き受け先であるプロセッサ10−dも指定されている。
プロセッサ10−0〜10−nの機能を追加・変更することも可能である。機能の追加・変更は、ROM40のFWコード領域600に格納されたFWコードを変更することによって容易に行われ得る。ROM40は、フラッシュメモリ等の書き換え可能なROMであることが望ましい。図12は、情報処理装置1におけるプロセッサの機能の追加・変更を示すフローチャートである。
本発明によれば、例えば、プロセッサの機能をそのプロセッサがあらかじめ有していない機能に切り替えることが可能となる。その理由は、本発明では、プロセッサ(例、汎用プロセッサ10)が記憶領域(例、メモリ30)に格納されるFWコードを実行するためである。また、プロセッサは、そのプロセッサに割り当てられた機能を示す機能情報を参照し、その機能情報に対応するファームウェアコードを実行する。その機能情報を書き換える書き換え手段が設けられているためでもある。
10 プロセッサ(汎用プロセッサ)
20 I/O装置
30 メモリ
40 ROM
50 バス
100 FWコード領域
110 初期化FWコード
110−1 初期化モジュール
120 EPU−FWコード
120−1 初期化モジュール
120−2 指示モジュール
120−3 プロセッサ機能取得モジュール
120−4 通信読出モジュール
120−5 機能切替モジュール
120−6 FWコード変更モジュール
130 IOP−FWコード
130−1 初期化モジュール
130−2 指示処理モジュール
130−3 付帯情報更新モジュール
140 暗号化プロセッサ−FWコード
150 TCP/IPオフロードエンジン−FWコード
200 FWデータ領域
210 FWデータ
300 プロセッサ機能情報領域
310 機能情報
311 割当機能情報
312 付帯情報
400 プロセッサ間通信領域
410 通信情報
411 指示情報
412 指示付帯情報
500 ソフトウェア領域
600 FWコード領域
700 プロセッサ機能情報領域
Claims (7)
- 複数のプロセッサと、
記憶領域と、
書き換え手段と
を備え、
前記記憶領域は、
演算プロセッサ機能を提供するEPUファームウェアコードと、データ入出力機能を提供するIOPファームウェアコードと、を含む複数のファームウェアコードが格納されるコード領域と、
前記EPUファームウェアコードを実行する演算プロセッサと、前記IOPファームウェアコードを実行する第1プロセッサと、を含む前記複数のプロセッサのそれぞれに関連付けられた複数の機能情報が格納されるプロセッサ機能情報領域と
を含み、
前記複数の機能情報の各々は、割り当てられた機能に付帯する情報を示す付帯情報及び前記第1プロセッサが制御する入出力装置を示すデータ入出力機能情報を含み、
前記EPUファームウェアコードは、前記データ入出力機能情報の内容を変更するための前記書き換え手段としての機能切替モジュールを含み、
前記複数のプロセッサの各々は、前記プロセッサ機能情報領域に格納されている前記関連付けられた機能情報を参照し、前記コード領域に格納されている前記複数のファームウェアコードのうち前記割り当てられた機能に応じたものを実行し、
前記書き換え手段は、前記複数のプロセッサのうち指定されたプロセッサに関連付けられた機能情報を書き換えることによって、前記複数のファームウェアコードを書き換えること無く、前記指定されたプロセッサの機能を切り替え、
前記第1プロセッサの機能の切り替え処理において、
前記演算プロセッサは、OSの指示に従って前記機能切替モジュールを実行し、
前記機能切替モジュールは、前記データ入出力機能情報の内容を前記データ入出力機能から演算プロセッサ機能に変更し、
前記第1プロセッサは、前記変更された前記データ入出力機能情報を参照し、前記IOPファームウェアコードに代わって前記EPUファームウェアコードを実行する
情報処理装置。 - 複数のプロセッサと、
記憶領域と、
書き換え手段と
を備え、
前記記憶領域は、
演算プロセッサ機能を提供するEPUファームウェアコードと、データ入出力機能を提供するIOPファームウェアコードと、を含む複数のファームウェアコードが格納されるコード領域と、
前記EPUファームウェアコードを実行する演算プロセッサと、前記IOPファームウェアコードを実行する第1プロセッサと、を含む前記複数のプロセッサのそれぞれに関連付けられた複数の機能情報が格納されるプロセッサ機能情報領域と
を含み、
前記複数の機能情報の各々は、割り当てられた機能に付帯する情報を示す付帯情報及び前記第1プロセッサが制御する入出力装置を示すデータ入出力機能情報を含み、
前記EPUファームウェアコードは、前記データ入出力機能情報の内容を変更するための前記書き換え手段としての機能切替モジュールを含み、
前記複数のプロセッサの各々は、前記プロセッサ機能情報領域に格納されている前記関連付けられた機能情報を参照し、前記コード領域に格納されている前記複数のファームウェアコードのうち前記割り当てられた機能に応じたものを実行し、
前記書き換え手段は、前記複数のプロセッサのうち指定されたプロセッサに関連付けられた機能情報を書き換えることによって、前記複数のファームウェアコードを書き換えること無く、前記指定されたプロセッサの機能を切り替え、
前記第1プロセッサの機能の切り替え処理において、
前記演算プロセッサは、OSの指示に従って前記機能切替モジュールを実行し、
前記機能切替モジュールは、前記データ入出力機能情報の内容を前記データ入出力機能から前記OSのコードを実行しない専用機能に変更し、
前記複数のファームウェアコードは、前記専用機能を提供する専用機能ファームウェアコードを更に含み、
前記第1プロセッサは、前記変更された前記データ入出力機能情報を参照し、前記IOPファームウェアコードに代わって前記専用機能ファームウェアコードを実行する
情報処理装置。 - 請求項1又は2に記載の情報処理装置であって、
前記複数のプロセッサは、更に、前記IOPファームウェアコードを実行する第2プロセッサを含み、
前記複数の機能情報は、更に、前記第2プロセッサに対応する第2機能情報を含み、
前記切り替え処理において、前記機能切替モジュールは、前記データ入出力機能情報中の前記付帯情報を消去し、前記第2機能情報中の前記付帯情報に前記入出力装置を追加する
情報処理装置。 - 請求項3に記載の情報処理装置であって、
前記IOPファームウェアコードは、付帯情報更新モジュールを有し、
前記切り替え処理において、
前記機能切替モジュールは、前記第2機能情報中の前記付帯情報の更新を、前記第2プロセッサに報告し、
前記第2プロセッサは、前記報告に応答して前記付帯情報更新モジュールを実行し、
前記付帯情報更新モジュールは、前記第2機能情報中の前記付帯情報を参照し、前記第2プロセッサが前記入出力装置を制御できるように設定を行う
情報処理装置。 - 請求項1乃至4のいずれかに記載の情報処理装置であって、
前記EPUファームウェアコードは、更に、プロセッサ機能取得モジュールを有し、
前記演算プロセッサは、OSの指示に従って前記プロセッサ機能取得モジュールを実行し、
前記プロセッサ機能取得モジュールは、前記記憶領域から前記複数の機能情報を読み出し、前記読み出された複数の機能情報を前記OSに返す
情報処理装置。 - 請求項1乃至5のいずれかに記載の情報処理装置であって、
更に、前記複数のファームウェアコード及び前記複数の機能情報が記録されたROMを備え、
起動処理において、
前記ROMに記録された前記複数のファームウェアコード及び前記複数の機能情報は、前記記憶領域にコピーされる
情報処理装置。 - 請求項6に記載の情報処理装置であって、
前記ROMは書き換え可能であり、
前記EPUファームウェアコードは、更に、コード変更モジュールを有し、
前記演算プロセッサは、OSの指示に従って前記コード変更モジュールを実行し、
前記コード変更モジュールは、前記OSからの指示に従って、前記ROMに記録される前記複数のファームウェアコードの変更あるいは追加を行う
情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006191233A JP5437556B2 (ja) | 2006-07-12 | 2006-07-12 | 情報処理装置およびプロセッサ機能変更方法 |
US11/776,602 US8145886B2 (en) | 2006-07-12 | 2007-07-12 | Changing processor functions by changing function information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006191233A JP5437556B2 (ja) | 2006-07-12 | 2006-07-12 | 情報処理装置およびプロセッサ機能変更方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008021059A JP2008021059A (ja) | 2008-01-31 |
JP5437556B2 true JP5437556B2 (ja) | 2014-03-12 |
Family
ID=38950613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006191233A Expired - Fee Related JP5437556B2 (ja) | 2006-07-12 | 2006-07-12 | 情報処理装置およびプロセッサ機能変更方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8145886B2 (ja) |
JP (1) | JP5437556B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011170793A (ja) * | 2010-02-22 | 2011-09-01 | Ricoh Co Ltd | 情報処理装置 |
JP5699665B2 (ja) * | 2011-02-16 | 2015-04-15 | 日本電気株式会社 | サーバ装置、処理実行方法およびプログラム |
CN104636140B (zh) * | 2015-01-29 | 2018-05-29 | 小米科技有限责任公司 | 固件压缩方法、固件解压方法和装置 |
CN106502775B (zh) * | 2016-10-14 | 2019-08-23 | 福州瑞芯微电子股份有限公司 | 一种分时调度dsp算法的方法和系统 |
JP7502243B2 (ja) * | 2021-09-15 | 2024-06-18 | 株式会社東芝 | インバータ、電源装置、エネルギー制御方法、及びプログラム |
US20240281385A1 (en) * | 2023-02-21 | 2024-08-22 | Dell Products, L.P. | Systems and methods for managing peripheral device settings based upon context using heterogeneous computing platforms |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60252977A (ja) | 1984-05-29 | 1985-12-13 | Panafacom Ltd | 情報処理装置 |
JPH04329462A (ja) * | 1991-04-30 | 1992-11-18 | Nec Software Ltd | マルチプロセッサシステムの動的縮退運用方式 |
JPH08272757A (ja) * | 1995-03-31 | 1996-10-18 | Toshiba Corp | マルチプロセッサシステム及びプログラム起動方法 |
JPH09319690A (ja) * | 1996-05-27 | 1997-12-12 | Oki Electric Ind Co Ltd | ファームウエア制御方式 |
US6560703B1 (en) * | 2000-04-18 | 2003-05-06 | International Business Machines Corporation | Redundant updatable self-booting firmware |
US6944854B2 (en) * | 2000-11-30 | 2005-09-13 | International Business Machines Corporation | Method and apparatus for updating new versions of firmware in the background |
JP2003162514A (ja) | 2001-11-27 | 2003-06-06 | Nec Corp | 複数プロセッサによる並列分散制御方式 |
US7200781B2 (en) * | 2003-05-14 | 2007-04-03 | Hewlett-Packard Development Company, L.P. | Detecting and diagnosing a malfunctioning host coupled to a communications bus |
US7185190B2 (en) * | 2003-12-29 | 2007-02-27 | Intel Corporation | Pushing capabilities into firmware by an operating system |
US20060005046A1 (en) * | 2004-06-30 | 2006-01-05 | Seagate Technology Llc | Secure firmware update procedure for programmable security devices |
WO2006039710A2 (en) * | 2004-10-01 | 2006-04-13 | Lockheed Martin Corporation | Computer-based tool and method for designing an electronic circuit and related system and library for same |
JP4828816B2 (ja) * | 2004-10-25 | 2011-11-30 | 株式会社東芝 | メモリカード、半導体装置、及びメモリカードの制御方法 |
-
2006
- 2006-07-12 JP JP2006191233A patent/JP5437556B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-12 US US11/776,602 patent/US8145886B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008021059A (ja) | 2008-01-31 |
US8145886B2 (en) | 2012-03-27 |
US20080016328A1 (en) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4477365B2 (ja) | 複数インタフェースを有する記憶装置、および、その記憶装置の制御方法 | |
US8713551B2 (en) | Apparatus, system, and method for non-interruptively updating firmware on a redundant hardware controller | |
JP4359609B2 (ja) | 計算機システム、システムソフトウェア更新方法及び第1サーバ装置 | |
JP5437556B2 (ja) | 情報処理装置およびプロセッサ機能変更方法 | |
JP5093259B2 (ja) | Biosとbmcとの間の通信パス強化方法、その装置及びそのプログラム | |
JPH07311753A (ja) | 複数のノード内の制御コードを更新する方法および装置 | |
JP2002328813A (ja) | プログラム修正方法 | |
NO342885B1 (no) | Å omdanne maskiner til virtuelle maskiner | |
JP6555096B2 (ja) | 情報処理装置およびプログラム更新制御方法 | |
WO2010122677A1 (en) | Storage apparatus and its program processing method and storage controller | |
US20110047550A1 (en) | Software program execution device, software program execution method, and program | |
JP4322240B2 (ja) | 再起動方法、システム及びプログラム | |
JP4719801B2 (ja) | デバイス管理装置、デバイス初期化方法、デバイス初期化プログラムおよびデバイスシステム | |
JP4817115B2 (ja) | コンピュータシステム、並列初期化方法、及びブートプログラム | |
JP4190859B2 (ja) | 記憶装置の制御装置、及び記憶装置の制御装置の制御方法 | |
US20200241988A1 (en) | Information processing apparatus, method, and computer program product | |
JP5080318B2 (ja) | 画像処理装置及びアクセス制御方法 | |
JP6451522B2 (ja) | 情報システム、コンピュータ、方法、およびプログラム | |
US11347496B2 (en) | Driver update via sideband processor | |
JP2008217202A (ja) | ディスクアレイ装置及びファームウェア更新方法 | |
JP6657910B2 (ja) | 帯域設定方法、帯域設定プログラム、情報処理装置及び情報処理システム | |
WO2011058821A1 (ja) | ストレージシステム、ストレージプログラム更新方法、及びプログラム | |
JP6582785B2 (ja) | 仮想マシン管理システム、仮想マシン管理方法及びプログラム | |
AU2021336308B2 (en) | Computer system communication via sideband processor | |
US20230110067A1 (en) | Systems, methods, and devices for near storage elasticity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5437556 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |