JP5435600B2 - Iv族半導体ナノ細線の製造方法 - Google Patents

Iv族半導体ナノ細線の製造方法 Download PDF

Info

Publication number
JP5435600B2
JP5435600B2 JP2012198008A JP2012198008A JP5435600B2 JP 5435600 B2 JP5435600 B2 JP 5435600B2 JP 2012198008 A JP2012198008 A JP 2012198008A JP 2012198008 A JP2012198008 A JP 2012198008A JP 5435600 B2 JP5435600 B2 JP 5435600B2
Authority
JP
Japan
Prior art keywords
nanowire
source gas
nanowires
mixed crystal
fine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012198008A
Other languages
English (en)
Other versions
JP2013052504A (ja
Inventor
直樹 深田
隆史 関口
雅美 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2012198008A priority Critical patent/JP5435600B2/ja
Publication of JP2013052504A publication Critical patent/JP2013052504A/ja
Application granted granted Critical
Publication of JP5435600B2 publication Critical patent/JP5435600B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Luminescent Compositions (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体ナノ細線の生成方法の1つである気相−液相−固相(Vapor-Liquid-Solid: VLS)成長法および酸化濃縮法を利用したナノメートル(nm)スケールでサイズ制御するIV族半導体ナノ細線の製造方法に関する。本方法は、将来の半導体電子・光素子としての応用が期待されているIV族半導体ナノ細線の構造制御方法として利用することができる。
近年、将来の半導体電子・光素子として、径がナノメーター・サイズのナノ細線、異なる物質を周期的に配列した超格子構造のナノ細線、あるいは、絶縁物ナノ細線中にナノ微粒子(ナノドット、ナノディスク)を周期的に配列したナノ細線が注目されている。その主な理由は、例えば、IV族半導体ナノ細線を囲んでソース、ドレイン及びゲートを設けたサラウンディングゲートトランジスタ(Surrounding Gate Transistor : SGT)は、ナノ細線の一次元量子効果により、超高速の動作速度が実現できるためである。また。Si(シリコン)はバルク状態では、間接遷移型半導体であるため発光素子としては使用できないが、数nm径のナノ細線やナノ微粒子になると、量子サイズ効果により発光するようになるためである。
また、SiやGeを周期的に配列した超格子構造のナノ細線は、将来の半導体光素子として注目されている。例えば、これらの周期構造は、電子・正孔対の閉じ込め効果を強くし、発光効率を高めるためである。
さらに、絶縁物ナノ細線中にナノ微粒子を周期的に配列したナノ細線が将来の半導体光素子として注目されている。例えば、これらのナノ微粒子のサイズを制御できれば、高効率、且つ波長選択性の高い発光素子が得られるからである。
半導体ナノ細線をいかに構造制御性良く生成することができるかが近年のこの技術分野の課題であるが、サイズがナノメーター・スケールであるため、従来の半導体加工技術である、単結晶基板を削って形成するトップダウン手法は困難であり、ナノ構造を構成する物質を成長する際にナノメーター・スケールで成長させるボトムアップ成長法が有力である。半導体ナノ細線のボトムアップ成長に関しては、金属ナノドットを成長触媒として利用したVLS成長法(非特許文献1参照)による生成が主流となっている。次に、VLS成長法のメカニズムを説明する。
図4は、VLS成長法のメカニズムを説明する図である。図4(a)に示すように、基板51上に、ナノメーター・サイズの触媒金属微粒子52を堆積し、触媒金属微粒子52が液体微粒子となる温度において、触媒金属微粒子52を取り囲む周囲の空間から、成長しようとするナノ細線の原料ガス53を供給すると、原料ガス53中の原料原子が触媒金属微粒子52に過飽和に溶け込み、過飽和に溶け込んだ原料原子が液体微粒子52中に結晶核を形成し、(b)に示すように、この結晶核上に原料原子からなるナノ細線54が基板51に垂直に成長する。
VLS成長法を用いて、例えば、Si及びGeナノ細線が成長できることが報告されており(非特許文献2,3参照)、また、SiとGeの超格子構造を有するナノ細線が成長できることが報告されている(非特許文献4参照)。
ところで、従来の半導体ナノ細線の成長方法とは関係がないが、Geに比べてSiが優先的に酸化されることを利用してGe層を形成する酸化濃縮という現象が知られている。この現象はSiの移動度が極めて高い、ストレインSi膜(Strained Si)の製造に用いられた(非特許文献5参照)。
次に、酸化濃縮現象を説明する。
図5は、酸化濃縮現象法を説明する図である。図5(a)に示すように、Si基板61上にSiO(二酸化珪素)膜62を形成し、SiO膜62上にSiとGeの混晶膜63(Si1−xGe、x:組成比)を堆積し、(b)に示すように、酸素雰囲気中で所定の温度で熱酸化すると、混晶膜63中のSiとGeが酸化されて、SiOとGeOとから成る絶縁膜64が表面から形成されるが、SiがGeに較べて優先的に酸化され、また、GeのSiO中における固溶度及び拡散定数が極めて小さいために、絶縁膜64の部分に存在していた混晶膜63のGeの一部は絶縁膜64の下側の混晶膜63に濃縮され、Geの組成比が大きい混晶膜63’が形成される。さらに酸化を進めると最終的に、図5(c)に示すように、SiOとGeOとから成る絶縁膜64がSiO膜64’となると共に、混晶膜63’はGe結晶膜63”となる。
ところで、上記に説明した、将来の応用が期待されるIV族半導体ナノ細線を用いた半導体電子・光素子の構造を実現するためには、上述したVLS成長法だけでは不十分で、以下に説明する解決すべき課題がある。
(1)SiO膜は、高温・多湿中でもその構造が安定であるため、Siナノ細線の場合は、熱酸化してSiナノ細線の表面をSiO膜で被覆することにより、耐環境性の良い素子とすることができるが、Ge細線の場合には、熱酸化して形成されるGeO膜が著しく高温・多湿の中で不安定であるため、耐環境性の良い素子とすることができない。従って、従来方法だけでは、Geナノ細線を実用に耐え得る耐環境性を有したGeナノ細線とすることができない。
(2)また、ナノ細線の一次元量子効果は、ナノ細線の径によって大きく変化するので、径を精密に制御する必要がある。VLS成長法で形成するSiやGeのナノ細線は、液体触媒微粒子の粒径でその径が決定されるが、液体触媒微粒子の粒径は、液体触媒微粒子を構成する物質の種類と基板を構成する物質の種類でほぼ決定されてしまい、Siナノ細線の場合には、熱酸化条件(温度、時間)を制御してSi細線の表面のSiOの厚さを制御することでナノ細線の径を制御できるが、Geの場合には、上記に説明したように、GeOが極めて不安定であるために、Geナノ細線の径を一定不変の径に制御することが困難である。すなわち、従来方法だけでは、Geナノ細線の径をナノメーター・スケールで制御することが困難である。
(3)また、絶縁物ナノ細線中にナノドットやナノディスクを周期的に配列した、半導体電子・光素子が提案されているが、ナノディスクやナノドットをどのような方法で形成するのか、提案されていない。すなわち、従来方法だけでは、絶縁物ナノ細線中に、ナノドットやナノディスクを周期的に配列することが困難である。
(4)また、上記のナノドットやナノディスクのサイズをどのように制御するのかも提案されていない。すなわち、従来方法だけでは、絶縁物ナノ細線中の、ナノディスクやナノドットのサイズをナノメーター・スケールで制御することが困難である。
(5)また、サイズが制御されたナノドットやナノディスクを3次元的に周期的に高密度に配置すれば、極めて発光効率の高く且つ波長選択性のある光素子が実現できる。しかしながら、上記に説明したように、ナノドットやナノディスクを周期的に配列することやナノドットやナノディスクのサイズをナノメーター・スケールで制御することが困難であるので、従来方法だけでは、サイズが制御されたナノドットやナノディスクを3次元的に周期的に高密度に配置することが困難であると言う課題がある。
本発明の課題は、実用に耐え得る耐環境性を有する絶縁物ナノ細線中にナノディスクやナノドットを周期的に配列することにある。本発明の課題はまた、ナノドットやナノディスクを3次元的に周期的に高密度に配置することにもある。
本発明の一側面によれば、基板上にSiとGeを溶融する触媒金属元素から成るナノサイズの触媒金属微粒子を担持し、この触媒金属微粒子が液体微粒子となる温度において、この液体微粒子の周囲の空間からSiの原料ガスとSi原料ガス及びGe原料ガスの混合原料ガスとを交互に供給し、上記基板上に、Si結晶と、SiとGeの混晶とが交互に成長した超格子ナノ細線を成長し、この超格子ナノ細線を熱酸化することにより、SiO とGeO とから成る絶縁物ナノ細線中に、SiとGeの混晶から成るナノディスク又はナノドットを周期的に配列したナノ細線を作製することを特徴とする、IV族半導体ナノ細線の製造方法が与えられる。
本発明の他の側面によれば、基板上に、SiとGeを溶融する触媒金属元素から成るナノサイズの触媒金属微粒子を複数担持し、これらの触媒金属微粒子が液体微粒子となる温度において、これらの複数の触媒金属微粒子の周囲の空間からSiの原料ガスとSi原料ガス及びGe原料ガスの混合原料ガスとを交互に供給し、上記基板上に、Si結晶と、SiとGeの混晶とが交互に成長した超格子ナノ細線を複数成長し、これらの超格子ナノ細線を熱酸化することにより、SiとGeの混晶ナノディスク又はナノドットを3次元的に周期的に配置することを特徴とする、IV族半導体ナノ細線の製造方法が与えられる。
本発明の更に他の側面によれば、前記SiとGeの混晶ナノディスク又はナノドットが3次元的に周期的に配置された材料を発光材料としたことを特徴とする、発光材料が与えられる。
本発明の更に他の側面によれば、前記ナノ細線又はナノ細線の集合体を用いたことを特徴とする、半導体電子・光素子が与えられる。
本発明のIV族半導体ナノ細線の製造方法により、実用に耐え得る耐環境性を有する絶縁物ナノ細線中にナノディスクやナノドットを周期的に配列した構造が得られる。また、ナノドットやナノディスクを3次元的に周期的に高密度に配置することもできる。また、このような構造を使用して、新たな発光材料、半導体電子・光素子を得ることもできる。
用に耐え得る耐環境性を有したGeナノ細線の作製方法、及び、Geナノ細線の径を、ナノメーター・スケールで制御する方法を説明する模式図であり、(a)はVLS成長工程を示す外観図、(b)は熱酸化工程を示しており、(b−1)、(b−2)は熱酸化後のナノ細線の断面を示す。 本発明において、絶縁物ナノ細線中に、SiとGeの混晶ナノディスクやナノドットを周期的に配列する方法を説明する模式図で、(a)はVLS成長工程を示す外観模式図、(b)は熱酸化工程を示しており、(b−1)及び(b−2)は熱酸化後のナノ細線の断面を示す模式図、(b−3)及び(b−4)は熱酸化時間を長くした場合のナノ細線の断面を示す模式図である。 本発明において、サイズが制御されたSiとGeの混晶ナノディスク又はナノドットを3次元的に周期的に高密度に配置する方法を説明する模式図で、(a)はVLS成長工程を示す外観模式図、(b)は熱酸化工程を示し、(b−1)は熱酸化工程を加えた後のナノ細線の断面を示す模式図、(b−2)はさらに熱酸化工程を加えた後のナノ細線の断面を示す模式図である。 VLS成長法のメカニズムを説明する図である。 酸化濃縮現象を説明する図である。
以下、本発明の最良の実施の形態を図面に基づいて詳細に説明する。なお、実質的に同一の部材には同一の符号を用いて説明する。
初めに、実用に耐え得る耐環境性を有したGeナノ細線の作製方法、及び、Geナノ細線の径を、ナノメーター・スケールで制御する方法を説明する。
図1は、実用に耐え得る耐環境性を有したGeナノ細線の作製方法、及び、Geナノ細線の径を、ナノメーター・スケールで制御する方法を説明する模式図である。図1(a)はVLS成長工程を示す外観図であり、図1(b)は熱酸化工程を示しており、(b−1)、(b−2)は熱酸化後のナノ細線の断面を示す模式図である。
本方法は初めに図1(a)に示すように、基板1上に、Si及びGeを溶融できるナノメートル・サイズの触媒金属微粒子2を担持し、触媒金属微粒子2が溶融して液体となる温度において、Si原料ガスとGe原料ガスを混合した混合原料ガスを金属微粒子2に供給する。この工程によれば、VLS成長法により、Si原料ガスとGe原料ガスからSi原子とGe原子が液体状態の触媒金属微粒子2に過飽和に溶け込み、結晶核が形成されて、この結晶核からSiとGeの混晶、すなわち、Si1−xGe(ただし、xはGeの組成比)から成るナノ細線3が成長する。
次に図1(b)に示すように、ナノ細線3を酸素雰囲気中でSiが酸化する温度で加熱し、ナノ細線3中のSiを完全に熱酸化する。この工程によれば、(b−1)、(b−2)に示すように、酸化濃縮現象により、ナノ細線3の表面にSiO膜4が形成されると共に、Geがナノ細線3の中心軸方向に濃縮されて、Ge結晶から成るGeナノ細線5が形成され、SiO膜で被覆されたGeナノ細線6が形成される。
この方法によれば、SiO膜が高温多湿中でも安定であり、高温多湿の実使用状態においてもGeナノ細線5の径や材質が変化することが無く、従って、実用に耐え得る耐環境性の良いGeナノ細線が得られる。
また、Si原料ガスの混合比を大きくした場合にはSiとGeからなる混晶のSiの割合が大きくなり、Geの割合は小さくなるので、図1(b)の(b−1)に示すように、SiO膜4の厚さが厚くなり、Geナノ細線5の径は小さくなり、厚いSiO膜で被覆された径の小さなGeナノ細線6が形成される。反対に、Si原料ガスの混合比を小さくした場合にはSiとGeからなる混晶のSiの割合が小さくなり、Geの割合が大きくなるので、図1(b)の(b−2)に示すように、SiO膜4の厚さが薄くなり、Geナノ細線5の径は大きくなり、薄いSiO膜で被覆された径の大きなGeナノ細線6が形成される。従って、混合原料ガスの混合比を精密に制御することによって、Geナノ細線の径をナノメーター・スケールで制御することができる。
次に、本発明のIV族半導体ナノ細線の製造方法のうち、絶縁物ナノ細線中に、SiとGeの混晶から成るナノディスクやナノドットを周期的に配列する方法を説明する。更に、当該方法の過程で、SiとGeの混晶から成るナノディスクやナノドットのサイズをナノメーター・スケールで制御する方法説明する。
図2は、絶縁物ナノ細線中に、SiとGeの混晶ナノディスクやナノドットを周期的に配列する方法を説明する模式図である。図2(a)はVLS成長工程を示す外観図で、(b)は熱酸化工程を示している。図2の(b−1)及び(b−2)は熱酸化後のナノ細線の断面を示す模式図であり、図2の(b−3)及び(b−4)は熱酸化時間を長くした場合のナノ細線の断面を示す模式図である。
本発明の方法は初めに図2(a)に示すように、基板1上に、Si及びGeを溶融できるナノメートル・サイズの触媒金属微粒子2を担持し、触媒金属微粒子2が溶融して液体となる温度において、Si原料ガスと、Si原料ガスとGe原料ガスとを混合した混合原料ガスを、時間を制御して交互に触媒金属微粒子2に供給する。この工程によれば、VLS成長法により、Si原料ガスを供給した場合には、Si結晶11が成長し、Si原料ガスとGe原料ガスの混合原料ガスを供給した場合には、SiとGeから成る混晶12が成長する。この工程を交互に繰り返すことによって、Si結晶11と混晶12が周期的に積層され、基板1の表面に垂直に成長した超格子ナノ細線13が形成される。
次に、図2(b)に示すように、超格子ナノ細線13を酸素雰囲気中で熱酸化する。図2(b)の(b−1)、(b−2)に示すように、熱酸化によって、Si結晶11がSiOからなる絶縁物14に変換されると共に、混晶12の表面がSiOとGeOとから成る絶縁物14に変換され、SiOとGeOとから成る絶縁物細線中に、Geが濃縮したSiとGeの混晶からなるナノディスク15が周期的に配列したナノ細線16が形成される。
また、熱酸化時間をさらに長くすれば、SiとGeの混晶からなるナノディスク15は球状となり、(b−3)、(b−4)に示すように、SiOとGeOから成る絶縁物細線中に、SiとGeの混晶ナノドット17が周期的に配列したナノ細線18が形成される。
次に、SiとGeの混晶のナノディスクやナノドットのサイズをナノメーター・スケールで制御する方法を説明する。
上記方法において、Si原料ガスとGe原料ガスの混合原料ガスの混合比を制御することにより、SiとGeの混晶ナノディスク又はナノドットのサイズを制御することができる。例えば、Siの原料ガスの混合比を大きくし、Geの原料ガスの混合比を小さくすれば、SiとGeの混晶12はSiが多く、Geは少ない。熱酸化すると、図2(b)の(b−1)、(b−3)に示すように、Siが多いので、SiOとGeOからなる絶縁物14が厚くなると共に、径の小さい、SiとGeの混晶ナノディスク15又はナノドッ17が形成される。反対に、Siの原料ガスの混合比を小さくし、Geの原料ガスの混合比を大きくすれば、(b−2)、(b−4)に示すように、薄い絶縁物14が形成されると共に、径の大きな、SiとGeの混晶ナノディスク15又はナノドット17が形成される。従って、Siの原料ガスとGeの原料ガスとの混合比を精密に制御することにより、SiとGeの混晶ナノディスク又はナノドットのサイズをナノメーター・スケールで制御できる。
また、上記方法において、Si原料ガスとGe原料ガスの混合原料ガスを供給する時間を制御して、超格子のSiとGeからなる混晶12の厚さを制御することにより、SiとGeの混晶ナノディスク15又はナノドット17のサイズを制御してもよい。
VLS成長工程において、混合原料ガスを供給する時間を短くして、SiとGeからなる混晶12の厚さを薄くすれば、(b−1)、(b−3)に示すように、熱酸化後に形成される、SiとGeの混晶ナノディスク15又はナノドット17のサイズは小さくなり、反対に、混合原料ガスを供給する時間を長くして、混晶12の厚さを厚くすれば、(b−2)、(b−4)に示すように、熱酸化後に形成される、SiとGeの混晶ナノディスク15又はナノドット17のサイズは大きくなる。従って、Si原料ガスを供給する時間と、Si原料ガスとGe原料ガスの混合原料ガスを供給する時間を精密に制御することによって、SiとGeの混晶ナノディスク又はナノドットのサイズをナノメーター・スケールで制御することができる。
次に、本発明のIV族半導体ナノ細線の製造方法のうち、サイズが制御されたSiとGeの混晶ナノディスク又はナノドットを3次元的に周期的に高密度に配置する方法を説明する。
図3は、サイズが制御されたSiとGeの混晶ナノディスク又はナノドットを3次元的に周期的に高密度に配置する方法を説明する模式図である。図3(a)はVLS成長工程を示す外観模式図であり、(b)は熱酸化工程を示し、同(b−1)は熱酸化工程を加えた後のナノ細線の断面を示す模式図であり、(b−2)はさらに熱酸化工程を加えた後のナノ細線の断面を示す模式図である。
初めに図3(a)に示すように、基板1上に、Si及びGeを溶融できるナノメートル・サイズの触媒金属微粒子2を複数担持し、上記図2で示した方法により、基板1上に、Si結晶11と、SiとGeの混晶12とが交互に成長した超格子ナノ細線13を複数成長する。
次に図3(b)に示すように、基板1上に垂直に成長した複数の超格子ナノ細線13を、上記図2で示した方法により熱酸化し、図3(b)の(b−1)に示すように、サイズが制御された、SiとGeの混晶ナノディスクが周期的に配列した、SiOとGeOとから成る絶縁物ナノ細線16に形成する。
絶縁物ナノ細線16によって、基板1の垂直方向に、サイズが制御されたSiとGeの混晶Geナノディスクが周期的に配列し、且つ基板1上に絶縁物ナノ細線16が複数配列しているので、サイズが制御されたナノディスクを周期的に3次元的に高密度に配列することができる。
また、熱酸化をさらに加えれば、上記図2の方法で説明したように、SiとGeの混晶ナノディスクがナノドットとなるので、サイズが制御されたSiとGeの混晶ナノドットを周期的に3次元的に高密度に配列することができる。
次に、本発明の高輝度発光材料を説明する。
本発明の高輝度発光材料は、図3の(b−1)又は(b−2)に示した構成からなり、基板1と、基板1に垂直に且つ複数成長した、サイズが制御されたSiとGeの混晶ナノディスク又はナノドットが周期的に配列した、SiOとGeOとから成る絶縁物ナノ細線16又は17とから成る。
この構成によれば、SiとGeの混晶ナノディスク又はナノドットが周期的に配列しているので、例えば、電子を注入することで、極めて低損失に発光させることができ、また、SiとGeの混晶ナノディスク又はナノドットのサイズを制御できるので、発光波長を選択できる。また、これらのナノディスク又はナノドットが3次元的に高密度に配列しているので、極めて高輝度の発光材料となる。
以上の説明をまとめるに、上述の方法によれば、SiとGeの混晶からなるナノ細線の表面に、均一な膜厚のSiO 膜が形成されると共に、このSiO 膜以外のナノ細線部分にGeが濃縮されてGe結晶が形成されて、SiO 膜で被覆されたGeナノ細線が形成できる。SiO 膜は耐環境性に優れているので、実用に耐え得る耐環境性を有したGeナノ細線を作製できる。
また、例えば、Siの原料ガスの混合比を大きくし、Geの原料ガスの混合比を小さくすれば、SiとGeの混晶はSiが多く、Geは少ない。熱酸化すると、Siが多いので厚いSiO 膜が形成されると共に、Geは少ないので径の小さいGeナノ細線が形成される。反対に、Siの原料ガスの混合比を小さくし、Geの原料ガスの混合比を大きくすれば、薄いSiO 膜が形成されると共に、径の大きなGeナノ細線が形成される。このようにして、Siの原料ガスとGeの原料ガスとの混合比を制御することにより、SiO 膜で被覆されたGeナノ細線の径を制御することができる。
ここで、超格子のSi結晶部分がSiO に変換され、且つ、SiとGeの混晶部分の表面がSiO とGeO とからなる絶縁物に変換されると共に、SiO や絶縁物以外の部分に、Geが濃縮されたSiとGeの混晶からなるナノディスク又はナノドットが形成され、SiO とGeO とからなる絶縁物ナノ細線中に、SiとGeの混晶ナノディスク又はナノドットが周期的に配列したナノ細線が得られる。
また、例えば、Siの原料ガスの混合比を大きくし、Geの原料ガスの混合比を小さくすれば、SiとGeの混晶はSiが多く、Geは少ない。熱酸化すると、Siが多いので厚いSiO とGeO が混在した絶縁膜が形成されると共に、径の小さいSiとGeの混晶ナノディスク又はナノドットが形成される。反対に、Siの原料ガスの混合比を小さくし、Geの原料ガスの混合比を大きくすれば、薄い絶縁膜が形成されると共に、径の大きな、SiとGeの混晶ナノディスク又はナノドットが形成される。このようにして、Siの原料ガスとGeの原料ガスとの混合比を制御することにより、SiとGeの混晶eナノディスク又はナノドットのサイズを制御することができる。
また、例えば、Si原料ガスとGe原料ガスの混合原料ガスを供給する時間を長くして、SiとGeからなる混晶の厚さを厚くすれば、熱酸化後に形成されるSiとGeの混晶ナノディスク又はナノドットのサイズは大きくなり、反対に、混合原料ガスを供給する時間を短くして、SiとGeからなる混晶の厚さを薄くすれば、熱酸化後に形成されるSiとGeの混晶ナノディスク又はナノドットのサイズは小さくなる。このようにして、SiとGeの混晶ナノディスク又はナノドットのサイズを制御することができる。
また、SiO とGeO とからなる絶縁物ナノ細線中に、サイズが制御された、SiとGeの混晶ナノディスク又はナノドットが周期的に配列したナノ細線が基板上に垂直に複数配列するので、サイズが制御された、SiとGeの混晶ナノディスク又はナノドットを3次元的に周期的に高密度に配置することができる。
また、Geから成るナノディスク又はナノドットが周期的に配列しているので、例えば、電子を注入することで、極めて低損失に発光させることができ、また、Geから成るナノディスク又はナノドットのサイズを制御できるので、発光波長を選択することができる。また、これらのナノディスク又はナノドットが3次元的に高密度に配列しているので、極めて高輝度の発光材料となる。
上記説明から理解されるように、本発明のIV族半導体ナノ細線の製造方法によれば、実用に耐え得る耐環境性を有する絶縁物ナノ細線中にナノディスクやナノドットを周期的に配列した構造が得られる。また、その中のナノドットやナノディスクのサイズをナノメーター・スケールで制御し、またサイズが制御されたナノドットやナノディスクを3次元的に周期的に高密度に配置することできる。従って、本発明を将来の半導体電子・光素子としての応用が期待されているIV族半導体ナノ細線の構造制御方法として利用できる。また、本発明の方法を用いた、ナノ細線を用いた半導体電子・光素子を提供することができる。
1 基板
2 触媒金属微粒子
3 SiとGeの混晶から成るナノ細線
4 SiO
5 Geナノ細線
6 SiO膜で被覆されたGeナノ細線
11 Si結晶
12 SiとGeからなる混晶
13 超格子ナノ細線
14 SiOとGeOとから成る絶縁物
15 SiとGeの混晶から成るナノディスク
16 SiとGeの混晶ナノディスクが周期的に配列したナノ細線
17 SiとGeの混晶ナノドット
18 SiとGeの混晶ナノドットが周期的に配列したナノ細線
R. S. Wagner and W. C. Ellis, Appl. Phys. Lett. 4, 89 (1964). A. M. Morales and C. M. Lieber, Science 279, 208 (1998). D. Wang, Q. Wang, A. Javey, R. Tu, H. Daia, H. Kim, P. C. McIntyre, T. Krishnamohanand K. C. Saraswat, Appl. Phys. Lett. 83, 2432 (2003). Y. Wu, R. Fan, and P. Yang, Nano Lett. 2, 83 (2002). T. Tezuka, N. Sugiyama, and S. Takagi, Appl. Phys. Lett. 79, 1798(2001).

Claims (4)

  1. 基板上にSiとGeを溶融する触媒金属元素から成るナノサイズの触媒金属微粒子を担持し、この触媒金属微粒子が液体微粒子となる温度において、この液体微粒子の周囲の空間からSiの原料ガスとSi原料ガス及びGe原料ガスの混合原料ガスとを交互に供給し、上記基板上に、Si結晶と、SiとGeの混晶とが交互に成長した超格子ナノ細線を成長し、この超格子ナノ細線を熱酸化することにより、SiO とGeO とから成る絶縁物ナノ細線中に、SiとGeの混晶から成るナノディスク又はナノドットを周期的に配列したナノ細線を作製することを特徴とする、IV族半導体ナノ細線の製造方法。
  2. 基板上に、SiとGeを溶融する触媒金属元素から成るナノサイズの触媒金属微粒子を複数担持し、これらの触媒金属微粒子が液体微粒子となる温度において、これらの複数の触媒金属微粒子の周囲の空間からSiの原料ガスとSi原料ガス及びGe原料ガスの混合原料ガスとを交互に供給し、上記基板上に、Si結晶と、SiとGeの混晶とが交互に成長した超格子ナノ細線を複数成長し、これらの超格子ナノ細線を熱酸化することにより、SiとGeの混晶ナノディスク又はナノドットを3次元的に周期的に配置することを特徴とする、IV族半導体ナノ細線の製造方法。
  3. 請求項2の方法で作製した、SiとGeの混晶ナノディスク又はナノドットが3次元的に周期的に配置された材料を発光材料としたことを特徴とする、発光材料。
  4. 請求項1または2の方法で作製した、ナノ細線又はナノ細線の集合体を用いたことを特徴とする、半導体電子・光素子。
JP2012198008A 2012-09-10 2012-09-10 Iv族半導体ナノ細線の製造方法 Expired - Fee Related JP5435600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012198008A JP5435600B2 (ja) 2012-09-10 2012-09-10 Iv族半導体ナノ細線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198008A JP5435600B2 (ja) 2012-09-10 2012-09-10 Iv族半導体ナノ細線の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006153359A Division JP2007319988A (ja) 2006-06-01 2006-06-01 Iv族半導体ナノ細線の製造方法並びに構造制御方法

Publications (2)

Publication Number Publication Date
JP2013052504A JP2013052504A (ja) 2013-03-21
JP5435600B2 true JP5435600B2 (ja) 2014-03-05

Family

ID=48129953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198008A Expired - Fee Related JP5435600B2 (ja) 2012-09-10 2012-09-10 Iv族半導体ナノ細線の製造方法

Country Status (1)

Country Link
JP (1) JP5435600B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109280903B (zh) * 2018-10-24 2020-10-20 中国科学院上海微系统与信息技术研究所 高密度锗纳米线的制备方法
CN109502544B (zh) * 2018-12-29 2020-05-12 中国科学技术大学 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法

Also Published As

Publication number Publication date
JP2013052504A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP2006225258A (ja) シリコンナノワイヤおよびその製造方法
US7960251B2 (en) Method for producing nanowires using a porous template
Sekiguchi et al. Ti-mask selective-area growth of GaN by RF-plasma-assisted molecular-beam epitaxy for fabricating regularly arranged InGaN/GaN nanocolumns
Yang The chemistry and physics of semiconductor nanowires
KR101108998B1 (ko) 정밀하게 위치된 나노위스커, 나노위스커 어레이 및 그제조 방법
JP5013650B2 (ja) ドープされた細長い半導体、そのような半導体の成長、そのような半導体を含んだデバイス、およびそのようなデバイスの製造
JP2007319988A (ja) Iv族半導体ナノ細線の製造方法並びに構造制御方法
KR20070057602A (ko) 다공성 템플릿을 이용한 나노 와이어의 제조방법 및나노와이어 구조체
JP2006248893A (ja) ナノワイヤー及びその製造方法
JP5226174B2 (ja) ナノ構造体、そのようなナノ構造体を有する電子機器およびナノ構造体を調製する方法
JP2007260896A (ja) 多孔性ガラステンプレートを用いたシリコンナノワイヤーの製造方法、及びこれにより形成されたシリコンナノワイヤーを含む素子
JP2008533732A (ja) ナノ構造pn接合を含む発光ダイオードの製造方法及び当該方法によって得られるダイオード
JP2006239857A (ja) シリコンナノワイヤ、シリコンナノワイヤを含む半導体素子及びシリコンナノワイヤの製造方法
KR20100016725A (ko) 실리콘 풍부산화물을 포함하는 나노와이어 및 그의제조방법
JP5435600B2 (ja) Iv族半導体ナノ細線の製造方法
US9181091B2 (en) Porous nanostructure and method of manufacturing the same
JP2007234962A (ja) 量子ドットデバイスの製造方法及びその方法で作製したデバイスからなる集積回路
US20100117058A1 (en) Multi-structure nanowire and method of manufacturing the same
JP5137095B2 (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
KR101348728B1 (ko) 나노와이어 내부에 귀금속을 불연속적으로 포함하는 산화갈륨 나노와이어의 제조방법 및 이에 의해 제조되는 산화갈륨 나노와이어
JP2008311396A (ja) 薄壁のグラフィチック・カーボンナノチューブで被覆されたヘテロ接合含有窒化マグネシウム・ナノワイヤ及びガリウム・ナノワイヤ
Zhang et al. Emergence of nanowires
JP3978490B2 (ja) シリコンゲルマニウムナノワイヤー集合体
Chen et al. Coordinated and simultaneous formation of paired Ge quantum dots by thermal oxidation of designer poly-SiGe spacer structures
Li et al. Growth and characterisation of Ge Nanowires by chemical vapour deposition

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Ref document number: 5435600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees