JP5432375B2 - アナログ干渉モジュレータ - Google Patents

Description

本願発明は、アナログ干渉モジュレータの駆動方式及びキャリブレーション方法に関連している。

微小電気機械システム（ＭＥＭＳ）は微小機械素子、アクチュエータ、及び電子機器を含んでいる。微小機械素子は、堆積、エッチング、及び／または、基板及び／または堆積された材料の層の一部をエッチングしたり、電気及び電子機械デバイスを形成するために層を追加したりする他の微小機械化工程を用いて作り出される。ＭＥＭＳデバイスの一種は、干渉モジュレータと呼ばれている。ここで用いられるように、干渉モジュレータまたは干渉光モジュレータとの用語は、光学干渉の原理を用いたスペクトル的な選択的方法で光を吸収及び／または反射するデバイスを参照している。所定の実施形態において、干渉モジュレータは、一対の導電性プレートを備えており、その一方または両方は、その全体または一部が透明及び／または反射性であってもよく、適切な電気信号の印加で相対運動をすることができる。特定の実施形態において、一つのプレートは、基板上に堆積された固定層を備えていてもよく、及び別のプレートは空気ギャップにより前記固定層から分離された金属箔膜を備えていてもよい。ここでより詳細に説明されるように、別のプレートと関連して一つのプレートの位置は、干渉モジュレータ上に入射する光の光学干渉を変化させることができる。そのようなデバイスは、幅広い応用を有しており、これらの種類のデバイスの特性を利用及び／または修正する技術において有利となり、これらの特徴は、既存の製品を改良したり、まだ開発されていない新たな製品を生み出したりすることに有効に用いられることができる。

図１は、第１の干渉モジュレータの可動反射層が緩和位置にあり、第２の干渉モジュレータの可動反射層が活性位置にある干渉モジュレータの一つの実施形態の一部を描写した等角図である。 図２は、３×３の干渉モジュレータディスプレイを組み込んだ電子デバイスの一つの実施形態を図示しているシステムブロック図である。 図３は、図１の干渉モジュレータの一つの例となる実施形態に対する印加された電圧対可動ミラー位置の図表である。 干渉モジュレータディスプレイを駆動するために用いられうる一連の行及び列電圧の図表である。 図５Ａは、ディスプレイデータのフレームを図２の３×３干渉モジュレータディスプレイに書き込むために利用されうる行及び列信号に対する一つの例としてのタイミング図を図示している。 図５Ｂは、ディスプレイデータのフレームを図２の３×３干渉モジュレータディスプレイに書き込むために利用されうる行及び列信号に対する一つの例としてのタイミング図を図示している。 図６Ａは、複数の干渉モジュレータを備えた画像表面デバイスの一つの実施形態を図示しているシステムブロック図である。 図６Ｂは、複数の干渉モジュレータを備えた画像表面デバイスの一つの実施形態を図示しているシステムブロック図である。 図７Ａは、図１のデバイスの断面図である。 図７Ｂは、干渉モジュレータの代わりの実施形態の断面図である。 図７Ｃは、干渉モジュレータの別の代わりの実施形態の断面図である。 図７Ｄは、干渉モジュレータのさらに別の代わりの実施形態の断面図である。 図７Ｅは、干渉モジュレータの追加の代わりの実施形態の断面図である。 図８は、可動中間層が緩和位置にある三つの層を有する干渉モジュレータの実施形態の断面図である。 図９は、前記第１の層上に配置された抵抗素子を有する図８の実施形態の干渉モジュレータの断面図である。 図１０は、制御回路を有する図８の実施形態の干渉モジュレータの断面図である。 図１１は、異なる活性位置を図示している図８の実施形態の干渉モジュレータの断面図である。 図１２は、寄生容量を補うように設計された図８の実施形態の干渉モジュレータの図である。 図１３は、図９の実施形態の干渉モジュレータを調整する肯定の一つの実施形態のフローチャートである。 図１４Ａは、調整工程の実施形態の様々な段階における図９の干渉モジュレータを図示している。 図１４Ｂは、調整工程の実施形態の様々な段階における図９の干渉モジュレータを図示している。 図１４Ｃは、調整工程の実施形態の様々な段階における図９の干渉モジュレータを図示している。 図１４Ｄは、調整工程の実施形態の様々な段階における図９の干渉モジュレータを図示している。 図１４Ｅは、調整工程の実施形態の様々な段階における図９の干渉モジュレータを図示している。

以下の詳細な説明は、ある特定の実施形態に向けられる。しかしながら、ここでの教示は、複数の異なる方法に適用されることができる。この説明において、全体を通して同様の構成は同様の番号が指定された図面の参照がなされる。実施形態は、動的（例えばビデオ）または静的（例えば静止画）、及びテキストまたは絵画の画像を表示するように構成された任意のデバイスにおいて実装されうる。より具体的に、実施形態は、限定されるものではないが、携帯電話、ワイヤレスデバイス、携帯端末（ＰＤＡｓ）、ハンドヘルドまたは携帯コンピュータ、ＧＰＳレシーバ／ナビゲータ、カメラ、ＭＰ３プレイヤー、カムコーダ、ゲームコンソール、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、オートディスプレイ（例えば、オドメータディスプレイなど）、コックピットコントロール及び／またはディスプレイ、カメラ視野のディスプレイ（例えば、車の後部視野カメラのディスプレイ）、電子写真、電子ボードまたは信号、プロジェクタ、アーキテクチャ構造、パッケージング、及び美的構造（宝石画像のディスプレイ）などのような電子デバイスの種類において、またはそれらに関連して実装されうる。ここで説明される同様の構造のＭＥＭＳデバイスは、電子スイッチングデバイスにおけるような非表示の応用においても利用されることができる。

方法及びデバイスは、アナログ干渉モジュレータに関連してここで説明される。アナログ干渉モジュレータは、光学特性を有するいくつかの異なる状態へ駆動されうる。様々な状態を達成するように、アナログ干渉モジュレータの駆動をキャリブレーション及び制御するための特定の方法及びデバイスが説明される。

干渉ＭＥＭＳディスプレイ素子を備えた一つの干渉モジュレータディスプレイの実施形態が図１に図示されている。これらのデバイスにおいて、各々の画素は、明か暗の状態のどちらかにある。明（“緩和”または“開”）状態において、前記ディスプレイ素子は、入射可視光の大部分を利用者に反射させる。暗（“活性”または“閉”）状態にあるとき、前記ディスプレイ素子は、入射可視光の殆どを利用者に反射させない。実施形態に応じて、“オン”及び“オフ”の光反射特性が反転されてもよい。ＭＥＭＳ画素は、選択された色で大部分は反射されるように構成されることができ、白黒に加えてカラーディスプレイを可能にしている。

図１は、画像表示の一連の画素における二つの隣接する画素を描写している等角図であり、各々の画素は、ＭＥＭＳ干渉モジュレータを備えている。いくつかの実施形態において、干渉モジュレータディスプレイは、これらの干渉モジュレータの行／列アレイを備えている。各々の干渉モジュレータは、多かれ少なかれ可視スペクトルを一様に横切る光学エネルギーを吸収する別の層から、可変で制御可能な距離で位置された高反射層を含んでおり、制御された光学ギャップを形成する。一つの実施形態において、前記反射層は、二つの位置の間で移動されうる。緩和位置としてここでは参照される第１の位置において、前記可動反射層は、吸収層から相対的に大きな距離で位置されている。活性位置としてここでは参照される第２の位置において、前記可動層は、前記吸収層により近く隣接して位置されている。前記反射層から反射した入射光は、前記反射層及び吸収層の間のギャップ内で構造的にまたは破壊的に干渉し、前記画素からの反射が高反射か、または高吸収のどちらかの状態にあるかを決定する。

図１における画素アレイの描写部分は、二つの干渉モジュレータ１２ａ及び１２ｂを含んでいる。左側の干渉モジュレータ１２ａにおいて、可動反射層１４ａは、部分反射層を含んでいる光学スタック１６ａから所定の距離の緩和位置で図示されている。右側の干渉モジュレータ１２ｂは、前記光学スタック１６ｂに隣接した活性位置で図示されている。

ここで参照される前記光学スタック１６ａ及び１６ｂ（集合的に光学スタックとして参照される）は、一般的に、インジウムスズ酸化物（ＩＴＯ）のような電極層、クロムのような吸収層、及び透明な誘電体を含むことのできるいくつかの犠牲層を備えている。前記光学スタック１６はこのように、導電性であり、部分的に透明であり、及び部分的に反射性であり、例えば、透明基板２０上に一つ以上の上記層を堆積することにより製造されうる。前記吸収層は、様々な金属、半導体、及び誘電体のような部分的に反射性である様々な材料から製造されることができる。前記吸収層は、一つ以上の材料層から形成されることができ、各々の前記層は、単一材料または材料の組み合わせから形成されることができる。

いくつかの実施形態において、前記光学スタック１６の層は、平行なストリップにパターン化され、及びさらに以下で説明されるようなディスプレイデバイス内の行電極を形成しうる。前記可動反射層１４ａ、１４ｂは、支柱１８の頂部に堆積された列、及び前記支柱１８の間に堆積された介在犠牲材料を形成するために、堆積された金属層（行電極１６ａ、１６ｂに対して垂直）の一連のストリップとして形成されうる。前記犠牲材料が取り除かれるとき、前記可動反射層１４ａ、１４ｂは、画定されたギャップ１９によって前記光学スタック１６ａ、１６ｂから分離されうる。アルミニウムのような高導電性で高反射性の材料は前記反射層１４のために利用されることができ、及びこれらのストリップは、ディスプレイデバイス内の列電極を形成することができる。図１は尺度を示すものではない。いくつかの実施形態において、前記ギャップ１９が０から６０００Åの範囲にあると同時に、支柱１８の間の空間は、１０から１００μｍのオーダであってもよい。

電圧が印加されない場合、図１の画素１２ａによって図示されているように、機械的に緩和状態にある可動反射層１４ａと共に、前記ギャップ１９が前記可動反射層１４ａと光学スタック１６ａとの間にある。しかしながら、選択された行及び列に電位（電圧）差が印加されるとき、対応する画素で前記行及び列電極の交差部で形成された容量が蓄積され、静電力が前記電極と一緒に引き寄せる。電圧が十分に高い場合、前記可動反射層１４は変形され、前記光学スタック１６対して推し進められる。前記光学スタック１６内部の誘電体層（この図には図示されていない）は、短絡を防止し、及び図１の右側の活性化された画素１２ｂにより図示されているような層１４及び１６の間の分離距離を制御しうる。前記振る舞いは、印加された電位差の極性に関わらず同じである。

図２から図５を通して、ディスプレイ応用において干渉モジュレータのアレイを用いるための一つの例としての工程及びシステムを図示している。

図２は、干渉モジュレータを組み込みうる電子デバイスの一つの実施形態を図示しているシステムブロック図である。前記電子デバイスは、ＡＲＭ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）、またはＡＬＰＨＡ（登録商標）のような任意の汎用シングルまたはマルチチップマイクロプロセッサ、またはデジタルシグナルプロセッサ、マイクロコントローラ、またはプログラマブルゲートアレイのような特定用途向けマイクロプロセッサであるプロセッサ２１を含んでいる。従来技術と同様に、前記プロセッサ２１は、一つ以上のソフトウェアモジュールを実行するように構成されている。オペレーティングシステムの実行に加えて、前記プロセッサは、ウェブブラウザ、テレフォンアプリケーション、Ｅメールプログラム、または任意の他のソフトウェアアプリケーションを含む一つ以上のソフトウェアアプリケーションを実行するように構成されてもよい。

一つの実施形態において、前記プロセッサ２１は同様に、アレイドライバ２２と連絡するように構成されている。一つの実施形態において、前記アレイドライバ２２は、ディスプレイアレイまたはパネル３０に信号を提供する行ドライバ回路２４及び列ドライバ回路２６を含んでいる。図１において図示された前記アレイの断面は、図２において線１−１によって示されている。図２は、明確性のために３×３アレイの干渉モジュレータを図示しているけれども、前記ディスプレイアレイ３０は、非常に多数の干渉モジュレータを含んでいてもよく、及び行と列において異なる数の干渉モジュレータを有していてもよい（例えば、行あたり３００画素で列あたり１９０）。

図３は、図１の干渉モジュレータの一つの例としての実施形態に対して、印加された電圧対可動ミラーの位置の図である。ＭＥＭＳ干渉モジュレータについて、前記行／列作動手順は、図３において図示されたようなこれらのデバイスのヒステリシス特性を利用してもよい。干渉モジュレータは、例えば、緩和状態から活性状態への変形を引き起こすために可動反射層へ１０ボルトの電位差を必要としてもよい。しかしながら、電圧がその値から減少されるとき、前記可動層は、電圧が１０ボルトより下に後退したままで、その状態を維持している。図３の例としての実施形態において、前記可動層は、電圧が２ボルト以下に下がるまで完全に緩和しない。このように、図３において図示された例では、３から７Ｖの電圧の範囲があり、ここでは、デバイスが緩和または活性状態で安定している印加電圧のウインドウが存在している。ここでは、“ヒステリシスウインドウ”または“安定ウインドウ”として参照されている。図３のヒステリシス特性を有しているディスプレイアレイについて、前記行／列作動手順は、行ストローブの間にストローブされる行において活性化される画素は約１０ボルトの電位差に曝され、及び緩和される画素はゼロボルトに近い電位差に曝されるように設計されることができる。ストローブの後で、前記画素は、行ストローブがそれらに加えた状態を維持するように、安定状態または約５ボルトのバイアス電圧差に曝される。書込みの後で、各々の画素は、この例において、３から７ボルトの“安定ウインドウ”内の電位差にあう。この特徴は、図１に図示された画素設計を、同一の印加電圧の条件下で、活性または緩和の事前状態のどちらかで安定にさせる。活性または緩和状態のどちらかにある干渉モジュレータの各々の画素は実質的に、固定及び可動反射層により形成されたキャパシタであり、この安定状態は、ほとんど出力消費のないヒステリシスウインドウ内の電圧で保持されることができる。印加された電位が固定される場合は、本質的に前記画素内に電流はない。

さらに以下で説明されるように、一般的な応用において、画像フレームは、前記第１の行において所望の一連の活性化される画素に従って、一連の列電極にわたり一連のデータ信号（各々が所定の電圧レベルを有している）を送ることにより生成されてもよい。それから行パルスが第１の行電極に印加され、一連のデータ信号に対応する画素を活性化する。それから前記一連のデータ信号は、第２の行において所望の一連の活性化画素に対応するように変化される。それからパルスが第２の行電極に印加され、前記データ信号に従って第２の行において適切な画素を活性化する。画素の前記第１の行は前記第２の行パルスによって影響されず、前記第１の行パルスの間に設定された状態を維持する。これは、フレームを生成するために順次的な方法で一連の行全体に対して繰り返されうる。一般的に、前記フレームは、単位秒あたり所望の数のフレームでこの工程を連続的に繰り返すことにより、新しい画像データでリフレッシュ及び／または更新される。画像フレームを作成するために、画素アレイの行及び列電極を駆動するための幅広い手順が利用されうる。

図４及び図５は、図２の３×３アレイ上のディスプレイフレームを生成するための一つの実行可能な活性プロトコルを図示している。図４は、図３のヒステリシス曲線を示している画素に対して利用されうる実行可能な一連の行及び列電圧レベルを図示している。図４の実施形態において、画素の活性化は、適切な列に−Ｖ_ｂｉａｓを、適切な行に＋ΔＶを設定することを含んでおり、それぞれは−５ボルトと＋５ボルトに対応している。前記画素の緩和化は、適切な列に＋Ｖ_ｂｉａｓを、適切な行に同一の＋ΔＶを設定することにより達成されるが、これは画素にわたってゼロボルトの電位差を生成する。行電圧がゼロボルトに保持されている行において、列が＋Ｖ_ｂｉａｓまたは−Ｖ_ｂｉａｓのどちらであるかに関わらず、前記画素がもともとあった状態で安定している。同様に図４で図示されているように、上で説明されたものとは反対極性の電圧が用いられることができ、例えば、画素の活性化は、適切な列に＋Ｖ_ｂｉａｓを、適切な行に−ΔＶを設定することを含むことができる。この実施形態において、前記画素の緩和化は、適切な列に−Ｖ_ｂｉａｓを、適切な行に−ΔＶを設定することにより達成され、前記画素にわたってゼロボルトの電位差を生成する。

図５Ｂは、図５Ａで図示された表示配置をもたらし、活性画素は非反射である、図２の３×３アレイに印加された一連の行及び列信号を示すタイミング図である。図５Ａで図示されたフレームの書込みに先立って、前記画素は、任意の状態、この実施例においては、全ての行が最初に０ボルトであり、全ての列が＋５ボルトである状態とすることができる。これらの印加電圧と共に、全ての画素は、それらの存在する活性または緩和状態で安定している。

図５Ａのフレームにおいて、画素（１，１）、（１，２）、（２，２）、（３，２）、及び（３，３）は活性化されている。これを達成するために、行１に対する“ライン時間”の間に、列１及び２は−５ボルトに設定され、列３は＋５ボルトに設定される。これは、全ての画素が３から７ボルトの安定ウインドウにあるので、どの画素の状態も変化させない。それから行１は、０から最大５ボルトまで行き、及びゼロに後退するパルスでストローブされる。これは（１，１）及び（１，２）の画素を活性させ、（１，３）画素を緩和させる。アレイ中の他の画素は、影響されない。説明されたように行２を設定するために、列２が−５ボルトに設定され、及び列１及び３は＋５ボルトに設定される。行２に適用された同様のストローブはそれから、画素（２，２）を活性させ、及び画素（２，１）及び（２，３）を緩和させる。再び、前記アレイの他の画素は影響されない。行３は、列２及び３を−５ボルトに、列１を＋５ボルトに設定することにより同様に設定される。行３のストローブは、行３画素を図５Ａに示すように設定する。フレームの書込みの後で、行の電位はゼロであり、列の電位は＋５または−５ボルトのどちらかで維持されることができ、及び前記ディスプレイはそれから図５Ａの配置で安定している。同様の手順が数十のまたは数百の行及び列のアレイに対して採用される。行及び列の活性を実施するために利用された電圧のタイミング、順序、及びレベルは、上で概説された一般的な原理で幅広く変更されることができ、及び上記の例は、例としてのみであり、ここで説明されたシステム及び方法と共に、任意の作動電圧の手段が利用されることができる。

図６Ａ及び６Ｂは、ディスプレイデバイス４０の実施形態を図示しているシステムブロック図である。前記ディスプレイデバイス４０は、例えば携帯電話またはモバイル電話であることができる。しかしながら、ディスプレイデバイス４０の同一の要素またはそれについての僅かな変更は、テレビやポータブルメディアプレイヤーのような様々な種類のディスプレイデバイスの実例でもある。

前記ディスプレイデバイスは、ハウジング４１、ディスプレイ３０、アンテナ４３、スピーカ４５、入力デバイス４８、及びマイクロフォン４６を含んでいる。前記ハウジング４１は、押出成形及び真空成形を含む任意の様々な製造工程から一般的に形成される。加えて、前記ハウジング４１は、限定されないが、プラスチック、金属、ガラス、及びセラミック、またはそれらの組み合わせを含む任意の様々な材料から作られうる。一つの実施形態において、前記ハウジング４１は、異なる色、または異なるロゴ、絵、またはシンボルを含んでいる他の取り外し可能な部分で置き換えられうるような取り外し可能部分（図示せず）を含んでいる。

模範的なディスプレイデバイス４０の前記ディスプレイ３０は、ここで説明されるような、両極性ディスプレイを含む任意の様々なディスプレイであってもよい。他の実施形態において、ディスプレイ３０は、上で説明したようなプラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、またはＴＦＴ ＬＣＤのようなフラットパネルディスプレイ、またはＣＲＴまたは他の管型デバイスのような非フラットパネルディスプレイを含んでいる。しかしながら、本願の実施形態を説明する目的のため、前記ディスプレイ３０は、ここで説明されるような干渉モジュレータディスプレイを含んでいる。

模範的なディスプレイデバイス４０の一つの実施形態の要素が概略的に図６Ｂに図示されている。図示された模範的なディスプレイデバイス４０は、ハウジング４１と、その中に少なくとも部分的に組み込まれた追加の要素を含むことができる。例えば、一つの実施形態において、模範的なディスプレイデバイス４０は、トランシーバ４７に結合されているアンテナ４３を含むネットワークインターフェイス２７を含んでいる。前記トランシーバ４７は、コンディショニングハードウェア５２に接続されたプロセッサ２１に接続されている。前記コンディショニングハードウェア５２は信号を調整するように構成されうる（例えば、信号のフィルタ）。前記コンディショニングハードウェア５２は、スピーカ４５及びマイクロフォン４６に接続される。前記プロセッサ２１は同様に、入力デバイス４８及びドライバコントローラ２９に接続されている。前記ドライバコントローラ２９は、フレームバッファ２８に、及び順にディスプレイアレイ３０に結合されているアレイドライバ２２に結合されている。電源５０は、特定の模範的なディスプレイデバイス４０の構造によって要される全ての要素に出力を供給する。

前記ネットワークインターフェイス２７は、前記模範的なディスプレイデバイス４０がネットワークにわたって一つ以上のデバイスと連絡できるようにアンテナ４３及びトランシーバ４７を含んでいる。一つの実施形態において、前記ネットワークインターフェイス２７は、プロセッサ２１の要求を軽減させるためのいくつかの処理容量を有しうる。前記アンテナ４３は、信号を伝送及び受信するための任意のアンテナである。一つの実施形態において、前記アンテナは、ＩＥＥＥ ８０２．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ ８０２．１１標準に従うＲＦ信号を伝送及び受信する。他の実施形態において、前記アンテナは、ＢＬＵＥＴＯＯＴＨ標準に従うＲＦ信号を伝送及び受信する。携帯電話の場合において、前記アンテナは、ＣＤＭＡ、ＧＳＭ(登録商標)、ＡＭＰＳ、Ｗ−ＣＤＭＡ、または無線携帯電話ネットワーク内で連絡できるように利用される他の周知の信号を受信するように設計されている。前記トランシーバ４７は、前記プロセッサ２１によって受信、またはさらには操作されるように、前記アンテナ４３から受信した信号を前処理する。前記トランシーバ４７は同様に、前記模範的なディスプレイデバイス４０から前記アンテナを介して伝送されうるように、前記プロセッサから受信した信号を処理する。

代わりの実施形態において、前記トランシーバ４７は、レシーバにより置き換えられることもできる。さらに別の代わりの実施形態において、ネットワークインターフェイス２７は、前記プロセッサ２１に送られる画像データを保存または生成することのできる画像ソースにより置き換えられることができる。例えば、前記画像ソースは、デジタルビデオディスク（ＤＶＤ）または画像データを含むハードディスクドライブ、または画像データを生成するソフトウェアモジュールであることができる。

プロセッサ２１は一般的に、前記模範的なディスプレイデバイス４０の全体的な操作を制御する。前記プロセッサ２１は、前記ネットワークインターフェイス２７から、または画像ソースからの圧縮された画像データのようなデータを受信し、前記データを生の画像データまたは生の画像データに容易に処理される形式に処理する。前記プロセッサ２１は、前記処理されたデータを前記ドライバコントローラ２９または保存のためのフレームバッファ２８に送信する。生のデータは一般的に、画像内部の各々の位置での画像特性を識別する情報を参照している。例えば、そのような画像特性は、色、飽和度、またはグレースケールレベルを含んでいる。

一つの実施形態において、前記プロセッサ２１は、前記模範的なディスプレイデバイス４０の操作を制御するために、マイクロコントローラ、ＣＰＵ、または論理ユニットを含んでいる。コンディショニングハードウェア５２は一般的に、前記スピーカ４５に信号を伝送するための、及び前記マイクロフォン４６から信号を受信するためのアンプ及びフィルタを含んでいる。コンディショニングハードウェア５２は、模範的なディスプレイデバイス４０内部の個々の要素であってもよく、または前記プロセッサ２１または他の要素内部に組み込まれていてもよい。

前記ドライバコントローラ２９は、前記プロセッサ２１により生成された生の画像データを、前記プロセッサ２１から直接、または前記フレームバッファ２８から取得し、及び生の画像データを前記アレイドライバ２２に高スピード伝送のために適切に再フォーマットする。具体的に、前記ドライバコントローラ２９は、前記ディスプレイアレイ３０全域のスキャニングに適した時間オーダを有するように、生の画像データを、ラスター形式を有するデータフローに再フォーマットする。それから、前記ドライバコントローラ２９は、アレイドライバ２２にフォーマットされた情報を送る。ＬＣＤコントローラのようなドライバコントローラ２９は、スタンドアローン集積回路（ＩＣ）のようなシステムプロセッサ２１としばしば関連しており、そのようなコントローラは多くの方法で実装されうる。それらは、ハードウェアとしてプロセッサ２１内に組み込まれ、ソフトウェアとしてプロセッサ２１内に組み込まれ、または前記アレイドライバ２２と共にハードウェア内に完全に統合されてもよい。

一般的に、前記アレイドライバ２２は、前記ドライバコントローラ２９からフォーマットされた情報を受信し、前記ビデオデータをディスプレイのｘ−ｙ画素マトリクスからくる数百及び時には数千のリードへ単位秒あたり多数印加される一連の平行な波形に再フォーマットする。

一つの実施形態において、前記ドライバコントローラ２９、アレイドライバ２２、及びディスプレイアレイ３０はここで説明された任意の種類のディスプレイに対して適している。例えば、一つの実施形態において、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（例えば、干渉モジュレータコントローラ）である。他の実施形態において、アレイドライバ２２は、従来のドライバ、または双安定ディスプレイドライバ（干渉モジュレータディスプレイ）である。一つの実施形態において、ドライバコントローラ２９は、前記アレイドライバ２２に統合される。そのような実施形態は、携帯電話、時計、及び他の小面積ディスプレイのような高集積システムにおいてよくみられる。さらに別の実施形態において、ディスプレイアレイ３０は、一般的なディスプレイアレイまたは双安定ディスプレイアレイ（例えば、干渉モジュレータのアレイを含んでいる）である。

入力デバイス４８は、前記模範的なディスプレイデバイス４０の操作を制御するために利用される。一つの実施形態において、入力デバイス４８は、ＱＷＥＲＴＹキーボードまたはテレフォンキーパッドのようなキーパッド、ボタン、スイッチ、タッチ反応スクリーン、圧力または熱反応薄膜を含んでいる。一つの実施形態において、前記マイクロフォン４６は、前記模範的なディスプレイデバイス４０に対する入力デバイスである。前記マイクロフォン４６がデータを前記デバイスに入力するために利用されるとき、音声コマンドが前記模範的なディスプレイデバイス４０の操作を制御するために利用者によって提供されてもよい。

電源５０は、従来技術で周知の様々なエネルギー貯蔵デバイスを含むことができる。例えば、一つの実施形態において、電源５０は、ニッケル−カドミウムバッテリーまたはリチウムイオンバッテリーのような再充電可能なバッテリーである。別の実施形態において、電源５０は、再生可能なエネルギー源、キャパシタ、またはプラスチック太陽電池を含む太陽電池、及び太陽電池ペイントである。別の実施形態において、電源５０は、壁コンセントから出力を受信するように構成されている。

いくつかの実装において、制御のプログラム可能性は、上で説明されたように、前記電子ディスプレイシステムにおけるいくつかの場所に位置されることのできるドライバコントローラに存在している。いくつかの場合において、制御のプログラム可能性は、前記アレイドライバ２２に存在している。上述した最適化は、いくつものハードウェア及び／またはソフトウェア要素に、及び様々な構成で実装されうる。

上で説明した原理に従って操作する干渉モジュレータの構造の詳細は、幅広く変化しうる。例えば、図７Ａから７Ｅは可動反射層１４及びその支持構造の５つの異なる実施形態を図示している。図７Ａは、金属材料のストリップ１４が直角に延在する支持体１８上に配置されている図１の実施形態の断面である。図７Ｂにおいて、各々の干渉モジュレータの前記可動反射層１４は、正方形または長方形の形状であり、及びテザー３２上に角だけで支持するように取り付けられている。図７Ｃにおいて、前記可動反射層１４は、正方形または長方形の形状であり、及び柔軟性金属を備えうる変形可能な層３４から懸架されている。前記変形可能な層３４は、前記変形可能な層３４の周囲が前記基板に直接的にまたは間接的に接続している。これらの接続は、支持支柱としてここで参照されている。図７Ｄで図示された実施形態は、前記変形可能な層３４が上に置かれる支柱プラグ４２を有している。図７Ａから７Ｃにおいては、前記可動反射層１４はギャップにわたって懸架されたままであるが、前記変形可能層３４は、該変形可能層３４と前記光学スタック１６との間のホールを満たすことによって支柱を形成していない。それどころか、前記支柱は、支柱プラグ４２を形成するために用いられる平坦化材料で形成されている。図７Ｅに図示された実施形態は、図７Ｄに示された実施形態に基づいているが、追加の実施形態が示されていないのと同様に、図７Ａから７Ｃで図示された任意の実施形態と共に作用するように適合されうる。図７Ｅで示された実施形態において、金属または他の導電性材料の追加の層はバス構造４４を形成するように利用されている。これは、干渉モジュレータの後に沿った信号ルーティングを可能にし、多数の電極の除去を可能にしており、そうでなければこれらは前記基板２０上に形成されなければならない。

図７で示されたそのような実施形態において、前記干渉モジュレータは、透明な基板２０の前面側から画像が見られ、前記モジュレータが反対側に配置されている直視型デバイスとして機能する。これらの実施形態において、前記反射層１４は、前記変形可能層３４を含む反射層の前記基板２０の向かい側上で前記干渉モジュレータの一部を光学的に保護する。これは、保護された領域が前記画像の質にマイナスの影響を与えることなく構成及び操作されることを可能にしている。例えば、そのような保護は、図７Ｅにおけるバス構造４４を与えるが、これは、アドレッシング及びそのようなアドレッシングからもたらされる移動のような、前記モジュレータの光学的特性を、前記モジュレータの電気機械的特性から分離する能力を提供する。この分離可能なモジュレータアーキテクチャは、選択され、及び互いに独立して機能するモジュレータの電気機械的態様及び光学的態様に対して利用される構造設計及び材料を与える。さらに、図７Ｃから７Ｅで示された実施形態は、前記変形可能層３４によって実行される前記反射層１４の機械的特性から光学的特性を分離することをもたらす利点を有している。これは、光学的特性に関連して最適化される反射層１４のために用いられる構造的設計及び材料、及び所望の機械的特性に関連して最適化される変形可能層３４のために用いられる前記構造的設計及び材料を与える。

上で説明された干渉モジュレータは、緩和状態及び活性状態を有する双安定ディスプレイ素子である。しかしながら、以下の説明はアナログ干渉モジュレータに関連している。これらのアナログ干渉モジュレータは状態の幅を有している。例えば、アナログ干渉モジュレータの一つの実施形態において、単一の干渉モジュレータは赤色状態、緑色状態、青色状態、黒色状態、及び白色状態を有している。結果として、単一の干渉モジュレータは、光学スペクトルの広い範囲にわたって異なる光反射特性を有して様々な状態を有するように構成されている。さらに、アナログ干渉モジュレータの光学的スタックは、上で説明された双安定ディスプレイ素子とは異なりうる。これらの相違は、異なる光学的な結果を生み出しうる。例えば、上で説明された双安定素子において、閉じた状態は、前記双安定素子に黒の反射状態を与える。しかしながら、前記アナログ干渉モジュレータは、電極が、前記双安定素子の閉じた状態と類似の位置にあるとき、白の反射状態を有している。

図８は、三つの層または電極の構造を有しているアナログ干渉モジュレータ８００の模範的な実施形態である。前記モジュレータ８００は、上部電極８０２を含んでいる。一つの実施形態において、電極８０２は、金属で作られたプレートである。前記上部電極８０２は、硬化層８０３を用いて硬化されうる。一つの実施形態において、前記硬化層８０３は誘電体である。前記硬化層８０３は、前記上部電極８０２が剛性であり、及び実質的に平面であることを保つように利用されうる。前記モジュレータ８００は同様に、中間電極８０６及び下部電極８１０を含んでいる。前記三つの電極は、絶縁柱８０４により電気的に絶縁されている。前記絶縁柱８０４は同様に、静電力が存在しないときに、安定状態で電極８０２と８１０との間に中間電極８０６を保持するように作用する。前記中間電極８０６は、その上に配置された硬化層８０８を有している。一つの実施形態において、前記硬化層８０８は、シリコン酸窒化物で作られている。前記中間電極８０６は、上部電極８０２と下部電極８１０との間の領域内で移動するように構成されている。前記硬化層８０８は、中間電極８０６が電極８０２と８１０との間で移動するように、中間電極８０６の位置を剛性に、及び実質的に平坦に保っている。一つの実施形態において、前記硬化層８０８は、前記中間電極８０６中心位置に配置されている。この実施形態において、前記中間電極８０６の側部は前記中間電極８０６が移動するときに曲がることができる。図８において、中間電極８０６は、電極全体が実質的に平坦である平衡位置で示されている。前記中間電極８０６がこの平衡位置から離れて移動するとき、前記中間電極８０６の側部は、変形するか湾曲する。前記中間電極８０６の側部は、該中間電極８０６がもとの前記平衡位置へ移動するための力を印加する弾性ばね力を実装している。前記中間電極８０６は同様に、基板８１２を通して前記構造に入る光を反射するように金属鏡として作用する。模範的な実施形態において、基板８１２はガラスで作られている。一つの実施形態において、前記下部電極８１０は、吸収性クロム層である。前記下部電極８１０は、その上に配置されるパッシベイション層８１４を有している。一つの実施形態において、前記パッシベイション層８１４は、薄い誘電体層である。模範的な実施形態において、前記上部電極８０２は、その上に配置されるパッシベイション層を有している。一つの実施形態において、前記パッシベイションは、薄い誘電体層である。

図９は、図８のモジュレータ８００に類似しているアナログ干渉モジュレータ９００の別の模範的な実施形態である。しかしながら、前記モジュレータ９００は、中間電極９０６上に配置されたより大きな硬化層９０８を有しており、前記上部電極９０２上に配置された抵抗素子９１６をさらに含んでいる。前記上部電極９０２は、その上に配置される硬化層９０３を有している。一つの模範的な実施形態において、前記上部電極９０２は金属であり、及び前記硬化層９０３は誘電体である。前記モジュレータ９００は同様に、その上に配置される薄い誘電体パッシベイション９１４を有する下部電極９１０を含んでいる。前記下部電極９１０は、基板９１２上に配置されている。抵抗素子９１６は上部電極９０２と中間電極９０６との間でセパレータを提供している。中間電極９０６が上部電極９０２に向かって移動されるとき、抵抗素子９１６は、前記中間電極９０６が前記上部電極９０２と接触することを防ぐ。一つの実施形態において、中間電極９０６は、該中間電極９０６の下部位置上に配置された絶縁層を含んでいる。

図１０は、制御回路１１２０を有するアナログ干渉モジュレータ１１００の模範的な実施形態である。前記アナログ干渉モジュレータ１１００は、モジュレータ８００、モジュレータ９００、モジュレータ１０００、またはアナログ干渉モジュレータの別の類似の構造のうちの任意の一つであってもよい。モジュレータ１１００は、上部電極１１０２、中間電極１１０６、及び下部電極１１１０を含んでいる。前記モジュレータ１１００はさらに、電極１１０２、１１０６、及び１１１０を他の構造から絶縁させる絶縁柱１１０４を含んでいる。

前記制御回路１１２０は、前記上部電極１１０２及び前記下部電極１１１０にわたって電圧を印加するように構成されている。電荷ポンプ１１１８は前記中間電極１１０６に電荷を選択的に印加するように構成されている。制御電圧１１２０及び電荷ポンプ１１１８を用いて、前記中間電極１１０６の静電作用が達成される。前記電荷ポンプ１１１８は、電荷を有する中間電極１１０６を変化させるために利用される。前記帯電した中間電極１１０６はそれから、上部電極１１０２と下部電極１１１０との間の制御回路１１２０により生成された電場と相互作用する。前記帯電した中間電極１１０６と前記電場との相互作用は、前記中間電極１１０６の電極１１０２と１１１０との間の移動を引き起こす。前記中間電極１１０６は、前記制御回路１１２０により印加された電圧を変化させることにより様々な位置に移動されることができる。例えば、制御回路１１２０により印加された正電圧Ｖ_ｃは、前記下部電極１１１０が前記上部電極１１０２に対して正の電位に駆動されることを引き起こし、正に帯電した中間電極１１０６に反発する。結果として、正電圧Ｖ_ｃは、中間電極１１０６が上部電極１１０２に向かって移動することを引き起こす。制御回路１１２０による負の電圧Ｖ_ｃの印加は、前記下部電極１１１０が前記上部電極１１０２に対して負の電位に駆動されることを引き起こし、帯電された中間電極１１０６を活性化させる。結果として、負の電圧Ｖ_ｃは、中間電極１１０６が下部電極１１１０に向かって移動することを引き起こす。前記中間電極１１０６は、結果として電極１１０２及び１１１０の間の位置の広い範囲で移動することができる。

スイッチ１１２２は、前記中間電極１１０６を前記電荷ポンプ１１１８に選択的に接続または断絶するために利用される。スイッチの他に、薄膜半導体、ヒューズ、アンチヒューズのような従来技術で周知の他の方法が、前記中間電極１１０６を前記電荷ポンプ１１１８に選択的に接続また断絶するために利用される。

前記スイッチ１１２２は、特定の電荷を中間電極１１０６に運ぶように開または閉となるように構成されてもよい。電荷レベルの選択の方法は、図１３及び１４に関連して以下で説明されている。さらに、スイッチ１１２２は、電荷が前記中間電極１１０６からリークするか消散するとき、時間と共に電荷を再印加するように構成されてもよい。一つの模範的な実施形態において、電荷は、特定の時間間隔に従って中間電極１１０６に印加される。

図１１は、図８の実施形態のアナログ干渉モジュレータ１２００の模範的な実施形態である。図１１は、上部電極１２０２と下部電極１２１０の間の様々な位置１２３０から１２３６へ移動されることができる中間電極１２０６を図示している。一つの実施形態において、前記中間電極は、図１０に関連して説明された構造及び方法に従って移動される。

前記モジュレータ１２００は、モジュレータの構成に依存して光の特定波長を選択的に反射するように構成されている。吸収層として作用する前記下部電極１２１０と前記中間電極１２０６との間の距離は、前記モジュレータ１２００の干渉特性を変化させる。例えば、前記モジュレータ１２００は、前記モジュレータの基板１２１２側から見られるように設計されている。光は、前記基板１２１２を通して前記モジュレータ１２００に入る。前記中間電極１２０６の位置に依存して、異なる波長の光が前記基板を通して反射され、異なる色の外観を提供する。例えば、位置１２３０において、赤色の光の波長が反射され、他の色の光は吸収される。結果として、前記干渉モジュレータは、赤色状態にある。前記中間電極が位置１２３２に移動するとき、前記モジュレータ１２００は、緑色状態にあり、緑色の光の波長だけが反射される。前記中間電極が位置１２３４に移動するとき、前記モジュレータ１２００は青色状態にあり、青色の光の波長だけが反射される。前記中間電極が位置１２３６に移動するとき、前記モジュレータ１２００は白色状態にあり、可視光スペクトルの光のすべての波長が反射される。当業者であれば、前記干渉モジュレータの構成に用いられる材料及び前記中間電極１２０６の位置に依存して、前記干渉モジュレータ１２００が異なる状態を採用することができ、及び他の光の波長または光の波長の組み合わせを選択的に反射させることができると認識していることに注目すべきである。

図１２は、中間電極１３０６が、上部電極１３０２及び下部電極１３１０にわたって駆動された電圧に線形比例して応答するように構成されたアナログ干渉モジュレータ１３００の模範的な実施形態である。結果として、前記中間電極１３０６の移動を制御するために利用される電圧と、電極１３０２及び１３１０の間の中間電極１３０６の位置との間には一次関係がある。理想的なシステムにおいて、駆動された電圧により誘発された電場は、以下のように定義される。
Ｅ＝Ｖ／（δ_１＋δ_２） （１）
ここで、
Ｅは、電圧Ｖによる電場である
Ｖは、制御回路１３２０により印加された電圧である
δ_１は、下部電極１３１０と中間電極１３０６との間の実効距離である
δ_２は、上部電極１３０２と中間電極１３０６との間の実効距離である
実効距離は、二つの電極の間の実際の距離（例えば、ｄ_１及びｄ_２）と、パッシベイション層１３１４及び１３０３の影響の両方を考慮している。前記パッシベイション層は、実効距離を増大するように働き、及びｄ_ε／εとして計算されるが、ｄ_εはパッシベイション層の厚さであり、εはパッシベイション層の誘電定数である。それ故、δ_１＝ｄ_１＋ｄ_ε／ε及びδ_２＝ｄ_２＋ｄ_ε／εである。パッシベイション１３０３及び１３１４は、異なる厚さを有していてもよく、及び／または異なる材料で作られていてもよいことに注目すべきである。

中間電極１３０６上で保存され及び分離された電荷Ｑにより誘発された電場は、
Ｅ_２（ｘ）＝Ｑ／（ε_０＊Ａ）＊（δ_１＋ｘ）／（δ_１＋δ_２） （２）
Ｅ_１（ｘ）＝−Ｑ／（ε_０＊Ａ）＊（δ_２−ｘ）／（δ_１＋δ_２） （３）
で与えられ、ここで、
Ｅ_２は、上部電極１３０２と中間電極１３０６との間に誘導された電場である
Ｅ_１は、下部電極１３１０と中間電極１３０６との間に誘導された電場である
Ａは、電極の面積である
ε_０は、真空の誘電体の誘電率である
ｘは、制御回路によって電圧が印加されていない中間電極１３０６の平衡位置に対する中間電極１３０６の位置である。

電場による中間電極上の力は、
Ｆ_Ｅ＝Ｑ^２／（２ε_０Ａ）＊（δ_１−δ_２＋２ｘ）／（δ_１＋δ_２）
＋ＱＶ／（δ_１＋δ_２） （４）
で与えられる。

加えて、図８に関連して述べられたように、中間電極８０６の側部は、弾性ばね力Ｆ_Ｓを前記中間電極に適用しうる。この機械的復元力は、
Ｆ_Ｓ＝−Ｋｘ （５）
で与えられ、ここで、
Ｋは、ばね定数である。
力のバランス（Ｆ_ＳのバランスをとるＦ_Ｅ）は、以下の式で与えられる。

中間電極１３０６の位置ｘは、式（６）を用いて解くことができる。

式（７）に従って、理想的なシステムにある中間電極１３０６の位置は、印加された電圧Ｖに直線的に依存している。

式（７）の分母の符号は、前記構造が安定しているかそうでないか（すなわち、前記中間電極１３０６は、最も近い外側電極に向かってスナップするかどうか）のどちらかを示していることに注目すべきである。保存された電荷自身によって誘導された中間電極１３０６上の静電力が機械的復元力を克服する場合、不安定さが生じる。不安定さの位置は以下の式により与えられたしきい電荷Ｑｃである。

前記中間電極１３０６が電気的に完全に分離されていない場合、前記中間電極１３０６上の保存された電荷Ｑは、電極１３０２と１３１０との間の位置として変化しうる。このＱの変化は、電荷への前記中間電極１３０６の応答に影響を及ぼすことができる。中間電極１３０６が電気的に完全に分離されていないとき、前記上部電極１３０２と前記下部電極１３１０のそれぞれに取り付けられた寄生容量１３４０、１３４２がある。モジュレータ１３００は、中間電極１３０６と直列に、及び寄生容量１３４０、１３４２と並列に接続された容量１３４４を含むことにより、前記寄生容量１３４０、１３４２からなるように構成されている。前記中間電極１３０６が前記制御回路１３２０によって印加された電圧と一次関係で移動できるように、前記寄生容量１３４０、１３４２を緩和することにおいてキャパシタ１３４４の影響が以下で説明される。前記キャパシタ１３４４は、中間電極１３０６を装填する全容量を負わせ、及び中間電極１３０６上の電荷に対する直接の漏れ経路を防ぐ。

Ｃ_２は、上部電極１３０２と中間電極１３０６との間のギャップ容量であり、Ｃ１は、中間電極１３０６と下部電極１３１０との間のギャップ容量である。

電圧Ｖの印加から、所望の保存された電荷値Ｑ_０は、以下の式により与えられる。

ここで、Ｃｓはキャパシタ１３４４の値である。

電荷Ｑ_０が中間電極１３０６上に位置された後で、前記中間電極１３０６上に、電極１３０２及び１３１０にわたって印加されたバイアス電圧Ｖの効果が計算されることができる。前記中間電極１３０６の電圧及び位置の関数としての中間電極１３０６上の電圧依存の電荷Ｑ_ＭＶは、以下の式で与えられる。

ここで、
Ｃ_Ｐ１は、寄生容量１３４２の値であり、
Ｃ_Ｐ２は、寄生容量１３４０の値である。
Ｃ_Ｐ１＝Ｃ_Ｐ２＝Ｃ_Ｐ＞＞Ｃ_Ｓの場合、前記電圧依存電荷Ｑ_ＭＶは、次式に簡略化される。

不等式は、Ｃ_Ｓの値が、前記中間電極１３０６を装填する全体の容量を下げるように選択されることを保っている。しかしながら、寄生容量１３４０、１３４２において不安定さ（すなわち、Ｃ_Ｐ１＝Ｃ_Ｐ２、Ｃ_Ｐ２＝Ｃ_Ｐ＋δＣ_Ｐ）がある場合、中間電極１３０６上に誘導された電荷は以下の式により与えられる。

しかしながら、値の補償は前記寄生容量１３４０及び１３４２をおおよそ等しくさせるために適用されることができる。

最初に保存された電荷Ｑ_０と誘導された電荷Ｑ_ＭＶとを組み合わせることにより、中間電極上の実際の電荷Ｑ_Ｍは、Ｑ_Ｍ＝Ｑ_０＋Ｑ_ＭＶとして定義されることができる。キャパシタ１３４４が式（１３）を保持するように選択される限り（すなわち、Ｃ_Ｐ１＝Ｃ_Ｐ２＝Ｃ_Ｐ＞＞Ｃ_Ｓ）、Ｑ_Ｍは、前記中間電極１３０６の位置を与えるものとして式（７）のＱに代替えされることができる。それ故、適切なキャパシタ１３４４は、中間電極１３０６が、制御回路１３２０により印加された電圧に適切な一次応答で応答することをもたらす。一つの模範的な実施形態において、キャパシタ１３４４の容量はおおよそ１ｆＦである。別の模範的な実施形態において、前記キャパシタ１３４４の容量は、１０ｆＦである。

モジュレータ１３００の構造は同様に、前記中間電極１３０６と前記下部電極１３１０との間のギャップが０に近づくとき、関連した電場の値を限定する。３つの電極を用いる干渉モジュレータの電場Ｅ_{ｌｏｗｅｒ}についての限定表現は、以下の式により与えられる。
Ｅ_{ｌｏｗｅｒ}＝Ｖ／（δ_１＋δ_２）−Ｑ／（ε_０Ａ） （１５）
これは、中間電極１３０６上に保存された電荷に起因する電場と制御回路１３２０により印加された電場との和である。

図１３は、図１２のアナログ干渉モジュレータ１３００がキャリブレーションされる工程１４００を図示している。前記キャリブレーション工程は、特定の電圧が印加されたとき、前記中間電極１３０６が上部電極１３０２と下部電極１３１０の間の周知の位置に移動するように前記モジュレータ１３００を構成させる。工程１４００は、前記キャリブレーション工程１４００の様々な状態で干渉モジュレータ１３００を図示している図１４を参照しながら以下で説明される。

製造されるとき、任意の二つの所与のアナログ干渉モジュレータの構造は、変化を有している。二つの類似のアナログ干渉モジュレータのいくつかの物理的特性におけるわずかな変化があってもよい。例えば、ばね定数Ｋ、層の正確な寸法、及び層の空間が全て異なっていてもよい。工程変化、温度、及び経時に起因して変化は起こることができる。この場合において、式（７）を用いる中間電極１３０６の位置ｘを正確に計算することは、これらの変数の全ての認識を要求する。さらに、任意の変数が、任意の所与のアナログ干渉モジュレータの間で異なっている場合、周知の電圧が印加され、及び周知の電荷が中間電極１３０６上に保存されるとき、各々のモジュレータに対する中間電極１３０６の位置ｘは異なりうる。図１３及び１４は、前に議論された変数の正確な認識がなくても、制御回路１３２０によって印加された任意の所望の電圧で前記中間電極１３０６の適切な位置が知られるように、図１２の実施形態の一つのようなアナログ干渉モジュレータをキャビティリブレーションする工程を図示している。

ステップ１４０４にて、スイッチ１５２２は、接地するように閉じられており、キャビティリブレーション電位Ｖ_ｃａｌが図１４ａで図示されているような制御回路１５２０によって印加される。次のステップ１４０８にて、正味の負の電荷が前記中間電極１５０６上に誘導される。一つの模範的な実施形態において、図１０に関連して示されたような電荷ポンプ１１１８は、スイッチ１５２２が閉じられると同時に、前記中間電極１５０６上に負の電荷を誘導する。電荷が前記中間電極１５０６上に堆積されるとき、帯電された電極１５０６は、印加された構成電位により生成された電場と相互作用し、及び図１４ｂで示されたような上部電極１５０２に向かって移動する。前記静電気引力からの力は、上部電極１５０２と中間電極１５０６の間の距離が減少し、及び前記中間電極１５０６上の電荷が増加するように増加される印加された電場の平方に比例している。特定の電荷及び距離で、前記電場の力は、前記中間電極１５０６上に弾性ばね力Ｆ_Ｓを与える。この位置で、前記中間電極１５０６は、前記上部電極１５０２に向かって「スナップ」する。前記中間電極１５０６はそれから、図１４ｃに示されるように抵抗素子または柱１５１６と接触する。接触がなされるとき、上部電極１５０２と中間電極１５０６の間の前記電位差は、ソース抵抗１５４８と前記柱１５１６の抵抗の間の抵抗分割まで減少する。電位は指数関数的に減少する。電位の減少につれて、機械的復元力または弾性ばね力は、中間電極１５０６上の静電力より大きくなる。中間電極１５０６はそれから前記抵抗柱から離れて移動し、及び上部電極１５０２と中間電極１５０６との間の電位差は、上部電極１５０２と下部電極１５１０との間の制御回路１１２０によって印加された電位までのぼって戻るようになる。これは、振動の振る舞いをもたらす。さらなるステップ１４１２では、前記中間電極１５０６は、振動の振る舞いを示しているかどうかが確認される。前記中間電極１５０６が振動の振る舞いを示していないことが確認された場合、工程１４００は、ステップ１４０８に戻り、及び電荷は、中間電極１５０６上に連続して誘導される。ステップ１４１２で、中間電極１５０６が振動の振る舞いを示すことが確認されたとき、前記工程１４００はステップ１４１６に続く。前記振動の振る舞いは、従来の周知の方法を用いて検知されることができる。ステップ１４１６で、スイッチ１５２２は、中間電極１５０６を電気的に分離し、及び前記中間電極１５０６上に平衡電荷Ｑ_ｅを維持するように開かれる。スイッチ１５２２が開かれているとき、中間電極１５０６は抵抗柱１５１６から小さな距離ｄ_ｇでとどまっている。模範的な実施形態において、前記距離ｄ_ｇは、上部電極１５０２と中間電極１５０６との間の距離ｄ_２よりとても小さい。結果として、中間電極１５０６が電界Ｑ_ｅを保持し、及びＶ_ｃａｌが制御回路１１２０により印加されるとき、ｘ≒ｄ_２となり、及び中間電極１５０６は上部電極１５０２に向かっておおよそｄ_２の距離を移動する。制御回路１１２０によって電位が印加されないとき、ｘ＝０であり、中間電極は、上部電極１５０２と下部電極１５１０の間の不動位置でとどまっている。上の式（７）により示されたように、中間電極１５０６の移動は、印加された電圧に関して線形であり、及びそれ故、従来の妥当な能力の一つとして、中間電極１５０６の位置ｘは、印加された電圧に関連して、中間電極の位置ｘに対する二つの一連の値（例えば、（０，０）及び（ｄ_２，Ｖ_ｃａｌ））を用いることで決定されることができることを認識するだろう。

振動を検知することに加えて、平衡電荷Ｑ_ｅを得るためにステップ１４１２でスイッチ１５２２と断絶するときを決定するための他の変数が存在する。キャリブレーション工程の一つの実施形態において、スイッチ１５２２は、中間電極１５０６が抵抗柱１５１６と接触するときに開かれている。前記電荷を徐々になくすとき、中間プレートは、前記抵抗柱１５１６から分離し、及び平衡電荷を保つ。別の実施形態において、スイッチ１５２２は、中間電極１５０６が抵抗柱１５１６にスナップするのに十分な電荷を取得しているが、中間電極１５０６が抵抗柱１５１６に接触する前に、開かれている。十分な電荷を取得するのに必要な期間は、以前のキャリブレーション工程の実行の間に計算されるかまたは確立されうる。

中間電極１５０６上の電荷は、最終的には減少し、及び周期的に再帯電される必要があることに注目すべきである。前記工程１４００は、中間電極１５０６を再帯電させるために繰り返されることができる。一つの実施形態において、前記再帯電工程は、前記スイッチ１５２２が、前記中間電極１５０６上にＱ_ｅより大きな電荷を誘導するのに十分長く閉ざされるだけである。余分の電荷は、抵抗柱１５１６を通して適切なＱ_ｅに減少する。一つの実施形態において、前記再帯電工程は、設定された時間間隔のような、設定された間隔に対して予定されてもよい。別の実施形態において、前記電荷は観測され、及び中間電極上の電荷が閾値より下をいくとき、前記モジュレータは再帯電される。

一つの実施形態において、干渉モジュレータ１５００は、下部電極１５１０と接触するとき、前記中間電極１５０６の下部に該中間電極１５０６の放電を避うる追加の層を含んでいることに注目すべきである。一つの実施形態において、前記追加の層は、薄い絶縁体である。

上記工程１４００は、特定のステップを含む詳細な説明において説明されており、及び特定の順序で説明されているが、これらの工程が追加のステップを含んでいるか、または説明されたステップのいくつかを除去してもよいことに注目すべきである。さらに、前記工程の前記ステップの各々は、説明された順序で実施される必要はない。

上の詳細な説明は、様々な実施形態に適用されるように発明の新規な特徴を示し、説明し、及び指摘してきたが、モジュレータまたは工程の形態及び詳細における様々な省略、代替、及び変化が発明の精神から逸脱することなく当業者によってなされうることが理解されるだろう。当然のことながら、本願発明は、いくつかの特徴が他から分離して用いられまたは実行されうるように、全ての特徴を提供していない形態、及びここで説明された利点の範囲で具体化されてもよい。

１２、１２ａ、１２ｂ 干渉モジュレータ
１４、１４ａ、１４ｂ 可動反射層
１６、１６ａ、１６ｂ 光学スタック
１８ 支柱
１９ ギャップ
２０ 基板
２１ プロセッサ
２２ アレイドライバ
２４ 行ドライバ回路
２６ 列ドライバ回路
２７ ネットワークインターフェイス
２８ フレームバッファ
２９ ドライバコントローラ
３０ ディスプレイアレイ
３２ テザー
３４ 変形可能層
４０ ディスプレイデバイス
４１ ハウジング
４２ 支柱プラグ
４３ アンテナ
４４ バス構造
４５ スピーカ
４６ マイクロフォン
４７ トランシーバ
４８ 入力デバイス
５０ 電源
５２ コンディショニングハードウェア
８００ アナログ干渉モジュレータ
８０２ 上部電極
８０３ 硬化層
８０４ 絶縁柱
８０６ 中間電極
８０８ 硬化層
８１０ 下部電極
８１２ 基板
８１４ パッシベイション層
９００ アナログ干渉モジュレータ
９０２ 上部電極
９０３ 硬化層
９０６ 中間電極
９０８ 硬化層
９１０ 下部電極
９１２ 基板
９１４ 誘電体パッシベイション
９１６ 抵抗素子
１０００ モジュレータ
１１００ アナログ干渉モジュレータ
１１０２ 上部電極
１１０４ 絶縁柱
１１０６ 中間電極
１１１０ 下部電極
１１１８ 電荷ポンプ
１１２０ 制御回路
１１２２ スイッチ
１２００ アナログ干渉モジュレータ
１２０２ 上部電極
１２０６ 中間電極
１２１０ 下部電極
１２１２ 基板
１２３０、１２３２、１２３４、１２３６ 位置
１３００ アナログ干渉モジュレータ
１３０２ 上部電極
１３０３ パッシベイション
１３０６ 中間電極
１３１０ 下部電極
１３１４ パッシベイション層
１３２０ 制御回路
１３４０ 寄生容量
１３４２ 寄生容量
１３４４ キャパシタ
１４００ キャリブレーション工程
１５００ 干渉モジュレータ
１５０２ 上部電極
１５０６ 中間電極
１５１０ 下部電極
１５１６ 抵抗柱
１５２０ 制御回路
１５２２ スイッチ
１５４８ ソース抵抗

Claims (25)

1. 光を調整するためのデバイスであって、
   第１の層（１１０２）と、
   第２の層（１１１０）であって、前記第１と第２の層との間にギャップが存在し、及び前記第１及び第２の層が互いに関連して固定されている、第２の層と、
   前記第１と第２の層との間の前記ギャップ内に配置された第３の層（１１０６）と、
   前記第１の層と前記第２の層にわたってバイアス電圧を印加することにより、前記第１と第２の層との間に電場を選択的に誘導するように構成された制御回路（１１２０）と、
   前記第３の層に固定電荷を加えるように構成された電荷ポンプ（１１１８）と、
   を備えており、
   前記固定電荷が加えられた後で前記第３の層が電気的に分離され、
   前記制御回路は、前記バイアス電圧を変化させることにより前記第３の層が前記ギャップ内を移動することを引き起こすように構成されており、前記第３の層の前記移動は、電場と前記第３の層に加えられた固定電荷との間の静電力と、前記第３の層上に作用する機械的復元力とに基づいており、前記デバイスは、前記第３の層（１１０６）の位置に応じて、異なる波長の光を反射するように構成されているデバイス。
2. 少なくとも一つの抵抗素子（９１６）が前記第１の層の下部に配置されている請求項１に記載のデバイス。
3. 前記第３の層を電気的に分離するためのスイッチ（１１２２）をさらに備えている請求項１または２に記載のデバイス。
4. 前記第３の層を電気的に分離するための薄膜半導体またはＭＥＭＳスイッチ（１１２２）をさらに備えている請求項１または２に記載のデバイス。
5. 前記第３の層は光学ミラーを備えている請求項１から４のいずれか一項に記載のデバイス。
6. 前記第２の層は薄い光学吸収体を備えている請求項１から５のいずれか一項に記載のデバイス。
7. 前記制御回路は、前記デバイスがキャリブレーションモードにあるとき、前記バイアス電圧として第１の電圧を印加するように構成されている請求項１から６のいずれか一項に記載のデバイス。
8. 前記第１の電圧が印加された後で、前記静電力は、前記機械的復元力におおよそ等しい請求項７に記載のデバイス。
9. 前記制御回路は、前記デバイスがキャリブレーションモードにあるとき、前記バイアス電圧として第１の電圧を印加するように構成されており、前記第１の電圧を印加した後で、前記第３の層が前記第１の層の抵抗素子に接触する請求項２から６のいずれか一項に記載のデバイス。
10. 前記第３の層は、前記バイアス電圧に一次比例して移動するように構成されている請求項１から９のいずれか一項に記載のデバイス。
11. アナログ干渉モジュレータをキャリブレーションするための方法であって、
    第１の電極（１１０２）及び第２の電極（１１１０）を提供する段階であって、前記第１の電極及び第前記２の電極の間にギャップが存在するところの段階と、
    前記第１の電極と前記第２の電極との間に電場を誘導するために、前記第１の電極及び前記第２の電極にわたってバイアス電圧を印加する段階と、
    第３の電極（１１０６）上に固定電荷を誘導する段階であって、前記固定電荷が加えられた後で前記第３の電極は電気的に分離されている段階と、
    前記バイアス電圧を変化させることにより前記ギャップ内で前記第３の電極を移動させる段階と、
    を備えており、
    前記第３の電極の移動は、電場と前記第３の電極に加えられた固定電荷との間の静電力と、前記第３の電極上に作用する機械的復元力とに基づいており、前記デバイスは、前記第３の電極（１１０６）の位置に応じて、異なる波長の光を反射するように構成されている方法。
12. 固定電荷の量を決定する段階であって、
    前記第１の電極上に堆積された少なくとも一つの抵抗素子を提供する段階と、
    前記第１の電極及び前記第２の電極に前記バイアス電圧としてキャリブレーション電圧を印加する段階と、
    前記キャリブレーション電圧により誘導された前記電場が、前記第１の電極の少なくとも一つの抵抗素子に前記第３の電極が接触することを引き起こすように、前記第３の電極上の固定電荷を調整する段階と、
    を備えている段階、をさらに備えている請求項１１に記載の方法。
13. 前記静電力が、前記機械的復元力と約等しくなるように、前記第３の電極上の固定電荷を調整する段階をさらに備えている請求項１１または１２に記載の方法。
14. 前記誘導する段階は、前記第３の電極の変位が前記バイアス電圧に一次比例して応答するように、前記第３の電極上に固定電荷を誘導する段階を備えている請求項１１から１３のいずれか一項に記載の方法。
15. 光を調整するためのデバイスであって、
    電流を伝導するための第１の手段（１１０２）と、
    電流を伝導するための第２の手段（１１１０）であって、前記第１の伝導手段及び前記第２の伝導手段との間にギャップが存在する第２の手段と、
    前記第１の伝導手段と前記第２の伝導手段との間に電場を誘導するために、前記第１の伝導手段及び前記第２の伝導手段にわたってバイアス電圧を印加するための手段（１１２０）と、
    電流を伝導するための第３の手段（１１０６）上に固定電荷を誘導するための手段（１１１８）と、
    を備えており、
    前記電流を伝導するための第３の手段は、前記固定電荷が加えられた後で、電気的に分離され、
    前記バイアス電圧を印加するための手段は、前記バイアス電圧を変化させることにより前記電流を伝導するための第３の手段が前記ギャップ内を移動することを引き起こすように構成されており、前記電流を伝導するための第３の手段の前記移動は、前記電場と前記電流を伝導するための第３の手段に加えられた固定電荷との間の静電力と、前記電流を伝導するための第３の手段上に作用する機械的復元力とに基づいており、前記デバイスは、前記電流を伝導するための第３の手段（１１０６）の位置に応じて、異なる波長の光を反射するように構成されているデバイス。
16. 前記印加手段は、制御回路を備えている請求項１５に記載のデバイス。
17. 前記誘導手段は、電荷ポンプを備えている請求項１５または１６に記載のデバイス。
18. 前記第３の伝導手段を電気的に分離するための手段（１１２２）をさらに備えている請求項１５から１７のいずれか一項に記載のデバイス。
19. 前記電気的に分離するための手段は、スイッチを備えている請求項１８に記載のデバイス。
20. 前記電気的に分離するための手段は、薄膜半導体を備えている請求項１８に記載のデバイス。
21. 前記第２の伝導手段の頂部上に絶縁層が配置されている請求項１５から２０のいずれか一項に記載のデバイス。
22. 前記第３の伝導手段上に硬化層（９０８）が配置されている請求項１５から２１のいずれか一項に記載のデバイス。
23. 前記第３の伝導手段にキャパシタ（１３４４）が連通している請求項１５から２２のいずれか一項に記載のデバイス。
24. 前記第１の伝導手段は電極を備えており、前記第２の伝導手段は電極を備えており、及び前記第３の伝導手段は電極を備えている請求項１５から２３のいずれか一項に記載のデバイス。
25. 誘導するための手段はさらに、前記第３の伝導手段の移動が、前記バイアス電圧に一次比例するように、前記電流を伝導するための第３の手段上に前記電荷を誘導するように構成されている請求項１５から２４のいずれか一項に記載のデバイス。

Images