JP5424270B2 - Semiconductor solar cell - Google Patents

Semiconductor solar cell Download PDF

Info

Publication number
JP5424270B2
JP5424270B2 JP2010203532A JP2010203532A JP5424270B2 JP 5424270 B2 JP5424270 B2 JP 5424270B2 JP 2010203532 A JP2010203532 A JP 2010203532A JP 2010203532 A JP2010203532 A JP 2010203532A JP 5424270 B2 JP5424270 B2 JP 5424270B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
solar cell
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010203532A
Other languages
Japanese (ja)
Other versions
JP2012069538A (en
Inventor
俊之 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo University of Agriculture and Technology NUC
Original Assignee
Tokyo University of Agriculture and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo University of Agriculture and Technology NUC filed Critical Tokyo University of Agriculture and Technology NUC
Priority to JP2010203532A priority Critical patent/JP5424270B2/en
Publication of JP2012069538A publication Critical patent/JP2012069538A/en
Application granted granted Critical
Publication of JP5424270B2 publication Critical patent/JP5424270B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、半導体ソーラーセル及びその製造方法、特に電極/パッシベーション膜/半導体構造の半導体ソーラーセル及びその製造方法に関する。   The present invention relates to a semiconductor solar cell and a manufacturing method thereof, and more particularly, to a semiconductor solar cell having an electrode / passivation film / semiconductor structure and a manufacturing method thereof.

近年、ソーラーセルは新エネルギー発電デバイスとして盛んに開発されている。ソーラーセルでは、光を吸収し電子及びホールの電荷に変換する材料として、半導体が広く用いられている。ソーラーセルにおいては、光を吸収し誘起した電子とホールを分離して電流を取り出すために、図28に示すpn接合が広く用いられている。図28は半導体のpn接合バンド図を示す。不純物ドーピングによって形成されたp型半導体領域及びn型半導体領域は、それぞれ電子親和力及び仕事関数が異なるために、pn接合内部に電位差が生じる。pn接合を有するソーラーセルに光(hν)が照射されると、電子eとホールhが生成され、この電子e及びホールhは上記のpn接合内部に生じた電位差に沿って、それぞれ反対方向に流れ光誘起電流が生じる。すなわち、電子eがn型半導体領域側に流れ、ホールhがp型半導体領域側に流れて光誘起電流が生じる。図23において、Egはバンドギャップ、Ecは伝導帯、Evは価電子帯を夫々示す。   In recent years, solar cells have been actively developed as new energy power generation devices. In solar cells, semiconductors are widely used as materials that absorb light and convert it into charges of electrons and holes. In a solar cell, a pn junction shown in FIG. 28 is widely used in order to separate an electron and a hole which are induced by absorbing light and extract a current. FIG. 28 shows a pn junction band diagram of a semiconductor. Since the p-type semiconductor region and the n-type semiconductor region formed by impurity doping have different electron affinity and work function, a potential difference is generated inside the pn junction. When a solar cell having a pn junction is irradiated with light (hν), an electron e and a hole h are generated. The electron e and the hole h are in opposite directions along the potential difference generated inside the pn junction. A flow photoinduced current is generated. That is, electrons e flow to the n-type semiconductor region side, and holes h flow to the p-type semiconductor region side to generate a photo-induced current. In FIG. 23, Eg represents a band gap, Ec represents a conduction band, and Ev represents a valence band.

そして、図27に示すようなソーラーセル特性が得られる。ソーラーセルの出力は、図27で示すソーラーセルで発生する電圧Vと電流Iの相関関係曲線で表され、最大出力は動作電流Impと動作電圧Vmpと原点を結ぶ面積Pmpで示される。Iscは短絡電流、Vocは開放電圧を示す。   And the solar cell characteristic as shown in FIG. 27 is acquired. The output of the solar cell is represented by a correlation curve between the voltage V and the current I generated in the solar cell shown in FIG. 27, and the maximum output is represented by an area Pmp connecting the operating current Imp and the operating voltage Vmp to the origin. Isc indicates a short circuit current and Voc indicates an open circuit voltage.

ソーラーセルとしては、高光電力変換効率と低コストでの製造が望まれている。そして、優れた品質の結晶半導体を用いることで、光誘起キャリアを有効に電流に変換する素子が開発されている。   As a solar cell, manufacturing with high optical power conversion efficiency and low cost is desired. And the element which converts a photoinduced carrier into an electric current effectively is developed by using the crystal semiconductor of the outstanding quality.

一方、ソーラーセルとして、低製造コスト化とpn接合の形成を要しない金属/絶縁膜/半導体構造のMIS型ソーラーセルが知られている。代表的なMIS型ソーラーセル41は、図26の概念図で示すように、例えばn型の半導体基板42の光入射側の一方の面上に薄い絶縁膜(酸化膜)43を介して一方の金属電極44が形成され、他方の面上に直接、他方の金属電極45が形成されて構成される。   On the other hand, as a solar cell, a MIS solar cell having a metal / insulating film / semiconductor structure that does not require low manufacturing cost and formation of a pn junction is known. As shown in the conceptual diagram of FIG. 26, a typical MIS type solar cell 41 has a thin insulating film (oxide film) 43 on one surface on the light incident side of an n-type semiconductor substrate 42, for example. A metal electrode 44 is formed, and the other metal electrode 45 is formed directly on the other surface.

図26に示すように、絶縁膜43を挟む金属電極44と半導体基板42との仕事関数差で半導体基板42内に電位差が生じてバンドの曲がりが誘発される。光(hν)が入射すると、光照射によって生成された電子e及びホールhは、電位差に沿ってそれぞれ反対方向に流れ、光誘起電流が生じる。すなわち、電子eが薄い絶縁膜43を通過して一方の金属電極44に流れ、ホールhが他方の金属電極45に流れて光誘起電流が流れる。図26において、Egはバンドギャップ、Ecは伝導帯、Evは価電子帯、Efはフェルミ準位を夫々示す。   As shown in FIG. 26, a difference in work function between the metal electrode 44 sandwiching the insulating film 43 and the semiconductor substrate 42 causes a potential difference in the semiconductor substrate 42 to induce bending of the band. When light (hν) is incident, electrons e and holes h generated by light irradiation flow in opposite directions along the potential difference, and a photo-induced current is generated. That is, the electrons e pass through the thin insulating film 43 and flow to one metal electrode 44, and the holes h flow to the other metal electrode 45 and a photo-induced current flows. In FIG. 26, Eg represents a band gap, Ec represents a conduction band, Ev represents a valence band, and Ef represents a Fermi level.

MIS型ソーラーセル41の場合、図26の例では絶縁膜43を通過する電子eのトンネル効果により電流を取り出す必要がある。十分な電流を取り出すためには、絶縁膜43の膜厚を2nm以下にする必要があることが知られている。図25の絶縁膜厚をパラメータとする電圧―電流密度特性図に示すように、膜厚2nm以下の絶縁膜43では1V程度の電圧印加により十分大きい電流が流れることが知られている。   In the case of the MIS type solar cell 41, it is necessary to take out the current by the tunnel effect of the electrons e passing through the insulating film 43 in the example of FIG. It is known that the film thickness of the insulating film 43 needs to be 2 nm or less in order to extract a sufficient current. As shown in the voltage-current density characteristic diagram with the insulating film thickness as a parameter in FIG. 25, it is known that a sufficiently large current flows by applying a voltage of about 1 V in the insulating film 43 having a film thickness of 2 nm or less.

特許文献1には、MIS型もしくはショットキー接合型のソーラーセルの例が示されている。   Patent Document 1 discloses an example of a MIS type or Schottky junction type solar cell.

特開平11−10380号公報Japanese Patent Laid-Open No. 11-10380

ところで、従来のMIS型ソーラーセル41は、図26に示すように、半導体基板42の光入射しない裏面側には、直接金属電極45が形成されている。この金属電極45と半導体基板42との界面は、結晶欠陥が発生し易く、裏面側の金属電極45へ流れた電子eが上記界面の結晶欠陥で再結合してしまい、光誘起電流が低減する。また、金属は電子eとホールhのキャリアを再結合するキラーとして作用し、半導体基板面に直接形成した金属電極45によりキャリアが消滅し、光誘起電流が低減する。   By the way, in the conventional MIS type solar cell 41, as shown in FIG. 26, a metal electrode 45 is directly formed on the back side of the semiconductor substrate 42 where no light is incident. At the interface between the metal electrode 45 and the semiconductor substrate 42, crystal defects are likely to occur, and electrons e flowing to the metal electrode 45 on the back side are recombined by the crystal defects at the interface, thereby reducing the photoinduced current. . Further, the metal acts as a killer for recombining the carriers of the electron e and the hole h, and the carrier disappears by the metal electrode 45 formed directly on the semiconductor substrate surface, so that the photoinduced current is reduced.

一方、MIS型構造において、例えば良質のシリコン酸化(SiO2)膜で覆われたシリコン基板表面には、電荷捕獲欠陥準位密度が少なく、電荷が蓄積しない。このため、図23に示すように、良質のシリコン酸化膜63を挟む金属電極64とシリコン基板62との仕事関数差が有効にシリコン基板62中のバンドの曲がりを生じ、内蔵電位Ψを形成する。なお、図23では、シリコン基板62としてp型シリコン基板が用いられ、このp型シリコン半導体基板62の面に絶縁膜(SiO2膜)63を介して金属電極64を形成したMIS構造の概念図である。qψmは金属電極の仕事関数を示す。   On the other hand, in the MIS type structure, for example, on the surface of a silicon substrate covered with a high-quality silicon oxide (SiO 2) film, the density of charge trapping defects is small and no charge is accumulated. Therefore, as shown in FIG. 23, the work function difference between the metal electrode 64 sandwiching the high-quality silicon oxide film 63 and the silicon substrate 62 effectively causes the band in the silicon substrate 62 to bend, thereby forming the built-in potential Ψ. . FIG. 23 is a conceptual diagram of a MIS structure in which a p-type silicon substrate is used as the silicon substrate 62 and a metal electrode 64 is formed on the surface of the p-type silicon semiconductor substrate 62 via an insulating film (SiO 2 film) 63. is there. qψm represents the work function of the metal electrode.

これに対して、図24に、良質でないシリコン酸化(SiO2)膜65で覆われたシリコン基板62の表面において、主にバンドギャップの中央に形成される電荷捕獲欠陥準位66が非常に多い場合を示す。この場合、半導体基板62中のバンドの曲がり及び内部電位Ψは、電荷捕獲欠陥準位66によって決まる。半導体基板62の表面には電荷が蓄積され、金属電極64との仕事関数差は絶縁膜65に掛かる電位として消費されるので、金属電極64と半導体基板62との仕事関数差を有効に利用することができない。   On the other hand, in FIG. 24, the surface of the silicon substrate 62 covered with the poor-quality silicon oxide (SiO 2) film 65 has a very large number of charge trap defect levels 66 formed mainly in the center of the band gap. Indicates. In this case, the bending of the band in the semiconductor substrate 62 and the internal potential Ψ are determined by the charge trap defect level 66. Since charges are accumulated on the surface of the semiconductor substrate 62 and the work function difference with the metal electrode 64 is consumed as a potential applied to the insulating film 65, the work function difference between the metal electrode 64 and the semiconductor substrate 62 is effectively used. I can't.

また、半導体基板表面の上記電荷捕獲欠陥準位66は、光誘起キャリアの再結合準位として働き、光照射によって生成されたキャリアが消滅し、光誘起電流を低減する大きな要因となる。   Further, the charge trap defect level 66 on the surface of the semiconductor substrate acts as a recombination level of photoinduced carriers, and the carriers generated by light irradiation disappear, which becomes a major factor for reducing the photoinduced current.

本発明は、上述の点に鑑み、高光電力変換効率と低コスト化を可能にし、且つ電極/パッシベーション膜/半導体構造として実用可能にした半導体ソーラーセル及びその製造方法を提供するものである。   In view of the above-mentioned points, the present invention provides a semiconductor solar cell that enables high optical power conversion efficiency and low cost, and that can be put into practical use as an electrode / passivation film / semiconductor structure, and a method for manufacturing the same.

本発明に係る半導体ソーラーセルは、半導体基板と、半導体基板に該半導体基板に対して絶縁性が高く、かつトンネル効果による電流導通可能な、熱酸化膜に水蒸気熱処理が施された水蒸気熱酸化膜からなるパッシベーション薄膜を介して形成された仕事関数が異なる第1の電極及び第2の電極とを有することを特徴とする。 A semiconductor solar cell according to the present invention includes a semiconductor substrate, and a steam thermal oxide film in which the thermal oxide film is subjected to steam heat treatment , and the semiconductor substrate has high insulation with respect to the semiconductor substrate and can conduct current by a tunnel effect. It has the 1st electrode and 2nd electrode which are formed through the passivation thin film which consists of, and has different work functions, It is characterized by the above-mentioned.

第1の電極及び第2の電極は、半導体基板の一方の面側にのみ絶縁薄膜を介して共に形成することができる。 The first electrode and the second electrode, Ru can be formed together through only the insulating thin film on one surface of the semiconductor substrate.

本発明の好ましい形態は、第1の電極を仕事関数が第2の電極及び半導体基板の仕事関数より小さい金属で形成し、第2の電極を仕事関数が第1の電極及び半導体基板の仕事関数より大きい金属で形成する。   In a preferred embodiment of the present invention, the first electrode is formed of a metal having a work function smaller than that of the second electrode and the semiconductor substrate, and the second electrode is formed of a work function of the first electrode and the semiconductor substrate. Form with larger metal.

本発明の半導体ソーラーセルでは、第1の極及び第2の電極が共に、半導体基板に該半導体基板に対して絶縁性が高く、かつ電流導通可能なパッシベーション薄膜を介して形成される。それぞれが電極/パッシベーション薄膜/半導体構造とした所謂ダブル構成により、光誘起キャリアの消滅が可及的に低減され、第1の電極、第2の電極にそれぞれ効率よく電子、ホールを流すことができる。   In the semiconductor solar cell of the present invention, both the first electrode and the second electrode are formed on the semiconductor substrate via a passivation thin film that is highly insulating with respect to the semiconductor substrate and can conduct current. The so-called double structure, each of which is an electrode / passivation thin film / semiconductor structure, reduces the disappearance of photoinduced carriers as much as possible, and allows electrons and holes to flow efficiently through the first electrode and the second electrode, respectively. .

導体ソーラーセルの製造方法は、半導体基板に該半導体基板に対して絶縁性が高く、かつトンネル効果による電流導通可能な水蒸気熱酸化膜からなるパッシベーション薄膜を形成する工程と、絶縁薄膜上に仕事関数が異なる第1の電極及び第2の電極を形成する工程とを有することを特徴とする。 Method of manufacturing a semi-conductor solar cell has high insulating properties with respect to the semiconductor substrate in a semiconductor substrate, and forming a passivation film made of tunneling current conductible by steam thermal oxide film, work on the insulating film Forming a first electrode and a second electrode having different functions.

第1の電極及び第2の電極を形成する工程では、第1の電極及び第2の電極を、半導体基板の一方の面側にのみ絶縁薄膜を介して共に形成することができる。 In the step of forming a first electrode and a second electrode, a first electrode and a second electrode, Ru can only be formed together via an insulating film on one surface side of the semiconductor substrate.

1の電極を仕事関数が第2の電極及び半導体基板の仕事関数より小さい金属で形成し、第2の電極を仕事関数が第1の電極及び半導体基板の仕事関数より大きい金属で形成する。 The first electrode is formed of a metal whose work function is lower than that of the second electrode and the semiconductor substrate, and the second electrode is formed of a metal whose work function is higher than that of the first electrode and the semiconductor substrate.

導体ソーラーセルの製造方法では、半導体基板に該半導体基板に対して絶縁性が高く、かつ電流導通可能なパッシベーション薄膜を形成するので、このパッシベーション薄膜による半導体界面のパッシベーション効果で、低欠陥密度の界面が形成される。また、この絶縁薄膜上に仕事関数の異なる第1の電極及び第2の電極を形成するので、それぞれが電極/パッシベーション薄膜/半導体構造とした所謂ダブル構造が形成される。 In the method of manufacturing semi-conductor solar cell, high insulating properties with respect to the semiconductor substrate in a semiconductor substrate, and because it forms a current conducting can passivation film, a passivation effect of the semiconductor surface by the passivation film, the low defect density An interface is formed. In addition, since the first electrode and the second electrode having different work functions are formed on the insulating thin film, a so-called double structure is formed, in which the electrode / passivation thin film / semiconductor structure is formed.

本発明に係る半導体ソーラーセルによれば、高光電力変換効率と低コスト化を可能にし、且つ実用可能にしたソーラーセルを提供することができる。   According to the semiconductor solar cell according to the present invention, it is possible to provide a solar cell that enables high optical power conversion efficiency and low cost and is practical.

本発明に係る半導体ソーラーセルの製造方法によれば、高光電力変換効率と低コスト化を可能にし、且つ実用可能にしたソーラーセルを製造することができる。   According to the method for manufacturing a semiconductor solar cell according to the present invention, it is possible to manufacture a solar cell that enables high optical power conversion efficiency and low cost and is practical.

本発明に係る半導体ソーラーセルの原理的構成を示す第1実施の形態の概略構成図である。It is a schematic block diagram of 1st Embodiment which shows the fundamental structure of the semiconductor solar cell which concerns on this invention. 本発明に係る半導体ソーラーセルの原理的構成を示す第1実施の形態の他の例の概略構成図である。It is a schematic block diagram of the other example of 1st Embodiment which shows the fundamental structure of the semiconductor solar cell which concerns on this invention. 本発明の説明に供する水蒸気熱処理により絶縁薄膜を形成したときの、光誘起少数キャリア(電子)のライフタイムを示すグラフである。It is a graph which shows the lifetime of a photo-induced minority carrier (electron) when an insulating thin film is formed by the steam heat processing provided for description of this invention. 本発明の説明に供する各種元素の仕事関数φexp(eV)と原子番号Zの関係を示すグラフである。It is a graph which shows the relationship between the work function (phi) exp (eV) of various elements and atomic number Z with which it uses for description of this invention. A,B 本発明に係る半導体ソーラーセルの第2実施の形態の概略断面図及び概略平面図である。A, B It is the schematic sectional drawing and schematic plan view of 2nd Embodiment of the semiconductor solar cell concerning this invention. A〜C 本発明に係る半導体ソーラーセルの第3実施の形態を示す概略構成及びその製造工程図である。AC is a schematic configuration showing a third embodiment of the semiconductor solar cell according to the present invention and its manufacturing process diagram. 第3実施の形態の動作説明図である。It is operation | movement explanatory drawing of 3rd Embodiment. A、B 本発明に係る半導体ソーラーセルの第4実施の形態を示す概略断面図及び概略底面図である。A, B It is the schematic sectional drawing and schematic bottom view which show 4th Embodiment of the semiconductor solar cell which concerns on this invention. A、B 第4実施の形態の第1及び第2の電極のパターンの例を示す平面図である。A, B It is a top view which shows the example of the pattern of the 1st and 2nd electrode of 4th Embodiment. 第4実施の形態の第1及び第2の電極のパターンの更に他の例を示す平面図である。It is a top view which shows other example of the pattern of the 1st and 2nd electrode of 4th Embodiment. A、B 本発明に係る半導体ソーラーセルの第5実施の形態を示す概略断面図及び概略底面図である。A, B It is the schematic sectional drawing and schematic bottom view which show 5th Embodiment of the semiconductor solar cell concerning this invention. 本発明に係る半導体ソーラーセルの第6実施の形態を示す概略構成図である。It is a schematic block diagram which shows 6th Embodiment of the semiconductor solar cell which concerns on this invention. ソーラーセル特性を測定ための本発明の半導体ソーラーセルの試料を示す概略構成図である。It is a schematic block diagram which shows the sample of the semiconductor solar cell of this invention for measuring a solar cell characteristic. 比較のためのソーラーセルの試料の概略構成図である。It is a schematic block diagram of the sample of the solar cell for a comparison. A、B 本発明に係る半導体ソーラーセル及び比較のソーラーセルのソーラーセル特性を示す絶対電流密度−電圧特性図である。A, B It is an absolute current density-voltage characteristic figure which shows the solar cell characteristic of the semiconductor solar cell which concerns on this invention, and a comparative solar cell. 本発明に係る半導体ソーラーセルの表面及び裏面から光照射したときの、ソーラーセル特性を示す絶対電流密度−電圧特性図であるIt is an absolute current density-voltage characteristic figure which shows a solar cell characteristic when light is irradiated from the surface and back surface of the semiconductor solar cell concerning the present invention. 本発明に係る半導体ソーラーセルの電極間の間隔、電極幅、半導体基板の板厚の設定に供するモデル図である。It is a model figure with which it uses for the setting of the space | interval between electrodes of the semiconductor solar cell concerning this invention, an electrode width, and the board | substrate thickness of a semiconductor substrate. 本発明に係る半導体ソーラーセルの第7実施の形態を示す概略構成図である。It is a schematic block diagram which shows 7th Embodiment of the semiconductor solar cell which concerns on this invention. 本発明に係る半導体ソーラーセルの第8実施の形態を示す概略構成図である。It is a schematic block diagram which shows 8th Embodiment of the semiconductor solar cell which concerns on this invention. 第7、第8実施の形態のパッシベーション薄膜に適用される高誘電率材の電子及びホールにたいするポテンシャル障壁を示す表図である。It is a table | surface figure which shows the potential barrier with respect to the electron and hole of a high dielectric constant material applied to the passivation thin film of 7th, 8th embodiment. A、B 本発明に係る半導体ソーラーセルの第9実施の形態を示す概略構成図、及び動作説明図である。A, B It is the schematic block diagram and operation | movement explanatory drawing which show 9th Embodiment of the semiconductor solar cell concerning this invention. 本発明に係る半導体ソーラーセルの第10実施の形態を示す概略構成図である。It is a schematic block diagram which shows 10th Embodiment of the semiconductor solar cell which concerns on this invention. MIS型構造において、半導体基板表面に電荷捕獲欠陥準位が少ない場合のバンド図である。In the MIS type structure, it is a band diagram when there are few charge trap defect levels on the surface of the semiconductor substrate. MIS型構造において、半導体基板表面に電荷捕獲欠陥準位が多い場合のバンド図である。In the MIS type structure, it is a band diagram when there are many charge trap defect levels on the surface of the semiconductor substrate. MIS型ソーラーセルの絶縁膜をパラメータとする電圧―電流密度特性図である。It is a voltage-current density characteristic figure which uses the insulating film of a MIS type solar cell as a parameter. 従来のMIS型ソーラーセルの概念図である。It is a conceptual diagram of the conventional MIS type solar cell. ソーラーセル特性を示す、ソーラーセルで発生する電圧Vと電流Iの相関関係曲線図である。It is a correlation curve figure of voltage V generated in a solar cell, and current I which shows a solar cell characteristic. 従来のpn接合型のソーラーセルの説明に供するバンド図である。It is a band figure with which it uses for description of the conventional pn junction type solar cell.

本発明に係る半導体ソーラーセルの実施の形態は、第1導電型、例えばp型あるいはn型の半導体基板に、この半導体基板に対して絶縁性が高く、かつ電流導通可能なパッシベーション薄膜を形成し、このパッシベーション薄膜上に仕事関数が異なる第1の電極及び第2の電極を形成して構成される。第1の電極としては、仕事関数が第2の電極及び半導体基板の仕事関数より小さい金属で形成される。第2の電極としては、仕事関数が第1の電極及び半導体基板の仕事関数より大きい金属で形成される。あるいは、第1の電極及び第2の電極は、仕事関数が異なる金属と透明導電膜との組み合わせで形成することもできる。   An embodiment of a semiconductor solar cell according to the present invention is to form a passivation thin film on a first conductivity type, for example, a p-type or n-type semiconductor substrate, which is highly insulative with respect to the semiconductor substrate and capable of current conduction. The first electrode and the second electrode having different work functions are formed on the passivation thin film. The first electrode is formed of a metal whose work function is smaller than that of the second electrode and the semiconductor substrate. The second electrode is formed of a metal having a work function larger than that of the first electrode and the semiconductor substrate. Alternatively, the first electrode and the second electrode can be formed of a combination of a metal having a different work function and a transparent conductive film.

第1の電極と第2の電極は、後に詳述するように、それぞれ半導体基板の一方の面と他方の面にパッシベーション薄膜を介して形成することができる。すなわち、半導体基板の光入射される一方の面上にパッシベーション薄膜を介して一方の電極となる第1の電極又は第2の電極が形成され、光入射されない他方の面上にパッシベーション薄膜を介して他方の電極となる第2の電極又は第1の電極が形成される。あるいは、後に詳述するように、第1の電極と第2の電極は、半導体基板の光入射されない他方の面に、パシッベーション薄膜を介して互いに離間するように、共存して形成される。このとき、半導体基板の光入射される一方の面には光透過性の絶縁膜、いわゆる透明絶縁膜が形成される。   As described in detail later, the first electrode and the second electrode can be formed on one surface and the other surface of the semiconductor substrate via a passivation thin film, respectively. That is, the first electrode or the second electrode, which becomes one electrode, is formed on one surface of the semiconductor substrate where light is incident via a passivation thin film, and the other surface where light is not incident is formed via the passivation thin film. A second electrode or a first electrode to be the other electrode is formed. Alternatively, as will be described in detail later, the first electrode and the second electrode are formed on the other surface of the semiconductor substrate where no light is incident so as to be separated from each other via a passivation thin film. At this time, a light-transmissive insulating film, that is, a so-called transparent insulating film is formed on one surface of the semiconductor substrate on which light is incident.

半導体基板としては、単結晶シリコン基板、多結晶シリコン基板、化合物半導体基板、その他の半導体基板を用いることができる。   As the semiconductor substrate, a single crystal silicon substrate, a polycrystalline silicon substrate, a compound semiconductor substrate, or another semiconductor substrate can be used.

半導体基板に対してより絶縁性が高くてかつ電流導通可能なパッシベーション薄膜としては、トンネル効果による電流導通可能な絶縁薄膜、あるいは真性非晶質半導体膜を用いることができる。さらに後述で明らかになるが、パッシベーション薄膜として、電子が導通する側のパッシベーション薄膜に電子に対してポテンシャル障壁が小さい絶縁膜を用い、ホールが導通する側のパッシベーション薄膜にホールに対してポテンシャル障壁が小さい絶縁膜を用いることができる。   As the passivation thin film having higher insulation with respect to the semiconductor substrate and capable of conducting current, an insulating thin film capable of conducting current by the tunnel effect or an intrinsic amorphous semiconductor film can be used. Further, as will be clarified later, as the passivation thin film, an insulating film having a small potential barrier against electrons is used for the passivation thin film on the side where electrons are conducted, and a potential barrier against holes is provided on the passivation thin film on the side where holes are conducted. A small insulating film can be used.

本実施の形態に係るパッシベーション薄膜は、半導体基板に対して絶縁性が高い膜、いわゆる絶縁体的特徴を有する膜である。この絶縁性ないし絶縁体の定義について説明する。異種金属間の仕事関数差を利用してシリコン等の半導体に内蔵電位を生じさせるためには、金属と半導体の仕事関数差により半導体内の電荷が移動し、それによって金属に近い半導体表面層が帯電し、電位変化が生じなければならない。例えばアルミニウムの近くの半導体表面は電子がより多く集まり負に帯電しており、それに伴う内蔵電位が形成されている。半導体と金属間に存在する薄膜は、半導体表面のパッシベーションを司る。このとき、半導体と金属間に存在する薄膜内に可動電荷(キャリア)が存在しないか、少ないことが必要である。   The passivation thin film according to the present embodiment is a film having high insulating properties with respect to a semiconductor substrate, that is, a film having so-called insulator characteristics. The definition of this insulating property or insulator will be described. In order to generate a built-in potential in a semiconductor such as silicon by utilizing the work function difference between different metals, the charge in the semiconductor moves due to the work function difference between the metal and the semiconductor, and thereby a semiconductor surface layer close to the metal is formed. It must be charged and a potential change must occur. For example, a semiconductor surface near aluminum has more electrons and is negatively charged, and a built-in potential associated therewith is formed. The thin film existing between the semiconductor and the metal governs the passivation of the semiconductor surface. At this time, it is necessary that the mobile charge (carrier) does not exist or is small in the thin film existing between the semiconductor and the metal.

半導体と金属間に存在する薄膜内に可動電荷(キャリア)が多くあると、金属の仕事関数差をバランスすべく薄膜内の可動電荷(キャリア)が動いてしまい、半導体内に大きな内蔵電位を生じせしめることができない。従って、半導体と金属間の薄膜内に存在する可動電荷(キャリア)数は、半導体内のキャリア体積濃度の10分の1以下が望ましい。これは半導体から見て、薄膜すなわち上記のパッシベーション薄膜が、絶縁性の高い膜である、つまり絶縁体的特徴を有することを意味する。換言すると、この薄膜すなわち上記のパッシベーション薄膜は、半導体よりもバンドギャップの大きい薄膜である必要がある。   If there are many mobile charges (carriers) in the thin film between the semiconductor and the metal, the mobile charges (carriers) in the thin film move to balance the work function difference of the metal, creating a large built-in potential in the semiconductor. I can't let you. Therefore, the number of movable charges (carriers) existing in the thin film between the semiconductor and the metal is desirably 1/10 or less of the carrier volume concentration in the semiconductor. This means that when viewed from the semiconductor, the thin film, that is, the above-described passivation thin film is a highly insulating film, that is, has insulating characteristics. In other words, this thin film, that is, the above-described passivation thin film, needs to be a thin film having a larger band gap than the semiconductor.

例えば半導体として結晶シリコンを用いた場合、結晶シリコンのバンドギャップは1.12eVである。ここで、結晶シリコンは、単結晶シリコン、あるいは多結晶シリコンである。10分の1以下のキャリア濃度の条件は、常温の場合、バンドギャップが1.18eV以上あれば実現できる。従って、半導体と金属間に存在する薄膜のバンドギャップは、半導体より0.006eV以上大きければ良い。シリコンの場合は、バンドギャップ1.18以上の薄膜を用いれば良い。バンドギャップ1.18以上の薄膜としては、絶縁膜、非晶質シリコン等が挙げられる。SiO2膜は10eVのバンドギャップを持ち、非常に優秀な絶縁体であり、本発明の絶縁性薄膜としてのパッシベーション薄膜に用いて好適である。また、非晶質シリコンは1.7〜2.0eVのバンドギャップを持ち、本発明の絶縁性薄膜としてのパッシベーション薄膜に用いることができる。   For example, when crystalline silicon is used as a semiconductor, the band gap of crystalline silicon is 1.12 eV. Here, the crystalline silicon is single crystal silicon or polycrystalline silicon. The carrier concentration condition of 1/10 or less can be realized if the band gap is 1.18 eV or more at room temperature. Therefore, the band gap of the thin film existing between the semiconductor and the metal may be larger than the semiconductor by 0.006 eV. In the case of silicon, a thin film having a band gap of 1.18 or more may be used. Examples of the thin film having a band gap of 1.18 or more include an insulating film and amorphous silicon. The SiO 2 film has a band gap of 10 eV and is a very excellent insulator, and is suitable for use as a passivation thin film as the insulating thin film of the present invention. Amorphous silicon has a band gap of 1.7 to 2.0 eV and can be used for a passivation thin film as an insulating thin film of the present invention.

本実施の形態では、半導体基板の電極を形成する側の面を覆うパッシベーション薄膜として例えば絶縁薄膜を用いた場合、絶縁薄膜としては、電荷捕獲欠陥準位密度が可及的に少ない良質の絶縁薄膜を形成しなければならない。このため、本実施の形態では、半導体基板がシリコン基板の場合、低温で良質のシリコン酸化(SiO2)膜/シリコン(Si)界面を得る手法として、好ましくは絶縁薄膜として水蒸気熱処理によるシリコン酸化薄膜を用いる。この水蒸気熱処理法は、文献1で知られている。また、半導体基板がシリコン基板の場合、良質のシリコン酸化(SiO2)膜は、1000℃でシリコン基板を加熱酸化する熱酸化手法により実現することができる。   In the present embodiment, for example, when an insulating thin film is used as a passivation thin film that covers the surface on the side of forming an electrode of the semiconductor substrate, the insulating thin film is a high-quality insulating thin film having a charge trap defect level density as low as possible. Must be formed. For this reason, in this embodiment, when the semiconductor substrate is a silicon substrate, a silicon oxide thin film formed by steam heat treatment is preferably used as an insulating thin film as a method for obtaining a high-quality silicon oxide (SiO 2) film / silicon (Si) interface at a low temperature. Use. This steam heat treatment method is known from Document 1. When the semiconductor substrate is a silicon substrate, a high-quality silicon oxide (SiO 2) film can be realized by a thermal oxidation method in which the silicon substrate is heated and oxidized at 1000 ° C.

文献1:T. Sameshima and M. Satoh“Improvement of SiO2 Properties by Heating Treatment in High Pressure H2O Vapor“, Jpn. J. Appl. Phys. 36 (1997) L687-L689   Reference 1: T. Sameshima and M. Satoh “Improvement of SiO2 Properties by Heating Treatment in High Pressure H2O Vapor”, Jpn. J. Appl. Phys. 36 (1997) L687-L689

図3に、p型シリコン表面に水蒸気熱処理で絶縁薄膜となるシリコン酸化薄膜を形成した場合の少数キャリアライフタイムを、水蒸気熱処理前のシリコン表面を洗浄した直後のシリコン酸化膜が無い状態での少数キャリアライフタイムと比較して示す。図3の横軸のAは水蒸気熱処理前のシリコン表面洗浄直後の試料、Bは水蒸気熱処理によりシリコン酸化薄膜形成した後の試料を示す。   FIG. 3 shows the minority carrier lifetime when a silicon oxide thin film that becomes an insulating thin film is formed on the p-type silicon surface by steam heat treatment, and shows the minority in the absence of the silicon oxide film immediately after cleaning the silicon surface before the steam heat treatment. Shown in comparison with career lifetime. A of the horizontal axis in FIG. 3 shows a sample immediately after cleaning the silicon surface before the steam heat treatment, and B shows a sample after the silicon oxide thin film is formed by the steam heat treatment.

図3は、p型シリコン表面を260℃、1.3×10Paの水蒸気熱処理により酸化処理を施したときの、光誘起電子キャリアのライフタイムの測定値である。水蒸気熱処理により、p型シリコン表面に膜厚1.5nmのシリコン酸化薄膜が形成され、光誘起電子キャリアのライフタイムは水蒸気熱処理前の20μs(同図の点a参照)から700μs(同図の点b参照)に大幅に増大している。 FIG. 3 shows measured values of the lifetime of photoinduced electron carriers when the p-type silicon surface is oxidized by steam heat treatment at 260 ° C. and 1.3 × 10 6 Pa. A silicon oxide thin film having a thickness of 1.5 nm is formed on the p-type silicon surface by the steam heat treatment, and the lifetime of the photo-induced electron carrier is changed from 20 μs (see point a in the figure) to 700 μs (point in the figure) before the steam heat treatment. b)).

水蒸気熱処理を用いれば、低温プロセスにおいてもSiO/Si界面のキャリアの再結合密度を大幅に低減することができ、少数キャリアライフタイムが増大する。本実施の形態では、この実証に基づいて、MIS構造における半導体基板と電極との間の絶縁薄膜に水蒸気熱酸化処理による絶縁薄膜を用い、より好ましいMIS型ソーラーセルの構成を可能にしている。なお、本実施の形態におけるMIS構造は、金属(電極)/絶縁薄膜/半導体構造、透明導電膜(電極)/絶縁薄膜/半導体構造を含む。 If steam heat treatment is used, the carrier recombination density at the SiO 2 / Si interface can be significantly reduced even in a low-temperature process, and the minority carrier lifetime is increased. In this embodiment, based on this demonstration, an insulating thin film formed by steam thermal oxidation is used as the insulating thin film between the semiconductor substrate and the electrode in the MIS structure, thereby enabling a more preferable MIS type solar cell configuration. The MIS structure in this embodiment includes a metal (electrode) / insulating thin film / semiconductor structure and a transparent conductive film (electrode) / insulating thin film / semiconductor structure.

図4に、各種元素の仕事関数φexp(eV)と原子番号Zの関係を示す。元素に応じて仕事関数は、2eVから6eVにわたって分布している。 FIG. 4 shows the relationship between the work function φ exp (eV) of various elements and the atomic number Z. Depending on the element, the work function is distributed from 2 eV to 6 eV.

仕事関数は真空エネルギー準位とフェルミレベルとのエネルギー差で与えられるので、半導体は不純物ドーピングによって仕事関数を変えることができる。例えば、シリコンでは、4.05eV〜5.17eVの間で変化することができる。n型ドーピングを施すとフェルミレベルは伝導帯に近づき仕事関数は小さくなり、4.05eVに近くなる。ドーピング量を大きくすればフェルミレベルはさらに伝導帯に近づくので、仕事関数はさらに小さくなる。これに対し、p型ドーピングを施すとフェルミレベルは価電子帯に近づき仕事関数は大きくなり、5.17eVに近づく。よって、仕事関数の小さい金属と仕事関数の大きいp型半導体を選択すれば、半導体のバンド曲がりを誘発することができ、MIS界面がn型に転じる。逆に、仕事関数の大きい金属と仕事関数の小さいn型半導体を選択すれば、半導体のバンド曲がりを誘発できMIS界面がp型に転ずる。   Since the work function is given by the energy difference between the vacuum energy level and the Fermi level, the semiconductor can change the work function by impurity doping. For example, for silicon, it can vary between 4.05 eV and 5.17 eV. When n-type doping is applied, the Fermi level approaches the conduction band, and the work function becomes small, which is close to 4.05 eV. If the doping amount is increased, the Fermi level further approaches the conduction band, so the work function is further decreased. On the other hand, when p-type doping is performed, the Fermi level approaches the valence band and the work function increases and approaches 5.17 eV. Therefore, if a metal with a low work function and a p-type semiconductor with a high work function are selected, the band bending of the semiconductor can be induced, and the MIS interface turns to n-type. Conversely, if a metal having a high work function and an n-type semiconductor having a low work function are selected, the band bending of the semiconductor can be induced, and the MIS interface turns to p-type.

ソーラーセルは、電流を取り出す素子であるから2つの電極構造を要する。そして、本実施の形態は、前述したように、少なくとも2種類の仕事関数の異なる電極を用いてソーラーセルを構成することを特徴とする。さらに、本実施の形態は、薄い良質の絶縁膜を用いたMIS構造を構成することで、電極の仕事関数差を効率よく半導体の内蔵電位形成に用いることを特徴とする。薄い良質の絶縁膜の形成には、前述した水蒸気熱酸化処理法がより好ましいが、その他、シリコンの場合、前述した熱酸化法やプラズマCVD法あるいはスパッタ法を用いても、良質のシリコン酸化膜を形成することができる。   Since the solar cell is an element for taking out an electric current, it requires two electrode structures. As described above, the present embodiment is characterized in that the solar cell is configured by using at least two types of electrodes having different work functions. Furthermore, this embodiment is characterized in that a work function difference of an electrode is efficiently used for forming a built-in potential of a semiconductor by forming a MIS structure using a thin high-quality insulating film. For the formation of a thin high-quality insulating film, the above-described steam thermal oxidation method is more preferable. However, in the case of silicon, a high-quality silicon oxide film can be used even if the above-described thermal oxidation method, plasma CVD method or sputtering method is used. Can be formed.

次に、図面を参照して本発明のソーラーセル及びその製造方法の実施の形態について説明する。   Next, embodiments of the solar cell and the manufacturing method thereof according to the present invention will be described with reference to the drawings.

[第1実施の形態]
図1に、本発明に係る半導体ソーラーセルの第1実施の形態、すなわち原理的構成例を示す。本実施の形態では、パッシベーション薄膜として良質の絶縁薄膜を用いる。本実施の形態に係る半導体ソーラーセル1は、第1導電型の半導体基板2の一方の面(表面)上に良質の絶縁薄膜3を介して仕事関数の小さい金属を用いた第1の電極4を形成し、半導体基板2の他方の面(裏面)上に良質の絶縁薄膜5を介して仕事関数の大きい金属を用いた第2の電極6を形成して構成される。例えば、p型のシリコン半導体基板2を用い、このシリコン半導体基板2の一方の面上に前述した良質のシリコン酸化膜による絶縁薄膜3を介して仕事関数の小さい金属、例えばアルミニウム(Al)あるいはハフニウム(Hf)あるいはタンタル(Ta)あるいはインジウム(In)あるいはジルコニウム(Zr)を用いた第1の電極4が形成される。また、シリコン半導体基板2の一方の面とは反対側の他方の面上に良質のシリコン酸化膜による絶縁薄膜5を介して仕事関数の大きい金属、例えば金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)を用いた第2の電極6が形成される。絶縁薄膜3、5としては、光誘起キャリア再結合欠陥密度の小さい良質の絶縁薄膜を用いる。水蒸気熱処理法で形成したシリコン酸化薄膜を用いることが好ましい。さらに熱酸化法やプラズマCVD法あるいはスパッタ法を用いても、良質のシリコン酸化薄膜を形成することができる。シリコン酸化薄膜は、トンネル電流が流れる膜厚とし、0.5nm〜2.0nm程度が好適な膜厚である。本実施の形態では、いわゆるダブルMIS構造の形となる。
[First Embodiment]
FIG. 1 shows a first embodiment of a semiconductor solar cell according to the present invention, that is, a principle configuration example. In this embodiment, a high-quality insulating thin film is used as the passivation thin film. The semiconductor solar cell 1 according to the present embodiment includes a first electrode 4 using a metal having a small work function on one surface (front surface) of a first conductivity type semiconductor substrate 2 via a high-quality insulating thin film 3. And a second electrode 6 using a metal having a high work function is formed on the other surface (back surface) of the semiconductor substrate 2 via a high-quality insulating thin film 5. For example, a p-type silicon semiconductor substrate 2 is used, and a metal having a low work function, such as aluminum (Al) or hafnium, is formed on one surface of the silicon semiconductor substrate 2 via the insulating thin film 3 of the above-described high-quality silicon oxide film. The first electrode 4 using (Hf), tantalum (Ta), indium (In), or zirconium (Zr) is formed. Further, a metal having a high work function, such as gold (Au), nickel (Ni), or platinum, is provided on the other surface opposite to the one surface of the silicon semiconductor substrate 2 through an insulating thin film 5 of a high-quality silicon oxide film. A second electrode 6 using (Pt) or palladium (Pd) is formed. As the insulating thin films 3 and 5, a high-quality insulating thin film having a low density of photoinduced carrier recombination defects is used. It is preferable to use a silicon oxide thin film formed by a steam heat treatment method. Further, a high-quality silicon oxide thin film can be formed by using a thermal oxidation method, a plasma CVD method, or a sputtering method. The silicon oxide thin film has a thickness through which a tunnel current flows, and a thickness of about 0.5 nm to 2.0 nm is preferable. In the present embodiment, a so-called double MIS structure is formed.

一方のアルミニウム(Al)あるいはハフニウム(Hf)あるいはタンタル(Ta)あるいはインジウム(In)あるいはジルコニウム(Zr)による第1の電極4側の半導体面は、バンド曲がりが誘発され、MIS界面がn型に転じる。他方の金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)による第2の電極6側の半導体面は、逆向きのバンド曲がりが誘発され、MIS界面がより強いp型に転じる。   On the other hand, band bending is induced on the semiconductor surface on the first electrode 4 side by aluminum (Al), hafnium (Hf), tantalum (Ta), indium (In), or zirconium (Zr), and the MIS interface becomes n-type. Turn. On the other side of the semiconductor surface on the second electrode 6 side by gold (Au), nickel (Ni), platinum (Pt) or palladium (Pd), reverse band bending is induced, and the MIS interface has a stronger p-type. Turn.

半導体基板2に光hνが照射されると、光照射により発生したキャリアのうちの少数キャリアである電子eは、バンド曲がりにより形成された内蔵電位に沿って第1の電極4側に移動し、シリコン酸化膜による絶縁薄膜3を通じて第1の電極4に流れ込む。光照射により発生したキャリアのうちの多数キャリアであるホールhは、逆に第2の電極6側に移動し、シリコン酸化膜による絶縁薄膜5を通じて第2の電極6に流れ込む。   When the semiconductor substrate 2 is irradiated with the light hν, the electrons e, which are minority carriers among the carriers generated by the light irradiation, move to the first electrode 4 side along the built-in potential formed by the band bending, It flows into the first electrode 4 through the insulating thin film 3 made of a silicon oxide film. The hole h, which is a majority carrier among the carriers generated by the light irradiation, moves to the second electrode 6 side and flows into the second electrode 6 through the insulating thin film 5 made of a silicon oxide film.

光照射は、第1の電極4が形成された側からの光照射、あるいは第2の電極6が形成された側からの光照射のいずれでも可能であるが、電極となる金属と半導体との仕事関数差が大きい側から光照射することが好ましい。なぜならば、仕事関数差が小さい側から光照射した場合、発生したキャリアのうち少数キャリアが内蔵電位に沿って移動する距離が長くなるので、移動途中で少数キャリアの消滅する確率が高くなる。このため、少数キャリアの移動距離が短くなる、仕事関数差が大きい側から光照射するのが良い。図1の構成では、第1の電極4が形成されている側から光(hν)を照射している。   Light irradiation can be performed either by light irradiation from the side on which the first electrode 4 is formed or light irradiation from the side on which the second electrode 6 is formed. It is preferable to irradiate light from the side where the work function difference is large. This is because, when light irradiation is performed from the side where the work function difference is small, the distance that minority carriers move along the built-in potential among the generated carriers becomes longer, so the probability that minority carriers disappear during the movement becomes higher. For this reason, it is preferable to irradiate light from the side where the movement distance of minority carriers becomes short and the work function difference is large. In the configuration of FIG. 1, light (hν) is irradiated from the side on which the first electrode 4 is formed.

また、図2には半導体基板としてn型を用いた本発明に係るソーラーセルの原理的構成例(他の例)を示す。本実施の形態に係るソーラーセル8は、前述のソーラーセル1と同様に、第1導電型の半導体基板2の一方の面(表面)上に良質の絶縁薄膜3を介して仕事関数の小さい金属を用いた第1の電極4を形成し、半導体基板2の他方の面(裏面)上に良質の絶縁薄膜5を介して仕事関数の大きい金属を用いた第2の電極6を形成して構成される。本例ではn型のシリコン半導体基板2を用いる。このシリコン半導体基板2の一方の面上に前述した良質のシリコン酸化膜による絶縁薄膜3を介して仕事関数の小さい金属、例えばアルミニウム(Al)あるいはハフニウム(Hf)あるいはタンタル(Ta)あるいはインジウム(In)あるいはジルコニウム(Zr)を用いた第1の電極4が形成される。また、シリコン半導体基板2の一方の面とは反対側の他方の面上に良質のシリコン酸化膜による絶縁薄膜5を介して仕事関数の大きい金属、例えば金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)を用いた第2の電極6が形成される。絶縁薄膜3、5としては、光誘起キャリア再結合欠陥密度の小さい良質の絶縁薄膜を用いる。ここでも水蒸気熱CVD法あるいはスパッタ法を用いても、良質のシリコン酸化膜を形成することができる。シリコン酸化薄膜は、トンネル電流が流れる膜厚とし、0.5nm〜2.0nm程度が好適な膜厚である。   FIG. 2 shows a principle configuration example (another example) of a solar cell according to the present invention using an n-type semiconductor substrate. The solar cell 8 according to the present embodiment is a metal having a small work function on one surface (front surface) of the first conductivity type semiconductor substrate 2 via a high-quality insulating thin film 3 in the same manner as the solar cell 1 described above. The first electrode 4 is formed using a metal, and the second electrode 6 using a metal having a high work function is formed on the other surface (back surface) of the semiconductor substrate 2 via a high-quality insulating thin film 5. Is done. In this example, an n-type silicon semiconductor substrate 2 is used. A metal having a small work function, such as aluminum (Al), hafnium (Hf), tantalum (Ta), or indium (In) is formed on one surface of the silicon semiconductor substrate 2 through the insulating thin film 3 of the above-described high-quality silicon oxide film. ) Or the first electrode 4 using zirconium (Zr). Further, a metal having a high work function, such as gold (Au), nickel (Ni), or platinum, is provided on the other surface opposite to the one surface of the silicon semiconductor substrate 2 through an insulating thin film 5 of a high-quality silicon oxide film. A second electrode 6 using (Pt) or palladium (Pd) is formed. As the insulating thin films 3 and 5, a high-quality insulating thin film having a low density of photoinduced carrier recombination defects is used. Also in this case, a high-quality silicon oxide film can be formed by using a steam thermal CVD method or a sputtering method. The silicon oxide thin film has a thickness through which a tunnel current flows, and a thickness of about 0.5 nm to 2.0 nm is preferable.

金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)を用いた第2の電極6側の半導体面は、バンド曲がりが誘発され、MIS界面がp型に転じる。他方のアルミニウム(Al)あるいはハフニウム(Hf)あるいはタンタル(Ta)あるいはインジウム(In)あるいはジルコニウム(Zr)を用いた第1の電極4側の半導体面は、逆向きのバンド曲がりが誘発され、MIS界面がより強いn型に転じる。   Band bending is induced on the semiconductor surface on the second electrode 6 side using gold (Au), nickel (Ni), platinum (Pt), or palladium (Pd), and the MIS interface turns to p-type. On the other hand, the semiconductor surface on the first electrode 4 side using aluminum (Al), hafnium (Hf), tantalum (Ta), indium (In), or zirconium (Zr) induces reverse band bending, and MIS. The interface turns into a stronger n-type.

半導体基板2に光hνが照射されると、光照射により発生したキャリアのうちの少数キャリアである電子eは、バンド曲がりにより形成された内蔵電位に沿って第1の電極4側に移動し、シリコン酸化による絶縁薄膜5を通じて第1の金属電極4に流れ込む。光照射により発生したキャリアのうちの多数キャリアであるホールhは、逆に第2の電極6側に移動し、シリコン酸化膜による絶縁薄膜3を通じて第2の金属電極6に流れ込む。段落[0041]で述べたように、n型半導体を用いた場合は光照射は、第2の電極6が形成された側からの照射が好ましい。少数キャリアのホールhは速やかに第2の電極6側に移動して光誘起電流に寄与する。   When the semiconductor substrate 2 is irradiated with the light hν, the electrons e, which are minority carriers among the carriers generated by the light irradiation, move to the first electrode 4 side along the built-in potential formed by the band bending, It flows into the first metal electrode 4 through the insulating thin film 5 formed by silicon oxide. The hole h, which is a majority carrier among the carriers generated by light irradiation, moves to the second electrode 6 side and flows into the second metal electrode 6 through the insulating thin film 3 made of a silicon oxide film. As described in paragraph [0041], when an n-type semiconductor is used, light irradiation is preferably performed from the side on which the second electrode 6 is formed. The minority carrier hole h quickly moves to the second electrode 6 side and contributes to the photoinduced current.

このようにして、異種金属による第1、第2の電極4、6と、絶縁薄膜3、5と、半導体基板2のダブルMIS構造を利用したソーラーセル1が実現する。   In this way, the solar cell 1 using the double MIS structure of the first and second electrodes 4 and 6, the insulating thin films 3 and 5, and the semiconductor substrate 2 made of different metals is realized.

第1実施の形態に係る半導体ソーラーセル1によれば、良質の絶縁薄膜3、5、好ましくは水蒸気熱処理による酸化膜を用いることにより、光誘起されたキャリアのうち少数キャリアのライフタイムが大幅に増大する。また良質の絶縁薄膜3、5による半導体界面のパシベーション効果により低欠陥密度の界面が形成され、電極の仕事関数差による半導体のバンド曲がりが効率的に誘発され大きな内蔵電位を形成することができる。これは、ソーラーセルの大きい開放電圧(Voc)をもたらす。   According to the semiconductor solar cell 1 according to the first embodiment, the use of the high-quality insulating thin films 3 and 5, preferably the oxide film formed by steam heat treatment, greatly increases the lifetime of minority carriers among the photo-induced carriers. Increase. Further, a low defect density interface is formed by the passivation effect of the semiconductor interface by the high-quality insulating thin films 3 and 5, and the semiconductor band bending due to the work function difference of the electrode is efficiently induced, and a large built-in potential can be formed. This results in a large open circuit voltage (Voc) of the solar cell.

ダブルMIS構造であるので、光誘起キャリアの消滅が可及的に低減し、両電極4、6にそれぞれ効率よく電子及びホールを流すことができる。また、MIS構造であるため、pn接合を作るための不純物ドーピング工程が不要となり、製造工程が簡素化される。従って、光電力変換効率が高く、低コスト化を可能し、且つ実用可能なMIS型ソーラーセルを提供することができる。   Since it has a double MIS structure, the disappearance of photo-induced carriers is reduced as much as possible, and electrons and holes can flow efficiently through both electrodes 4 and 6, respectively. In addition, since the MIS structure is used, an impurity doping process for forming a pn junction is not necessary, and the manufacturing process is simplified. Accordingly, it is possible to provide a MIS type solar cell that has high optical power conversion efficiency, can be reduced in cost, and is practical.

以上は原理的な実施の形態について説明したが、金属の電極は光を透過しないので半導体基板に光を入射するための工夫が必要である。以下に、半導体基板に効率よく光を入射できるようにした実施の形態について説明する。   The principle embodiment has been described above. However, since the metal electrode does not transmit light, a device for making light incident on the semiconductor substrate is necessary. Hereinafter, an embodiment in which light can be efficiently incident on a semiconductor substrate will be described.

[第2実施の形態]
図5に、本発明に係る半導体ソーラーセルの第2実施の形態を示す。図5Aは断面図、図5Bは平面図である。第2実施の形態に係る半導体ソーラーセル11は、第1導電型の半導体基板2、本例ではp型のシリコン半導体基板が用いられる。半導体ソーラーセル11は、この半導体基板2の一方の面(表面)及び他方の面(裏面)上に良質の絶縁薄膜3、5を形成し、一方の面側の絶縁薄膜3上に第1の電極4を形成し、他方の面側の絶縁薄膜5上に第2の電極6を形成して構成される。半導体基板2の一方の面側が光hνの照射側となる。絶縁薄膜3、5は、水蒸気熱処理によるシリコン酸化薄膜で形成するのが好ましい。このシリコン酸化薄膜の膜厚は、前述と同様に、トンネル電流が流れる厚さとなる0.5nm〜2nm程度が好適である。この水蒸気熱処理を施すことにより、良質の絶縁薄膜/半導体界面が形成される。
[Second Embodiment]
FIG. 5 shows a second embodiment of the semiconductor solar cell according to the present invention. 5A is a cross-sectional view, and FIG. 5B is a plan view. The semiconductor solar cell 11 according to the second embodiment uses the first conductive type semiconductor substrate 2, which is a p-type silicon semiconductor substrate in this example. The semiconductor solar cell 11 is formed with high-quality insulating thin films 3 and 5 on one surface (front surface) and the other surface (back surface) of the semiconductor substrate 2, and the first surface on the insulating thin film 3 on one surface side. The electrode 4 is formed, and the second electrode 6 is formed on the insulating thin film 5 on the other surface side. One surface side of the semiconductor substrate 2 is an irradiation side of the light hν. The insulating thin films 3 and 5 are preferably formed of silicon oxide thin films formed by steam heat treatment. The film thickness of this silicon oxide thin film is preferably about 0.5 nm to 2 nm, which is the thickness through which the tunnel current flows, as described above. By performing this steam heat treatment, a high-quality insulating thin film / semiconductor interface is formed.

光入射される一方の面側の第1の電極4は、一方向に向かって所要の間隔を置いて複数のストライプ状の電極部4Aを配列して形成される。隣り合う電極部4A間の間隔d1は、光誘起された少数キャリアの拡散距離以下に選定される。例えば、p型シリコン半導体基板を用いた場合、電子少数キャリアのライフタイムが700μsのとき、電子少数キャリアの拡散距離は約1300μmとなる。従って、電極部4A間の間隔d1を、1300μmより十分小さくすることにより、光誘起少数キャリアを効率よく第1の電極4に注入させることができる。   The first electrode 4 on one side where light is incident is formed by arranging a plurality of stripe-shaped electrode portions 4A at a predetermined interval in one direction. The distance d1 between the adjacent electrode portions 4A is selected to be equal to or less than the diffusion distance of the light-induced minority carriers. For example, when a p-type silicon semiconductor substrate is used, when the lifetime of electron minority carriers is 700 μs, the diffusion distance of electron minority carriers is about 1300 μm. Therefore, the light-induced minority carriers can be efficiently injected into the first electrode 4 by making the distance d1 between the electrode portions 4A sufficiently smaller than 1300 μm.

第1の電極4は、半導体基板2及び第2の電極6の仕事関数より小さい仕事関数の金属、例えばアルミニウム(Al)あるいはハフニウム(Hf)あるいはタンタル(Ta)あるいはインジウム(In)あるいはジルコニウム(Zr)等の金属で形成される。これら複数の電極部4Aは、互いに電気的接続される。本例では、第1の電極4が複数のストライプ状の電極部4Aを有し、一端で電極部4A同士が連結された櫛歯状に形成される。なお、第1の電極4は、複数のストライプ状の電極部4Aを、端部以外のストライプ方向の中間部で連結するような形状とすることもできる。   The first electrode 4 is made of a metal having a work function smaller than that of the semiconductor substrate 2 and the second electrode 6, such as aluminum (Al), hafnium (Hf), tantalum (Ta), indium (In), or zirconium (Zr). ) Or the like. The plurality of electrode portions 4A are electrically connected to each other. In this example, the first electrode 4 has a plurality of striped electrode portions 4A, and is formed in a comb-like shape in which the electrode portions 4A are connected to each other at one end. Note that the first electrode 4 can also have a shape in which a plurality of stripe-shaped electrode portions 4A are connected at an intermediate portion in the stripe direction other than the end portions.

光hνが入射されない他方の面側の第2の電極6は、絶縁薄膜5上の全面一様に形成される。第2の電極6は、半導体基板2及び第1の電極3の仕事関数より大きい仕事関数の金属、例えば金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)等の金属で形成される。   The second electrode 6 on the other surface side where the light hν is not incident is formed uniformly on the entire surface of the insulating thin film 5. The second electrode 6 is a metal having a work function higher than that of the semiconductor substrate 2 and the first electrode 3, such as gold (Au), nickel (Ni), platinum (Pt), or palladium (Pd). It is formed.

第2実施の形態では、光hνが隣り合う電極部4Aの間を透過して半導体基板2内に入射される。光hνは半導体基板2に吸収され、光誘起キャリアを発生する。このとき、電極部4Aが形成されない領域で光誘起した少数キャリア(電子)は、拡散により、電極部4A上部に到達し、電極部4Aと半導体との仕事関数差で形成された内蔵電位に従って絶縁薄膜3を通じて第1の電極4に流れる。多数キャリア(ホール)は、第2の電極6との仕事関数差で形成された内蔵電位に沿って移動し、絶縁薄膜5を通じて第2の電極6に流れる。このように、電子は仕事関数の小さい第1の電極4へ流れ、ホールは仕事関数の大きい第2の電極6へ流れ、ソーラーセルが駆動する。   In the second embodiment, the light hν passes between the adjacent electrode portions 4A and enters the semiconductor substrate 2. The light hν is absorbed by the semiconductor substrate 2 and generates photoinduced carriers. At this time, minority carriers (electrons) photoinduced in the region where the electrode portion 4A is not formed reach the upper portion of the electrode portion 4A by diffusion and are insulated according to the built-in potential formed by the work function difference between the electrode portion 4A and the semiconductor. It flows to the first electrode 4 through the thin film 3. The majority carriers (holes) move along the built-in potential formed by the work function difference from the second electrode 6, and flow to the second electrode 6 through the insulating thin film 5. Thus, electrons flow to the first electrode 4 having a low work function, holes flow to the second electrode 6 having a high work function, and the solar cell is driven.

第2実施の形態の半導体ソーラーセル11の製造方法を説明する。先ず、半導体基板2の両面、すなわち一方の面(表面)及び他方の面(裏面)上に、それぞれトンネル電流が流れる膜厚を有する良質の絶縁薄膜3、5を成膜し、半導体基板面のパシベーションを施す。絶縁薄膜3、5は、水蒸気熱処理によるシリコン酸化薄膜で形成するのが好ましい。シリコン酸化薄膜の膜厚は前述と同様に、0.5nm〜2nm程度が好適である。この水蒸気熱処理を施すことにより、良質の絶縁薄膜/半導体界面が形成される。   The manufacturing method of the semiconductor solar cell 11 of 2nd Embodiment is demonstrated. First, high-quality insulating thin films 3 and 5 having film thicknesses through which a tunnel current flows are formed on both surfaces of the semiconductor substrate 2, that is, one surface (front surface) and the other surface (back surface). Passivate. The insulating thin films 3 and 5 are preferably formed of silicon oxide thin films formed by steam heat treatment. The thickness of the silicon oxide thin film is preferably about 0.5 nm to 2 nm as described above. By performing this steam heat treatment, a high-quality insulating thin film / semiconductor interface is formed.

次に、半導体基板2の光入射される一方の面の絶縁薄膜3上の全面に第1の電極を形成するための第1の金属膜を成膜する。この第1の金属膜を例えば選択エッチングによりパターニング処理して、一方向に向かって光誘起された少数キャリアの拡散距離以下の間隔d1で配列された複数のストライプ状の電極部4Aからなる第1の電極4を形成する。本例では、第1の電極4を複数の電極部4Aが一端で連結した櫛歯状に形成する。   Next, a first metal film for forming a first electrode is formed on the entire surface of the insulating thin film 3 on one surface of the semiconductor substrate 2 on which light is incident. The first metal film is patterned by, for example, selective etching, and is formed of a plurality of stripe-shaped electrode portions 4A arranged at intervals d1 that are equal to or less than the diffusion distance of minority carriers photoinduced in one direction. The electrode 4 is formed. In this example, the first electrode 4 is formed in a comb-like shape in which a plurality of electrode portions 4A are connected at one end.

第1の電極4の形成工程の後、あるいは第1の電極4の形成工程の前に、半導体基板2の光が入射されない他方の面の絶縁薄膜5上に全面一様の第2の電極6を形成する。このようして、第2実施の形態に係るソーラーセル11を得る。   After the formation process of the first electrode 4 or before the formation process of the first electrode 4, the second electrode 6 that is uniform over the entire surface of the insulating thin film 5 on the other surface where the light of the semiconductor substrate 2 is not incident. Form. In this way, the solar cell 11 according to the second embodiment is obtained.

第2実施の形態に係る半導体ソーラーセル11によれば、ストライプ状の電極部4Aの間から光hνが半導体基板内に入射させるので、効率よく光入射させることができる。そして、重複説明は省略するも、第1実施の形態で説明したと同様に、光電力変換効率が高く、低コスト化を可能にした、実用可能なMIS型ソーラーセルを提供することができる。   According to the semiconductor solar cell 11 according to the second embodiment, the light hν is incident on the semiconductor substrate from between the striped electrode portions 4A, so that the light can be efficiently incident. And although a duplicate description is omitted, as described in the first embodiment, it is possible to provide a practical MIS type solar cell that has high optical power conversion efficiency and enables cost reduction.

[第3実施の形態]
図6に、本発明に係る半導体ソーラーセルの第3実施の形態を示す。図6はソーラーセル及びその製造工程を示し、図6A及び図6Bは断面図、図6Cは図6Bの平面図である。第3実施の形態に係る半導体ソーラーセル12は、第1導電型の半導体基板2、本例ではp型のシリコン半導体基板が用いられる。半導体ソーラーセル12は、この半導体基板2の他方の面(裏面)上に良質の絶縁薄膜3を介して第1の電極4と第2の電極6とを形成し、半導体基板2の一方の面(表面)上に良質の光透過性の絶縁膜13を形成して構成される。絶縁膜13を有する半導体基板2の一方の面側が光hνの照射側となる(図6参照)。
[Third Embodiment]
FIG. 6 shows a third embodiment of the semiconductor solar cell according to the present invention. 6 shows a solar cell and its manufacturing process, FIGS. 6A and 6B are sectional views, and FIG. 6C is a plan view of FIG. 6B. The semiconductor solar cell 12 according to the third embodiment uses the first conductivity type semiconductor substrate 2, which is a p-type silicon semiconductor substrate in this example. The semiconductor solar cell 12 has a first electrode 4 and a second electrode 6 formed on the other surface (back surface) of the semiconductor substrate 2 via a high-quality insulating thin film 3. A high-quality light-transmissive insulating film 13 is formed on the (surface). One surface side of the semiconductor substrate 2 having the insulating film 13 is an irradiation side of the light hν (see FIG. 6).

MIS構造側の絶縁薄膜3は、水蒸気熱処理によるシリコン酸化薄膜で形成するのが好ましい。このシリコン酸化薄膜の膜厚は、前述と同様に、トンネル電流が流れる膜厚さとなる0.5nm〜2nm程度が好ましい。この水蒸気処理により良質の絶縁薄膜/半導体界面が形成される。   The insulating thin film 3 on the MIS structure side is preferably formed of a silicon oxide thin film by steam heat treatment. The film thickness of this silicon oxide thin film is preferably about 0.5 nm to 2 nm, which is the film thickness through which the tunnel current flows, as described above. This water vapor treatment forms a good quality insulating thin film / semiconductor interface.

第1の電極4は、ストライプ状の複数の第1の電極部4Aを一方向に向かって所要の間隔を置いて配列し形成される。また、第2の電極6は、同様にストライプ状の複数の第2の電極部6Aを一方向に向かって所要の間隔を置いて配列し形成される。そして、第1の電極4と第2の電極6が、それぞれの第1の電極部4A及び第2の電極部6Aが一方向に向かって交互に配列するように形成される。隣り合う第1の電極部4Aと第2の電極部6Aとの間の間隔d2は、光誘起された少数キャリアの拡散距離以下に選定される。   The first electrode 4 is formed by arranging a plurality of stripe-shaped first electrode portions 4A at a predetermined interval in one direction. Similarly, the second electrode 6 is formed by arranging a plurality of striped second electrode portions 6A at a predetermined interval in one direction. The first electrode 4 and the second electrode 6 are formed such that the first electrode portions 4A and the second electrode portions 6A are alternately arranged in one direction. The distance d2 between the adjacent first electrode portion 4A and the second electrode portion 6A is selected to be less than the diffusion distance of the photo-induced minority carriers.

前述と同様に、p型シリコン半導体基板を用いた場合、電子少数キャリアのライフタイムが700μsのとき、電子少数キャリアの拡散距離は約1300μmとなる。従って、隣合う第1及び第2の電極部4A及び6A間の間隔d2を、1300μmより十分小さくすることにより、光誘起少数キャリアを効率よく第1の電極4に注入させることができる。   As described above, when a p-type silicon semiconductor substrate is used, when the lifetime of electron minority carriers is 700 μs, the diffusion distance of electron minority carriers is about 1300 μm. Therefore, the light-induced minority carriers can be efficiently injected into the first electrode 4 by setting the distance d2 between the adjacent first and second electrode portions 4A and 6A to be sufficiently smaller than 1300 μm.

第1の電極4は、半導体基板2及び第2の電極6の仕事関数より小さい仕事関数の金属、例えばアルミニウム(Al)あるいはハフニウム(Hf)あるいはタンタル(Ta)あるいはインジウム(In)あるいはジルコニウム(Zr)等の金属で形成される。複数の第1の電極部4Aは、互いに電気的に接続される。第2の電極6は、半導体基板2及び第1の電極4の仕事関数より大きい仕事関数の金属、例えば金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)等の金属で形成される。複数の第2の電極部6Aは、互いに電気的に接続される。   The first electrode 4 is made of a metal having a work function smaller than that of the semiconductor substrate 2 and the second electrode 6, such as aluminum (Al), hafnium (Hf), tantalum (Ta), indium (In), or zirconium (Zr). ) Or the like. The plurality of first electrode portions 4A are electrically connected to each other. The second electrode 6 is a metal having a work function larger than that of the semiconductor substrate 2 and the first electrode 4, for example, a metal such as gold (Au), nickel (Ni), platinum (Pt), or palladium (Pd). It is formed. The plurality of second electrode portions 6A are electrically connected to each other.

本例では、図6B,Cに示すように、第1の電極4が、複数のストライプ状の第1の電極部4Aを有し、一端で第1の電極部4Aが連結された櫛歯状に形成される。また、第2の電極6が、複数のストライプ状の第2の電極部6Aを有し、一端で第2の電極部6Aが連結された櫛歯状に形成される。これら櫛歯状の第1の電極4と第2の電極6が互いに噛み合わされて形成される。半導体基板2の光入射される一方の面に形成された透明絶縁膜13は、水蒸気熱処理法、熱酸化法などを用いて、MIS構造側の絶縁薄膜3より厚い膜厚のシリコン酸化膜で形成することができる。   In this example, as shown in FIGS. 6B and 6C, the first electrode 4 has a plurality of stripe-shaped first electrode portions 4A, and the first electrode portion 4A is connected at one end to a comb-teeth shape. Formed. The second electrode 6 has a plurality of striped second electrode portions 6A, and is formed in a comb-like shape in which the second electrode portion 6A is connected at one end. The comb-shaped first electrode 4 and the second electrode 6 are formed by meshing with each other. The transparent insulating film 13 formed on one surface of the semiconductor substrate 2 on which light is incident is formed of a silicon oxide film having a thickness larger than that of the insulating thin film 3 on the MIS structure side using a steam heat treatment method, a thermal oxidation method, or the like. can do.

第3実施の形態では、図7に示すように、光hνが、半導体基板2の一方の面(表面)側から光透過性の絶縁膜13を通じて半導体基板2内に入射され、半導体基板2に吸収されて光誘起キャリアが発生する。半導体基板2の他方の面(裏面)側では第1の電極4及び第2の電極6が交合に形成されるので、第1の電極4が存在するMIS界面では図1の左側のバンド曲がりが誘起され、第2の電極6が存在するMIS界面では図1の右側のバンド曲がりが誘起される。従って、光誘起キャリアのうち少数キャリアである電子eは、第1の電極4側に移動し、絶縁薄膜3を通じて第1の電極4に流れ込む。また光誘起キャリアのうち多数キャリアであるホールhは、第2の電極6側に移動し、絶縁薄膜3を通じて第2の電極6に流れ込む。このように、電子eは仕事関数の小さい第1の電極4へ流れ、ホールhは仕事関数の大きい第2の電極6へ流れ、ソーラーセル12が駆動する。発生した光誘起少数キャリアが効率よく基板の反対側に拡散するために、半導体基板の厚さは少数キャリア拡散距離以下であることが好ましい。   In the third embodiment, as shown in FIG. 7, the light hν is incident on the semiconductor substrate 2 from the one surface (front surface) side of the semiconductor substrate 2 through the light-transmissive insulating film 13. Absorbed and photo-induced carriers are generated. Since the first electrode 4 and the second electrode 6 are formed in an intersecting manner on the other surface (back surface) side of the semiconductor substrate 2, the band bending on the left side of FIG. 1 occurs at the MIS interface where the first electrode 4 exists. 1 is induced at the MIS interface where the second electrode 6 is present. Therefore, the electron e which is a minority carrier among the photoinduced carriers moves to the first electrode 4 side and flows into the first electrode 4 through the insulating thin film 3. Moreover, the hole h which is a majority carrier among the photo-induced carriers moves to the second electrode 6 side and flows into the second electrode 6 through the insulating thin film 3. Thus, the electrons e flow to the first electrode 4 having a small work function, the holes h flow to the second electrode 6 having a large work function, and the solar cell 12 is driven. In order for the generated photo-induced minority carriers to efficiently diffuse to the opposite side of the substrate, the thickness of the semiconductor substrate is preferably less than or equal to the minority carrier diffusion distance.

第3実施の形態の半導体ソーラーセルの製造方法を説明する。先ず、図6Aに示すように、半導体基板2の両面、すなわち一方の面(表面)及び他方の面(裏面)上にそれぞれ透明絶縁膜13及び絶縁薄膜3を形成し、半導体基板面のパシベーションを施す。このとき、MIS構造を形成すべき他方の面上の絶縁薄膜3は、前述と同様に、トンネル電流が流れる膜厚を有し、良質の絶縁薄膜とする。絶縁薄膜3は、水蒸気熱処理によるシリコン酸化薄膜で形成するのが好ましい。シリコン酸化薄膜の膜厚は、0.5nm〜2nm程度が好適である。この水蒸気熱処理を施すことにより、良質の絶縁薄膜/半導体界面が形成される。   A method for manufacturing the semiconductor solar cell according to the third embodiment will be described. First, as shown in FIG. 6A, a transparent insulating film 13 and an insulating thin film 3 are formed on both surfaces of the semiconductor substrate 2, that is, one surface (front surface) and the other surface (back surface), respectively, and passivation of the semiconductor substrate surface is performed. Apply. At this time, the insulating thin film 3 on the other surface on which the MIS structure is to be formed has a film thickness through which a tunnel current flows, as described above, and is a high-quality insulating thin film. The insulating thin film 3 is preferably formed of a silicon oxide thin film formed by steam heat treatment. The thickness of the silicon oxide thin film is preferably about 0.5 nm to 2 nm. By performing this steam heat treatment, a high-quality insulating thin film / semiconductor interface is formed.

半導体基板2の一方の面に形成された絶縁膜13は、水蒸気熱処理法、熱酸化法などを用いて、MIS構造側の絶縁薄膜3より厚い膜厚のシリコン酸化膜で形成することができる。なお、この絶縁膜13は、MIS構造側の絶縁薄膜3と同時工程で、同じ絶縁薄膜として形成することもできる。   The insulating film 13 formed on one surface of the semiconductor substrate 2 can be formed of a silicon oxide film having a thickness larger than that of the insulating thin film 3 on the MIS structure side by using a steam heat treatment method, a thermal oxidation method, or the like. The insulating film 13 can also be formed as the same insulating thin film at the same time as the insulating thin film 3 on the MIS structure side.

次に、図6B及び図6Cに示すように、半導体基板2の光入射される他方の面の絶縁薄膜3上に、ストライプ状の複数の第1の電極部4Aを有する第1の電極4と、ストライプ状の複数の第2の電極部6Aを有する第2の電極6とを形成する。第1の電極部4A及び第2の電極部6Aは、一方向に向かって光誘起された少数キャリアの拡散距離以下の間隔d2で交互に配列して形成される。第1の電極4は、他方の面の絶縁薄膜3上の全面に第1の金属膜を成膜した後、選択エッチングによりパターニング処理して形成する。第2の電極6も、第1の電極4に影響を与えないように、絶縁薄膜3上の全面に第2の金属膜を成膜した後、選択エッチングによりパターニング処理して形成する。第1の電極の形成工程と、第2の電極の形成工程の順序は、どちらが先でもよい。   Next, as shown in FIG. 6B and FIG. 6C, the first electrode 4 having a plurality of stripe-shaped first electrode portions 4A on the insulating thin film 3 on the other surface of the semiconductor substrate 2 on which light is incident; The second electrode 6 having a plurality of stripe-shaped second electrode portions 6A is formed. The first electrode portion 4A and the second electrode portion 6A are formed by being alternately arranged at an interval d2 that is equal to or less than the diffusion distance of minority carriers photo-induced in one direction. The first electrode 4 is formed by forming a first metal film on the entire surface of the insulating thin film 3 on the other surface and then patterning it by selective etching. The second electrode 6 is also formed by patterning by selective etching after forming a second metal film on the entire surface of the insulating thin film 3 so as not to affect the first electrode 4. Either the first electrode formation step or the second electrode formation step may be performed first.

本例では、図6Cに示すように、第1の電極4を、複数のストライプ状の第1の電極部4Aを有し、一端で第1の電極部4A同士が連結された櫛歯状に形成する。また、第2の電極6を、複数のストライプ状の第2の電極部6Aを有し、一端で第2の電極部6A同士が連結された櫛歯状に形成する。しかも、これら櫛歯状の第1の電極4と第2の電極6は互いに噛み合うように形成する。このようにして、第3実施の形態に係るソーラーセル12を得る。   In this example, as shown in FIG. 6C, the first electrode 4 has a plurality of stripe-shaped first electrode portions 4A and has a comb-tooth shape in which the first electrode portions 4A are connected to each other at one end. Form. The second electrode 6 has a plurality of striped second electrode portions 6A, and is formed in a comb-like shape in which the second electrode portions 6A are connected to each other at one end. Moreover, the comb-shaped first electrode 4 and second electrode 6 are formed so as to mesh with each other. In this way, the solar cell 12 according to the third embodiment is obtained.

第3実施の形態に係る半導体ソーラーセルによれば、MIS構造を半導体基板の他方の面側に形成し、一方の面から光を照射する構成であるので、半導体基板内に十分効率よく光を入射することができ、光で電力変換効率をさらに高めることができる。そして、重複説明は省略するも、第1実施の形態で説明したと同様に、光電力変換効率が高く、低コスト化を可能にした、実用可能なMIS型ソーラーセルを提供することができる。   According to the semiconductor solar cell according to the third embodiment, the MIS structure is formed on the other surface side of the semiconductor substrate, and the light is irradiated from one surface. Incident light can be used to further increase the power conversion efficiency. And although a duplicate description is omitted, as described in the first embodiment, it is possible to provide a practical MIS type solar cell that has high optical power conversion efficiency and enables cost reduction.

ソーラーセルは、光照射と電流引き出しを両立させる必要がある。従来の多くのソーラーセルは、pn接合を有する半導体基板の上下に透明電極を形成して、電流を光照射方向と直交方向(横方向)に取り出す構造を用いている。透明電極の面内で横方向に電流を取り出すとき、つまり透明電極の端部から電流を取り出すときは、横方向の抵抗によって電流値が制限される。このため、透明電極の抵抗を非常に小さくしなければならないが、透明性を確保するために抵抗を小さくすることができず、透明電極の抵抗には下限があった。そこで、実際は、透明電極内のところどころに銀の細い電極を分散して電流を取り出している。透明電極では、導電率と透明性とはトレードオフの関係にある。   Solar cells need to achieve both light irradiation and current extraction. Many conventional solar cells use a structure in which transparent electrodes are formed on the top and bottom of a semiconductor substrate having a pn junction to extract current in a direction orthogonal to the light irradiation direction (lateral direction). When a current is taken out in the lateral direction within the surface of the transparent electrode, that is, when a current is taken out from the end of the transparent electrode, the current value is limited by the resistance in the lateral direction. For this reason, the resistance of the transparent electrode must be very small, but the resistance cannot be reduced to ensure transparency, and the resistance of the transparent electrode has a lower limit. Therefore, in practice, the current is taken out by dispersing thin silver electrodes in various places in the transparent electrode. In the transparent electrode, the electrical conductivity and the transparency are in a trade-off relationship.

本発明の実施の形態では、光照射と電流引き出しの両立を図った半導体ソーラーセルを構成することができる。この半導体ソーラーセルは、半導体基板の光入射側とは反対側に良質の絶縁薄膜を介して仕事関数の異なる第1及び第2の電極を形成してなるソーラーセル素体に、電流取り出し手段を貼り合わせて構成される。次に、この半導体ソーラーセルの実施の形態を説明する。   In the embodiment of the present invention, it is possible to configure a semiconductor solar cell that achieves both light irradiation and current drawing. In this semiconductor solar cell, a current extraction means is provided on a solar cell body in which first and second electrodes having different work functions are formed on a side opposite to a light incident side of a semiconductor substrate through a high-quality insulating thin film. It is composed by bonding. Next, an embodiment of this semiconductor solar cell will be described.

[第4実施の形態]
図8に、光照射と電流引き出しの両立を図った本発明に係る半導体ソーラーセルの第4実施の形態を示す。図8Aは断面図、図8Bは光照射の反対側から見た平面図である。第4実施の形態に係る半導体ソーラーセル14は、半導体基板2の光入射側とは反対側に良質の絶縁薄膜3を介して仕事関数が異なる第1の電極4及び第2の電極6を形成してなるソーラーセル素体15に、電流取り出し手段16を貼り合わせて構成される。
[Fourth embodiment]
FIG. 8 shows a fourth embodiment of a semiconductor solar cell according to the present invention which achieves both light irradiation and current drawing. FIG. 8A is a cross-sectional view, and FIG. In the semiconductor solar cell 14 according to the fourth embodiment, the first electrode 4 and the second electrode 6 having different work functions are formed on the opposite side of the light incident side of the semiconductor substrate 2 through the high-quality insulating thin film 3. A current extracting means 16 is bonded to the solar cell body 15 formed as described above.

ソーラーセル素体15は、第1導電型の半導体基板2、本例ではp型のシリコン半導体基板2が用いられる。ソーラーセル素体15は、この半導体基板2の他方の面(裏面)上に良質の絶縁薄膜3を介して第1の電極4と第2の電極6とを形成し、半導体基板2の一方の面(表面)上に良質の光透過性の絶縁膜13を形成して構成される。絶縁膜13を有する半導体基板2の一方の面(表面)側は光hνの照射側となる。   As the solar cell body 15, the first conductive type semiconductor substrate 2, which is a p-type silicon semiconductor substrate 2 in this example, is used. The solar cell body 15 is formed with the first electrode 4 and the second electrode 6 on the other surface (back surface) of the semiconductor substrate 2 through the high-quality insulating thin film 3. A high-quality light-transmissive insulating film 13 is formed on the surface (surface). One surface (front surface) side of the semiconductor substrate 2 having the insulating film 13 is an irradiation side of the light hν.

MIS構造側の絶縁薄膜3は、水蒸気熱処理によるシリコン酸化薄膜で形成するのが好ましい。このシリコン酸化薄膜の膜厚は、前述と同様に、トンネル電流が流れる膜厚さとなる0.5nm〜2nm程度が好ましい。この水蒸気処理により良質の絶縁薄膜/半導体界面が形成される。   The insulating thin film 3 on the MIS structure side is preferably formed of a silicon oxide thin film by steam heat treatment. The film thickness of this silicon oxide thin film is preferably about 0.5 nm to 2 nm, which is the film thickness through which the tunnel current flows, as described above. This water vapor treatment forms a good quality insulating thin film / semiconductor interface.

第1の電極4及び第2の電極6は、例えば図9Aに示すように、ストライプ状の複数の第1の電極部4Aとストライプ状の複数の第2の電極部6Aとを一方向に向かって交互に配列して形成することができる。隣り合う第1の電極部4Aと第2の電極部6Aとの間の間隔d2は、光誘起された少数キャリアの拡散距離以下に選定される。   For example, as shown in FIG. 9A, the first electrode 4 and the second electrode 6 are formed so that the plurality of stripe-shaped first electrode portions 4A and the plurality of stripe-shaped second electrode portions 6A face in one direction. Can be alternately arranged. The distance d2 between the adjacent first electrode portion 4A and the second electrode portion 6A is selected to be less than the diffusion distance of the photo-induced minority carriers.

あるいは、第1の電極4及び第2の電極6は、例えば図9Bに示すように、それぞれ櫛歯状に形成して、第1の電極部4Aと第2の電極部6Aとが交互に配列されるように形成することができる。すなわち、第1の電極4は、一方向に配列された複数のストライプ状の第1の電極部4Aが一端で連結された櫛歯状に形成される。第2の電極6は、一方向に配列された複数のストライプ状の第1の電極部4Aが一端で連結された櫛歯状に形成される。これら櫛歯状の第1の電極4及び第2の電極6が、互いに噛み合わされて形成される。   Alternatively, as shown in FIG. 9B, for example, the first electrode 4 and the second electrode 6 are each formed in a comb shape, and the first electrode portions 4A and the second electrode portions 6A are alternately arranged. Can be formed. That is, the first electrode 4 is formed in a comb-teeth shape in which a plurality of striped first electrode portions 4A arranged in one direction are connected at one end. The second electrode 6 is formed in a comb-like shape in which a plurality of striped first electrode portions 4A arranged in one direction are connected at one end. The comb-shaped first electrode 4 and second electrode 6 are formed by meshing with each other.

第1の電極4は、半導体基板2及び第2の電極6の仕事関数より小さい仕事関数の金属、例えばアルミニウム(Al)あるいはハフニウム(Hf)あるいはタンタル(Ta)あるいはインジウム(In)あるいはジルコニウム(Zr)等の金属で形成される。第2の電極6は、半導体基板2及び第1の電極4の仕事関数より大きい仕事関数の金属、例えば金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)等の金属で形成される。なお、第2の電極6は、後述のITO、ZnOによる透明導電膜で形成することも可能である。   The first electrode 4 is made of a metal having a work function smaller than that of the semiconductor substrate 2 and the second electrode 6, such as aluminum (Al), hafnium (Hf), tantalum (Ta), indium (In), or zirconium (Zr). ) Or the like. The second electrode 6 is a metal having a work function larger than that of the semiconductor substrate 2 and the first electrode 4, for example, a metal such as gold (Au), nickel (Ni), platinum (Pt), or palladium (Pd). It is formed. The second electrode 6 can also be formed of a transparent conductive film made of ITO or ZnO described later.

一方、電流取り出し手段16は、図8A、Bに示すように、絶縁シート内に導電粒子が分散された異方性導電シート17と、絶縁体18内に第1及び第2の金属ブロック部19A及び19Bが埋め込まれた導電ブロック体21とを有して構成される。第1及び第2の金属ブロック部19A及び19Bは、平面的に見て、図8Bに示すように、互いに櫛歯状をなして噛み合うように配置される。第1の金属ブロック部19Aは、ストライプ状の第1の電極部4Aのパターンに対応した複数のストライプ部が一端で連結された櫛歯状パターンに形成される。第2の金属ブロック部19Bは、ストライプ状の第2の電極部6Aのパターンに対応した複数のストライプ部が一端で連結された櫛歯状パターンに形成される。金属ブロック部19A,19Bは、導電性に優れた金属、例えば銅(Cu)等で形成することができる。   On the other hand, as shown in FIGS. 8A and 8B, the current extraction means 16 includes an anisotropic conductive sheet 17 in which conductive particles are dispersed in the insulating sheet, and first and second metal block portions 19A in the insulator 18. And 19B embedded in the conductive block body 21. As shown in FIG. 8B, the first and second metal block portions 19A and 19B are arranged so as to mesh with each other as shown in FIG. 8B. The first metal block portion 19A is formed in a comb-like pattern in which a plurality of stripe portions corresponding to the pattern of the stripe-shaped first electrode portion 4A are connected at one end. The second metal block portion 19B is formed in a comb-like pattern in which a plurality of stripe portions corresponding to the pattern of the stripe-shaped second electrode portion 6A are connected at one end. The metal block portions 19A and 19B can be formed of a metal having excellent conductivity, such as copper (Cu).

本実施の形態では、ソーラーセル素体15の第1及び第2の電極4及び6に対して、異方性導電シート17を介して導電ブロック体21を貼り合わせて構成される。すなわち、異方性導電シート17を介して圧着することにより、第1の金属ブロック部19Aが第1の電極4と導通し、第2の金属ブロック部19Bが第2の電極6と導通する。第1の金属ブロック部19Aと第2の金属ブロック部19Bとには、それぞれ配線22A、22Bが導出される。   In the present embodiment, the conductive block body 21 is bonded to the first and second electrodes 4 and 6 of the solar cell body 15 via the anisotropic conductive sheet 17. In other words, the first metal block portion 19 </ b> A is electrically connected to the first electrode 4 and the second metal block portion 19 </ b> B is electrically connected to the second electrode 6 by pressure bonding via the anisotropic conductive sheet 17. Wirings 22A and 22B are led out to the first metal block portion 19A and the second metal block portion 19B, respectively.

第4実施の形態に係る半導体ソーラーセル14では、第3実施の形態で説明したと同様に、光hνが、半導体基板2の一方の面(表面)側から光透過性の絶縁膜13を通じて半導体基板2内に入射され、半導体基板2に吸収されて光誘起キャリアが発生する。半導体基板2の他方の面(裏面)側に形成された、第1の電極4に絶縁薄膜3を通じて電子eが流れ込み、第2の電極6に絶縁薄膜3を通じてホールhが流れ込む。   In the semiconductor solar cell 14 according to the fourth embodiment, as described in the third embodiment, light hν is transmitted from one surface (front surface) side of the semiconductor substrate 2 through the light-transmissive insulating film 13. The light is incident on the substrate 2 and absorbed by the semiconductor substrate 2 to generate photo-induced carriers. Electrons e flow into the first electrode 4 formed on the other surface (back surface) side of the semiconductor substrate 2 through the insulating thin film 3, and holes h flow into the second electrode 6 through the insulating thin film 3.

そして、第1及び第2の電極4及び6に流れ込んだ電子e及びホールhは、異方性導電シート17を通じて、導電ブロック体21の第1及び第2の金属ブロック部19A、19Bに独立に流れ、配線22A、22Bより電流として取り出され、ソーラーセルとして駆動する。   The electrons e and holes h flowing into the first and second electrodes 4 and 6 pass through the anisotropic conductive sheet 17 independently of the first and second metal block portions 19A and 19B of the conductive block body 21. Current is taken out from the wirings 22A and 22B as current and driven as a solar cell.

第4実施の形態に係る半導体ソーラーセル14によれば、異方性導電シート17は、図8Aにおいて、厚み方向(縦方向)にしか電流を流さないので、第1の電極4及び第2の電極6の電流を独立に金属ブロック部19A、19Bに導くことができる。第1及び第2の電極4及び6に流れ込んだ電子e及びホールhによる電流は、それぞれ第1及び第2の金属ブロック部19A及び19Bにより縦方向に独立に取り出される。一方、櫛歯状の各第1及び第2の金属ブロック部19A及び19Bは、薄膜で形成される第1及び第2の電極4及び6の膜厚に比べて非常に厚く、しかも電気抵抗が非常に小さい金属、例えば銅(Cu)で形成される。金属ブロック部19A及び19Bが厚く形成されるので、金属ブロック部19A、19Bの平面パターンでの横方向の抵抗は非常に小さくなる。従って、効率よく電流を取り出すことができる。第1及び第2の電極4及び6の表面、及び導電ブロック体の接続面は、厳密には平坦性が得にくい。しかし、異方性導電シート17を介して接続することにより、安定、確実に第1及び第2の電極4及び6と、第1及び第2の金属ブロック部19A及び19Bとの接続が行える。   According to the semiconductor solar cell 14 according to the fourth embodiment, since the anisotropic conductive sheet 17 flows current only in the thickness direction (vertical direction) in FIG. 8A, the first electrode 4 and the second electrode The current of the electrode 6 can be independently guided to the metal block portions 19A and 19B. Currents due to electrons e and holes h flowing into the first and second electrodes 4 and 6 are taken out independently in the vertical direction by the first and second metal block portions 19A and 19B, respectively. On the other hand, the comb-shaped first and second metal block portions 19A and 19B are much thicker than the first and second electrodes 4 and 6 formed of a thin film and have an electric resistance. It is made of a very small metal such as copper (Cu). Since the metal block portions 19A and 19B are formed thick, the lateral resistance in the planar pattern of the metal block portions 19A and 19B becomes very small. Therefore, current can be taken out efficiently. Strictly speaking, it is difficult to obtain flatness on the surfaces of the first and second electrodes 4 and 6 and the connection surface of the conductive block body. However, by connecting via the anisotropic conductive sheet 17, the first and second electrodes 4 and 6 and the first and second metal block portions 19A and 19B can be stably and reliably connected.

また、半導体基板2の電極4、6が形成されていない一方の面(表面)側より光hνが照射されるので、半導体基板2内に十分効率よく光を入射することができ、光で電力変換効率をさらに高めることができる。そして、重複説明は省略するも、第1実施の形態で説明したと同様に、光電力変換効率が高く、低コスト化を可能にした、実用可能なMIS型ソーラーセルを提供することができる。従って、効率のよい光照射と良好な電流引き出しとの両立を図った半導体ソーラーセルを提供することができる。   Further, since the light hν is irradiated from the one surface (front surface) side where the electrodes 4 and 6 of the semiconductor substrate 2 are not formed, the light can be incident sufficiently efficiently into the semiconductor substrate 2, and light can be used as power. The conversion efficiency can be further increased. And although a duplicate description is omitted, as described in the first embodiment, it is possible to provide a practical MIS type solar cell that has high optical power conversion efficiency and enables cost reduction. Therefore, it is possible to provide a semiconductor solar cell that achieves both efficient light irradiation and good current extraction.

[変形例]
ソーラーセル素体15の第1及び第2の電極4及び6のパターンとしては、ストライプ状の他、種々のパターンが考えられる。例えば、図10に示すように、ドット状に形成することも可能である。図示の例では、第1の電極4及び6を縦横方向に交互に配列する千鳥状パターンに形成している。各第1及び第2の電極4及び6間の間隔d2は、光誘起された少数キャリアの拡散距離以下に選定される。
[Modification]
As the pattern of the first and second electrodes 4 and 6 of the solar cell body 15, various patterns can be considered in addition to the stripe shape. For example, as shown in FIG. 10, it can be formed in a dot shape. In the illustrated example, the first electrodes 4 and 6 are formed in a staggered pattern in which the first and fourth electrodes 4 and 6 are alternately arranged in the vertical and horizontal directions. The distance d2 between each of the first and second electrodes 4 and 6 is selected to be equal to or less than the light-induced minority carrier diffusion distance.

この島状に配列されたドット状の第1及び第2の電極4及び6のパターンに対応して、導電ブロック体21では、その第1及び第2の金属ブロック部19A及び19Bをドット状のパターンに形成する。そして、導電ブロック体21の外面に臨む第1の金属ブロック部19A同士、第2の金属ブロック部19B同士を電気的に接続して、それぞれ配線22A、22Bを導出するようになす。   Corresponding to the pattern of the dot-like first and second electrodes 4 and 6 arranged in this island shape, in the conductive block body 21, the first and second metal block portions 19A and 19B are made to be dot-like. Form into a pattern. Then, the first metal block portions 19A facing the outer surface of the conductive block body 21 and the second metal block portions 19B are electrically connected to lead out the wirings 22A and 22B, respectively.

第1及び第2の電極4及び6をドット状に形成することにより、半導体基板2内で発生した電子e、ホールhを更に効率よく第1及び第2の電極4及び6に流れ込むことができ、しかも導電ブロック体21を通じて効率よく電流を取り出すことができる。   By forming the first and second electrodes 4 and 6 in a dot shape, electrons e and holes h generated in the semiconductor substrate 2 can flow into the first and second electrodes 4 and 6 more efficiently. Moreover, the current can be efficiently taken out through the conductive block body 21.

[第5実施の形態]
図11に、光照射と電流引き出しの両立を図った本発明に係る半導体ソーラーセルの第5実施の形態を示す。図11Aは断面図、図11Bは光照射の反対側から見た平面図である。第5実施の形態に係る半導体ソーラーセル24は、半導体基板2の光入射側とは反対側に良質の絶縁薄膜3を介して第1及び第2の電極4及び6を形成してなるソーラーセル素体15に、電流取り出し手段16を貼り合わせて構成される。
[Fifth Embodiment]
FIG. 11 shows a fifth embodiment of a semiconductor solar cell according to the present invention which achieves both light irradiation and current drawing. 11A is a cross-sectional view, and FIG. 11B is a plan view seen from the opposite side of light irradiation. The semiconductor solar cell 24 according to the fifth embodiment is a solar cell in which first and second electrodes 4 and 6 are formed on a side opposite to the light incident side of the semiconductor substrate 2 via a high-quality insulating thin film 3. The element body 15 is configured by bonding the current extraction means 16 together.

本実施の形態に係る半導体ソーラーセル24は、異方性導電シート17を用いずに、例えば陽極接合により直接、ソーラーセル素体21の第1及び第2の電極4及び6と、導電ブロック体21の第1及び第2の金属ブロック部19A及び19Bとを接合して構成される。   The semiconductor solar cell 24 according to the present embodiment includes the first and second electrodes 4 and 6 of the solar cell body 21 and the conductive block body directly without using the anisotropic conductive sheet 17, for example, by anodic bonding. 21 first and second metal block portions 19A and 19B are joined together.

ソーラーセル素体15及び導電ブロック体21の構成は、第4実施の形態で説明したと同様であるので、図11において、図8と対応する部分には同一符号を付して重複説明を省略する。
また、変形例として、ソーラーセル素体15の第1、第2の電極4、6のパターン及び導電ブロック体21の第1、第2の金属ブロック部19A、19Bのパターンは、種々のパターンが考えられる。例えば、第1、第2の電極4、6及び第1、第2の金属ブロック部19A、19Bを、図10で説明したように、ドット状のパターンで形成することもできる。
Since the configurations of the solar cell body 15 and the conductive block body 21 are the same as those described in the fourth embodiment, the same reference numerals are given to the portions corresponding to those in FIG. To do.
As a modification, the patterns of the first and second electrodes 4 and 6 of the solar cell body 15 and the patterns of the first and second metal block portions 19A and 19B of the conductive block body 21 have various patterns. Conceivable. For example, the first and second electrodes 4 and 6 and the first and second metal block portions 19A and 19B can be formed in a dot pattern as described with reference to FIG.

第5実施の形態に係る半導体ソーラーセル24によれば、ソーラーセル素体15の第1及び第2の電極4及び6と、導電ブロック体21の第1及び第2の金属ブロック部19A及び19Bが直接接合される。これにより、第1及び第2の電極4及び6に流れ込んだ電子e、ホールhによる電流は、金属ブロック部19A、19Bにより縦方向に取り出される。一方、櫛歯状の各第1、第2の金属ブロック部19A、19Bは、薄膜で形成された第1、第2の電極4、6の膜厚に比べて非常に厚く、しかも電気抵抗が非常に小さい金属、例えば銅(Cu)で形成される。金属ブロック部19A、19Bが厚く形成されるので、金属ブロック部19A、19Bの平面パターンでの横方向の抵抗は非常に小さくなる。従って、効率よく電流を取り出すことができる。   According to the semiconductor solar cell 24 according to the fifth embodiment, the first and second electrodes 4 and 6 of the solar cell body 15 and the first and second metal block portions 19A and 19B of the conductive block body 21 are provided. Are directly joined. Thereby, the electric current by the electron e and the hole h which flowed into the 1st and 2nd electrodes 4 and 6 is taken out by the vertical direction by the metal block parts 19A and 19B. On the other hand, each of the first and second metal block portions 19A and 19B having a comb shape is much thicker than the first and second electrodes 4 and 6 formed of a thin film and has an electric resistance. It is made of a very small metal such as copper (Cu). Since the metal block portions 19A and 19B are formed thick, the lateral resistance in the plane pattern of the metal block portions 19A and 19B becomes very small. Therefore, current can be taken out efficiently.

また、半導体基板2の電極4、6が形成されていない一方の面(表面)側より光hνが照射されるので、半導体基板2内に十分効率よく光を入射することができ、光で電力変換効率をさらに高めることができる。そして、重複説明は省略するも、第1実施の形態で説明したと同様に、光電力変換効率が高く、低コスト化を可能にした、実用可能なMIS型ソーラーセルを提供することができる。   Further, since the light hν is irradiated from the one surface (front surface) side where the electrodes 4 and 6 of the semiconductor substrate 2 are not formed, the light can be incident sufficiently efficiently into the semiconductor substrate 2, and light can be used as power. The conversion efficiency can be further increased. And although a duplicate description is omitted, as described in the first embodiment, it is possible to provide a practical MIS type solar cell that has high optical power conversion efficiency and enables cost reduction.

[第6実施の形態]
図12に、本発明に係る半導体ソーラーセルの第6実施の形態を示す。第6実施の形態に係る半導体ソーラーセル26は、第1導電型の半導体基板2、本例ではn型のシリコン半導体基板の一方の面(表面)及び他方の面(裏面)上に良質の絶縁薄膜3及び5を形成し、この絶縁薄膜3、5上にそれぞれ仕事関数の小さい第1の電極4及び仕事関数の大きい第2の電極27を形成して構成される。第1及び第2の電極4及び27は、半導体基板面の全面に形成される。光が照射される他方の面側の第2の電極27は、透明導電膜で形成される。透明導電膜による第2の電極27は、第1の電極4及び半導体基板2の仕事関数より大きい仕事関数を有する。第1の電極4は、前述と同様に第2の電極27及び半導体基板2の仕事関数より小さい仕事関数を有する金属で形成される。絶縁薄膜3、5は、水蒸気熱処理によるシリコン酸化薄膜で形成するのが好ましい。シリコン酸化薄膜の膜厚は前述と同様に、トンネル電流が流れる厚さとなる0.5nm〜2nm程度が好適である。この水蒸気熱処理を施すことにより、良質の絶縁薄膜/半導体界面が形成される。
[Sixth Embodiment]
FIG. 12 shows a sixth embodiment of the semiconductor solar cell according to the present invention. The semiconductor solar cell 26 according to the sixth embodiment has a high-quality insulation on one surface (front surface) and the other surface (back surface) of the first conductivity type semiconductor substrate 2, in this example, an n-type silicon semiconductor substrate. The thin films 3 and 5 are formed, and the first electrode 4 having a low work function and the second electrode 27 having a high work function are formed on the insulating thin films 3 and 5, respectively. The first and second electrodes 4 and 27 are formed on the entire surface of the semiconductor substrate. The second electrode 27 on the other surface side irradiated with light is formed of a transparent conductive film. The second electrode 27 made of a transparent conductive film has a work function larger than that of the first electrode 4 and the semiconductor substrate 2. The first electrode 4 is formed of a metal having a work function smaller than that of the second electrode 27 and the semiconductor substrate 2 as described above. The insulating thin films 3 and 5 are preferably formed of silicon oxide thin films formed by steam heat treatment. The thickness of the silicon oxide thin film is preferably about 0.5 nm to 2 nm at which the tunnel current flows, as described above. By performing this steam heat treatment, a high-quality insulating thin film / semiconductor interface is formed.

第6実施の形態では、光hνが、透明導電膜からなる第2の電極27を透過して半導体基板2に入射され、半導体基板2に吸収されて光誘起キャリアを発生する。光誘起キャリアのうち電子eは第1の電極4側に移動し、絶縁薄膜3を通じて第1の電極4へ流れる。ホールhは、第2の電極27側に移動し、絶縁薄膜5を通じて第2の電極27へ流れる。このように、電子eは仕事関数の小さい第1の電極4へ流れ、ホールhは仕事関数の大きい透明導電膜による第2の電極27へ流れ、ソーラーセルが駆動する。   In the sixth embodiment, the light hν passes through the second electrode 27 made of a transparent conductive film, enters the semiconductor substrate 2, and is absorbed by the semiconductor substrate 2 to generate photoinduced carriers. Among the photo-induced carriers, the electrons e move to the first electrode 4 side and flow to the first electrode 4 through the insulating thin film 3. The hole h moves to the second electrode 27 side and flows to the second electrode 27 through the insulating thin film 5. Thus, the electrons e flow to the first electrode 4 having a small work function, and the holes h flow to the second electrode 27 made of the transparent conductive film having a large work function, and the solar cell is driven.

第6実施の形態の半導体ソーラーセル26の製造方法を説明する。先ず、半導体基板2の両面、すなわち一方の面(表面)及び他方の面(裏面)上にそれぞれ良質の絶縁薄膜3、5を成膜し、半導体基板面にパシベーションを施す。絶縁薄膜3、5は、水蒸気熱処理によるシリコン酸化薄膜で形成するのが好ましい。シリコン酸化薄膜の膜厚は前述と同様に、0.5nm〜2nm程度が好適である。この水蒸気熱処理を施すことにより、良質の絶縁薄膜/半導体界面が形成される。   A method for manufacturing the semiconductor solar cell 26 according to the sixth embodiment will be described. First, high-quality insulating thin films 3 and 5 are formed on both surfaces of the semiconductor substrate 2, that is, one surface (front surface) and the other surface (back surface), respectively, and the semiconductor substrate surface is passivated. The insulating thin films 3 and 5 are preferably formed of silicon oxide thin films formed by steam heat treatment. The thickness of the silicon oxide thin film is preferably about 0.5 nm to 2 nm as described above. By performing this steam heat treatment, a high-quality insulating thin film / semiconductor interface is formed.

次に、光入射される他方の面側の絶縁薄膜5の全面上に、透明導電膜からなる第2の金属電極27を形成する。また、光入射されない一方の面側の絶縁薄膜3の全面上に、第1の金属電極4を形成する。第2の金属電極27及び第1の金属電極4は、共に半導体基板2の両面の全面に形成される。このようして、第6実施の形態に係るソーラーセル26を得る。   Next, a second metal electrode 27 made of a transparent conductive film is formed on the entire surface of the insulating thin film 5 on the other surface side where light is incident. Further, the first metal electrode 4 is formed on the entire surface of the insulating thin film 3 on one surface side where no light is incident. Both the second metal electrode 27 and the first metal electrode 4 are formed on the entire surface of both surfaces of the semiconductor substrate 2. In this way, the solar cell 26 according to the sixth embodiment is obtained.

第6実施の形態に係る半導体ソーラーセル26によれば、透明導電膜からなる第2の金属電極27側から光hνを半導体基板2内に入射させるので、効率よく光入射させることができる。そして、第1実施の形態で説明したと同様に、光電力変換効率が高く、低コスト化を可能にした、実用可能なMIS型ソーラーセルを提供することができる。   According to the semiconductor solar cell 26 according to the sixth embodiment, since the light hν is incident on the semiconductor substrate 2 from the second metal electrode 27 side made of the transparent conductive film, the light can be efficiently incident. Then, as described in the first embodiment, a practical MIS type solar cell that has high optical power conversion efficiency and enables cost reduction can be provided.

透明電極として例えばInSnO2(ITO)あるいはZnOをあげることができる。仕事関数はそれぞれ、4.8eVと7.8eVである。ITO、ZnOはn型の仕事関数はシリコン半導体に比べて高い。ZnOの仕事関数はp型のシリコン半導体に比べて高い。従ってITOあるいはZnO透明電極は、金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)等の金属の代替えとして用いることができる。   Examples of the transparent electrode include InSnO 2 (ITO) or ZnO. The work functions are 4.8 eV and 7.8 eV, respectively. ITO and ZnO have a higher n-type work function than silicon semiconductors. The work function of ZnO is higher than that of a p-type silicon semiconductor. Accordingly, the ITO or ZnO transparent electrode can be used as a substitute for a metal such as gold (Au), nickel (Ni), platinum (Pt), or palladium (Pd).

すなわち、n型のシリコン半導体では仕事関数が4.05eVに近いので、ITO膜あるいはZnO膜を仕事関数の大きい第2の電極として用いることができる。また、p型のシリコン半導体では仕事関数が5.17eVに近くなるので、ZnO膜を仕事関数の大きい第2の電極として用いることができる。さらに、p型のシリコン半導体では、ITO膜を仕事関数の小さい第1の電極として用いることもできる。   That is, since an n-type silicon semiconductor has a work function close to 4.05 eV, an ITO film or a ZnO film can be used as the second electrode having a large work function. In addition, since the work function of the p-type silicon semiconductor is close to 5.17 eV, the ZnO film can be used as the second electrode having a large work function. Furthermore, in a p-type silicon semiconductor, the ITO film can be used as the first electrode having a small work function.

次に、本発明の基本概念に基づく半導体ソーラーセルについて実証する。ここでは、図1に示す基本概念(第1実施の形態)に基づき、図13に示す半導体ソーラーセルを試作した。試料としては、先ず、比抵抗30Ωcm、板厚520μmのシリコンによるp型半導体基板32の表裏両面を熱酸化し、膜厚100nmのシリコン酸化(SiO)膜33、35を形成した。このときの電子小数キャリアのライフタイムは、185μsであった。表面キャリア再結合速度は、141cm/sと見積もられた。 Next, a semiconductor solar cell based on the basic concept of the present invention will be demonstrated. Here, based on the basic concept shown in FIG. 1 (first embodiment), a semiconductor solar cell shown in FIG. 13 was prototyped. As a sample, first, both front and back surfaces of the p-type semiconductor substrate 32 with silicon having a specific resistance of 30 Ωcm and a plate thickness of 520 μm were thermally oxidized to form silicon oxide (SiO 2 ) films 33 and 35 having a film thickness of 100 nm. The lifetime of the electronic decimal carrier at this time was 185 μs. The surface carrier recombination rate was estimated to be 141 cm / s.

次に、バッファ・フッ酸を用いて、表面側のシリコン酸化膜33を薄膜化した。光学測定により、約1.5nmにかるまで薄くした。薄膜化後、電子少数キャリアのライフタイムは16μsと低下した。   Next, the silicon oxide film 33 on the surface side was thinned using buffer hydrofluoric acid. By optical measurement, the thickness was reduced to about 1.5 nm. After thinning, the lifetime of the electron minority carrier decreased to 16 μs.

次いで、表面パッシベーションを行う目的で、1.3×10Pa、260℃、3時間の水蒸気熱処理を施した。シリコン酸化膜33の膜厚は、変わらず約1.5nmである。水蒸気熱処理でシリコン酸化膜の膜質が向上する。その結果、電子小数キャリアのライフタイムは47μsに大きくなり、表面キャリア再結合速度は970cm/sと見積もられた。 Next, for the purpose of surface passivation, steam heat treatment was performed at 1.3 × 10 6 Pa, 260 ° C. for 3 hours. The film thickness of the silicon oxide film 33 remains unchanged at about 1.5 nm. The film quality of the silicon oxide film is improved by the steam heat treatment. As a result, the lifetime of the electron minority carrier was increased to 47 μs, and the surface carrier recombination rate was estimated to be 970 cm / s.

次に、半導体基板の表面側のシリコン酸化膜33上に、それぞれストライプ状のアルミニウム(Al)による第1の電極34と、金(Au)による第2の電極36を真空蒸着法で形成した。Alによる第1の電極34とAuによる第2の電極36の間の距離d4は、0.29mmとした。第1の電極34の幅t1は0.5mm、第2の電極36の幅t2は1mmとした。このようにして、図13に示す本発明に係るソーラーセルの試料31を作成した。   Next, a first electrode 34 made of striped aluminum (Al) and a second electrode 36 made of gold (Au) were formed on the silicon oxide film 33 on the surface side of the semiconductor substrate by a vacuum deposition method. The distance d4 between the first electrode 34 made of Al and the second electrode 36 made of Au was 0.29 mm. The width t1 of the first electrode 34 was 0.5 mm, and the width t2 of the second electrode 36 was 1 mm. In this way, a solar cell sample 31 according to the present invention shown in FIG. 13 was prepared.

比較のために、図14に示す半導体基板32の表面側のシリコン酸化膜33上に、アルミニウム(Al)のみのストライプ状の第1の電極34′及び第2の電極36′を形成した比較ソーラーセルの試料37を作成した。電極34′、36′以外の構成は図13と同様であるので、対応する部分には同一符号を付して重複説明を省略する。   For comparison, a comparative solar in which stripe-shaped first electrode 34 'and second electrode 36' made of only aluminum (Al) are formed on the silicon oxide film 33 on the surface side of the semiconductor substrate 32 shown in FIG. A cell sample 37 was prepared. Since the configuration other than the electrodes 34 ′ and 36 ′ is the same as that of FIG. 13, the corresponding parts are denoted by the same reference numerals, and redundant description is omitted.

それぞれの試料31、37に対して、光強度21.7mW/cm2のハロゲンランプ光を半導体基板32の裏面、及び表面と裏面から照射して、ソーラーセル特性を測定した。   Each sample 31 and 37 was irradiated with a halogen lamp light having a light intensity of 21.7 mW / cm 2 from the back surface of the semiconductor substrate 32 and the front and back surfaces, and the solar cell characteristics were measured.

図15Aに、ストライプ状のAlによる第1の電極34及びAuによる第2の電極36(Al−Au電極)を形成した本発明に係る試料31の絶対電流密度―電圧特性を示す。図15Bに、Alの電極のみ、すなわち、ストライプ状のAlによる第1の電極34′及びストライプ状のAlによる第2の電極36′(Al−Al電極)を形成した比較のための試料37の絶対電流密度―電圧特性を示す。   FIG. 15A shows the absolute current density-voltage characteristics of the sample 31 according to the present invention in which the first electrode 34 made of striped Al and the second electrode 36 made of Au (Al—Au electrode) are formed. FIG. 15B shows a sample 37 for comparison in which only an Al electrode, that is, a first electrode 34 'made of striped Al and a second electrode 36' made of striped Al (Al-Al electrode) was formed. Absolute current density vs. voltage characteristics.

各図15A、Bにおいて、縦軸は絶対電流密度をlogの値で示し、横軸は−1Vから+1Vまでの電圧を示す。通常のソーラーセル特性ではプラスの電圧しか測定しないが、本測定ではプラス/マイナスの電圧について測定している。破線b、dは、光を当てないときの特性、実線a,cは、電極が形成されていない裏面側から光L1を照射したときの特性をそれぞれ示す。   In each of FIGS. 15A and 15B, the vertical axis indicates the absolute current density as a log value, and the horizontal axis indicates a voltage from −1V to + 1V. In normal solar cell characteristics, only positive voltage is measured, but in this measurement, positive / negative voltage is measured. Broken lines b and d indicate characteristics when light is not applied, and solid lines a and c indicate characteristics when light L1 is irradiated from the back side where no electrode is formed.

両試料31、37共に、破線b、dで示すように、光を当てない暗状態時には、小さな電圧印加で電流が流れた。これは表面側のシリコン酸化膜33が薄いために生じたFN電流と考えられる。裏面側から光L1を照射したとき、Al−Au電極34、36を形成した本発明の試料31では、図15Aの実践aで示すように、ゼロ電流(谷部30参照)が0Vよりプラス側に大きくシフトし、ゼロ電圧(0V)のときに大きな電流が流れる。これは、大きな光誘起電流が生じたことを示している。さらに、ゼロ電流(谷部30参照)が電圧0.49Vで現れた。これは大きな開放電圧を示唆している。なお、Al電極34とAu電極36間に順方向電圧をかけて測定しており、ゼロ電流(谷部30参照)は、丁度電圧が打ち消されて電極が流れないところに相当する。   In both samples 31, 37, as indicated by broken lines b, d, a current flowed with a small voltage applied in a dark state where no light was applied. This is considered to be an FN current generated because the silicon oxide film 33 on the surface side is thin. In the sample 31 of the present invention in which the Al—Au electrodes 34 and 36 are formed when the light L1 is irradiated from the back side, the zero current (see the valley 30) is a positive side from 0 V as shown in practice a of FIG. 15A. A large current flows at zero voltage (0 V). This indicates that a large photoinduced current has occurred. Furthermore, zero current (see valley 30) appeared at a voltage of 0.49V. This suggests a large open circuit voltage. Note that the measurement was performed by applying a forward voltage between the Al electrode 34 and the Au electrode 36, and the zero current (see the valley 30) corresponds to a position where the voltage is just canceled and the electrode does not flow.

これに対して、Al−Al電極34′、36′を形成した比較の試料37では、裏面側から光L1を照射したとき、図15Bの実践cで示すように、ゼロ電圧(0V)のとき電流は小さかった。そして、ゼロ電流(谷部30′参照)の電圧は僅か0.02Vであった。   On the other hand, in the comparative sample 37 in which the Al—Al electrodes 34 ′ and 36 ′ are formed, when the light L 1 is irradiated from the back side, as shown in the practice c in FIG. 15B, at the zero voltage (0 V) The current was small. The voltage of zero current (see valley 30 ') was only 0.02V.

この結果、図15Aの本発明のソーラーセル特性は、Al−Au電極34、36の仕事関数差がシリコン半導体基板32中に電位差を生じ、光誘起電流を発生させたことを示している。   As a result, the solar cell characteristic of the present invention in FIG. 15A shows that the work function difference between the Al—Au electrodes 34 and 36 causes a potential difference in the silicon semiconductor substrate 32 and generates a photo-induced current.

図16に、Al−Au電極34、36を形成した本発明の試料31に、光L2、L1を表面と裏面から照射したときのソーラーセル特性を示す。図16では、縦軸に、図15Aの縦軸のlog値をリニアな値にしたときの電流密度[mA/cm]を示し、横軸に、図15Aの横軸の0Vから+0.5Vまでを抜き出した電圧[V]を示す。また、曲線eは表面から光L2を照射したときの特性、曲線fは裏面から光L1を照射したときの特性を示す。この図16から典型的なソーラーセル特性が得られるのが認められる。裏面照射の場合、短絡電流密度、開放電圧、効率は、それぞれ5.8mA/cm、0.49V、7.5%であった。表面照射の場合は、金属の電極34,36が光照射を妨げるので電流密度が小さかった。 FIG. 16 shows the solar cell characteristics when the samples 31 of the present invention on which the Al—Au electrodes 34 and 36 are formed are irradiated with light L2 and L1 from the front and back surfaces. In FIG. 16, the vertical axis represents current density [mA / cm 2 ] when the log value of the vertical axis in FIG. 15A is a linear value, and the horizontal axis represents 0 V to +0.5 V on the horizontal axis in FIG. 15A. The voltage [V] extracted up to is shown. A curve e indicates a characteristic when the light L2 is irradiated from the front surface, and a curve f indicates a characteristic when the light L1 is irradiated from the back surface. It can be seen from FIG. 16 that typical solar cell characteristics can be obtained. In the case of backside illumination, the short-circuit current density, open-circuit voltage, and efficiency were 5.8 mA / cm 2 , 0.49 V, and 7.5%, respectively. In the case of surface irradiation, the current density was small because the metal electrodes 34 and 36 hinder light irradiation.

図15及び図16のソーラーセル特性の結果は、異種電極、本例では異種金属の仕事関数差を用い、電極が形成されない裏面から光照射する本発明のソーラーセルが、優れたソーラーセツ特性を有していることを実証するものである。   The results of the solar cell characteristics in FIG. 15 and FIG. 16 show that the solar cell of the present invention using the work function difference of different electrodes, in this example, different metals, and irradiating light from the back surface where the electrodes are not formed has excellent solar set characteristics. It is proved that it has.

本発明に係る半導体ソーラーセルでは、半導体(シリコン)表面のパッシベーションが必須であり、そのためにいろいろな技術の適用が考えられる。パッシベーションとして、前述の図3に示す水蒸気熱処理は有効である。熱酸化膜も安定で良好なパッシベーションができるので、薄膜熱酸化膜は有力な候補である。プラズマCVDなどの方法で薄膜酸化膜ができれば、低コスト化の観点から良いと思われる。また、薄膜酸化膜と水蒸気熱処理の組み合わせは、表面のパッシベーションの技術として有効である。   In the semiconductor solar cell according to the present invention, passivation of the semiconductor (silicon) surface is essential, and various techniques can be applied for this purpose. As the passivation, the steam heat treatment shown in FIG. 3 is effective. A thin thermal oxide film is a promising candidate because a thermal oxide film is also stable and can be well passivated. If a thin film oxide film can be formed by a method such as plasma CVD, it is considered good from the viewpoint of cost reduction. Further, the combination of the thin film oxide film and the steam heat treatment is effective as a surface passivation technique.

上記実証では、熱酸化膜を薄膜化し水蒸気熱処理をしてソーラーセルを作成した。このとき、上述したように、熱酸化膜付きの状態でライフタイムが185μsの試料を用いた。熱酸化膜を薄膜化した後の膜厚は、平均的には1.5nmであったが、ばらつきが大きく、ところどころ完全にエッチングされた部分もあると思われる。そのため、ライフタイムは非常に小さくなった。しかし、水蒸気熱処理後はライフタイムが47μsに向上した。ライフタイムの向上は、水蒸気熱処理により、エッチングされた部分を中心にパッシベーションがなされたと考えられる。このライフタイム47μsのパッシベーション特性の試料において、本発明のソーラーセル特性の原理実証ができた。より良い特性のソーラーセル作成のためには、パッシベーションの最適化が重要である。   In the above demonstration, a solar cell was formed by thinning the thermal oxide film and performing steam heat treatment. At this time, as described above, a sample having a lifetime of 185 μs with a thermal oxide film was used. The film thickness after the thermal oxide film was thinned was 1.5 nm on average, but the variation is large, and it seems that there are some parts that are completely etched. Therefore, the lifetime has become very small. However, the lifetime was improved to 47 μs after the steam heat treatment. It is thought that the improvement of the lifetime was carried out mainly by the steamed heat treatment, mainly on the etched portion. The principle of the solar cell characteristics of the present invention was able to be demonstrated in the sample having the passivation characteristics with a lifetime of 47 μs. Optimization of passivation is important for the creation of solar cells with better characteristics.

本発明に係るソーラーセルにおいて、半導体基板2の他方の面に絶縁薄膜3を介して第1、第2の電極4、6を形成し、半導体基板2の一方の面側から光照射する実施の形態では、電極間、電極幅、半導体基板の板厚を次ぎのように設定することができる。   In the solar cell according to the present invention, the first and second electrodes 4 and 6 are formed on the other surface of the semiconductor substrate 2 via the insulating thin film 3 and light is irradiated from one surface side of the semiconductor substrate 2. In the embodiment, the distance between the electrodes, the electrode width, and the thickness of the semiconductor substrate can be set as follows.

少数キャリアの拡散長Lは次の式で表される。
L= √(D×τ)
Dは拡散係数、τはライフタイムを示す。
The diffusion length L of minority carriers is expressed by the following equation.
L = √ (D × τ)
D represents a diffusion coefficient, and τ represents a lifetime.

図17に示すように、半導体基板2の板厚をz1、第1の電極4の電極幅t1、第2の電極6の電極幅t2、電極間の間隔d2としたとき、それぞれ次のように小数キャリアの拡散長L以下に設定することが好ましい。
d2 < √(D・τ)
t1 < √(D・τ)
t2 < √(D・τ)
z1 < √(D・τ)
As shown in FIG. 17, when the thickness of the semiconductor substrate 2 is z1, the electrode width t1 of the first electrode 4, the electrode width t2 of the second electrode 6, and the distance d2 between the electrodes, respectively, It is preferable to set it to the diffusion length L or less of the decimal carrier.
d2 <√ (D · τ)
t1 <√ (D · τ)
t2 <√ (D · τ)
z1 <√ (D · τ)

本発明では、試料の質によりライフタイムがいろいろな値をとりうるので、それに応じた試料設計をする必要がある。   In the present invention, since the lifetime can take various values depending on the quality of the sample, it is necessary to design the sample accordingly.

一方、本発明に係る半導体ソーラーセルは、半導体基板2の不純物濃度に関わりなく構成することができる利点がある。本発明に係る半導体基板2の不純物濃度としては、好ましくは1×1015cm―3以上の高不純物濃度とする。本発明に係る半導体基板2の不純物濃度としては、1×1015cm―3以下の低不純物濃度でも可能である。 On the other hand, the semiconductor solar cell according to the present invention has an advantage that it can be configured regardless of the impurity concentration of the semiconductor substrate 2. The impurity concentration of the semiconductor substrate 2 according to the present invention is preferably a high impurity concentration of 1 × 10 15 cm −3 or more. The impurity concentration of the semiconductor substrate 2 according to the present invention can be as low as 1 × 10 15 cm −3 or less.

[第7実施の形態]
図18に、本発明に係る半導体ソーラーセルの第7実施の形態を示す。パッシベーション薄膜として、シリコン酸化(SiO)膜は、シリコンの半導体基板の表面を良好にパッシベーションする絶縁体である。しかし、パッシベーション薄膜として用いるシリコン酸化膜は、トンネル効果で例えば金属の第1及び第2の電極に電流を流すために、膜厚を約2nm以下、好ましくは1.5nm以下にする必要がある。1nm以下のシリコン酸化(SiO)膜をパッシベーション用に用いた場合、膜厚のバラツキが無視できない。より薄いシリコン酸化膜の箇所は、上に形成した金属が拡散してシリコン基板にコンタクトしてパッシベーション効果がなくなる恐れがある。半導体ソーラーセルを構成する半導体基板の表面パッシベーションを達成できれば、表面に形成するパッシベーション薄膜は、完全な絶縁膜でなくても良い。例えば、半導体基板よりもバンドギャップの大きい真性非晶質半導体は、半導体基板に対して絶縁性が高くかつ電流導通可能なパッシベーション膜として用いることができる。
[Seventh embodiment]
FIG. 18 shows a seventh embodiment of the semiconductor solar cell according to the present invention. As a passivation thin film, a silicon oxide (SiO 2 ) film is an insulator that satisfactorily passivation the surface of a silicon semiconductor substrate. However, the silicon oxide film used as the passivation thin film needs to have a film thickness of about 2 nm or less, preferably 1.5 nm or less, in order to allow a current to flow through the first and second electrodes of metal due to the tunnel effect. When a silicon oxide (SiO 2 ) film of 1 nm or less is used for passivation, variations in film thickness cannot be ignored. The thinner silicon oxide film may be diffused by the metal formed thereon to contact the silicon substrate and lose the passivation effect. As long as the surface passivation of the semiconductor substrate constituting the semiconductor solar cell can be achieved, the passivation thin film formed on the surface may not be a complete insulating film. For example, an intrinsic amorphous semiconductor having a band gap larger than that of a semiconductor substrate can be used as a passivation film that is highly insulating with respect to the semiconductor substrate and can conduct current.

第7実施の形態に係る半導体ソーラーセル41は、第1導電型の半導体基板2,本例ではp型の結晶シリコンによる半導体基板が用いられる。結晶シリコンは、単結晶シリコンあるいは多結晶シリコンである(以下、同様である)。半導体ソーラーセル41は、半導体基板2の一方の面にパッシベーション薄膜となる真性非晶質シリコン膜42を介して第1の電極4と第2の電極6とを形成し、半導体基板2の他方の面に絶縁膜44を形成して構成される。この構成では、半導体基板2の光hνが照射される他方の面での乱反射を防止するために、反射防止膜43を介して絶縁膜44が形成される。絶縁膜44としては、光透過性を有する例えばシリコン酸化膜等を用いることができる。反射防止膜43としては、例えばシリコン酸化膜、シリコン窒化膜の積層膜で形成することができる。   The semiconductor solar cell 41 according to the seventh embodiment uses a first conductivity type semiconductor substrate 2 and a semiconductor substrate made of p-type crystalline silicon in this example. The crystalline silicon is single crystal silicon or polycrystalline silicon (hereinafter the same). In the semiconductor solar cell 41, the first electrode 4 and the second electrode 6 are formed on one surface of the semiconductor substrate 2 via an intrinsic amorphous silicon film 42 that becomes a passivation thin film, and the other surface of the semiconductor substrate 2 is formed. An insulating film 44 is formed on the surface. In this configuration, the insulating film 44 is formed via the antireflection film 43 in order to prevent irregular reflection on the other surface irradiated with the light hν of the semiconductor substrate 2. As the insulating film 44, for example, a silicon oxide film or the like having optical transparency can be used. The antireflection film 43 can be formed of, for example, a laminated film of a silicon oxide film and a silicon nitride film.

第1の電極4及び第2の電極6は、第3実施の形態で説明したと同様に、それぞれストライプ状の複数の電極部を一方向に向かって所要の間隔を置いて配列して形成される。第1の電極4及び第2の電極6は、櫛歯状に形成され、互いに噛み合うように配置される。隣り合う第1の電極4と第2の電極6との間隔は、電子少数キャリアの拡散距離以下に設定される。   As described in the third embodiment, each of the first electrode 4 and the second electrode 6 is formed by arranging a plurality of stripe-shaped electrode portions at a predetermined interval in one direction. The The first electrode 4 and the second electrode 6 are formed in a comb-like shape and are arranged so as to mesh with each other. The distance between the adjacent first electrode 4 and second electrode 6 is set to be equal to or less than the diffusion distance of electron minority carriers.

第1の電極4は、半導体基板2及び第2の電極6の仕事関数より小さい仕事関数の金属、例えばアルミニウム(Al)あるいはハフニウム(Hf)あるいはタンタル(Ta)あるいはインジウム(In)あるいはジルコニウム(Zr)等の金属で形成される。第2の電極6は、半導体基板2及び第1の電極4の仕事関数より大きい仕事関数の金属、例えば金(Au)あるいはニッケル(Ni)あるいは白金(Pt)あるいはパラジウム(Pd)等の金属で形成される。   The first electrode 4 is made of a metal having a work function smaller than that of the semiconductor substrate 2 and the second electrode 6, such as aluminum (Al), hafnium (Hf), tantalum (Ta), indium (In), or zirconium (Zr). ) Or the like. The second electrode 6 is a metal having a work function larger than that of the semiconductor substrate 2 and the first electrode 4, for example, a metal such as gold (Au), nickel (Ni), platinum (Pt), or palladium (Pd). It is formed.

真性非晶質シリコン膜42は、バンドギャップが1.5eV〜1.9eVの半導体である。この真性非晶質シリコン膜42のバンドギャップは、結晶シリコンの半導体基板2のバンドギャップ1.12eVより大きく、半導体基板2に対して絶縁性が高く、電流導通可能な膜である。真性非晶質シリコン膜42は、水素を導入することにより、欠陥を低減することがで、パッシベーション膜2として用いることができる。非晶質シリコンが優れたパッシベーション効果を発揮することは、結晶シリコンと非晶質シリコン膜を組み合わせたHITソーラーセルにおいて、実証されている。   The intrinsic amorphous silicon film 42 is a semiconductor having a band gap of 1.5 eV to 1.9 eV. The band gap of the intrinsic amorphous silicon film 42 is larger than the band gap 1.12 eV of the semiconductor substrate 2 made of crystalline silicon, and is a film that is highly insulating with respect to the semiconductor substrate 2 and can conduct current. The intrinsic amorphous silicon film 42 can be used as the passivation film 2 because defects can be reduced by introducing hydrogen. It has been demonstrated in an HIT solar cell that combines crystalline silicon and an amorphous silicon film that amorphous silicon exhibits an excellent passivation effect.

真性非晶質シリコン膜42は、バンドギャップがシリコン酸化(SiO)膜よりも小さいので、厚い膜を用いてもトンネル電流を得ることができる。パッシベーション薄膜として真性非晶質シリコン膜42の好適な膜厚は、3nm〜50nmである。本実施の形態では、真性非晶質シリコン膜単層の形成で十分である。 Since the intrinsic amorphous silicon film 42 has a smaller band gap than the silicon oxide (SiO 2 ) film, a tunnel current can be obtained even if a thick film is used. A suitable film thickness of the intrinsic amorphous silicon film 42 as a passivation thin film is 3 nm to 50 nm. In this embodiment mode, it is sufficient to form a single layer of intrinsic amorphous silicon film.

第7実施の形態に係る半導体ソーラーセル41の動作は、前述の第3実施の形態と同様である。   The operation of the semiconductor solar cell 41 according to the seventh embodiment is the same as that of the third embodiment described above.

第7実施の形態に係る半導体ソーラーセル41によれば、パッシベーション薄膜として真性非晶質シリコン膜を用いるので、シリコン酸化膜よりバンドギャップが小さく、かつ膜厚を大きくしても大きなトンネル電流をえることができる。従って、より光電力変換効率が高い実用可能なソーラーセルを提供することができる。   According to the semiconductor solar cell 41 according to the seventh embodiment, since the intrinsic amorphous silicon film is used as the passivation thin film, the band gap is smaller than the silicon oxide film, and a large tunnel current is obtained even when the film thickness is increased. be able to. Therefore, a practical solar cell with higher optical power conversion efficiency can be provided.

[第8実施の形態]
図19に、本発明に係る半導体ソーラーセルの第8実施の形態を示す。本実施の形態は、第7実施の形態の変形例に相当する。第8実施の形態に係る半導体ソーラーセル46は、第1導電型の半導体基板2,本例ではp型の結晶シリコンによる半導体基板が用いられる。半導体ソーラーセル46は、半導体基板2の一方の面にパッシベーション薄膜47を介して第1の電極4と第2の電極6とを形成し、半導体基板2の他方の面に反射防止膜43を介して絶縁膜44を形成して構成される。
[Eighth Embodiment]
FIG. 19 shows an eighth embodiment of a semiconductor solar cell according to the present invention. This embodiment corresponds to a modification of the seventh embodiment. The semiconductor solar cell 46 according to the eighth embodiment uses a first conductivity type semiconductor substrate 2 and a semiconductor substrate made of p-type crystalline silicon in this example. In the semiconductor solar cell 46, the first electrode 4 and the second electrode 6 are formed on one surface of the semiconductor substrate 2 via a passivation thin film 47, and the antireflection film 43 is interposed on the other surface of the semiconductor substrate 2. An insulating film 44 is formed.

本実施の形態では、パッシベーション薄膜47として、半導体基板2上に成膜した薄いシリコン酸化膜48と、シリコン酸化(SiO)膜48上に成膜した真性非晶質シリコン膜42とにより構成される。薄いシリコン酸化膜48は、トンネル効果を有する膜厚、例えば膜厚1.5nm以下、例えば0.5nmで形成される。薄いシリコン酸化膜48は、好ましくは前述した水蒸気熱酸化膜を用いる。 In the present embodiment, the passivation thin film 47 includes a thin silicon oxide film 48 formed on the semiconductor substrate 2 and an intrinsic amorphous silicon film 42 formed on the silicon oxide (SiO 2 ) film 48. The The thin silicon oxide film 48 is formed with a film thickness having a tunnel effect, for example, a film thickness of 1.5 nm or less, for example, 0.5 nm. As the thin silicon oxide film 48, the above-described steam thermal oxide film is preferably used.

その他の構成は、第7実施の形態で説明した同様であるので、図19において、図18と対応する部分には同一符号を付して重複説明を省略する。   Since the other configuration is the same as that described in the seventh embodiment, the same reference numerals are given to the portions corresponding to those in FIG.

第8実施の形態に係る半導体ソーラーセル46によれば、薄いシリコン酸化膜48の上に真性非晶質シリコン膜42を形成することにより、第1の電極4及び第2の電極6である金属の拡散を防止でき、良好なパッシベーションとトンネル電流が得られる。従って、より信頼性が高く、またより光電力変換効率が高い実用可能なソーラーセルを提供することができる。   According to the semiconductor solar cell 46 according to the eighth embodiment, by forming the intrinsic amorphous silicon film 42 on the thin silicon oxide film 48, the metal that is the first electrode 4 and the second electrode 6. Diffusion can be prevented, and good passivation and tunneling current can be obtained. Therefore, it is possible to provide a practical solar cell with higher reliability and higher optical power conversion efficiency.

第7、第8実施の形態では、結晶シリコンの半導体基板2に、パッシベーション薄膜として半導体基板と同じ半導体による真性非晶質シリコン膜42を形成した。その他、結晶シリコンの半導体基板2に、パッシベーション薄膜としてシリコン以外の半導体による真性非晶質半導体膜を形成することもできる。半導体基板として半導体材質が異なる結晶半導体基板を用いたときにも、パッシベーション薄膜として、上記と同様に、結晶半導体基板と同じ半導体、あるいは異なる半導体による真性非晶質半導体膜を用いることができる。パッシベーション薄膜としては、好ましくは半導体基板と同質の半導体による真性非晶質半導体膜を用いるのがよい。   In the seventh and eighth embodiments, the intrinsic amorphous silicon film 42 made of the same semiconductor as the semiconductor substrate is formed on the crystalline silicon semiconductor substrate 2 as the passivation thin film. In addition, an intrinsic amorphous semiconductor film made of a semiconductor other than silicon can be formed as a passivation thin film on the crystalline silicon semiconductor substrate 2. When a crystalline semiconductor substrate made of a different semiconductor material is used as the semiconductor substrate, an intrinsic amorphous semiconductor film made of the same semiconductor as the crystalline semiconductor substrate or a different semiconductor can be used as the passivation thin film as described above. As the passivation thin film, an intrinsic amorphous semiconductor film made of a semiconductor of the same quality as the semiconductor substrate is preferably used.

第7実施の形態のパッシベーション薄膜となる真性非晶質半導体膜42、あるいは第8実施の形態の真性非晶質半導体膜42及び薄いシリコン酸化膜48によるパッシベーション薄膜47は、第1実施の形態〜第6実施の形態のパッシベーション薄膜に適用できる。   The intrinsic amorphous semiconductor film 42 to be a passivation thin film according to the seventh embodiment, or the passivation thin film 47 formed by the intrinsic amorphous semiconductor film 42 and the thin silicon oxide film 48 according to the eighth embodiment is the same as that of the first embodiment to It can be applied to the passivation thin film of the sixth embodiment.

本発明の実施の形態のパッシベーション薄膜として、絶縁性の高いダイヤモンドライクカーボン膜を用いることもできる。   As the passivation thin film according to the embodiment of the present invention, a diamond-like carbon film having a high insulating property can also be used.

前述したように、シリコン酸化(SiO)は、10eVのバンドギャップを持ち、非常に優秀な絶縁体であるため、本発明のパッシベーション薄膜として好適である。一方、図20に示すように、様々な高誘電率材料が開発されており、これらはいずれもバンドギャップが1.18eV以上有するので、半導体、例えばシリコンと金属間に設置するパッシベーション薄膜として用いることができる。 As described above, silicon oxide (SiO 2 ) has a band gap of 10 eV and is a very excellent insulator, and thus is suitable as a passivation thin film of the present invention. On the other hand, as shown in FIG. 20, various high dielectric constant materials have been developed, and since these all have a band gap of 1.18 eV or more, they are used as a passivation thin film placed between a semiconductor, for example, silicon and metal. Can do.

特に、電子に対してポテンシャル障壁の小さい材料と、ホールに対してポテンシャル障壁の小さい材料による薄膜を組み合わせれば、良好な半導体ソーラーセルを得ることができる。電子に対してポテンシャル障壁の小さい材料としては、Ta、SrTiO、BaZrO、ZrO、HfO、ZrSiO、HfSiO等がある。ホールに対してポテンシャル障壁の小さい材料としては、LaAlO、Si等がある。 In particular, when a material having a small potential barrier against electrons and a thin film made of a material having a small potential barrier against holes are combined, a good semiconductor solar cell can be obtained. Materials having a small potential barrier with respect to electrons include Ta 2 O 5 , SrTiO 3 , BaZrO 3 , ZrO 2 , HfO 2 , ZrSiO 4 , HfSiO 4 and the like. Examples of the material having a small potential barrier with respect to holes include LaAlO 3 and Si 3 N 4 .

図20は、バンドギャップ1.1eVのシリコン(同図左端)と、電子に対してポテンシャル障壁が小さい材料(実線)と、ホールに対してポテンシャル障壁が小さい材料(破線)を示す。図20では、シリコンのバンドギャップ1.1eVを挟んで上半分(E)に電子に対するポテンシャル障壁を示し、下半分(H)にホールに対するポテンシャル障壁を示す。Ta、SrTiO、BaZrO、ZrO、HfO、ZriO,HfSiOは、電子に対してポテンシャル障壁が小さい材料である。Si、LaAlOは、ホールに対してポテンシャル障壁が小さい材料である。なお、一点鎖線は、SiO、Al、Y、Laのポテンシャル障壁を示す。 FIG. 20 shows silicon having a band gap of 1.1 eV (the left end in the figure), a material having a small potential barrier against electrons (solid line), and a material having a small potential barrier against holes (broken line). In FIG. 20, the upper half (E) shows the potential barrier against electrons and the lower half (H) shows the potential barrier against holes across the silicon band gap of 1.1 eV. Ta 2 O 5, SrTiO 3, BaZrO 3, ZrO 2, HfO 2, Zr S iO 4, HfSiO 4 , the potential barrier is less material to electrons. Si 3 O 4 and LaAlO 3 are materials having a small potential barrier against holes. Incidentally, a dashed line shows a potential barrier SiO 2, Al 2 O 3, Y 2 O 3, La 2 O 3.

次に、電子に対してポテンシャル障壁の小さい材料による薄膜と、ホールに対してポテンシャル障壁の小さい材料による薄膜とを、それぞれの電極下のパッシベーション薄膜として用いた半導体ソーラーセルの実施の形態を示す。   Next, an embodiment of a semiconductor solar cell using a thin film made of a material having a small potential barrier against electrons and a thin film made of a material having a small potential barrier against holes as a passivation thin film under each electrode will be described.

[第9実施の形態]
図21に、本発明に係る半導体ソーラーセルの第9実施の形態を示す。本実施の形態は、上述した電子に対してポテンシャル障壁の小さい材料による薄膜と、ホールに対してポテンシャル障壁の小さい材料とによる薄膜を、それぞれの電極下のパッシベーション薄膜として用いた半導体ソーラーセルである。図21Aは原理的構成を示し、図21Bは動作説明図を示す。
[Ninth Embodiment]
FIG. 21 shows a ninth embodiment of the semiconductor solar cell according to the present invention. The present embodiment is a semiconductor solar cell using the above-described thin film made of a material having a small potential barrier against electrons and the thin film made of a material having a small potential barrier against holes as a passivation thin film under each electrode. . FIG. 21A shows a principle configuration, and FIG. 21B shows an operation explanatory diagram.

第9実施の形態に係る半導体ソーラーセル51は、第1導電型の半導体基板2,本例ではp型の結晶シリコンによる半導体基板が用いられる。半導体ソーラーセル51は、半導体基板2の一方の面に、パッシベーション薄膜として電子に対してポテンシャル障壁が小さい例えばタンタル酸化(Ta)膜52が形成され、タンタル酸化膜52上に仕事関数の小さい例えばAlによる第1の電極4が形成される。また、半導体基板2の他方の面に、パッシベーション薄膜としてホールに対してポテンシャル障壁が小さい例えばシリコン窒化(Si)膜53が形成され、シリコン窒化膜53上に仕事関数が大きい例えばAuによる第2の電極6が形成される。これによって、半導体ソーラーセル51が構成される。パッシベーション薄膜となるタンタル酸化膜52及びシリコン窒化膜53は、その膜厚を、上述したシリコン酸化薄膜の膜厚0.5nm〜2.0nmより厚くして形成することができる。 A semiconductor solar cell 51 according to the ninth embodiment uses a first conductivity type semiconductor substrate 2 and, in this example, a semiconductor substrate made of p-type crystalline silicon. In the semiconductor solar cell 51, for example, a tantalum oxide (Ta 2 O 5 ) film 52 having a small potential barrier against electrons is formed as a passivation thin film on one surface of the semiconductor substrate 2, and the work function of the semiconductor solar cell 51 is on the tantalum oxide film 52. A small first electrode 4 made of, for example, Al is formed. Further, for example, a silicon nitride (Si 3 N 4 ) film 53 having a small potential barrier against holes is formed as a passivation thin film on the other surface of the semiconductor substrate 2, and a work function having a large work function is made of, for example, Au on the silicon nitride film 53. A second electrode 6 is formed. Thus, the semiconductor solar cell 51 is configured. The tantalum oxide film 52 and the silicon nitride film 53 to be the passivation thin film can be formed with a film thickness larger than the film thickness of 0.5 nm to 2.0 nm of the silicon oxide thin film described above.

第9実施の形態の半導体ソーラーセル51の動作を説明する。図21Bに示すように、半導体2に光hνが照射されると、光照射により発生したキャリアの内の小数キャリアである電子eが、バンド曲がりにより形成された内蔵電位に沿って第1の電極4側に移動し、タンタル酸化膜52を通じて第1の電極4に流れる。このとき、パッシベーション薄膜であるタンタル酸化膜52は電子eに対してポテンシャル障壁が小さいので、電子eは第1の電極4へ極めて流れ易くなる。光照射により発生したキャリアのうちの多数キャリアデアルホールhは、逆に第2の電極6側に移動し、パッシベーション薄膜であるシリコン窒化膜53を通じて第2の電極6に流れる。このとき、パッシベーション薄膜であるシリコン窒化膜53はホールhに対してポテンシャル障壁が小さいので、ホールhは第2の電極6へ極めて流れ易くなる。従って、直流抵抗の少ない半導体ソーラーセルを構成することができる。   The operation of the semiconductor solar cell 51 of the ninth embodiment will be described. As shown in FIG. 21B, when the semiconductor 2 is irradiated with the light hν, the electrons e, which are minority carriers among the carriers generated by the light irradiation, are formed along the built-in potential formed by the band bending. 4 flows to the first electrode 4 through the tantalum oxide film 52. At this time, since the tantalum oxide film 52 which is a passivation thin film has a small potential barrier with respect to the electrons e, the electrons e very easily flow to the first electrode 4. Majority carrier holes h out of the carriers generated by the light irradiation move to the second electrode 6 side and flow to the second electrode 6 through the silicon nitride film 53 which is a passivation thin film. At this time, since the silicon nitride film 53 which is a passivation thin film has a small potential barrier with respect to the hole h, the hole h is very likely to flow to the second electrode 6. Therefore, a semiconductor solar cell with low DC resistance can be configured.

第9実施の形態に係る半導体ソーラーセル51によれば、直流抵抗の少ない構造を有するので、更に光電力変換効率が高い実用可能なソーラーセルを提供することができる。シリコン酸化膜よりバンドギャップが小さく、かつ電子及びホールに対して、それぞれポテンシャル障壁の小さい膜をパッシベーション薄膜として用いることにより、膜厚を大きくしても、大きなトンネル電流が得られるので、パッシベーション薄膜としての信頼性が向上する。   According to the semiconductor solar cell 51 according to the ninth embodiment, since it has a structure with a low direct current resistance, a practical solar cell with higher optical power conversion efficiency can be provided. By using a film with a smaller band gap than electrons and holes as a passivation thin film, a large tunnel current can be obtained even if the film thickness is increased. Reliability is improved.

[第10実施の形態]
図22に、本発明に係る半導体ソーラーセルの第10実施の形態を示す。本実施の形態は、上述した電子に対してポテンシャル障壁の小さい材料による薄膜と、ホールに対してポテンシャル障壁の小さい材料とによる薄膜を、それぞれの電極下のパッシベーション薄膜として用いた半導体ソーラーセルである。
[Tenth embodiment]
FIG. 22 shows a tenth embodiment of a semiconductor solar cell according to the present invention. The present embodiment is a semiconductor solar cell using the above-described thin film made of a material having a small potential barrier against electrons and the thin film made of a material having a small potential barrier against holes as a passivation thin film under each electrode. .

第10実施の形態に係る半導体ソーラーセル55は、第1導電型の半導体基板2,本例ではp型の結晶シリコンによる半導体基板が用いられる。半導体ソーラーセル55は、半導体基板2の一方の面にパッシベーション薄膜56を介して第1の電極4と第2の電極6とを形成し、半導体基板2の他方の面に反射防止膜43を介して絶縁膜44を形成して構成される。パッシベーション薄膜56は、前述した高誘電率材料膜で形成される。そして、このパッシベーション薄膜56は、第9実施の形態で説明したと同様に、第1の電極4下に対応するパッシベーション薄膜を電子に対してポテンシャル障壁が小さい材料膜で形成し、第2の電極6下に対応するパッシベーション薄膜をホールに対してポテンシャル障壁が小さい材料膜で形成する。   The semiconductor solar cell 55 according to the tenth embodiment uses a first conductivity type semiconductor substrate 2 and a semiconductor substrate made of p-type crystalline silicon in this example. In the semiconductor solar cell 55, the first electrode 4 and the second electrode 6 are formed on one surface of the semiconductor substrate 2 via the passivation thin film 56, and the antireflection film 43 is interposed on the other surface of the semiconductor substrate 2. An insulating film 44 is formed. The passivation thin film 56 is formed of the above-described high dielectric constant material film. In the same manner as described in the ninth embodiment, the passivation thin film 56 is formed by forming a passivation thin film corresponding to the lower part of the first electrode 4 with a material film having a small potential barrier with respect to electrons. 6 A corresponding passivation thin film is formed with a material film having a small potential barrier with respect to holes.

シリコンの半導体基板2の表面に高誘電率材料膜を形成したとき、シリコンの極表面には極めて薄い例えば0.5nm程度の膜厚のシリコン酸化(SiO2)膜57が形成されることが知られている。従って、本実施の形態では、この薄いシリコン酸化膜57とその上の高誘電率材によるパッシベーション薄膜56との2層膜構造のパッシベーション薄膜58が形成されることになる。   It is known that when a high dielectric constant material film is formed on the surface of a silicon semiconductor substrate 2, a very thin silicon oxide (SiO2) film 57 having a thickness of, for example, about 0.5 nm is formed on the extreme surface of silicon. ing. Accordingly, in the present embodiment, a passivation thin film 58 having a two-layer film structure of the thin silicon oxide film 57 and the passivation thin film 56 made of a high dielectric constant material thereon is formed.

このとき、シリコン酸化膜57が半導体基板表面をパッシベーションし、高誘電率材によるパッシベーション薄膜56がパッシベーションと、電子及びホールの輸送層として機能することになる。   At this time, the silicon oxide film 57 passivates the surface of the semiconductor substrate, and the passivation thin film 56 made of a high dielectric constant material functions as a passivation and electron / hole transport layer.

その他の構成は、第7実施の形態及び第8実施の形態で説明したと同様であるので、図18、図21に対応する部分には同一符号を付して重複説明を省略する。   Since other configurations are the same as those described in the seventh embodiment and the eighth embodiment, portions corresponding to those in FIGS. 18 and 21 are denoted by the same reference numerals, and redundant description is omitted.

第10実施の形態に係る半導体ソーラーセル55によれば、薄いシリコン酸化膜57で半導体基板表面のパッシベーションが行われ、また高誘電率材によるパッシベーション薄膜56でさらに半導体基板表面のパッシベーションが行われる。これにより、半導体基板表面のパッシベーションが良好となる。しかも、高誘電率材によるパッシベーション薄膜56は、それぞれの第1の電極4及び第2の電極6下に在って電子輸送層、ホール輸送層となるので、第1の電極4への電子の流れ、第2の電極6へのホールの流れを容易にすることができる。従って、パッシベーションの信頼性が向上し、直流抵抗が少なくなるので、更に光電力変換効率が高い実用可能なソーラーセルを提供することができる。   According to the semiconductor solar cell 55 according to the tenth embodiment, the surface of the semiconductor substrate is passivated by the thin silicon oxide film 57, and the surface of the semiconductor substrate is further passivated by the passivation thin film 56 made of a high dielectric constant material. Thereby, the passivation of the semiconductor substrate surface becomes good. In addition, the passivation thin film 56 made of a high dielectric constant material is located under the first electrode 4 and the second electrode 6 and serves as an electron transport layer and a hole transport layer. The flow of holes to the second electrode 6 can be facilitated. Therefore, since the reliability of passivation is improved and the direct current resistance is reduced, a practical solar cell with higher optical power conversion efficiency can be provided.

第9実施の形態のパッシベーション薄膜52,53、あるいは第10実施の形態のパッシベーション薄膜58の構成は、第2実施の形態〜第6実施の形態のパッシベーション薄膜に適用できる。   The configuration of the passivation thin films 52 and 53 of the ninth embodiment or the passivation thin film 58 of the tenth embodiment can be applied to the passivation thin films of the second to sixth embodiments.

上述した第2〜第5、第7〜第10実施の形態では、半導体基板2としてp型のシリコン半導体基板を用いたが、n型のシリコン半導体基板を用いることもできる。上述した第6実施の形態では、半導体2としてn型のシリコン半導体基板を用いたが、p型のシリコン半導体基板を用いることもできる。   In the second to fifth and seventh to tenth embodiments described above, a p-type silicon semiconductor substrate is used as the semiconductor substrate 2, but an n-type silicon semiconductor substrate can also be used. In the sixth embodiment described above, an n-type silicon semiconductor substrate is used as the semiconductor 2, but a p-type silicon semiconductor substrate can also be used.

上例では、半導体基板2としてシリコン基板を用いたが、その他、ゲルマニウム基板、例えばGaAs、その他などの化合物半導体基板を用いることもできる。   In the above example, a silicon substrate is used as the semiconductor substrate 2, but a germanium substrate, for example, a compound semiconductor substrate such as GaAs or the like can also be used.

上述の実施の形態では、第1の電極及び/又は第2の電極を仕事関数の異なる2種以上の電極、例えば金属の電極で形成することができる。例えば、機能に合わせて、内蔵電位を形成するための電極と、電流取り出しのための低抵抗の電極とを組み合わせて第1の電極及び/又は第2の電極を構成することができる。   In the above-described embodiment, the first electrode and / or the second electrode can be formed of two or more electrodes having different work functions, for example, metal electrodes. For example, according to the function, the first electrode and / or the second electrode can be configured by combining an electrode for forming a built-in potential and a low-resistance electrode for extracting current.

1、8、11、12、21、41、46、51、55・・ソーラーセル、2・・半導体基板、3、5・・絶縁薄膜、4、6・・電極、13・・絶縁膜、22・・透明導電膜による電極、42・・真性非晶質シリコン膜、47・・パッシベーション薄膜、   1, 8, 11, 12, 21, 41, 46, 51, 55 .. solar cell 2... Semiconductor substrate 3, 5 .. insulating thin film 4, 6. ..Electrode made of transparent conductive film, 42..Intrinsic amorphous silicon film, 47..Passivation thin film,

Claims (3)

半導体基板と、
前記半導体基板の光入射される面の反対面に形成され、前記半導体基板よりも絶縁性が高く、トンネル効果による電流導通可能な、熱酸化膜に水蒸気熱処理が施された水蒸気熱酸化膜からなるパッシベーション薄膜と、
前記パッシベーション薄膜上に形成された仕事関数が異なる第1の電極及び第2の電極と、を有し、
前記第1の電極は、仕事関数が前記第2の電極及び前記半導体基板の仕事関数より小さい金属で形成され、
前記第2の電極は、仕事関数が前記第1の電極及び前記半導体基板の仕事関数より大きい金属で形成される
ことを特徴とする半導体ソーラーセル。
A semiconductor substrate;
It is formed on a surface opposite to the light incident surface of the semiconductor substrate, and is made of a water vapor thermal oxide film that is higher in insulation than the semiconductor substrate and capable of current conduction by a tunnel effect, and is obtained by performing a heat treatment on the thermal oxide film. A passivation film,
A first electrode and a second electrode having different work functions formed on the passivation thin film,
The first electrode is formed of a metal having a work function smaller than that of the second electrode and the semiconductor substrate;
The semiconductor solar cell, wherein the second electrode is formed of a metal having a work function larger than that of the first electrode and the semiconductor substrate.
前記第1の電極と前記第2の電極が一方向に向かって光誘起された、光照射により半導体基板に発生する電子又はホールのうちの少数キャリアの拡散距離以下の間隔を置いて交互に配列され、
第1の電極同士が電気的に接続され、
第2の電極同士が電気的に接続される
ことを特徴とする請求項1に記載の半導体ソーラーセル。
The first electrode and the second electrode are photo-induced in one direction and are alternately arranged with an interval equal to or less than the diffusion distance of minority carriers of electrons or holes generated in the semiconductor substrate by light irradiation. And
The first electrodes are electrically connected to each other;
The semiconductor solar cell according to claim 1 , wherein the second electrodes are electrically connected to each other.
前記半導体基板の光入射される面の反対面側に、前記第1の電極及び前記第2の電極と電気的に接続された電流を取り出すための導電ブロック体を有し、
前記導電ブロック体は、絶縁体に埋め込まれた、前記第1の電極と電気的に接続される第1の金属ブロック部と、前記第2の電極と電気的に接続される第2の金属ブロック部とを有する
ことを特徴とする請求項1に記載の半導体ソーラーセル。
A conductive block body for taking out a current electrically connected to the first electrode and the second electrode on a surface opposite to the light incident surface of the semiconductor substrate;
The conductive block body includes a first metal block portion embedded in an insulator and electrically connected to the first electrode, and a second metal block electrically connected to the second electrode. The semiconductor solar cell according to claim 1, further comprising: a portion.
JP2010203532A 2010-05-11 2010-09-10 Semiconductor solar cell Expired - Fee Related JP5424270B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010203532A JP5424270B2 (en) 2010-05-11 2010-09-10 Semiconductor solar cell

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010109708 2010-05-11
JP2010109708 2010-05-11
JP2010189029 2010-08-26
JP2010189029 2010-08-26
JP2010203532A JP5424270B2 (en) 2010-05-11 2010-09-10 Semiconductor solar cell

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013020693A Division JP5692708B2 (en) 2010-05-11 2013-02-05 Manufacturing method of semiconductor solar cell

Publications (2)

Publication Number Publication Date
JP2012069538A JP2012069538A (en) 2012-04-05
JP5424270B2 true JP5424270B2 (en) 2014-02-26

Family

ID=46166508

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010203532A Expired - Fee Related JP5424270B2 (en) 2010-05-11 2010-09-10 Semiconductor solar cell
JP2013020693A Expired - Fee Related JP5692708B2 (en) 2010-05-11 2013-02-05 Manufacturing method of semiconductor solar cell

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013020693A Expired - Fee Related JP5692708B2 (en) 2010-05-11 2013-02-05 Manufacturing method of semiconductor solar cell

Country Status (1)

Country Link
JP (2) JP5424270B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150083183A1 (en) * 2012-04-25 2015-03-26 Mitsubishi Electric Corporation Solar cell, manufacturing method for solar cell, and solar cell module
WO2014013637A1 (en) * 2012-07-18 2014-01-23 パナソニック株式会社 Secondary cell, solar secondary cell and method for manufacturing same
JP6000008B2 (en) * 2012-07-24 2016-09-28 学校法人トヨタ学園 Photoelectric conversion element
JP5921999B2 (en) * 2012-09-25 2016-05-24 本田技研工業株式会社 Nano pillar type solar cell
KR101961370B1 (en) * 2013-01-25 2019-03-22 엘지전자 주식회사 Solar cell
JP5657151B1 (en) 2014-01-23 2015-01-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Semiconductor device and manufacturing method of semiconductor device
KR101620431B1 (en) 2014-01-29 2016-05-12 엘지전자 주식회사 Solar cell and method for manufacturing the same
US9337369B2 (en) * 2014-03-28 2016-05-10 Sunpower Corporation Solar cells with tunnel dielectrics
US20160020342A1 (en) * 2014-07-17 2016-01-21 Solarcity Corporation Solar cell with interdigitated back contact
JP6153507B2 (en) * 2014-11-25 2017-06-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Semiconductor device and manufacturing method of semiconductor device
US10566483B2 (en) * 2015-03-17 2020-02-18 Lg Electronics Inc. Solar cell
EP3151289A1 (en) * 2015-10-01 2017-04-05 LG Electronics Inc. Solar cell
KR101768907B1 (en) 2016-09-27 2017-08-18 충남대학교산학협력단 Method of fabricating Solar Cell
PT3321973T (en) 2016-11-09 2021-03-16 Meyer Burger Germany Ag Crystalline solar cell having a transparent, conductive layer between the front contacts and method for manufacturing such a solar cell
KR102018381B1 (en) * 2017-01-26 2019-09-04 엘지전자 주식회사 Solar cell and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249788A (en) 1994-03-11 1995-09-26 Tonen Corp Solar cell
JP2000286436A (en) * 1999-03-31 2000-10-13 Sanyo Electric Co Ltd Manufacture of output region of solar battery
JP2002164556A (en) 2000-11-27 2002-06-07 Kyocera Corp Back electrode type solar battery element
JP2002237598A (en) 2001-02-08 2002-08-23 Seiko Epson Corp Manufacturing method of thin-film transistor
JP2003197632A (en) 2001-12-25 2003-07-11 Seiko Epson Corp Manufacturing method of thin film transistor, semiconductor device and electric optical device
JP2007281044A (en) * 2006-04-04 2007-10-25 Canon Inc Solar battery
JP5528653B2 (en) * 2006-08-09 2014-06-25 信越半導体株式会社 Semiconductor substrate, electrode forming method and solar cell manufacturing method
JP2008211065A (en) 2007-02-27 2008-09-11 Kyocera Corp Photoelectric conversion device and its manufacturing method
JP2010527163A (en) 2007-08-21 2010-08-05 エルジー エレクトロニクス インコーポレイティド Porous structure solar cell and manufacturing method thereof
KR20100131524A (en) * 2008-04-09 2010-12-15 어플라이드 머티어리얼스, 인코포레이티드 Nitrided barrier layers for solar cells
CN102077358B (en) * 2008-07-03 2015-09-09 三菱电机株式会社 Photvoltaic device and manufacture method thereof
JP5152858B2 (en) * 2008-08-22 2013-02-27 シャープ株式会社 Solar cell module and manufacturing method thereof
WO2010021204A1 (en) * 2008-08-22 2010-02-25 三洋電機株式会社 Solar cell module, solar cell, and solar cell module manufacturing method

Also Published As

Publication number Publication date
JP5692708B2 (en) 2015-04-01
JP2012069538A (en) 2012-04-05
JP2013080980A (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP5692708B2 (en) Manufacturing method of semiconductor solar cell
CN109728103B (en) Solar cell
JP5390102B2 (en) Semiconductor device having heterojunction and interfinger structure
JP2019195111A (en) Tandem solar cell and method for manufacturing the same
CN115188837B (en) Back contact solar cell, preparation method and cell assembly
JP2008543067A (en) Method for manufacturing single-sided contact solar cell and single-sided contact solar cell
TW201218401A (en) Crystalline photovoltaic cell and method of manufacturing crystalline photovoltaic cell
TW201037845A (en) Photovoltaic cell structure and manufacturing method
US20180219118A1 (en) Back contact photovoltaic cells with induced junctions
KR102457929B1 (en) Tandem solar cell and method of manufacturing thereof
KR101159277B1 (en) A fabricating method of solar cell using ferroelectric material
JP5667280B2 (en) Solar cell and manufacturing method thereof
CN115148838B (en) Solar cell, production method and photovoltaic module
JP5248471B2 (en) Photovoltaic device and method of manufacturing the same
WO2013057978A1 (en) Photoelectric conversion apparatus, method for manufacturing same, and photoelectric conversion module
KR20090050334A (en) Method of forming local back surface field lower electrode of solar cell
CN102832263A (en) Solar cell having back surface field structures and manufacturing method thereof
KR102126851B1 (en) Solar cell and manufacturing method thereof
KR101629690B1 (en) Hot Electron Energy Device using MetalInsulatorMetal structure
TW201434165A (en) Solar cell, method for manufacturing the same and solar cell module
JP6191995B2 (en) Solar cell module
JP2010140936A (en) Photovoltaic device and manufacturing method thereof
JPWO2013046386A1 (en) SOLAR CELL, SOLAR CELL MODULE, AND SOLAR CELL MANUFACTURING METHOD
EP2657977A1 (en) Solar cells including low recombination electrical contacts and systems and methods of forming the same
WO2013128566A1 (en) Solar cell and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120425

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130213

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5424270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees