JP5423871B2 - 情報処理装置、情報処理方法、およびプログラム - Google Patents
情報処理装置、情報処理方法、およびプログラム Download PDFInfo
- Publication number
- JP5423871B2 JP5423871B2 JP2012504195A JP2012504195A JP5423871B2 JP 5423871 B2 JP5423871 B2 JP 5423871B2 JP 2012504195 A JP2012504195 A JP 2012504195A JP 2012504195 A JP2012504195 A JP 2012504195A JP 5423871 B2 JP5423871 B2 JP 5423871B2
- Authority
- JP
- Japan
- Prior art keywords
- tlb
- information
- cpu
- collected
- designation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
Description
オペレーティングシステム11は、例えば、ファイル管理機能、メモリ管理機能、プロセス管理機能等を有する。オペレーティングシステム11は、情報処理装置1からの通知(割り込み)を受信すると、所定の処理を実行する。例えば、オペレーティングシステム11は、CPU15のハードウェアを通じて、緊急停止の要求を受け付け、緊急停止する。また、実施例1では、例えば、オペレーティングシステム11は、予めシステム管理者が設定ファイル231に指定した仮想CPUまたは物理CPUのTLBに登録されている情報を、システム管理者が設定ファイル231に指定しておいた出力先へ格納してシステムを再起動する。
(1)採取タイミングの指定
TLBに登録されている情報を採取するタイミングを指定する場合は、予めシステム管理者が設定ファイル231に以下のように記述しておく。
パニック発生時にtlb-dump-cpuで指定されたCPUのTLBに登録されている情報を採取する場合の設定例を次に示す。
tlb-dump-timing ="panic";
ブート処理中のカーネル初期化時にtlb-dump-cpuで指定されたCPU(仮想CPU、あるいは物理CPU)のTLBに登録されている情報を採取する場合の設定例を次に示す。
tlb-dump-timing="kernel-init";
TLBに登録されている情報を採取する対象のCPU(仮想CPU、あるいは物理CPU)を指定する場合は、予めシステム管理者が設定ファイル231に以下のように記述しておく。
緊急停止した仮想CPUまたは物理CPUのTLBに登録されている情報を採取する場合の設定例は次の通りである。なお、仮想CPUまたは物理CPUが緊急停止する場合には、緊急停止する仮想CPUまたは物理CPUからオペレーティングシステム11に緊急停止を要求する。したがって、オペレーティングシステム11は、緊急停止した仮想CPUまたは物理CPUを認識している。
tlb-dump-cpu ="panic";
システム管理者がTLBの情報が採取される仮想CPUまたは物理CPUを指定したい場合に、以下の指定がなされる。例えば、CPU番号が0と2の2つのCPUのTLBに登録されている情報を採取する場合の設定例は次の通りである。
tlb-dump-cpu ="0,2";
CPU15に搭載されているすべての仮想CPUまたは物理CPUのTLBに登録されている情報を採取する場合の設定例は次の通りである。
tlb-dump-cpu ="all";
TLBに登録されている情報を採取しない場合の設定例は、以下の通りである。
tlb-dump-cpu ="none";
TLBに登録されている情報をファイル名 /work/tlb-dump.txtのファイルに出力する場合の設定例は、以下の通りである。
tlb-dump-output ="/work/tlb-dump.txt";
情報処理装置1を緊急停止させてメモリダンプを採取するファイルへ、TLBの情報を出力する例は、以下の通りである。以下の指定により、CPU15は、情報処理装置1を緊急停止させた時にTLBに登録されている情報をメモリダンプの一部として採取し、情報処理装置1、すなわち、オペレーティングシステム11を再起動する。
tlb-dump-output ="crash-dump";
情報処理装置1の稼働中にTLBに登録されている情報をメモリダンプの一部として採取し、情報処理装置1の運用を継続する場合の設定例は以下の通りである。
tlb-dump-output ="live-dump";
TLBに登録されている情報をコンソールに出力する場合の設定例は以下の通りである。
tlb-dump-output ="console";
図3に実施例1の比較例となるシステムの処理のフローチャートを例示する。比較例のシステムの構成は、図1の場合と同様であると仮定する。ただし、図3で示される処理は、ファームウェア12上のツールの処理として例示できる。また、図1と同様に、CPU15内では、複数の仮想CPUあるいは物理CPUが利用可能であると仮定する。
図4および図5に実施例1に係る情報処理装置1でのTLB情報を採取する処理のフローチャートを示す。上述のように、情報処理装置1では予め設定ファイル231にtlb-dump-cpu ="all"等のように、対象とする仮想CPU(仮想CPUの仕組みがない場合には、物理CPU)のCPU番号を記述しておく。すると、オペレーティングシステム11内の情報採取部23の処理によって、システム管理者は、指定した仮想CPUまたは物理CPUからTLB情報を採取することができる。
21でNOであって、かつ、S23でYESの場合)、TLB情報採取部23は、メモリ16上に一時格納しておいた採取済みのTLB情報をシステム緊急停止時のメモリダンプ情報とともに標準出力17に出力する(S24)。S24の場合、CPU15は、緊急停止することになる。
《コンピュータが読み取り可能な記録媒体》
コンピュータその他の機械、装置(以下、コンピュータ等)に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。
11 オペレーティングシステム
12 ファームウェア
13 スイッチ
14 ディスク
15 CPU
16 メモリ
17 標準出力
21 割り込み処理部
22 パニック処理部
23 TLB情報採取部
231 TLB情報採取用設定ファイル
Claims (9)
- それぞれがTLB(Translation Lookaside Buffer)を有する複数の処理部と、
前記複数の処理部のうちの前記TLBの情報が採取される処理部の指定と前記TLBの情報が採取されるタイミングの指定とを取得する手段と、
前記TLBに含まれ、情報が登録されたエントリをロックし、登録済みの情報の書き換えを抑止する手段と、
前記ロックされたエントリを通じてアクセスされるメモリ上に前記TLBの情報を採取するTLB採取命令を登録する手段と、
前記指定のタイミングにおいて前記指定の処理部から前記TLBの情報を採取する手段と、
を備える情報処理装置。 - それぞれがTLB(Translation Lookaside Buffer)を有する複数の処理部と、
前記複数の処理部のうちの前記TLBの情報が採取される処理部の指定と前記TLBの情報が採取されるタイミングの指定とを取得する取得手段と、
前記指定のタイミングにおいて前記指定の処理部から前記TLBの情報を採取する手段と、
前記TLBの情報が採取されるタイミングとして、前記処理部の停止が指定されている場合、前記TLBの情報を採取した後に当該処理部を停止させる手段と、
を備える情報処理装置。 - 前記取得手段は、前記TLBの情報が採取される複数の処理部の指定を取得する
請求項2に記載の情報処理装置。 - それぞれがTLB(Translation Lookaside Buffer)を有する複数の処理部を備えるコンピュータが、
前記複数の処理部のうちの前記TLBの情報が採取される処理部の指定と前記TLBの情報が採取されるタイミングの指定とを取得するステップと、
前記TLBに含まれ、情報が登録されたエントリをロックし、登録済みの情報の書き換
えを抑止するステップと、
前記ロックされたTLBのエントリを通じてアクセスされるメモリ上に前記TLBの情報を採取するTLB採取命令を登録するステップと、
前記指定のタイミングにおいて前記指定の処理部から前記TLBの情報を採取するステップと、
を実行する情報処理方法。 - それぞれがTLB(Translation Lookaside Buffer)を有する複数の処理部を備えるコンピュータが、
前記複数の処理部のうちの前記TLBの情報が採取される処理部の指定と前記TLBの情報が採取されるタイミングの指定とを取得する取得ステップと、
前記指定のタイミングにおいて前記指定の処理部から前記TLBの情報を採取するステップと、
前記TLBの情報が採取されるタイミングとして、前記処理部の停止が指定されている場合、前記TLBの情報を採取した後に当該処理部を停止させるステップと、
を実行する情報処理方法。 - 前記取得ステップにおいて、前記TLBの情報が採取される複数の処理部の指定を取得する
請求項5に記載の情報処理方法。 - それぞれがTLB(Translation Lookaside Buffer)を有する複数の処理部を備えるコンピュータに、
前記複数の処理部のうちの前記TLBの情報が採取される処理部の指定と前記TLBの情報が採取されるタイミングの指定とを取得するステップと、
前記TLBに含まれ、情報が登録されたエントリをロックし、登録済みの情報の書き換えを抑止するステップと、
前記ロックされたTLBのエントリを通じてアクセスされるメモリ上に前記TLBの情報を採取するTLB採取命令を登録するステップと、
前記指定のタイミングにおいて前記指定の処理部から前記TLBの情報を採取するステップと、
を実行させるためのプログラム。 - それぞれがTLB(Translation Lookaside Buffer)を有する複数の処理部を備えるコンピュータに、
前記複数の処理部のうちの前記TLBの情報が採取される処理部の指定と前記TLBの情報が採取されるタイミングの指定とを取得する取得ステップと、
前記指定のタイミングにおいて前記指定の処理部から前記TLBの情報を採取するステップと、
前記TLBの情報が採取されるタイミングとして、前記処理部の停止が指定されている場合、前記TLBの情報を採取した後に当該処理部を停止させるステップと、
を実行させるためのプログラム。 - 前記取得ステップにおいて、前記TLBの情報が採取される複数の処理部の指定を取得する
請求項8に記載のプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/053898 WO2011111172A1 (ja) | 2010-03-09 | 2010-03-09 | 情報処理装置、情報処理方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011111172A1 JPWO2011111172A1 (ja) | 2013-06-27 |
JP5423871B2 true JP5423871B2 (ja) | 2014-02-19 |
Family
ID=44563017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504195A Expired - Fee Related JP5423871B2 (ja) | 2010-03-09 | 2010-03-09 | 情報処理装置、情報処理方法、およびプログラム |
Country Status (6)
Country | Link |
---|---|
US (1) | US9122597B2 (ja) |
EP (1) | EP2546748A1 (ja) |
JP (1) | JP5423871B2 (ja) |
KR (1) | KR101393992B1 (ja) |
CN (1) | CN102792280A (ja) |
WO (1) | WO2011111172A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013206147A (ja) * | 2012-03-28 | 2013-10-07 | Yokohama National Univ | ロギング装置、ロギング方法及びプログラム |
JP6079065B2 (ja) * | 2012-08-31 | 2017-02-15 | 富士通株式会社 | 情報処理装置,処理方法及びプログラム |
JP6237543B2 (ja) * | 2014-09-01 | 2017-11-29 | 株式会社デンソー | 車載装置 |
US10802986B2 (en) | 2016-07-18 | 2020-10-13 | International Business Machines Corporation | Marking to indicate memory used to back address translation structures |
US10176110B2 (en) * | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Marking storage keys to indicate memory used to back address translation structures |
US10168902B2 (en) | 2016-07-18 | 2019-01-01 | International Business Machines Corporation | Reducing purging of structures associated with address translation |
US10180909B2 (en) | 2016-07-18 | 2019-01-15 | International Business Machines Corporation | Host-based resetting of active use of guest page table indicators |
US10176006B2 (en) | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Delaying purging of structures associated with address translation |
US10169243B2 (en) | 2016-07-18 | 2019-01-01 | International Business Machines Corporation | Reducing over-purging of structures associated with address translation |
US10223281B2 (en) | 2016-07-18 | 2019-03-05 | International Business Machines Corporation | Increasing the scope of local purges of structures associated with address translation |
US10282305B2 (en) | 2016-07-18 | 2019-05-07 | International Business Machines Corporation | Selective purging of entries of structures associated with address translation in a virtualized environment |
US10162764B2 (en) * | 2016-07-18 | 2018-12-25 | International Business Machines Corporation | Marking page table/page status table entries to indicate memory used to back address translation structures |
US10248573B2 (en) | 2016-07-18 | 2019-04-02 | International Business Machines Corporation | Managing memory used to back address translation structures |
US10176111B2 (en) | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Host page management using active guest page table indicators |
US10241924B2 (en) | 2016-07-18 | 2019-03-26 | International Business Machines Corporation | Reducing over-purging of structures associated with address translation using an array of tags |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02227747A (ja) * | 1989-02-28 | 1990-09-10 | Nec Corp | ジョブステップダンプ自動採取方式 |
JPH03100855A (ja) * | 1989-09-14 | 1991-04-25 | Fujitsu Ltd | 情報収集方式 |
JPH0588934A (ja) * | 1991-09-30 | 1993-04-09 | Kobe Nippon Dekin Software Kk | デバツグ方式 |
JPH06309196A (ja) * | 1993-04-20 | 1994-11-04 | Oki Electric Ind Co Ltd | トレース機能付情報処理装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63273149A (ja) | 1987-04-30 | 1988-11-10 | Nec Corp | 変換索引緩衝機構の診断方式 |
US6931510B1 (en) * | 2000-07-31 | 2005-08-16 | Sun Microsystems, Inc. | Method and system for translation lookaside buffer coherence in multiprocessor systems |
US20080077780A1 (en) | 2003-07-25 | 2008-03-27 | Zingher Arthur R | System and Method for Software Debugging |
US7093100B2 (en) * | 2003-11-14 | 2006-08-15 | International Business Machines Corporation | Translation look aside buffer (TLB) with increased translational capacity for multi-threaded computer processes |
US7299335B2 (en) * | 2005-05-27 | 2007-11-20 | Freescale Semiconductor, Inc. | Translation information retrieval transparent to processor core |
US20070005933A1 (en) * | 2005-06-29 | 2007-01-04 | Kopec Brian J | Preventing multiple translation lookaside buffer accesses for a same page in memory |
US7426626B2 (en) | 2005-08-23 | 2008-09-16 | Qualcomm Incorporated | TLB lock indicator |
US20070094476A1 (en) * | 2005-10-20 | 2007-04-26 | Augsburg Victor R | Updating multiple levels of translation lookaside buffers (TLBs) field |
JP2008102850A (ja) * | 2006-10-20 | 2008-05-01 | Toshiba Corp | 情報処理装置及び情報処理方法 |
JP2009059005A (ja) * | 2007-08-29 | 2009-03-19 | Panasonic Corp | デバッグシステム、デバッグ装置および方法 |
-
2010
- 2010-03-09 KR KR1020127023447A patent/KR101393992B1/ko not_active IP Right Cessation
- 2010-03-09 EP EP10847403A patent/EP2546748A1/en not_active Withdrawn
- 2010-03-09 CN CN201080065233XA patent/CN102792280A/zh active Pending
- 2010-03-09 JP JP2012504195A patent/JP5423871B2/ja not_active Expired - Fee Related
- 2010-03-09 WO PCT/JP2010/053898 patent/WO2011111172A1/ja active Application Filing
-
2012
- 2012-09-06 US US13/605,369 patent/US9122597B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02227747A (ja) * | 1989-02-28 | 1990-09-10 | Nec Corp | ジョブステップダンプ自動採取方式 |
JPH03100855A (ja) * | 1989-09-14 | 1991-04-25 | Fujitsu Ltd | 情報収集方式 |
JPH0588934A (ja) * | 1991-09-30 | 1993-04-09 | Kobe Nippon Dekin Software Kk | デバツグ方式 |
JPH06309196A (ja) * | 1993-04-20 | 1994-11-04 | Oki Electric Ind Co Ltd | トレース機能付情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2546748A1 (en) | 2013-01-16 |
US20120331266A1 (en) | 2012-12-27 |
JPWO2011111172A1 (ja) | 2013-06-27 |
CN102792280A (zh) | 2012-11-21 |
US9122597B2 (en) | 2015-09-01 |
WO2011111172A1 (ja) | 2011-09-15 |
KR101393992B1 (ko) | 2014-05-12 |
KR20120115426A (ko) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5423871B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
US8423997B2 (en) | System and method of controlling virtual machine | |
JP4489802B2 (ja) | マルチcpuコンピュータおよびシステム再起動方法 | |
US7774636B2 (en) | Method and system for kernel panic recovery | |
US9229820B2 (en) | Information processing device with memory dump function, memory dump method, and recording medium | |
JP4783392B2 (ja) | 情報処理装置および障害回復方法 | |
JP2009512020A (ja) | オペレーティングシステムの停止状態からの高速起動 | |
JP2007226413A (ja) | メモリダンプ方法、メモリダンププログラム、及び、計算機システム | |
US20090276205A1 (en) | Stablizing operation of an emulated system | |
US10810039B2 (en) | Monitoring utilization of transactional processing resource | |
US11822419B2 (en) | Error information processing method and device, and storage medium | |
EP2869189A1 (en) | Boot up of a multiprocessor computer | |
US10324811B2 (en) | Opportunistic failover in a high availability cluster | |
CN110764962A (zh) | 日志处理方法和装置 | |
US20050283586A1 (en) | Stepping a virtual machine guest | |
JP2015118493A (ja) | トレース装置及びトレースプログラム | |
JP6164283B2 (ja) | ソフトウェア安全停止システム、ソフトウェア安全停止方法、およびプログラム | |
US9691503B2 (en) | Allocation technique for memory diagnostics | |
JP5877533B2 (ja) | 計算機装置及び計算機装置の制御方法 | |
JP4945774B2 (ja) | ディスクアレイ装置およびトランスポート制御用プロセッサコアの障害情報データ採取方法 | |
JP5540890B2 (ja) | 障害処理プログラム、制御方法、及び情報処理装置 | |
JP2009223841A (ja) | 命令ログ取得プログラム及び仮想計算機システム | |
JP2018013859A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP2007249634A (ja) | ロック管理方法及びロック管理システム | |
JP2022107229A (ja) | 情報処理装置、制御方法及び制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5423871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |