JP5414382B2 - Output circuit - Google Patents
Output circuit Download PDFInfo
- Publication number
- JP5414382B2 JP5414382B2 JP2009149525A JP2009149525A JP5414382B2 JP 5414382 B2 JP5414382 B2 JP 5414382B2 JP 2009149525 A JP2009149525 A JP 2009149525A JP 2009149525 A JP2009149525 A JP 2009149525A JP 5414382 B2 JP5414382 B2 JP 5414382B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- output circuit
- circuit
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、出力回路に係り、特に、駆動能力の向上、周波数特性の向上等を図ったものに関する。 The present invention relates to an output circuit, and more particularly, to an improvement in driving capability, improvement in frequency characteristics, and the like.
従来、この種の回路としては、例えば、NPN型トランジスタとPNP型トランジスタの各々のコレクタを相互に接続して構成されたエミッタ接地型AB級出力回路(rail-to-rail出力回路)などが良く知られている(例えば、非特許文献1等参照)。
図3には、かかる従来のエミッタ接地型AB級出力回路の構成例が示されており、以下、同図を参照しつつ、この従来回路について説明する。
このエミッタ接地型AB級出力回路の前段には、増幅器101Aが設けられており、増幅器101Aの出力段は、PNP型出力トランジスタQ1Aのベースに接続されたものとなっている。
Conventionally, as this type of circuit, for example, a grounded emitter class AB output circuit (rail-to-rail output circuit) constructed by connecting the collectors of an NPN transistor and a PNP transistor to each other is good. It is known (see, for example, Non-Patent Document 1).
FIG. 3 shows a configuration example of such a conventional grounded emitter class AB output circuit. The conventional circuit will be described below with reference to FIG.
An
PNP型出力トランジスタQ1AとNPN型出力トランジスタQ2Aの各々のコレクタは相互に接続されて、その接続点とグランドとの間には、負荷抵抗器R4が接続されて出力信号の出力が可能となっている。
PNP型出力トランジスタQ1Aのベース電位は、PNP型第3のトランジスタQ3Aと、ダイオードD1A,D2Aと、電流源I1とから構成される回路によってバイアスされるようになっている一方、PNP型出力トランジスタQ2Aのベース電位は、NPN型第4のトランジスタQ4Aと、ダイオードD3A,D4Aと、電流源I4から構成される回路によってバイアスされるようになっている。
The collectors of the PNP output transistor Q1A and the NPN output transistor Q2A are connected to each other, and a load resistor R4 is connected between the connection point and the ground so that an output signal can be output. Yes.
The base potential of the PNP output transistor Q1A is biased by a circuit composed of a PNP third transistor Q3A, diodes D1A and D2A, and a current source I1, while the PNP output transistor Q2A Is biased by a circuit comprising an NPN-type fourth transistor Q4A, diodes D3A and D4A, and a current source I4.
かかる出力回路においては、出力電位がグランド(GND)より下回る場合には、負荷抵抗器R4からの電流を出力トランジスタQ2Aが吸い込み、電流を吸い込んだ際に増加する出力トランジスタQ2Aのベース電流Ib2は第3のトランジスタQ3Aを介して増幅器101Aから供給されるようになっている。
In such an output circuit, when the output potential is lower than the ground (GND), the output transistor Q2A sinks the current from the load resistor R4, and the base current Ib2 of the output transistor Q2A that increases when the current is sucked is 3 is supplied from the
一方、出力電位がグランドより上回る場合には、出力トランジスタQ1Aが負荷抵抗器R4への電流を吐き出し、その電流吐き出しの際に増加する出力トランジスタQ1Aのベース電流Ib1は、第3のトランジスタQ3Aを介して増幅器101Aより供給される。
On the other hand, when the output potential is higher than the ground, the output transistor Q1A discharges the current to the load resistor R4, and the base current Ib1 of the output transistor Q1A, which increases when the current is discharged, passes through the third transistor Q3A. Supplied from the
ところで、かかる従来回路においては、出力段における電流の吐き出し、吸い込みの上限値は、電流の吐き出し、吸い込みに生ずる出力トランジスタQ1A,Q2Aのベース電流Ib1,Ib2を供給する前段の増幅器101Aの駆動能力によって定まるため、負荷抵抗器R4の値は、増幅器101Aの駆動能力に依存する。
一方、増幅器101Aの駆動能力は、消費電流とのトレードオフの関係にあるため、消費電流に制限がある場合、増幅器101Aの駆動能力を安易に向上させることはできず、そのため、負荷抵抗器R4の抵抗値も安易に小さくできないという問題があった。
By the way, in such a conventional circuit, the upper limit value of the current discharge / sink in the output stage is determined by the driving capability of the
On the other hand, since the driving capability of the
さらに、出力電圧が電源電圧VCCと接地電圧VEEまで振れた際に、出力多トランジスタQ1A,Q2Aは飽和状態となり、直流電流増幅率HFEが低下し、出力トランジスタQ1A,Q2Aのベース電流Ib1,Ib2を低下させることとなるが、上述のように増幅器101Aの駆動能力を十分に確保することができない場合には、出力電圧を電源電圧VCCと接地電圧VEEまで十分振れなくなるという問題があった。
Further, when the output voltage fluctuates to the power supply voltage VCC and the ground voltage VEE, the output multi-transistors Q1A and Q2A are saturated, the DC current amplification factor HFE is reduced, and the base currents Ib1 and Ib2 of the output transistors Q1A and Q2A are reduced. However, when the drive capability of the
例えば、増幅器101Aの駆動能力を十分確保できない場合の対策としては、ベース電流Ib1,Ib2が増加するのを防ぐために出力トランジスタQ1A,Q2Aのエミッタ面積を大きくするという方法があるが、その場合、出力トランジスタQ1A,Q2Aのベース・コレクタ間の寄生容量が増加してしまい、それによって周波数特性の悪化という新たな問題を招いてしまうという欠点がある。
For example, as a countermeasure when the driving capability of the
本発明は、上記実状に鑑みてなされたもので、出力回路の初段に設けられた増幅器の駆動能力に影響されることなく駆動能力、周波数特性の向上を図ることのできる出力回路を提供するものである。
本発明の他の目的は、前段に設けられる増幅器の駆動能力を従来に比して少なくしながらも、周波数特性の良好な出力回路を提供することにある。
The present invention has been made in view of the above circumstances, and provides an output circuit capable of improving drive capability and frequency characteristics without being affected by the drive capability of an amplifier provided at the first stage of the output circuit. It is.
Another object of the present invention is to provide an output circuit having good frequency characteristics while reducing the driving capability of an amplifier provided in the previous stage as compared with the conventional one.
上記本発明の目的を達成するため、本発明に係る出力回路は、
入力信号が入力されるトランスコンダクタンス増幅器と、前記増幅器の出力信号が入力されるコレクタ接地型AB級出力回路と、前記コレクタ接地型AB級出力回路の出力信号の信号レベルを変換するレベルシフト回路と、前記レベルシフト回路の出力信号が入力されるエミッタ接地型AB級出力回路とを具備し、
前記コレクタ接地型AB級出力回路と前記レベルシフト回路の各々における信号の電流増幅により前記エミッタ接地型AB級出力回路の出力飽和を抑制可能としてなるものである。
In order to achieve the above object of the present invention, an output circuit according to the present invention includes:
A transconductance amplifier to which an input signal is input, a collector grounded class AB output circuit to which the output signal of the amplifier is input, and a level shift circuit for converting the signal level of the output signal of the collector grounded class AB output circuit; A grounded emitter class AB output circuit to which the output signal of the level shift circuit is input ,
Those formed by the can suppress the output saturation of the common-emitter class AB output circuit by the current amplification of the signal at each of said level shift circuit and the collector grounded type AB class output circuit.
本発明によれば、エミッタ接地型AB級出力回路の前段に設けられた増幅器と、エミッタ接地型AB級出力回路の入力段との間に、コレクタ接地型AB級出力回路とレベルシフト回路を設けたので、増幅器自体の駆動能力を大きくすることなく、実質的にエミッタ接地型AB級出力回路に対する増幅器の駆動能力の増大を図ることができ、エミッタ接地型AB級出力回路の出力トランジスタのエミッタ面積を増大させることによる増幅器の駆動能力の確保を図るような従来の手法を採る必要がなくなるので、従来に比して周波数特性の向上を図ることもできるという効果を奏するものである。 According to the present invention, a grounded collector class AB output circuit and a level shift circuit are provided between the amplifier provided in the previous stage of the grounded emitter type class AB output circuit and the input stage of the grounded emitter type class AB output circuit. Therefore, it is possible to substantially increase the driving capability of the amplifier with respect to the grounded emitter class AB output circuit without increasing the driving capability of the amplifier itself, and the emitter area of the output transistor of the grounded emitter type AB output circuit. This eliminates the need for adopting a conventional method for ensuring the driving capability of the amplifier by increasing the frequency, and thus has an effect that the frequency characteristics can be improved as compared with the conventional method.
以下、本発明の実施の形態について、図1及び図2を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における出力回路の基本構成例について、図1を参照しつつ説明する。
本発明の実施の形態における出力回路は、入力信号が入力される増幅器101と、この増幅器101の出力を入力するコレクタ接地型AB級出力回路102と、このコレクタ接地型AB級出力回路102の出力信号にレベルシフトを施すレベルシフト回路103と、このレベルシフト回路103の出力を入力するエミッタ接地型AB級出力回路104とを備えてなるものである。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a basic configuration example of the output circuit in the embodiment of the present invention will be described with reference to FIG.
The output circuit in the embodiment of the present invention includes an
図2には、具体回路構成例が示されており、以下、同図を参照しつつ説明する。
まず、本発明の実施の形態における出力回路への入力信号が入力される増幅器101は、従来の出力回路の前段に設けられていたものと基本的に同様のものであり、いわゆるトランスコンダクタンス増幅器が用いられたものとなっている。
コレクタ接地型AB級出力回路102は、それ自体の構成は従来から良く知られている構成と基本的に同一の構成を有してなるものである。
すなわち、コレクタ接地型AB級出力回路102は、NPN型の第9及び第12ののトランジスタ(図2においては、それぞれ「Q9」、「Q12」と表記)9,12と、PNP型の第10及び第11ののトランジスタ(図2においては、それぞれ「Q10」、「Q11」と表記)10,11と、第8及び第9の定電流源(図2においては、それぞれ「I8」、「I9」と表記)28,29とを有して構成されたものとなっている。
FIG. 2 shows a specific circuit configuration example, which will be described below with reference to FIG.
First, the
The grounded collector class
That is, the collector-grounded class
第9及び第10のトランジスタ9,10は、エミッタが相互に接続されて、次段のレベルシフト回路103の入力段に接続される一方、第9のトランジスタ9のコレクタは、電源電圧VCCが印加されるようになっており、第10のトランジスタ10のコレクタは、接地電位VEEが印加されるようになっている。
また、第9のトランジスタ9のベースは、第11のトランジスタ11のエミッタに接続されており、この第11のトランジスタ11のエミッタと電源電圧VCCとの間には、第8の定電流源28が設けられている。そして、第11のトランジスタ11のコレクタには、接地電位VEEが印加されるようになっている。
The ninth and
The base of the
さらに、第11のトランジスタ11のベースは、第12のトランジスタ12のベースと共に、増幅器101の出力段に接続されている。
第12のトランジスタ12のエミッタは、第10のトランジスタ10のベースに接続されると共に、エミッタと接地電位VEEとの間には、第9の定電流源29が設けられている。
Further, the base of the eleventh transistor 11 is connected to the output stage of the
The emitter of the
次に、レベルシフト回路103は、NPN型の第5及び第6のトランジスタ(図2においては、それぞれ「Q5」、「Q6」と表記)5,6と、PNP型の第7及び第8のトランジスタ(図2においては、それぞれ「Q7」、「Q8」と表記)7,8と、第5乃至第7の定電流源(図2においては、それぞれ「I5」、「I6」、「I7」と表記)25,26,27と、定電圧源31とを有して構成されたものとなっている。
Next, the
第5及び第6のトランジスタ5,6は、カレントミラーを構成するよう設けられたものとなっている。
すなわち、第5及び第6のトランジスタ5,6の各々のベースは、相互に接続されると共に、第5のトランジスタ5のコレクタに接続される一方、第5のトランジスタ5のコレクタと電源電圧VCCとの間には、第5の定電流源25が、また、第6のトランジスタ6のコレクタと電源電圧VCCとの間には、第6の定電流源26が、それぞれ設けられている。また、第6のトランジスタと第6の定電流源26との相互の接続点は、後述するエミッタ接地型AB級出力回路104に接続されたものとなっている。
The fifth and
That is, the bases of the fifth and
そして、第5のトランジスタ5のエミッタは、次述する第7のトランジスタ7のエミッタに、第6のトランジスタ6のエミッタは、次述する第8のトランジスタ8のエミッタに、それぞれ接続されると共に、第6及び第8のトランジスタ6,8のエミッタは、先に説明したコレクタ接地型AB級出力回路102の第9及び第10のトランジスタ9,10のエミッタと接続されたものとなっている。
The emitter of the fifth transistor 5 is connected to the emitter of the seventh transistor 7 described below, and the emitter of the
一方、第7及び第8のトランジスタ7,8も、カレントミラーを構成するよう設けられたものとなっている。
すなわち、第7及び第8のトランジスタ7,8の各々のベースは、相互に接続されると共に、第7のトランジスタ7のコレクタに接続される一方、第7のトランジスタ7のコレクタと接地電位VEEとの間には、定電圧源31が、また、第8のトランジスタ8のコレクタと接地電位VEEとの間には、第7の定電流源27が、それぞれ設けられている。
そして、第8のトランジスタ8のコレクタと第7の定電流源27との相互の接続点は、次述するエミッタ接地型AB級出力回路104に接続されたものとなっている。
On the other hand, the seventh and
That is, the bases of the seventh and
A connection point between the collector of the
次に、エミッタ接地型AB級出力回路104は、PNP型の第1及び第3のトランジスタ(図2においては、それぞれ「Q1」、「Q3」と表記)1,3と、NPN型の第2及び第4のトランジスタ(図2においては、それぞれ「Q2」、「Q4」と表記)2,4と、第1乃至第4のダイオード(図2においては、それぞれ「D1」、「D2」、「D3」、「D4」と表記)15〜18と、第1乃至第4の定電流源(図2においては、それぞれ「I1」、「I2」、「I3」、「I4」と表記)21〜24とを有して構成されたものとなっている。
Next, the grounded-emitter class
出力段を構成するPNP型の第1のトランジスタ1とNPN型の第2のトランジスタ2は、各々のコレクタが相互に接続され、この接続点とグランドとの間には、抵抗器(図1においては「R1」と表記)32が接続されて、出力信号が得られるようになっている。
そして、第1のトランジスタ1のエミッタには、電源電圧VCCが印加されるようになっている一方、第2のトランジスタ2のエミッタは、接地電位VEEが印加されるようになっている。
The PNP type first transistor 1 and the NPN type
The power supply voltage VCC is applied to the emitter of the first transistor 1, while the ground potential VEE is applied to the emitter of the
また、第1のトランジスタ1のべースには、先のレベルシフト回路103の第6のトランジスタ6のコレクタが接続される一方、第2のトランジスタ2のベースには、レベルシフト回路103の第8のトランジスタ8のコレクタが接続されている。
一方、第1及び第2のダイオード15,16は、アノードが電源電圧VCC側となるように、電源電圧VCC側から第1のダイオード15、第2のダイオード16が順に接続され、第2のダイオード2のカソードと接地電位VEEとの間には、第1の定電流源21が設けられている。
The collector of the
On the other hand, the first and
そして、第2のダイオード16のカソードと第1の定電流源21との接続点は、第3のトランジスタ3のベースに接続されている。
第3のトランジスタ3のコレクタは、第2のトランジスタ2のベースに接続され、この接続点と接地電位VEEとの間には、第2の定電流源22が設けられている。
一方、第3のトランジスタ3のエミッタは、第1のトランジスタ1のベースに接続され、この接続点と電源電圧VCCとの間には、第3の定電流源23が設けられている。
A connection point between the cathode of the
The collector of the
On the other hand, the emitter of the
また、電源電圧VCCと接地電位VEEとの間には、電源電圧VCC側から第4の定電流源24、第3及び第4のダイオード17,18が順に直列接続されて設けられている。第3のダイオード17は、そのアノードが第4の定電流源24に、カソードが第4のダイオード18のアノードに、それぞれ接続されており、第4のダイオード18のカソードに接地電位VEEが印加されるようになっている。
そして、第4の定電流源24と第3のダイオード17の相互の接続点は、第4のトランジスタ4のベースに接続されており、第4のトランジスタ4のコレクタは、第1のトランジスタ1のベースに接続される一方、第4のトランジスタ4のエミッタは、第2のトランジスタ2のベースに接続されたものとなっている。
In addition, a fourth constant
The connection point between the fourth constant
次に、かかる構成における動作について説明する。
まず、第1及び第2のトランジスタ1,2のコレクタ同士の接続点に得られる出力電位がグランドを上回る電位となる場合、抵抗器32への電流が、第1のトランジスタ1により吐き出されることとなり、この際に増加するベース電流Ib1は、レベルシフト回路103内の第6のトランジスタ6を介してコレクタ接地型AB級出力回路102の第10のトランジスタ10へ流れ込む。
Next, the operation in this configuration will be described.
First, when the output potential obtained at the connection point between the collectors of the first and
出力回路の電流吐き出し能力、すなわち、換言すれば、第1のトランジスタ1のベース電流Ib1を前段の回路であるレベルシフト回路103を介してコレクタ接地型AB級出力回路へ流れ込ませることのできる能力は、最大値Ib1maxで定まり、これは、Ib1max=I9×HFE(Q10)と求めることができる。ここで、I9は、便宜的に第9のトランジスタ9のエミッタ電流であるとする。また、HFE(Q10)は、第10トランジスタ10の直流電流増幅率である。
そして、増幅器101の電流吐き出し能力は、I9/HFE(Q12)=Ib1max/(HFE(Q10)×HFE(Q12))で済むこととなる。
The current discharge capability of the output circuit, that is, the capability of allowing the base current Ib1 of the first transistor 1 to flow into the collector-grounded class AB output circuit via the
The current discharge capability of the
一方、第1及び第2のトランジスタ1,2のコレクタ同士の接続点に得られる出力電位がグランドを下回ることとなる場合には、抵抗器32から第2のトランジスタ2へ電流が流れ込むこととなり、電流の吸い込み状態となる。この第2のトランジスタ2による電流吸い込みの際に増加するベース電流Ib2は、レベルシフト回路103内の第8のトランジスタ8を介してコレクタ接地型AB級出力回路102の第9のトランジスタ9より供給されることとなる
。
On the other hand, when the output potential obtained at the connection point between the collectors of the first and
かかる場合に、第2のトランジスタ2のベースに流し込めるベース電流の最大値Ib2maxは、Ib2max=I8×HFE(Q9)と定まるものである。
ここで、I8は、便宜的に第8のトランジスタ8のコレクタ電流であるとする。また、HFE(Q9)は、第9のトランジスタ9の直流電流増幅率である。
また、この場合の増幅器101の電流吸い込み能力は、I8/HFE(Q11)=Ib1max/{HFE(Q11)×HFE(Q9)}で済むこととなる。
ここで、HFE(Q11)は、第11のトランジスタ11の直流電流増幅率である。
In such a case, the maximum value Ib2max of the base current that can flow into the base of the
Here, I8 is assumed to be the collector current of the
In this case, the current sink capability of the
Here, HFE (Q11) is the direct current amplification factor of the eleventh transistor 11.
このように、例えば、図3に示されたような従来回路にあっては、増幅器101Aに必要とされる駆動能力は、Ib1max、Ib2maxであったが、本発明の実施の形態における出力回路においては、上述のように、従来の電流に対して、1/(HFE(Q11)×HFE)の大きさで済むこととなる。
また、出力電圧が、電源電圧VCC、接地電圧VEEまで振れた際に、第1及び第2のトランジスタ1,2は、飽和状態となり、その直流電流増幅率HFEが大幅に低下しても、増幅器101に第1のトランジスタ1のベース電流Ib1、第2のトランジスタ2のベース電流Ib2の1/(HFE×HFE)の駆動能力を持たせ、シフトレベル回路103の第8及び第9の定電流源28,29に、それぞれ、I9=Ib1max/HFE(Q10)、I8=Ib2max/HFE(Q9)の電流を流すことでVCC、VEEまで振ることが可能となる。
Thus, for example, in the conventional circuit as shown in FIG. 3, the driving capability required for the
In addition, when the output voltage fluctuates to the power supply voltage VCC and the ground voltage VEE, the first and
さらに、上述のように増幅器101にベース電流Ib1、Ib2の1/(HFE×HFE)の駆動能力を持たせ、第8及び第9の定電流源28,29に、それぞれ、I9=Ib1max/HFE(Q10)、I8=Ib2max/HFE(Q9)の電流を流すことで、従来と異なり、第1及び第2のトランジスタ1,2のエミッタ面積を大きくすることで増幅器101の駆動能力を補償するような従来の手法を採る必要がないため、第1及び第2のトランジスタ1,2のベース・コレクタ間の寄生容量を小さくすることができ、そのため、従来に比して周波数特性が向上することとなる。
Further, as described above, the
101…増幅器
102…コレクタ接地型AB級出力回路
103…レベルシフト回路
104…エミッタ接地型AB級出力回路
DESCRIPTION OF
Claims (1)
前記コレクタ接地型AB級出力回路と前記レベルシフト回路の各々における信号の電流増幅により前記エミッタ接地型AB級出力回路の出力飽和を抑制可能としてなることを特徴とする出力回路。 A transconductance amplifier to which an input signal is input, a collector grounded class AB output circuit to which the output signal of the amplifier is input, and a level shift circuit for converting the signal level of the output signal of the collector grounded class AB output circuit; A grounded emitter class AB output circuit to which the output signal of the level shift circuit is input ,
Output circuit characterized by comprising as a can suppress the output saturation of the common-emitter class AB output circuit by the current amplification of the signal at each of said level shift circuit and the collector grounded type AB class output circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149525A JP5414382B2 (en) | 2009-06-24 | 2009-06-24 | Output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149525A JP5414382B2 (en) | 2009-06-24 | 2009-06-24 | Output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009906A JP2011009906A (en) | 2011-01-13 |
JP5414382B2 true JP5414382B2 (en) | 2014-02-12 |
Family
ID=43566081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009149525A Active JP5414382B2 (en) | 2009-06-24 | 2009-06-24 | Output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5414382B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5694035B2 (en) * | 2011-03-31 | 2015-04-01 | 富士通株式会社 | Power amplifier and communication device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0618307B2 (en) * | 1985-04-04 | 1994-03-09 | ソニー株式会社 | Operational amplifier |
JP3214174B2 (en) * | 1993-08-05 | 2001-10-02 | 株式会社村田製作所 | Operational amplifier |
JPH0832367A (en) * | 1994-07-20 | 1996-02-02 | N F Kairo Sekkei Block:Kk | Push-pull amplifier |
US6492870B2 (en) * | 2001-01-11 | 2002-12-10 | Texas Instruments Incorporated | Class AB, high speed, input stage with base current compensation for fast settling time |
JP4738090B2 (en) * | 2005-08-05 | 2011-08-03 | 株式会社東芝 | BTL type amplifier circuit |
-
2009
- 2009-06-24 JP JP2009149525A patent/JP5414382B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011009906A (en) | 2011-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3829121B2 (en) | Power amplifier circuit | |
KR20070003286A (en) | Buffer amplifier | |
JP2005101734A (en) | High output amplifier circuit | |
JP5414382B2 (en) | Output circuit | |
JP4814133B2 (en) | High frequency amplifier | |
KR101618971B1 (en) | Power amplifier of the inverter form | |
US6542032B2 (en) | Extremely linear, high speed, class AB rail to rail bipolar amplifier output stage with high output drive | |
JP3568931B2 (en) | Audio power amplifier and method | |
JP2004032619A (en) | Operational amplifier circuit | |
US20080129380A1 (en) | Constant Current Darlington Circuits for High Power | |
US6366162B1 (en) | Multi-impedance input stage | |
JP2005057725A (en) | High-frequency oscillator | |
JP2010056643A (en) | Motor driver circuit | |
JP5014910B2 (en) | Output circuit | |
US7078973B2 (en) | Bipolar rail-to-rail output stage | |
JP4549274B2 (en) | Driver output circuit | |
JP2010021869A (en) | Amplifier | |
JP3253573B2 (en) | BTL amplifier circuit | |
JP5237885B2 (en) | Output circuit | |
JP7116590B2 (en) | output circuit | |
JP4654609B2 (en) | Load drive circuit | |
US7091789B2 (en) | Output circuit | |
JP3862550B2 (en) | Emitter follower circuit | |
CN115833766A (en) | Quasi-complementary class B output stage circuit structure | |
US20060055437A1 (en) | Driver circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5414382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |