JP5237885B2 - Output circuit - Google Patents
Output circuit Download PDFInfo
- Publication number
- JP5237885B2 JP5237885B2 JP2009129359A JP2009129359A JP5237885B2 JP 5237885 B2 JP5237885 B2 JP 5237885B2 JP 2009129359 A JP2009129359 A JP 2009129359A JP 2009129359 A JP2009129359 A JP 2009129359A JP 5237885 B2 JP5237885 B2 JP 5237885B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- current source
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、電圧を電流に変換して増幅し、プッシュプル出力する出力回路に関する。さらに詳しくは、信号入力端子に信号が入っていない状態の無信号時には、出力回路内の定電流源の電流値を下げることにより消費電力の低減を図った出力回路に関する。 The present invention relates to an output circuit that converts a voltage into a current, amplifies it, and performs push-pull output. More specifically, the present invention relates to an output circuit that reduces power consumption by reducing the current value of a constant current source in the output circuit when there is no signal in a state where no signal is input to the signal input terminal.
従来の入力信号を電流に変換して増幅し、グランド電位から電源電圧までの全範囲、すなわちフルスイングで出力する従来の出力回路として、図6に示されるような回路が知られている(たとえば特許文献1参照)。すなわち、図6において、信号入力端子1に入力された信号は、コンダクタンス増幅器(gm Amp)2によって電流に変換され、電源端子VccとグランドGNDとの間に第1の定電流源11を介して接続されるpnp型の第1のトランジスタQ1により増幅され、そのエミッタから増幅された信号を出力する入力段回路Aと、入力段回路Aから出力された信号が入力され、pnp型の第2のトランジスタQ2とnpn型の第3のトランジスタQ3とをコレクタ同士を接続して電源端子Vccとグランドとの間に直列にプッシュプル接続する出力段回路Bと、その第2および第3のトランジスタQ2、Q3の動作点を設定する動作点設定回路Cとから構成されている。なお、コンダクタンス増幅器2は、図6に示されるように、第6の定電流源16(電流値I6)により駆動され、第1の定電流源11には、定電流I1が流れるように構成されている。また、出力段回路Bの第2および第3のトランジスタQ2、Q3には、それぞれアイドリング電流I9、I10が流れるように設定されている。
A circuit as shown in FIG. 6 is known as a conventional output circuit that converts a conventional input signal into a current, amplifies it, and outputs the entire range from the ground potential to the power supply voltage, that is, a full swing (for example, Patent Document 1). That is, in FIG. 6, the signal input to the
また、動作点設定回路Cは、npn型の第4のトランジスタQ4のコレクタとpnp型の第5のトランジスタQ5のエミッタとを接続した第1の接続点4と電源端子Vccとの間に定電流I2を流す第2の定電流源12が接続され、第4のトランジスタQ4のエミッタと第5のトランジスタQ5のコレクタとを接続した第2の接続点5とグランドGNDとの間に定電流I3を流す第3の定電流源13が接続されている。そして、第4のトランジスタQ4のベースは、電源端子VccとグランドGNDとの間に直列に接続される定電流I7を流す第7の定電流源17とベースとコレクタが短絡された2個のnpn型の第8および第9のトランジスタQ8、Q9との接続点に接続され、第5のトランジスタQ5のベースは、電源端子VccとグランドGNDとの間に直列に接続される2個のベースとコレクタが短絡されたpnp型の第10および第11のトランジスタQ10、Q11と定電流I8を流す第8の定電流源18との接続点に接続され、出力段回路Bの第2および第3のトランジスタの動作点を設定(アイドリング電流を設定)するように構成されている。
The operating point setting circuit C has a constant current between the first connection point 4 connecting the collector of the npn-type fourth transistor Q4 and the emitter of the pnp-type fifth transistor Q5 and the power supply terminal Vcc. A second constant
このとき、信号出力端子3に、たとえば75Ω程度の小さな終端抵抗が負荷として接続されているとき、負荷に流れる信号電流が大きいため、第2および第3のトランジスタQ2、Q3のベース電流も大きくなる。そのため、第2および第3のトランジスタQ2、Q3のベースを駆動する電流も充分に大きくする必要があり、定電流源11、12、13の電流I1、I2、I3も充分に大きくする必要がある。
At this time, when a small terminal resistance of, for example, about 75Ω is connected to the
前述のような出力回路の構成では、回路の電流が大きくなる。一方、たとえばデジタルカメラのビデオ出力などにこの種の出力回路が用いられる場合や、ICの立上りは早いが、システムとしての立上りは遅れる場合のように、セットの他の回路構成などとの関係で、電源スイッチはオンであるにも拘らず、この出力回路に入力信号が入力されない場合が生じる。このような場合、出力回路自体には電流が流れているが、入力信号がないため、出力回路としては機能していない。とくに、図6に示されるような回路では、定電流源はトランジスタなどを介して電源端子VccとグランドGNDとの間に直接挿入されているため、電源スイッチがオンになると、直ちに大電流が流れていることになる。そのため、セットとの関連などにより、出力回路自体は動作状態にあるが、信号入力がない時間が多いと、前述の各定電流源11〜13、16〜18には無駄な大電流が流れ、無駄な消費電力が大きいという問題がある。
In the configuration of the output circuit as described above, the circuit current increases. On the other hand, for example, when this type of output circuit is used for video output of a digital camera, or when the rise of the IC is early but the rise of the system is delayed, it is related to other circuit configurations of the set. In some cases, no input signal is input to the output circuit even though the power switch is on. In such a case, a current flows through the output circuit itself, but it does not function as an output circuit because there is no input signal. In particular, in the circuit as shown in FIG. 6, the constant current source is directly inserted between the power supply terminal Vcc and the ground GND via a transistor or the like, so that a large current flows immediately when the power switch is turned on. Will be. Therefore, the output circuit itself is in an operating state due to the relationship with the set, etc., but if there is a lot of time when there is no signal input, useless large current flows through the constant
本発明は、このような問題を解決するためになされたもので、出力回路において信号入力端子に入力信号が入力されていない場合に、少なくとも定電流源の駆動電流を低下させ、信号が入力されたときに大電流で駆動し得るように正規の定電流とすることができる出力回路を提供することを目的とする。 The present invention has been made to solve such a problem. When no input signal is input to the signal input terminal in the output circuit, at least the driving current of the constant current source is reduced and the signal is input. An object of the present invention is to provide an output circuit that can be set to a regular constant current so that it can be driven with a large current.
本発明による出力回路は、入力信号をコンダクタンス増幅器に入力して電流に変換し、電源端子とグランドとの間に第1の定電流源を介して接続される第1のトランジスタのベースに入力して、該第1のトランジスタのエミッタまたはコレクタから増幅信号を出力する入力段回路と、pnp型の第2のトランジスタおよびnpn型の第3のトランジスタを電源端子とグランドとの間に直列に接続し、プッシュプル増幅する出力段回路と、npn型の第4のトランジスタのコレクタおよびエミッタを、pnp型の第5のトランジスタのエミッタおよびコレクタとそれぞれ接続してそれぞれ第1の接続点および第2の接続点とし、該第1の接続点を第2の定電流源または前記第1の定電流源を介して電源端子と接続すると共に前記第1のトランジスタの出力端および前記第2のトランジスタのベースに接続し、前記第2の接続点を第3の定電流源を介してグランドと接続すると共に前記第3のトランジスタのベースに接続し、前記第4および第5のトランジスタのベースにそれぞれ所定電圧を印加することにより前記第2および第3のトランジスタの動作点を設定する動作点設定回路と、前記入力信号の有無を検出し、該入力信号がない場合に前記第1ないし第3の定電流源の電流値を低減させる定電流源制御回路とを有しており、該低電流制御回路が、前記第3のトランジスタのベースに現れる信号電圧と、電源端子とグランドとの間に直列に接続されたnpn型の第6のトランジスタおよび第4の定電流源の、該第6のトランジスタおよび第4の定電流源の接続点の電圧、または前記第2のトランジスタのベースに現れる信号電圧と、電源端子とグランドとの間に直列に接続される第5の定電流源およびpnp型の第7のトランジスタの、該第5の定電流源および第7のトランジスタの接続点の電圧、とを入力する増幅器と、該増幅器の出力信号から交流成分の振幅を検出するピーク検波回路と、該ピーク検波回路の出力が所定電圧より大きいか否かを比較するコンパレータと、該コンパレータの出力により前記定電流源の電流値を変更する制御信号を前記定電流源のそれぞれに送る制御信号発生回路とを有している。 An output circuit according to the present invention inputs an input signal to a conductance amplifier to convert it into a current, and inputs the input signal to a base of a first transistor connected via a first constant current source between a power supply terminal and ground. An input stage circuit that outputs an amplified signal from the emitter or collector of the first transistor, a pnp- type second transistor, and an npn-type third transistor are connected in series between the power supply terminal and the ground. The output stage circuit for push-pull amplification and the collector and emitter of the npn-type fourth transistor are connected to the emitter and collector of the pnp-type fifth transistor, respectively, and the first connection point and the second connection, respectively. And connecting the first connection point to a power supply terminal via the second constant current source or the first constant current source and the first transistor The second connection point is connected to the ground via a third constant current source and to the base of the third transistor, and the second transistor is connected to the base of the third transistor. 4 and the operating point setting circuit for setting the operating point of the second and third transistors by the respective base of the fifth transistor applying a predetermined voltage to detect the presence or absence of entering-power signal, said input signal A constant current source control circuit for reducing the current value of the first to third constant current sources when there is no signal , and the low current control circuit has a signal voltage appearing at the base of the third transistor. And a voltage at a connection point of the sixth transistor and the fourth constant current source of the npn-type sixth transistor and the fourth constant current source connected in series between the power supply terminal and the ground, or Previous The fifth constant current source of the fifth constant current source and the pnp-type seventh transistor connected in series between the signal voltage appearing at the base of the second transistor and the power supply terminal and the ground. 7 comparing the voltage at the connection point of the transistor 7, comparing the peak detection circuit for detecting the amplitude of the AC component from the output signal of the amplifier, and whether or not the output of the peak detection circuit is greater than a predetermined voltage And a control signal generating circuit for sending a control signal for changing the current value of the constant current source to each of the constant current sources according to the output of the comparator .
また、本発明による出力回路は、入力信号をコンダクタンス増幅器に入力して電流に変換し、電源端子とグランドとの間に第1の定電流源を介して接続される第1のトランジスタのベースに入力して、該第1のトランジスタのエミッタまたはコレクタから増幅信号を出力する入力段回路と、pnp型およびnpn型の第2および第3のトランジスタを電源端子とグランドとの間に直列に接続し、プッシュプル増幅する出力段回路と、npn型の第4のトランジスタのコレクタおよびエミッタを、pnp型の第5のトランジスタのエミッタおよびコレクタとそれぞれ接続してそれぞれ第1の接続点および第2の接続点とし、該第1の接続点を第2の定電流源または前記第1の定電流源を介して電源端子と接続すると共に前記第1のトランジスタの出力端および前記第2のトランジスタのベースに接続し、前記第2の接続点を第3の定電流源を介してグランドと接続すると共に前記第3のトランジスタのベースに接続し、前記第4および第5のトランジスタのベースにそれぞれ所定電圧を印加することにより前記第2および第3のトランジスタの動作点を設定する動作点設定回路と、前記入力信号の有無を検出し、該入力信号がない場合に前記第1ないし第3の定電流源の電流値を低減させる定電流源制御回路とを有しており、該定電流源制御回路が、前記入力段回路の出力端が接続される接続ラインのいずれかの位置から信号を入力し、直流成分をカットするフィルタ回路と、該フィルタ回路の出力を増幅する増幅器と、該増幅器の出力信号から交流成分の振幅を検出するピーク検波回路と、該ピーク検波回路の出力が所定電圧より大きいか否かを比較するコンパレータと、該コンパレータの出力により前記定電流源の電流値を変更する制御信号を前記定電流源のそれぞれに送る制御信号発生回路とを有している構成にすることもできる。 The output circuit according to the present invention inputs an input signal to a conductance amplifier, converts the input signal into a current, and supplies the current to a base of a first transistor connected via a first constant current source between a power supply terminal and the ground. An input stage circuit that inputs and outputs an amplified signal from the emitter or collector of the first transistor, and a pnp-type and npn-type second and third transistors are connected in series between the power supply terminal and the ground. The output stage circuit for push-pull amplification and the collector and emitter of the npn-type fourth transistor are connected to the emitter and collector of the pnp-type fifth transistor, respectively, and the first connection point and the second connection, respectively. The first connection point is connected to a power supply terminal via the second constant current source or the first constant current source, and the first transistor The output terminal and the base of the second transistor are connected, the second connection point is connected to the ground via a third constant current source, and is connected to the base of the third transistor, and the fourth and An operating point setting circuit for setting operating points of the second and third transistors by applying a predetermined voltage to the base of the fifth transistor, and the presence or absence of the input signal, and the absence of the input signal And a constant current source control circuit for reducing the current value of the first to third constant current sources, and the constant current source control circuit is connected to the output terminal of the input stage circuit. A filter circuit that inputs a signal from any of the positions, cuts the DC component, an amplifier that amplifies the output of the filter circuit, and peak detection that detects the amplitude of the AC component from the output signal of the amplifier And a comparator for comparing whether or not the output of the peak detection circuit is greater than a predetermined voltage, and a control signal for changing the current value of the constant current source according to the output of the comparator to each of the constant current sources it is also possible to adopt a configuration that has been closed and a signal generating circuit.
前記入力信号が同じで、増幅した信号を出力する出力回路が複数個並列に設けられた多チャネルの出力回路であって、前記定電流源制御回路が1つの出力回路に設けられ、該定電流源制御回路により、該定電流源制御回路が設けられない他の出力回路の定電流源を制御する構成にすることにより、回路構成を小さくしながら、消費電力の低減化を達成することができる。 A multi-channel output circuit in which a plurality of output circuits for outputting the amplified signal having the same input signal are provided in parallel, wherein the constant current source control circuit is provided in one output circuit, and the constant current By using the source control circuit to control the constant current source of another output circuit that is not provided with the constant current source control circuit, the power consumption can be reduced while reducing the circuit configuration. .
本発明によれば、セットの他の回路などとの関係で、出力回路のスイッチがオンになっても、信号入力端子に信号が入力されているか否かを検出し、信号が入力されていない場合には、定電流源により発生させる電流値を低下させ、信号入力端子に信号が入力された場合には、直ちに定電流源で発生させる電流値を所望の電流値に復帰させているため、信号出力端子に接続される負荷のインピーダンスが小さく、大電流を必要とする場合でも、大電流で駆動することができ、異常なく動作させることができる。しかも、無信号時の電流の低下は、回路の帰還回路が切れない程度(実際の回路では帰還をかけて使用される)まで下げることができるため、所望の電流値の80〜90%程度を減ずることができる。そのため、たとえばデジタルカメラのビデオ動作のように、セットの関係で電源スイッチがオンになっているにも拘らず、ビデオ動作をさせないで、信号の入力がない時間が長く続くような場合に、無駄な消費電力を大幅に削減することができ、非常に効果が大きい。この場合、前述の第1ないし第3の定電流源のみならず、図1や図2に示されるように、第4〜第8の定電流源が用いられるような場合には、これらの定電流源の電流値も減少させることができ、より一層電力消費の低減化を図ることができる。本発明は、とくに出力電流が大電流の場合に有効である。 According to the present invention, even if the output circuit is turned on in relation to other circuits in the set, it is detected whether or not a signal is input to the signal input terminal, and no signal is input. In this case, the current value generated by the constant current source is reduced, and when the signal is input to the signal input terminal, the current value generated by the constant current source is immediately restored to the desired current value. Even when the impedance of the load connected to the signal output terminal is small and a large current is required, it can be driven with a large current and can be operated without abnormality. Moreover, the current drop when there is no signal can be lowered to the extent that the feedback circuit of the circuit cannot be cut off (used in the actual circuit with feedback), so about 80 to 90% of the desired current value is reduced. Can be reduced. For this reason, for example, when the power switch is turned on due to a set, such as a video operation of a digital camera, the video operation is not performed and a time when no signal is input continues for a long time. Power consumption can be greatly reduced, which is very effective. In this case, not only the first to third constant current sources described above but also the fourth to eighth constant current sources are used as shown in FIGS. 1 and 2, these constant current sources are used. The current value of the current source can also be reduced, and the power consumption can be further reduced. The present invention is particularly effective when the output current is large.
また、たとえばカラー画像などのように、同じ信号をR、G、Bなどでそれぞれ別個に信号処理をするため、それぞれに別の出力回路が形成されるような場合など、Y、Pb、Pr(輝度と色差)に関して3チャネルを有する場合などには、入力信号は同じになり、出力回路も同じ構成になるため、定電流源制御回路は1つの出力回路だけに設けて、他の出力回路にはその1つの出力回路に設けられた定電流源制御回路により、定電流源の電流値を制御することができ、ICチップの占有面積をそれほど増やすことなく、大きな電流軽減の効果を得ることができる。 In addition, for example, when the same signal is separately processed by R, G, B, etc., such as in a color image, when different output circuits are formed for each, Y, Pb, Pr ( In the case of having three channels with respect to luminance and color difference, the input signal is the same and the output circuit has the same configuration. Therefore, the constant current source control circuit is provided in only one output circuit, and the other output circuit is provided. The current value of the constant current source can be controlled by the constant current source control circuit provided in the one output circuit, and a large current reduction effect can be obtained without increasing the occupied area of the IC chip so much. it can.
つぎに、図面を参照しながら本発明の出力回路について説明をする。本発明による出力回路は、図1にその一実施形態の回路図が示されるように、入力信号をコンダクタンス増幅器(gm Amp)2により電流に変換し、電源端子VccとグランドGNDとの間に、第1の定電流源11を介して接続される第1のトランジスタQ1のエミッタまたはコレクタから増幅信号を出力する入力段回路Aと、pnp型およびnpn型の第2および第3のトランジスタQ2、Q3を電源端子VccとグランドGNDとの間に直列に接続し、プッシュプル増幅する出力段回路Bと、出力段回路Bの第2および第3のトランジスタQ2、Q3の動作点を設定する動作点設定回路Cと、入力信号の有無を検出し、入力信号がない場合に少なくとも第1ないし第3の定電流源11、12、13の電流値を低減(変更)させる定電流源制御回路Dとが設けられている。
Next, the output circuit of the present invention will be described with reference to the drawings. The output circuit according to the present invention converts an input signal into a current by a conductance amplifier (gm Amp) 2 as shown in a circuit diagram of one embodiment in FIG. 1, and is connected between a power supply terminal Vcc and a ground GND. An input stage circuit A that outputs an amplified signal from the emitter or collector of the first transistor Q1 connected through the first constant
入力段回路Aは、図1に示される例では、第6の定電流源16で駆動されるコンダクタンス増幅器(gm Amp)2の入力端子に信号入力端子1に入力される信号を入力し、入力信号の電圧を電流に変換すると共に、電源端子VccとグランドGNDとの間に、第1の定電流源11を介して接続された、たとえばpnp型の第1のトランジスタQ1のベースに入力され、第1のトランジスタQ1の増幅率hfe倍に増幅されてエミッタから取り出される構成になっている。コンダクタンス増幅器2は、たとえば2個のnpn型トランジスタの差動対で構成し、エミッタの下側にnpn型のコレクタを接続した定電流源を第6の定電流源16とすることができる。このコンダクタンス増幅器2は、第6の定電流源16を用いなくても、一対の抵抗を接続することによっても動作させることもできるが、図1に示される例のように、コンダクタンス増幅器2の出力に、AC電流を取り出す場合には、コンダクタンス増幅器2の電圧利得(Gv)も簡単に考えられるので、定電流源を用いることが好ましい。また、図1に示される例では、第1のトランジスタQ1として、pnp型のトランジスタが用いられているが、npn型のトランジスタにすることもできる。この場合、他のトランジスタのタイプも逆タイプ(pnp型とnpn型)のトランジスタを使用することになる。
In the example shown in FIG. 1, the input stage circuit A inputs the signal input to the
第1の定電流源11などの定電流源は、トランジスタのベースに定電圧を印加することにより形成される一般的な定電流源を用いることができるが、本発明では、たとえば定電流値の異なる少なくとも2種類の定電流源を有しており、たとえば「ロー」または「ハイ」などの信号により切り替えられる切替スイッチにより、後述するように、入力信号の有無により、その電流値を切り替えられるように構成されており、図では可変記号で示されている。たとえば2種類の定電流源で構成して、その切替を行う場合には、電流値の大きい第1種の定電流源は、信号出力端子3に接続される負荷に供給することができる電流を駆動できる値に設定され、電流値を小さくする第2種の定電流源は、たとえば回路構成に用いられる帰還ループが切れない程度に回路が維持されればよく、実際には、第1種の定電流源の80〜90%ぐらいを低減させる(実際の動作時の10〜20%程度の電流値にする)ことができる。
As the constant current source such as the first constant
また、第1の定電流源11は、第1のトランジスタQ1の駆動用のみならず、第2のトランジスタQ2のベースも駆動するように構成されており、図1に示される例では、第2の定電流源12が電源端子Vccと第4のトランジスタQ4のコレクタと第5のトランジスタQ5のエミッタとの接続点である第1の接続点4との間に接続されており、第1の接続点4は、第1のトランジスタQ1のエミッタおよび第2のトランジスタQ2のベースとも接続されているため、第1および第2の定電流源11、12は共同して第1のトランジスタQ1、第2のトランジスタQ2のベース、および第4および第5のトランジスタQ4、Q5を駆動することになる。そのため、このような回路例であれば、第1の定電流源11の電流値を調整することにより、第2の定電流源12を省略して第1の定電流源11のみで兼用することもできる。
The first constant
出力段回路Bは、図1に示される例では、電源端子VccとグランドGNDとの間にpnp型の第2のトランジスタQ2とnpn型の第3のトランジスタQ3が両者のコレクタを相互に接続して直列に接続され、そのコレクタの接続点を信号出力端子3としたプッシュプル増幅回路として構成されている。この第2および第3のトランジスタQ2、Q3も、トランジスタのタイプを逆にして、エミッタで接続し、そのエミッタの接続点を信号出力端子3とすることもできる。しかし、エミッタを出力端子とすると、トランジスタのベースとエミッタ間の電圧降下が生じ、その電圧降下分の出力をすることができないため、フルスイング出力とすることができなくなる。そのため、フルスイング出力とするためには、図1に示されるように、コレクタ接続として、その接続点を出力端子3とすることが好ましい。
In the example shown in FIG. 1, the output stage circuit B is configured such that a pnp-type second transistor Q2 and an npn-type third transistor Q3 connect their collectors to each other between the power supply terminal Vcc and the ground GND. Are connected in series, and are configured as a push-pull amplifier circuit having the collector connection point as the
動作点設定回路Cは、第2および第3のトランジスタQ2、Q3のベース電位を設定してアイドリング電流を所望の電流値に設定する。すなわち、入力AC信号に応じて、第1のトランジスタQ1のエミッタ電流が変化し、これに応じて第2のトランジスタQ2のベース電流や第4のトランジスタQ4に流れる電流I11、第5のトランジスタQ5に流れる電流I12が変化し、その結果、第3のトランジスタQ3のベース電流も変化する構成になっている。具体的には、npn型の第4のトランジスタQ4のコレクタがpnp型の第5のトランジスタQ5のエミッタと接続されて、第1の接続点4とされ、第1の接続点4は、第1のトランジスタQ1のエミッタおよび第2のトランジスタQ2のベースと接続されると共に、第2の定電流源12(電流値I2)を介して電源端子Vccと接続されている。さらに、第4のトランジスタQ4のエミッタと第5のトランジスタQ5のコレクタとが接続されて第2の接続点5とされ、第2の接続点5は第3の定電流源13(電流値I3)を介してグランドGNDに接続されると共に、出力段回路Bの第3のトランジスタQ3のベースに接続されている。
The operating point setting circuit C sets the base potentials of the second and third transistors Q2 and Q3 to set the idling current to a desired current value. That is, the emitter current of the first transistor Q1 changes according to the input AC signal, and the base current of the second transistor Q2, the current I 11 flowing through the fourth transistor Q4, and the fifth transistor Q5 according to this change. current I 12 is changed to flow in, as a result, it has a configuration that also changes the base current of the third transistor Q3. Specifically, the collector of the npn-type fourth transistor Q4 is connected to the emitter of the pnp-type fifth transistor Q5 to be the first connection point 4, and the first connection point 4 is Are connected to the emitter of the transistor Q1 and the base of the second transistor Q2, and to the power supply terminal Vcc via the second constant current source 12 (current value I 2 ). Further, the emitter of the fourth transistor Q4 and the collector of the fifth transistor Q5 are connected to form a
さらに、第4および第5のトランジスタのベースにそれぞれ所定電圧を印加するため、電源端子VccとグランドGNDとの間に第7の定電流源17(電流値I7)と、ベースおよびコレクタが短絡された2個のnpn型の第8および第9のトランジスタQ8、Q9とが直列に接続され、第7の定電流源17と第8のトランジスタQ8との接続点が第4のトランジスタQ4のベースと接続されている。また、電源端子VccとグランドGNDとの間にベースおよびコレクタが短絡された2個のpnp型の第10および第11のトランジスタQ10、Q11と第8の定電流源18(電流値I8)とが直列に接続され、第11のトランジスタQ11と第8の定電流源18との接続点と第5のトランジスタQ5のベースとが接続されることにより、第2および第3のトランジスタQ2、Q3の動作点、すなわちアイドリング電流が設定されている。
Further, since a predetermined voltage is applied to the bases of the fourth and fifth transistors, the seventh constant current source 17 (current value I 7 ), the base and the collector are short-circuited between the power supply terminal Vcc and the ground GND. The two npn-type eighth and ninth transistors Q8 and Q9 are connected in series, and the connection point between the seventh constant
なお、この第8および第9のトランジスタQ8、Q9をnpn型トランジスタのベースとコレクタとを短絡してダイオード構造としているのは、後述するように、第3のトランジスタQ3のベース・エミッタ間電圧を設定するのに、第4のトランジスタQ4のベース・エミッタ間電圧と共に関連するので、これらのトランジスタのベース・エミッタ間電圧のペア性、量産時のバラツキを抑える(同タイプのトランジスタであれば、同時に製造されるため、バラツキが同じになる)ため、同じタイプのトランジスタで構成している。しかし、第3のトランジスタQ3のベース・エミッタ間電圧として、製造時のバラツキに拘らず一定で所定の電圧を提供できればこの構成には限定されない。第10および第11のトランジスタQ10、Q11をpnp型トランジスタとして、そのベース・コレクタを短絡してダイオード構造にしているのも、同様に、第2のトランジスタQ2および第5のトランジスタQ5のベース・エミッタ間電圧とのペア性および量産時のバラツキを抑制するためである。さらに、図1に示される例では、これらのトランジスタを第7または第8の定電流源17、18で駆動する構造になっているが、これらは、前述の特許文献1に示されるように、定電流源を用いない構成にすることもできる。しかし、本発明の無信号時の消費電流低減化を図る点からは、定電流源を用いて無信号時に電流値を下げることが好ましい。すなわち、用途により特許文献1に記載される構成と本発明の定電流源にして無信号時の電流値を下げる構成とを使い分けることができる。
The eighth and ninth transistors Q8 and Q9 have a diode structure by short-circuiting the base and collector of the npn-type transistor. As will be described later, the base-emitter voltage of the third transistor Q3 is Since the setting is related to the base-emitter voltage of the fourth transistor Q4, the pair characteristics of the base-emitter voltage of these transistors and the variation in mass production are suppressed. Since the variation is the same), the transistors are of the same type. However, the base-emitter voltage of the third transistor Q3 is not limited to this configuration as long as a constant and predetermined voltage can be provided regardless of variations in manufacturing. Similarly, the tenth and eleventh transistors Q10 and Q11 are pnp type transistors and their bases and collectors are short-circuited to form a diode structure. Similarly, the bases and emitters of the second transistor Q2 and the fifth transistor Q5 This is to suppress pairing with the inter-voltage and variation during mass production. Further, in the example shown in FIG. 1, these transistors are driven by the seventh or eighth constant
この構成にすることにより、第2および第3のトランジスタQ2、Q3に流れるDCアイドリング電流I9、I10を定められる理由について説明をする。すなわち、第7の定電流源17により定電流I7が流れることによる第8および第9のトランジスタQ8、Q9のそれぞれのベース・エミッタ間電圧をそれぞれQ8Vbe、Q9Vbeとする。また、第8の定電流源18により定電流I8が流れることにより第10および第11のトランジスタQ10、Q11のベース・エミッタ間電圧をそれぞれQ10Vbe、Q11Vbeとする。そうすると、第4のトランジスタQ4に電流I11が流れることによる第4のトランジスタQ4のベース・エミッタ間電圧をQ4Vbe、第5のトランジスタQ5に電流I12が流れることによる第5のトランジスタQ5のベース・エミッタ間電圧をQ5Vbeとすると、第2および第3のトランジスタQ2、Q3のベース・エミッタ間電圧Q2Vbe、Q3Vbeは、それぞれ
Q2Vbe=Q10Vbe+Q11Vbe−Q5Vbe
Q3Vbe=Q8Vbe+Q9Vbe−Q4Vbe
となる。このことから、Q2Vbeを決定するには、トランジスタQ10、Q11、Q5の各Vbeが決まればよいことが分る。すなわち電流I12と電流I8により、トランジスタQ10、Q11、Q5の各Vbeが決定される。この際、電流I2と電流I3は等しく、また、電流I11と電流I12とは等しくなるように、それぞれ設定される。このとき、電流I2、電流I3、電流I8は、それぞれ定電流源12、13、18により作られている。同様に、電流I11と電流I7により、トランジスタQ8、Q9、Q4の各Vbeが決定される。この際、電流I7も定電流源17により作られている。
The reason why the DC idling currents I 9 and I 10 flowing through the second and third transistors Q2 and Q3 can be determined by using this configuration will be described. That, Q8Vbe seventh constant
Q3Vbe = Q8Vbe + Q9Vbe-Q4Vbe
It becomes. From this, it is understood that in order to determine Q2Vbe, it is only necessary to determine each Vbe of the transistors Q10, Q11, and Q5. That the current I 12 and the current I 8, the Vbe of the transistors Q10, Q11, Q5 is determined. At this time, the currents I 2 and I 3 are set to be equal, and the currents I 11 and I 12 are set to be equal. At this time, the currents I 2 , I 3 , and I 8 are generated by the constant
定電流源制御回路Dは、図1に示される例では、電源端子VccとグランドGNDとの間に直列に接続されたnpn型の第6のトランジスタQ6と第4の定電流源14(電流値I4)との接続点の電圧と、第4のトランジスタQ4のエミッタの電圧とが増幅器21に入力され、DC成分を相殺して交流成分を増幅し、さらにHPF(ハイパスフィルタ)回路22を通すことにより、直流成分を除去している。増幅された信号の直流成分が充分にカットされていれば、HPF回路22を設けなくてもよい。直流成分をカットするのは、小信号からある程度の大信号までを増幅したいため、増幅器21の出力のダイナミックレンジとピーク検波回路23の入力のダイナミックレンジを確保するためである。そして、ピーク検波回路23により交流成分の振幅の大きさを検出し、コンパレータ25でその検出されたピークの大きさに相当する電圧と、基準電圧24とを比較して入力信号の有無を検出する。すなわちピーク検波回路23の出力が基準電圧24より大きければ入力信号がある場合に相当し、基準電圧24よりも小さければ入力信号がないと判断することができる。従って、入力信号がない場合には、制御信号発生回路26から「ハイ」または「ロー」の信号を各定電流源に送って、定電流源をスイッチングし、その電流値を下げ、入力信号のある場合には、各定電流源の電流値が大きくなるように制御することができる。
In the example shown in FIG. 1, the constant current source control circuit D includes an npn-type sixth transistor Q6 and a fourth constant current source 14 (current value) connected in series between the power supply terminal Vcc and the ground GND. I 4 ) and the voltage at the emitter of the fourth transistor Q 4 are input to the
具体的には、この構成で、信号入力端子1に信号が入力されていない無信号時の場合に、電流I4と電流I11とが等しくなるように設定することにより、第6のトランジスタQ6のベース・エミッタ間電圧Q6Vbeと第4のトランジスタQ4のベース・エミッタ間電圧Q4Vbeとは等しくなる。そのため、無信号時には、第6のトランジスタQ6のエミッタ電圧と、第4のトランジスタQ4のエミッタ電圧とは等しくなり、両者を増幅器21に入力することにより両者は相殺され、HPF回路22を通過するAC信号がないため、ピーク検波回路23の出力もなくなり、コンパレータ25では基準電圧24より小さくなって、信号入力端子1には信号が入力されていないことが分る。
Specifically, with this configuration, the sixth transistor Q6 is set by setting the current I 4 and the current I 11 to be equal when there is no signal input to the
一方、信号入力端子1に信号が入力されている場合には、信号出力端子3に接続されている負荷に対し、第2および第3のトランジスタQ2、Q3のコレクタからAC信号電流が流れる。このため、第3のトランジスタQ3のコレクタ電流の変化に応じて、第3のトランジスタQ3のベースにAC信号が発生する。このAC信号が第4のトランジスタQ4のエミッタの直流電圧に重畳されて増幅器21に入力されるため、直流成分は第6のトランジスタQ6のエミッタ電圧とほぼ相殺されて、交流成分が所望の信号振幅に増幅される。そして、HPF回路22で直流成分がカットされて所望の信号としてピーク検波回路23に入力され、AC信号のピーク値を検波した後、所望のDC電圧としてピーク検波回路23から出力される。そして、コンパレータ25に所定電圧24と共に入力されて比較され、検波された信号が所定電圧24より大きい場合には、第2および第3のトランジスタQ2、Q3を負荷の大電流に対応してドライブできるように、充分なベース電流を供給すべく、各定電流源の電流値を制御する信号が制御信号発生回路26から各定電流源に送られる。
On the other hand, when a signal is input to the
図1に示される例では、第3のトランジスタQ3のベースに発生するAC信号の有無を検出するため、第4のトランジスタQ4のエミッタのDC電圧を相殺すべく、電源端子VccとグランドGNDとの間に第6のトランジスタQ6と第4の定電流源14を挿入して第6のトランジスタQ6のエミッタ電圧を取り出すようにしたが、たとえば第2のトランジスタQ2のベースに発生するAC信号を検出するようにしてもよく、この場合には、たとえば図2に図1と同様の回路図が示されるように、電源端子VccとグランドGNDとの間に第5の定電流源15とpnp型の第7のトランジスタQ7を直列に接続して、その第7のトランジスタQ7のエミッタ電圧と第2のトランジスタQ2のベースに現れる信号とを増幅器21に入力することにより、前述の場合と同様に信号入力端子1に増幅する信号が入力されているか否かを検出することができる。そして、前述の例と同様に、各定電流源の電流値を制御して無駄な電流を抑制することができる。なお、図2において、図1と同じ部分には同じ符号を付してその説明を省略する。
In the example shown in FIG. 1, in order to detect the presence or absence of an AC signal generated at the base of the third transistor Q3, in order to cancel the DC voltage of the emitter of the fourth transistor Q4, the power supply terminal Vcc and the ground GND The sixth transistor Q6 and the fourth constant
前述の各例では、第2または第3のトランジスタQ2、Q3のベースに発生する信号と他の直流信号から、第2または第3のトランジスタQ2、Q3のベース信号の直流成分を相殺することによりAC信号を取り出したが、他の直流信号を用いないで直接AC信号を取り出すこともできる。たとえば第2または第3のトランジスタQ2、Q3のベース信号を直接HPF回路により直流成分をカットしてAC信号を取り出しても同等の効果が得られる。但し、その場合は、HPF回路は入力インピーダンスが十分に大きく、電流I11、I12の本来のAC電流に影響を与えない回路にしなければならない。その例が、たとえば図3に示されている。すなわち、図3において、前述の図1に示される第4のトランジスタQ4のエミッタの電圧(第3のトランジスタQ3のベース電圧と同じ)の信号を、直接HPF回路27に入力して直流成分をカットし、交流成分にしてから増幅器21により増幅して、ピーク検波回路23に送り、前述の例と同様に、信号入力端子1への信号入力の有無を検出し、同様に各定電流源の電流値を制御することができる。ここで、HPF回路27は直流成分をカットするものであるが、これに限られるものではなく、直流成分をカットできる他のフィルタ回路を用いることができる。なお、HPF回路27により完全に直流成分がカットされていて、交流成分が0を中心に上下に変化していると、ピークからピークの振幅を求め難いので、増幅器21の出力とグランドGNDとの間に一定値の抵抗を接続するなど、バイアス設定回路28を設けることが好ましい。図3において、回路の詳細は省略してあるが、第6のトランジスタQ6と第4の定電流源14を除いた図1と同様の回路である。また、この例では、第4のトランジスタQ4のエミッタから信号を取り出してその交流成分を検出したが、この信号を取り出すところは、入力段回路Aの出力端(第1のトランジスタQ1のエミッタ)に接続される接続ラインのいずれかの位置からであれば、同様に入力信号の有無を検出することができる。
In each of the above-described examples, the DC component of the base signal of the second or third transistor Q2, Q3 is canceled from the signal generated at the base of the second or third transistor Q2, Q3 and the other DC signal. Although the AC signal is extracted, it is also possible to directly extract the AC signal without using another DC signal. For example, the same effect can be obtained by taking out the AC signal by directly cutting the DC component of the base signal of the second or third transistor Q2, Q3 by the HPF circuit. However, in that case, the HPF circuit must be a circuit that has a sufficiently large input impedance and does not affect the original AC currents of the currents I 11 and I 12 . An example of this is shown in FIG. That is, in FIG. 3, the signal of the emitter voltage of the fourth transistor Q4 shown in FIG. 1 (the same as the base voltage of the third transistor Q3) is directly input to the
さらに、図3に示される思想からは、入力信号有無の検出信号の取り出しは、入力段回路Aの出力端に接続される接続ライン(第2または第3のトランジスタQ2、Q3のベースには限らず、信号の経路)であればどこでもよく、信号の損失を生じないように取り出せば、信号入力端子1から直接取り出すこともできる。
Further, from the idea shown in FIG. 3, the detection signal for the presence / absence of the input signal is extracted from the connection line connected to the output terminal of the input stage circuit A (limited to the bases of the second or third transistors Q2 and Q3). As long as it is taken out so as not to cause signal loss, it can be taken out directly from the
図4は、入力信号が同じで、同様の出力回路が並列に形成される多チャネルの場合に応用した図である。すなわち、たとえばカラー表示装置などで、R、G、Bごとに信号処理をして増幅するような装置の場合には、R、G、Bの元の信号は同じで、出力回路も同じ構成となる。このような場合には、各出力回路にそれぞれ定電流源制御回路Dを形成することなく、1つの出力回路31に定電流源制御回路Dを形成すれば、その定電流制御回路Dの信号を直接他の出力回路32、33に送り、各出力回路32、33の定電流源の電流値も制御することができる。このような例は、R、G、Bの場合に限らず、たとえば輝度と色差を調整するY、Pb、Prの場合なども同様に、入力信号も出力回路の構成も同じで、図4に示される応用を適用することができる。このような構成にすることにより、電源は入っているが、増幅する信号が入力していない場合に、回路を形成するICなどの占有面積をそれほど大きくすることなく、定電流源の電流値を低下させて省電力化を図ることができるという効果が得られる。
FIG. 4 is a diagram applied to the case of multiple channels in which the same input signal is provided and similar output circuits are formed in parallel. That is, for example, in a color display device or the like that performs signal processing for each of R, G, and B, the original signals of R, G, and B are the same, and the output circuit has the same configuration. Become. In such a case, if the constant current source control circuit D is formed in one
この図4に示される構成の、具体的な回路例が図5に示されている。すなわち、図5は、図1に示される出力回路を2チャネルで構成し、定電流源制御回路Dを1つの出力回路31のみに形成し、その1個の出力回路31に形成された定電流源制御回路Dにより他の出力回路32の各定電流源の電流値も制御する例を示したものである。
A specific circuit example of the configuration shown in FIG. 4 is shown in FIG. That is, in FIG. 5, the output circuit shown in FIG. 1 is configured with two channels, the constant current source control circuit D is formed in only one
本発明は、ICなどに組み込まれ、バイポーラトランジスタによる大電流駆動のプッシュプル増幅回路、フルスイング出力の増幅器の出力回路に用いることができ、TVなどの各種の電気機器に利用することができる。 The present invention is incorporated in an IC or the like and can be used for a large current drive push-pull amplifier circuit or a full swing output amplifier circuit using a bipolar transistor, and can be used for various electric devices such as a TV.
1 信号入力端子
2 コンダクタンス増幅器(gm Amp)
3 信号出力端子
4 第1の接続点
5 第2の接続点
11〜18 定電流源
Q トランジスタ
A 入力段回路
B 出力段回路
C 動作点設定回路
D 定電流源制御回路
1
DESCRIPTION OF
Claims (4)
pnp型の第2のトランジスタおよびnpn型の第3のトランジスタを電源端子とグランドとの間に直列に接続し、プッシュプル増幅する出力段回路と、
npn型の第4のトランジスタのコレクタおよびエミッタを、pnp型の第5のトランジスタのエミッタおよびコレクタとそれぞれ接続してそれぞれ第1の接続点および第2の接続点とし、該第1の接続点を第2の定電流源または前記第1の定電流源を介して電源端子と接続すると共に前記第1のトランジスタの出力端および前記第2のトランジスタのベースに接続し、前記第2の接続点を第3の定電流源を介してグランドと接続すると共に前記第3のトランジスタのベースに接続し、前記第4および第5のトランジスタのベースにそれぞれ所定電圧を印加することにより前記第2および第3のトランジスタの動作点を設定する動作点設定回路と、
前記入力信号の有無を検出し、該入力信号がない場合に前記第1ないし第3の定電流源の電流値を低減させる定電流源制御回路
とを有する出力回路であって、該定電流源制御回路が、
前記第3のトランジスタのベースに現れる信号電圧と、電源端子とグランドとの間に直列に接続されたnpn型の第6のトランジスタおよび第4の定電流源の該第6のトランジスタおよび第4の定電流源の接続点の電圧とを入力する増幅器と、
該増幅器の出力信号から交流成分の振幅を検出するピーク検波回路と、
該ピーク検波回路の出力が所定電圧より大きいか否かを比較するコンパレータと、
該コンパレータの出力により前記定電流源の電流値を変更する制御信号を前記定電流源のそれぞれに送る制御信号発生回路
とを有している出力回路。 An input signal is input to a conductance amplifier, converted into a current, and input to the base of a first transistor connected via a first constant current source between a power supply terminal and ground, and the first transistor An input stage circuit that outputs an amplified signal from the emitter or collector of
an output stage circuit configured to connect a pnp-type second transistor and an npn-type third transistor in series between a power supply terminal and the ground and perform push-pull amplification;
The collector and emitter of the npn-type fourth transistor are connected to the emitter and collector of the pnp-type fifth transistor, respectively, so as to be a first connection point and a second connection point, respectively. The second constant current source or the first constant current source is connected to a power supply terminal and is connected to the output terminal of the first transistor and the base of the second transistor, and the second connection point is The second and third transistors are connected to the ground through a third constant current source and connected to the base of the third transistor, and a predetermined voltage is applied to the bases of the fourth and fifth transistors, respectively. An operating point setting circuit for setting the operating point of the transistor of
A constant current source control circuit that detects the presence or absence of the input signal and reduces the current value of the first to third constant current sources when there is no input signal.
An output circuit having bets, said constant current source control circuit,
The signal voltage appearing at the base of the third transistor, the power supply terminal and the ground in series with a connected npn-type sixth transistor and a fourth constant-current source of said sixth transistor and the fourth between An amplifier for inputting the voltage at the connection point of the constant current source;
A peak detection circuit for detecting the amplitude of the AC component from the output signal of the amplifier;
A comparator that compares whether the output of the peak detection circuit is greater than a predetermined voltage;
The organic to that output circuit and a control signal generating circuit to send to each of the constant-current source a control signal for changing the current value of the constant current source by the output of the comparator.
pnp型の第2のトランジスタおよびnpn型の第3のトランジスタを電源端子とグランドとの間に直列に接続し、プッシュプル増幅する出力段回路と、
npn型の第4のトランジスタのコレクタおよびエミッタを、pnp型の第5のトランジスタのエミッタおよびコレクタとそれぞれ接続してそれぞれ第1の接続点および第2の接続点とし、該第1の接続点を第2の定電流源または前記第1の定電流源を介して電源端子と接続すると共に前記第1のトランジスタの出力端および前記第2のトランジスタのベースに接続し、前記第2の接続点を第3の定電流源を介してグランドと接続すると共に前記第3のトランジスタのベースに接続し、前記第4および第5のトランジスタのベースにそれぞれ所定電圧を印加することにより前記第2および第3のトランジスタの動作点を設定する動作点設定回路と、
前記入力信号の有無を検出し、該入力信号がない場合に前記第1ないし第3の定電流源の電流値を低減させる定電流源制御回路
とを有する出力回路であって、該定電流源制御回路が、
前記第2のトランジスタのベースに現れる信号電圧と、電源端子とグランドとの間に直列に接続される第5の定電流源およびpnp型の第7のトランジスタの該第5の定電流源および第7のトランジスタの接続点の電圧とを入力する増幅器と、
該増幅器の出力信号から交流成分の振幅を検出するピーク検波回路と、
該ピーク検波回路の出力が所定電圧より大きいか否かを比較するコンパレータと、
該コンパレータの出力により前記定電流源の電流値を変更する制御信号を前記定電流源のそれぞれに送る制御信号発生回路
とを有している出力回路。 An input signal is input to a conductance amplifier, converted into a current, and input to the base of a first transistor connected via a first constant current source between a power supply terminal and ground, and the first transistor An input stage circuit that outputs an amplified signal from the emitter or collector of
an output stage circuit configured to connect a pnp-type second transistor and an npn-type third transistor in series between a power supply terminal and the ground and perform push-pull amplification;
The collector and emitter of the npn-type fourth transistor are connected to the emitter and collector of the pnp-type fifth transistor, respectively, so as to be a first connection point and a second connection point, respectively. The second constant current source or the first constant current source is connected to a power supply terminal and is connected to the output terminal of the first transistor and the base of the second transistor, and the second connection point is The second and third transistors are connected to the ground through a third constant current source and connected to the base of the third transistor, and a predetermined voltage is applied to the bases of the fourth and fifth transistors, respectively. An operating point setting circuit for setting the operating point of the transistor of
A constant current source control circuit that detects the presence or absence of the input signal and reduces the current value of the first to third constant current sources when there is no input signal.
An output circuit having bets, said constant current source control circuit,
The signal voltage appearing at the base of the second transistor, the fifth constant current source of the fifth seventh transistor of the constant current source and pnp type and the second being connected in series between a power supply terminal and the ground An amplifier for inputting a voltage at a connection point of 7 transistors;
A peak detection circuit for detecting the amplitude of the AC component from the output signal of the amplifier;
A comparator that compares whether the output of the peak detection circuit is greater than a predetermined voltage;
The organic to that output circuit and a control signal generating circuit to send to each of the constant-current source a control signal for changing the current value of the constant current source by the output of the comparator.
pnp型およびnpn型の第2および第3のトランジスタを電源端子とグランドとの間に直列に接続し、プッシュプル増幅する出力段回路と、
npn型の第4のトランジスタのコレクタおよびエミッタを、pnp型の第5のトランジスタのエミッタおよびコレクタとそれぞれ接続してそれぞれ第1の接続点および第2の接続点とし、該第1の接続点を第2の定電流源または前記第1の定電流源を介して電源端子と接続すると共に前記第1のトランジスタの出力端および前記第2のトランジスタのベースに接続し、前記第2の接続点を第3の定電流源を介してグランドと接続すると共に前記第3のトランジスタのベースに接続し、前記第4および第5のトランジスタのベースにそれぞれ所定電圧を印加することにより前記第2および第3のトランジスタの動作点を設定する動作点設定回路と、
前記入力信号の有無を検出し、該入力信号がない場合に前記第1ないし第3の定電流源の電流値を低減させる定電流源制御回路
とを有する出力回路であって、該定電流源制御回路が、
前記入力段回路の出力端が接続される接続ラインのいずれかの位置から信号を入力し、直流成分をカットするフィルタ回路と、
該フィルタ回路の出力を増幅する増幅器と、
該増幅器の出力信号から交流成分の振幅を検出するピーク検波回路と、
該ピーク検波回路の出力が所定電圧より大きいか否かを比較するコンパレータと、
該コンパレータの出力により前記定電流源の電流値を変更する制御信号を前記定電流源のそれぞれに送る制御信号発生回路
とを有している出力回路。 An input signal is input to a conductance amplifier, converted into a current, and input to the base of a first transistor connected via a first constant current source between a power supply terminal and ground, and the first transistor An input stage circuit that outputs an amplified signal from the emitter or collector of
an output stage circuit that push-pull-amplifies the pnp-type and npn-type second and third transistors connected in series between the power supply terminal and the ground;
The collector and emitter of the npn-type fourth transistor are connected to the emitter and collector of the pnp-type fifth transistor, respectively, so as to be a first connection point and a second connection point, respectively. The second constant current source or the first constant current source is connected to a power supply terminal and is connected to the output terminal of the first transistor and the base of the second transistor, and the second connection point is The second and third transistors are connected to the ground through a third constant current source and connected to the base of the third transistor, and a predetermined voltage is applied to the bases of the fourth and fifth transistors, respectively. An operating point setting circuit for setting the operating point of the transistor of
A constant current source control circuit that detects the presence or absence of the input signal and reduces the current value of the first to third constant current sources when there is no input signal.
An output circuit having the constant current source control circuit,
A filter circuit that inputs a signal from any position of a connection line to which an output terminal of the input stage circuit is connected, and cuts a DC component;
An amplifier for amplifying the output of the filter circuit;
A peak detection circuit for detecting the amplitude of the AC component from the output signal of the amplifier;
A comparator that compares whether the output of the peak detection circuit is greater than a predetermined voltage;
A control signal generating circuit for sending a control signal for changing the current value of the constant current source to each of the constant current sources by the output of the comparator
Output circuit that have a door.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129359A JP5237885B2 (en) | 2009-05-28 | 2009-05-28 | Output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129359A JP5237885B2 (en) | 2009-05-28 | 2009-05-28 | Output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278770A JP2010278770A (en) | 2010-12-09 |
JP5237885B2 true JP5237885B2 (en) | 2013-07-17 |
Family
ID=43425312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009129359A Expired - Fee Related JP5237885B2 (en) | 2009-05-28 | 2009-05-28 | Output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5237885B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6325852B2 (en) * | 2014-03-14 | 2018-05-16 | 新日本無線株式会社 | Output circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4007689B2 (en) * | 1998-06-19 | 2007-11-14 | 三洋電機株式会社 | Receiver circuit power save circuit |
JP3958491B2 (en) * | 2000-02-25 | 2007-08-15 | 新日本無線株式会社 | Driving circuit |
JP2007067525A (en) * | 2005-08-29 | 2007-03-15 | Toshiba Corp | Amplifier circuit |
JP2007104358A (en) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | Cmos amplifying device |
-
2009
- 2009-05-28 JP JP2009129359A patent/JP5237885B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010278770A (en) | 2010-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104811151B (en) | For reducing the apparatus and method of the slicing in amplifier | |
JP2004336643A (en) | Power amplifier circuit | |
JP2015095830A (en) | Differential amplification circuit | |
US7501893B2 (en) | Variable gain amplifier circuit | |
US20110205098A1 (en) | Switched capacitor amplifier | |
JP2007104358A (en) | Cmos amplifying device | |
JP5237885B2 (en) | Output circuit | |
JP6111712B2 (en) | Amplifier circuit | |
JP5977092B2 (en) | Method and apparatus for biasing the output stage of a rail-to-rail DMOS amplifier | |
JP3885073B2 (en) | Buffer circuit | |
US7102440B2 (en) | High output current wideband output stage/buffer amplifier | |
US8115552B2 (en) | Amplifier circuit with step gain | |
JP5465548B2 (en) | Level shift circuit | |
KR101618971B1 (en) | Power amplifier of the inverter form | |
JPH10150329A (en) | Class d power amplifier | |
JP5014910B2 (en) | Output circuit | |
JP2007019850A (en) | Dc offset canceling circuit and display device using this | |
JP3718894B2 (en) | Output circuit | |
US7737758B2 (en) | Level shift circuit | |
CN210075560U (en) | Classroom multimedia audio controller | |
JP6933797B2 (en) | Audio amplifier and audio power amplifier | |
JP5054394B2 (en) | Current source control circuit | |
JP2008131630A (en) | Power amplifier | |
CN100542015C (en) | Image display and high voltage driver circuit | |
JP4774707B2 (en) | Amplifier circuit and input circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |