JP5411311B2 - データバススキュー用途のための最適化電荷共有 - Google Patents
データバススキュー用途のための最適化電荷共有 Download PDFInfo
- Publication number
- JP5411311B2 JP5411311B2 JP2012057620A JP2012057620A JP5411311B2 JP 5411311 B2 JP5411311 B2 JP 5411311B2 JP 2012057620 A JP2012057620 A JP 2012057620A JP 2012057620 A JP2012057620 A JP 2012057620A JP 5411311 B2 JP5411311 B2 JP 5411311B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data line
- capacitive
- signal
- charge sharing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
- G06F13/4077—Precharging or discharging
Description
よびGDRBラインをVEQ1またはVEQ2にプリチャージするよう用いられる。
用語集
DRL/DRLB:データ読み取りローカル/データ読み取りローカルバー信号
REN/YR:読み取りイネーブル/Yアドレス読み取り選択信号
DR/DRB:データ読み取り/データ読み取りバー信号
LREAD:ローカル読み取り回路
RLREAD:基準ローカル読み取り回路
DAMP:データ増幅回路
DA/DAB:データ増幅出力/データ増幅バー出力信号
GDRV:Gdr信号DRiVer回路
RGDRV:基準GDRV回路
GDR/GDRB:グローバルデータ読み取り/グローバルデータ読み取りバー信号
GDRAMP:GDR増幅回路
GDRCLK:GDR増幅クロック信号
Claims (34)
- 電荷共有回路であって、
一のローカル読み取り回路と、
一の第1の増幅回路と、
前記ローカル読み取り回路と前記第1の増幅回路との間に結合される一の容量ローカルデータラインと、
前記第1の増幅回路の出力の下流にある入力を有する一の駆動回路と、
一の出力信号を提供する一の第2の増幅回路と、
駆動回路と前記第2の増幅回路との間に結合される一の容量グローバルデータラインと、
前記容量ローカルデータラインと前記容量グローバルデータラインとの間に結合される一の電荷リサイクル回路と、
前記容量ローカルデータラインに結合される一の基準ローカル読み取り回路と、
前記容量グローバルデータラインに結合される一の基準駆動回路とを含み、
前記基準ローカル読み取り回路は、
一の第1の制御信号を受信する一の入力及び一の出力を有する一のインバータと、
前記インバータの前記出力に結合される一のゲート及び前記容量ローカルデータラインと一の電源電圧ソースとの間に結合される一の電流路を有する一のPチャネルトランジスタとを含む電荷共有回路。 - 前記ローカル読み取り回路は、一の第2の制御信号を受信する、請求項1に記載の電荷共有回路。
- 前記第1の制御信号は、前記第2の制御信号の後に発生する、請求項2に記載の電荷共有回路。
- 前記駆動回路は、一の第3の制御信号を受信し、前記基準駆動回路は、一の第4の制御信号を受信する、請求項1から3のいずれか一項に記載の電荷共有回路。
- 前記第4の制御信号は、前記第3の制御信号の前に発生する、請求項4に記載の電荷共有回路。
- 前記基準ローカル読み取り回路は、一の補助信号を前記容量ローカルデータラインに供給する手段を含む、請求項1から5のいずれか一項に記載の電荷共有回路。
- 前記補助信号は、基準電圧から前記基準電圧より高い電位に立ち上がる信号を含む、請求項6に記載の電荷共有回路。
- 前記基準駆動回路は、一の補助信号を前記容量グローバルデータラインに供給する手段を含む、請求項1から7のいずれか一項に記載の電荷共有回路。
- 前記補助信号は、前記電源電圧から前記電源電圧より低い電位に立ち下がる信号を含む、請求項8に記載の電荷共有回路。
- 第1および第2の容量データラインでスキューされたデータの電荷共有方法であって、
一の第1のデータ信号により前記第1の容量データラインを駆動することと、
前記第1のデータ信号からスキューされた一の第2のデータ信号により前記第2の容量データラインを駆動することと、
前記第1の容量データラインを一の第1のクロック信号により駆動することと、
前記第2の容量データラインを一の第2のクロック信号により駆動することと、
を含み、
前記第1の容量データラインを一の第1のクロック信号により駆動することは、前記第1の容量データラインを一の基準ローカル読み取り回路により駆動することを含み、
前記基準ローカル読み取り回路は、
一の制御信号を受信する一の入力及び一の出力を有する一のインバータと、
前記インバータの前記出力に結合される一のゲート及び前記第1の容量データラインと一の電源電圧ソースとの間に結合される一の電流路を有する一のPチャネルトランジスタとを含み、
前記第1の容量データラインと前記第2の容量データラインとの間にスイッチキャパシタを含み、
前記第1の容量データラインと前記第2の容量データラインとの間に電荷共有が生じる、
電荷共有方法。 - 前記第1の容量データラインを一の第1のデータ信号により駆動することは、前記第1の容量データラインを一のローカル読み取り回路により駆動することを含む、請求項10に記載の電荷共有方法。
- 前記第2の容量データラインを一の第2のデータ信号により駆動することは、前記第2の容量データラインを一の駆動回路により駆動することを含む、請求項10または11に記載の電荷共有方法。
- 前記第2の容量データラインを一の第2のクロック信号により駆動することは、前記第2の容量データラインを一の基準駆動回路により駆動することを含む、請求項10から12のいずれか一項に記載の電荷共有方法。
- 前記第1のクロック信号は、前記基準ローカル読み取り回路がないと仮定した場合の前記第1の容量データラインを通る信号と前記第2の容量データラインを通る信号との間の一のスキューの間に生ずる、請求項10から13のいずれか一項に記載の電荷共有方法。
- 前記第2のクロック信号は、前記第1の容量データラインを通る信号と前記第2の容量データラインを通る信号との間の一のスキューの間に生ずる、請求項10に記載の電荷共有方法。
- 第1および第2の容量データラインにおいてスキューされたデータの電荷共有回路であって、
前記第1の容量データラインを一の第1のデータ信号により駆動する回路構成と、
前記第1のデータ信号からスキューされた一の第2のデータ信号により前記第2の容量データラインを駆動する回路構成と、
前記第1の容量データラインを一の第1のクロック信号により駆動する回路構成と、
前記第2の容量データラインを一の第2のクロック信号により駆動する回路構成と、
を含み、
前記第1の容量データラインを一の第1のクロック信号により駆動する前記回路構成は、一の制御信号を受信する一の入力及び一の出力を有する一のインバータと、
前記インバータの前記出力に結合される一のゲート及び前記第1の容量データラインと一の電源電圧ソースとの間に結合される一の電流路を有する一のPチャネルトランジスとを含み、
前記第1の容量データラインと前記第2の容量データラインとの間にスイッチキャパシタを含み、
前記第1の容量データラインと前記第2の容量データラインとの間に電荷共有が生じる、
電荷共有回路。 - 前記第1の容量データラインを一の第1のクロック信号により駆動する前記回路構成は、一の第1の信号極性を提供する回路構成を含み、前記第2の容量データラインを一の第2のクロック信号により駆動する回路構成は、一の第2の信号極性を提供する回路構成を含む、請求項16に記載の電荷共有回路。
- 電荷共有回路であって、
一のローカル読み取り回路と、
一の第1の増幅回路と、
前記ローカル読み取り回路と前記第1の増幅回路との間に結合される一の容量ローカルデータラインと、
前記第1の増幅回路の出力の下流にある入力を有する一の駆動回路と、
一の出力信号を提供する一の第2の増幅回路と、
駆動回路と前記第2の増幅回路との間に結合される一の容量グローバルデータラインと、
前記容量ローカルデータラインと前記容量グローバルデータラインとの間に結合される一の電荷リサイクル回路と、
前記容量ローカルデータラインに結合される一の基準ローカル読み取り回路と、
前記容量グローバルデータラインに結合される一の基準駆動回路とを含み、
前記基準駆動回路は、
一の第1の制御信号を受信する一の入力及び一の出力を有する一のインバータと、
前記インバータの前記出力に結合される一のゲート及び前記容量グローバルデータラインと一の基準電圧源との間に結合される一の電流路を有する一のN−チャネルトランジスタとを含む、電荷共有回路。 - 前記ローカル読み取り回路は、一の第3の制御信号を受信し、前記基準ローカル読み取り回路は、一の第4の制御信号を受信する、請求項18に記載の電荷共有回路。
- 前記第4の制御信号は、前記第3の制御信号の後に発生する、請求項19に記載の電荷共有回路。
- 前記駆動回路は、一の第2の制御信号を受信する、請求項18から20のいずれか一項に記載の電荷共有回路。
- 前記第1の制御信号は、前記第2の制御信号の前に発生する、請求項21に記載の電荷共有回路。
- 前記基準ローカル読み取り回路は、一の補助信号を前記容量ローカルデータラインに供給する手段を含む、請求項18から22のいずれか一項に記載の電荷共有回路。
- 前記補助信号は、前記基準電圧から前記基準電圧より高い電位に立ち上がる信号を含む、請求項23に記載の電荷共有回路。
- 前記基準駆動回路は、一の補助信号を前記容量グローバルデータラインに供給する手段を含む、請求項18から24のいずれか一項に記載の電荷共有回路。
- 前記補助信号は、電源電圧から前記電源電圧より低い電位に立ち下がる信号を含む、請求項25に記載の電荷共有回路。
- 第1および第2の容量データラインでスキューされたデータの電荷共有方法であって、
一の第1のデータ信号により前記第1の容量データラインを駆動することと、
前記第1のデータ信号からスキューされた一の第2のデータ信号により前記第2の容量データラインを駆動することと、
前記第1の容量データラインを一の第1のクロック信号により駆動することと、
前記第2の容量データラインを一の第2のクロック信号により駆動することと、
を含み、
前記第2の容量データラインを一の第2のクロック信号により駆動することは、前記第2の容量データラインを一の基準駆動回路により駆動することを含み、
前記基準駆動回路は、
一の制御信号を受信する一の入力及び一の出力を有する一のインバータと、
前記インバータの前記出力に結合される一のゲート及び前記第2の容量データラインと一の基準電圧源との間に結合される一の電流路を有する一のN−チャネルトランジスタとを含み、
前記第1の容量データラインと前記第2の容量データラインとの間にスイッチキャパシタを含み、
前記第1の容量データラインと前記第2の容量データラインとの間に電荷共有が生じる、電荷共有方法。 - 前記第1の容量データラインを一の第1のデータ信号により駆動することは、前記第1の容量データラインを一のローカル読み取り回路により駆動することを含む、請求項27に記載の電荷共有方法。
- 前記第1の容量データラインを一の第1のクロック信号により駆動することは、前記第1の容量データラインを一の基準ローカル読み取り回路により駆動することを含む、請求項27または28に記載の電荷共有方法。
- 前記第2の容量データラインを一の第2のデータ信号により駆動することは、前記第2の容量データラインを一の駆動回路により駆動することを含む、請求項27から29のいずれか一項に記載の電荷共有方法。
- 前記第1のクロック信号は、前記第1の容量データラインを通る信号と前記第2の容量データラインを通る信号との間の一のスキューの間に生ずる、請求項27に記載の電荷共有方法。
- 前記第2のクロック信号は、前記基準駆動回路がないと仮定した場合の前記第1の容量データラインを通る信号と前記第2の容量データラインを通る信号との間の一のスキューの間に生ずる、請求項27から31のいずれか一項に記載の電荷共有方法。
- 第1および第2の容量データラインにおいてスキューされたデータの電荷共有回路であって、
前記第1の容量データラインを一の第1のデータ信号により駆動する回路構成と、
前記第1のデータ信号からスキューされた一の第2のデータ信号により前記第2の容量データラインを駆動する回路構成と、
前記第1の容量データラインを一の第1のクロック信号により駆動する回路構成と、
前記第2の容量データラインを一の第2のクロック信号により駆動する回路構成と、
を含み、
前記第2の容量データラインを一の第2のクロック信号により駆動する前記回路構成は、
一の制御信号を受信する一の入力及び一の出力を有する一のインバータと、
前記インバータの前記出力に結合される一のゲート及び前記第2の容量データラインと一の基準電圧源との間に結合される一の電流路を有する一のN−チャネルトランジスタとを含み、
前記第1の容量データラインと前記第2の容量データラインとの間にスイッチキャパシタを含み、
前記第1の容量データラインと前記第2の容量データラインとの間に電荷共有が生じる、
電荷共有回路。 - 前記第1の容量データラインを一の第1のクロック信号により駆動する前記回路構成は、一の第1の信号極性を提供する回路構成を含み、前記第2の容量データラインを一の第2のクロック信号により駆動する回路構成は、一の第2の信号極性を提供する回路構成を含む、請求項33に記載の電荷共有回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/625,728 US7609570B2 (en) | 2007-01-22 | 2007-01-22 | Switched capacitor charge sharing technique for integrated circuit devices enabling signal generation of disparate selected signal values |
US11/625,728 | 2007-01-22 | ||
US11/759,823 | 2007-06-07 | ||
US11/759,823 US7606093B2 (en) | 2007-01-22 | 2007-06-07 | Optimized charge sharing for data bus skew applications |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007248988A Division JP2008176904A (ja) | 2007-01-22 | 2007-09-26 | データバススキュー用途のための最適化電荷共有 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012164413A JP2012164413A (ja) | 2012-08-30 |
JP5411311B2 true JP5411311B2 (ja) | 2014-02-12 |
Family
ID=39640629
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007248988A Pending JP2008176904A (ja) | 2007-01-22 | 2007-09-26 | データバススキュー用途のための最適化電荷共有 |
JP2012057620A Expired - Fee Related JP5411311B2 (ja) | 2007-01-22 | 2012-03-14 | データバススキュー用途のための最適化電荷共有 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007248988A Pending JP2008176904A (ja) | 2007-01-22 | 2007-09-26 | データバススキュー用途のための最適化電荷共有 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7606093B2 (ja) |
JP (2) | JP2008176904A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8582380B2 (en) * | 2011-12-21 | 2013-11-12 | Micron Technology, Inc. | Systems, circuits, and methods for charge sharing |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2776327B2 (ja) * | 1995-08-31 | 1998-07-16 | 日本電気株式会社 | データ転送装置 |
CA2217375C (en) * | 1997-09-30 | 2001-09-11 | Valerie Lines | Bi-directional data bus scheme with optimized read and write characteristics |
KR100316183B1 (ko) * | 1999-12-28 | 2001-12-12 | 박종섭 | 입출력라인의 부하를 분산시킬 수 있는 입출력 구조를갖는 반도체 메모리 장치 |
KR100635176B1 (ko) * | 2005-01-28 | 2006-10-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그것의 라이트 데이터 멀티플렉싱방법 |
JP2007095254A (ja) * | 2005-09-28 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ装置 |
KR100845796B1 (ko) * | 2006-02-07 | 2008-07-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입출력 회로 및 방법 |
US7609570B2 (en) * | 2007-01-22 | 2009-10-27 | United Memories, Inc. | Switched capacitor charge sharing technique for integrated circuit devices enabling signal generation of disparate selected signal values |
US7580304B2 (en) * | 2007-06-15 | 2009-08-25 | United Memories, Inc. | Multiple bus charge sharing |
-
2007
- 2007-06-07 US US11/759,823 patent/US7606093B2/en not_active Expired - Fee Related
- 2007-09-26 JP JP2007248988A patent/JP2008176904A/ja active Pending
-
2012
- 2012-03-14 JP JP2012057620A patent/JP5411311B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008176904A (ja) | 2008-07-31 |
US7606093B2 (en) | 2009-10-20 |
US20080174340A1 (en) | 2008-07-24 |
JP2012164413A (ja) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7560976B2 (en) | Method of operating a semiconductor device and the semiconductor device | |
US9286969B2 (en) | Low power sense amplifier for static random access memory | |
US6999331B2 (en) | CAM cells and differential sense circuits for content addressable memory (CAM) | |
US9047980B2 (en) | Sense amplifier for static random access memory with a pair of complementary data lines isolated from a corresponding pair of complementary bit lines | |
CN110574109B (zh) | 感测放大器信号增强 | |
JP2011096327A (ja) | 半導体装置 | |
JP4090967B2 (ja) | 半導体記憶装置 | |
US7170805B2 (en) | Memory devices having bit line precharge circuits with off current precharge control and associated bit line precharge methods | |
US7660176B2 (en) | Semiconductor memory device and method for driving the same | |
JP5306084B2 (ja) | 半導体記憶装置 | |
JP5411311B2 (ja) | データバススキュー用途のための最適化電荷共有 | |
US20040170041A1 (en) | CAM cells for high speed and lower power content addressable memory (CAM) and ternary content addressable memory (TCAM) | |
TW202230365A (zh) | 預先充電電路及預先充電方法 | |
US7248520B2 (en) | Semiconductor memory and data read method of the same | |
KR102307368B1 (ko) | 입력 버퍼 회로 | |
US7580304B2 (en) | Multiple bus charge sharing | |
JP2005339590A (ja) | 半導体集積回路 | |
KR100691017B1 (ko) | 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로및 그 제어방법 | |
JP2006004463A (ja) | 半導体記憶装置 | |
US8004916B2 (en) | Semiconductor circuit | |
JP2008299907A (ja) | 半導体記憶装置 | |
TWI240277B (en) | Output device for static random access memory | |
KR100587051B1 (ko) | 반도체 메모리 장치 | |
JP2010287266A (ja) | SRAM(StaticRandomAccessMemory)、及びSRAMへのアクセス方法 | |
US20090243694A1 (en) | Voltage converting driver apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130910 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5411311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |