JP5410523B2 - 順序セルを接近配置する方法及び装置 - Google Patents
順序セルを接近配置する方法及び装置 Download PDFInfo
- Publication number
- JP5410523B2 JP5410523B2 JP2011520252A JP2011520252A JP5410523B2 JP 5410523 B2 JP5410523 B2 JP 5410523B2 JP 2011520252 A JP2011520252 A JP 2011520252A JP 2011520252 A JP2011520252 A JP 2011520252A JP 5410523 B2 JP5410523 B2 JP 5410523B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- ordered
- configuration
- cells
- placement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 56
- 238000013461 design Methods 0.000 claims description 90
- 238000013459 approach Methods 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 8
- 239000013598 vector Substances 0.000 claims description 8
- 238000013354 cell banking Methods 0.000 description 37
- 230000015572 biosynthetic process Effects 0.000 description 27
- 238000003786 synthesis reaction Methods 0.000 description 25
- 230000008859 change Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 238000012360 testing method Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000000872 buffer Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000005457 optimization Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 238000012795 verification Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012856 packing Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000012938 design process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 241000588769 Proteus <enterobacteria> Species 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000013440 design planning Methods 0.000 description 2
- 238000013443 design quality metrics Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 235000013599 spices Nutrition 0.000 description 2
- 241000282326 Felis catus Species 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000013439 planning Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/04—Clock gating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Description
図1は、ここに例示するデジタル集積回路設計及びテストフローを簡単に示す。ここに示す全てのフローチャートと同様に、図1の多数のステップは、達成される機能に影響せずに、組み合わせることもでき、並列に行うこともでき、又は異なるシーケンスで遂行できることも明らかであろう。ある場合には、ステップを再構成すると、他の幾つかの変更も行った場合にのみ同じ結果が得られ、そして他の場合には、ステップを再構成すると、幾つかの条件が満足された場合だけ同じ結果が得られる。このような再構成の可能性は、読者には明らかであろう。
ワイヤレス移動及びワイヤード高性能システムの両方にとって、今日のIC設計では、低電力で、且つ変化に対して低感受性であることが大きな挑戦及び区別化となる。ICの電力消費は、動的電力及び漏洩電力に分類することができる。クロックツリーは、非常に頻繁に切り換わり且つチップにわたり分散されるので、動的電力の主たる消費体である。又、クロックツリーは、全てのワイヤ及び順序セル(フロップ及びラッチ)を駆動しそしてスキューのバランスをとるために多数のバッファを含むので、漏洩電力の主たる消費体である。クロックツリーは、ICにより消費される全電力の40%程度を消費する。
以下の検討は、どのようにタイミング及びルータビリティ駆動の自動的順序セルバンキングが完全な物理的合成フローに適合するかを示し、そして順序セルバンキングアルゴリズムについて説明する。
図2は、どのように順序セルバンキングを典型的な物理的合成フローに合体できるかを示す。第1に、ステップ202において、マップされたネットリストの初期配置が行われる。この初期配置において、プレーサーによりタイミング及びルータビリティを最適化するために順序セルが設計の残部と一緒に配置される。プレーサーがタイミング及びルータビリティのために順序セルを互いに遠く離れて(希薄に)配置するように決定した場合には、プレーサーが合理的なジョブを行うと仮定すれば、それらを互いにタッチするように並置して順序セルバンクへと配置することで、タイミング及びルータビリティに大きな負の影響を招くことがある。換言すれば、プレーサーが「スマート」であると仮定すれば、互いに遠く離れて配置される順序セルをバンキングすることで、プレーサーのアルゴリズム目標に大きく違反する。ステップ202におけるマップされたネットリストの初期配置の後に、ステップ204において、設計の配置に基づいて、順序セルバンク(グループとも称される)生成が行われる。
このセクションは、図2に示すフローのステップ204において順序セルバンクに含ませるべき順序セルの識別について述べる。
基準2:順序セルのセットがそれらの名前に基づくRTLレベルにおいて見掛け上単一ベクトルを構成する。
基準3:順序セルのセットが初期配置(図2のステップ202)において「あまり希薄に」配置されない。
ここでは、タイミング又はルータビリティに対する順序セルバンキングの影響を最小にするために図2のステップ208において順序セルバンクをどのように分解するかについて述べる。
このセクションは、どのように順序セルバンクの大きさを決定しそして順序セルを順序セルバンク内に配置するかを例示する。
順序セルバンクの大きさを決定するために、最初に測定されるのは、初期配置における順序セルのセットの境界ボックスの高さと巾の比である。次いで、決定されるのは、順序セルバンクの高さ対巾の比が境界ボックスの高さ対巾の比を近似するような順序セルバンクの行及び列の数である。この方法の背景にある直観的なことは、順序セルのセットの初期配置から順序セルバンク内でのそれらの配置への変位を最小にする見込みが高いことである。
合計変位を最小にするために初期配置における順序セルの相対的な位置に基づいて順序セルバンク内の順序セルの相対的な位置が計算される。順序セルのセットがmxn(m行n列)の順序セルバンクに配置されると仮定する。先ず、順序セルがそのy座標に基づいて分類され、そして順序セルがm行にグループ分けされ、各行がn個の順序セルを含むが、最後の行は、n以下の順序セルを含むようにされる。次いで、順序セルは、各行において、そのx座標に基づいて分類されて、各行における相対的な位置を決定する。順序セルバンクがICGにより駆動される場合には、ICGが付加的な中間行に配置される。例えば、図5では、6個の順序セルが3x2の順序セルバンクに配置される。先ず、6個の順序セルが、そのy座標に基づき、順序付けされたシーケンス1、2、3、4、5及び6に分類される。この順序付けされたシーケンスに基づき、順序セルは、3つの行{1、2}、{3、4}及び{5、6}にグルプ分けされる。各行内で、順序セルは、そのx座標に基づいて分類され、そして順序セルの最終的な相対的配置が、各行において{2、1}、{3、4}及び{6、5}として決定される。最終的に、ICGを配置するために、中間行が順序セルバンクへ挿入される。配置された順序セルバンクが図5に示されている。
このセクションは、実験結果を説明し分析する。
自動的順序セルバンキングアルゴリズム及び電力アウェア配置技術が市販の物理的合成ツール上で具現化された。市販の物理的合成ツールは、実験のためのタイミング及び電力数字を与える内蔵のタイミング及び電力分析エンジンを有する。このタイミング分析エンジンは、(1)各ワイヤ又はセルの遅延を、あるユーザ指定パーセンテージについていずれかの仕方で変化させることのできるディレーティング(derating)、及び(2)CRPR(クロック再収束悲観的条件削除)を使用してOCV(オンチップ変化)をモデリングする。
順序セルバンキングフローと、デフォールトフロー、及び電力アウェア配置フローとの比較をテーブル2に要約する。テーブル2では、第1列は、3つのフローを比較するときの基礎となる設計クオリティメトリックを列挙する。第2列及び第3列は、デフォールトフロー及び電力アウェア配置フローに対する順序セルバンキングフローからの平均改善パーセンテージを各々示す。負(正)のパーセンテージは、他のフローに比して順序セルバンクバンキングフローからの改善(悪化)を示す。タイミング数字は、10%ディレーティング(各ワイヤ又はセルの遅延は±10%変化する)及びCRPRで測定される。
なぜ順序セルバンキングがOCVのもとでスキューを減少するかを以下に述べる。密接にパックされた順序セルバンクでは、細部ルーターが、通常、スキューに対して良好な魚の骨状のネットを生成する。更に、順序セルバンクにおける魚の骨状のネットは、クロックツリーのリーフレベルのネット容量を相当に減少し、クロックツリーが、より少数の、より小型のバッファを使用して、クロックネットを駆動できるようにする。その結果、クロックツリーの根からクロックのシンクへのクロック経路の遅延が最小にされ、OCVの影響を減少する。
低い電力及び変化に対する低い感受性は、ワイヤレス移動システム及びワイヤード高性能システムの両方に使用されるICを設計するために設計者が今日直面する大きな挑戦である。クロックツリーは、電力消費及び変化に対する感受性の両方に対する主たる元凶であるから、低電力で且つ変化に対して頑強であるIC設計をもつためには、低電力で且つ変化に対する感受性が低いクロックツリー設計を得ることが必須である。
110:EDAソフトウェア
112:システム設計
114:論理設計及び機能検証
116:合成及びテスト設計
118:ネットリスト検証
120:設計プランニング
122:物理的具現化及び最終ATPGラン
124:分析及び抽出
126:物理的検証
127:テープアウト
128:解像度向上
130:マスク準備
150:製造
160:パッキング&アッセンブル
170:チップ
180:チップテスト
610:コンピュータシステム
614:プロセッサ
616:ネットワークインターフェイス
618:通信ネットワーク
620:ユーザインターフェイス出力装置
622:ユーザインターフェイス入力装置
624:記憶サブシステム
626:メモリサブシステム
628:ファイル記憶サブシステム
630:RAM
632:ROM
640:コンピュータ読み取り可能な媒体
680:回路設計/コンピュータ実施インストラクション
Claims (18)
- コンピュータシステムが実行するフリップ・フロップ及びラッチの少なくとも1つを含む順序セルの回路設計方法において、
回路設計ネットリストの順序セルの、予備構成への予備配置を受け取るステップであって、その予備配置が順序セルの少なくともタイミング及びルータビリティに基づくものであるステップと、
前記予備構成に基づいて、改善された電力消費及び改善されたタイミング変化を受ける前記予備構成における順序セルのグループを、行及び列の接近構成への前記グループのその後の配置を遂行する際に、識別するステップであって、前記グループの順序セルの接近構成が前記グループの順序セルの前記予備構成とは異なるものであるステップと、
を備えた方法。 - 行及び列の接近構成への前記グループのその後の配置を遂行するステップを更に備えた、請求項1に記載の方法。
- 行及び列の前記接近構成への前記グループのその後の配置を遂行するステップと、
行及び列の前記接近構成とは異なる順序セルのその後の構成のために解散されるグループのその後の配置を遂行する際に、前記接近構成をルーティングする失敗に応答して、改善されたルータビリティを受ける前記接近構成の前記グループを解散させるステップと、
を更に備えた請求項1に記載の方法。 - 前記順序セルのグループは、単一パイプライン段に属する、請求項1に記載の方法。
- 前記順序セルのグループは、単一レジスタ伝達言語ベクトルを構成する、請求項1に記載の方法。
- 前記順序セルのグループは、少なくとも16の順序セルの単一レジスタ伝達言語ベクトルを構成する、請求項1に記載の方法。
- 前記順序セルのグループは、共通ゲートクロック信号によりクロックされる、請求項1に記載の方法。
- 前記順序セルのグループは、共通ゲートクロック信号によりクロックされ、そして
前記順序セルのグループは、128以下の順序セルの単一レジスタ伝達言語ベクトルを構成する、請求項1に記載の方法。 - 第1の比が第2の比を越えるようにされ、
第1の比は、i)順序セルのグループの合計面積と、ii)順序セルのグループを包囲する最も小さい長方形の面積との比であり、
第2の比は、i)回路設計ネットリストの全ての順序セルの合計面積と、ii)回路設計ネットリストの合計ダイ面積から回路設計ネットリストのハードマクロの合計面積を差し引いたものとの比である、請求項1に記載の方法。 - コンピュータシステムが実行するフリップ・フロップ及びラッチの少なくとも1つを含む順序セルの回路設計のためのコンピュータ読み取り可能なインストラクションをもつコンピュータ読み取り可能な媒体において、
回路設計ネットリストの順序セルの、予備構成への予備配置を受け取るコンピュータインストラクションであって、その予備配置が順序セルの少なくともタイミング及びルータビリティに基づくものであるコンピュータインストラクションと、
前記予備構成に基づいて、改善された電力消費及び改善されたタイミング変化を受ける前記予備構成における順序セルのグループを、行及び列の接近構成への前記グループのその後の配置を遂行する際に、識別するコンピュータインストラクションであって、前記グループの順序セルの接近構成が、前記グループの順序セルの予備構成とは異なるものであるコンピュータインストラクションと、
を備えたコンピュータ読み取り可能な媒体。 - コンピュータシステムが実行するフリップ・フロップ及びラッチの少なくとも1つを含む順序セルの回路設計方法において、
回路設計ネットリストの順序セルのグループの識別を受け取るステップであって、このグループの識別は、順序セルの予備配置からの予備構成に基づくものであり、そしてこの予備構成は、順序セルの少なくともタイミング及びルータビリティに基づくものであるステップと、
行及び列の接近構成への前記グループの接近配置を遂行するステップであって、前記接近構成のグループは、前記予備構成のグループに対して改善された電力消費及び改善されたタイミング変化を有するものであるステップと、
を備えた方法。 - 前記接近構成をルーティングする失敗に応答して、改善されたルータビリティを受ける前記接近構成のグループを、行及び列の接近構成とは異なる順序セルのその後の構成への解散されるグループのその後の配置を遂行する際に、解散させるステップを更に備えた、請求項11に記載の方法。
- 前記接近配置を遂行するステップは、
前記接近構成の第1の高さ対巾の比が、前記予備配置における順序セルのグループを包囲する最小長方形の第2の高さ対巾の比を近似するように、前記接近構成の行及び列の数を決定することを含む、請求項11に記載の方法。 - 前記接近配置を遂行するステップは、
前記グループ内の順序セルの予備構成における相対的な位置に基づいて、前記グループ内の順序セルの接近構成における相対的な位置を決定することを含む、請求項11に記載の方法。 - 前記接近配置を遂行するステップは、
前記グループ内の順序セルの予備構成における相対的な水平座標位置に基づいて、前記グループ内の順序セルの接近構成における相対的な水平座標位置を決定することを含む、請求項11に記載の方法。 - 前記接近配置を遂行するステップは、
前記グループ内の順序セルの予備構成における相対的な垂直座標位置に基づいて、前記グループ内の順序セルの接近構成における相対的な垂直座標位置を決定することを含む、請求項11に記載の方法。 - 前記接近配置を遂行するステップは、
前記接近構成の中間位置に一体化クロックゲートセルを配置することを含む、請求項11に記載の方法。 - フリップ・フロップ及びラッチの少なくとも1つを含む順序セルの回路設計のためのコンピュータ読み取り可能なインストラクションをもつコンピュータ読み取り可能な媒体において、
回路設計ネットリストの順序セルのグループの識別を受け取るコンピュータインストラクションであって、このグループの識別は、順序セルの予備配置からの予備構成に基づくものであり、そしてこの予備構成は、順序セルの少なくともタイミング及びルータビリティに基づくものであるコンピュータインストラクションと、
行及び列の接近構成への前記グループの接近配置を遂行するコンピュータインストラクションであって、前記接近構成のグループは、前記予備構成のグループに対して改善された電力消費及び改善されたタイミング変化を有するものであるコンピュータインストラクションと、
を備えたコンピュータ読み取り可能な媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/182,442 US8099702B2 (en) | 2008-07-30 | 2008-07-30 | Method and apparatus for proximate placement of sequential cells |
US12/182,442 | 2008-07-30 | ||
PCT/US2009/052091 WO2010014698A2 (en) | 2008-07-30 | 2009-07-29 | Method and apparatus for proximate placement of sequential cells |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011529238A JP2011529238A (ja) | 2011-12-01 |
JP5410523B2 true JP5410523B2 (ja) | 2014-02-05 |
Family
ID=41609635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011520252A Active JP5410523B2 (ja) | 2008-07-30 | 2009-07-29 | 順序セルを接近配置する方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8099702B2 (ja) |
EP (1) | EP2329417B1 (ja) |
JP (1) | JP5410523B2 (ja) |
CN (1) | CN101796520B (ja) |
TW (1) | TWI431497B (ja) |
WO (1) | WO2010014698A2 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
US9310831B2 (en) * | 2008-02-06 | 2016-04-12 | Mentor Graphics Corporation | Multi-mode multi-corner clocktree synthesis |
JP4706738B2 (ja) * | 2008-08-20 | 2011-06-22 | 日本電気株式会社 | 遅延解析装置、遅延解析方法、及びプログラム |
US8099701B2 (en) * | 2009-02-27 | 2012-01-17 | Oracle America, Inc. | Efficient chip routing method and apparatus for integrated circuit blocks with multiple connections |
US8230377B1 (en) * | 2009-04-24 | 2012-07-24 | Xilinx, Inc. | Control set constraint driven force directed analytical placer for programmable integrated circuits |
US8196081B1 (en) * | 2010-03-31 | 2012-06-05 | Xilinx, Inc. | Incremental placement and routing |
JP2011238163A (ja) * | 2010-05-13 | 2011-11-24 | Renesas Electronics Corp | 半導体集積回路のレイアウト方法、レイアウトシステム及びレイアウトプログラム |
US8347257B2 (en) | 2010-06-08 | 2013-01-01 | International Business Machines Corporation | Detailed routability by cell placement |
US8495534B2 (en) | 2010-06-08 | 2013-07-23 | International Business Machines Corporation | Post-placement cell shifting |
US8316333B2 (en) * | 2010-07-22 | 2012-11-20 | International Business Machines Corporation | Implementing timing pessimism reduction for parallel clock trees |
US8271923B2 (en) | 2010-07-22 | 2012-09-18 | International Business Machines Corporation | Implementing forward tracing to reduce pessimism in static timing of logic blocks laid out in parallel structures on an integrated circuit chip |
US8356264B2 (en) | 2010-10-28 | 2013-01-15 | International Business Machines Corporation | Implementing enhanced clock tree distributions to decouple across N-level hierarchical entities |
US8959473B2 (en) | 2010-11-29 | 2015-02-17 | Synopsys Taiwan Co., LTD. | Multiple level spine routing |
US8584075B2 (en) | 2011-02-15 | 2013-11-12 | Qualcomm Incorporated | Method and apparatus for characterizing and reducing proximity effect on cell electrical characteristics |
US8332798B2 (en) * | 2011-03-08 | 2012-12-11 | Apple Inc. | Using synthesis to place macros |
US8661374B2 (en) * | 2011-09-14 | 2014-02-25 | Texas Instruments Incorporated | Placement aware clock gate cloning and fanout optimization |
US8443326B1 (en) * | 2012-04-10 | 2013-05-14 | Freescale Semiconductor, Inc. | Scan chain re-ordering in electronic circuit design based on region congestion in layout plan |
US8806413B2 (en) * | 2012-09-17 | 2014-08-12 | Texas Instruments Incorporated | Gradient AOCV methodology enabling graph-based timing closure with AOCV timing models |
US8839061B2 (en) | 2013-02-07 | 2014-09-16 | Freescale Semiconductor, Inc. | System and method for scan chain re-ordering |
TWI643082B (zh) | 2013-09-03 | 2018-12-01 | 美商新思科技股份有限公司 | 一種佈線出一解決路徑之方法及系統 |
US10192019B2 (en) | 2013-09-25 | 2019-01-29 | Synopsys, Inc. | Separation and minimum wire length constrained maze routing method and system |
JP2015177222A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体集積回路 |
CN104950241B (zh) * | 2014-03-31 | 2017-10-24 | 联发科技(新加坡)私人有限公司 | 集成电路及在集成电路中建立扫描测试架构的方法 |
US9665680B2 (en) | 2014-05-30 | 2017-05-30 | Regents Of The University Of Minnesota | Cell-level signal electromigration |
CN104036090B (zh) * | 2014-06-25 | 2017-03-29 | 龙芯中科技术有限公司 | 电路优化方法及装置 |
GB2532284A (en) | 2014-11-17 | 2016-05-18 | Ibm | Method to reduce dynamic clock skew and/or slew in an electronic circuit |
US20180076803A1 (en) * | 2014-12-10 | 2018-03-15 | Mediatek Singapore Pte. Ltd. | Clock-distribution device of ic and method for arranging clock-distribution device |
CN105989197B (zh) * | 2015-01-28 | 2019-06-11 | 京微雅格(北京)科技有限公司 | 基于sat算法的时钟树布线方法 |
US10025452B2 (en) * | 2015-09-14 | 2018-07-17 | Adobe Systems Incorporated | Physics-based cell layout redesign |
US9613173B1 (en) * | 2015-10-01 | 2017-04-04 | Xilinx, Inc. | Interactive multi-step physical synthesis |
CN106960087B (zh) * | 2017-03-13 | 2020-05-19 | 上海华力微电子有限公司 | 一种时钟分布网络结构及其生成方法 |
CN107944183B (zh) * | 2017-12-11 | 2021-07-20 | 深圳市紫光同创电子有限公司 | Fpga顶层网表的创建方法、装置、计算机设备及介质 |
CN107977231B (zh) * | 2017-12-15 | 2020-10-27 | 安徽寒武纪信息科技有限公司 | 一种计算方法及相关产品 |
US10796066B1 (en) * | 2018-12-20 | 2020-10-06 | Cadence Design Systems, Inc. | Power aware resizing of clock tree instances |
CN111241771B (zh) * | 2019-01-29 | 2023-12-01 | 叶惠玲 | 建立标准单元库的方法与系统、芯片设计方法与系统 |
KR20210057875A (ko) | 2019-11-12 | 2021-05-24 | 삼성전자주식회사 | 집적 클럭 게이팅 회로 |
US10885250B1 (en) * | 2020-01-06 | 2021-01-05 | Cadence Design Systems, Inc. | Clock gate placement with data path awareness |
CN113919275A (zh) | 2020-09-21 | 2022-01-11 | 台积电(南京)有限公司 | 用于优化集成电路的布局的方法 |
CN114528019A (zh) * | 2020-11-23 | 2022-05-24 | 深圳比特微电子科技有限公司 | 多比特寄存器、芯片和计算装置 |
CN112560378B (zh) * | 2020-12-23 | 2023-03-24 | 苏州易行电子科技有限公司 | 一种应用于整合完整芯片开发流程的自动化平台 |
US11897172B2 (en) * | 2021-09-02 | 2024-02-13 | Institute of Nuclear Energy Research, Atomic Energy Council, Executive Yuan, R.O.C. | Method for fabricating polar plate of flexible plastic graphite composite |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495419A (en) * | 1994-04-19 | 1996-02-27 | Lsi Logic Corporation | Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing |
US5661663A (en) * | 1995-03-24 | 1997-08-26 | Lsi Logic Corporation | Physical design automation system and method using hierarchical clusterization and placement improvement based on complete re-placement of cell clusters |
JP3305176B2 (ja) * | 1995-11-21 | 2002-07-22 | 株式会社東芝 | 自動素子配置装置 |
JP2773771B2 (ja) * | 1996-03-05 | 1998-07-09 | 日本電気株式会社 | 半導体装置のレイアウト方法 |
US6074430A (en) * | 1996-10-21 | 2000-06-13 | Kabushiki Kaisha Toshiba | Automatic cell placing method |
JPH10335467A (ja) * | 1997-05-28 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路のセル配置方法 |
US6141009A (en) | 1997-07-16 | 2000-10-31 | Cognex Corporation | Interface for model definition |
JP3412745B2 (ja) * | 1997-09-18 | 2003-06-03 | 松下電器産業株式会社 | 半導体回路におけるクロック供給装置およびその設計方法 |
JP3209162B2 (ja) * | 1997-10-06 | 2001-09-17 | 日本電気株式会社 | 半導体集積回路及びその設計方法 |
US6145117A (en) * | 1998-01-30 | 2000-11-07 | Tera Systems Incorporated | Creating optimized physical implementations from high-level descriptions of electronic design using placement based information |
US6442743B1 (en) * | 1998-06-12 | 2002-08-27 | Monterey Design Systems | Placement method for integrated circuit design using topo-clustering |
US6381731B1 (en) * | 1999-01-19 | 2002-04-30 | Laurence W. Grodd | Placement based design cells injection into an integrated circuit design |
US6467074B1 (en) * | 2000-03-21 | 2002-10-15 | Ammocore Technology, Inc. | Integrated circuit architecture with standard blocks |
US6826517B2 (en) | 2000-12-21 | 2004-11-30 | Kabushiki Kaisha Toshiba | Method and apparatus for simulating manufacturing, electrical and physical characteristics of a semiconductor device |
US6668365B2 (en) * | 2001-12-18 | 2003-12-23 | Cadence Design Systems, Inc. | Quadratic programming method for eliminating cell overlap and routing congestion in an IC layout |
US6789244B1 (en) * | 2002-08-08 | 2004-09-07 | Xilinx, Inc. | Placement of clock objects under constraints |
US7302376B2 (en) | 2002-08-15 | 2007-11-27 | International Business Machines Corporation | Device modeling for proximity effects |
JP2004302819A (ja) * | 2003-03-31 | 2004-10-28 | Kawasaki Microelectronics Kk | 半導体集積回路のレイアウト設計方法 |
JP4471582B2 (ja) | 2003-04-21 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体集積回路及び回路設計装置 |
JP4610313B2 (ja) * | 2004-11-29 | 2011-01-12 | 富士通セミコンダクター株式会社 | 半導体集積回路の設計方法 |
US7353478B2 (en) * | 2005-04-19 | 2008-04-01 | International Business Machines Corporation | System and method for text based placement engine for custom circuit design |
US7581197B2 (en) * | 2005-05-26 | 2009-08-25 | Synopsys, Inc. | Relative positioning of circuit elements in circuit design |
JP2007072995A (ja) * | 2005-09-09 | 2007-03-22 | Ricoh Co Ltd | レイアウト装置、自動配置配線方法および半導体集積回路製造方法 |
JP4759368B2 (ja) * | 2005-11-15 | 2011-08-31 | 株式会社リコー | 半導体集積回路の設計方法 |
US7469394B1 (en) * | 2005-12-09 | 2008-12-23 | Altera Corporation | Timing variation aware compilation |
US7624366B2 (en) * | 2006-10-31 | 2009-11-24 | International Business Machines Corporation | Clock aware placement |
CN101187958B (zh) * | 2006-11-20 | 2012-05-30 | 国际商业机器公司 | 生成集成电子电路的布图的方法和系统 |
US7624364B2 (en) * | 2007-05-02 | 2009-11-24 | Cadence Design Systems, Inc. | Data path and placement optimization in an integrated circuit through use of sequential timing information |
US7555734B1 (en) * | 2007-06-05 | 2009-06-30 | Xilinx, Inc. | Processing constraints in computer-aided design for integrated circuits |
JP2009025914A (ja) * | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | 半導体集積回路の設計方法及び設計プログラム |
-
2008
- 2008-07-30 US US12/182,442 patent/US8099702B2/en active Active
-
2009
- 2009-07-29 CN CN2009800001707A patent/CN101796520B/zh active Active
- 2009-07-29 TW TW098125551A patent/TWI431497B/zh active
- 2009-07-29 JP JP2011520252A patent/JP5410523B2/ja active Active
- 2009-07-29 WO PCT/US2009/052091 patent/WO2010014698A2/en active Application Filing
- 2009-07-29 EP EP09803538.9A patent/EP2329417B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI431497B (zh) | 2014-03-21 |
JP2011529238A (ja) | 2011-12-01 |
US8099702B2 (en) | 2012-01-17 |
WO2010014698A3 (en) | 2010-06-03 |
US20100031214A1 (en) | 2010-02-04 |
EP2329417A4 (en) | 2014-03-26 |
CN101796520A (zh) | 2010-08-04 |
TW201017452A (en) | 2010-05-01 |
CN101796520B (zh) | 2013-03-06 |
WO2010014698A2 (en) | 2010-02-04 |
EP2329417A2 (en) | 2011-06-08 |
EP2329417B1 (en) | 2020-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5410523B2 (ja) | 順序セルを接近配置する方法及び装置 | |
US7552409B2 (en) | Engineering change order process optimization | |
US8037437B2 (en) | Optimizing systems-on-a-chip using the dynamic critical path | |
US8266570B2 (en) | Density-based area recovery in electronic design automation | |
US8244515B2 (en) | Structure for detecting clock gating opportunities in a pipelined electronic circuit design | |
Hou et al. | Automatic register banking for low-power clock trees | |
US8719752B1 (en) | Hierarchical crosstalk noise analysis model generation | |
US8037443B1 (en) | System, method, and computer program product for optimizing an altered hardware design utilizing power reports | |
US20120144353A1 (en) | Method for Implementing Timing Point Engineering Change Orders in an Integrated Circuit Design Flow | |
US8407655B2 (en) | Fixing design requirement violations in multiple multi-corner multi-mode scenarios | |
JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
US9672315B2 (en) | Optimization for circuit migration | |
US8527927B2 (en) | Zone-based area recovery in electronic design automation | |
US8418116B2 (en) | Zone-based optimization framework for performing timing and design rule optimization | |
US8959467B2 (en) | Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools | |
Kahng et al. | An improved methodology for resilient design implementation | |
US7962877B2 (en) | Port assignment in hierarchical designs by abstracting macro logic | |
US8132141B2 (en) | Method and apparatus for generating a centerline connectivity representation | |
US10902167B1 (en) | Feedback-aware slack stealing across transparent latches empowering performance optimization of digital integrated circuits | |
CN201607731U (zh) | 用于序向单元的电路设计的设备 | |
US11210448B1 (en) | Mitigating timing yield loss due to high-sigma rare-event process variation | |
Nath | New Applications of Learning-Based Modeling in Nanoscale Integrated-Circuit Design | |
Chinnery et al. | Design Flows | |
Liu et al. | Optimization for timing-speculated circuits by redundancy addition and removal | |
Malnar | Synthesis flow for designing a high performance microprocessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120524 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120823 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5410523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |