JP5407491B2 - 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム - Google Patents
調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム Download PDFInfo
- Publication number
- JP5407491B2 JP5407491B2 JP2009085798A JP2009085798A JP5407491B2 JP 5407491 B2 JP5407491 B2 JP 5407491B2 JP 2009085798 A JP2009085798 A JP 2009085798A JP 2009085798 A JP2009085798 A JP 2009085798A JP 5407491 B2 JP5407491 B2 JP 5407491B2
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- priority
- buffer
- input information
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
Description
図1は、本発明の第1の実施形態における調停回路の例を示すブロック図である。本実施形態における調停回路は、FIFO10A,10B,10C,10D(以下、これらをまとめて、FIFO10と記すこともある。)と、FIFOエントリカウンタ20A,20B,20C,20D(以下、これらをまとめてFIFOエントリカウンタ20と記すこともある。)と、優先順位調停部30と、セレクタ回路40とを備えている。
図6は、本発明の第2の実施形態における調停回路の例を示すブロック図である。なお、第1の実施形態と同様の構成については、図1と同一の符号を付し、説明を省略する。本実施形態における調停回路は、FIFO10と、FIFOエントリカウンタ20と、優先順位調停部30’と、セレクタ回路40に加え、FIFOステータス保持手段50A,50B,50C,50D(以下、これらをまとめて、FIFOステータス保持手段50と記すこともある。)を備えている。
本実施形態における調停回路は、FIFO10と、FIFOエントリカウンタ20A’,20B’,20C’,20D’(以下、これらをまとめてFIFOエントリカウンタ20’と記すこともある。)と、優先順位調停部30’’と、セレクタ回路40と、FIFOステータス保持手段50に加え、Δtタイマ60A,60B,60C,60D(以下、これらをまとめて、Δtタイマ60と記すこともある。)と、FIFOオーバーフローカウンタ70A,70B,70C,70D(以下、これらをまとめて、FIFOオーバーフローカウンタ70と記すこともある。)とを備えている。
20A,20B,20C,20D,20A’,20B’,20C’,20D’ FIFOエントリカウンタ
30,30’,30’’ 優先順位調停部
31,32,34,35 LDZ回路
33,36 セレクタ回路
37 ハンディキャップ値保持手段
38 オーバーフロー閾値保持手段
40 セレクタ回路
50A,50B,50C,50D FIFOステータス保持手段
60A,60B,60C,60D Δtタイマ
70A,70B,70C,70D FIFOオーバーフローカウンタ
99 OR回路
Claims (10)
- 上位装置から入力された入力情報を保持するバッファと、
前記入力情報が入力されたときに、前記バッファ内に保持された入力情報量を検知する入力情報量検知手段と、
前記入力情報量検知手段が検知した前記バッファごとの入力情報量を比較して、前記入力情報を出力させるバッファの優先度である出力優先度を決定する優先度決定手段と、
前記出力優先度の高いバッファに保持された入力情報を出力させる出力指示手段と、
前記バッファのオーバーフローを検知するオーバーフロー検知手段と、
予め定められた時間内に前記オーバーフロー検知手段が前記バッファのオーバーフローを検知したか否か判断するオーバーフロー発生判断手段と、
前記オーバーフロー検知手段が前記バッファのオーバーフローを検知したときに、バッファを優先的に選択させることを示す値である優先値をカウントアップし、前記オーバーフロー発生判断手段が予め定められた時間内に前記オーバーフロー検知手段によるオーバーフローの検知がなかったと判断したときに、前記優先値をカウントダウンする優先値カウント手段とを備え、
前記優先度決定手段は、前記優先値の大きいバッファの出力優先度を高く決定する
ことを特徴とする調停回路。 - 上位装置から入力された入力情報を保持するバッファと、
前記入力情報が入力されたときに、前記バッファ内に保持された入力情報量を検知する入力情報量検知手段と、
前記入力情報量検知手段が検知した前記バッファごとの入力情報量を比較して、前記入力情報を出力させるバッファの優先度である出力優先度を決定する優先度決定手段と、
前記出力優先度の高いバッファに保持された入力情報を出力させる出力指示手段と、
前記バッファのオーバーフローを事前に検知するオーバーフロー事前検知手段と、
予め定められた時間内に前記オーバーフロー事前検知手段が前記バッファのオーバーフローを事前に検知したか否か判断するオーバーフロー発生事前判断手段と、
前記オーバーフロー事前検知手段が前記バッファのオーバーフローを事前に検知したときに、バッファを優先的に選択させることを示す値である優先値をカウントアップし、前記オーバーフロー発生事前判断手段が予め定められた時間内に前記オーバーフロー事前検知手段によるオーバーフローの検知がなかったと判断したときに、前記優先値をカウントダウンする優先値カウント手段とを備え、
前記優先度決定手段は、前記優先値の大きいバッファの出力優先度を高く決定する
ことを特徴とする調停回路。 - 入力情報量検知手段は、上位装置から入力情報が入力されたときに、バッファの入力情報量を示す値である入力カウンタ値をカウントアップし、
優先度決定手段は、前記入力カウンタ値が大きいバッファの出力優先度を高く決定する
請求項1または請求項2記載の調停回路。 - バッファ内に保持された入力情報量が予め定められた閾値である入力情報量閾値を超えた状態であることを示す情報である入力状態情報を生成する入力状態情報生成手段を備え、
前記入力状態情報生成手段は、入力情報量検知手段が検知した入力情報量をもとに前記入力状態情報を生成し、
優先度決定手段は、前記入力状態情報が示す入力情報量が大きいバッファの出力優先度を高く決定する
請求項1から請求項3のうちのいずれか1項に記載の調停回路。 - 優先度決定手段は、優先値が予め定められた閾値である優先閾値を超えたときに、優先値の大きいバッファの出力優先度を高く決定する
請求項1から請求項4のうちのいずれか1項に記載の調停回路。 - 優先度決定手段は、優先値が優先閾値を超えたときに、出力優先度を変化させる割合を示す値として予め定められた値である出力優先度変化割合をもとに出力優先度を決定する
請求項5に記載の調停回路。 - 上位装置から入力情報が入力されたときに、入力情報を保持するバッファ内に保持された入力情報量を検知する入力情報量検知ステップと、
前記入力情報量検知ステップで検知した前記バッファごとの入力情報量を比較して、前記入力情報を出力させるバッファの優先度である出力優先度を決定する優先度決定ステップと、
前記出力優先度の高いバッファに保持された入力情報を出力させる出力指示ステップと、
前記バッファのオーバーフローを検知するオーバーフロー検知ステップと、
予め定められた時間内に前記オーバーフロー検知ステップで前記バッファのオーバーフローを検知したか否か判断するオーバーフロー発生判断ステップと、
前記オーバーフロー検知ステップで前記バッファのオーバーフローを検知したときに、バッファを優先的に選択させることを示す値である優先値をカウントアップし、前記オーバーフロー発生判断ステップで予め定められた時間内に前記オーバーフロー検知ステップにおいてオーバーフローの検知がなかったと判断したときに、前記優先値をカウントダウンする優先値カウントステップとを含み、
前記優先度決定ステップで、前記優先値の大きいバッファの出力優先度を高く決定する
ことを特徴とするオーバーフロー制御方法。 - 入力情報量検知ステップで、上位装置から入力情報が入力されたときに、バッファの入力情報量を示す値である入力カウンタ値をカウントアップし、
優先度決定ステップで、前記入力カウンタ値が大きいバッファの出力優先度を高く決定する
請求項7記載のオーバーフロー制御方法。 - 上位装置から入力された入力情報を保持するバッファを備えたコンピュータに適用されるオーバーフロー制御プログラムであって、
前記コンピュータに、
前記入力情報が入力されたときに、前記バッファ内に保持された入力情報量を検知する入力情報量検知処理、
前記入力情報量検知処理で検知した前記バッファごとの入力情報量を比較して、前記入力情報を出力させるバッファの優先度である出力優先度を決定する優先度決定処理、
前記出力優先度の高いバッファに保持された入力情報を出力させる出力指示処理、
前記バッファのオーバーフローを検知するオーバーフロー検知処理、
予め定められた時間内に前記オーバーフロー検知処理で前記バッファのオーバーフローを検知したか否か判断するオーバーフロー発生判断処理、および、
前記オーバーフロー検知処理で前記バッファのオーバーフローを検知したときに、バッファを優先的に選択させることを示す値である優先値をカウントアップし、前記オーバーフロー発生判断処理で予め定められた時間内に前記オーバーフロー検知処理においてオーバーフローの検知がなかったと判断したときに、前記優先値をカウントダウンする優先値カウント処理を実行させ、
前記優先度決定処理で、前記優先値の大きいバッファの出力優先度を高く決定させる
ためのオーバーフロー制御プログラム。 - コンピュータに、
入力情報量検知処理で、上位装置から入力情報が入力されたときに、バッファの入力情報量を示す値である入力カウンタ値をカウントアップさせ、
優先度決定処理で、前記入力カウンタ値が大きいバッファの出力優先度を高く決定させる
請求項9記載のオーバーフロー制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009085798A JP5407491B2 (ja) | 2009-03-31 | 2009-03-31 | 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009085798A JP5407491B2 (ja) | 2009-03-31 | 2009-03-31 | 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010239434A JP2010239434A (ja) | 2010-10-21 |
JP5407491B2 true JP5407491B2 (ja) | 2014-02-05 |
Family
ID=43093380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009085798A Expired - Fee Related JP5407491B2 (ja) | 2009-03-31 | 2009-03-31 | 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5407491B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139737A (ja) * | 1994-11-14 | 1996-05-31 | Nec Corp | 輻輳制御方式 |
JP3434642B2 (ja) * | 1995-07-07 | 2003-08-11 | 株式会社東芝 | パケットスケジューリング装置 |
JPH1117702A (ja) * | 1997-06-24 | 1999-01-22 | Iwatsu Electric Co Ltd | パケットデータメモリ装置 |
JP2967767B2 (ja) * | 1997-08-08 | 1999-10-25 | 日本電気株式会社 | Atmスイッチにおけるスケジューリング方式 |
JP2001156785A (ja) * | 1999-11-26 | 2001-06-08 | Nec Corp | バッファに於けるセル廃棄回避システムおよび方法 |
JP2001184302A (ja) * | 1999-12-24 | 2001-07-06 | Nec Corp | バッファ制御回路 |
WO2005096162A1 (ja) * | 2004-03-18 | 2005-10-13 | Matsushita Electric Industrial Co., Ltd. | アービトレーション方法及び装置 |
-
2009
- 2009-03-31 JP JP2009085798A patent/JP5407491B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010239434A (ja) | 2010-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6570403B2 (en) | Quantized queue length arbiter | |
US8161274B2 (en) | Command selection method and its apparatus | |
KR100870691B1 (ko) | 조정 회로, 크로스바, 요청 선택 방법 및 정보 처리 장치 | |
US8004976B2 (en) | Monitoring, controlling, and preventing traffic congestion between processors | |
US8463967B2 (en) | Method and device for scheduling queues based on chained list | |
JP2003249952A (ja) | クレジット履歴を利用する重み付けクレジット調停 | |
JPH1117708A (ja) | Atmスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法 | |
US20160337257A1 (en) | Head-of-line blocking (holb) mitigation in communication devices | |
US10432429B1 (en) | Efficient traffic management | |
JP4704500B2 (ja) | パケット処理装置 | |
US20070113113A1 (en) | Data Processing Arrangement | |
CN111190541B (zh) | 存储系统的流控方法以及计算机可读存储介质 | |
EP1591907B1 (en) | Resource management | |
JP5407491B2 (ja) | 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム | |
EP2290552A1 (en) | Data transfer device, information processing device, and control method | |
CN115221082B (zh) | 一种数据缓存方法、装置及存储介质 | |
US7801164B2 (en) | Two dimensional timeout table mechanism with optimized delay characteristics | |
JP2011234114A (ja) | フレーム処理装置及びフレーム処理方法 | |
US20140321279A1 (en) | Random early drop based processing circuit and method for triggering random early drop based operation according to at least trigger event generated based on software programmable schedule | |
CN112099974B (zh) | 多线程处理器系统及访存带宽控制方法 | |
US11461069B2 (en) | Multi-core audio processor with deadline scheduler | |
JP3578953B2 (ja) | セルスケジューリング装置及びセルスケジューリング方法 | |
JP4446758B2 (ja) | 高速交換環境でマルチキャスティングするシステム、方法及び論理 | |
JP5413098B2 (ja) | 調停優位性の切り替え方法、調停装置、及びプロセッサ | |
US20150095621A1 (en) | Arithmetic processing unit, and method of controlling arithmetic processing unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5407491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |