JP5407385B2 - Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method - Google Patents

Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method Download PDF

Info

Publication number
JP5407385B2
JP5407385B2 JP2009026215A JP2009026215A JP5407385B2 JP 5407385 B2 JP5407385 B2 JP 5407385B2 JP 2009026215 A JP2009026215 A JP 2009026215A JP 2009026215 A JP2009026215 A JP 2009026215A JP 5407385 B2 JP5407385 B2 JP 5407385B2
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
layer
semiconductor layer
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009026215A
Other languages
Japanese (ja)
Other versions
JP2010182936A (en
Inventor
直樹 松本
昭広 八郷
史隆 佐藤
洋子 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009026215A priority Critical patent/JP5407385B2/en
Publication of JP2010182936A publication Critical patent/JP2010182936A/en
Application granted granted Critical
Publication of JP5407385B2 publication Critical patent/JP5407385B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Description

本発明は、複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法に関する。   The present invention relates to a composite substrate, an epitaxial substrate, a semiconductor device, and a method for manufacturing the composite substrate.

ＧａＮ基板とシリコン基板とを貼り合わせることによって、シリコン基板上にＧａＮ層を形成する方法が知られている（特許文献１及び２参照）。この方法では、まずＧａＮ基板の表面に水素及び窒素イオンをイオン注入法により注入する。その後、ＧａＮ基板のイオン注入された表面とシリコン基板とを貼り合わせる。さらに、イオン注入によってＧａＮ基板の表面近傍に形成された脆弱層を境にＧａＮ基板をシリコン基板から剥離する。このようにして、シリコン基板上にＧａＮ層が形成される。   A method of forming a GaN layer on a silicon substrate by bonding a GaN substrate and a silicon substrate is known (see Patent Documents 1 and 2). In this method, first, hydrogen and nitrogen ions are implanted into the surface of the GaN substrate by ion implantation. Thereafter, the ion-implanted surface of the GaN substrate and the silicon substrate are bonded together. Further, the GaN substrate is peeled from the silicon substrate with a fragile layer formed near the surface of the GaN substrate by ion implantation as a boundary. In this way, a GaN layer is formed on the silicon substrate.

特開２００５−５１５１５０号公報JP-A-2005-515150 特開２００６−２１０６６０号公報JP 2006-210660 A

しかしながら、上述のようにイオン注入法を用いると、イオン注入時にＧａＮ基板の表面近傍に転位ループ等の結晶欠陥が発生してしまう。例えば、イオン注入前の転位密度が１×１０６個／ｃｍ２である場合、イオン注入後の転位密度は１×１０９個／ｃｍ２程度まで増加してしまう。これは、ＧａＮの格子間に水素イオン等が介在することに起因する。したがって、上述の方法では、シリコン基板上に形成されるＧａＮ層の転位密度が大きくなってしまう。そのため、レーザダイオードといった低転位密度のＧａＮが要求される用途に、上記シリコン基板上のＧａＮ層を利用することはできない。 However, when the ion implantation method is used as described above, crystal defects such as dislocation loops occur near the surface of the GaN substrate during ion implantation. For example, when the dislocation density before ion implantation is 1 × 10 6 / cm 2 , the dislocation density after ion implantation increases to about 1 × 10 9 / cm 2 . This is because hydrogen ions or the like are interposed between GaN lattices. Therefore, the above method increases the dislocation density of the GaN layer formed on the silicon substrate. Therefore, the GaN layer on the silicon substrate cannot be used for applications that require low dislocation density GaN such as laser diodes.

本発明は、上記事情に鑑みて為されたものであり、支持基板上に高品質の窒化物半導体層が形成された複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and provides a composite substrate in which a high-quality nitride semiconductor layer is formed on a support substrate, an epitaxial substrate, a semiconductor device, and a method for manufacturing the composite substrate. Objective.

上述の課題を解決するため、本発明の複合基板は、支持基板と、窒化物半導体層と、前記支持基板と前記窒化物半導体層との間に設けられた接合層と、を備え、前記窒化物半導体層の転位密度は、１×１０８個／ｃｍ２以下であり、前記窒化物半導体層は、前記接合層側の第１面と、前記第１面とは反対側の第２面とを有しており、前記第１面における転位密度と前記第２面における転位密度との差が１×１０２個／ｃｍ２以下である。 In order to solve the above problems, a composite substrate of the present invention includes a support substrate, a nitride semiconductor layer, and a bonding layer provided between the support substrate and the nitride semiconductor layer, and the nitriding The dislocation density of the compound semiconductor layer is 1 × 10 8 pieces / cm 2 or less, and the nitride semiconductor layer includes a first surface on the bonding layer side and a second surface on the opposite side to the first surface. The difference between the dislocation density on the first surface and the dislocation density on the second surface is 1 × 10 2 pieces / cm 2 or less.

本発明の複合基板では、支持基板上に高品質の窒化物半導体層が形成されている。この窒化物半導体層の転位密度は低く、窒化物半導体層の厚み方向に転位密度が安定している。   In the composite substrate of the present invention, a high-quality nitride semiconductor layer is formed on a support substrate. The dislocation density of the nitride semiconductor layer is low, and the dislocation density is stable in the thickness direction of the nitride semiconductor layer.

前記接合層は、前記支持基板と前記窒化物半導体層とを圧着により貼り合わせることによって形成されることが好ましい。また、貼り合わせを実施した後、アニールすることがより好ましい。この場合、支持基板と窒化物半導体層との接合強度を高くすることができる。   The bonding layer is preferably formed by bonding the support substrate and the nitride semiconductor layer together by pressure bonding. Moreover, it is more preferable to anneal after bonding. In this case, the bonding strength between the support substrate and the nitride semiconductor layer can be increased.

前記窒化物半導体層の厚みは２００μｍ以下であることが好ましい。この複合基板では、窒化物半導体層が薄くても、窒化物半導体層が支持基板によって支持されているので、エピタキシャル成長後の複合基板の反りの発生が抑制される。   The nitride semiconductor layer preferably has a thickness of 200 μm or less. In this composite substrate, even if the nitride semiconductor layer is thin, since the nitride semiconductor layer is supported by the support substrate, the occurrence of warpage of the composite substrate after epitaxial growth is suppressed.

前記接合層の厚みは１００ｎｍ以下であってもよい。   The bonding layer may have a thickness of 100 nm or less.

前記窒化物半導体層は、単結晶の窒化物半導体からなってもよい。   The nitride semiconductor layer may be made of a single crystal nitride semiconductor.

前記接合層は、特に制限はないが、支持基板よりも高価な材料からなることが適当である。そのような材料としては、例えば、ダイヤモンドやＳｉＣ、ＧａＡｓ、ＩｎＰなどが考えられる。   The bonding layer is not particularly limited, but is suitably made of a material that is more expensive than the support substrate. As such a material, for example, diamond, SiC, GaAs, InP, or the like can be considered.

前記支持基板は導電性を有することが好ましい。この場合、複合基板の厚み方向に電流を流すことができるので、複合基板を縦型の電子デバイスの作製に用いることができる。   The support substrate preferably has conductivity. In this case, since a current can flow in the thickness direction of the composite substrate, the composite substrate can be used for manufacturing a vertical electronic device.

発光デバイスを作製する場合、光を透過することが好ましい。この場合、発光デバイスを作製する際、支持基板を必ずしも除去する必要がなくなる。   In the case of manufacturing a light-emitting device, it is preferable to transmit light. In this case, it is not always necessary to remove the support substrate when manufacturing the light emitting device.

本発明のエピタキシャル基板は、本発明の複合基板と、前記複合基板の前記窒化物半導体層上に設けられたエピタキシャル層と、を備える。本発明のエピタキシャル基板は本発明の複合基板を備えるので、支持基板上に高品質の窒化物半導体層が形成されている。   The epitaxial substrate of the present invention includes the composite substrate of the present invention and an epitaxial layer provided on the nitride semiconductor layer of the composite substrate. Since the epitaxial substrate of the present invention includes the composite substrate of the present invention, a high-quality nitride semiconductor layer is formed on the support substrate.

本発明の半導体デバイスは、本発明の複合基板を備える。本発明の半導体デバイスは本発明の複合基板を備えるので、支持基板上に高品質の窒化物半導体層が形成されている。そのため、本発明の半導体デバイスは優れたデバイス特性を示す。   The semiconductor device of the present invention includes the composite substrate of the present invention. Since the semiconductor device of the present invention includes the composite substrate of the present invention, a high-quality nitride semiconductor layer is formed on the support substrate. Therefore, the semiconductor device of the present invention exhibits excellent device characteristics.

本発明の第１側面に係る複合基板の製造方法は、支持基板と窒化物半導体基板とを圧着により貼り合わせる貼り合わせ工程と、前記貼り合わせ工程の後、前記窒化物半導体基板をスライスすることによって、前記支持基板上に窒化物半導体層を形成するスライス工程と、を含み、前記窒化物半導体層の転位密度は、１×１０８個／ｃｍ２以下であり、前記窒化物半導体層は、前記支持基板側の第１面と、前記第１面とは反対側の第２面とを有しており、前記第１面における転位密度と前記第２面における転位密度との差が１×１０２個／ｃｍ２以下である。 The method for manufacturing a composite substrate according to the first aspect of the present invention includes a bonding step of bonding a support substrate and a nitride semiconductor substrate by pressure bonding, and slicing the nitride semiconductor substrate after the bonding step. A slicing step of forming a nitride semiconductor layer on the support substrate, the dislocation density of the nitride semiconductor layer is 1 × 10 8 pieces / cm 2 or less, and the nitride semiconductor layer is A first surface on the support substrate side and a second surface opposite to the first surface are provided, and the difference between the dislocation density on the first surface and the dislocation density on the second surface is 1 × 10. 2 pieces / cm 2 or less.

本発明の第２側面に係る複合基板の製造方法は、第１窒化物半導体基板をスライスすることによって、前記第１窒化物半導体基板よりも薄い第２窒化物半導体基板を形成するスライス工程と、前記スライスの後、前記第２窒化物半導体基板と支持基板とを圧着により貼り合わせることによって、前記支持基板上に窒化物半導体層を形成する貼り合わせ工程と、を含み、前記窒化物半導体層の転位密度は、１×１０８個／ｃｍ２以下であり、前記窒化物半導体層は、前記支持基板側の第１面と、前記第１面とは反対側の第２面とを有しており、前記第１面における転位密度と前記第２面における転位密度との差が１×１０２個／ｃｍ２以下である。 A method for manufacturing a composite substrate according to a second aspect of the present invention includes a slicing step of forming a second nitride semiconductor substrate thinner than the first nitride semiconductor substrate by slicing the first nitride semiconductor substrate; A bonding step of forming a nitride semiconductor layer on the support substrate by bonding the second nitride semiconductor substrate and the support substrate by pressure bonding after the slicing; and The dislocation density is 1 × 10 8 pieces / cm 2 or less, and the nitride semiconductor layer has a first surface on the support substrate side and a second surface on the opposite side to the first surface. The difference between the dislocation density on the first surface and the dislocation density on the second surface is 1 × 10 2 pieces / cm 2 or less.

本発明の複合基板の製造方法では、支持基板上に高品質の窒化物半導体層を形成することができる。この窒化物半導体層の転位密度は低く、窒化物半導体層の厚み方向に転位密度が安定している。上記複合基板の製造方法は、スライス工程の後、前記窒化物半導体層を研磨する研磨工程を更に含んでもよいし、前記研磨工程の後、前記窒化物半導体層を洗浄する洗浄工程を更に含んでもよい。   In the method for manufacturing a composite substrate of the present invention, a high-quality nitride semiconductor layer can be formed on a support substrate. The dislocation density of the nitride semiconductor layer is low, and the dislocation density is stable in the thickness direction of the nitride semiconductor layer. The manufacturing method of the composite substrate may further include a polishing step of polishing the nitride semiconductor layer after the slicing step, or may further include a cleaning step of cleaning the nitride semiconductor layer after the polishing step. Good.

本発明によれば、支持基板上に高品質の窒化物半導体層が形成された複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the composite substrate by which the high quality nitride semiconductor layer was formed on the support substrate, the epitaxial substrate, the semiconductor device, and the composite substrate is provided.

実施形態に係る複合基板を模式的に示す断面図である。It is sectional drawing which shows typically the composite substrate which concerns on embodiment. 図１に示す断面図に対応するＴＥＭ写真を示す図である。It is a figure which shows the TEM photograph corresponding to sectional drawing shown in FIG. 実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。It is process sectional drawing which shows typically the manufacturing method of the composite substrate which concerns on embodiment. 別の実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。It is process sectional drawing which shows typically the manufacturing method of the composite substrate which concerns on another embodiment. 実施形態に係るエピタキシャル基板を模式的に示す断面図である。It is sectional drawing which shows typically the epitaxial substrate which concerns on embodiment. 実施形態に係る半導体デバイスを模式的に示す断面図である。1 is a cross-sectional view schematically showing a semiconductor device according to an embodiment. 別の実施形態に係る半導体デバイスを模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor device which concerns on another embodiment.

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same reference numerals are used for the same or equivalent elements, and duplicate descriptions are omitted.

［複合基板］
図１は、実施形態に係る複合基板を模式的に示す断面図である。図２は、図１に示す断面図に対応する透過型電子顕微鏡（ＴＥＭ）写真を示す図である。図１に示される複合基板１０は、支持基板１２と、窒化物半導体層１４と、支持基板１２と窒化物半導体層１４との間に設けられた接合層１６とを備える。窒化物半導体層１４は、接合層１６側の第１面１４ａと、第１面１４ａとは反対側の第２面１４ｂとを有している。複合基板１０は例えば直径５０ｍｍ以上のウェハ形状を有している。複合基板１０の側面は面取りされてもよい。 [Composite substrate]
FIG. 1 is a cross-sectional view schematically showing a composite substrate according to an embodiment. FIG. 2 is a view showing a transmission electron microscope (TEM) photograph corresponding to the cross-sectional view shown in FIG. A composite substrate 10 shown in FIG. 1 includes a support substrate 12, a nitride semiconductor layer 14, and a bonding layer 16 provided between the support substrate 12 and the nitride semiconductor layer 14. The nitride semiconductor layer 14 has a first surface 14a on the bonding layer 16 side and a second surface 14b on the opposite side to the first surface 14a. The composite substrate 10 has, for example, a wafer shape having a diameter of 50 mm or more. The side surface of the composite substrate 10 may be chamfered.

（窒化物半導体層）
窒化物半導体層１４は、例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、又はこれらの混晶（ＡｌＧａＮ、ＩｎＧａＮ若しくはＩｎＡｌＧａＮ）等のIII族窒化物半導体からなる。窒化物半導体層１４は、単結晶からなることが好ましく、六方晶（ウルツ鉱型）の単結晶からなることがより好ましい。窒化物半導体層１４は、例えばｎ型であり、酸素がドープされたＧａＮからなる。窒化物半導体層１４の第１面１４ａには、Ｎ面が配置されてもよいし、III族面（例えばＧａ面）が配置されてもよいし、III族面とＮ面とがストライプ状に配置されてもよいし、ドット状に配置されてもよい。とくに規則的にIII族面とＮ面とが配置されていなくてもよい。 (Nitride semiconductor layer)
The nitride semiconductor layer 14 is made of a group III nitride semiconductor such as GaN, AlN, InN, BN, or a mixed crystal thereof (AlGaN, InGaN, or InAlGaN). The nitride semiconductor layer 14 is preferably made of a single crystal, and more preferably a hexagonal (wurtzite) single crystal. The nitride semiconductor layer 14 is, for example, n-type and is made of GaN doped with oxygen. On the first surface 14a of the nitride semiconductor layer 14, an N surface may be disposed, a group III surface (for example, a Ga surface) may be disposed, or the group III surface and the N surface are in a stripe shape. You may arrange | position and may arrange | position at dot shape. In particular, the group III surface and the N surface need not be regularly arranged.

窒化物半導体層１４の転位密度は、第１面１４ａから第２面１４ｂまで１×１０８個／ｃｍ２以下であり、１×１０７個／ｃｍ２以下であることが好ましく、１×１０６個／ｃｍ２以下であることがより好ましい。第１面１４ａにおける転位密度と第２面１４ｂにおける転位密度との差は１×１０２個／ｃｍ２以下である。第１面１４ａから５０ｎｍ以下の所定距離（例えば３０ｎｍ）離れた面における転位密度と第２面１４ｂにおける転位密度との差は、１×１０２個／ｃｍ２以下であることが好ましい。窒化物半導体層１４の厚み方向における窒化物半導体層１４の転位密度の最大値と最小値との差は１×１０２個／ｃｍ２以下であることが好ましい。すなわち、窒化物半導体層１４の厚み方向において窒化物半導体層１４の転位密度は略一定であることが好ましい。転位密度は、カソードルミネッセンス（ＣＬ）測定を行い、１０μｍ角領域内の非発光となる点の数をカウントして算出される。 The dislocation density of the nitride semiconductor layer 14 is 1 × 10 8 pieces / cm 2 or less from the first surface 14a to the second surface 14b, and preferably 1 × 10 7 pieces / cm 2 or less. More preferably, it is 6 pieces / cm 2 or less. The difference between the dislocation density in the first surface 14a and the dislocation density in the second surface 14b is 1 × 10 2 pieces / cm 2 or less. The difference between the dislocation density on the surface separated from the first surface 14a by a predetermined distance of 50 nm or less (for example, 30 nm) and the dislocation density on the second surface 14b is preferably 1 × 10 2 pieces / cm 2 or less. The difference between the maximum value and the minimum value of the dislocation density of the nitride semiconductor layer 14 in the thickness direction of the nitride semiconductor layer 14 is preferably 1 × 10 2 pieces / cm 2 or less. That is, it is preferable that the dislocation density of the nitride semiconductor layer 14 is substantially constant in the thickness direction of the nitride semiconductor layer 14. The dislocation density is calculated by performing cathodoluminescence (CL) measurement and counting the number of non-light emitting points in a 10 μm square region.

窒化物半導体層１４の厚みは２００μｍ以下であることが好ましく、１００μｍ以下であることがより好ましく、５０μｍ以下であることが特に好ましい。窒化物半導体層１４の厚みが薄いと、窒化物半導体材料の使用量を少なくできるので、製造コストを削減できる。また、窒化物半導体層１４の厚みを薄くしても、窒化物半導体層１４は支持基板１２に支持されているので、エピタキシャル成長といった高温時（例えば１１００℃）にも複合基板１０の反りの発生が抑制される。そのため、支持基板１２及び窒化物半導体層１４中のクラックの発生を抑制することができる。窒化物半導体層１４の厚みは１μｍ以上５０μｍ以下であることがより好ましく、1μｍ以上２０μｍ以下であることが特に好ましい。窒化物半導体層１４の厚みが１μｍ未満であると、大電流を窒化物半導体層１４に注入することが困難になる傾向にある。   The thickness of the nitride semiconductor layer 14 is preferably 200 μm or less, more preferably 100 μm or less, and particularly preferably 50 μm or less. When the thickness of the nitride semiconductor layer 14 is thin, the amount of nitride semiconductor material used can be reduced, so that the manufacturing cost can be reduced. Even if the thickness of the nitride semiconductor layer 14 is reduced, since the nitride semiconductor layer 14 is supported by the support substrate 12, warpage of the composite substrate 10 occurs even at a high temperature (eg, 1100 ° C.) such as epitaxial growth. It is suppressed. Therefore, generation of cracks in support substrate 12 and nitride semiconductor layer 14 can be suppressed. The thickness of the nitride semiconductor layer 14 is more preferably 1 μm or more and 50 μm or less, and particularly preferably 1 μm or more and 20 μm or less. If the thickness of the nitride semiconductor layer 14 is less than 1 μm, it tends to be difficult to inject a large current into the nitride semiconductor layer 14.

窒化物半導体層１４が六方晶の単結晶からなる場合、窒化物半導体層１４の（０００２）面におけるＸ線ロッキングカーブ（ωスキャン）の半値幅ＦＷＨＭは、１００ｓｅｃ以下であることが好ましく、３０〜６０ｓｅｃであることがより好ましい。半値幅ＦＷＨＭが小さいことは、窒化物半導体層１４の結晶性が高いことを示している。   When the nitride semiconductor layer 14 is made of a hexagonal single crystal, the full width at half maximum FWHM of the X-ray rocking curve (ω scan) in the (0002) plane of the nitride semiconductor layer 14 is preferably 100 sec or less. More preferably, it is 60 sec. A small full width at half maximum FWHM indicates that the crystallinity of the nitride semiconductor layer 14 is high.

窒化物半導体層１４の第２面１４ｂの表面粗さ（Ｒａ）は１．５ｎｍ以下であることが好ましい。表面粗さは、１０μｍ角領域内でのＡＦＭ測定によって算出される。第２面１４ｂのＰ−Ｖ（最大高低差）は１０ｎｍ以下であることが好ましい。第２面１４ｂの全厚み変動ＴＴＶ(Ｔotal Thickness Variation)は１０μｍ以下であることが好ましい。第２面１４ｂの反りは１５μｍ以下であることが好ましい。第２面１４ｂがIII族面及びＮ面の両方を含む場合、III族面とＮ面との段差は１０ｎｍ以下であることが好ましい。   The surface roughness (Ra) of the second surface 14b of the nitride semiconductor layer 14 is preferably 1.5 nm or less. The surface roughness is calculated by AFM measurement in a 10 μm square region. The PV (maximum height difference) of the second surface 14b is preferably 10 nm or less. The total thickness variation TTV (Total Thickness Variation) of the second surface 14b is preferably 10 μm or less. The warpage of the second surface 14b is preferably 15 μm or less. When the second surface 14b includes both a group III surface and an N surface, the step between the group III surface and the N surface is preferably 10 nm or less.

窒化物半導体層１４のキャリア密度は5×１０１７個／ｃｍ３以上であることが好ましい。窒化物半導体層１４の移動度は１００Ｖｓ／ｃｍ２以上であることが好ましい。窒化物半導体層１４の電気抵抗率は７×１０−３Ω・ｃｍ以下であることが好ましく、５×１０−３Ω・ｃｍ以下であることがより好ましい。なお、イオン注入法を用いてシリコン基板上に形成されるＧａＮ層の電気抵抗は、１×１０−２Ω・ｃｍと高くなってしまう。窒化物半導体層１４の第２面１４ｂから２０μｍの深さまでＳＩＭＳ（Secondary Ion Mass Spectroscopy）分析を行った場合に、不純物原子（水素原子、炭素原子、酸素原子、シリコン原子）の合計濃度が１×１０１９個／ｃｍ３以下であることが好ましい。窒化物半導体層１４の第２面１４ｂの全反射蛍光Ｘ線（ＴＸＲＦ）分析を行った場合に、不純物原子（シリコン原子、塩素原子、マンガン原子、鉄原子、ニッケル原子、銅原子、亜鉛原子）の合計濃度が５×１０１２atoms／ｃｍ２以下であることが好ましい。 The carrier density of the nitride semiconductor layer 14 is preferably 5 × 10 17 pieces / cm 3 or more. The mobility of the nitride semiconductor layer 14 is preferably 100 Vs / cm 2 or more. The electrical resistivity of the nitride semiconductor layer 14 is preferably 7 × 10 −3 Ω · cm or less, and more preferably 5 × 10 −3 Ω · cm or less. Note that the electrical resistance of the GaN layer formed on the silicon substrate using the ion implantation method is as high as 1 × 10 −2 Ω · cm. When SIMS (Secondary Ion Mass Spectroscopy) analysis is performed from the second surface 14b of the nitride semiconductor layer 14 to a depth of 20 μm, the total concentration of impurity atoms (hydrogen atoms, carbon atoms, oxygen atoms, silicon atoms) is 1 ×. It is preferable that it is 10 19 pieces / cm 3 or less. Impurity atoms (silicon atoms, chlorine atoms, manganese atoms, iron atoms, nickel atoms, copper atoms, zinc atoms) when total reflection fluorescent X-ray (TXRF) analysis of the second surface 14b of the nitride semiconductor layer 14 is performed Is preferably 5 × 10 12 atoms / cm 2 or less.

（支持基板）
支持基板１２の材料は、窒化物半導体層１４の材料より安価であることが好ましい。支持基板１２は導電性を有することが好ましい。この場合、複合基板１０の厚み方向に電流を流すことができるので、複合基板１０を縦型の電子デバイスの製造に用いることができる。導電性を有する支持基板１２の材料としては、カーボン、ＳｉＣ（例えば焼結ＳｉＣ）等の炭化物、Ｓｉ、ＧａＡｓ等の半導体、Ｇａ２Ｏ３等の酸化物、Ｍｏ（例えば多結晶Ｍｏ）、Ａｕ、Ａｇ、Ｐｔ、ＷＣ、Ｗ、Ｔｉ等の金属等が挙げられる。支持基板１２は、ＧａＮ（例えば焼結ＧａＮ、多結晶ＧａＮ）からなってもよい。 (Support substrate)
The material of the support substrate 12 is preferably less expensive than the material of the nitride semiconductor layer 14. The support substrate 12 preferably has conductivity. In this case, since a current can be passed in the thickness direction of the composite substrate 10, the composite substrate 10 can be used for manufacturing a vertical electronic device. Examples of the material for the conductive support substrate 12 include carbon, carbides such as SiC (for example, sintered SiC), semiconductors such as Si and GaAs, oxides such as Ga 2 O 3 , Mo (for example, polycrystalline Mo), Au , Ag, Pt, WC, W, Ti, and other metals. The support substrate 12 may be made of GaN (for example, sintered GaN or polycrystalline GaN).

支持基板１２は光透過性を有することが好ましい。この場合、発光デバイスからの光が支持基板１２を透過するので、複合基板１０を発光デバイスの製造に用いることができる。光透過性を有する支持基板１２の材料としては、ＡｌＮ（例えば焼結ＡｌＮ）、サファイア（α−Ａｌ２Ｏ３）、スピネル（ＭｇＡｌ２Ｏ４）、Ｇａ２Ｏ３、ＭｇＯ、ランガサイト（Ｌａ３Ｇａ５ＳｉＯ１４）、ダイヤモンド、ＬｉＴａＯ３、ＬｉＮｂＯ３、石英（例えば溶融石英）、ガラス等が挙げられる。これらの中でも、光透過性及び導電性の両方を有するＧａ２Ｏ３が特に好ましい。支持基板１２は、Ａｌ２Ｏ３、ＡｌＳｉＣ、ＳｉＣ、Ｓｉ３Ｎ４、ＴｉＮ等からなってもよい。 The support substrate 12 is preferably light transmissive. In this case, since the light from the light emitting device passes through the support substrate 12, the composite substrate 10 can be used for manufacturing the light emitting device. As the material of the support substrate 12 having light transmittance, AlN (for example, sintered AlN), sapphire (α-Al 2 O 3 ), spinel (MgAl 2 O 4 ), Ga 2 O 3 , MgO, langasite (La) 3 Ga 5 SiO 14), diamond, LiTaO 3, LiNbO 3, quartz (e.g., fused quartz), glass and the like. Of these, Ga 2 O 3 having both optical transparency and conductivity are particularly preferred. The support substrate 12 may be made of Al 2 O 3 , AlSiC, SiC, Si 3 N 4 , TiN, or the like.

窒化物半導体層１４の熱膨張係数α１と支持基板１２の熱膨張係数α２との比率（α１／α２）は０．７〜１．３であることが好ましい。この場合、複合基板１０を昇温及び降温しても、窒化物半導体層１４と支持基板１２との熱膨張係数差に起因するクラックや剥離の発生を抑制することができる。窒化物半導体層１４がＧａＮ層の場合、支持基板１２の熱膨張係数α２は、４．０×１０−６〜４．５×１０−６[１／Ｋ］）であることが好ましい。支持基板１２のヤング率は５０（１Ｅ１０Ｐａ）以下であることが好ましい。この場合、支持基板１２が弾性変形し易いので、窒化物半導体層１４と支持基板１２とを圧着により貼り合わせ易くなる。 The ratio (α1 / α2) between the thermal expansion coefficient α1 of the nitride semiconductor layer 14 and the thermal expansion coefficient α2 of the support substrate 12 is preferably 0.7 to 1.3. In this case, even if the composite substrate 10 is heated and lowered, the occurrence of cracks and peeling due to the difference in thermal expansion coefficient between the nitride semiconductor layer 14 and the support substrate 12 can be suppressed. When the nitride semiconductor layer 14 is a GaN layer, the thermal expansion coefficient α2 of the support substrate 12 is preferably 4.0 × 10 −6 to 4.5 × 10 −6 [1 / K]). The Young's modulus of the support substrate 12 is preferably 50 (1E10 Pa) or less. In this case, since the support substrate 12 is easily elastically deformed, the nitride semiconductor layer 14 and the support substrate 12 are easily bonded together by pressure bonding.

支持基板１２は、単結晶、多結晶、焼結体、アモルファスのいずれかの状態の材料からなってもよい。支持基板１２は、融点が高い（８００℃以上、好ましくは１１００℃超）材料からなることが好ましい。支持基板１２は、ＮＨ３、Ｈ２といった還元性雰囲気下で安定である事が好ましい。支持基板１２は、安価な材料からなることが好ましい。 The support substrate 12 may be made of a material in any state of single crystal, polycrystal, sintered body, and amorphous. The support substrate 12 is preferably made of a material having a high melting point (800 ° C. or higher, preferably higher than 1100 ° C.). The support substrate 12 is preferably stable in a reducing atmosphere such as NH 3 and H 2 . The support substrate 12 is preferably made of an inexpensive material.

支持基板１２の厚みは１００〜１０００μｍであることが好ましい。窒化物半導体層１４の厚みＤ１と支持基板１２の厚みＤ２との比率（Ｄ１／Ｄ２）は１／１０００〜１．５であることが好ましい。支持基板１２の直径は５０ｍｍ以上と大面積であることが好ましい。支持基板の接合層１６側の表面粗さ（Ｒａ）は１．５ｎｍ以下であることが好ましい。   The thickness of the support substrate 12 is preferably 100 to 1000 μm. The ratio (D1 / D2) between the thickness D1 of the nitride semiconductor layer 14 and the thickness D2 of the support substrate 12 is preferably 1/1000 to 1.5. The diameter of the support substrate 12 is preferably a large area of 50 mm or more. The surface roughness (Ra) of the support substrate on the bonding layer 16 side is preferably 1.5 nm or less.

支持基板１２は、支持基板本体と、支持基板本体の表面を覆う被覆層とを有してもよい。被覆層は、Ｐｄ、Ｔｉ、Ｐｔ、Ａｕ、Ｃｒ、Ｎｉ、Ｗ、Ｍｏのうち少なくとも１つ以上を含むことが好ましい。被覆層はＳｉＯ２等の酸化物、ＴｉＮ、ＡｌＮ、ＣｒＮなどの窒化物からなってもよい。被覆層の厚さは、クラックや大きな反りを生じさせない観点から、１０ｎｍ以上５００ｎｍ以下が好ましい。 The support substrate 12 may have a support substrate body and a coating layer that covers the surface of the support substrate body. The coating layer preferably contains at least one of Pd, Ti, Pt, Au, Cr, Ni, W, and Mo. The coating layer may be made of an oxide such as SiO 2 or a nitride such as TiN, AlN, or CrN. The thickness of the coating layer is preferably 10 nm or more and 500 nm or less from the viewpoint of preventing cracks and large warpage.

（接合層）
接合層１６は、支持基板１２と窒化物半導体層１４との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層（図２のＴＥＭ写真において黒く見える層）である。接合層１６は、窒化物半導体層１４中に転位が導入された構造（結晶方位は例えばｃ軸に配向されている）、又は窒化物半導体層１４中の結晶方位が乱れたアモルファス構造であると考えられる。 (Bonding layer)
The bonding layer 16 is a strained layer (a layer that looks black in the TEM photograph of FIG. 2) in which crystal defects are introduced at a high density in order to relax lattice mismatch between the support substrate 12 and the nitride semiconductor layer 14. . The bonding layer 16 has a structure in which dislocations are introduced into the nitride semiconductor layer 14 (the crystal orientation is oriented in the c-axis, for example), or an amorphous structure in which the crystal orientation in the nitride semiconductor layer 14 is disturbed. Conceivable.

接合層１６は、支持基板１２と窒化物半導体層１４とを圧着により貼り合わせることによって形成されることが好ましい。この場合、支持基板１２と窒化物半導体層１４との接合強度（引張り強度とも言う。）を高くすることができる。圧着は、１００〜４００℃の温度、８００〜１２００Ｎ／ｃｍ２の圧力で２〜４分間保持することによって行われることが好ましい。支持基板１２と窒化物半導体層１４とを接着剤によって貼り合わせてもよい。その場合、接合層１６は接着剤からなる。 The bonding layer 16 is preferably formed by bonding the support substrate 12 and the nitride semiconductor layer 14 together by pressure bonding. In this case, the bonding strength (also referred to as tensile strength) between the support substrate 12 and the nitride semiconductor layer 14 can be increased. The pressure bonding is preferably performed by holding at a temperature of 100 to 400 ° C. and a pressure of 800 to 1200 N / cm 2 for 2 to 4 minutes. The support substrate 12 and the nitride semiconductor layer 14 may be bonded together with an adhesive. In that case, the bonding layer 16 is made of an adhesive.

支持基板１２と窒化物半導体層１４との接合強度は、８ＭＰa以上であることが好ましく、２０ＭＰa以上であることが更に好ましい。接合強度は、ＩＮＳＴＲＯＮ社製の引張り試験装置を用いて、複合基板１０に対応する１２ｍｍ角のサンプルを用いて測定される。サンプルと引張り試験装置のジグとは、エポキシ樹脂接着剤によって接着される。   The bonding strength between the support substrate 12 and the nitride semiconductor layer 14 is preferably 8 MPa or more, and more preferably 20 MPa or more. The bonding strength is measured using a 12 mm square sample corresponding to the composite substrate 10 using a tensile tester manufactured by INSTRON. The sample and the jig of the tensile test apparatus are bonded with an epoxy resin adhesive.

接合層１６の厚みは１００ｎｍ以下であることが好ましく、５０ｎｍ以下であることがより好ましく、２０ｎｍ以下であることが特に好ましい。   The thickness of the bonding layer 16 is preferably 100 nm or less, more preferably 50 nm or less, and particularly preferably 20 nm or less.

以上説明したように、本実施形態の複合基板１０では、支持基板１２上に高品質の窒化物半導体層１４が形成されている。窒化物半導体層１４の転位密度は低く、窒化物半導体層１４の厚み方向に転位密度が安定している。そのため、フォトルミネッセンス（ＰＬ）測定においても発光する。また、複合基板１０では、高品質の窒化物半導体基板を用いる場合に比べて、窒化物半導体材料の使用量を少なくできる。その結果、製造コストを削減できる。さらに、複合基板１０では、窒化物半導体層１４の厚みを薄くした場合でも、支持基板１２が窒化物半導体層１４を支持しているので、複合基板１０全体の反りが小さくなる。よって、フォトルミネッセンス（ＰＬ）測定において、複合基板１０の主面（第２面１４ｂ）におけるＰＬ発光波長の面内バラツキが小さくなる。   As described above, in the composite substrate 10 of this embodiment, the high-quality nitride semiconductor layer 14 is formed on the support substrate 12. The dislocation density of the nitride semiconductor layer 14 is low, and the dislocation density is stable in the thickness direction of the nitride semiconductor layer 14. Therefore, light is emitted also in photoluminescence (PL) measurement. Further, in the composite substrate 10, the amount of nitride semiconductor material used can be reduced as compared with the case where a high-quality nitride semiconductor substrate is used. As a result, the manufacturing cost can be reduced. Further, in the composite substrate 10, even when the thickness of the nitride semiconductor layer 14 is reduced, the support substrate 12 supports the nitride semiconductor layer 14, so that the warpage of the entire composite substrate 10 is reduced. Therefore, in the photoluminescence (PL) measurement, the in-plane variation of the PL emission wavelength on the main surface (second surface 14b) of the composite substrate 10 is reduced.

［複合基板の製造方法］
図３は、実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。 [Production method of composite substrate]
FIG. 3 is a process cross-sectional view schematically showing the method for manufacturing the composite substrate according to the embodiment.

（準備工程）
まず、支持基板１２と窒化物半導体基板２６を準備する。窒化物半導体基板２６は、例えば特開２０００−１２９００号公報、特開２０００−２２２１２号公報等に記載された方法によって製造される。窒化物半導体基板２６は、例えばＨＶＰＥ法により製造される。窒化物半導体基板２６の製造方法は、高圧溶融法、アモノサーマル法、フラックス法等の液相成長法、窒化物半導体材料（例えばＧａＮ）の粉末を昇華させる昇華法であってもよい。 (Preparation process)
First, the support substrate 12 and the nitride semiconductor substrate 26 are prepared. The nitride semiconductor substrate 26 is manufactured by a method described in, for example, Japanese Unexamined Patent Application Publication Nos. 2000-12900 and 2000-22212. The nitride semiconductor substrate 26 is manufactured by, for example, the HVPE method. The manufacturing method of the nitride semiconductor substrate 26 may be a high-pressure melting method, an ammonothermal method, a liquid phase growth method such as a flux method, or a sublimation method in which a powder of a nitride semiconductor material (for example, GaN) is sublimated.

窒化物半導体基板２６は、III族面（例えばＧａ面）とＮ面とが同一平面上においてストライプ状に配置されたストライプコア基板であってもよいし、同一平面上においてどっと状に配置されたドットコア基板であってもよい。窒化物半導体基板２６は、例えば（０００１）Ｃ面を表面２６ａとするｎ型のＧａＮからなる。ｎ型ドーパントとしては、例えばＯ又はＳｉ等が挙げられる。窒化物半導体基板２６は、例えばＣ面に対してオフ角（０．５度程度が好ましい）を有する面、（１１−２０）Ａ面、（１−１００）Ｍ面、（１−１０２）Ｒ面、Ｍ面に対してオフ角（１５度程度が好ましい）を有する面等を表面２６ａとする半極性のＧａＮ基板でもよい。窒化物半導体基板２６の厚みは例えば１ｍｍ以上である。   The nitride semiconductor substrate 26 may be a stripe core substrate in which a group III surface (for example, a Ga surface) and an N surface are arranged in a stripe shape on the same plane, or are arranged in a scattered shape on the same plane. It may be a dot core substrate. The nitride semiconductor substrate 26 is made of, for example, n-type GaN having a (0001) C plane as a surface 26a. Examples of the n-type dopant include O or Si. The nitride semiconductor substrate 26 has, for example, a plane having an off angle (preferably about 0.5 degrees) with respect to the C plane, a (11-20) A plane, a (1-100) M plane, and (1-102) R. A semipolar GaN substrate having the surface 26a as a surface having an off angle (preferably about 15 degrees) with respect to the surface or the M surface may be used. The thickness of the nitride semiconductor substrate 26 is, for example, 1 mm or more.

窒化物半導体基板２６の外周を円筒研削により整形してもよい。その後、表面（例えばＧａ面）を鏡面研磨し、続いて裏面（例えばＮ面）を鏡面研磨してもよい。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨を行った後、ケミカルメカニカル研磨を行う。   The outer periphery of the nitride semiconductor substrate 26 may be shaped by cylindrical grinding. Thereafter, the front surface (for example, Ga surface) may be mirror-polished, and the back surface (for example, N surface) may be mirror-polished. In mirror polishing, chemical mechanical polishing is performed after mechanical polishing using diamond slurry.

支持基板１２の表面１２ａのＰ−Ｖ（最大高低差）は１０ｎｍ以下であることが好ましい。支持基板１２の表面１２ａの全厚み変動ＴＴＶ(Total Thickness Variation)は１０μｍ以下であることが好ましい。支持基板１２の表面１２ａの反りは１０μｍ以下であることが好ましい。   The PV (maximum height difference) of the surface 12a of the support substrate 12 is preferably 10 nm or less. The total thickness variation TTV (Total Thickness Variation) of the surface 12a of the support substrate 12 is preferably 10 μm or less. The warp of the surface 12a of the support substrate 12 is preferably 10 μm or less.

（洗浄工程）
準備工程の後、必要に応じて支持基板１２の表面１２ａと窒化物半導体基板２６の表面２６ａとを洗浄してもよい。洗浄は例えば以下のように行われる。まず６０℃に加熱したイソプロピルアルコール（ＩＰＡ）を用いた超音波洗浄を１０分間行う。次に、７０℃に加熱したＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄を１０分間行う。次に、純水リンスを１０分間行う。次に、７０℃に加熱したＳＣ−２（ＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄を１０分間行う。次に、純水リンスを１０分間行う。次に、希フッ酸洗浄を５分間行う。次に、王水洗浄を５分間行う。次に、純水リンスを１０分間行う。次に、ＩＰＡの蒸気乾燥を１０分間行う。なお、窒化物半導体基板２６に保護膜（例えばＳｉＯ２膜等）が形成されている場合には、希フッ酸洗浄を実施する必要はない。 (Washing process)
After the preparation step, the surface 12a of the support substrate 12 and the surface 26a of the nitride semiconductor substrate 26 may be cleaned as necessary. For example, the cleaning is performed as follows. First, ultrasonic cleaning using isopropyl alcohol (IPA) heated to 60 ° C. is performed for 10 minutes. Next, cleaning using SC-1 (NH 4 OH / H 2 O 2 / H 2 O) heated to 70 ° C. is performed for 10 minutes. Next, rinsing with pure water is performed for 10 minutes. Next, cleaning with SC-2 (HCl / H 2 O 2 / H 2 O) heated to 70 ° C. is performed for 10 minutes. Next, rinsing with pure water is performed for 10 minutes. Next, dilute hydrofluoric acid cleaning is performed for 5 minutes. Next, aqua regia washing is performed for 5 minutes. Next, rinsing with pure water is performed for 10 minutes. Next, IPA is vapor-dried for 10 minutes. When a protective film (for example, SiO 2 film) is formed on the nitride semiconductor substrate 26, it is not necessary to perform dilute hydrofluoric acid cleaning.

（表面活性化工程）
洗浄工程の後、必要に応じて窒化物半導体基板２６の表面２６ａをＲＩＥ（反応性イオンエッチング）により活性化してもよい。表面２６ａは、例えば（０００−１）面（Ｎ面）である。例えば１Ｐａの圧力下でアルゴンプラズマにより表面層を１ｎｍ以上５ｎｍ以下エッチングする。アルゴン（Ａｒ）に替えて、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）等の希ガス、窒素（Ｎ２）等の不活性ガス、ＧａＮとの反応性を有するガス（例えばアンモニア（ＮＨ３）、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ3）、四塩化ケイ素（ＳｉＣｌ４））を用いることもできる。 (Surface activation process)
After the cleaning step, the surface 26a of the nitride semiconductor substrate 26 may be activated by RIE (reactive ion etching) as necessary. The surface 26a is, for example, a (000-1) plane (N plane). For example, the surface layer is etched by 1 to 5 nm with argon plasma under a pressure of 1 Pa. Instead of argon (Ar), a rare gas such as helium (He) or neon (Ne), an inert gas such as nitrogen (N 2 ), a gas reactive with GaN (for example, ammonia (NH 3 ), chlorine (Cl 2 ), boron trichloride (BCl 3 ), silicon tetrachloride (SiCl 4 )) can also be used.

（貼り合わせ工程）
次に、図３（ａ）に示されるように、支持基板１２と窒化物半導体基板２６とを圧着により貼り合わせる。これにより、図３（ｂ）に示されるように、支持基板１２と窒化物半導体基板２６との間に接合層１６が形成される。圧着は、１００〜４００℃の温度、８００〜１２００Ｎ／ｃｍ２の圧力で行われることが好ましい。支持基板１２及び窒化物半導体基板２６にかかる最大圧力と最小圧力との差を５Ｎ／ｃｍ２以下とすることが好ましい。支持基板１２と窒化物半導体基板２６とを接着剤によって貼り合わせてもよい。 (Lamination process)
Next, as shown in FIG. 3A, the support substrate 12 and the nitride semiconductor substrate 26 are bonded together by pressure bonding. Thereby, as shown in FIG. 3B, the bonding layer 16 is formed between the support substrate 12 and the nitride semiconductor substrate 26. The pressure bonding is preferably performed at a temperature of 100 to 400 ° C. and a pressure of 800 to 1200 N / cm 2 . The difference between the maximum pressure and the minimum pressure applied to support substrate 12 and nitride semiconductor substrate 26 is preferably 5 N / cm 2 or less. The support substrate 12 and the nitride semiconductor substrate 26 may be bonded together with an adhesive.

接合方法としては、直接接合法、表面活性化接合法等が挙げられる。直接接合法では、支持基板１２の表面１２ａと窒化物半導体基板２６の表面２６ａとを洗浄して貼り合わせた後、６００〜１２００℃に昇温させることが好ましい。表面活性化接合法では、プラズマ又はイオン等により表面１２ａ及び表面２６ａを活性化させた後、室温〜４００℃の低温で加圧することが好ましい。   Examples of the bonding method include a direct bonding method and a surface activated bonding method. In the direct bonding method, the surface 12a of the support substrate 12 and the surface 26a of the nitride semiconductor substrate 26 are preferably cleaned and bonded together, and then heated to 600 to 1200 ° C. In the surface activated bonding method, it is preferable to activate the surface 12a and the surface 26a with plasma or ions, and then pressurize at a low temperature of room temperature to 400 ° C.

また、接着剤により支持基板１２と窒化物半導体基板２６とを接合してもよい。窒化物半導体基板２６がＧａＮ基板の場合には、酸化物もしくは窒化物と水とを主成分とするセラミック系接着剤を用いることが好ましい。酸化物としては、ＧａＮの熱膨張係数に近い熱膨張係数を有するＡｌＮ、Ａｌ２Ｏ３、ＺｒＯ２等が挙げられる。また、窒化物半導体基板２６がＧａＮ基板の場合には、KOHやH2O2などを介してOH基によるボンディングにより支持基板１２と窒化物半導体基板２６とを接合してもよい。 Further, the support substrate 12 and the nitride semiconductor substrate 26 may be bonded by an adhesive. In the case where the nitride semiconductor substrate 26 is a GaN substrate, it is preferable to use a ceramic adhesive mainly composed of oxide or nitride and water. Examples of the oxide include AlN, Al 2 O 3 , and ZrO 2 having a thermal expansion coefficient close to that of GaN. In the case where the nitride semiconductor substrate 26 is a GaN substrate, the support substrate 12 and the nitride semiconductor substrate 26 may be bonded by bonding with an OH group via KOH, H 2 O 2 or the like.

さらに、陽極接合法、超音波接合法、冷間圧延接合法、拡散接合法等の接合方法を用いて、支持基板１２と窒化物半導体基板２６とを接合してもよい。   Further, the support substrate 12 and the nitride semiconductor substrate 26 may be bonded using a bonding method such as an anodic bonding method, an ultrasonic bonding method, a cold rolling bonding method, or a diffusion bonding method.

支持基板１２と窒化物半導体基板２６とを接合した後、接合強度を向上するために、アニール処理を行うことが好ましい。例えば、窒素雰囲気下、１１００℃で３０分以上加熱する。昇温及び降温時には、支持基板１２と窒化物半導体基板２６との熱膨張係数差に起因するクラックの発生を抑制するために、１００℃／分以下の速度で昇温及び降温を行うことが好ましい。   After bonding the support substrate 12 and the nitride semiconductor substrate 26, it is preferable to perform an annealing process in order to improve the bonding strength. For example, heating is performed at 1100 ° C. for 30 minutes or more in a nitrogen atmosphere. In order to suppress the occurrence of cracks due to the difference in thermal expansion coefficient between the support substrate 12 and the nitride semiconductor substrate 26 at the time of temperature increase and decrease, it is preferable to increase and decrease the temperature at a rate of 100 ° C./min or less. .

（スライス工程）
次に、図３（ｂ）に示されるように、窒化物半導体基板２６の表面２６ａに平行な平面Ｐに沿って窒化物半導体基板２６をスライスする。これにより、図１に示されるように、支持基板１２上に窒化物半導体層１４を形成する。スライス時のカーフロス（切り代）は１００μｍ以下であることが好ましい。スライスには、例えば、マルチワイヤソー、ワイヤー放電加工、ブレード（内周刃、外周刃等）を用いることができる。カーフロスを小さくする観点から、直径０．１ｍｍ以下のマルチワイヤソーを用いることが好ましい。スライス方法としては、特開２００６−１９０９０９号公報に記載された方法を用いることができる。カーフロスを小さくするには、ブラスメッキワイヤーとダイヤモンドスラリー（遊離砥粒）を用いることが好ましい。 (Slicing process)
Next, as shown in FIG. 3B, the nitride semiconductor substrate 26 is sliced along a plane P parallel to the surface 26 a of the nitride semiconductor substrate 26. Thus, the nitride semiconductor layer 14 is formed on the support substrate 12 as shown in FIG. The kerf loss (cutting margin) during slicing is preferably 100 μm or less. For the slice, for example, a multi-wire saw, wire electric discharge machining, or a blade (inner peripheral blade, outer peripheral blade, etc.) can be used. From the viewpoint of reducing kerf loss, it is preferable to use a multi-wire saw having a diameter of 0.1 mm or less. As the slicing method, the method described in JP-A-2006-190909 can be used. In order to reduce kerf loss, it is preferable to use a brass plating wire and diamond slurry (free abrasive grains).

（研磨工程）
次に、必要に応じて窒化物半導体層１４の第２面１４ｂ（例えばＧａ面）を研磨してもよい。研磨する厚さは、５０μｍ以下が好ましい。研磨方法としては、特開２００６−１９６６０９号公報や特開２００４−３１１５７５号公報に記載された方法を用いることができる。さらに、第２面１４ｂを鏡面研磨してもよい。鏡面研磨では、例えばダイヤモンドスラリーを使用したメカニカル研磨を行った後に、ケミカルメカニカル研磨を行う。第２面１４ｂの表面粗さ（Ｒａ）が１．５ｎｍ以下となるように鏡面研磨することが好ましい。 (Polishing process)
Next, you may grind | polish the 2nd surface 14b (for example, Ga surface) of the nitride semiconductor layer 14 as needed. The thickness to be polished is preferably 50 μm or less. As the polishing method, methods described in JP-A-2006-196609 and JP-A-2004-311575 can be used. Further, the second surface 14b may be mirror-polished. In mirror polishing, chemical mechanical polishing is performed after mechanical polishing using, for example, diamond slurry. Mirror polishing is preferably performed so that the surface roughness (Ra) of the second surface 14b is 1.5 nm or less.

（洗浄工程）
次に、必要に応じて窒化物半導体層１４の第２面１４ｂを洗浄してもよい。洗浄は例えば以下のように行われる。まず６０℃に加熱したイソプロピルアルコール（ＩＰＡ）を用いた超音波洗浄を１０分間行う。次に、７０℃に加熱したＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄を１０分間行う。次に、純水リンスを１０分間行う。次に、７０℃に加熱したＳＣ−２（ＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄を１０分間行う。次に、純水リンスを１０分間行う。次に、希フッ酸洗浄を５分間行う。次に、純水リンスを１０分間行う。次に、ＩＰＡの蒸気乾燥を１０分間行う。 (Washing process)
Next, the second surface 14b of the nitride semiconductor layer 14 may be cleaned as necessary. For example, the cleaning is performed as follows. First, ultrasonic cleaning using isopropyl alcohol (IPA) heated to 60 ° C. is performed for 10 minutes. Next, cleaning using SC-1 (NH 4 OH / H 2 O 2 / H 2 O) heated to 70 ° C. is performed for 10 minutes. Next, rinsing with pure water is performed for 10 minutes. Next, cleaning with SC-2 (HCl / H 2 O 2 / H 2 O) heated to 70 ° C. is performed for 10 minutes. Next, rinsing with pure water is performed for 10 minutes. Next, dilute hydrofluoric acid cleaning is performed for 5 minutes. Next, rinsing with pure water is performed for 10 minutes. Next, IPA is vapor-dried for 10 minutes.

上記工程を経ることによって、複合基板１０が製造される。本実施形態の複合基板の製造方法では、支持基板１２上に高品質の窒化物半導体層１４を形成することができる。窒化物半導体層１４の転位密度は低く、窒化物半導体層１４の厚み方向に転位密度が安定している。また、スライス工程の後に、窒化物半導体基板２６と新たな支持基板とを貼り合わせ、スライスすることによって、新たな複合基板を製造することができる。よって、高価な窒化物半導体基板２６を再利用することができるので、製造コストを低減することができる。   The composite substrate 10 is manufactured through the above steps. In the composite substrate manufacturing method of the present embodiment, the high-quality nitride semiconductor layer 14 can be formed on the support substrate 12. The dislocation density of the nitride semiconductor layer 14 is low, and the dislocation density is stable in the thickness direction of the nitride semiconductor layer 14. In addition, after the slicing step, a new composite substrate can be manufactured by bonding and slicing the nitride semiconductor substrate 26 and a new support substrate. Therefore, since the expensive nitride semiconductor substrate 26 can be reused, the manufacturing cost can be reduced.

図４は、別の実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。この方法では、図３に示される方法の貼り合わせ工程とスライス工程の順番を入れ替えている。図４に示される方法では、スライス工程の後、貼り合わせ工程を行うことによって、複合基板１０を製造する。   FIG. 4 is a process cross-sectional view schematically showing a method for manufacturing a composite substrate according to another embodiment. In this method, the order of the bonding step and the slicing step in the method shown in FIG. 3 is switched. In the method shown in FIG. 4, the composite substrate 10 is manufactured by performing a bonding step after the slicing step.

スライス工程では、窒化物半導体基板２６（第１窒化物半導体基板）をスライスすることによって、窒化物半導体基板２６よりも薄い窒化物半導体基板２８（第２窒化物半導体基板）を形成する。窒化物半導体基板２８の厚みは３００μｍ以下であることが好ましい。貼り合わせ工程の前に、窒化物半導体基板２８の両面を鏡面研磨することが好ましい。貼り合わせ工程では、窒化物半導体基板２８と支持基板１２とを圧着により貼り合わせることによって、支持基板１２上に窒化物半導体層１４を形成する。   In the slicing step, a nitride semiconductor substrate 28 (second nitride semiconductor substrate) thinner than the nitride semiconductor substrate 26 is formed by slicing the nitride semiconductor substrate 26 (first nitride semiconductor substrate). The thickness of the nitride semiconductor substrate 28 is preferably 300 μm or less. Prior to the bonding step, both surfaces of the nitride semiconductor substrate 28 are preferably mirror-polished. In the bonding process, the nitride semiconductor layer 14 is formed on the support substrate 12 by bonding the nitride semiconductor substrate 28 and the support substrate 12 together by pressure bonding.

図４に示される本実施形態の複合基板の製造方法では、図３に示される方法と同様に、支持基板１２上に高品質の窒化物半導体層１４を形成することができる。   In the composite substrate manufacturing method of the present embodiment shown in FIG. 4, the high-quality nitride semiconductor layer 14 can be formed on the support substrate 12 in the same manner as the method shown in FIG. 3.

［エピタキシャル基板］
図５は、実施形態に係るエピタキシャル基板を模式的に示す断面図である。図５に示されるエピタキシャル基板３０は、複合基板１０と、複合基板１０の窒化物半導体層１４上に設けられたエピタキシャル層３２とを備える。エピタキシャル層３２は、中間層３２ａと、ｎ型クラッド層３２ｂと、活性層３２ｃと、ｐ型クラッド層３２ｄと、ｐ型コンタクト層３２ｅとを順に窒化物半導体層１４上に備える。エピタキシャル層３２は少なくとも１つ以上の窒化物半導体層を含むことが好ましい。 [Epitaxial substrate]
FIG. 5 is a cross-sectional view schematically showing the epitaxial substrate according to the embodiment. An epitaxial substrate 30 shown in FIG. 5 includes a composite substrate 10 and an epitaxial layer 32 provided on the nitride semiconductor layer 14 of the composite substrate 10. The epitaxial layer 32 includes an intermediate layer 32a, an n-type cladding layer 32b, an active layer 32c, a p-type cladding layer 32d, and a p-type contact layer 32e in this order on the nitride semiconductor layer 14. The epitaxial layer 32 preferably includes at least one nitride semiconductor layer.

エピタキシャル層３２は、例えばＭＯＣＶＤ法により成長される。成長時には、通常、約１１００℃まで昇温し、約１１００℃から降温させる。原料としては、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アンモニア（ＮＨ３）、モノシラン（ＳｉＨ４）、シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）等を用いることができる。 The epitaxial layer 32 is grown by, for example, the MOCVD method. During the growth, the temperature is usually raised to about 1100 ° C. and the temperature is lowered from about 1100 ° C. As the raw material, trimethyl gallium (TMG), trimethyl aluminum (TMA), trimethylindium (TMI), ammonia (NH 3), monosilane (SiH 4), it can be used cyclopentadienyl magnesium (Cp 2 Mg), etc. .

本実施形態のエピタキシャル基板３０は複合基板１０を備えるので、支持基板１２上に高品質の窒化物半導体層１４が形成されている。   Since the epitaxial substrate 30 of this embodiment includes the composite substrate 10, the high-quality nitride semiconductor layer 14 is formed on the support substrate 12.

［半導体デバイス］
図６は、実施形態に係る半導体デバイスを模式的に示す断面図である。図６に示される半導体デバイス４０は、ＬＤやＬＥＤ等の発光デバイスである。半導体デバイス４０は、複合基板１０を備える。複合基板１０の窒化物半導体層１４上には、エピタキシャル層３２の一部をｎ型クラッド層３２ｂに至るまでエッチングしたエピタキシャル構造３３が設けられている。このため、エピタキシャル構造３３の表面には、ｐ型コンタクト層３２ｅ及びｎ型クラッド層３２ｂが露出している。露出したｐ型コンタクト層３２ｅ上にはｐ側電極４２ａが設けられている。露出したｎ型クラッド層３２ｂ上にはｎ側電極４２ｂが設けられている。ｐ側電極４２ａ及びｎ側電極４２ｂは、それぞれバンプ４４ａ及び４４ｂによってヒートシンク４６に電気的に接続されている。半導体デバイス４０では、活性層３２ｃから発光する光が複合基板１０を透過して外部に照射される。 [Semiconductor devices]
FIG. 6 is a cross-sectional view schematically showing the semiconductor device according to the embodiment. The semiconductor device 40 shown in FIG. 6 is a light emitting device such as an LD or an LED. The semiconductor device 40 includes the composite substrate 10. On the nitride semiconductor layer 14 of the composite substrate 10, an epitaxial structure 33 in which a part of the epitaxial layer 32 is etched to reach the n-type cladding layer 32b is provided. For this reason, the p-type contact layer 32 e and the n-type cladding layer 32 b are exposed on the surface of the epitaxial structure 33. A p-side electrode 42a is provided on the exposed p-type contact layer 32e. An n-side electrode 42b is provided on the exposed n-type cladding layer 32b. The p-side electrode 42a and the n-side electrode 42b are electrically connected to the heat sink 46 by bumps 44a and 44b, respectively. In the semiconductor device 40, the light emitted from the active layer 32c passes through the composite substrate 10 and is irradiated to the outside.

本実施形態の半導体デバイス４０は複合基板１０を備えるので、支持基板１２上に高品質の窒化物半導体層１４が形成されている。そのため、本実施形態の半導体デバイス４０は優れた発光特性を示す。   Since the semiconductor device 40 of the present embodiment includes the composite substrate 10, the high-quality nitride semiconductor layer 14 is formed on the support substrate 12. Therefore, the semiconductor device 40 of the present embodiment exhibits excellent light emission characteristics.

図７は、別の実施形態に係る半導体デバイスを模式的に示す断面図である。図７に示される半導体デバイス５０は、ショットキーバリアダイオード等の電子デバイスである。半導体デバイス５０は、複合基板１０を備える。複合基板１０の窒化物半導体層１４上には、バリア層５２、ドリフト層５４及びショットキー電極５８がこの順に設けられている。また、複合基板１０の支持基板１２側の面には、オーミック電極５６が設けられている。   FIG. 7 is a cross-sectional view schematically showing a semiconductor device according to another embodiment. A semiconductor device 50 shown in FIG. 7 is an electronic device such as a Schottky barrier diode. The semiconductor device 50 includes the composite substrate 10. On the nitride semiconductor layer 14 of the composite substrate 10, a barrier layer 52, a drift layer 54, and a Schottky electrode 58 are provided in this order. An ohmic electrode 56 is provided on the surface of the composite substrate 10 on the support substrate 12 side.

本実施形態の半導体デバイス５０は複合基板１０を備えるので、支持基板１２上に高品質の窒化物半導体層１４が形成されている。そのため、本実施形態の半導体デバイス５０は優れた電気特性を示す。   Since the semiconductor device 50 of the present embodiment includes the composite substrate 10, the high-quality nitride semiconductor layer 14 is formed on the support substrate 12. Therefore, the semiconductor device 50 of the present embodiment exhibits excellent electrical characteristics.

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。   As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment.

以下、実施例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example, this invention is not limited to a following example.

（実施例１）
ＨＶＰＥ法を用いてＧａＮインゴットを成長させた。ＧａＮインゴット（ＧａＮ基板）は、酸素がドープされたｎ型ＧａＮからなる。ＧａＮインゴットの直径は５０．８ｍｍ（２インチ）、厚みは１ｍｍ、表面はＣ面（オフ角０．５度）であった。 Example 1
GaN ingots were grown using the HVPE method. The GaN ingot (GaN substrate) is made of n-type GaN doped with oxygen. The diameter of the GaN ingot was 50.8 mm (2 inches), the thickness was 1 mm, and the surface was a C-plane (off angle 0.5 °).

その後、ＧａＮインゴットの外周を円筒研削により整形した。さらに、ＧａＮインゴットの表面（Ｇａ面）の鏡面研磨を行った後、裏面（Ｎ面）の鏡面研磨を行った。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨を行った後、ケミカルメカニカル研磨を行った。表面粗さ（Ｒａ）が１．５ｎｍ以下、Ｐ−Ｖが１０ｎｍ以下、ＴＴＶが１０μｍ以下、反りが１０μｍ以下となるように加工した。   Thereafter, the outer periphery of the GaN ingot was shaped by cylindrical grinding. Further, after the surface of the GaN ingot (Ga surface) was mirror-polished, the back surface (N surface) was mirror-polished. In the mirror polishing, after mechanical polishing using diamond slurry, chemical mechanical polishing was performed. Processing was performed so that the surface roughness (Ra) was 1.5 nm or less, the PV was 10 nm or less, the TTV was 10 μm or less, and the warp was 10 μm or less.

また、直径２．５インチ、厚さ４００μｍのサファイア基板を準備した。表面粗さ（Ｒａ）が１．５ｎｍ以下、Ｐ−Ｖが１０ｎｍ以下、ＴＴＶが１０μｍ以下、反りが１０μｍ以下となるように加工した。   A sapphire substrate having a diameter of 2.5 inches and a thickness of 400 μm was prepared. Processing was performed so that the surface roughness (Ra) was 1.5 nm or less, P-V was 10 nm or less, TTV was 10 μm or less, and warpage was 10 μm or less.

続いて、ＧａＮインゴット及びサファイア基板を洗浄した。まず、６０℃に加熱したイソプロピルアルコール（ＩＰＡ）を用いた超音波洗浄を１０分間行った。次に、７０℃に加熱したＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄を１０分間行った。次に、純水リンスを１０分間行った。次に、７０℃に加熱したＳＣ−２（ＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄を１０分間行った。次に、純水リンスを１０分間行った。次に、希フッ酸洗浄を５分間行った。次に、王水洗浄を５分間行った。次に、純水リンスを１０分間行った。次に、ＩＰＡの蒸気乾燥を１０分間行った。 Subsequently, the GaN ingot and the sapphire substrate were washed. First, ultrasonic cleaning using isopropyl alcohol (IPA) heated to 60 ° C. was performed for 10 minutes. Next, cleaning using SC-1 (NH 4 OH / H 2 O 2 / H 2 O) heated to 70 ° C. was performed for 10 minutes. Next, rinsing with pure water was performed for 10 minutes. Next, cleaning with SC-2 (HCl / H 2 O 2 / H 2 O) heated to 70 ° C. was performed for 10 minutes. Next, rinsing with pure water was performed for 10 minutes. Next, dilute hydrofluoric acid cleaning was performed for 5 minutes. Next, washing with aqua regia was performed for 5 minutes. Next, rinsing with pure water was performed for 10 minutes. Next, IPA was vapor-dried for 10 minutes.

次に、ＧａＮインゴットの接合面（（０００−１）面（Ｎ面））はＲＩＥ（反応性イオンエッチング）により活性化した。１Ｐａの圧力下でアルゴンプラズマにより表面層を１ｎｍエッチングした。   Next, the bonding surface ((000-1) plane (N plane)) of the GaN ingot was activated by RIE (reactive ion etching). The surface layer was etched by 1 nm with argon plasma under a pressure of 1 Pa.

次に、ＧａＮインゴットの（０００−１）面（Ｎ面）とサファイア基板の（０００１）Ｃ面とを接合させた。ＧａＮインゴットとサファイア基板の＜１−１００＞方向及び＜１１−２０＞方向の面方位を５度以下に一致させた。具体的には、ＧａＮインゴットとサファイア基板とを貼り合わせ、１００℃の雰囲気温度下、１０００Ｎ／ｃｍ２の圧力で５分間保持した。ＧａＮインゴット及びサファイア基板にかかる最大圧力と最小圧力との差を５Ｎ／ｃｍ２以下とした。 Next, the (000-1) plane (N plane) of the GaN ingot and the (0001) C plane of the sapphire substrate were joined. The plane orientations of the <1-100> direction and the <11-20> direction of the GaN ingot and the sapphire substrate were matched to 5 degrees or less. Specifically, a GaN ingot and a sapphire substrate were bonded together and held at a pressure of 1000 N / cm 2 for 5 minutes at an ambient temperature of 100 ° C. The difference between the maximum pressure and the minimum pressure applied to the GaN ingot and sapphire substrate was 5 N / cm 2 or less.

さらに、窒素雰囲気下、１１００℃で３０分以上アニールを行った。なお、１００℃／分以下の速度で昇温及び降温を行った。   Furthermore, annealing was performed at 1100 ° C. for 30 minutes or more in a nitrogen atmosphere. The temperature was increased and decreased at a rate of 100 ° C./min or less.

次に、サファイア基板上に厚さ２５０μｍのＧａＮ層が残るようにＧａＮインゴットをスライスした。スライスは、直径０．０７ｍｍのブラスメッキワイヤーを有するアッパーカット式マルチワイヤソーを用いて、高濃度の油性ダイヤモンドスラリーを使用しながら行った。ワイヤー速度は平均５００ｍ／ｍｉｎとして、インゴットの送り速度は１〜１．５ｍｍ／ｈとした。また、ワイヤーテンションは１０Ｎとした。このようにして接合基板を作製した。   Next, the GaN ingot was sliced so that a GaN layer having a thickness of 250 μm remained on the sapphire substrate. The slicing was performed using an upper cut type multi-wire saw having a brass-plated wire having a diameter of 0.07 mm while using a high-concentration oil-based diamond slurry. The average wire speed was 500 m / min, and the ingot feed speed was 1 to 1.5 mm / h. The wire tension was 10N. In this way, a bonded substrate was produced.

続いて、接合基板の外周に面取り加工を施した後、接合基板の表面（Ｇａ面）の鏡面研磨を行った。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨の後、ケミカルメカニカル研磨を行った。研磨後の表面粗さが１．５ｎｍとなるように加工した。これにより、サファイア基板上のＧａＮ層の厚みを２２０μｍとした。メカニカル研磨では、直径４５０ｍｍの錫製定盤を用いた。定盤の回転数は４０ｒｐｍとした。加工液としては、水溶性の多結晶ダイヤモンドスラリーを用いた。スラリー中の砥粒の粒度は０．５μｍ以下とした。加重は２５０ｇ／ｃｍ２とした。ケミカルメカニカル研磨では、直径４５０ｍｍの定盤を用いた。研磨パッドとしては、不織布（商品名ｓｕｂａ６００）を用いた。定盤の回転数は４０ｒｐｍとした。加工液としては、コロイダルシリカとナノダイヤモンドとの混合液を用いた。加重は２５０ｇ／ｃｍ２とした。 Subsequently, after chamfering the outer periphery of the bonded substrate, the surface (Ga surface) of the bonded substrate was subjected to mirror polishing. In mirror polishing, chemical mechanical polishing was performed after mechanical polishing using diamond slurry. It processed so that the surface roughness after grinding | polishing might be set to 1.5 nm. Thereby, the thickness of the GaN layer on the sapphire substrate was set to 220 μm. In mechanical polishing, a tin surface plate having a diameter of 450 mm was used. The rotation speed of the surface plate was 40 rpm. A water-soluble polycrystalline diamond slurry was used as the processing liquid. The particle size of the abrasive grains in the slurry was 0.5 μm or less. The load was 250 g / cm 2 . In chemical mechanical polishing, a surface plate having a diameter of 450 mm was used. As the polishing pad, a non-woven fabric (trade name suba600) was used. The rotation speed of the surface plate was 40 rpm. A mixed liquid of colloidal silica and nanodiamond was used as the processing liquid. The load was 250 g / cm 2 .

次に、ＧａＮ層の表面を洗浄した。具体的には、まず６０℃に加熱したイソプロピルアルコール（ＩＰＡ）を用いた超音波洗浄を１０分間行った。次に、７０℃に加熱したＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄を１０分間行った。次に、純水リンスを１０分間行った。次に、７０℃に加熱したＳＣ−２（ＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄を１０分間行った。次に、純水リンスを１０分間行った。次に、希フッ酸洗浄を５分間行った。次に、純水リンスを１０分間行った。次に、ＩＰＡの蒸気乾燥を１０分間行った。 Next, the surface of the GaN layer was washed. Specifically, first, ultrasonic cleaning using isopropyl alcohol (IPA) heated to 60 ° C. was performed for 10 minutes. Next, cleaning using SC-1 (NH 4 OH / H 2 O 2 / H 2 O) heated to 70 ° C. was performed for 10 minutes. Next, rinsing with pure water was performed for 10 minutes. Next, cleaning with SC-2 (HCl / H 2 O 2 / H 2 O) heated to 70 ° C. was performed for 10 minutes. Next, rinsing with pure water was performed for 10 minutes. Next, dilute hydrofluoric acid cleaning was performed for 5 minutes. Next, rinsing with pure water was performed for 10 minutes. Next, IPA was vapor-dried for 10 minutes.

以上のようにして、実施例１の複合基板を作製した。   The composite substrate of Example 1 was produced as described above.

（実施例２）
サファイア基板上に厚さ２００μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ１７０μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例２の複合基板を作製した。 (Example 2)
Example 2 was performed in the same manner as Example 1 except that the GaN ingot was sliced so that a GaN layer having a thickness of 200 μm remained on the sapphire substrate and polished so that the GaN layer having a thickness of 170 μm remained on the sapphire substrate. A composite substrate was prepared.

（実施例３）
サファイア基板上に厚さ１５０μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ１２０μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例３の複合基板を作製した。 (Example 3)
Example 3 was performed in the same manner as in Example 1 except that the GaN ingot was sliced so that the GaN layer having a thickness of 150 μm remained on the sapphire substrate and polished so that the GaN layer having a thickness of 120 μm remained on the sapphire substrate. A composite substrate was prepared.

（実施例４）
サファイア基板上に厚さ１００μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ７０μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例４の複合基板を作製した。 Example 4
Example 4 is the same as Example 1 except that the GaN ingot is sliced so that the GaN layer with a thickness of 100 μm remains on the sapphire substrate and polished so that the GaN layer with a thickness of 70 μm remains on the sapphire substrate. A composite substrate was prepared.

（実施例５）
サファイア基板上に厚さ５０μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ２０μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例５の複合基板を作製した。 (Example 5)
Example 5 is the same as Example 1 except that the GaN ingot is sliced so that the GaN layer having a thickness of 50 μm remains on the sapphire substrate and polished so that the GaN layer having a thickness of 20 μm remains on the sapphire substrate. A composite substrate was prepared.

（実施例６）
サファイア基板上に厚さ２５μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ５μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例６の複合基板を作製した。 (Example 6)
Example 6 is the same as Example 1 except that the GaN ingot is sliced so that the GaN layer with a thickness of 25 μm remains on the sapphire substrate and polished so that the GaN layer with a thickness of 5 μm remains on the sapphire substrate. A composite substrate was prepared.

（評価結果）
実施例１〜６の複合基板について、サファイア基板及びＧａＮ層にクラックが発生するか否かを観測し、複合基板の反りを測定した。結果を表１に示す。その結果、ＧａＮ層の厚みが５０μｍ以下が特に好ましいことが分かった。 (Evaluation results)
About the composite substrate of Examples 1-6, it was observed whether the sapphire substrate and the GaN layer were cracked, and the warpage of the composite substrate was measured. The results are shown in Table 1. As a result, it was found that the thickness of the GaN layer is particularly preferably 50 μm or less.

また、実施例５の複合基板について断面ＴＥＭ観察を行った。結果を図２に示す。サファイア基板とＧａＮ層との間に見られる接合層（黒く見える層）の厚みは約２０ｎｍであった。また、接合層上のＧａＮ層に歪や転位は見られず、均一で高品質であることが確認された。   Further, the composite substrate of Example 5 was subjected to cross-sectional TEM observation. The results are shown in FIG. The thickness of the bonding layer (a layer that looks black) seen between the sapphire substrate and the GaN layer was about 20 nm. Further, no distortion or dislocation was observed in the GaN layer on the bonding layer, and it was confirmed that the GaN layer was uniform and of high quality.

さらに、実施例５の複合基板について、カソードルミネッセンス（ＣＬ）観察によりＧａＮ層の表面の転位密度を測定した。ＣＬ観察では、転位があるとバンド端の発光が非発光となる。この暗点の数をカウントすることによって転位密度を算出した。ＣＬ観察は倍率１０００倍、波長３６５ｎｍの光を用いて行った。その結果、転位密度は、接合前と同じ１×１０６個／ｃｍ２であった。接合層とＧａＮ層との界面からＧａＮ層表面まで転位密度は略一定であった。最大転位密度と最小転位密度との差は１×１０２個／ｃｍ２以下であった。 Further, for the composite substrate of Example 5, the dislocation density on the surface of the GaN layer was measured by cathodoluminescence (CL) observation. In CL observation, if there is a dislocation, the emission at the band edge becomes non-emission. The dislocation density was calculated by counting the number of dark spots. CL observation was performed using light with a magnification of 1000 times and a wavelength of 365 nm. As a result, the dislocation density was 1 × 10 6 pieces / cm 2 , the same as before bonding. The dislocation density from the interface between the bonding layer and the GaN layer to the GaN layer surface was substantially constant. The difference between the maximum dislocation density and the minimum dislocation density was 1 × 10 2 pieces / cm 2 or less.

さらに、実施例５の複合基板について、二結晶Ｘ線回折装置を用いてＧａＮ層の結晶性を評価した。具体的には、ＧａＮ層の（０００２）面におけるＸ線ロッキングカーブ（ωスキャン）の半値幅ＦＷＨＭを測定した。その結果、半値幅ＦＷＨＭは３７ｓｅｃであった。接合前の半値幅ＦＷＨＭは３０ｓｅｃであったので、半値幅ＦＷＨＭは接合前後で殆ど変化していないことが確認された。   Furthermore, for the composite substrate of Example 5, the crystallinity of the GaN layer was evaluated using a double crystal X-ray diffractometer. Specifically, the half width FWHM of the X-ray rocking curve (ω scan) in the (0002) plane of the GaN layer was measured. As a result, the half width FWHM was 37 sec. Since the half width FWHM before joining was 30 sec, it was confirmed that the half width FWHM hardly changed before and after joining.

さらに、実施例５の複合基板について、ホール測定によりＧａＮ層の電気特性を評価した。その結果、ＧａＮ層のキャリア密度は５×１０１８個／ｃｍ３であった。ＧａＮ層の移動度は１９０Ｖｓ／ｃｍ２であった。ＧａＮ層の電気抵抗率は７×１０−３Ω・ｃｍであった。 Furthermore, regarding the composite substrate of Example 5, the electrical characteristics of the GaN layer were evaluated by hole measurement. As a result, the carrier density of the GaN layer was 5 × 10 18 pieces / cm 3 . The mobility of the GaN layer was 190 Vs / cm 2 . The electrical resistivity of the GaN layer was 7 × 10 −3 Ω · cm.

さらに、実施例５の複合基板について、ＧａＮ層の表面から２０μｍの深さまでＳＩＭＳ分析を行うことにより、ＧａＮ層の不純物濃度を測定した。その結果は以下の通りであった。
水素原子：２×１０１７個／ｃｍ３
炭素原子：３×１０１６個／ｃｍ３
酸素原子：６×１０１８個／ｃｍ３
ケイ素原子：３×１０１７個／ｃｍ３ Furthermore, about the composite substrate of Example 5, the impurity concentration of the GaN layer was measured by performing SIMS analysis from the surface of the GaN layer to a depth of 20 μm. The results were as follows.
Hydrogen atoms: 2 × 10 17 / cm 3
Carbon atoms: 3 × 10 16 / cm 3
Oxygen atoms: 6 × 10 18 / cm 3
Silicon atoms: 3 × 10 17 / cm 3

さらに、実施例５の複合基板について、ＧａＮ層の表面のＴＸＲＦ分析を行うことにより、ＧａＮ層の表面不純物濃度を測定した。その結果は以下の通りであった。
Ｓｉ：２２０×１０１０atoms／ｃｍ２
Ｃｌ：４８×１０１０atoms／ｃｍ２
Ｍｎ：５×１０１０atoms／ｃｍ２
Ｆｅ：５×１０１０atoms／ｃｍ２
Ｎｉ：３×１０１０atoms／ｃｍ２
Ｃｕ：４×１０１０atoms／ｃｍ２
Ｚｎ：５×１０１０atoms／ｃｍ２ Further, with respect to the composite substrate of Example 5, the surface impurity concentration of the GaN layer was measured by performing TXRF analysis on the surface of the GaN layer. The results were as follows.
Si: 220 × 10 10 atoms / cm 2
Cl: 48 × 10 10 atoms / cm 2
Mn: 5 × 10 10 atoms / cm 2
Fe: 5 × 10 10 atoms / cm 2
Ni: 3 × 10 10 atoms / cm 2
Cu: 4 × 10 10 atoms / cm 2
Zn: 5 × 10 10 atoms / cm 2

さらに、実施例５の複合基板について、１０μｍ角領域内のＡＦＭ測定により、ＧａＮ層の表面粗さＲａ及び最大高低差Ｐ−Ｖを測定した。その結果は以下の通りであった。
Ｒａ：１．５ｎｍ
Ｐ−Ｖ：１５ｎｍ Further, for the composite substrate of Example 5, the surface roughness Ra and the maximum height difference PV of the GaN layer were measured by AFM measurement in a 10 μm square region. The results were as follows.
Ra: 1.5 nm
PV: 15 nm

さらに、実施例５の複合基板について、反り及びＴＴＶを測定した。その結果は以下の通りであった。
反り：１５μｍ
ＴＴＶ：８μｍ Further, for the composite substrate of Example 5, warpage and TTV were measured. The results were as follows.
Warpage: 15 μm
TTV: 8μm

さらに、実施例５の複合基板について、ＩＮＳＴＲＯＮ社製の引張り試験装置を用いて、サファイア基板とＧａＮ層との接合強度を測定した。複合基板のサンプルサイズは１２ｍｍ角とした。引張り試験装置の上部ジグと下部ジグとの間にサンプルを挟み、上部ジグとサンプルのＧａＮ層表面とをエポキシ樹脂接着剤により接着し、下部ジグとサンプルのサファイア基板の裏面とをエポキシ樹脂接着剤により接着した。その結果、引っ張り荷重３５０ｋｇｆにおいてサファイア基板とＧａＮ層とが剥離した。よって、サファイア基板とＧａＮ層との接合強度は、８ＭＰaであった。   Further, for the composite substrate of Example 5, the bonding strength between the sapphire substrate and the GaN layer was measured using a tensile tester manufactured by INSTRON. The sample size of the composite substrate was 12 mm square. The sample is sandwiched between the upper jig and lower jig of the tensile test device, the upper jig and the GaN layer surface of the sample are bonded with an epoxy resin adhesive, and the lower jig and the back surface of the sample sapphire substrate are bonded with the epoxy resin adhesive. Was adhered by. As a result, the sapphire substrate and the GaN layer were separated at a tensile load of 350 kgf. Therefore, the bonding strength between the sapphire substrate and the GaN layer was 8 MPa.

（実施例７〜１７）
サファイア基板に代えて表２に示される各支持基板を用いたこと以外は実施例２（ＧａＮ層の厚み１７０μｍ）と同様にして、実施例７〜１７の複合基板を作製した。なお、支持基板の表面粗さが１．５ｎｍ以下にならないものについては、プラズマＣＶＤ法（４００℃）により厚さ１００ｎｍのＳｉＯ２膜を支持基板の表面に形成した後、研磨することによって、表面粗さを１．５ｎｍ以下とした。表中、評価Ｃは好ましく、評価Ｂは評価Ｃより好ましく、評価Ａは最も好ましいことを示している。 (Examples 7 to 17)
Composite substrates of Examples 7 to 17 were produced in the same manner as in Example 2 (GaN layer thickness 170 μm) except that each support substrate shown in Table 2 was used instead of the sapphire substrate. In the case where the surface roughness of the support substrate does not become 1.5 nm or less, the surface is formed by polishing after forming a 100 nm thick SiO 2 film on the surface of the support substrate by plasma CVD (400 ° C.). The roughness was 1.5 nm or less. In the table, evaluation C is preferable, evaluation B is more preferable than evaluation C, and evaluation A indicates the most preferable.

（ＬＥＤ）
実施例５の複合基板を用いて以下のようにＬＥＤを作製した。まず、複合基板のＧａＮ層上に、ＭＯＣＶＤ法により、エピタキシャル層を形成した。具体的には、まず、ＭＯＣＶＤ炉の反応室内に配置されたサセプタ上に、サファイア基板をサセプタ側にして複合基板を配置した。 (LED)
Using the composite substrate of Example 5, an LED was produced as follows. First, an epitaxial layer was formed on the GaN layer of the composite substrate by MOCVD. Specifically, first, the composite substrate was placed on the susceptor placed in the reaction chamber of the MOCVD furnace with the sapphire substrate facing the susceptor.

次に、複合基板の温度を１０５０℃に昇温し、反応室内の圧力を１０１ｋＰａとした状態で、反応室内に原料ガス（ＴＭＧ、ＴＭＡ、ＮＨ３、ＳｉＨ４）を供給した。これにより、Ｓｉがドープされた厚さ５０ｎｍのｎ型Ａｌ０．１Ｇａ０．９Ｎ中間層をＧａＮ層上に成長させた。 Next, the temperature of the composite substrate was raised to 1050 ° C., and the raw material gases (TMG, TMA, NH 3 , SiH 4 ) were supplied into the reaction chamber with the pressure in the reaction chamber being 101 kPa. Thereby, a 50 nm thick n-type Al 0.1 Ga 0.9 N intermediate layer doped with Si was grown on the GaN layer.

次に、反応室内の圧力を１０１ｋＰａ、複合基板の温度を１１００℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＮＨ３、ＳｉＨ４）を供給した。これにより、ｎ型Ａｌ０．１Ｇａ０．９Ｎ中間層上に、Ｓｉがドープされた厚さ２μｍのｎ型ＧａＮクラッド層を成長させた。 Next, a raw material gas (TMG, NH 3 , SiH 4 ) was supplied into the reaction chamber in a state where the pressure in the reaction chamber was 101 kPa and the temperature of the composite substrate was 1100 ° C. As a result, an n-type GaN cladding layer having a thickness of 2 μm doped with Si was grown on the n-type Al 0.1 Ga 0.9 N intermediate layer.

次に、ｎ型ＧａＮクラッド層上に、多重量子井戸構造を有する活性層を形成した。具体的には、厚さ１５ｎｍのノンドープＩｎ０．０１Ｇａ０．９９Ｎ障壁層と厚さ５０ｎｍのノンドープＩｎ０．１Ｇａ０．９Ｎ井戸層とを交互に積層した。活性層の最下層と最上層がＩｎ０．０１Ｇａ０．９９Ｎ障壁層となるようにした。Ｉｎ０．１Ｇａ０．９Ｎ井戸層を６層、Ｉｎ０．０１Ｇａ０．９９Ｎ障壁層を７層成長させた。Ｉｎ０．０１Ｇａ０．９９Ｎ障壁層は、反応室内の圧力を１０１ｋＰａ、複合基板の温度を９００℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＴＭＩ、ＮＨ３）を供給することによって成長した。Ｉｎ０．１Ｇａ０．９Ｎ井戸層は、反応室内の圧力を１０１ｋＰａ、複合基板の温度を８００℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＴＭＩ、ＮＨ３）を供給することによって成長した。 Next, an active layer having a multiple quantum well structure was formed on the n-type GaN cladding layer. Specifically, a non-doped In 0.01 Ga 0.99 N barrier layer having a thickness of 15 nm and a non-doped In 0.1 Ga 0.9 N well layer having a thickness of 50 nm were alternately stacked. The lowermost layer and the uppermost layer of the active layer were made to be In 0.01 Ga 0.99 N barrier layers. Six In 0.1 Ga 0.9 N well layers and seven In 0.01 Ga 0.99 N barrier layers were grown. The In 0.01 Ga 0.99 N barrier layer is formed by supplying a source gas (TMG, TMI, NH 3 ) into the reaction chamber while the pressure in the reaction chamber is 101 kPa and the temperature of the composite substrate is 900 ° C. grown. The In 0.1 Ga 0.9 N well layer is formed by supplying a source gas (TMG, TMI, NH 3 ) into the reaction chamber while the pressure in the reaction chamber is 101 kPa and the temperature of the composite substrate is 800 ° C. grown.

次に、反応室内の圧力を１０１ｋＰａ、複合基板の温度を１０５０℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＴＭＡ、ＮＨ３、Ｃｐ２Ｍｇ）を供給した。これにより、活性層上に、Ｍｇがドープされた厚さ２０ｎｍのｐ型Ａｌ０．１２Ｇａ０．８８Ｎクラッド層を成長させた。 Next, source gases (TMG, TMA, NH 3 , Cp 2 Mg) were supplied into the reaction chamber in a state where the pressure in the reaction chamber was 101 kPa and the temperature of the composite substrate was 1050 ° C. Thus, a 20 nm thick p-type Al 0.12 Ga 0.88 N cladding layer doped with Mg was grown on the active layer.

次に、反応室内の圧力を１０１ｋＰａ、複合基板の温度を１０５０℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＮＨ３、Ｃｐ２Ｍｇ）を供給した。これにより、ｐ型Ａｌ０．１２Ｇａ０．８８Ｎクラッド層上に、Ｍｇがドープされた厚さ１５０ｎｍのｐ型ＧａＮコンタクト層を成長させた。 Next, a raw material gas (TMG, NH 3 , Cp 2 Mg) was supplied into the reaction chamber in a state where the pressure in the reaction chamber was 101 kPa and the temperature of the composite substrate was 1050 ° C. As a result, a 150-nm-thick p-type GaN contact layer doped with Mg was grown on the p-type Al 0.12 Ga 0.88 N cladding layer.

次に、ｐ型ＧａＮコンタクト層の表面中央部上に、電子ビーム（ＥＢ）蒸着法を用いて、ｐ側電極としてＮｉ／Ａｕ電極を形成した。その後、ｐ型ＧａＮコンタクト層から活性層までをドライエッチングにより除去して、ｎ型ＧａＮクラッド層を露出させた。露出したｎ型ＧａＮクラッド層上に、電子ビーム蒸着法を用いて、ｎ側電極としてＴｉ／Ａｌ／Ｔｉ／Ａｕ電極を形成した。   Next, a Ni / Au electrode was formed as a p-side electrode on the center of the surface of the p-type GaN contact layer by using an electron beam (EB) vapor deposition method. Thereafter, the p-type GaN contact layer to the active layer were removed by dry etching to expose the n-type GaN cladding layer. On the exposed n-type GaN cladding layer, a Ti / Al / Ti / Au electrode was formed as an n-side electrode by using an electron beam evaporation method.

（評価結果）
上述のようにして得られたＬＥＤに、電流密度が１００Ａ／ｃｍ２となるように電流を印加した。このときＬＥＤから発光する波長４５０ｎｍの光の発光強度と、発光波長のバラツキを測定した。また、比較のために、複合基板に代えてＧａＮ自立基板を用いて上記と同様に作製したＬＥＤの発光強度及び発光波長のバラツキも測定した。ここで、発光強度は、同一の複合基板から得られた複数のＬＥＤについて測定した発光強度の平均値とした。また、同一の複合基板から得られた複数のＬＥＤのうち最も発光強度が高かったＬＥＤの発光強度を１００とした場合の相対値を発光強度とした。また、同一の複合基板から得られた複数のＬＥＤの発光波長の最大値と最小値との差を発光波長のバラツキとした。結果を表３に示す。 (Evaluation results)
A current was applied to the LED obtained as described above so that the current density was 100 A / cm 2 . At this time, the emission intensity of light having a wavelength of 450 nm emitted from the LED and the variation of the emission wavelength were measured. For comparison, the variation in emission intensity and emission wavelength of an LED fabricated in the same manner as described above using a GaN free-standing substrate instead of the composite substrate was also measured. Here, the emission intensity was an average value of the emission intensity measured for a plurality of LEDs obtained from the same composite substrate. Moreover, the relative value when the light emission intensity of the LED having the highest light emission intensity among the plurality of LEDs obtained from the same composite substrate is taken as 100 was defined as the light emission intensity. Further, the difference between the maximum value and the minimum value of the emission wavelengths of the plurality of LEDs obtained from the same composite substrate was defined as the variation in the emission wavelength. The results are shown in Table 3.

表３から、両ＬＥＤの発光強度及び発光波長のバラツキが同等であることが確認された。すなわち、実施例１の複合基板を備えたＬＥＤは十分な発光特性を有していることが確認された。   From Table 3, it was confirmed that the emission intensity and the emission wavelength variation of both LEDs are equivalent. That is, it was confirmed that the LED including the composite substrate of Example 1 has sufficient light emission characteristics.

（ショットキーバリアダイオード）
実施例１７の複合基板を用いて以下のようにショットキーバリアダイオードを作製した。まず、複合基板のＧａＮ層上に、ＭＯＣＶＤ法により、エピタキシャル層を形成した。具体的には、まず、ＭＯＣＶＤ炉の反応室内に配置されたサセプタ上に、Ｍｏ基板をサセプタ側にして複合基板を配置した。 (Schottky barrier diode)
Using the composite substrate of Example 17, a Schottky barrier diode was produced as follows. First, an epitaxial layer was formed on the GaN layer of the composite substrate by MOCVD. Specifically, first, the composite substrate was placed on the susceptor placed in the reaction chamber of the MOCVD furnace with the Mo substrate facing the susceptor.

次に、複合基板の温度を１１００℃に昇温し、反応室内の圧力を１０１ｋＰａとした状態で、反応室内に原料ガス（ＴＭＧ、ＮＨ３、ＳｉＨ４）を供給した。これにより、Ｓｉがドープされた厚さ２μｍのｎ＋型ＧａＮバリア層（キャリア密度は２×１０１８個／ｃｍ３）をＧａＮ層上に成長させた。 Next, the temperature of the composite substrate was raised to 1100 ° C., and the source gas (TMG, NH 3 , SiH 4 ) was supplied into the reaction chamber with the pressure in the reaction chamber being 101 kPa. Thereby, an n + -type GaN barrier layer (carrier density was 2 × 10 18 / cm 3 ) with a thickness of 2 μm doped with Si was grown on the GaN layer.

次に、反応室内の圧力を１０１ｋＰａ、複合基板の温度を１１００℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＮＨ３、ＳｉＨ４）を供給した。これにより、ｎ＋型ＧａＮバリア層上に、Ｓｉがドープされた厚さ１２μｍのｎ−型ＧａＮドリフト層（キャリア密度は２×１０１６個／ｃｍ３）を成長させた。 Next, a raw material gas (TMG, NH 3 , SiH 4 ) was supplied into the reaction chamber in a state where the pressure in the reaction chamber was 101 kPa and the temperature of the composite substrate was 1100 ° C. As a result, a 12 μm thick n− type GaN drift layer (carrier density was 2 × 10 16 / cm 3 ) doped with Si was grown on the n + type GaN barrier layer.

次に、Ｍｏ基板の裏面にオーミック電極としてＴｉ／Ａｌ／Ｔｉ／Ａｕ電極を形成した。また、ｎ−型ＧａＮドリフト層上に、ショットキー電極としてＰｔ電極を形成した。   Next, a Ti / Al / Ti / Au electrode was formed as an ohmic electrode on the back surface of the Mo substrate. A Pt electrode was formed as a Schottky electrode on the n − type GaN drift layer.

上述のようにして得られたショットキーバリアダイオードの絶縁耐圧は９６０Ｖ、オン抵抗は２ｍΩ／ｃｍ２であった。 The Schottky barrier diode obtained as described above had a withstand voltage of 960 V and an on-resistance of 2 mΩ / cm 2 .

１０…複合基板、１２…支持基板、１４…窒化物半導体層、１４ａ…窒化物半導体層の第１面、１４ｂ…窒化物半導体層の第２面、１６…接合層、２６…窒化物半導体基板（第１窒化物半導体基板）、２８…第２窒化物半導体基板、３０…エピタキシャル基板、３２…エピタキシャル層、４０，５０…半導体デバイス。   DESCRIPTION OF SYMBOLS 10 ... Composite substrate, 12 ... Support substrate, 14 ... Nitride semiconductor layer, 14a ... First surface of nitride semiconductor layer, 14b ... Second surface of nitride semiconductor layer, 16 ... Bonding layer, 26 ... Nitride semiconductor substrate (First nitride semiconductor substrate), 28 ... second nitride semiconductor substrate, 30 ... epitaxial substrate, 32 ... epitaxial layer, 40, 50 ... semiconductor device.

Claims (10)

支持基板と、
窒化物半導体層と、
前記支持基板と前記窒化物半導体層との間に設けられ、前記支持基板と前記窒化物半導体層との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層である接合層と、
を備え、
前記窒化物半導体層の転位密度は、１×１０８個／ｃｍ２以下であり、
前記窒化物半導体層は、前記接合層側の第１面と、前記第１面とは反対側の第２面とを有しており、
前記第１面における転位密度と前記第２面における転位密度との差が１×１０２個／ｃｍ２以下である、複合基板。 A support substrate;
A nitride semiconductor layer;
A strained layer provided between the support substrate and the nitride semiconductor layer and having crystal defects introduced at a high density to relax lattice mismatch between the support substrate and the nitride semiconductor layer. A bonding layer;
With
The dislocation density of the nitride semiconductor layer is 1 × 10 8 pieces / cm 2 or less,
The nitride semiconductor layer has a first surface on the bonding layer side and a second surface on the opposite side to the first surface,
A composite substrate, wherein a difference between a dislocation density on the first surface and a dislocation density on the second surface is 1 × 10 2 pieces / cm 2 or less. 前記接合層は、前記支持基板と前記窒化物半導体層とを圧着により貼り合わせることによって形成される、請求項１に記載の複合基板。   The composite substrate according to claim 1, wherein the bonding layer is formed by bonding the support substrate and the nitride semiconductor layer together by pressure bonding. 前記窒化物半導体層の厚みは２００μｍ以下である、請求項１又は２に記載の複合基板。   The composite substrate according to claim 1, wherein the nitride semiconductor layer has a thickness of 200 μm or less. 前記接合層の厚みは１００ｎｍ以下である、請求項１〜３のいずれか一項に記載の複合基板。   The composite substrate according to claim 1, wherein the bonding layer has a thickness of 100 nm or less. 前記窒化物半導体層は、単結晶の窒化物半導体からなる、請求項１〜４のいずれか一項に記載の複合基板。   The composite substrate according to claim 1, wherein the nitride semiconductor layer is made of a single crystal nitride semiconductor. 前記支持基板は導電性を有する、請求項１〜５のいずれか一項に記載の複合基板。   The composite substrate according to claim 1, wherein the support substrate has conductivity. 請求項１〜６のいずれか一項に記載の複合基板と、
前記複合基板の前記窒化物半導体層上に設けられたエピタキシャル層と、
を備える、エピタキシャル基板。 The composite substrate according to any one of claims 1 to 6,
An epitaxial layer provided on the nitride semiconductor layer of the composite substrate;
An epitaxial substrate comprising: 請求項１〜６のいずれか一項に記載の複合基板を備える、半導体デバイス。   A semiconductor device comprising the composite substrate according to claim 1. 支持基板と窒化物半導体基板とを圧着により貼り合わせることによって、前記支持基板と前記窒化物半導体基板との間に、前記支持基板と前記窒化物半導体基板との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層である接合層を形成する、貼り合わせ工程と、
前記貼り合わせ工程の後、前記窒化物半導体基板をスライスすることによって、前記支持基板上に窒化物半導体層を形成するスライス工程と、
を含み、
前記窒化物半導体層の転位密度は、１×１０８個／ｃｍ２以下であり、
前記窒化物半導体層は、前記支持基板側の第１面と、前記第１面とは反対側の第２面とを有しており、
前記第１面における転位密度と前記第２面における転位密度との差が１×１０２個／ｃｍ２以下である、複合基板の製造方法。 To relax lattice mismatch between the support substrate and the nitride semiconductor substrate between the support substrate and the nitride semiconductor substrate by bonding the support substrate and the nitride semiconductor substrate by pressure bonding. A bonding step of forming a bonding layer which is a strained layer in which crystal defects are introduced at high density into
After the bonding step, slicing the nitride semiconductor substrate to form a nitride semiconductor layer on the support substrate; and
Including
The dislocation density of the nitride semiconductor layer is 1 × 10 8 pieces / cm 2 or less,
The nitride semiconductor layer has a first surface on the support substrate side and a second surface opposite to the first surface;
A method for manufacturing a composite substrate, wherein a difference between a dislocation density on the first surface and a dislocation density on the second surface is 1 × 10 2 pieces / cm 2 or less. 第１窒化物半導体基板をスライスすることによって、前記第１窒化物半導体基板よりも薄い第２窒化物半導体基板を形成するスライス工程と、
前記スライス工程の後、前記第２窒化物半導体基板と支持基板とを圧着により貼り合わせることによって、前記支持基板上に窒化物半導体層を形成し、前記支持基板と前記窒化物半導体層との間に、前記支持基板と前記窒化物半導体層との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層である接合層を形成する、貼り合わせ工程と、
を含み、
前記窒化物半導体層の転位密度は、１×１０８個／ｃｍ２以下であり、
前記窒化物半導体層は、前記支持基板側の第１面と、前記第１面とは反対側の第２面とを有しており、
前記第１面における転位密度と前記第２面における転位密度との差が１×１０２個／ｃｍ２以下である、複合基板の製造方法。 Slicing the first nitride semiconductor substrate to form a second nitride semiconductor substrate that is thinner than the first nitride semiconductor substrate; and
After the slicing step, the second nitride semiconductor substrate and the support substrate are bonded together by pressure bonding to form a nitride semiconductor layer on the support substrate, and between the support substrate and the nitride semiconductor layer. Forming a bonding layer, which is a strained layer in which crystal defects are introduced at a high density in order to relax lattice mismatch between the support substrate and the nitride semiconductor layer ;
Including
The dislocation density of the nitride semiconductor layer is 1 × 10 8 pieces / cm 2 or less,
The nitride semiconductor layer has a first surface on the support substrate side and a second surface opposite to the first surface;
A method for manufacturing a composite substrate, wherein a difference between a dislocation density on the first surface and a dislocation density on the second surface is 1 × 10 2 pieces / cm 2 or less.
JP2009026215A 2009-02-06 2009-02-06 Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method Active JP5407385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009026215A JP5407385B2 (en) 2009-02-06 2009-02-06 Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009026215A JP5407385B2 (en) 2009-02-06 2009-02-06 Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013092513A Division JP5682651B2 (en) 2013-04-25 2013-04-25 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010182936A JP2010182936A (en) 2010-08-19
JP5407385B2 true JP5407385B2 (en) 2014-02-05

Family

ID=42764255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009026215A Active JP5407385B2 (en) 2009-02-06 2009-02-06 Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP5407385B2 (en)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5938871B2 (en) * 2010-11-15 2016-06-22 住友電気工業株式会社 Manufacturing method of GaN-based film
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
JP2012138416A (en) * 2010-12-24 2012-07-19 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laser element, and method of producing group iii nitride semiconductor laser element
JP5333479B2 (en) 2011-02-15 2013-11-06 住友電気工業株式会社 Manufacturing method of semiconductor device
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
JP5919669B2 (en) * 2011-08-02 2016-05-18 住友電気工業株式会社 Composite substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof
US8962365B2 (en) 2011-10-07 2015-02-24 Sumitomo Electric Industies, Ltd. Method of manufacturing GaN-based film and composite substrate used therefor
JP5585570B2 (en) * 2011-12-01 2014-09-10 住友電気工業株式会社 Sintered body mainly composed of mullite
JP2013258373A (en) * 2012-06-14 2013-12-26 Sumitomo Electric Ind Ltd Composite substrate and manufacturing method of the same
FR2995136B1 (en) 2012-09-04 2015-06-26 Soitec Silicon On Insulator PSEUDO-SUBSTRATE WITH IMPROVED EFFICIENCY OF USE OF MONOCRYSTALLINE MATERIAL
JP6038564B2 (en) * 2012-09-20 2016-12-07 Ｄｏｗａエレクトロニクス株式会社 Semiconductor laminate bonding substrate and manufacturing method thereof
JP6322890B2 (en) * 2013-02-18 2018-05-16 住友電気工業株式会社 Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
WO2014057748A1 (en) 2012-10-12 2014-04-17 住友電気工業株式会社 Group iii nitride composite substrate, manufacturing method therefor, and group iii nitride semiconductor device manufacturing method
JP6248395B2 (en) * 2013-02-18 2017-12-20 住友電気工業株式会社 Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
JP6146042B2 (en) * 2013-02-18 2017-06-14 住友電気工業株式会社 Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
JP6232853B2 (en) * 2012-10-12 2017-11-22 住友電気工業株式会社 Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US20150287839A1 (en) * 2012-11-26 2015-10-08 Sumitomo Electric Industries, Ltd. Schottky barrier diode and method of manufacturing the same
CN104995713A (en) 2013-02-18 2015-10-21 住友电气工业株式会社 Group iii-nitride composite substrate and method of producing same, layered group iii-nitride composite substrate, as well as group iii-nitride semiconductor device and method of producing same
JP2014209508A (en) * 2013-04-16 2014-11-06 住友電気工業株式会社 Semiconductor device with solder, mounted semiconductor device with solder, and methods of manufacturing and mounting semiconductor device with solder
JP6176069B2 (en) 2013-11-13 2017-08-09 住友電気工業株式会社 Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
JP6156200B2 (en) * 2014-03-06 2017-07-05 豊田合成株式会社 Manufacturing method of Schottky barrier diode
JP6527667B2 (en) * 2014-04-18 2019-06-05 古河機械金属株式会社 Method of manufacturing nitride semiconductor substrate
JP6363403B2 (en) * 2014-06-10 2018-07-25 住友化学株式会社 Semiconductor laminated structure and manufacturing method thereof
JP2016058512A (en) * 2014-09-09 2016-04-21 住友電気工業株式会社 Epitaxial layer-deposited gallium nitride film composite substrate and method for manufacturing the same
JP6662160B2 (en) * 2016-04-07 2020-03-11 住友電気工業株式会社 Polycrystalline ceramic substrate, polycrystalline ceramic substrate with bonding layer and laminated substrate
JP7258494B2 (en) * 2018-04-26 2023-04-17 株式会社Maruwa COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING COMPOSITE SUBSTRATE
JP7312402B2 (en) * 2019-11-22 2023-07-21 株式会社アルバック Manufacturing method of nitride semiconductor substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788037B2 (en) * 1998-06-18 2006-06-21 住友電気工業株式会社 GaN single crystal substrate
JP4396649B2 (en) * 2006-02-17 2010-01-13 住友電気工業株式会社 GaN crystal substrate and manufacturing method thereof
JP3890416B2 (en) * 2003-08-19 2007-03-07 国立大学法人豊橋技術科学大学 Nitride semiconductor substrate and manufacturing method thereof
JP5043835B2 (en) * 2005-06-17 2012-10-10 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア (Al, Ga, In) N and ZnO direct wafer bonding structure for optoelectronic applications and its fabrication method
JP5003033B2 (en) * 2006-06-30 2012-08-15 住友電気工業株式会社 GaN thin film bonded substrate and manufacturing method thereof, and GaN-based semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010182936A (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5407385B2 (en) Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method
US11094537B2 (en) Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP4849296B2 (en) GaN substrate
JP4458116B2 (en) Group III nitride semiconductor layer bonded substrate for epitaxial layer growth and semiconductor device
JP4277826B2 (en) Nitride crystal, nitride crystal substrate, nitride crystal substrate with epi layer, and semiconductor device and method for manufacturing the same
TWI395341B (en) Group III nitride semiconductor and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
US9136337B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2007246330A (en) Group iii-v nitride based semiconductor substrate, group iii-v nitride based device and method for manufacturing the same
WO2014125688A1 (en) Group iii-nitride composite substrate and method of producing same, layered group iii-nitride composite substrate, as well as group iii-nitride semiconductor device and method of producing same
JP6232853B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
JP5682651B2 (en) Semiconductor device and manufacturing method thereof
US9287453B2 (en) Composite substrates and functional device
JP2011100860A (en) Ion-implanted group-iii nitride semiconductor substrate, bonding substrate for group-iii nitride semiconductor layer, and method for manufacturing group-iii nitride semiconductor device
JP4633962B2 (en) Manufacturing method of nitride semiconductor substrate
WO2015053127A1 (en) Group-iii-nitride composite substrate, production method therefor, laminated group-iii-nitride composite substrate, and group-iii-nitride semiconductor device and production method therefor
JP6146042B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
JP2009260391A (en) Group-iii nitride semiconductor layer-bonded substrate and method of manufacturing semiconductor device
JP2014157983A (en) Group iii nitride composite substrate, method for manufacturing the same, lamination group iii nitride composite substrate, group iii nitride semiconductor device and method for manufacturing the same
JP2010199316A (en) Method of manufacturing substrate, and substrate
JP2014157979A (en) Group iii nitride composite substrate, method for manufacturing the same, lamination group iii nitride composite substrate, group iii nitride semiconductor device and method for manufacturing the same
US20150249189A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
JP6146041B2 (en) Group III nitride composite substrate, laminated group III nitride composite substrate, group III nitride semiconductor device, and manufacturing method thereof
JP2010192698A (en) Manufacturing method of ion implantation group iii nitride semiconductor substrate, group iii nitride semiconductor layer junction substrate, and group iii nitride semiconductor device
JP2004128332A (en) Boron phosphide single crystal substrate, its manufacturing method, and boron phosphide-based semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5407385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250