JP5404433B2 - マルチコアシステム - Google Patents
マルチコアシステム Download PDFInfo
- Publication number
- JP5404433B2 JP5404433B2 JP2010003159A JP2010003159A JP5404433B2 JP 5404433 B2 JP5404433 B2 JP 5404433B2 JP 2010003159 A JP2010003159 A JP 2010003159A JP 2010003159 A JP2010003159 A JP 2010003159A JP 5404433 B2 JP5404433 B2 JP 5404433B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- router
- read
- access
- processor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
図1は、本発明の第1の実施の形態に係るマルチコアシステムの構成を示すブロック図である。マルチコアシステム1は、複数のプロセッサエレメントPE0〜PE9と共有キャッシュメモリ12とが複数のルータを備えたプロセッサ間ネットワーク11を介して接続された構成である。共有キャッシュメモリ12は、キャッシュメモリを二つ(M0、M1)備えており、ブリッジ13を介して外部メモリ2へ接続されている。
例えば、上記の横方向→縦方向のルーティングポリシーを適用する場合、ルータR11は八つのプロセッサエレメント(PE0〜PE5、PE7、PE8)に関してのアクセス及びデータを中継する可能性があり、ルータR20は一つのプロセッサエレメント(PE6)に関してのアクセス及びデータを中継する可能性があることとなる。一方、縦方向→横方向のルーティングポリシーを適用した場合には、ルータR11は一つのプロセッサエレメント(PE1)に関してのアクセス及びデータを中継する可能性があり、ルータR20は四つのプロセッサエレメント(PE0、PE4〜PE6)に関してのアクセス及びデータを中継する可能性があることとなる。したがって、リードオンリー属性の領域に対するリードアクセスと他のアクセスとでルーティングポリシーを変更することで、各ルータR00〜R23にかかる負荷の差異を低減できる。
本発明の第2の実施の形態に係るマルチコアシステムについて説明する。マルチコアシステム全体の構成及びプロセッサ間ネットワークの概略構成は第1の実施の形態と同様である。ただし、本実施の形態においては、ルータ内キャッシュ機構C00〜C23の構造が第1の実施の形態とは相違する。
例えば、上記各実施の形態においては、共有キャッシュメモリに直に接続されたルータへのアクセス集中を低減する構成を例としたが、外部メモリ(ブリッジ)や他と比べて稼働率が高いプロセッサエレメントに直に接続されたルータへのアクセスの集中を緩和する構成をとることも可能である。
また、プロセッサ間ネットワークのトポロジーは正方格子状のメッシュ型に限定されることはなく、他の形状(正方格子状ではない任意のメッシュ型、ハイパーキューブ型など)であっても良い。
このように、本発明は様々な変形が可能である。
Claims (3)
- 複数のプロセッサエレメントと、該複数のプロセッサエレメントを結合するネットワークとを有するマルチコアシステムであって、
前記ネットワークは、
前記各プロセッサエレメントから発せられたアクセス及び前記各プロセッサエレメント宛のデータを中継する複数のルータと、
前記各プロセッサエレメントからのアクセスに応じて、該アクセスの対象のデータを要求元のプロセッサエレメント宛に送信するアクセス処理手段と、
を備え、
前記各ルータは、
他のルータ又は前記プロセッサエレメントへ転送したデータ、および、当該データを転送したか否かを示すルーティング経路情報を記憶するキャッシュ機構と、
前記各プロセッサエレメントから発せられたアクセスが転送されてきた際に該アクセスの対象のデータを前記キャッシュ機構に保持している場合には、当該データを前記キャッシュ機構から読み出して要求元のプロセッサエレメント宛に送信する手段と、
を備え、
前記各ルータは、前記キャッシュ機構に保持中のいずれかのデータのルーティング経路情報が、転送先となりうる全てのルータ及びプロセッサエレメントに対してデータを転送済みであることを示す全経路転送済状態となった場合には、当該データが格納されたエントリを、前記ルーティング経路情報が前記全経路転送済状態にないデータが格納されたエントリよりも優先的に書き換えることを特徴とするマルチコアシステム。 - 前記アクセス処理手段は、前記複数のプロセッサエレメントによって共有される共有メモリであることを特徴とする請求項1記載のマルチコアシステム。
- 前記各ルータのキャッシュ機構は、前記共有メモリのリードオンリー属性の領域に対するリードアクセスの場合、該共有メモリから読み出されたデータを保持することを特徴とする請求項2記載のマルチコアシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010003159A JP5404433B2 (ja) | 2010-01-08 | 2010-01-08 | マルチコアシステム |
US12/874,495 US8612725B2 (en) | 2010-01-08 | 2010-09-02 | Multi-processor system with mesh topology routers comprising local cache storing for each data information indicating redundancy in neighbor router cache for cache management |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010003159A JP5404433B2 (ja) | 2010-01-08 | 2010-01-08 | マルチコアシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011141831A JP2011141831A (ja) | 2011-07-21 |
JP5404433B2 true JP5404433B2 (ja) | 2014-01-29 |
Family
ID=44259413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010003159A Expired - Fee Related JP5404433B2 (ja) | 2010-01-08 | 2010-01-08 | マルチコアシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8612725B2 (ja) |
JP (1) | JP5404433B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2899644A4 (en) * | 2012-07-17 | 2017-09-27 | Sanechips Technology Co., Ltd. | Device and method for inter-core communication in multi-core processor |
US9924490B2 (en) | 2013-10-09 | 2018-03-20 | International Business Machines Corporation | Scaling multi-core neurosynaptic networks across chip boundaries |
US9690494B2 (en) * | 2015-07-21 | 2017-06-27 | Qualcomm Incorporated | Managing concurrent access to multiple storage bank domains by multiple interfaces |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5373927A (en) * | 1976-11-10 | 1978-06-30 | Fujitsu Ltd | Replacing system of intermediate buffer memory |
JPS61166651A (ja) * | 1985-01-18 | 1986-07-28 | Fujitsu Ltd | バツフアメモリにおけるリプレイス方式 |
JPH05120130A (ja) * | 1991-10-29 | 1993-05-18 | Nec Eng Ltd | メモリアクセス処理方式 |
JP3309425B2 (ja) * | 1992-05-22 | 2002-07-29 | 松下電器産業株式会社 | キャッシュ制御装置 |
JPH06208547A (ja) | 1993-01-08 | 1994-07-26 | Sony Corp | 通信制御装置 |
JPH09128296A (ja) * | 1995-11-02 | 1997-05-16 | Hitachi Ltd | データ処理装置 |
US5900015A (en) * | 1996-08-09 | 1999-05-04 | International Business Machines Corporation | System and method for maintaining cache coherency using path directories |
JP2000010860A (ja) * | 1998-06-16 | 2000-01-14 | Hitachi Ltd | キャッシュメモリ制御回路及びプロセッサ及びプロセッサシステム及び並列プロセッサシステム |
JP2000020489A (ja) | 1998-06-29 | 2000-01-21 | Toshiba Corp | 計算機におけるデータ転送装置 |
US6457100B1 (en) * | 1999-09-15 | 2002-09-24 | International Business Machines Corporation | Scaleable shared-memory multi-processor computer system having repetitive chip structure with efficient busing and coherence controls |
US6507854B1 (en) * | 1999-11-05 | 2003-01-14 | International Business Machines Corporation | Enhanced network caching and mirroring system |
JP3840966B2 (ja) * | 2001-12-12 | 2006-11-01 | ソニー株式会社 | 画像処理装置およびその方法 |
JP2003256276A (ja) * | 2002-02-27 | 2003-09-10 | Nec Corp | スイッチ間データ転送機能付きキャッシュ内蔵スイッチ装置と制御方法 |
US20050120134A1 (en) * | 2003-11-14 | 2005-06-02 | Walter Hubis | Methods and structures for a caching to router in iSCSI storage systems |
JP2006079218A (ja) * | 2004-09-08 | 2006-03-23 | Fujitsu Ltd | メモリ制御装置及び制御方法 |
WO2006056900A1 (en) | 2004-11-24 | 2006-06-01 | Koninklijke Philips Electronics N.V. | Coherent caching of local memory data |
US7619545B2 (en) | 2007-03-12 | 2009-11-17 | Citrix Systems, Inc. | Systems and methods of using application and protocol specific parsing for compression |
JP2009054083A (ja) | 2007-08-29 | 2009-03-12 | Hitachi Ltd | プロセッサ、データ転送ユニット及びマルチコアプロセッサシステム |
JP2009252165A (ja) * | 2008-04-10 | 2009-10-29 | Toshiba Corp | マルチプロセッサシステム |
US8392664B2 (en) * | 2008-05-09 | 2013-03-05 | International Business Machines Corporation | Network on chip |
-
2010
- 2010-01-08 JP JP2010003159A patent/JP5404433B2/ja not_active Expired - Fee Related
- 2010-09-02 US US12/874,495 patent/US8612725B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110173415A1 (en) | 2011-07-14 |
JP2011141831A (ja) | 2011-07-21 |
US8612725B2 (en) | 2013-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4556761B2 (ja) | パケット転送装置 | |
JP5529194B2 (ja) | 限定された誤りによる遅延した更新によるソフトウェアキャッシュ処理 | |
KR100348200B1 (ko) | Ccr 디렉토리 | |
US8423715B2 (en) | Memory management among levels of cache in a memory hierarchy | |
KR100978156B1 (ko) | 스누프 필터에서의 실효를 감소시키기 위한 라인 스와핑 스킴을 위한 방법, 장치, 시스템 및 컴퓨터 판독 가능 기록 매체 | |
US7069392B2 (en) | Methods and apparatus for extended packet communications between multiprocessor clusters | |
US20090187716A1 (en) | Network On Chip that Maintains Cache Coherency with Invalidate Commands | |
US5900015A (en) | System and method for maintaining cache coherency using path directories | |
US20080098178A1 (en) | Data storage on a switching system coupling multiple processors of a computer system | |
JP2002304328A (ja) | マルチプロセッサシステム用コヒーレンスコントローラ、およびそのようなコントローラを内蔵するモジュールおよびマルチモジュールアーキテクチャマルチプロセッサシステム | |
US20120185633A1 (en) | On-chip router and multi-core system using the same | |
JP2002373115A (ja) | 共有キャッシュメモリのリプレイスメント制御方法及びその装置 | |
US20150370732A1 (en) | Information processing apparatus, input and output control device, and method of controlling information processing apparatus | |
TWI652576B (zh) | Memory system and processor system | |
US20100251005A1 (en) | Multiprocessor system and failure recovering system | |
JP4753549B2 (ja) | キャッシュメモリおよびシステム | |
US10839289B2 (en) | Neural network processing with von-Neumann cores | |
JP5404433B2 (ja) | マルチコアシステム | |
KR100828869B1 (ko) | 사이클당 다중 캐시 라인 무효화 지원 장치 및 방법 | |
US10437725B2 (en) | Master requesting missing segments of a cache line for which the master has coherence ownership | |
EP2343655A1 (en) | Memory access method and information processing apparatus | |
US10970208B2 (en) | Memory system and operating method thereof | |
JP2018195183A (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP2016057763A (ja) | キャッシュ装置、及びプロセッサ | |
CN106302259B (zh) | 片上网络中处理报文的方法和路由器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
LAPS | Cancellation because of no payment of annual fees |