JP5400575B2

JP5400575B2 - 可変長パケットの送信装置、受信装置及びプログラム

Info

Publication number: JP5400575B2
Application number: JP2009257851A
Authority: JP
Inventors: 秀一青木; 勝典青木; 真山本
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2009-11-11
Filing date: 2009-11-11
Publication date: 2014-01-29
Anticipated expiration: 2029-11-11
Also published as: JP2011103568A

Description

本発明は、送信装置から受信装置へ可変長パケットを伝送する伝送システムにおいて、可変長パケット毎に発生する伝送遅延の変動（揺らぎ）を抑制する技術に関する。

従来、送信装置が映像信号及び音声信号を符号化して送信し、受信装置が送信装置から符号化信号を受信して復号し、正しく画面表示等を行うためには、符号化を行う際に用いる送信側のクロックと、復号及び再生を行う際に用いる受信側のクロックとを同期させる必要がある。これらのクロックが同期していない場合には、受信装置において、符号化信号を正しく復号できないか、または復号した信号を正しく画面表示できない等の問題が発生する可能性がある。

符号化信号を多重するＭＰＥＧ−２Ｓｙｓｔｅｍｓでは、送信装置が、符号化を行う際に用いるクロック情報をＰＣＲ（ＰｒｏｇｒａｍＣｌｏｃｋＲｅｆｅｒｅｎｃｅ）として周期的に多重し、復号を行う受信装置へ送信している。これにより、受信装置は、受信したＰＣＲに基づいて、復号及び画面表示の際に用いる受信側のクロックを、送信側のクロックに同期するように調整することができる。

しかしながら、受信装置が、ＰＣＲに基づいて受信側のクロックを調整し、符号化信号を正しく復号して画面表示するためには、送信装置から受信装置へ送信されるＰＣＲの伝送遅延が一定であることが必要である。このため、ＰＣＲの伝送遅延に揺らぎが発生する環境では、受信装置はクロックを正しく調整することが困難になるという問題があった。一般に、インターネット等の通信回線で広く用いられているＩＰパケットを伝送するシステムでは、ルータ等で待たされる時間がその時点の状況に応じてＩＰパケット毎に異なるから、ＩＰパケット毎の伝送遅延は一定でない。したがって、ＩＰパケットを用いて符号化信号及びＰＣＲを送信する場合には、伝送遅延の揺らぎが問題になる。

このような問題を解決するために、様々な手法が提案されている。例えば、受信装置において、受信したＩＰパケットの伝送遅延を判定し、伝送遅延が最小であると判定した場合のＩＰパケットについて、そのＩＰパケットにより送信されたＰＣＲをクロックの調整のために使用し、伝送遅延が最小であると判定した場合以外のＩＰパケットについて、そのＩＰパケットにより送信されたＰＣＲは受信側のクロックの調整のために使用しない手法が知られている（特許文献１を参照）。これにより、伝送遅延が最小のときのＰＣＲを用いてクロックを調整するようにしたから、ＰＣＲの伝送遅延に揺らぎが発生する環境であっても、伝送遅延がクロックの調整に与える悪影響を抑えることができる。

また、ＩＰパケットを一定量蓄積する同期化バッファを備えた受信装置において、同期化バッファ内の蓄積量が常に一定になるように、受信側のクロックを調整する手法も知られている（特許文献２を参照）。

ところで、高度ＢＳデジタル放送によりコンテンツダウンロードサービスを実現する伝送システムが知られている。この伝送システムでは、送信装置が、可変長パケットを所定のスロットに格納してフレームを構成し、所定の伝送路符号化方式により符号化信号を生成し、変調処理により変調信号を生成して送信し、受信装置が、送信装置から放送伝送路を介して変調信号を受信し、復号処理により符号化信号を生成し、所定の伝送路復号方式によりフレームを生成し、フレームを構成するスロットから可変長パケットを取り出して再生を行う（非特許文献１，２を参照）。この場合、受信装置において、可変長パケットの符号化信号をリアルタイムに再生するためには、伝送遅延の揺らぎを可能な限り抑制する必要がある。

特開２００４−１７９８０７号公報特開２０００−９２１３０号公報

ＡＲＩＢＳＴＤ−Ｂ４４、「高度広帯域衛星デジタル放送の伝送方式」ＡＲＩＢＳＴＤ−Ｂ３２第３部、「伝送信号の多重化方式」

前述の特許文献１の手法は、伝送遅延が最小であると判定したＩＰパケットを選択し、そのＩＰパケットにより送信されたＰＣＲを用いてクロックを調整するものである。しかしながら、この手法では、クロックを調整するために用いるＩＰパケット数が減少するから、クロックの同期精度が低下してしまう。また、伝送遅延が最小となるＩＰパケットのＰＣＲを用いてクロックを調整したときに、その時点では伝送遅延が最小であっても、時点が変わるとその伝送遅延は最小でない可能性があることから、厳密な意味での最小にはならない。したがって、適切なＰＣＲを用いてクロックを調整することができず、受信側のクロックが必ずしも送信側のクロックに同期するとは限らない。

また、前述の特許文献２の手法は、送信装置がＩＰパケットを等間隔で送信することを前提とするものである。このため、伝送遅延の揺らぎが大きい場合には、その揺らぎを同期化バッファにて吸収することができず、クロックの調整が困難になってしまう。

また、高度ＢＳデジタル放送によりコンテンツダウンロードサービスを実現する伝送システムにおいては、送信装置は、可変長パケットをフレーム化し、フレームに対して伝送路符号化処理及び変調処理を行い、変調信号を送信する。そして、受信装置は、放送伝送路を介して変調信号を受信し、復調処理及び伝送路復号処理を行い、フレームを生成し、フレームを構成するスロットから可変長パケットを取り出し、可変長パケットに含まれるＰＣＲ相当のクロック情報を用いてクロックを調整し、可変長パケットに格納されたデータの再生を行う。

この場合、受信装置は、クロック情報を含む可変長パケットを、伝送遅延の揺らぎのない状態でフレームから取り出す必要がある。クロック情報は所定間隔でサンプリングされた時間情報であり、送信装置において一定の時間間隔で生成された可変長パケットに含まれるクロック情報、すなわち、伝送遅延の揺らぎがないクロック情報を用いることにより、リアルタイムにデータを再生することができるからである。

しかしながら、受信装置は、フレームからクロック情報を含む可変長パケットを取り出したとき、送信装置において一定の時間間隔で生成された可変長パケットになるように復元することができない。したがって、フレームから取り出された、クロック情報を含む可変長パケットには、伝送遅延の揺らぎが発生することになり、リアルタイムにデータを再生することができなくなる。また、非特許文献１，２には可変長パケットの伝送方式が規定されているが、送信装置と受信装置との間の伝送遅延を一定にし、その揺らぎを抑制する仕組みについては何ら規定されていない。

そこで、本発明は以上の課題を鑑みてなされたものであり、その目的は、送信装置から受信装置へ可変長パケットを送信する際に、伝送遅延の揺らぎを抑制することが可能な送信装置、受信装置及びプログラムを提供することにある。

上記目的を達成するために、請求項１の発明は、所定間隔でサンプリングされた時間情報からなるクロック情報を含む可変長パケットを入力してバッファに格納し、前記バッファから可変長パケットを読み出して出力し、前記出力した可変長パケットに対し、伝送路符号化処理及び変調処理を行い、変調信号を送信する送信装置と、前記変調信号を受信して復調処理及び伝送路復号処理を行い、スロットから可変長パケットを取り出し、可変長パケットに含まれるクロック情報に基づいてクロックを調整する受信装置と、を含む伝送システムにおける前記送信装置であって、受信装置へ送信される可変長パケットを入力し、クロック情報を含む可変長パケットとクロック情報を含まない可変長パケットとに振り分けるパケット振り分け部と、前記パケット振り分け部により振り分けられたクロック情報を含む可変長パケットを入力し、前記クロック情報を含む可変長パケットを記憶部に格納し、所定のタイミングにて前記記憶部からクロック情報を含む可変長パケットを読み出して出力し、前記クロック情報を含む可変長パケットを入力してから出力するまでの間の時間を、前記クロック情報を含む可変長パケットを入力する時間間隔と同じ時間間隔を受信装置にて生成するために用いる遅延量として算出する第１の入力バッファと、前記パケット振り分け部により振り分けられたクロック情報を含まない可変長パケットを入力し、前記クロック情報を含まない可変長パケットを記憶部に格納し、所定のタイミングにて前記記憶部から前記クロック情報を含まない可変長パケットを読み出して出力する第２の入力バッファと、を備え、前記第１の入力バッファ及び前記第２の入力バッファにより出力された可変長パケット、及び前記第１の入力バッファにより算出された遅延量を格納した複数のスロットからなるフレームに対し、伝送路符号化処理及び変調処理を行い、変調信号を前記受信装置へ送信し、前記変調信号を受信した受信装置に、前記遅延量に基づいて、前記クロック情報を含む可変長パケットの出力タイミングを、当該送信装置における前記時間間隔と同じ時間間隔になるように遅延させ、前記遅延させた可変長パケットに含まれるクロック情報に基づいてクロックを調整させる、ことを特徴とする。

また、請求項２の発明は、請求項１に記載の送信装置において、前記第１の入力バッファ及び第２の入力バッファにより記憶部から可変長パケットが読み出される所定のタイミング及び読み出し量を決定するためのトリガーを、前記第１の入力バッファ及び第２の入力バッファに出力し、前記第１の入力バッファ及び前記第２の入力バッファから、前記トリガーに対応した読み出し量の可変長パケットをそれぞれ入力し、前記第１の入力バッファから遅延量を入力し、前記可変長パケット及び遅延量をスロットに格納してフレームを構成するフレーム構成部を備え、前記第１の入力バッファが、前記可変長パケットを入力したときの時刻と、前記可変長パケットを出力したときの時刻との間の差を前記遅延量として算出し、前記可変長パケット及び遅延量を前記フレーム構成部に出力し、前記フレーム構成部が、前記第１の入力バッファから入力した可変長パケットを、スロットの先頭から格納し、前記スロットの先頭から格納したことを示す情報を、前記スロットのスロットヘッダーに格納し、前記第１の入力バッファから入力した遅延量を、前記可変長パケットの最終端を格納したスロットのスロットヘッダーに格納し、前記第２の入力バッファから入力した可変長パケットを、前記スロットの残りの領域から格納する、ことを特徴とする。

また、請求項３の発明は、請求項１に記載の送信装置において、前記第１の入力バッファ及び第２の入力バッファにより記憶部から可変長パケットが読み出される所定のタイミング及び読み出し量を決定するためのトリガーを、前記第１の入力バッファ及び第２の入力バッファに出力し、前記第１の入力バッファ及び前記第２の入力バッファから、前記トリガーに対応した読み出し量の可変長パケットをそれぞれ入力し、前記可変長パケットをスロットに格納してフレームを構成するフレーム構成部を備え、前記第１の入力バッファが、前記可変長パケットを入力したときの時刻と、前記可変長パケットを出力したときの時刻との間の差を前記遅延量として算出し、前記遅延量を前記可変長パケットに設定すると共に、前記クロック情報を含むパケットであることを示すパケット種別を前記可変長パケットに設定する、ことを特徴とする。

また、請求項４の発明は、請求項１の送信装置から前記変調信号を受信して復調処理及び伝送路復号処理を行い、スロットから可変長パケットを取り出し、可変長パケットに含まれる、所定間隔でサンプリングされた時間情報からなるクロック情報に基づいてクロックを調整する受信装置において、前記スロットから取り出した可変長パケットを、クロック情報を含む可変長パケットとクロック情報を含まない可変長パケットとに振り分けると共に、前記遅延量を前記スロットから取り出して出力するパケット振り分け部と、前記パケット振り分け部により振り分けられたクロック情報を含む可変長パケット及び前記パケット振り分け部により出力された遅延量を入力し、前記クロック情報を含む可変長パケットを記憶部に格納し、所定時間から前記遅延量を減算して滞留設定時間を求め、前記クロック情報を含む可変長パケットを入力してから前記滞留設定時間経過した後に、前記記憶部から前記クロック情報を含む可変長パケットを読み出して、前記送信装置がクロック情報を含む可変長パケットを入力する時間間隔と同じ時間間隔になるように出力する第１の出力バッファと、前記パケット振り分け部により振り分けられたクロック情報を含まない可変長パケットを入力し、前記クロック情報を含まない可変長パケットを記憶部に格納し、前記第１の出力バッファにより前記クロック情報を含む可変長パケットを出力していないタイミングにて、前記記憶部から前記クロック情報を含まない可変長パケットを読み出して出力する第２の出力バッファと、を備え、前記第１の出力バッファにより出力された可変長パケットに含まれるクロック情報に基づいてクロックを調整する、ことを特徴とする。

また、請求項５の発明は、請求項２の送信装置から前記変調信号を受信する請求項４の受信装置において、前記パケット振り分け部が、前記スロットのスロットヘッダーに、スロットの先頭から可変長パケットを格納したことを示す情報が存在する場合のスロットについて、前記スロットの先頭からクロック情報を含む可変長パケットを取り出し、前記可変長パケットの最終端が格納されたスロットのスロットヘッダーから前記遅延量を取り出し、前記スロットの残りの領域からクロック情報を含まない可変長パケットを取り出し、クロック情報を含む可変長パケットとクロック情報を含まない可変長パケットとに振り分ける、ことを特徴とする。

また、請求項６の発明は、請求項３の送信装置から前記変調信号を受信する請求項４の受信装置において、前記パケット振り分け部が、前記スロットから可変長パケットを取り出し、前記可変長パケットに設定されたパケット種別がクロック情報を含むパケットであることを示している場合、前記可変長パケットを、クロック情報を含む可変長パケットとして振り分け、前記可変長パケットから前記遅延量を取り出し、前記パケット種別がクロック情報を含むパケットであることを示していない場合、前記可変長パケットを、クロック情報を含まない可変長パケットとして振り分ける、ことを特徴とする。

また、請求項７の発明は、コンピュータを、請求項１から３までのいずれか一項に記載の送信装置として機能させるための送信プログラムにある。

また、請求項８の発明は、コンピュータを、請求項４から６までのいずれか一項に記載の受信装置として機能させるための受信プログラムにある。

以上のように、本発明によれば、送信装置から受信装置へ可変長パケットを送信する際に、クロック情報を含むパケットの伝送遅延の揺らぎを抑制することができる。したがって、可変長パケットの効率的な伝送を行いながら、送信装置は、クロックを調整するために用いるＰＣＲ等のクロック情報を受信装置へ送信し、受信装置は、ＰＣＲ等のクロック情報に基づいてクロックを調整することにより、送信装置のクロックと受信装置のクロックとを確実に同期させることができ、例えば、受信した可変長パケットからコンテンツの符号化信号を正しく復号し、正しく再生して画面表示することができる。

本発明の実施形態による送信装置及び受信装置を含む伝送システムの概略構成を示す図である。本発明の実施形態による送信装置の構成を示すブロック図である。実施例１における優先用入力バッファの構成を示すブロック図である。実施例１における優先用入力バッファの処理を示すフローチャートである。実施例１におけるフレーム構成部の処理を示すフローチャートである。実施例１におけるスロットの例を説明する図である。実施例１におけるスロットヘッダーを説明する図である。本発明の実施形態による受信装置の構成を示すブロック図である。実施例１におけるパケット振り分け部の処理を示すフローチャートである。実施例１における優先用出力バッファの構成を示すブロック図である。実施例１における優先用出力バッファの処理を示すフローチャートである。実施例２における優先用入力バッファの処理を示すフローチャートである。実施例２におけるＴＬＶパケットを説明する図である。実施例２におけるスロットの例を説明する図である。実施例２におけるパケット振り分け部の処理を示すフローチャートである。伝送遅延の揺らぎが抑制されることを説明する図である。

以下、本発明を実施するための最良の形態について、図面を参照して説明する。
〔伝送システム〕
まず、本発明の実施形態による送信装置及び受信装置を含む伝送システムについて説明する。図１は、伝送システムの概略構成を示す図である。この伝送システムは、送信装置１及び受信装置２により構成され、送信装置１及び受信装置２は放送伝送路３により接続される。この伝送システムは、例えば、高度ＢＳデジタル放送によりコンテンツのストリーミングサービスを実現するシステムであり、送信装置１が可変長パケットを多重して受信装置２へ送信する際に、ＰＣＲ等のクロックを含む可変長パケットの伝送遅延を可能な限り一定にし、リアルタイムで再生を行うことが可能なストリーミング配信を実現するものである。

送信装置１は、コンテンツファイルのデータが符号化されて格納された可変長のＩＰパケットを入力し、受信側のクロックを送信側のクロックに同期させるために必要なクロック情報を含むＩＰパケットについて遅延量を算出し、ＩＰパケットをＴＬＶパケットにカプセル化する。そして、送信装置１は、ＴＬＶパケットをスロットに格納してフレームを構成し、多重化処理、伝送路符号化処理及び変調処理を行って変調信号を生成し、放送伝送路３を介して受信装置２へ送信する。

受信装置２は、送信装置１から放送伝送路３を介して変調信号を受信し、復調処理及び伝送路復号処理を行ってフレームを構成するスロットを生成し、ＴＬＶパケットをＩＰパケットにデカプセル化する。そして、受信装置２は、クロック情報を含むＩＰパケットに対し、送信装置１において算出した遅延量に基づいて滞留設定時間を求め、滞留設定時間分遅延させた後に出力する。これにより、ＩＰパケットに格納されたクロック情報を用いて、受信側のクロックを送信側のクロックに同期させるための調整が行われる。

まず、実施例１について説明する。実施例１は、受信側のクロックを送信側のクロックに同期させるために必要なクロック情報を含むＩＰパケットについて遅延量を算出し、この遅延量をスロットヘッダーに格納して送受信する例である。

〔送信装置〕
図１に示した送信装置１について詳細に説明する。図２は、送信装置１の構成を示すブロック図である。この送信装置１は、パケット振り分け部１０、優先用入力バッファ（第１の入力バッファ）１１−１、入力バッファ（第２の入力バッファ）１１−２、タイマー１２、フレーム構成部１３、伝送路符号化処理部１４及び変調処理部１５を備えている。

パケット振り分け部１０は、可変長のＩＰパケットを入力し、クロック情報を含むＩＰパケットであるか否かを判定し、クロック情報を含むＩＰパケットとクロック情報を含まないＩＰパケットとに振り分ける。具体的には、パケット振り分け部１０は、ＩＰｖ４ヘッダーのサービス種別フィールドの値、ＩＰｖ６ヘッダーのトラフィッククラスの値、ＵＤＰヘッダーの宛先ポート番号等に基づいて、クロック情報を含むＩＰパケットであるか否かを判定し、振り分けを行う。そして、パケット振り分け部１０は、クロック情報を含むＩＰパケットを優先用入力バッファ１１−１に出力し、クロック情報を含まないＩＰパケットを入力バッファ１１−２に出力する。ここで、送信装置１のパケット振り分け部１０が入力するＩＰパケットには、クロック情報の有無に応じて、ＩＰｖ４ヘッダーのサービス種別フィールドの値、ＩＰｖ６ヘッダーのトラフィッククラスの値、ＵＤＰヘッダーの宛先ポート番号等が設定されているものとする。

（優先用入力バッファ）
優先用入力バッファ１１−１は、パケット振り分け部１０からクロック情報を含むＩＰパケットを入力し、バッファに格納する。また、優先用入力バッファ１１−１は、タイマー１２から時間情報を、フレーム構成部１３から指定量（フレーム構成部１３が優先用入力バッファ１１−１からＴＬＶパケットを入力する量）を含むトリガーをそれぞれ入力する。優先用入力バッファ１１−１は、トリガーを入力したタイミングで、指定量のＩＰパケットをバッファから読み出し、ＴＬＶパケットにカプセル化し、時間情報に基づいて、入力してから出力するまでの間の時間を遅延量として算出し、クロック情報を含むＴＬＶパケット及び遅延量をフレーム構成部１３に出力する。

優先用入力バッファ１１−１について詳細に説明する。図３は、図２に示した実施例１における優先用入力バッファ１１−１の構成を示すブロック図である。図４は、実施例１における優先用入力バッファ１１−１の処理を示すフローチャートである。この優先用入力バッファ１１−１は、制御部１６及び記憶部１７を備えている。記憶部１７は先入れ先出し型のバッファであり、制御部１６によってＩＰパケットが格納され読み出される。

制御部１６は、パケット振り分け部１０からＩＰパケットを入力したか否かを判定する（ステップＳ４０１）。ＩＰパケットを入力したと判定した場合（ステップＳ４０１：Ｙ）、タイマー１２から入力した時間情報に基づいて、ＩＰパケットを入力したときの時刻（入力時刻）を求め、メモリ（図示せず）に記憶し（ステップＳ４０２）、ＩＰパケットを記憶部１７に格納する（ステップＳ４０３）。ＩＰパケットを入力したときの入力時刻は、ＩＰパケット毎にメモリに記憶される。一方、ステップＳ４０１において、ＩＰパケットを入力していないと判定した場合（ステップＳ４０１：Ｎ）、ステップＳ４０４へ移行する。

制御部１６は、ステップＳ４０１またはステップＳ４０３から移行して、フレーム構成部１３から指定量を含むトリガーを入力したか否かを判定する（ステップＳ４０４）。トリガーを入力したと判定した場合（ステップＳ４０４：Ｙ）、指定量に対応するＩＰパケットを記憶部１７から読み出し（ステップＳ４０５）、ＩＰパケットをＴＬＶパケットにカプセル化し（ステップＳ４０６）、ＴＬＶパケットをフレーム構成部１３に出力する（ステップＳ４０７）。尚、ＴＬＶパケットは、指定量に応じて分割される場合もあり、この場合は、指定量に分割されたＴＬＶパケットがフレーム構成部１３に出力される。

制御部１６は、タイマー１２から入力した時間情報に基づいて、ステップＳ４０７においてＴＬＶパケットの最終端をフレーム構成部１３に出力した時刻（出力時刻）を求め、そのＴＬＶパケットに対応するＩＰパケットについての入力時刻をメモリから読み出し、出力時刻と入力時刻との間の差を算出し、その差を遅延量として設定する（ステップＳ４０８）。制御部１６は、遅延量をフレーム構成部１３に出力する（ステップＳ４０９）。

ここで、遅延量は、ステップＳ４０７においてフレーム構成部１３に出力されたＴＬＶパケットに対応して、ＴＬＶパケット毎に設定されフレーム構成部１３に出力される。遅延量は、ＩＰパケットの入力タイミング及びサイズ等によって異なるバッファ内滞留時間であり、２７ＭＨｚのクロックで刻まれる２８ビット長の情報と、その２８ビット長の先頭に付加される４ビット長の０の情報とにより、合計で３２ビット長の情報から構成されるものとする。

制御部１６は、ステップＳ４０９の後、または、ステップＳ４０４においてトリガーを入力していないと判定した場合（ステップＳ４０４：Ｎ）、処理を終了し、ステップＳ４０１へ移行する。

このように、優先用入力バッファ１１−１によって、フレーム構成部１３からの指定量を含むトリガーに従って、クロック情報を含む指定量のＴＬＶパケット及びＴＬＶパケット毎の遅延量がフレーム構成部１３に出力される。

図２に戻って、入力バッファ１１−２は、パケット振り分け部１０からクロック情報を含まないＩＰパケットを入力し、先入れ先出し型のバッファに格納する。また、入力バッファ１１−２は、フレーム構成部１３から指定量（フレーム構成部１３が入力バッファ１１−２からＴＬＶパケットを入力する量）を含むトリガーを入力する。入力バッファ１１−２は、トリガーを入力したタイミングで、指定量のＩＰパケットをバッファから読み出し、ＴＬＶパケットにカプセル化し、クロック情報を含まないＴＬＶパケットをフレーム構成部１３に出力する。尚、ＴＬＶパケットは、指定量に応じて分割される場合もあり、この場合は、指定量に分割されたＴＬＶパケットがフレーム構成部１３に出力される。また、入力バッファ１１−２は、優先用入力バッファ１１−１と異なり、遅延量を算出して出力する機能を有していない。

（フレーム構成部）
フレーム構成部１３は、優先用入力バッファ１１−１からクロック情報を含むＴＬＶパケット及び遅延量を、入力バッファ１１−２からクロック情報を含まないＴＬＶパケットを、タイマー１２から時間情報をそれぞれ入力し、伝送路符号化の単位であるスロットにＴＬＶパケットを格納すると共に、遅延量をスロットヘッダーに格納する。また、フレーム構成部１３は、時間情報に基づいて、一定周期のトリガーを、スロットに格納可能なバイト量を示す指定量と共に、優先用入力バッファ１１−１及び入力バッファ１１−２に出力する。これにより、トリガーに対応して入力したＴＬＶパケットはスロットに格納され、フレームが構成される。そして、フレーム構成部１３は、スロットにより構成されたフレームを伝送路符号化処理部１４に出力する。ここで、高度広帯域衛星デジタル放送では、予め決まったスロットをまとめてフレームが構成されるが、スロットの構成及びフレームの構成の詳細については、非特許文献１，２を参照されたい。

フレーム構成部１３について詳細に説明する。図５は、図２に示した実施例１におけるフレーム構成部１３の処理を示すフローチャートである。図６は、実施例１におけるスロットの例を説明する図である。図７は、実施例１におけるスロットヘッダーを説明する図である。

フレーム構成部１３は、タイマー１２から入力した時間情報に基づいて一定周期を算出し、一定周期で指定量を含むトリガーを優先用入力バッファ１１−１に出力する（ステップＳ５０１）。フレーム構成部１３は、優先用入力バッファ１１−１からＴＬＶパケットを入力したか否かを判定し（ステップＳ５０２）、優先用入力バッファ１１−１からＴＬＶパケットを入力したと判定した場合（ステップＳ５０２：Ｙ）、入力したＴＬＶパケットをスロットの先頭から格納し（ステップＳ５０３）、先頭から格納したスロットのスロットヘッダーにおける「先頭ＴＬＶ指示」に０を設定する（図７を参照）。また、フレーム構成部１３は、１つのスロットにＴＬＶパケットを格納できない場合、ＴＬＶパケットの続きを次のスロットの先頭から格納する。この場合、次のスロットのスロットヘッダーにおける「先頭ＴＬＶ指示」に０以外を設定する。これにより、受信装置２は、「先頭ＴＬＶ指示」に０が設定されている場合、そのスロットの先頭にはＴＬＶパケットの始めからデータが格納されていることを判定することができ、「先頭ＴＬＶ指示」に０が設定されていない場合、そのスロットの先頭にはＴＬＶパケットの始めからデータが格納されていないことを判定することができる。また、フレーム構成部１３は、優先用入力バッファ１１−１から入力したＴＬＶパケットをスロットの先頭から格納した後、さらに、優先用入力バッファ１１−１から入力した次のＴＬＶパケットを、スロットの途中からではなく次のスロットの先頭から格納する。フレーム構成部１３は、ステップＳ５０２において、優先用入力バッファ１１−１からＴＬＶパケットを入力していないと判定した場合（ステップＳ５０２：Ｎ）、ステップＳ５０４へ移行する。

フレーム構成部１３は、ステップＳ５０２またはステップＳ５０３から移行して、優先用入力バッファ１１−１から遅延量を入力したか否かを判定する（ステップＳ５０４）。遅延量を入力したと判定した場合（ステップＳ５０４：Ｙ）、この遅延量に対応するＴＬＶパケットの最終端を格納したスロットのスロットヘッダーに、遅延量を格納する（ステップＳ５０５）。一方、遅延量を入力していないと判定した場合（ステップＳ５０４：Ｎ）、ステップＳ５０６へ移行する。

例えば、図６に示すように、フレームＮにおいて、優先用入力バッファ１１−１から入力されたＴＬＶパケット＃１は、第１のスロットの先頭から格納される。そして、優先用入力バッファ１１−１から入力された遅延量は、その遅延量に対応するＴＬＶパケット＃１の最終端を格納したスロット（第１のスロット）のスロットヘッダーに格納される。第１のスロットのスロットヘッダーにおける「先頭ＴＬＶ指示」には、０が設定される。また、フレームＮ＋１において、優先用入力バッファ１１−１から入力されたＴＬＶパケット＃４の前半は、第１のスロットの先頭から格納され、後半は、第２のスロットに格納される。そして、優先用入力バッファ１１−１から入力された遅延量は、その遅延量に対応するＴＬＶパケット＃４の最終端を格納したスロット（第２のスロット）のスロットヘッダーに格納される。第１のスロットのスロットヘッダーにおける「先頭ＴＬＶ指示」には、０が設定され、第２のスロットのスロットヘッダーにおける「先頭ＴＬＶ指示」には、０以外が設定される。図７に示すように、遅延量は、スロットヘッダーにおける「先頭ＴＬＶ指示」フィールドの直後の「遅延量」フィールドに格納される。前述したとおり、「遅延量」フィールドは３２ビット長により構成され、２７ＭＨｚのクロックで刻まれる２８ビット長の情報と、その２８ビット長の先頭に付加される４ビット長の０の情報とにより構成される。

図５に戻って、フレーム構成部１３は、ステップＳ５０４またはステップＳ５０５から移行して、指定量のＴＬＶパケット及びそのＴＬＶパケットに対応する遅延量の入力を完了したか否かを判定する（ステップＳ５０６）。指定量のＴＬＶパケット及び遅延量の入力を完了していないと判定した場合（ステップＳ５０６：Ｎ）、ステップＳ５０２へ移行し、入力を完了したと判定した場合（ステップＳ５０６：Ｙ）、ステップＳ５０７へ移行し、入力バッファ１１−２からのＴＬＶパケット入力処理を行う。

フレーム構成部１３は、ステップＳ５０６から移行して、優先用入力バッファ１１−１からのＴＬＶパケット及び遅延量入力処理が完了した後、指定量を含むトリガーを入力バッファ１１−２に出力する（ステップＳ５０７）。フレーム構成部１３は、入力バッファ１１−２からＴＬＶパケットを入力したか否かを判定し（ステップＳ５０８）、ＴＬＶパケットを入力したと判定した場合（ステップＳ５０８：Ｙ）、入力したＴＬＶパケットをスロットの残りの領域から格納する（ステップＳ５０９）。また、フレーム構成部１３は、１つのスロットにＴＬＶパケットを格納できない場合、ＴＬＶパケットの続きを次のスロットの先頭から格納する。フレーム構成部１３は、ステップＳ５０８において、ＴＬＶパケットを入力していないと判定した場合（ステップＳ５０８：Ｎ）、ステップＳ５１０へ移行する。

例えば、図６に示すように、フレームＮにおいて、入力バッファ１１−２から入力されたＴＬＶパケット＃２は、第１のスロットの残りの領域から格納される。つまり、ＴＬＶパケット＃２の前半が第１のスロットの残りの領域に格納され、後半が第２のスロットの先頭から格納される。また、入力バッファ１１−２から入力された次のＴＬＶパケット＃３は、第２のスロットの残りの領域から格納される。つまり、ＴＬＶパケット＃３の前半が第２のスロットの残りの領域に格納され、後半が第３のスロットの先頭から格納される。また、フレームＮ＋１において、入力バッファ１１−２から入力されたＴＬＶパケット＃５は、第２のスロットの残りの領域から格納される。つまり、ＴＬＶパケット＃５の前半が第２のスロットの残りの領域に格納され、後半が第３のスロットの先頭から格納される。このように、入力バッファ１１−２から入力されるＴＬＶパケットは、あるスロットに既に格納されたＴＬＶパケットに続いて、同じスロットの残りの領域から格納される。

図５に戻って、フレーム構成部１３は、ステップＳ５０９またはステップＳ５０８から移行して、指定量のＴＬＶパケットの入力を完了したか否かを判定する（ステップＳ５１０）。指定量のＴＬＶパケットの入力を完了していないと判定した場合（ステップＳ５１０：Ｎ）、ステップＳ５０８へ移行し、入力を完了したと判定した場合（ステップＳ５１０：Ｙ）、スロットにより構成されるフレームを伝送路符号化処理部１４に出力する（ステップＳ５１１）。そして、ステップＳ５０１へ移行し、次のフレームを構成するために、スロットにＴＬＶパケット及び遅延量を格納する。

このように、フレーム構成部１３によって、優先用入力バッファ１１−１からのクロック情報を含むＴＬＶパケットが、フレームを構成する先頭のスロットから配置され、その遅延量が、ＴＬＶパケットの最終端が格納されたスロットのスロットヘッダーに格納される。また、入力バッファ１１−２からのクロック情報を含まないＴＬＶパケットが、フレームを構成する残りのスロットに配置される。

図２に戻って、伝送路符号化処理部１４は、フレーム構成部１３からフレームを入力し、伝送路符号化を行う。変調処理部１５は、伝送路符号化処理部１４から伝送路符号化処理がされたデータを入力し、変調処理を行い、変調信号を生成する。このようにして生成された変調信号は、放送伝送路３を介して受信装置２へ送信される。

以上のように、本発明の実施形態（実施例１）の送信装置１によれば、優先用入力バッファ１１−１が、受信側のクロックを送信側のクロックに同期させるために必要なクロック情報を含むＩＰパケットについて遅延量を算出し、フレーム構成部１３が、この遅延量をスロットヘッダーの「遅延量」フィールドに格納してフレームを構成し、変調処理部１５が、クロック情報を含むＩＰパケットの遅延量が格納されたスロットのフレームから変調信号を生成し、放送伝送路３を介して受信装置２へ送信するようにした。これにより、受信装置２は、変調信号を受信し、スロットヘッダーの「遅延量」フィールドに格納された遅延量に基づいて、クロック情報を含むＩＰパケットを遅延させることができる。したがって、送信装置１の優先用入力バッファ１１−１に入力されるクロック情報を含む複数のＩＰパケットにおける時間間隔について、それと同じ時間間隔のＩＰパケット（クロック情報を含む複数のＩＰパケット）を受信装置２において生成することができる。つまり、送信装置１から受信装置２へ可変長パケットを送信する際に、クロック情報を含むパケットの伝送遅延の揺らぎを抑制することができる。

〔受信装置〕
次に、図１に示した受信装置２について詳細に説明する。図８は、受信装置２の構成を示すブロック図である。この受信装置２は、復調処理部２０、伝送路復号処理部２１、パケット振り分け部２２、タイマー２３、優先用出力バッファ（第１の出力バッファ）２４−１及び出力バッファ（第２の出力バッファ）２４−２を備えている。受信装置２は、送信装置１から送信された変調信号を、放送伝送路３を介して受信する。

復調処理部２０は、変調信号を入力し、復調処理を行う。伝送路復号処理部２１は、復調処理部２０から復調処理がされたデータを入力し、伝送路復号処理を行い、スロットにより構成されるフレームを生成し、パケット振り分け部２２に出力する。フレームを構成するスロットの例は、図６に示したとおりである。

（パケット振り分け部）
パケット振り分け部２２は、伝送路復号処理部２１からフレームを入力し、フレームを構成するスロットに格納されたＴＬＶパケットがクロック情報を含むか否かを判定し、クロック情報を含むＴＬＶパケットとクロック情報を含まないＴＬＶパケットとに振り分ける。

具体的には、パケット振り分け部２２は、スロットのスロットヘッダーにおける「先頭ＴＬＶ指示」に０が設定されている場合、かつ、そのスロットに格納されたＴＬＶパケットの最終端を含むスロットのスロットヘッダーに「遅延量」が存在する場合（スロットヘッダーにおける「先頭ＴＬＶ指示」の直後の４ビットに０が設定されている場合）、そのＴＬＶパケットはクロック情報を含むＴＬＶパケットであると判定する。また、スロットのスロットヘッダーにおける「先頭ＴＬＶ指示」に０が設定されていない場合、または、そのスロットに格納されたＴＬＶパケットの最終端を含むスロットのスロットヘッダーに「遅延量」が存在しない場合、そのＴＬＶパケットはクロック情報を含まないＴＬＶパケットであると判定する。

そして、パケット振り分け部２２は、スロットからＴＬＶパケットを取り出し、ＴＬＶパケットをＩＰパケットにデカプセル化し、クロック情報を含むＩＰパケットを優先用出力バッファ２４−１に出力し、クロック情報を含まないＩＰパケットを出力バッファ２４−２に出力する。また、パケット振り分け部２２は、クロック情報を含むＴＬＶパケットの最終端が格納されているスロットのスロットヘッダーにおける「遅延量」フィールドから遅延量を取り出し、優先用出力バッファ２４−１に出力する。

パケット振り分け部２２について詳細に説明する。図９は、図８に示した実施例１におけるパケット振り分け部２２の処理を示すフローチャートである。パケット振り分け部２２は、伝送路復号処理部２１からスロットにより構成されるフレームを入力し（ステップＳ９０１）、そのスロットのスロットヘッダーにおける「先頭ＴＬＶ指示」が０であるか否かを判定する（ステップＳ９０２）。「先頭ＴＬＶ指示」が０であると判定した場合（ステップＳ９０２：Ｙ）、そのスロットヘッダーの「ＴＬＶパケット長」フィールドからＴＬＶパケット長を取り出して、ＴＬＶパケットの最終端を含むスロットを求め、そのスロットのスロットヘッダーにおける「先頭ＴＬＶ指示」の直後の４ビットに０が設定されているか否か（「遅延量」が存在するか否か）を判定する（ステップＳ９０３）。

パケット振り分け部２２は、ステップＳ９０３において、ＴＬＶパケットの最終端を含むスロットについて、そのスロットヘッダーにおける「先頭ＴＬＶ指示」の直後の４ビットに０が設定されている（「遅延量」が存在する）と判定した場合（ステップＳ９０３：Ｙ）、「先頭ＴＬＶ指示」に０が設定されているスロットの先頭から、「遅延量」が存在するスロットの途中まで続くＴＬＶパケットを取り出し（ステップＳ９０４）、ＴＬＶパケットにはクロック情報が含まれているとして、ＴＬＶパケットをＩＰパケットにデカプセル化し（ステップＳ９０５）、ＩＰパケットを優先用出力バッファ２４−１に出力する（ステップＳ９０６）。そして、パケット振り分け部２２は、スロットヘッダーの「遅延量」フィールドから、そのＴＬＶパケットの遅延量を取り出し（ステップＳ９０７）、優先用出力バッファ２４−１に出力し（ステップＳ９０８）、ステップＳ９１２へ移行する。

一方、パケット振り分け部２２は、ステップＳ９０２において、「先頭ＴＬＶ指示」が０でないと判定した場合（ステップＳ９０２：Ｎ）、または、ステップＳ９０３において、ＴＬＶパケットの最終端を含むスロットについて、そのスロットヘッダーにおける「先頭ＴＬＶ指示」の直後の４ビットに０が設定されていない（「遅延量」が存在しない）と判定した場合（ステップＳ９０３：Ｎ）、スロットからＴＬＶパケットを取り出し（ステップＳ９０９）、ＴＬＶパケットにはクロック情報が含まれていないとして、ＴＬＶパケットをＩＰパケットにデカプセル化し（ステップＳ９１０）、ＩＰパケットを出力バッファ２４−２に出力し（ステップＳ９１１）、ステップＳ９１２へ移行する。

パケット振り分け部２２は、ステップＳ９０８またはステップＳ９１１から移行して、フレームを構成する全てのスロットについて処理が完了したか否かを判定し（ステップＳ９１２）、全てのスロットについて処理が完了したと判定した場合（ステップＳ９１２：Ｙ）、ステップＳ９０１へ移行して次のフレームの処理を行う。一方、全てのスロットについて処理が完了していないと判定した場合（ステップＳ９１２：Ｎ）、ステップＳ９０２へ移行して次のスロットの処理を行う。

このように、パケット振り分け部２２によって、フレームを構成するスロットのスロットヘッダーにおける「先頭ＴＬＶ指示」フィールドの値、及び、そのスロットに格納されたＴＬＶパケットの最終端を含むスロットについて、そのスロットヘッダーにおける「先頭ＴＬＶ指示」直後の４ビットの値に基づいて、クロック情報を含むＴＬＶパケット及びクロック情報を含まないＴＬＶパケットが振り分けられる。また、スロットヘッダーの「遅延量」フィールドから遅延量が取り出される。そして、ＴＬＶパケットがＩＰパケットにデカプセル化され、クロック情報を含むＩＰパケット及び遅延量が優先用出力バッファ２４−１に出力され、クロック情報を含まないＩＰパケットが出力バッファ２４−２に出力される。

（優先用出力バッファ）
図８に戻って、優先用出力バッファ２４−１は、パケット振り分け部２２からクロック情報を含むＩＰパケット及び遅延量を入力し、ＩＰパケットをバッファに格納する。また、優先用出力バッファ２４−１は、タイマー２３から時間情報を入力し、ＩＰパケットを入力したタイミングの時間情報に基づいて入力時刻を求め、所定時間から遅延量が示す時間を減算して滞留設定時間を求め、入力時刻から滞留設定時間経過した後にバッファからＩＰパケットを読み出して出力する。このような滞留処理を、ＩＰパケット毎に、ＩＰパケットの遅延量に基づいてそれぞれ行う。

優先用出力バッファ２４−１について詳細に説明する。図１０は、図８に示した実施例１における優先用出力バッファ２４−１の構成を示すブロック図である。図１１は、実施例１における優先用出力バッファ２４−１の処理を示すフローチャートである。この優先用出力バッファ２４−１は、制御部２５及び記憶部２６を備えている。記憶部２６は先入れ先出し型のバッファであり、制御部２５によってＩＰパケットが格納され読み出される。

制御部２５は、パケット振り分け部２２からＩＰパケットを入力したか否かを判定する（ステップＳ１１０１）。ＩＰパケットを入力したと判定した場合（ステップＳ１１０１：Ｙ）、タイマー２３から入力した時間情報に基づいて、ＩＰパケットを入力したときの時刻（入力時刻）を求め、メモリ（図示せず）に記憶し（ステップＳ１１０２）、ＩＰパケットを記憶部２６に格納する（ステップＳ１１０３）。ＩＰパケットを入力したときの入力時刻は、ＩＰパケット毎にメモリに記憶される。一方、ステップＳ１１０１において、ＩＰパケットを入力していないと判定した場合（ステップＳ１１０１：Ｎ）、ステップＳ１１０４へ移行し、ＩＰパケットを入力するまで待つ。

制御部２５は、ステップＳ１１０１またはステップＳ１１０３から移行して、記憶部２６に格納したＩＰパケットに対応した遅延量を入力したか否かを判定する（ステップＳ１１０４）。遅延量を入力したと判定した場合（ステップＳ１１０４：Ｙ）、予め設定された所定時間から遅延量が示す時間を減算し、滞留設定時間を求める（ステップＳ１１０５）。ここで、予め設定された所定時間は、伝送されるＴＬＶパケットの最大の大きさ、変調方式、符号化率、スロット数に依存した時間であり、例えば、最大４ＫＢ程度のＴＬＶパケットが、８ＰＳＫ３／４の符号化により１２０スロットを用いて伝送される場合、２フレーム分の周期である６８．７ミリ秒（３４．３５×２ミリ秒）とする。一方、遅延量を入力していないと判定した場合（ステップＳ１１０４：Ｎ）、ステップＳ１１０６へ移行し、遅延量を入力するまで待つ。

制御部２５は、記憶部２６に格納したＩＰパケットについて、その入力時刻から滞留設定時間が経過したか否かを判定する（ステップＳ１１０６）。滞留設定時間が経過したと判定した場合（ステップＳ１１０６：Ｙ）、そのＩＰパケットを記憶部２６から読み出して出力する（ステップＳ１１０７）。一方、滞留設定時間が経過していないと判定した場合（ステップＳ１１０６：Ｎ）、ステップＳ１１０１へ移行し、滞留設定時間が経過するまで待つ。

このように、優先用出力バッファ２４−１によって、クロック情報を含むＩＰパケットが、遅延量から算出された滞留設定時間の経過後に出力される。このような処理はＩＰパケット毎に行われ、送信装置１の優先用入力バッファ１１−１において遅延されたＩＰパケットの遅延量が示す時間が長いほど、優先用出力バッファ２４−１において滞留するそのＩＰパケットの滞留設定時間が示す時間は短くなる。

図８に戻って、出力バッファ２４−２は、パケット振り分け部２２からクロック情報を含まないＩＰパケットを入力し、先入れ先出し型のバッファに格納し、優先用出力バッファ２４−１から状態信号を入力し、優先用出力バッファ２４−１からクロック情報を含むＩＰパケットを出力していないことを判定し、そのときにバッファからクロック情報を含まないＩＰパケットを読み出して出力する。出力バッファ２４−２は、優先用出力バッファ２４−１と異なり、遅延量から滞留設定時間を算出して遅延させた後に出力する機能を有していない。

図１６は、伝送遅延の揺らぎが抑制されることを説明する図である。例えば、送信装置１の優先用入力バッファ１１−１が、第１のクロック情報を含むＩＰパケット（第１のＩＰパケット）を時刻Ｔのタイミングで入力し、時刻Ｔ＋αのタイミングで出力し、第２のクロック情報を含むＩＰパケット（第２のＩＰパケット）を時刻Ｔ＋ｔのタイミングで入力し、時刻Ｔ＋α＋Δのタイミングで出力したとする。この場合、第１のＩＰパケットの遅延量はα、第２のＩＰパケットの遅延量はα−ｔ＋Δとなる。ｔは、第１のＩＰパケットの入力タイミングと第２のＩＰパケットの入力タイミングとの間の差（時間間隔）であり、Δは、優先用入力バッファ１１−１が第１のＩＰパケットをバッファから読み出して出力するタイミングと第２のＩＰパケットをバッファから読み出して出力するタイミングとの間の時間差であり、読み出しのタイミングの違い及びＩＰパケットのサイズの違い等により生じる時間である。そして、受信装置２の優先用出力バッファ２４−１は、第１のＩＰパケットを時刻Ｔ’のタイミングで入力し、遅延量αに基づいて滞留設定時間Ｓ−αを算出し、第２のＩＰパケットを時刻Ｔ’＋Δのタイミングで入力し、遅延量α−ｔ＋Δに基づいて滞留設定時間Ｓ−（α−ｔ＋Δ）を算出する。Ｓは所定時間とする。この場合、優先用出力バッファ２４−１は、第１のＩＰパケットを滞留設定時間Ｓ−α分滞留させた後、時刻Ｔ’＋（Ｓ−α）のタイミングで出力し、第２のＩＰパケットを滞留設定時間Ｓ−（α−ｔ＋Δ）分滞留させた後、時刻Ｔ’＋（Ｓ−α）＋ｔのタイミングで出力する。ひとたび構成されたフレームの伝送遅延は、フレームによらず等しいため、送信装置１及び受信装置２においてΔは同じ値として扱うことができる。したがって、優先用入力バッファ１１−１が入力する第１のＩＰパケットのタイミングと第２のＩＰパケットのタイミングとの間の時間間隔と、優先用出力バッファ２４−１が出力する第１のＩＰパケットのタイミングと第２のＩＰパケットのタイミングとの間の時間間隔とは、同じｔになるから、伝送遅延の揺らぎを抑制することが可能となる。

以上のように、本発明の実施形態（実施例１）の受信装置２によれば、パケット振り分け部２２が、スロットのスロットヘッダーにおける「先頭ＴＬＶ指示」フィールドの値、及び、そのスロットに格納されたＴＬＶパケットの最終端を含むスロットについて、そのスロットヘッダーにおける「先頭ＴＬＶ指示」直後の４ビットの値に基づいて、クロック情報を含むＴＬＶパケットであるか否かを判定して振り分けを行うと共に、スロットヘッダーから遅延量を取り出すようにした。そして、優先用出力バッファ２４−１が、クロック情報を含むＩＰパケットを、遅延量に基づいて算出した滞留設定時間分遅延させて出力するようにした。これにより、受信装置２は、送信装置１の優先用入力バッファ１１−１に入力されるクロック情報を含む複数のＩＰパケットにおける時間間隔について、それと同じ時間間隔でＩＰパケットを出力することができる。例えば、送信装置１の優先用入力バッファ１１−１が、第１のクロック情報を含むＩＰパケットを時刻Ｔのタイミングで入力し、第２のクロック情報を含むＩＰパケットを時刻Ｔ＋ｔのタイミングで入力した場合、受信装置２の優先用出力バッファ２４−１において、第１のクロック情報を含むＩＰパケットを時刻Ｔ’’のタイミング、すなわち（Ｔ’＋（Ｓ−α））のタイミングで出力し、第２のクロック情報を含むＩＰパケットを時刻Ｔ’’＋ｔのタイミング、すなわち（Ｔ’＋（Ｓ−α）＋ｔ）のタイミングで出力することができる。したがって、送信装置１から受信装置２へ可変長パケットを送信する際に、クロック情報を含むパケットの伝送遅延の揺らぎを抑制することができる。つまり、可変長パケットの効率的な伝送を行いながら、送信装置１は、クロックを調整するために用いるＰＣＲ等のクロック情報を受信装置２へ送信し、受信装置２は、ＰＣＲ等のクロック情報に基づいてクロックを調整することにより、送信側のクロックと受信側のクロックとを確実に同期させることができる。そして、例えば、受信した可変長パケットからコンテンツの符号化信号を正しく復号し、正しく再生して画面表示することができる。

次に、実施例２について説明する。実施例２は、受信側のクロックを送信側のクロックに同期させるために必要なクロック情報を含むＩＰパケットについて遅延量を算出し、この遅延量をＴＬＶパケットに格納して送受信する例である。実施例１と実施例２とを比較すると、実施例１では、送信装置１は、スロットヘッダーの「遅延量」フィールドに遅延量を格納して送信し、クロック情報を含むＴＬＶパケットを識別するためにスロットヘッダーの「開始ＴＬＶ指示」フィールドを用いるのに対し、実施例２では、ＴＬＶパケットの「遅延量」フィールドに遅延量を格納して送信し、スロットヘッダーの「開始ＴＬＶ指示」フィールドを用いない点で相違する。

〔送信装置〕
実施例２の送信装置１について詳細に説明する。実施例２の送信装置１は、図１に示した実施例１と同様の構成をしているが、優先用入力バッファ１１−１及びフレーム構成部１３の処理が異なる。その他の構成部は同様の処理を行う。また、実施例２の優先用入力バッファ１１−１は、図２に示した実施例１と同様の構成をしているが、制御部１６の処理が異なる。

（優先用入力バッファ）
実施例２の優先用入力バッファ１１−１は、図３に示したように、制御部１６及び記憶部１７を備えている。優先用入力バッファ１１−１は、パケット振り分け部１０からクロック情報を含むＩＰパケットを入力し、バッファに格納する。また、優先用入力バッファ１１−１は、タイマー１２から時間情報を、フレーム構成部１３から指定量を含むトリガーをそれぞれ入力し、トリガーを入力したタイミングで、指定量のＩＰパケットをバッファから読み出し、ＴＬＶパケットにカプセル化する。そして、優先用入力バッファ１１−１は、時間情報に基づいて、入力してから出力するまでの間の遅延量を算出し、ＴＬＶパケットの「パケット種別」フィールドに０ｘＦＤの値を設定し、ＴＬＶパケットの最後尾の「遅延量フィールド」に遅延量を設定し、クロック情報及び遅延量を含むＴＬＶパケットをフレーム構成部１３に出力する。ここで、「パケット種別」は、パケットが遅延量を含むか否か、すなわちクロック情報を含むか否かを判定するための情報である。また、ＩＰパケットをバッファに格納する処理、トリガーを入力したタイミングでＩＰパケットをバッファから読み出してＴＬＶパケットにカプセル化する処理、及び遅延量を算出する処理については実施例１と同様である。

図１２は、実施例２における優先用入力バッファ１１−１の処理を示すフローチャートである。優先用入力バッファ１１−１の制御部１６は、図４に示したステップＳ４０１〜ステップＳ４０６と同様の処理を行う（ステップＳ１２０１〜ステップＳ１２０６）。制御部１６は、タイマー１２から入力した時間情報に基づいて、時間情報が示す時刻に所定時間を加える等して、ステップＳ１２０９においてＴＬＶパケットの最終端をフレーム構成部１３に出力すると予想される時刻（出力時刻）を求め、そのＴＬＶパケットに対応するＩＰパケットについての入力時刻をメモリから読み出し、出力時刻と入力時刻との間の差を算出し、遅延量を求める（ステップＳ１２０７）。

制御部１６は、ＴＬＶパケットの「パケット種別」フィールドに０ｘＦＤの値を設定し、ＴＬＶパケットの最後尾の「遅延量」フィールドに、ステップＳ１２０７において求めた遅延量を設定する（ステップＳ１２０８）。そして、制御部１６は、ＴＬＶパケットをフレーム構成部１３に出力する（ステップＳ１２０９）。尚、ＴＬＶパケットは、指定量に応じて分割される場合もあり、この場合は、指定量に分割されたＴＬＶパケットがフレーム構成部１３に出力される。

制御部１６は、ステップＳ１２０９の後、または、ステップＳ１２０４においてトリガーを入力していないと判定した場合（ステップＳ１２０４：Ｎ）、処理を終了し、ステップＳ１２０１へ移行する。

このように、優先用入力バッファ１１−１によって、フレーム構成部１３からの指定量を含むトリガーに従って、クロック情報及び遅延量を含む指定量のＴＬＶパケットがフレーム構成部１３に出力される。

入力バッファ１１−２は、パケット振り分け部１０からクロック情報を含まないＩＰパケットを入力し、先入れ先出し型のバッファに格納する。また、入力バッファ１１−２は、フレーム構成部１３から指定量を含むトリガーを入力し、トリガーを入力したタイミングで、指定量のＩＰパケットをバッファから読み出し、ＴＬＶパケットにカプセル化し、ＴＬＶパケットの「パケット種別」フィールドに０ｘＦＤ以外の値を設定し、クロック情報及び遅延量を含まないＴＬＶパケットをフレーム構成部１３に出力する。尚、入力バッファ１１−２は、優先用入力バッファ１１−１と異なり、遅延量を算出する機能を有していない。

図１３は、実施例２において、優先用入力バッファ１１−１により生成されるＴＬＶパケットを説明する図である。このＴＬＶパケットは、「０１」「１１１１１１」「パケット種別」「データ長」「データ」「遅延量」の各フィールドを有して構成される。「パケット種別」は、ＴＬＶパケットの種類を識別するために、ＴＬＶパケットが遅延量を含む場合は０ｘＦＤの値が設定され、遅延量を含まない場合は０ｘＦＤ以外の値が設定される。

このように、ＴＬＶパケットの「パケット種別」フィールドに設定された値によって、ＴＬＶパケットに遅延量が含まれているか否か、すなわち、ＴＬＶパケットがクロック情報を含むパケットであるか否かを判定することができる。

尚、実施例２では、ＴＬＶパケットの「遅延量」フィールドに遅延量が設定されていることを示すために、「パケット種別」フィールドに０ｘＦＤの値を設定するようにしたが、必ずしもこの値である必要はなく他の値であってもよい。また、「パケット種別」フィールド以外のフィールドに所定値を設定するようにしてもよい。また、実施例１におけるスロットヘッダーの「遅延量」フィールドには、３２ビットのうち先頭の４ビットを０とした値が設定されるが、実施例２におけるＴＬＶパケットの「遅延量」フィールドには、先頭の４ビットを０とする値が設定される必要はなく、３２ビット全てを遅延量として使用するようにしてもよい。

（フレーム構成部）
実施例２のフレーム構成部１３は、優先用入力バッファ１１−１からクロック情報及び遅延量を含むＴＬＶパケットを、入力バッファ１１−２からクロック情報及び遅延量を含まないＴＬＶパケットを、タイマー１２から時間情報をそれぞれ入力し、伝送路符号化の単位であるスロットにＴＬＶパケットを順次格納する。また、フレーム構成部１３は、時間情報に基づいて、一定周期のトリガーを、スロットに格納可能なバイト量を示す指定量と共に、優先用入力バッファ１１−１及び入力バッファ１１−２に出力する。トリガーに対応して入力したＴＬＶパケットはスロットに格納され、フレームが構成される。そして、フレーム構成部１３は、スロットにより構成されるフレームを伝送路符号化処理部１４に出力する。

図１４は、実施例２におけるスロットの例を説明する図である。フレーム構成部１３によって、図１４に示すスロットからなるフレームＮ，Ｎ＋１が構成される。フレームＮにおいて、優先用入力バッファ１１−１から入力されたＴＬＶパケット＃１は、最終端に遅延量が設定されており、第１のスロットの先頭から格納される。そして、入力バッファ１１−２から入力されたＴＬＶパケット＃２は、遅延量が含まれておらず、前半が第１のスロットにおいて残りの領域から格納され、後半が第２のスロットの先頭から格納される。そして、優先用入力バッファ１１−１から入力されたＴＬＶパケット＃３は、最終端に遅延量が設定されており、前半が第２のスロットにおいて残りの領域から格納され、後半が第３のスロットの先頭から格納される。

また、フレームＮ＋１において、優先用入力バッファ１１−１から入力されたＴＬＶパケット＃４は、最終端に遅延量が設定されており、前半が第１のスロットの先頭から格納され、後半が第２のスロットの先頭から格納される。そして、入力バッファ１１−２から入力されたＴＬＶパケット＃５は、遅延量が含まれておらず、前半が第２のスロットにおいて残りの領域から格納され、後半が第３のスロットの先頭から格納される。

このように、フレーム構成部１３によって、優先用入力バッファ１１−１からクロック情報及び遅延量を含むＴＬＶパケットが入力され、入力バッファ１１−２からクロック情報及び遅延量を含まないＴＬＶパケットが入力され、フレームを構成するスロットの任意の位置に配置される。実施例１では、クロック情報を含むＴＬＶパケットが、フレームを構成する先頭のスロットから配置され、クロック情報を含まないＴＬＶパケットが、フレームを構成する残りのスロットに配置される。これに対し、実施例２では、クロック情報及び遅延量を含むＴＬＶパケットであるか否かにかかわらず、フレーム構成するスロットの任意の位置に配置される。

以上のように、本発明の実施形態（実施例２）の送信装置１によれば、優先用入力バッファ１１−１が、受信側のクロックを送信側のクロックに同期させるために必要なクロック情報を含むＩＰパケットについて遅延量を算出し、ＴＬＶパケットにカプセル化する際に、「パケット種別」フィールドに所定値を設定し、データの最終端の「遅延量」フィールドに遅延量を設定するようにした。そして、フレーム構成部１３が、優先用入力バッファ１１−１から入力したクロック情報及び遅延量を含むＴＬＶパケットをスロットに格納しフレームを構成し、変調処理部１５が、フレームから変調信号を生成し、放送伝送路３を介して受信装置２へ送信するようにした。これにより、受信装置２は、変調信号を受信し、スロットに格納されたＴＬＶパケットの「パケット種別」フィールドの値に基づいて、クロック情報を含むＴＬＶパケットを識別し、「遅延量」フィールドの遅延量に基づいて、クロック情報を含むＩＰパケットを遅延させることができる。したがって、送信装置１の優先用入力バッファ１１−１に入力されるクロック情報を含む複数のＩＰパケットにおける時間間隔について、それと同じ時間間隔のＩＰパケット（クロック情報を含む複数のＩＰパケット）を受信装置２において生成することができる。これにより、送信装置１から受信装置２へ可変長パケットを送信する際に、クロック情報を含むパケットの伝送遅延の揺らぎを抑制することができる。

〔受信装置〕
次に、実施例２の受信装置２について詳細に説明する。実施例２の受信装置２は、図８に示した実施例１と同様の構成をしているが、パケット振り分け部２２の処理が異なる。その他の構成部は同様の処理を行う。また、実施例２の優先用出力バッファ２４−１は、図１０に示した実施例１と同様の構成をしており、その処理は、図１１に示した実施例１と同様である。

（パケット振り分け部）
実施例２のパケット振り分け部２２は、伝送路復号処理部２１からフレームを入力し、フレームを構成するスロットからＴＬＶパケットを取り出し、クロック情報を含むＴＬＶパケットであるか否かを判定し、クロック情報を含むＴＬＶパケットとクロック情報を含まないＴＬＶパケットとに振り分ける。また、クロック情報を含むＴＬＶパケットの遅延量をＴＬＶパケットから取り出す。具体的には、パケット振り分け部２２は、ＴＬＶパケットの「パケット種別」フィールドの値が０ｘＦＤであるか否かを判定し、０ｘＦＤの値を有するＴＬＶパケットを、クロック情報を含むＴＬＶパケットとして扱い、０ｘＦＤの値を有さないＴＬＶパケットを、クロック情報を含まないＴＬＶパケットとして扱う。また、クロック情報を含むＴＬＶパケットの「遅延量」フィールドから遅延量を取り出す。そして、パケット振り分け部２２は、ＴＬＶパケットをＩＰパケットにデカプセル化し、クロック情報を含むＩＰパケット及び遅延量を優先用出力バッファ２４−１に出力し、クロック情報を含まないＩＰパケットを出力バッファ２４−２に出力する。

図１５は、実施例２におけるパケット振り分け部２２の処理を示すフローチャートである。パケット振り分け部２２は、伝送路復号処理部２１からスロットにより構成されるフレームを入力し（ステップＳ１５０１）、そのスロットからＴＬＶパケットを取り出し（ステップＳ１５０２）、ＴＬＶパケットから「パケット種別」フィールドの値を取り出す（ステップＳ１５０３）。

パケット振り分け部２２は、「パケット種別」フィールドの値が０ｘＦＤであるか否かを判定し（ステップＳ１５０４）、０ｘＦＤであると判定した場合（ステップＳ１５０４:Ｙ）、ＴＬＶパケットの「遅延量」フィールドから遅延量を取り出す（ステップＳ１５０５）。そして、パケット振り分け部２２は、ＴＬＶパケットをＩＰパケットにデカプセル化し（ステップＳ１５０６）、ＩＰパケット及び遅延量を優先用出力バッファ２４−１に出力し（ステップＳ１５０７）、ステップＳ１５０１へ移行する。

パケット振り分け部２２は、ステップＳ１５０４において、「パケット種別」フィールドの値が０ｘＦＤでないと判定した場合（ステップＳ１５０４：Ｎ）、ＴＬＶパケットをＩＰパケットにデカプセル化し（ステップＳ１５０８）、ＩＰパケットを出力バッファ２４−２に出力し（ステップＳ１５０９）、ステップＳ１５０１へ移行する。

このように、パケット振り分け部２２によって、フレームを構成するスロットからＴＬＶパケットが取り出され、ＴＬＶパケットにおける「パケット種別」フィールドの値に基づいて、クロック情報を含むＴＬＶパケット及びクロック情報を含まないＴＬＶパケットが振り分けられる。また、ＴＬＶパケットの「遅延量」フィールドから遅延量が取り出され、ＴＬＶパケットがＩＰパケットにデカプセル化され、クロック情報を含むＩＰパケット及び遅延量が優先用出力バッファ２４−１に出力され、クロック情報を含まないＩＰパケットが出力バッファ２４−２に出力される。

以上のように、本発明の実施形態（実施例２）の受信装置２によれば、パケット振り分け部２２が、ＴＬＶパケットにおける「パケット種別」フィールドの値に基づいて、クロック情報を含むＴＬＶパケットであるか否かを判定して振り分けを行うと共に、ＴＬＶパケットの「遅延量」フィールドから遅延量を取り出すようにした。そして、優先用出力バッファ２４−１が、クロック情報を含むＩＰパケットを、遅延量に基づいて算出した滞留設定時間分遅延させて出力するようにした。これにより、実施例１と同様に、受信装置２は、送信装置１の優先用入力バッファ１１−１に入力されるクロック情報を含む複数のＩＰパケットにおける時間間隔について、それと同じ時間間隔でＩＰパケットを出力することができる。したがって、送信装置１から受信装置２へ可変長パケットを送信する際に、クロック情報を含むパケットの伝送遅延の揺らぎを抑制することができる。つまり、可変長パケットの効率的な伝送を行いながら、送信装置１は、クロックを調整するために用いるＰＣＲ等のクロック情報を受信装置２へ送信し、受信装置２は、ＰＣＲ等のクロック情報に基づいてクロックを調整することにより、送信側のクロックと受信側のクロックとを確実に同期させることができる。そして、例えば、受信した可変長パケットからコンテンツの符号化信号を正しく復号し、正しく再生して画面表示することができる。

以上、実施例を挙げて本発明を説明したが、本発明は前記実施例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、前記実施例１，２では、可変長パケットとして、ＩＰヘッダーを持つＩＰパケットを用い、伝送路符号化及び変調処理として、前述の非特許文献１，２に規定される高度広帯域衛星デジタル放送の伝送方式を用いて説明した。しかし、可変長パケットの形式はＩＰパケットである必要はなく、ヘッダー圧縮されたパケットでもよいし、他の形式の可変長パケットでもよい。また、伝送方式も、前述の非特許文献１，２に規定されるものに限定されない。

また、前記実施例１，２では、受信装置２の出力を２系統として説明したが、１系統の出力にまとめるようにしてもよい。さらに、実施例１，２では、送信装置１の優先用入力バッファ１１−１が、伝送路符号化処理とは独立したタイマー１２の時間情報を用いて遅延量を算出し、受信装置２の優先用出力バッファ２４−１が、伝送路復号処理とは独立したタイマー２３の時間情報を用いて滞留設定時間を算出するようにした。しかし、優先用入力バッファ１１−１が、伝送路符号化処理を行うクロックに基づいて遅延量を算出し、優先用出力バッファ２４−１が、伝送路復号処理を行うクロックを用いて滞留設定時間を算出するようにしてもよい。

尚、本発明の実施形態による送信装置１及び受信装置２のハード構成としては、通常のコンピュータを使用することができる。送信装置１及び受信装置２は、ＣＰＵ、ＲＡＭ等の揮発性の記憶媒体、ＲＯＭ等の不揮発性の記憶媒体、及びインターフェース等を備えたコンピュータによって構成される。送信装置１に備えたパケット振り分け部１０、優先用入力バッファ１１−１、入力バッファ１１−２、タイマー１２、フレーム構成部１３、伝送路符号化処理部１４及び変調処理部１５の各機能は、これらの機能を記述したプログラムをＣＰＵに実行させることによりそれぞれ実現される。また、受信装置２に備えた復調処理部２０、伝送路復号処理部２１、パケット振り分け部２２、タイマー２３、優先用出力バッファ２４−１及び出力バッファ２４−２の各機能は、これらの機能を記述したプログラムをＣＰＵに実行させることによりそれぞれ実現される。これらのプログラムは、磁気ディスク（フロッピー（登録商標）ディスク、ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤ等）、半導体メモリ等の記憶媒体に格納して頒布することもできる。

１送信装置
２受信装置
３放送伝送路
１０パケット振り分け部
１１−１優先用入力バッファ
１１−２入力バッファ
１２タイマー
１３フレーム構成部
１４伝送路符号化処理部
１５変調処理部
１６制御部
１７記憶部
２０復調処理部
２１伝送路復号処理部
２２パケット振り分け部
２３タイマー
２４−１優先用出力バッファ
２４−２出力バッファ
２５制御部
２６記憶部

Claims

所定間隔でサンプリングされた時間情報からなるクロック情報を含む可変長パケットを入力してバッファに格納し、前記バッファから可変長パケットを読み出して出力し、前記出力した可変長パケットに対し、伝送路符号化処理及び変調処理を行い、変調信号を送信する送信装置と、
前記変調信号を受信して復調処理及び伝送路復号処理を行い、スロットから可変長パケットを取り出し、可変長パケットに含まれるクロック情報に基づいてクロックを調整する受信装置と、を含む伝送システムにおける前記送信装置であって、
受信装置へ送信される可変長パケットを入力し、クロック情報を含む可変長パケットとクロック情報を含まない可変長パケットとに振り分けるパケット振り分け部と、
前記パケット振り分け部により振り分けられたクロック情報を含む可変長パケットを入力し、前記クロック情報を含む可変長パケットを記憶部に格納し、所定のタイミングにて前記記憶部からクロック情報を含む可変長パケットを読み出して出力し、前記クロック情報を含む可変長パケットを入力してから出力するまでの間の時間を、前記クロック情報を含む可変長パケットを入力する時間間隔と同じ時間間隔を受信装置にて生成するために用いる遅延量として算出する第１の入力バッファと、
前記パケット振り分け部により振り分けられたクロック情報を含まない可変長パケットを入力し、前記クロック情報を含まない可変長パケットを記憶部に格納し、所定のタイミングにて前記記憶部から前記クロック情報を含まない可変長パケットを読み出して出力する第２の入力バッファと、を備え、
前記第１の入力バッファ及び前記第２の入力バッファにより出力された可変長パケット、及び前記第１の入力バッファにより算出された遅延量を格納した複数のスロットからなるフレームに対し、伝送路符号化処理及び変調処理を行い、変調信号を前記受信装置へ送信し、前記変調信号を受信した受信装置に、前記遅延量に基づいて、前記クロック情報を含む可変長パケットの出力タイミングを、当該送信装置における前記時間間隔と同じ時間間隔になるように遅延させ、前記遅延させた可変長パケットに含まれるクロック情報に基づいてクロックを調整させる、ことを特徴とする送信装置。
請求項１に記載の送信装置において、
前記第１の入力バッファ及び第２の入力バッファにより記憶部から可変長パケットが読み出される所定のタイミング及び読み出し量を決定するためのトリガーを、前記第１の入力バッファ及び第２の入力バッファに出力し、前記第１の入力バッファ及び前記第２の入力バッファから、前記トリガーに対応した読み出し量の可変長パケットをそれぞれ入力し、前記第１の入力バッファから遅延量を入力し、前記可変長パケット及び遅延量をスロットに格納してフレームを構成するフレーム構成部を備え、
前記第１の入力バッファは、前記可変長パケットを入力したときの時刻と、前記可変長パケットを出力したときの時刻との間の差を前記遅延量として算出し、前記可変長パケット及び遅延量を前記フレーム構成部に出力し、
前記フレーム構成部は、前記第１の入力バッファから入力した可変長パケットを、スロットの先頭から格納し、前記スロットの先頭から格納したことを示す情報を、前記スロットのスロットヘッダーに格納し、前記第１の入力バッファから入力した遅延量を、前記可変長パケットの最終端を格納したスロットのスロットヘッダーに格納し、前記第２の入力バッファから入力した可変長パケットを、前記スロットの残りの領域から格納する、ことを特徴とする送信装置。
請求項１に記載の送信装置において、
前記第１の入力バッファ及び第２の入力バッファにより記憶部から可変長パケットが読み出される所定のタイミング及び読み出し量を決定するためのトリガーを、前記第１の入力バッファ及び第２の入力バッファに出力し、前記第１の入力バッファ及び前記第２の入力バッファから、前記トリガーに対応した読み出し量の可変長パケットをそれぞれ入力し、前記可変長パケットをスロットに格納してフレームを構成するフレーム構成部を備え、
前記第１の入力バッファは、前記可変長パケットを入力したときの時刻と、前記可変長パケットを出力したときの時刻との間の差を前記遅延量として算出し、前記遅延量を前記可変長パケットに設定すると共に、前記クロック情報を含むパケットであることを示すパケット種別を前記可変長パケットに設定する、ことを特徴とする送信装置。
請求項１の送信装置から前記変調信号を受信して復調処理及び伝送路復号処理を行い、スロットから可変長パケットを取り出し、可変長パケットに含まれる、所定間隔でサンプリングされた時間情報からなるクロック情報に基づいてクロックを調整する受信装置において、
前記スロットから取り出した可変長パケットを、クロック情報を含む可変長パケットとクロック情報を含まない可変長パケットとに振り分けると共に、前記遅延量を前記スロットから取り出して出力するパケット振り分け部と、
前記パケット振り分け部により振り分けられたクロック情報を含む可変長パケット及び前記パケット振り分け部により出力された遅延量を入力し、前記クロック情報を含む可変長パケットを記憶部に格納し、所定時間から前記遅延量を減算して滞留設定時間を求め、前記クロック情報を含む可変長パケットを入力してから前記滞留設定時間経過した後に、前記記憶部から前記クロック情報を含む可変長パケットを読み出して、前記送信装置がクロック情報を含む可変長パケットを入力する時間間隔と同じ時間間隔になるように出力する第１の出力バッファと、
前記パケット振り分け部により振り分けられたクロック情報を含まない可変長パケットを入力し、前記クロック情報を含まない可変長パケットを記憶部に格納し、前記第１の出力バッファにより前記クロック情報を含む可変長パケットを出力していないタイミングにて、前記記憶部から前記クロック情報を含まない可変長パケットを読み出して出力する第２の出力バッファと、を備え、
前記第１の出力バッファにより出力された可変長パケットに含まれるクロック情報に基づいてクロックを調整する、ことを特徴とする受信装置。
請求項２の送信装置から前記変調信号を受信する請求項４の受信装置において、
前記パケット振り分け部は、前記スロットのスロットヘッダーに、スロットの先頭から可変長パケットを格納したことを示す情報が存在する場合のスロットについて、前記スロットの先頭からクロック情報を含む可変長パケットを取り出し、前記可変長パケットの最終端が格納されたスロットのスロットヘッダーから前記遅延量を取り出し、前記スロットの残りの領域からクロック情報を含まない可変長パケットを取り出し、クロック情報を含む可変長パケットとクロック情報を含まない可変長パケットとに振り分ける、ことを特徴とする受信装置。
請求項３の送信装置から前記変調信号を受信する請求項４の受信装置において、
前記パケット振り分け部は、前記スロットから可変長パケットを取り出し、前記可変長パケットに設定されたパケット種別がクロック情報を含むパケットであることを示している場合、前記可変長パケットを、クロック情報を含む可変長パケットとして振り分け、前記可変長パケットから前記遅延量を取り出し、前記パケット種別がクロック情報を含むパケットであることを示していない場合、前記可変長パケットを、クロック情報を含まない可変長パケットとして振り分ける、ことを特徴とする受信装置。
コンピュータを、請求項１から３までのいずれか一項に記載の送信装置として機能させるための送信プログラム。
コンピュータを、請求項４から６までのいずれか一項に記載の受信装置として機能させるための受信プログラム。