JP5388201B2 - Pachinko machine - Google Patents
Pachinko machine Download PDFInfo
- Publication number
- JP5388201B2 JP5388201B2 JP2009244236A JP2009244236A JP5388201B2 JP 5388201 B2 JP5388201 B2 JP 5388201B2 JP 2009244236 A JP2009244236 A JP 2009244236A JP 2009244236 A JP2009244236 A JP 2009244236A JP 5388201 B2 JP5388201 B2 JP 5388201B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- game
- abnormality
- identification information
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
乱数発生部を備えた遊技機に関する。 It relates to a gaming machine having a random number generator.
乱数発生部を備えた遊技機では、水晶振動子や発振器等の発振子で構成される乱数クロック発生回路により所定の周期で発生したクロックに基づいて、クロックカウント回路により所定の桁数の乱数値を周期的にカウントさせ、遊技の制御を行うCPUがカウント値記憶回路に記憶されたカウント値を抽出してこれを読み込み、読み込まれたカウント値を当否抽選や識別情報内容決定用等の乱数として使用している。このようにハードウェアにより乱数値をカウントする乱数発生部を用いることで、CPUにより制御されるソフトウェアがプログラムを実行させて乱数値をカウントする場合に比べてソフトウェアの負担が軽減され、また、乱数クロック発生回路によるクロックの発生周期に応じて高速に乱数を発生・更新させることができる(特開2003−190483号公報、特開平7−124296号公報)。 In a gaming machine equipped with a random number generator, a random number value of a predetermined number of digits is generated by a clock count circuit based on a clock generated at a predetermined cycle by a random number clock generation circuit composed of an oscillator such as a crystal resonator or an oscillator. The CPU which controls the game periodically extracts the count value stored in the count value storage circuit and reads it, and uses the read count value as a random number for determination of the lottery or identification information content. I use it. By using a random number generator that counts random values by hardware as described above, the software load is reduced as compared with the case where software controlled by the CPU executes a program and counts random values. Random numbers can be generated and updated at high speed according to the clock generation cycle of the clock generation circuit (Japanese Patent Laid-Open Nos. 2003-190483 and 7-124296).
しかしながら、上記のようなハードウェアにより乱数値をカウントする乱数発生部を用いた遊技機においては、乱数発生部を構成する乱数クロック発生回路(発振子)や、同じく乱数発生部を構成するクロックカウント回路において、何らかの異常動作が発生した場合には、乱数値が周期的にカウントされずにカウント停止の状態になることがあった。このような状態になると、CPUがカウント値記憶回路に記憶された同一のカウント値を繰り返して読み込む事態が生じていた。そして、このような状態に陥っても遊技機は異常動作を報知せずに稼動を続行するため、なかなか乱数発生部の異常動作に気付きにくかった。このとき、遊技者がそのまま遊技を続けることにより遊技ホールにとって不利な抽選用乱数が繰り返し読み込まれた場合には、遊技ホール側に損害が生じ、一方、遊技者にとって不利な抽選用乱数が繰り返し読み込まれた場合には、遊技者側に損害が生じていた。また、乱数発生部において何らかの故障が生じた場合に、この故障が乱数クロック発生回路(発振子)における異常動作によるものか、あるいは、クロックカウント回路における異常動作によるものかが判別しにくい、という問題があった。 However, in a gaming machine using a random number generator that counts random values by hardware as described above, a random number clock generator (oscillator) that constitutes the random number generator, or a clock count that also constitutes the random number generator. When some abnormal operation occurs in the circuit, the random number value may not be counted periodically and may be stopped. In such a state, the CPU repeatedly reads the same count value stored in the count value storage circuit. And even if it falls into such a state, since a game machine continues operation | movement without alert | reporting abnormal operation | movement, it was hard to notice abnormal operation | movement of a random number generation part. At this time, if the random number for lottery that is disadvantageous for the game hall is repeatedly read by the player continuing the game as it is, damage is caused to the side of the game hall, while random numbers for lottery that are disadvantageous for the player are repeatedly read. If this happens, damage to the player has occurred. In addition, when any failure occurs in the random number generator, it is difficult to determine whether this failure is due to abnormal operation in the random number clock generation circuit (oscillator) or abnormal operation in the clock count circuit. was there.
そこで、特許文献1では、乱数発生部を構成する乱数クロック発生回路及びクロックカウント回路における異常動作を検出して異常箇所を判別し、早期にこれを報知することが可能な遊技機が提案されている。
本発明は、乱数発生回路における異常動作を早期に検出して遊技者及びホール側の利益を損なわせない手段を提供することを目的とする。 The present invention aims at providing a player and the hand stage not to impair the benefits of the hole side detects the definitive abnormal operation a turbulent few rounds producing circuit early.
本態様に係るパチンコ遊技機は、
遊技者により操作可能な発射操作手段と、
発射操作手段が操作された場合、遊技領域に遊技球を発射する遊技球発射手段と、
所定の周波数でクロックを発生させる乱数クロック発生手段と、
乱数クロック発生手段により発生したクロックに基づいて乱数値をカウントする乱数カウント手段と、
乱数カウント手段によりカウントされたカウントされた乱数値の中から一つのカウント値を抽出する乱数抽出手段と、
識別情報を変動表示及び停止表示可能な識別情報表示部と、
識別情報の変動表示開始時においては、乱数抽出手段により抽出されたカウント値を用いて当否判定を行い、当該当否判定結果が当選である場合には識別情報の停止表示態様として所定態様を決定し、当該当否判定結果が非当選である場合には識別情報の停止表示態様として当該所定態様以外を決定する識別情報表示内容決定手段と、
識別情報表示部で識別情報の変動表示を実行した後、識別情報の停止表示態様を停止表示する識別情報表示制御手段と、
識別情報の停止表示態様が前記所定態様である場合、遊技者にとって有利な特別遊技に移行する特別遊技制御手段と
を有するパチンコ遊技機において、
乱数クロック発生手段及び/又は乱数カウント手段が正常に機能しているか否かを判定する乱数発生部異常有無判定手段と、
識別情報が変動表示中である場合には当該識別情報の変動表示が終了して停止表示が実行された後、乱数発生部異常有無判定手段の判定結果に基づき異常対応が必要か否かを決定する異常対応要否決定手段と、
異常対応要否決定手段により異常対応が必要であると決定された場合、当該識別情報の停止表示態様が前記所定態様でないときには識別情報表示制御手段による次の識別情報の変動を禁止し、当該識別情報の停止表示態様が前記所定態様であるときには特別遊技制御手段による特別遊技への移行を禁止する遊技進行停止手段と、
異常対応要否決定手段により異常対応が必要であると決定された場合、発射操作手段が操作されている場合でも遊技領域に遊技球が発射されることを禁止する遊技球発射禁止手段と
を有し、
識別情報の変動表示中において乱数クロック発生手段及び/又は乱数カウント手段が正常に機能していない状況となっても、当該識別情報の変動表示開始時において決定された識別情報の停止表示態様を維持した上で、識別情報表示制御手段、異常対応要否決定手段及び遊技進行停止手段に係る処理を実行するよう構成されている
ことを特徴とするパチンコ遊技機である。
<付記>
尚、本態様とは異なる別態様について以下に列記しておくが、これらには何ら限定されることなく実施することが可能である。
本別態様(1)は、遊技者により操作可能な発射操作手段(操作ハンドル8)と、
発射操作手段(操作ハンドル8)が操作された場合、遊技領域(遊技領域20)に遊技球を発射する遊技球発射手段(発射装置制御基板200)と、
所定の周波数でクロックを発生させる乱数クロック発生手段(乱数クロック発生回路B51)と、
乱数クロック発生手段(乱数クロック発生回路B51)により発生したクロックに基づいて乱数値をカウントする乱数カウント手段(クロックカウント回路B81〜B84)と、
乱数カウント手段(クロックカウント回路B81〜B84)によりカウントされたカウントされた乱数値の中から一つのカウント値を抽出する乱数抽出手段(乱数取得判定実行手段1120)と、
識別情報(特別図柄)を変動表示及び停止表示可能な識別情報表示部(図柄表示装置28)と、
乱数抽出手段(乱数取得判定実行手段1120)により抽出されたカウント値を用いて決定された識別情報(特別図柄)の表示内容に従い識別情報表示部(図柄表示装置28)で識別情報(特別図柄)の変動表示及び停止表示を実行する識別情報表示制御手段(表示制御手段1150)と、
識別情報(特別図柄)の停止表示が所定態様である場合、遊技者にとって有利な特別遊技に移行する特別遊技制御手段(特別遊技制御手段1170)と
を有するパチンコ遊技機において、
乱数クロック発生手段(乱数クロック発生回路B51)及び/又は乱数カウント手段(クロックカウント回路B81〜B84)が正常に機能しているか否かを判定する乱数発生部異常有無判定手段(異常信号出力有無判定手段1410)と、
識別情報(特別図柄)が変動表示中である場合には当該識別情報の変動表示が終了して停止表示が実行された後、乱数発生部異常有無判定手段(異常信号出力有無判定手段1410)の判定結果に基づき異常対応が必要か否かを決定する異常対応要否決定手段(異常対応要否決定手段1420)と、
異常対応要否決定手段(異常対応要否決定手段1420)により異常対応が必要であると決定された場合、当該識別情報の停止表示が前記所定態様でないときには識別情報表示制御手段(表示制御手段1150)による次の識別情報の変動を禁止し、当該識別情報の停止表示が前記所定態様であるときには特別遊技制御手段(特別遊技制御手段1170)による特別遊技への移行を禁止する遊技進行停止手段(遊技進行停止手段1431)と、
異常対応要否決定手段(異常対応要否決定手段1420)により異常対応が必要であると決定された場合、発射操作手段(発射ハンドル8)が操作されている場合でも遊技領域(遊技領域20)に遊技球が発射されることを禁止する遊技球発射禁止手段(遊技球発射禁止手段1432)と
を有することを特徴とするパチンコ遊技機である。
ここで、乱数発生部自体で異常信号を発生することが可能な別態様に係るパチンコ遊技機の場合では、下記の構成を採る。
まず、当該別態様のパチンコ遊技機は、乱数クロック発生手段(乱数クロック発生回路B51)及び/又は乱数カウント手段(クロックカウント回路B81〜B84)が正常に機能しているか否かを検知し、正常に機能していない場合には異常信号を出力する異常信号出力手段(クロック監視回路B95、オーバーフロー信号出力回路B97)を有している。
更に、乱数発生部異常有無判定手段は、異常信号出力手段(クロック監視回路B95、オーバーフロー信号出力回路B97)により異常信号が出力されているかを判定する異常信号出力有無判定手段(異常信号出力有無判定手段1410)である。
本別態様(2)は、異常対応要否決定手段(異常対応要否決定手段1420)は、識別情報(特別図柄)が変動表示中でない場合には特別遊技に移行していないことを条件として、乱数発生部異常有無判定手段(異常信号出力有無判定手段1410)により乱数クロック発生手段及び/又は乱数カウント手段が正常に機能していないと判定されたか否か(異常信号が出力されていると判定されたか否か)を確認する、前記別態様(1)のパチンコ遊技機である。
本別態様(3)は、乱数発生部異常有無判定手段(異常信号出力有無判定手段1410)は、識別情報(特別図柄)が変動表示中である場合には当該識別情報の変動表示が終了して停止表示が実行された後のタイミングでのみ、乱数クロック発生手段及び/又は乱数カウント手段が正常に機能しているか否か{異常信号出力手段(クロック監視回路B95、オーバーフロー信号出力回路B97)により異常信号が出力されているか}を判定する、前記別態様(1)又は(2)のパチンコ遊技機である。
The pachinko gaming machine according to this aspect is
A launch operation means operable by a player;
A game ball launching means for launching a game ball into the game area when the firing operation means is operated;
Random number clock generating means for generating a clock at a predetermined frequency;
Random number counting means for counting random values based on the clock generated by the random number clock generating means;
Random number extraction means for extracting one count value from the counted random number values counted by the random number counting means;
An identification information display unit capable of displaying and stopping the identification information in a variable manner,
At the start of the variation display of the identification information, the determination is made using the count value extracted by the random number extraction means, and when the result of the determination is successful, a predetermined mode is determined as the stop display mode of the identification information. The identification information display content determination means for determining other than the predetermined mode as the stop display mode of the identification information when the determination result is non-winning,
An identification information display control means for stopping and displaying the stop display mode of the identification information after executing the variable display of the identification information in the identification information display section;
Special game control means for shifting to a special game advantageous to the player when the stop display mode of the identification information is the predetermined mode;
In a pachinko machine having
A random number generator abnormality presence / absence judging means for judging whether or not the random number clock generating means and / or the random number counting means are functioning normally;
When the identification information is in the variable display, after the variable display of the identification information is finished and the stop display is executed, it is determined whether or not abnormality handling is necessary based on the determination result of the random number generation unit abnormality presence / absence determination means An abnormality handling necessity determination means to
When it is determined by the abnormality handling necessity determining means that the abnormality handling is necessary, when the stop display mode of the identification information is not the predetermined mode, the identification information display control unit prohibits the variation of the next identification information, and the identification A game progress stopping means for prohibiting the transition to a special game by the special game control means when the information stop display mode is the predetermined mode;
A game ball launch prohibiting means for prohibiting a game ball from being launched into the game area even when the launch operation means is operated when it is determined by the abnormality handling necessity determining means that an abnormality handling is necessary;
Have
Even if the random number clock generation means and / or the random number counting means do not function normally during the fluctuation display of the identification information, the stop display mode of the identification information determined at the start of the fluctuation display of the identification information is maintained. In addition, it is configured to execute processing related to the identification information display control means, the abnormality handling necessity determination means, and the game progress stop means.
This is a pachinko machine characterized by this.
<Appendix>
In addition, although the different aspect different from this aspect is listed below, it can implement without being limited to these at all.
This alternative embodiment (1), and operable firing operation means by the player (operation handle 8),
When the firing operation means (operation handle 8) is operated, a game ball launching means (launching device control board 200) that launches a game ball into the game area (game area 20);
Random number clock generation means (random number clock generation circuit B51) for generating a clock at a predetermined frequency;
Random number counting means (clock counting circuits B81 to B84) for counting random values based on the clock generated by the random number clock generating means (random number clock generating circuit B51);
Random number extraction means (random number acquisition determination execution means 1120) for extracting one count value from the random number values counted by the random number counting means (clock count circuits B81 to B84);
An identification information display unit (symbol display device 28) capable of variably displaying and stopping the identification information (special symbol);
The identification information (special symbol) is displayed on the identification information display unit (design symbol display device 28) according to the display content of the identification information (special symbol) determined using the count value extracted by the random number extraction unit (random number acquisition determination execution unit 1120). Identification information display control means (display control means 1150) for executing variable display and stop display of
In a pachinko gaming machine having special game control means (special game control means 1170) for shifting to a special game advantageous to the player when the stop display of the identification information (special symbol) is in a predetermined mode,
Random number generation unit abnormality presence / absence determination unit (abnormal signal output presence / absence determination) for determining whether the random number clock generation unit (random number clock generation circuit B51) and / or the random number count unit (clock count circuits B81 to B84) function normally Means 1410);
When the identification information (special symbol) is in a variable display, after the variable information is displayed and stopped, the random number generation unit abnormality presence / absence determining means (abnormal signal output presence / absence determining means 1410) is displayed. An abnormality handling necessity determining means (abnormality handling necessity determining means 1420) for determining whether an abnormality handling is necessary based on the determination result;
When it is determined by the abnormality handling necessity determining means (abnormality handling necessity determining means 1420) that the abnormality handling is necessary, the identification information display control means (display control means 1150) when the stop display of the identification information is not in the predetermined mode. ) Is prohibited, and when the stop display of the identification information is in the predetermined mode, the game progress stopping means for prohibiting the transition to the special game by the special game control means (special game control means 1170). Game progress stopping means 1431),
When it is determined that abnormality handling is necessary by the abnormality handling necessity determining means (abnormality handling necessity determining means 1420), even when the firing operation means (launching handle 8) is operated, the gaming area (game area 20) A pachinko gaming machine having game ball launch prohibiting means (game ball launch prohibiting means 1432) for prohibiting game balls from being launched.
Here, in the case of a pachinko gaming machine according to another aspect in which the random number generator itself can generate an abnormal signal, the following configuration is adopted.
First, the pachinko gaming machine according to another aspect detects whether the random number clock generation means (random number clock generation circuit B51) and / or the random number count means (clock count circuits B81 to B84) are functioning normally. When the function is not functioning, there is an abnormal signal output means (clock monitoring circuit B95, overflow signal output circuit B97) for outputting an abnormal signal.
Further, the random number generation unit abnormality presence / absence determining means is an abnormality signal output presence / absence determining means (abnormal signal output presence / absence determination) for determining whether an abnormality signal is output by the abnormality signal output means (clock monitoring circuit B95, overflow signal output circuit B97). Means 1410).
This different mode (2) is based on the condition that the abnormality response necessity determination means (abnormality correspondence necessity determination means 1420) is not shifted to the special game when the identification information (special symbol) is not in the variable display. Whether or not the random number generation unit abnormality presence / absence determination unit (abnormal signal output presence / absence determination unit 1410) determines that the random number clock generation unit and / or the random number counting unit are not functioning normally (when an abnormal signal is output) The pachinko gaming machine according to another aspect (1) is confirmed.
In this different mode (3), the random number generator abnormality presence / absence determination means (abnormal signal output presence / absence determination means 1410) terminates the variation display of the identification information when the identification information (special symbol) is being varied. Whether or not the random number clock generating means and / or the random number counting means are functioning normally only at the timing after the stop display is executed {by the abnormal signal output means (clock monitoring circuit B95, overflow signal output circuit B97) It is the pachinko gaming machine according to another aspect (1) or (2) that determines whether an abnormal signal is output.
本態様に係るパチンコ遊技機によれば、乱数発生回路における異常動作を早期に検出して遊技者及びホール側の利益を損なわせないことが可能になるという効果を奏する。 According to the pachinko gaming machine according to this aspect, there is an effect that it is possible to detect abnormal operations in the random number generation circuit at an early stage and not impair the profits of the player and the hall .
ここで、本明細書における各用語の定義について説明する。「識別情報」とは、五感(視覚、聴覚、触覚等)を通じて情報の種類を識別可能であればどのような形態でもよく、例えば、視覚的なものとしては、数字、文字、図柄等の形状のあるものを通じて情報出力するもの(例えば、主制御装置側で管理する特別図柄、副制御装置側で管理する演出遊技に関連する装飾図柄)を挙げることができる。まず、パチンコ機PMの概要構成を図1及び図2を参照して説明する。このパチンコ機PMには、外郭方形枠サイズに構成されて縦向きの固定保持枠をなす外枠1と当該外枠1の開口前面にこれに合わせた方形枠サイズに構成されて開閉搭載用の前枠2が、正面左側上下に配設されたヒンジ部材3a,3bにより横開き開閉及び着脱が可能に取り付けられ、正面右側に設けられた施錠装置4を利用して通常は外枠1と係合された閉鎖状態に保持される。
Here, the definition of each term in this specification is demonstrated. The “identification information” may be in any form as long as the type of information can be identified through the five senses (visual, auditory, tactile, etc.). For example, visual information includes shapes such as numbers, letters, designs, etc. Can output information (for example, special symbols managed on the main control device side, decorative symbols related to performance games managed on the sub control device side). First, a schematic configuration of the pachinko machine PM will be described with reference to FIGS. 1 and 2. This pachinko machine PM has an
前枠2の正面側には、前枠2の前面域に合わせた方形状をなし中央部に取り付けられたポリカーボネート板やガラス板等の透明板材を通して遊技盤20を透視可能なガラス扉5が、更にガラス扉5の下部には遊技球を整列させて1個ずつ前枠2の裏面に設けられた打球発射装置9に導く上球皿6が、共に左側縁に内蔵されたヒンジ機構により前枠2に対して横開き開閉及び着脱が可能に組み付けられる。ガラス扉5及び上球皿6は、通常は施錠装置4及び図示しないロック機構を利用して前枠2の前面を覆う閉止状態で保持される。また、前枠2の下部には下球皿7が設けられ、この下球皿7と並んで遊技球の発射操作を行う操作ハンドル8が取り付けられている。
On the front side of the
遊技盤20は、板厚19mm程度の積層合板を所定形状に切断等して、その表面に所定意匠のセルを貼り付けた化粧板(ベニヤとも称される)21を基板として構成される。化粧板21の前面側には、帯状の外レール23a及び内レール23bが円弧状に固設され、これらの案内レール23a,23bで囲まれた内側に遊技領域PAが区画される。遊技領域PAには、第1始動入賞口(第1特図始動口)24a、第2始動入賞口(第2特図始動口)24b、一般入賞口25及び大入賞口を備えたアタッカー26等の入賞口、並びに遊技の進行状況に応じて所定の図柄を表示させる図柄表示装置28等が取り付けられ、遊技領域PAの下端には入賞口24a,24b,25,26に入賞せずに落下した遊技球を遊技盤20の裏面側に排出させるアウト口27が設けられている。また、図柄表示装置28の上方には4個の特別図柄保留ランプ90,90,90,90が設けられている。
The
図柄表示装置28は、遊技盤20のほぼ中央に位置しており、3桁の絵柄の組合せから成る「特別図柄」を液晶画面にて変動表示させるもので、この特別図柄のうち、3桁がいずれも同一種類の絵柄の組合せから成るものを「大当たり図柄」と称する。
The
第1始動入賞口24a(第1特図始動口)又は第2始動入賞口(第2特図始動口)24bへの入賞があると、上球皿6のうち横型長方形をなし前枠2に対して開閉可能な当て板6aの左側上部に設けられた賞球払出口44から5球の賞球が遊技者に払い出されるのに加え、図柄表示装置28が作動し、図柄の変動が開始される。この変動の結果、停止表示される特別図柄が大当たり図柄の場合には、遊技者にとって有利な「大当たり遊技」(特別遊技)が発生する。尚、図柄表示装置28における変動表示の最中等に打球が第1始動入賞口24aもしくは第2始動入賞口24bに入賞した場合には、特別図柄保留ランプ90,90,90,90が最大4個まで点灯することとなっている。すなわち、この特別図柄保留ランプ90,90,90,90が点灯している個数分に相当する回数だけ、以後の図柄表示装置28の作動が保証されることとなっている。
When there is a prize at the first start prize opening 24a (first special figure start opening) or the second start prize opening (second special figure start opening) 24b, a horizontal rectangle is formed in the
第1始動入賞口24a内における打球の流路には、第1始動入賞口24aへの打球の入賞を検出して検出信号を出力し、図柄表示装置28における図柄の変動表示を開始させるための第1始動入賞センサ51が設けられている。この第1始動入賞センサ51は磁気センサを用いており、検出信号としてハイ信号及びロー信号の2通りの状態をとる第1始動信号を出力する。この第1始動信号は、打球を検出していないときにはハイ信号として出力され、打球を検出している間のみロー信号として出力される。尚、光学的又は機械的センサがこの第1始動入賞センサ51として使用されることもある。
For detecting the hitting of the hit ball into the first start winning opening 24a and outputting a detection signal to the flow path of the hit ball in the first start winning opening 24a, the
第2始動入賞口24b内における打球の流路には、第1始動入賞センサ51と同じ磁気センサにより第2始動入賞口24bへの打球の入賞を検出して検出信号を出力し、図柄表示装置28における図柄の変動表示を開始させるための第2始動入賞センサ52が設けられている。この第2始動入賞センサ52は、検出信号としてハイ信号及びロー信号の2通りの状態をとる第2始動信号を出力する。そして、この第2始動信号は、打球を検出していないときにはハイ信号を出力しているが、打球が通過している間のみロー信号を出力する。尚、光学的又は機械的センサがこの第2始動入賞センサ52として使用されることもある。
The ball flow path in the second
図2に示すように、前枠2の裏面下部には、遊技球を外レール23aに向けて発射する打球発射装置9、及び操作ハンドル8の回動操作を受けて打球発射装置9の作動を制御する発射装置制御基板200が取り付けられている。また、上球皿6の背後には、通常は閉鎖保持される上球皿6によりその前面側が覆われている遊技補助盤と称される補助機構部が形成され、その前面側に打球発射装置9によって打ち出された遊技球を外レール23aに向けて案内する発射レールや、遊技領域PAに到達できずに打球発射装置9側に戻ってきたファール球を下球皿7に排出させるファール球回収経路部材、遊技の展開状況に応じた効果音を発生させるスピーカなどが取り付けられている。
As shown in FIG. 2, the lower part of the rear surface of the
また、前枠2の背後には、裏セット盤30が取り付けられている。この裏セット盤30は、外枠1の内寸サイズよりも幾分小さめの方形状をなし、中央に表裏貫通する窓口31wを有して一体成形された基枠体31をベースとして構成される。基枠体31の側縁部には上下に所定間隔をおいて裏セット盤揺動ヒンジ部材32,33が固定されており、この上下の裏セット盤揺動ヒンジ部材32,33を前枠2側の上下の固定ヒンジ部材12,13に係合させて揺動させ或いは係脱させることで、裏セット盤30が前枠2の背後に横開き開閉及び着脱可能に装備され、通常は3箇所の閉鎖レバー34を利用して前枠2の背面を覆うように閉鎖保持される。
A back set
裏セット盤30には、窓口31wを取り囲むようにして賞球を払い出すための賞球経路が設けられる。すなわち、基枠体31の裏面側には、遊技球の貯留・供給を行うタンク部材35、タンク部材35から供給される遊技球を整列させて流下させる整列樋部材36、整列樋部材36から供給される遊技球を受けて所定数量の遊技球を待機保持させる賞球待機通路37、賞球待機通路37に待機された遊技球を所定の入賞条件等に基づいて払い出す球払出装置38、球払出装置38から払い出された遊技球を上下の球皿6,7に導く賞球払出経路39などの賞球経路が設けられている。また、基枠体31の前面側には、窓口31wの下方に位置して遊技盤20の裏面側に排出されたアウト球及びセーフ球、球抜き機構によって賞球経路の途上から排出された抜き球等を集合させる図示しない集合経路が形成され、基枠体31の裏面側には集合経路と繋がって集合された遊技球を遊技施設側の回収バケットに排出させる図示しない球排出経路が形成されている。
The back set
裏セット盤30の裏面各部には、パチンコ機PMの作動を統括的に制御する主基板700や、主基板700からの指令信号に基づいて球払出装置38の作動制御を行う球払出基板300、効果照明や効果音の作動制御を行うランプ・音声制御基板400、これらの制御基板や各種電子機器等に電力を供給する電源基板500等の回路基板が着脱交換可能に取り付けられ、各回路基板や電子機器が図示しないワイヤーハーネスで接続されてパチンコ機PMが構成される。また、球払出基板300の下方には、主基板700を含むこれら回路基板に何らかの異常動作等が生じたときにこれを報知するためのエラー表示装置61(エラーLED)が設けられている。このエラー表示装置61は、第1のエラー表示部61aと第2のエラー表示部61bとを有して構成され、いずれも発光ダイオードによる画面にてエラー表示される。
In each part of the back surface of the back set
パチンコ機PMは、ガラス扉5、上球皿6、裏セット盤30等がそれぞれ閉鎖され、前枠2が外枠1に閉鎖施錠された状態で遊技に供される。遊技は上球皿6に遊技球を貯留させて操作ハンドル8を回動操作することにより開始され、上球皿6に貯留された遊技球が1球ずつ打球発射装置9に送られ操作ハンドル8の回動操作角度に応じた強度で遊技領域PAに打ち出されてパチンコゲームが展開される。
The pachinko machine PM is used in a game with the
次に、パチンコ機PMを制御する制御システムの概略を説明する。図3に示すように、本制御システムは、主基板700、第1始動入賞センサ51、第2始動入賞センサ52、図柄表示装置28、第1のエラー表示部61aと第2のエラー表示部62bとを有するエラー表示装置61及びスピーカ45等とを有し、これらがケーブル等により電気的に接続されている。
Next, an outline of a control system for controlling the pachinko machine PM will be described. As shown in FIG. 3, the present control system includes a
主基板700は、パチンコ機PMの動作全体を管理するシステムプログラム及び遊技用の実行プログラムが予め記憶されている半導体メモリ等で形成された記憶部及びこれらのプログラムを実行するマイクロプロセッサ(以下、「CPU」という。)を有するメインコントロール部730と、主基板700の制御とは無関係に抽選用の乱数(0〜65535の65536個の乱数値)を発生させる乱数発生部750とから構成されている。そして、本発明においては、後述するクロックカウント回路B81〜B84によりカウントされ第1及び第2カウント値記憶回路B91,B92に記憶される乱数値を、特に「カウント値」と称して説明する。尚、本最良形態では、当選乱数のみハード乱数で取得し、他の乱数(例えば、図柄決定用乱数、変動態様決定用乱数)をソフト乱数(擬似乱数)で取得するように構成されている。しかしながら、これに限定されず、本発明の対象となる乱数は、主遊技に関する乱数(例えば、特別図柄についての図柄決定乱数や変動態様決定乱数)、補助遊技に関する乱数(例えば、普通図柄についての当選乱数)、サブ基板側での演出に関連した乱数(例えば、装飾図柄についての停止図柄決定用乱数や変動態様決定用乱数、予告についての可否決定等の乱数)であってもよい。
The
メインコントロール部730内の制御部740には上記のCPUのほか、ROM、RAMが設けられており、CPUが実行すべき制御プログラム及び制御の過程で必要なデータはROMに記載されている。また、メインコントロール部730には、基準クロック発生回路731が設けられている。この基準クロック発生回路731は、パチンコ機PMの制御の中枢を担うCPUの動作基準をなす基準クロックを発生する回路であって、水晶発振器や水晶振動子等を用いて所定間隔のパルス(クロック信号)を発生するものである。また、このパルスを分周部735において適宜分周したものを基準クロックとすることもある。尚、制御部740がプログラム実行により有するに至る機能については後述する。
The
また、エラー表示装置61及びスピーカ45がそれぞれ配線ケーブルを介して主基板700に配線接続されており、主基板700等の各回路基板における異常を検出した制御部740から供給される制御信号により、エラー表示装置61における第1エラー表示部61a若しくは第2エラー表示部61bの点灯と、スピーカ45の放音とを行わせることができる。
In addition, the error display device 61 and the
ここで、図4及び図5を参照して、パチンコ機PMにおける乱数の発生及びこれの抽出に係る部分の構成を説明する。入力回路部B40は、主基板700外からの入力情報及び主基板700内に設けられた乱数発生部750により発生した乱数及び後述するクロック監視回路B95からの異常信号が入力される部分で、バッファ用のIC等により構成される。具体的には、入力回路部B40には、第1始動入賞口24a若しくは第2始動入賞口24bへの打球の入賞に応じて出力される第1始動入賞センサ51若しくは第2始動入賞センサ52からの入力信号や、乱数発生部750により発生された乱数の上位及び下位8ビット分が入力される。更に、後述する乱数クロック発生手段B51からの出力信号がこの入力回路部B40に入力され、この出力信号が乱数クロック発生手段(回路)B51の正常な動作によるパルス信号であるか否かが、入力回路部B40を介して制御部740により監視される。
Here, with reference to FIG.4 and FIG.5, the structure of the part which concerns on generation | occurrence | production of the random number in the pachinko machine PM, and this extraction is demonstrated. The input circuit unit B40 is a part to which input information from outside the
出力回路部B45は、主基板700外の電気部品(ランプ、スピーカ類)への制御信号等の信号及び主基板700内に設けられた乱数発生部750により発生した乱数を読み込むための読込信号を出力する部分で、バッファ等のIC等により構成される。具体的には、出力回路部B45からは、主基板700が第1始動入賞口24aに入賞があったと判定した場合に、この入賞に対応するカウント値の読込の契機となる第1読込信号や、主基板700が第2始動入賞口24bに入賞があったと判定した場合に、この入賞に対応するカウント値の読込の契機となる第2読込信号が出力される。更に、乱数クロック発生手段B51若しくはクロックカウント回路B81〜B84における異常動作が検出されたときに、エラー表示装置61に向けて制御信号が出力されて所定のエラー表示を行わせる。
The output circuit unit B45 receives a read signal for reading a signal such as a control signal to an electrical component (lamp, speaker, etc.) outside the
ここで、図5に示すように、第1始動入賞センサ51からの第1始動信号は、入力回路部B40のIC14の1A端子に入力される。一方、第2始動入賞センサ52からの第2始動信号は、入力回路部B40のIC14の2A端子に入力される。また、IC14の3A端子と、クロック監視回路B95を構成するトランジスタTR1のコレクタが接続されており、トランジスタTR1のベースに電圧が印加されると入力回路部B40側からコレクタ電流が流れるようになっている。
Here, as shown in FIG. 5, the first start signal from the first
乱数発生部750は、乱数として供されるカウント値を生成するものであり、具体的には、乱数クロック発生回路B51、乱数クロック反転回路B61、第1及び第2ラッチ信号出力回路B71,B72、第1〜第4クロックカウント回路B81,B82,B83,B84、第1及び第2カウント値記憶回路B91,B92、クロック監視回路B95並びにオーバーフロー信号出力回路B97により構成される。 The random number generator 750 generates a count value used as a random number. Specifically, the random number generator 750 includes a random number clock generation circuit B51, a random number clock inversion circuit B61, first and second latch signal output circuits B71, B72, The first to fourth clock count circuits B81, B82, B83, B84, first and second count value storage circuits B91, B92, a clock monitoring circuit B95, and an overflow signal output circuit B97 are configured.
乱数クロック発生回路B51(OSC1)は、乱数カウント用のクロックを発生させるためのもので、発生したクロックを出力するクロック出力部(OUT)を備えている。この乱数クロック発生回路B51は、例えば、7.15909MHzのクロックを発生する水晶発振器により構成される。 The random number clock generation circuit B51 (OSC1) is for generating a clock for counting random numbers, and includes a clock output unit (OUT) for outputting the generated clock. The random number clock generation circuit B51 is constituted by, for example, a crystal oscillator that generates a 7.15909 MHz clock.
乱数クロック反転回路B61(IC18)は、上記乱数クロック発生回路B51から出力されるクロックを反転させ、これを反転クロックとして、後述する第1ラッチ信号出力回路B71(IC16)及び第2ラッチ信号出力回路B72(IC17)へ出力するものである。具体的には、IC18のうち、1Q端子から出力される信号を反転した信号を反転信号として、反転クロック出力部である1Q反転端子から出力するもので、クロックの立ち上がりエッジは反転クロックの立ち下がりエッジに、クロックの立ち下がりエッジは反転クロックの立ち上がりエッジにそれぞれ相当する。尚、この乱数クロック反転回路B61は、NOTゲートなどのICを用いて構成してもよい。 The random number clock inversion circuit B61 (IC18) inverts the clock output from the random number clock generation circuit B51, and uses this as an inverted clock to be described later as a first latch signal output circuit B71 (IC16) and a second latch signal output circuit. The data is output to B72 (IC17). Specifically, in the IC 18, a signal obtained by inverting the signal output from the 1Q terminal is output as an inverted signal from the 1Q inverting terminal that is the inverted clock output unit, and the rising edge of the clock is the falling edge of the inverted clock. The falling edge of the clock corresponds to the rising edge of the inverted clock. The random number clock inverting circuit B61 may be configured using an IC such as a NOT gate.
第1〜第4クロックカウント回路B81,B82,B83,B84は、クロックを入力する乱数クロック入力部(CK)と、計数したカウント値が出力されるカウント出力部(QA〜QD)をそれぞれ有している。この第1〜第4クロックカウント回路B81,B82,B83,B84は、図5に示すように、4ビットのインクリメントカウンタを4個(IC1からIC4まで)カスケード接続した回路で構成され、乱数クロック発生回路B51により発生したクロックの立ち上がりエッジで加算し、その加算結果を出力するための回路である。 The first to fourth clock count circuits B81, B82, B83, and B84 each have a random number clock input unit (CK) that inputs a clock and a count output unit (QA to QD) that outputs the counted value. ing. As shown in FIG. 5, the first to fourth clock count circuits B81, B82, B83, and B84 are constituted by a circuit in which four 4-bit increment counters (from IC1 to IC4) are cascade-connected to generate a random number clock. This is a circuit for adding at the rising edge of the clock generated by the circuit B51 and outputting the addition result.
乱数クロック発生回路B51からのクロックの入力により、まず、第1クロックカウント回路B81(IC1)において、4桁分の値(例えば、「0001」や「0011」)がカウントされる。「1111」までカウントされて、4桁分の値のカウントが終了すると、その都度、桁上がり信号がIC1のCO端子から第2クロックカウント回路B82(IC2)のENT端子へ出力される。第2クロックカウント回路B82がカウントを開始するには、第1クロックカウント回路B81からの当該桁上がり信号の入力が必要である。即ち、IC2においては、この桁上がり信号と乱数クロック発生回路B51からのクロック(CK端子に入力される)とが同時に入力されてはじめて次の4桁分のカウントが開始される。 In response to the input of the clock from the random number clock generation circuit B51, first, the first clock count circuit B81 (IC1) counts a value for four digits (for example, “0001” and “0011”). When "1111" is counted and the count of four digits ends, a carry signal is output from the CO terminal of IC1 to the ENT terminal of the second clock count circuit B82 (IC2) each time. In order for the second clock count circuit B82 to start counting, it is necessary to input the carry signal from the first clock count circuit B81. That is, in the IC2, counting of the next four digits is started only when the carry signal and the clock (input to the CK terminal) from the random number clock generation circuit B51 are simultaneously input.
同様に、IC2において、4桁分の値(例えば、「0001」や「0011」)が「1111」までカウントされると、その都度、桁上がり信号がIC2のCO端子から第3クロックカウント回路B83(IC3)のENT端子へ出力される。第3クロックカウント回路B83がカウントを開始するには、第2クロックカウント回路B82からの当該桁上がり信号の入力が必要である。即ち、IC3においては、この桁上がり信号と乱数クロック発生回路B51からのクロック(CK端子に入力される)とが同時に入力されてはじめて次の4桁分の値のカウントが開始される。
Similarly, when a value for four digits (for example, “0001” or “0011”) is counted up to “1111” in IC2, a carry signal is sent from the CO terminal of IC2 to the third clock count circuit B83 each time. It is output to the ENT terminal of (IC3). In order for the third clock count circuit B83 to start counting, it is necessary to input the carry signal from the second clock count circuit B82. That is, in the
また、同様に、IC3において、4桁分の値(例えば、「0001」や「0011」)が「1111」までカウントされると、その都度、桁上がり信号がIC3のCO端子から第4クロックカウント回路B84(IC4)のENT端子へ出力される。第4クロックカウント回路B84がカウントを開始するには、第3クロックカウント回路B83からの当該桁上がり信号の入力が必要である。即ち、IC4においては、この桁上がり信号と乱数クロック発生回路B51からのクロック(CK端子に入力される)とが同時に入力されてはじめて次の4桁分の値のカウントが開始される。 Similarly, when a value for four digits (for example, “0001” or “0011”) is counted up to “1111” in IC3, the carry signal is counted from the CO terminal of IC3 to the fourth clock each time. It is output to the ENT terminal of the circuit B84 (IC4). In order for the fourth clock count circuit B84 to start counting, it is necessary to input the carry signal from the third clock count circuit B83. That is, in the IC4, the count of the next four digits starts only after the carry signal and the clock from the random number clock generation circuit B51 (input to the CK terminal) are input simultaneously.
以上のようにして、クロックカウント回路B81〜B84により、16ビットの2進数が生成されることとなっている。即ち、16桁の2進数のうち、第1クロックカウント回路B81(IC1)が最下位の4桁、第2クロックカウント回路B82(IC2)がその上の4桁、第3クロックカウント回路B83(IC3)がさらにその上の4桁及び第4クロックカウント回路B84(IC4)が最上位の4桁をそれぞれ担当している。 As described above, 16-bit binary numbers are generated by the clock count circuits B81 to B84. That is, among the 16-digit binary numbers, the first clock count circuit B81 (IC1) is the lowest four digits, the second clock count circuit B82 (IC2) is the upper four digits, and the third clock count circuit B83 (IC3 ) Is further responsible for the upper 4 digits and the fourth clock count circuit B84 (IC4).
上記4つのクロックカウント回路B81〜B84により加算されているカウントは、各々のカウント出力部(QA、QB、QC及びQD端子)を経て第1カウント値記憶回路B91及び第2カウント値記憶回路B92へそれぞれ出力されて記憶される。尚、本実施の形態では、クロックカウント回路として加算式のインクリメントカウンタを使用しているが、他の実施の形態では、減算式のデクリメントカウンタを使用することとしてもよい。また、本実施の形態においては16ビットの乱数(4ビット×4)を生成することとしているが、他の実施の形態においては、このビット数は16ビットに限らず適宜変更することとしてもよい。 The counts added by the four clock count circuits B81 to B84 are sent to the first count value storage circuit B91 and the second count value storage circuit B92 via the respective count output sections (QA, QB, QC and QD terminals). Each is output and stored. In this embodiment, an addition-type increment counter is used as the clock count circuit. However, in other embodiments, a subtraction-type decrement counter may be used. In this embodiment, a 16-bit random number (4 bits × 4) is generated. However, in other embodiments, the number of bits is not limited to 16 bits and may be changed as appropriate. .
ラッチ信号出力回路B71,B72は、第1始動入賞口24aへの入賞に伴う乱数の取得に係る第1ラッチ信号出力回路B71(IC16)と、第2始動入賞口24bへの入賞に伴う乱数の取得に係る第2ラッチ信号出力回路B72(IC17)とに分けられている。
The latch signal output circuits B71 and B72 include a first latch signal output circuit B71 (IC16) for acquiring a random number associated with winning in the first start winning opening 24a and a random number associated with winning in the second
第1ラッチ信号出力回路B71(IC16)には、上記乱数クロック反転回路B61(IC18)からの反転クロックが第1反転クロック入力部(1CK)を経て入力される。これと共に、第1始動入賞センサ51からの第1始動信号が、バッファ(IC13)を介して第1始動信号入力部(1D)に入力される。そして、第1ラッチ信号出力回路B71は、この第1始動信号入力部(1D)を経て第1始動信号(ロー信号)が入力されたときは、この信号の立ち上がりエッジを、第1反転クロック入力部(1CK)から入力される反転クロックの立ち上がりエッジと同期するように遅延させて、第1ラッチ信号として第1ラッチ信号出力部(1Q)を経て第1カウント値記憶回路B91(IC5及びIC6)へ出力する。
The inverted clock from the random number clock inverter circuit B61 (IC18) is input to the first latch signal output circuit B71 (IC16) via the first inverted clock input section (1CK). At the same time, the first start signal from the first
一方、第2ラッチ信号出力回路B72(IC17)には、前記乱数クロック反転回路B61からの反転クロックが第2反転クロック入力部(2CK)を経て入力される。これと共に、前記第2始動入賞センサ52からの第2始動信号が第2始動信号入力部(2D)に入力される。そして、第2ラッチ信号出力回路B72は、この第2始動信号入力部(2D)を経て第2始動信号(ロー信号)が入力されたときは、この信号の立ち上がりエッジを、反転クロック入力部から入力される反転クロックの立ち上がりエッジと同期するように遅延させて、第2ラッチ信号として第2ラッチ信号出力部(2Q)を経て第2カウント値記憶回路B92(IC7及びIC8)へ出力する。
On the other hand, the second latch signal output circuit B72 (IC17) receives the inverted clock from the random number clock inverter circuit B61 via the second inverted clock input section (2CK). At the same time, the second start signal from the second
尚、上記第1及び第2始動信号は、いずれも後述するように入力回路部B40等を介してメインコントロール部730にも入力され、乱数取得のために実行されるプログラムを開始させるタイミングとしても用いられることとなっている。 The first and second start signals are also input to the main control unit 730 via the input circuit unit B40 and the like, as will be described later, and may be used as a timing for starting a program executed for random number acquisition. It is supposed to be used.
カウント値記憶回路B91,B92は、第1始動入賞口24aへの入賞に由来する乱数を一時的に記憶する第1カウント値記憶回路B91と、第2始動入賞口24bへの入賞に由来する乱数を一時的に記憶する第2カウント値記憶回路B92とに分けられている。
The count value storage circuits B91 and B92 are a first count value storage circuit B91 for temporarily storing a random number derived from winning in the first start winning opening 24a and a random number derived from winning in the second
第1カウント値記憶回路B91は、クロックカウント回路B81〜B84によりカウントされたカウント値を、第1ラッチ信号出力回路B71からの第1ラッチ信号に基づいて(第1始動入賞センサ51からの第1始動信号を受けて、第1ラッチ信号出力回路B71からラッチ信号が出力されたときに)記憶するものである。一方、第2カウント値記憶回路B92は、クロックカウント回路B81〜B84によりカウントされたカウント値を、第2ラッチ信号出力回路B72からの第2ラッチ信号に基づいて(第2始動入賞センサ52からの第2始動信号を受けて、第2ラッチ信号出力回路B72からラッチ信号が出力されたときに)記憶するものである。 The first count value storage circuit B91 calculates the count value counted by the clock count circuits B81 to B84 based on the first latch signal from the first latch signal output circuit B71 (the first count from the first start winning sensor 51). When a start signal is received and a latch signal is output from the first latch signal output circuit B71, it is stored. On the other hand, the second count value storage circuit B92 calculates the count value counted by the clock count circuits B81 to B84 based on the second latch signal from the second latch signal output circuit B72 (from the second start winning sensor 52). The second start signal is received and stored (when a latch signal is output from the second latch signal output circuit B72).
図5に示すように、第1カウント値記憶回路B91は、8ビットのIC2個からなるレジスタ部(IC5及びIC6)と、8ビットのIC2個からなるバッファ部(IC9及びIC10)とから構成される。同様に、第2カウント値記憶回路B92も、8ビットのIC2個からなるレジスタ部(IC7及びIC8)と、8ビットのIC2個からなるバッファ部(IC11及びIC12)とから構成される。 As shown in FIG. 5, the first count value storage circuit B91 includes a register unit (IC5 and IC6) including two 8-bit ICs and a buffer unit (IC9 and IC10) including two 8-bit ICs. The Similarly, the second count value storage circuit B92 includes a register unit (IC7 and IC8) including two 8-bit ICs and a buffer unit (IC11 and IC12) including two 8-bit ICs.
第1カウント値記憶回路B91のレジスタ部のうち、IC5には、第1クロックカウント回路B81(IC1)からの4桁のカウント値がD1端子からD4端子までを介して入力され、また、第2クロックカウント回路B82(IC2)からの4桁のカウント値がD5端子からD8端子までを介して入力される。即ち、IC5のD1端子〜D8端子まではカウント入力部として機能し、IC5には、これらを通じて第1始動入賞口24aに由来する16ビットの2進数のカウント値のうち下8桁が入力される。 Of the register portion of the first count value storage circuit B91, the IC5 receives the 4-digit count value from the first clock count circuit B81 (IC1) through the D1 terminal to the D4 terminal, The 4-digit count value from the clock count circuit B82 (IC2) is input via the D5 terminal to the D8 terminal. In other words, the D1 terminal to D8 terminal of the IC5 function as a count input unit, and the lower 8 digits of the 16-bit binary count value derived from the first start winning port 24a are input to the IC5 through these terminals. .
第1カウント値記憶回路B91のレジスタ部のうち、IC6には、第3クロックカウント回路B83(IC3)からの4桁のカウント値がD1端子からD4端子までを介して入力され、また、第4クロックカウント回路B84(IC4)からの4桁のカウント値がD5端子からD8端子までを介して入力される。即ち、IC6のD1端子〜D8端子まではカウント入力部として機能し、IC6には、これらを通じて第1始動入賞口24aに由来する16ビットの2進数のカウント値のうち上8桁が入力される。
Of the register section of the first count value storage circuit B91, the IC6 receives the 4-digit count value from the third clock count circuit B83 (IC3) via the D1 terminal to the D4 terminal, A 4-digit count value from the clock count circuit B84 (IC4) is input from the D5 terminal to the D8 terminal. That is, the D1 terminal to D8 terminal of the
第2カウント値記憶回路B92のレジスタ部のうち、IC7には、第1クロックカウント回路B81(IC1)からの4桁のカウント値がD1端子からD4端子までを介して入力され、また、第2クロックカウント回路B82(IC2)からの4桁のカウント値がD5端子からD8端子までを介して入力される。即ち、IC7のD1端子〜D8端子まではカウント入力部として機能し、IC7には、これらを通じて第2始動入賞口24bに由来する16ビットの2進数のカウント値のうち下8桁が入力される。
Of the register unit of the second count value storage circuit B92, the IC7 receives the 4-digit count value from the first clock count circuit B81 (IC1) through the D1 terminal to the D4 terminal, The 4-digit count value from the clock count circuit B82 (IC2) is input via the D5 terminal to the D8 terminal. That is, the D1 terminal to D8 terminal of the
第2カウント値記憶回路B92のレジスタ部のうち、IC8には、第3クロックカウント回路B83(IC3)からの4桁のカウント値がD1端子からD4端子までを介して入力され、また、第4クロックカウント回路B84(IC4)からの4桁のカウント値がD5端子からD8端子までを介して入力される。即ち、IC8のD1端子〜D8端子まではカウント入力部として機能し、IC8には、これらを通じて第2始動入賞口24bに由来する16ビットの2進数のカウント値のうちの上8桁が入力される。
Of the register unit of the second count value storage circuit B92, the IC8 receives the 4-digit count value from the third clock count circuit B83 (IC3) through the D1 terminal to the D4 terminal, A 4-digit count value from the clock count circuit B84 (IC4) is input from the D5 terminal to the D8 terminal. That is, the D8 terminal to D8 terminal of the IC8 function as a count input unit, and the IC8 receives the upper 8 digits of the 16-bit binary count value derived from the second
第1カウント値記憶回路B91のレジスタ部(IC5及びIC6)におけるCLOCK端子には、第1ラッチ信号出力回路B71からの第1ラッチ信号が入力される。即ち、これらのCLOCK端子は、第1ラッチ信号入力部として機能しており、この第1ラッチ信号入力部から入力される第1ラッチ信号がハイ信号となった立ち上がりエッジの時点でクロックカウント回路B81〜B84から入力されているカウント値が、レジスタ部に記憶されることとなる。 The first latch signal from the first latch signal output circuit B71 is input to the CLOCK terminal in the register unit (IC5 and IC6) of the first count value storage circuit B91. That is, these CLOCK terminals function as a first latch signal input unit, and at the time of the rising edge when the first latch signal input from the first latch signal input unit becomes a high signal, the clock count circuit B81. The count value input from ~ B84 is stored in the register unit.
第2カウント値記憶回路B92のレジスタ部(IC7及びIC8)におけるCLOCK端子には、第2ラッチ信号出力回路B72からの第2ラッチ信号が入力される。即ち、これらのCLOCK端子は、第2ラッチ信号入力部として機能しており、この第2ラッチ信号入力部から入力される第2ラッチ信号がハイ信号となった立ち上がりエッジの時点でクロックカウント回路B81〜B84から入力されているカウント値が、レジスタ部に記憶されることとなる。 The second latch signal from the second latch signal output circuit B72 is input to the CLOCK terminal in the register unit (IC7 and IC8) of the second count value storage circuit B92. That is, these CLOCK terminals function as a second latch signal input unit, and at the time of the rising edge when the second latch signal input from the second latch signal input unit becomes a high signal, the clock count circuit B81. The count value input from ~ B84 is stored in the register unit.
第1カウント値記憶回路B91のバッファ部(IC9及びIC10)におけるG1端子には、乱数取得のために実行されるプログラムに基づいてメインコントロール部730の出力回路部B45から出力される読込信号に応じて、第1カウント値記憶回路B91に記憶された16桁からなる1つのカウント値がCPU(制御部740)へ出力される。即ち、この読込信号入力部から入力される読込信号がロー信号となる立ち下がりエッジの時点で、レジスタ部(IC5およびIC6)に記憶されている乱数が、Y1端子〜Y8端子をそれぞれ介してCPUデータバスへ出力されるようになっている。 The G1 terminal in the buffer unit (IC9 and IC10) of the first count value storage circuit B91 corresponds to a read signal output from the output circuit unit B45 of the main control unit 730 based on a program executed for obtaining random numbers. Thus, one count value consisting of 16 digits stored in the first count value storage circuit B91 is output to the CPU (control unit 740). That is, at the time of the falling edge when the read signal input from the read signal input unit becomes a low signal, the random numbers stored in the register units (IC5 and IC6) are transferred to the CPU via the Y1 terminal to Y8 terminal, respectively. Output to the data bus.
尚、第1カウント値記憶回路B91から出力される乱数のうち、IC9を経由するものは、CPU(制御部740)に入力されて、16桁の乱数のうちの下位8桁分として取り扱われることとなる。一方、第1カウント値記憶回路B91から出力される乱数のうち、IC10を経由するものは、CPU(制御部740)に入力されて、16桁の乱数のうちの上位8桁分として取り扱われることとなる。 Of the random numbers output from the first count value storage circuit B91, those passing through the IC 9 are input to the CPU (control unit 740) and handled as the lower 8 digits of the 16-digit random number. It becomes. On the other hand, among the random numbers output from the first count value storage circuit B91, those passing through the IC 10 are input to the CPU (control unit 740) and handled as the upper 8 digits of the 16-digit random numbers. It becomes.
第2カウント値記憶回路B92のバッファ部(IC11及びIC12)における端子G1には、上記プログラムに基づいてメインコントロール部730の出力回路部B45から出力される読込信号に応じて、第2カウント値記憶回路B92に記憶された16桁からなる1つのカウント値がCPU(制御部740)へ出力される。即ち、読込信号入力部から入力される読込信号がロー信号となる立ち下がりエッジの時点で、レジスタ部(IC7及びIC8)に記憶されている乱数が、Y1端子〜Y8端子をそれぞれ介してCPUデータバスへ出力されるようになっている。 The terminal G1 in the buffer unit (IC11 and IC12) of the second count value storage circuit B92 stores the second count value according to the read signal output from the output circuit unit B45 of the main control unit 730 based on the program. One count value of 16 digits stored in the circuit B92 is output to the CPU (control unit 740). That is, at the time of the falling edge when the read signal input from the read signal input unit becomes a low signal, the random numbers stored in the register units (IC7 and IC8) are transferred to the CPU data via the Y1 terminal to Y8 terminal, respectively. Output to the bus.
第2カウント値記憶回路B92から出力される乱数のうち、IC11を経由するものは、CPU(制御部740)に入力されて、16桁の乱数のうちの下位8桁分として取り扱われることとなる。一方、第2カウント値記憶回路B92から出力される乱数のうち、IC12を経由するものは、CPU(制御部740)に入力されて、16桁の乱数のうちの上位8桁分として取り扱われることとなる。
Among the random numbers output from the second count value storage circuit B92, those passing through the IC 11 are input to the CPU (control unit 740) and handled as the lower 8 digits of the 16-digit random number. . On the other hand, among the random numbers output from the second count value storage circuit B92, those passing through the
また、第4クロックカウント回路B84(IC4)において、16ビット分の乱数値のカウントが終了する毎に(全ビットの値が「1」になる毎に)、第4クロックカウント回路B84からのカウント信号(例えばハイ信号)がIC4のCO端子からオーバーフロー信号出力回路B97の1CK端子へ向けて出力される。このカウント信号は、再び第1クロックカウント回路B81が乱数値のカウントを開始すると、出力が停止される(即ち、ロー信号に切り換わる)。 Further, in the fourth clock count circuit B84 (IC4), every time the random number value for 16 bits is counted (every bit value becomes “1”), the count from the fourth clock count circuit B84 is counted. A signal (for example, a high signal) is output from the CO terminal of IC4 toward the 1CK terminal of overflow signal output circuit B97. The count signal is stopped when the first clock count circuit B81 starts counting the random number value again (that is, the count signal is switched to the low signal).
一方、第1〜第4クロックカウント回路B81〜B84に何らかの不具合が発生した場合には、第1〜第4クロックカウント回路B81〜B84のうちの何れかにおいて正常に乱数値のカウントアップがなされず、IC4のCO端子からオーバーフロー信号出力回路B97の1CK端子へ向けて出力されるカウント信号は、ロー信号のままである。 On the other hand, when any trouble occurs in the first to fourth clock count circuits B81 to B84, the random number value is not normally counted up in any of the first to fourth clock count circuits B81 to B84. The count signal output from the CO terminal of IC4 to the 1CK terminal of overflow signal output circuit B97 remains a low signal.
オーバーフロー信号出力回路B97は、第1〜第4クロックカウント回路B81〜B84がいずれも正常に動作して、16ビット分の乱数値のカウントが終了する所定周期毎に第4クロックカウント回路B84のCO端子から出力されるハイ信号としてのカウント信号が入力されると、CPU(制御部740)に向けて1Q端子からハイ信号としてのオーバーフロー信号を出力する。これに対し、第1〜第4クロックカウント回路B81〜B84のうちいずれかに異常動作が生じたことで第4クロックカウント回路B84のCO端子から出力されるカウント信号がロー信号のままである場合には、オーバーフロー信号出力回路B97は、CPU(制御部740)に向けて1Q端子からロー信号としてのオーバーフロー信号を出力する。 The overflow signal output circuit B97 is configured such that the first to fourth clock count circuits B81 to B84 operate normally, and the CO of the fourth clock count circuit B84 is output every predetermined period when the 16-bit random number count ends. When a count signal as a high signal output from the terminal is input, an overflow signal as a high signal is output from the 1Q terminal toward the CPU (control unit 740). In contrast, when the abnormal operation occurs in any of the first to fourth clock count circuits B81 to B84, the count signal output from the CO terminal of the fourth clock count circuit B84 remains a low signal. The overflow signal output circuit B97 outputs an overflow signal as a low signal from the 1Q terminal to the CPU (control unit 740).
そして、CPU(制御部740)は、後述する乱数監視処理において、オーバーフロー信号がハイ信号であることを検出すると、第1〜第4クロックカウント回路B81〜B84はいずれも正常に動作を行っているものと判断し、オーバーフロー信号出力回路B97に向けて制御信号を出力して、オーバーフロー信号出力回路B97から出力されるオーバーフロー信号をロー信号にリセットする。 When the CPU (control unit 740) detects that the overflow signal is a high signal in the random number monitoring process described later, all of the first to fourth clock count circuits B81 to B84 are operating normally. The control signal is output to the overflow signal output circuit B97, and the overflow signal output from the overflow signal output circuit B97 is reset to a low signal.
一方、CPU(制御部740)は、後述する乱数監視処理において、オーバーフロー信号出力回路B97から出力されるオーバーフロー信号がロー信号のままであることを検出した場合には、第1〜第4クロックカウント回路B81〜B84のうちのいずれかが異常動作を起こしているものと判断する。 On the other hand, when the CPU (control unit 740) detects that the overflow signal output from the overflow signal output circuit B97 remains a low signal in the random number monitoring process described later, the first to fourth clock counts. It is determined that any one of the circuits B81 to B84 is causing an abnormal operation.
上述したように、乱数クロック発生回路B51により、約7MHzの乱数クロックが発生する。そして、クロックカウント回路B81〜B84が16ビットの乱数を65536個カウントしてカウント信号をオーバーフロー信号出力回路B97に出力し、当該オーバーフロー信号出力回路B97からオーバーフロー信号がCPU(制御部740)に出力される周期は10ms以下のオーダー{これは以下のように、概算される。即ち、乱数クロック発生回路B51による乱数クロック発生周期、約0.14μsに、正常に動作するクロックカウント回路B81〜B84がカウントアップする16ビットのカウント値の個数(65536個)を乗じれば、カウント信号の発生周期(ハイ信号としてのオーバーフロー信号の発生周期でもある)を算出することができる。}であるから、乱数クロック発生回路B51が正常に動作していれば、この10ms以下のオーダーの周期でハイ信号としてのオーバーフロー信号が必ず出力される。このため、10msよりも大きい周期で、オーバーフロー信号出力回路B97から出力されるオーバーフロー信号を監視すれば、乱数クロック発生回路B51が正常に動作しているか否かを確実に検出することができる。 As described above, the random number clock generation circuit B51 generates a random number clock of about 7 MHz. Then, the clock count circuits B81 to B84 count 65536 16-bit random numbers and output the count signal to the overflow signal output circuit B97. The overflow signal is output from the overflow signal output circuit B97 to the CPU (control unit 740). The cycle is on the order of 10 ms or less (this is approximated as follows). That is, when the random number clock generation cycle by the random number clock generation circuit B51, about 0.14 μs, is multiplied by the number of 16-bit count values (65536) counted up by the normally operating clock count circuits B81 to B84, the count is performed. The signal generation cycle (which is also the generation cycle of the overflow signal as a high signal) can be calculated. }, If the random number clock generation circuit B51 is operating normally, an overflow signal as a high signal is always output in a cycle of the order of 10 ms or less. Therefore, if the overflow signal output from the overflow signal output circuit B97 is monitored at a period longer than 10 ms, it can be reliably detected whether or not the random number clock generation circuit B51 is operating normally.
次に、乱数発生部750内のクロック監視回路B95の拡大図である図6と共に、クロック監視回路B95について説明する。クロック発生回路B51の異常動作を監視するためのクロック監視回路B95は、コンデンサC3及びC4と、ダイオードD1及びD2と、トランジスタTR1等とから構成される。そして、コンデンサC3は、カップリングコンデンサとして乱数クロック反転回路B61の1Q端子に接続され、トランジスタTR1のコレクタ側は、入力回路部B40の3A端子に接続されている。また、トランジスタTR1のコレクタ側は、抵抗R6を介して電源Eの正極側にも接続されている。尚、ダイオードD1及び抵抗R5はいずれも、ダイオードD1のカソード側を常に正電位に保持するためのものである。 Next, the clock monitoring circuit B95 will be described together with FIG. 6 which is an enlarged view of the clock monitoring circuit B95 in the random number generation unit 750. The clock monitoring circuit B95 for monitoring the abnormal operation of the clock generation circuit B51 is composed of capacitors C3 and C4, diodes D1 and D2, a transistor TR1 and the like. The capacitor C3 is connected to the 1Q terminal of the random number clock inverting circuit B61 as a coupling capacitor, and the collector side of the transistor TR1 is connected to the 3A terminal of the input circuit unit B40. The collector side of the transistor TR1 is also connected to the positive side of the power supply E via a resistor R6. The diode D1 and the resistor R5 are both for keeping the cathode side of the diode D1 at a positive potential.
コンデンサC3は、直流成分がカットされたクロック発生回路B51からの周期的なパルス信号(クロック信号)だけをクロック監視回路B95側に通過させる役割を有している。このため、クロック発生回路B51に生じた何らかの不具合によりクロック発生回路B51が動作停止(パルス発振停止)すると、クロック発生回路B51からは時間変化のない一定のハイ信号若しくはロー信号が出力されることになり、クロック監視回路B95の側にはクロック発生回路B51からの出力信号が伝送されなくなる。即ち、クロック発生回路B51の動作状況に応じて、クロック監視回路B95の側に入力される入力信号が変化する。 The capacitor C3 has a role of passing only a periodic pulse signal (clock signal) from the clock generation circuit B51 from which the DC component has been cut to the clock monitoring circuit B95 side. For this reason, when the clock generation circuit B51 stops operating (pulse oscillation is stopped) due to some trouble occurring in the clock generation circuit B51, the clock generation circuit B51 outputs a constant high signal or low signal that does not change with time. Thus, the output signal from the clock generation circuit B51 is not transmitted to the clock monitoring circuit B95 side. That is, the input signal input to the clock monitoring circuit B95 changes according to the operating state of the clock generation circuit B51.
クロック監視回路B95内に構成されている平滑回路部B96は、クロック発生回路B51から入力されるパルス信号を平滑化して常に所定以上の電圧(例えば5V以上)を出力するもので、コンデンサC3側をアノードにして接続されたダイオードD2と、当該ダイオードD2のカソードとアース間に接続された平滑コンデンサC4等とから構成される。このダイオードD2は、そのカソード側を常に正電位に保持するためのものである。また、平滑コンデンサC4は、ダイオードD2を通過したパルス信号を平滑化して常に所定以上の電圧を出力し、この出力電圧がベース電圧としてトランジスタTR1に印加される。 The smoothing circuit unit B96 configured in the clock monitoring circuit B95 smoothes the pulse signal input from the clock generation circuit B51 and always outputs a voltage higher than a predetermined value (for example, 5 V or more). A diode D2 connected as an anode, a smoothing capacitor C4 connected between the cathode of the diode D2 and the ground, and the like. The diode D2 is for always holding the cathode side at a positive potential. Further, the smoothing capacitor C4 smoothes the pulse signal that has passed through the diode D2 and always outputs a voltage higher than a predetermined value, and this output voltage is applied to the transistor TR1 as a base voltage.
トランジスタTR1のコレクタ側は、入力回路部B40の(IC14)の3A端子に接続され、また上述したように、この入力回路部B40への回路から分岐する分岐線が抵抗R6を介して電源Eの正極側に接続されている。クロック発生回路B51が正常にパルス信号を発振している状態では、平滑回路部B96により平滑化された所定以上の出力電圧がトランジスタTR1にベース電圧として印加される。トランジスタTR1に所定のベース電圧(例えば5V)が印加されると、トランジスタTR1のコレクタ側からエミッタ側(アース側)に向かってコレクタ電流Icが流れる。 The collector side of the transistor TR1 is connected to the 3A terminal of the (IC14) of the input circuit unit B40. As described above, the branch line branched from the circuit to the input circuit unit B40 is connected to the power supply E via the resistor R6. Connected to the positive side. In a state where the clock generation circuit B51 normally oscillates a pulse signal, an output voltage equal to or higher than a predetermined level smoothed by the smoothing circuit portion B96 is applied to the transistor TR1 as a base voltage. When a predetermined base voltage (for example, 5 V) is applied to the transistor TR1, a collector current Ic flows from the collector side to the emitter side (ground side) of the transistor TR1.
このコレクタ電流Icは、電源Eから供給されるものであり、電源EからトランジスタTR1のコレクタ側に電流が流れるときは、入力回路部B40(IC14)の側に向けて電流Iaは流れない。このとき、IC14からCPU(制御部740)に向けてクロック発生回路B51の異常動作を示す異常信号(第1の異常信号)は出力されずに、クロック発生回路B51の正常な動作を示すロー信号が出力される。制御部740はこのIC14からのロー信号を検出することでクロック発生回路B51が正常に動作しているものと判断する。
The collector current Ic is supplied from the power supply E. When a current flows from the power supply E to the collector side of the transistor TR1, the current Ia does not flow toward the input circuit section B40 (IC14). At this time, the abnormal signal (first abnormal signal) indicating the abnormal operation of the clock generation circuit B51 is not output from the IC 14 to the CPU (control unit 740), and the low signal indicating the normal operation of the clock generation circuit B51. Is output. The
一方、クロック発生回路B51に異常動作が生じてパルス信号の発振停止の状態では、平滑回路部B96からトランジスタTR1に電圧が印加されず、ベース電圧はゼロであるので(所定値以下であるので)コレクタ電流Icは流れない。このため、電源Eからは入力回路部B40(IC14)の側に向けて電流Iaが流れる。そして、IC14に電流Iaが流れると、IC14からは異常信号としてのハイ信号が出力される。制御部740はこのIC14からのハイ信号を検出すると、クロック発生回路B51に異常動作が発生したものと判断する。
On the other hand, when an abnormal operation occurs in the clock generation circuit B51 and the oscillation of the pulse signal is stopped, no voltage is applied from the smoothing circuit portion B96 to the transistor TR1, and the base voltage is zero (below a predetermined value). Collector current Ic does not flow. For this reason, the current Ia flows from the power source E toward the input circuit section B40 (IC14). When the current Ia flows through the IC 14, a high signal as an abnormal signal is output from the IC 14. When detecting a high signal from the IC 14, the
このようにトランジスタTR1は、電源Eから供給される電流をクロック監視回路B95の側へ流すか、あるいはこの電流を遮断する、スイッチとしての役割を有し、パルス信号の発振停止によりIC14の側に電流Iaが流れたときには、IC14からCPUデータバスを介した異常信号をCPU(制御部740)に出力することで、制御部740がクロック発生回路B51の異常動作を判断することができる。
As described above, the transistor TR1 serves as a switch that allows the current supplied from the power source E to flow to the clock monitoring circuit B95 or cuts off the current. When the current Ia flows, the
図7及び図8はいずれもクロック発生回路B51、クロック監視回路B95及び入力回路部B40におけるそれぞれの信号波形の時間変化を示す波形図である。図7及び図8で、Vaはクロック発生回路B51から出力されクロック監視回路B95に入力されるクロック信号(パルス信号)を示す。また、VbはカップリングコンデンサC3を通過した入力信号のダイオードD1のカソード側出力を示す。 7 and 8 are waveform diagrams showing temporal changes in signal waveforms in the clock generation circuit B51, the clock monitoring circuit B95, and the input circuit unit B40. 7 and 8, Va represents a clock signal (pulse signal) output from the clock generation circuit B51 and input to the clock monitoring circuit B95. Vb represents the cathode side output of the diode D1 of the input signal that has passed through the coupling capacitor C3.
図7に示すように、クロック発生回路B51はaの時点までは正常に動作してパルス信号がクロック監視回路B95に向けて発振されるため、Vbはクロック監視回路B95への入力波形と同じパルス信号となる。 As shown in FIG. 7, the clock generation circuit B51 operates normally until the time point a and the pulse signal is oscillated toward the clock monitoring circuit B95. Therefore, Vb has the same pulse as the input waveform to the clock monitoring circuit B95. Signal.
一方、クロック発生回路B51からロー信号が出力されているaの時点でパルス信号の発振停止が起きて、これ以降クロック発生回路B51から時間変化のない一定のロー信号が出力される状態では、パルス信号がコンデンサC3を通過せず、ダイオードD1のカソード側出力Vbはゼロとなる。 On the other hand, when a low signal is output from the clock generation circuit B51, the oscillation of the pulse signal is stopped at the time point a, and after that, a constant low signal that does not change with time is output from the clock generation circuit B51. The signal does not pass through the capacitor C3, and the cathode side output Vb of the diode D1 becomes zero.
Vcは平滑回路部B96により平滑化されたトランジスタTR1のベース電圧を示しており、トランジスタTR1はベース電圧VcがV0以上(例えば5V以上)のときにコレクタ電流Icが流れるようになっている。図7に示すように、aの時点まではクロック監視回路B95へのパルス信号の入力により常にV0以上のベース電圧がトランジスタTR1に印加されているため、電源EからトランジスタTR1に向けてコレクタ電流Icが流れる。これに対しaの時点以降では、パルス信号がコンデンサC3を通過せず、ダイオードD1のカソード側にパルス信号が出力されないため、トランジスタTR1のベース電圧VcはV0以下となってコレクタ電流Icは流れない。 Vc shows the base voltage of the transistor TR1 which is smoothed by the smoothing circuit B96, the transistor TR1 is made to flow the collector current Ic when the base voltage Vc is greater than or equal to V 0 (e.g., more than 5V) it is. As shown in FIG. 7, until a time point a, a base voltage equal to or higher than V 0 is always applied to the transistor TR1 due to the input of the pulse signal to the clock monitoring circuit B95. Ic flows. On the other hand, after the time point a, the pulse signal does not pass through the capacitor C3 and the pulse signal is not output to the cathode side of the diode D1, so the base voltage Vc of the transistor TR1 becomes V 0 or less and the collector current Ic flows. Absent.
上述したように、電源EからトランジスタTR1に向けてコレクタ電流Icが流れないときは、電源EからIC14の側に向けて電流が流れ、IC14からCPU(制御部740)に向けて異常信号を出力するようになっている。図7に示すように、この異常信号Vdは、トランジスタTR1にV0以上のベース電圧が生じるaの時点までは出力されない(ロー信号が出力される)。一方、トランジスタTR1のベース電圧がV0以下となるaの時点以降において、異常信号Vdが出力される(ハイ信号が出力される)。 As described above, when the collector current Ic does not flow from the power source E toward the transistor TR1, a current flows from the power source E toward the IC 14, and an abnormal signal is output from the IC 14 toward the CPU (control unit 740). It is supposed to be. As shown in FIG. 7, the abnormal signal Vd is not output (a low signal is output) until time point a when a base voltage equal to or higher than V 0 is generated in the transistor TR1. On the other hand, after the time point “a” when the base voltage of the transistor TR1 becomes V 0 or less, the abnormal signal Vd is output (a high signal is output).
そして、制御部740がこの異常信号Vdの出力を検出すると、制御部740はクロック発生回路B51に異常動作が発生したものと判断して制御信号を出力することにより、所定タイミングでパチンコ機PMの遊技動作を停止させると共に発射を強制停止させ、更に、エラー表示装置61の第1エラー表示部61aの点灯と、スピーカ45による放音とを行わせてクロック発生回路B51の異常動作を報知させることができる。
When the
一方、図8に示すように、クロック発生回路B51からハイ信号が出力されているbの時点でパルス信号の発振停止が起きて、これ以降クロック発生回路B51から時間変化がない一定のハイ信号が出力されるような場合も同様であり、異常信号Vdは、トランジスタTR1にV0以上のベース電圧が生じるbの時点までは出力されない(ロー信号が出力される)。一方、トランジスタTR1のベース電圧がV0以下となるbの時点以降において、異常信号Vdは出力される(ハイ信号が出力される)。 On the other hand, as shown in FIG. 8, the pulse signal oscillation stops at the time point b when the high signal is output from the clock generation circuit B51, and thereafter, a constant high signal that does not change with time is generated from the clock generation circuit B51. The same applies to the case where the signal is output, and the abnormal signal Vd is not output until the time point b at which the base voltage equal to or higher than V 0 occurs in the transistor TR1 (a low signal is output). On the other hand, after the time point b when the base voltage of the transistor TR1 becomes V 0 or less, the abnormal signal Vd is output (a high signal is output).
以上のように、クロック発生回路B51の動作状態に応じて入力回路部B40から出力される異常信号Vdを制御部740が検出することで、クロック発生回路B51が正常に動作しているか否かを制御部740が判断することが可能となる。
As described above, the
次に、再び図3を参照しながら、制御部740の機能について詳述することとする。まず、制御部740は、主遊技・補助遊技に関する主たる制御を司る遊技制御手段1100と、遊技周辺機器側にコマンド等の各種情報の送信制御を司る情報送信手段1200と、各種入賞口への遊技球の入賞に基づき所定の賞球の払出を行うように賞球払出制御装置に対して払出コマンドを出力する賞球払出決定手段1300と、乱数発生部750に異常が発生した場合の対応処理を司る乱数異常発生時制御手段1400と、を有している。
Next, the function of the
ここで、遊技制御手段1100は、各入球口(始動口等)への遊技球の流入を判定するための入球判定手段1110と、各乱数の取得可否を判定し、当該判定結果に基づき当該各乱数を取得するための乱数取得判定実行手段1120(前述のように、当選乱数はハード乱数、他の乱数はソフト乱数で取得)と、変動表示中における各始動口への入球を保留球として上限個数以内で一時記憶するための保留制御手段1130と、後述する遊技内容決定乱数(当選乱数)に基づき当たりであるか否かを抽選する当否抽選手段1135と、各乱数に基づき、各図柄の停止図柄及び変動態様(変動時間等)を決定するための図柄内容決定手段1140と、各図柄の変動及び停止表示する制御を行うための表示制御手段1150と、第1始動入賞口(特図始動口)24aの電動役物の開閉決定に直接関連する各種処理を行うための電チュー開閉制御手段1160と、通常遊技よりも遊技者に有利な特別遊技に関する制御を司る特別遊技制御手段1170と、現在の遊技状態をどの遊技状態に移行させるかの決定と、当該決定に基づき遊技状態を移行させる処理を行うための特定遊技制御手段1180と、現在の遊技状態{例えば、主遊技に関連した状態(通常遊技状態、特定遊技状態、特別遊技状態)、補助遊技に関連した状態(易開放状態、非易開放状態)、特別図柄に係る停止図柄及び変動態様情報、各種フラグのオンオフ状況、特別遊技中の遊技状態(例えばラウンド数や入賞個数情報)}等を一時記憶するための遊技状態一時記憶手段1190と、を有している。以下、各手段について詳述する。 Here, the game control means 1100 determines whether or not each random number can be acquired by determining whether or not each ball can be acquired, and whether or not the ball determination means 1110 determines whether the game ball flows into each ball entrance (starting port, etc.). Random number acquisition determination execution means 1120 for acquiring each random number (as described above, winning random numbers are acquired with hard random numbers and other random numbers are acquired with soft random numbers), and the entrance to each starting port during variable display is suspended A holding control means 1130 for temporarily storing the ball as a ball within the upper limit number, a winning lottery means 1135 for lottery based on a game content determination random number (winning random number) described later, and each random number Symbol content determination means 1140 for determining the symbol stop pattern and variation mode (variation time, etc.), display control means 1150 for controlling the variation of each symbol, and the stop display, and the first start prize opening (special Electric opening / closing control means 1160 for performing various processes directly related to the determination of opening / closing of the electric accessory of the starting port 24a, and special game control means 1170 for controlling special games advantageous to the player over the normal game, , A determination as to which gaming state the current gaming state is to be transferred to, a specific game control means 1180 for performing a process for shifting the gaming state based on the determination, and a current gaming state {eg, related to the main game State (normal game state, specific game state, special game state), state related to auxiliary game (easy release state, non-easy release state), stop symbol and variation mode information related to special symbols, on / off status of various flags, special Game state temporary storage means 1190 for temporarily storing a game state (for example, information on the number of rounds and winning prizes) during a game. Hereinafter, each means will be described in detail.
まず、入球判定手段1110は、第1始動入賞口(第1特図始動口)24aへ遊技球が入球したか否かを判定する第1始動入賞口(第1特図始動口)入球判定手段1111と、第2始動入賞口(第2特図始動口)24bに遊技球が流入したか否かを判定する第2始動入賞口(第2特図始動口)入球判定手段1112と、普図入球口へ遊技球が入球したか否かを判定する普図始動口入球判定手段1113と、を有している。 First, the entry determination means 1110 enters the first start winning opening (first special figure start opening) for determining whether or not a game ball has entered the first start winning opening (first special figure start opening) 24a. Ball determining means 1111 and second starting prize opening (second special figure starting opening) determining means 1112 for determining whether or not a game ball has flown into the second starting winning opening (second special figure starting opening) 24b. And a general start entrance entrance determining means 1113 for determining whether or not a game ball has entered the general entrance entrance.
次に、乱数取得判定実行手段1120は、第1始動入賞口(第1特図始動口)24a又は第2始動入賞口(第2特図始動口)24bへの遊技球の入球に基づき遊技内容決定乱数を取得するか否かを判定すると共に、判定結果に応じて当該乱数(例えば、当選乱数、変動態様決定乱数、特別図柄決定乱数等)を取得する特図乱数取得判定実行手段1121と、普図入球口への遊技球の入球に基づき普通図柄当選乱数の取得の可否を判定すると共に、当該判定結果に応じて当該乱数を取得するための普図乱数取得判定実行手段1122とを有している。 Next, the random number acquisition determination execution means 1120 plays a game based on the game ball entering the first start winning opening (first special figure start opening) 24a or the second start winning opening (second special figure start opening) 24b. Special figure random number acquisition determination execution means 1121 for determining whether or not to acquire a content determination random number and acquiring the random number (for example, a winning random number, a variation mode determination random number, a special symbol determination random number, etc.) according to the determination result; And determining whether or not the normal symbol winning random number can be acquired based on the game ball entering the general entrance entrance, and acquiring the random number acquisition determination executing means 1122 for acquiring the random number according to the determination result; have.
次に、保留制御手段1130は、取得した遊技内容決定乱数に基づく図柄変動が許可されていない場合に当該乱数を特図保留情報一時記憶手段1131aに記憶するための特図保留手段1131と、取得した普通図柄当選乱数に基づく図柄変動が許可されていない場合に当該乱数を普図保留情報一時記憶手段1132aに記憶するための普図保留手段1132とを有している。ここで、特図保留手段1131及び普図保留手段1132は、最大4個まで記憶可能な、前記乱数を保留順序と結合した形で一時記憶するための、特図保留情報一時記憶手段1131a及び普図保留情報一時記憶手段1132aを夫々有している。 Next, the hold control means 1130 obtains the special figure hold means 1131 for storing the random number in the special figure hold information temporary storage means 1131a when the symbol variation based on the acquired game content determination random number is not permitted. When the symbol variation based on the normal symbol winning random number is not permitted, the symbol holding means 1132 for storing the random number in the symbol holding information temporary storage means 1132a is provided. Here, the special figure holding means 1131 and the universal figure holding means 1132 are capable of storing up to four special figure holding information temporary storage means 1131a and a universal drawing temporary storage means 1131a for temporarily storing the random numbers combined with the holding order. Each has a figure hold information temporary storage means 1132a.
次に、当否抽選手段1135は、当否抽選の結果、当たりである場合に特別遊技への移行決定をする(例えば、内部的に当たりフラグをオンにする)特別遊技移行決定手段1135aを有している。 Next, the winning / losing lottery means 1135 includes special game transition determining means 1135a that makes a decision to shift to a special game (for example, internally turns on a winning flag) if the winning / raft lottery is a win. .
次に、図柄内容決定手段1140は、取得した遊技内容決定乱数に基づき、特別図柄の停止図柄と変動態様(変動時間等)を決定する特図内容決定手段1141と、取得した普通図柄当選乱数に基づき普通図柄の停止図柄を決定する普図内容決定手段1142とを有している。 Next, the symbol content determination means 1140, based on the acquired game content determination random number, the special symbol content determination means 1141 for determining the stop symbol and variation mode (variation time, etc.) of the special symbol, and the acquired normal symbol winning random number And a general symbol content determining means 1142 for determining a stop symbol of the normal symbol based on the standard symbol content determining means 1142.
ここで、特図内容決定手段1141は、特別図柄に係る停止図柄や変動態様を決定する際に参照される特図内容決定用抽選テーブル1141aを当たり・ハズレ毎に別テーブルとして有しており、当該特図内容決定用抽選テーブル1141aは、遊技状態に応じて異なる各種抽選テーブルを備えている(通常遊技→特図通常遊技状態用抽選テーブル1141a−1、確率変動遊技→特図確率変動遊技状態用抽選テーブル1141a−2、時間短縮遊技→特図時間短縮遊技状態用抽選テーブル1141a−3)。更に、普図内容決定手段1142は、普通図柄に係る停止図柄を決定する際に参照される普図内容決定用抽選テーブル1142aを有しており、当該普図内容決定用抽選テーブル1142aは、遊技状態に応じて異なる各種当選テーブルを備えている(通常遊技→普図通常用抽選テーブル1142a−1、確率変動遊技及び時間短縮遊技→普図時間短縮用抽選テーブル1142a−2)。 Here, the special figure content determination means 1141 has a special figure content determination lottery table 1141a that is referred to when determining the stop symbol and the variation mode related to the special symbol as a separate table for each hit / losing, The special figure content determination lottery table 1141a includes various lottery tables that differ depending on the gaming state (the normal game → the special figure normal gaming state lottery table 1141a-1, the probability variation game → the special figure probability variation game state). Lottery table 1141a-2, time reduction game → special time reduction game state lottery table 1141a-3). Further, the general content determination means 1142 has a general content determination lottery table 1142a that is referred to when determining a stop symbol related to a normal symbol. The general content determination lottery table 1142a is a game. Various winning tables that differ depending on the state are provided (normal game → usual drawing normal lottery table 1142a-1, probability variation game and time shortening game → usual drawing time shortening lottery table 1142a-2).
また、図示しないが、上記における特図内容決定用抽選テーブル1141aの各抽選テーブル(特図通常遊技状態用抽選テーブル1141a−1、特図確率変動遊技状態用抽選テーブル1141a−2、特図時間短縮遊技状態用抽選テーブル1141a−3)は、変動態様を決定するに際し、夫々が複数の抽選テーブルを有しており、所定条件を充足した場合(例えば保留球が所定数以上)では、短い変動態様が選択され易い抽選テーブルが選択され、他方、所定条件を充足しない場合(例えば保留球が所定数未満)では、長い変動態様が選択され易い抽選テーブルが選択されるように構成されている。 Although not shown, each lottery table of the special figure content determination lottery table 1141a (the special figure normal gaming state lottery table 1141a-1, the special figure probability variation gaming state lottery table 1141a-2, and the special figure time reduction) The game state lottery table 1141a-3) has a plurality of lottery tables when determining the variation mode, and when the predetermined condition is satisfied (for example, the number of holding balls is a predetermined number or more), the short variation mode In the case where the lottery table that is easy to be selected is selected and the predetermined condition is not satisfied (for example, the number of reserved balls is less than the predetermined number), the lottery table in which a long variation mode is easily selected is selected.
次に、表示制御手段1150は、図柄表示装置(特別図柄表示装置)28の特図表示部上で、所定時間特別図柄を変動させた後に停止表示する制御を行う特図制御手段1151と、普通図柄表示装置2220の普図表示部2221上で、所定時間普通図柄を変動させた後に停止表示する制御を行う普図制御手段1152とを有している。 Next, the display control means 1150 is a special figure control means 1151 that performs control to stop and display after changing the special symbol for a predetermined time on the special figure display section of the symbol display device (special symbol display device) 28, On the general symbol display unit 2221 of the symbol display device 2220, there is a general symbol control means 1152 for performing control to stop and display after changing the normal symbol for a predetermined time.
ここで、特図制御手段1151は、前記特図内容決定手段1141により決定された変動態様に係る変動時間を管理するための特図変動時間管理手段1151aを更に有している。また、特図変動時間管理手段1151aは、ゼロクリア可能な特図変動管理用タイマ1151a−1(デクリメントカウンタ)を更に有している。更に、普図制御手段1152は、普通図柄表示装置2220の普図表示部2221上での普通図柄の変動時間を管理するための普図変動時間管理手段1152aを有している。また、普図変動時間管理手段1152aは、時間を計測可能な普図変動管理用タイマ1152a−1を更に備えている。
Here, the special figure control means 1151 further includes special figure fluctuation time management means 1151a for managing the fluctuation time according to the fluctuation mode determined by the special figure content determination means 1141. The special figure fluctuation time management means 1151a further includes a special figure
次に、電チュー開閉制御手段1160は、第1始動入賞口(第1特図始動口)24aの電動役物を開閉する処理を行うための条件を充足しているか否かを判定するための条件判定手段1161と、第1始動入賞口(第1特図始動口)24aの電動役物の駆動(開放)時間を計測する開放タイマ1162とを有している。
Next, the electric chew opening / closing control means 1160 determines whether or not a condition for performing the process of opening and closing the electric accessory of the first start winning prize opening (first special figure start opening) 24a is satisfied. Condition determining means 1161 and an
次に、特別遊技制御手段1170は、特別遊技に移行するための条件を充足しているか否かを判定する条件判定手段1171と、前記条件を充足している場合に、特別遊技を実行するための特別遊技実行手段1172と、特別遊技に関する各種処理の時間管理を行うための特別遊技時間管理手段1173とを有している。更に、この特別遊技時間管理手段1173は、時間を計測可能な特別遊技用タイマ1173aを有している。 Next, the special game control means 1170 and the condition determination means 1171 for determining whether or not the condition for shifting to the special game is satisfied, and for executing the special game when the condition is satisfied Special game execution means 1172 and special game time management means 1173 for performing time management of various processes relating to the special game. Further, the special game time management means 1173 has a special game timer 1173a capable of measuring time.
次に、特定遊技制御手段1180は、特定遊技状態の終了条件を充足しているか否かを判定する特定遊技終了条件判定手段1181を有している。ここで、特定遊技終了条件判定手段1181は、時短回数をカウント可能な時短回数カウンタ1181aを更に有している。ここで、本最良形態においては、時短回数は100回であり、当該時短中には、非時短中と比較して、特別図柄の変動時間が相対的に短縮される(時間短縮機能)。更に、普通図柄の変動時間も相対的に短縮されると共に、第1始動入賞口(第1特図始動口)24aの電動役物の開放延長時間が相対的に延長される(開放時間延長機能)。尚、上記の特定遊技終了条件判定手段1181は、例えば、回数制限付きの確率変動遊技において終了回数に到達したか否かを判定する機能を有していたり(回数制限付確率変動遊技機能を有するパチンコ遊技機の場合)、図柄変動の度に所定確率で特定遊技(例えば確率変動遊技や時間短縮遊技)から通常遊技への移行抽選を行う機能を有していてもよい(転落抽選機能を有するパチンコ遊技機の場合)。 Next, the specific game control means 1180 has specific game end condition determination means 1181 for determining whether or not the end condition for the specific game state is satisfied. Here, the specific game end condition determining means 1181 further includes a time reduction counter 1181a capable of counting the time reduction. Here, in this best mode, the number of time reductions is 100, and during the time reduction, the variation time of the special symbol is relatively shortened (time reduction function) compared to non-time reduction. Furthermore, the fluctuation time of the normal symbol is also relatively shortened, and the opening extension time of the electric accessory of the first start winning opening (first special figure starting port) 24a is relatively extended (opening time extension function). ). The above-mentioned specific game end condition determining means 1181 has a function of determining whether or not the number of ends has been reached in a probability variation game with a limited number of times, for example (has a number variation probability variation game function). (In the case of a pachinko machine), it may have a function of performing a lottery transition from a specific game (for example, a probability variation game or a time-reduced game) to a normal game with a predetermined probability every time a symbol changes (has a falling lottery function) For pachinko machines).
次に、遊技状態一時記憶手段1190は、主遊技における現在の遊技状態を一時記憶するための主遊技状態一時記憶手段1191と、補助遊技における現在の遊技状態を一時記憶するための補助遊技状態一時記憶手段1192とを有している。 Next, the game state temporary storage means 1190 includes a main game state temporary storage means 1191 for temporarily storing the current game state in the main game, and an auxiliary game state temporary for temporarily storing the current game state in the auxiliary game. Storage means 1192.
ここで、主遊技状態一時記憶手段1191は、各種遊技状態における各種フラグのオンオフ情報を一時記憶するためのフラグ一時記憶手段1191aと、現在変動中の特別図柄(変動開始条件が成立した特別図柄)に係る停止図柄及び変動態様情報を一時記憶するための特図情報一時記憶手段1191bと、特別遊技に関する情報(ラウンド数、任意のラウンドにおける遊技球の入賞個数等)を一時記憶するための特別遊技関連情報一時記憶手段1191cとを有している。
Here, the main game state
また、補助遊技状態一時記憶手段1192は、補助遊技に関する情報(例えば、普通図柄当選フラグ・開放延長フラグ・時間短縮フラグ等の各種フラグのオンオフ情報)を一時記憶するための補助遊技関連情報一時記憶手段1192aと、現在変動中の普通図柄(変動開始条件が成立した普通図柄)に係る停止図柄等の情報を一時記憶するための普図情報一時記憶手段1192bとを有している。 The auxiliary game state temporary storage means 1192 also temporarily stores auxiliary game related information for temporarily storing information related to the auxiliary game (for example, on / off information of various flags such as a normal symbol winning flag, a release extension flag, and a time reduction flag). Means 1192a and temporary figure information temporary storage means 1192b for temporarily storing information such as stop symbols and the like related to the currently changing normal symbol (normal symbol for which the change start condition is satisfied).
次に、乱数異常発生時制御手段1400は、乱数発生部750から異常信号が出力されているか否かを監視する異常信号出力有無判定手段1410と、乱数発生部750から異常信号が出力されており且つ異常対応を実行するタイミングに到達した場合、異常対応処理を実行することを決定する異常対応要否決定手段1420と、異常対応要否決定手段1420により異常対応を実行することが決定された場合、異常対応措置を講じる各種制御を実行する異常対応手段1430と、乱数異常に関連した情報を一時記憶するための乱数異常発生関連情報一時記憶手段1440と、を有している。ここで、異常対応手段1430は、乱数発生部750で異常が発生した場合、遊技の進行を停止する(例えば、次の図柄変動に移行させない、特別遊技に移行させない)遊技進行停止手段1431と、操作ハンドル8の操作にかかわらず遊技領域への発射を強制停止させるよう制御する遊技球発射禁止手段1432と、乱数発生部750で異常が発生した場合、エラー表示装置61上でエラーを報知する制御を実行するエラー報知手段1433と、を更に有している。尚、点線囲み部分は変更例に係るものであり、これらについては後述する。
Next, the random number abnormality occurrence control means 1400 has an abnormal signal output presence / absence determination means 1410 for monitoring whether or not an abnormal signal is output from the random number generation section 750, and an abnormal signal is output from the random number generation section 750. When the timing for executing the abnormality handling is reached, the abnormality handling
次に、図9〜図19のフローチャートを参照しながら、本最良形態に係るパチンコ遊技機の処理の流れを説明する。まず、図9は、主基板700のメインコントロール部730が行う一般的な処理の流れを示したメインフローチャートである。はじめに、ステップ1050で、主基板700のメインコントロール部730は、後述の乱数監視処理を実行する。次に、ステップ1100で、主基板700のメインコントロール部730は、後述の普通図柄当選乱数取得処理を実行する。次に、ステップ1200で、主基板700のメインコントロール部730は、後述の電チュー駆動判定処理を実行する。次に、ステップ1300で、主基板700のメインコントロール部730は、後述の特別遊技内容決定乱数取得処理を実行する。次に、ステップ1400で、主基板700のメインコントロール部730は、後述の特別図柄表示処理を実行する。次に、ステップ1500で、主基板700のメインコントロール部730は、後述の特別遊技作動条件判定処理を実行する。次に、ステップ1600で、主基板700のメインコントロール部730は、後述の特別遊技実行処理を実行する。次に、ステップ1800で、主基板700のメインコントロール部730(特に賞球払出決定手段1300)は、遊技球が入賞した入賞口に基づき、賞球払出装置3000を駆動して所定の賞球数の払出処理を行い、再びステップ1100に戻る。以下、各サブルーチンに係る処理について詳述する。
Next, the flow of processing of the pachinko gaming machine according to the best mode will be described with reference to the flowcharts of FIGS. First, FIG. 9 is a main flowchart showing a flow of general processing performed by the main control unit 730 of the
次に、図10は、図9のステップ1050のサブルーチンに係る、乱数監視処理のフローチャートである。はじめにステップ1052〜1058で、乱数発生部750からの異常信号受信処理が実行される。具体的には、まず、ステップ1052で、異常信号出力有無判定手段1410は、乱数発生部750から第1の異常信号を受信したか否かを判定する。ここで、本最良形態における第1の異常信号は、IC14からのハイ信号を検出した場合である(前述のように、クロック発生回路B51に異常動作が生じてパルス信号が発振停止の状態下で、IC14からハイ信号が出力される)。ステップ1052でYesの場合、ステップ1054で、異常信号出力有無判定手段1410は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、第1異常確認フラグをオンにする。次に、ステップ1056で、異常信号出力有無判定手段1410は、乱数発生部750から第2の異常信号を受信したか否かを判定する。ここで、本最良形態における第2の異常信号は、オーバーフロー信号が所定期間継続してロー信号である場合である(前述のように、クロックカウント回路B81〜B84が正常に機能していれば、定期的にハイ信号としてオーバーフロー信号が出力される中、当該定期的よりも長い期間ロー信号しか出力されない状況であれば、クロックカウント回路又はクロック発生回路の異常ということになる)。ステップ1056でYesの場合、ステップ1058で、異常信号出力有無判定手段1410は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、第2異常確認フラグをオンにし、ステップ1068に移行する。以上で、乱数発生部750からの異常信号受信処理を終了する。
Next, FIG. 10 is a flowchart of the random number monitoring process according to the subroutine of
次に、ステップ1060〜ステップ1066で、過去において異常信号を受信していた状況下で異常信号を受信しなくなった場合の処理が実行される。具体的には、まず、ステップ1052でNoの場合、即ち、第1の異常信号を受信していない状況となった場合には、ステップ1060で、異常信号出力有無判定手段1410は、乱数異常発生関連情報一時記憶手段1440のフラグエリアを参照し、第1異常確認フラグがオンであるか否かを判定する。ステップ1060でYesの場合、ステップ1062で、異常信号出力有無判定手段1410は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、第1異常確認フラグをオフにし、ステップ1056に移行する。また、ステップ1056でNoの場合、即ち、第2の異常信号を受信していない状況となった場合には、ステップ1064で、異常信号出力有無判定手段1410は、乱数異常発生関連情報一時記憶手段1440のフラグエリアを参照し、第2異常確認フラグがオンであるか否かを判定する。ステップ1064でYesの場合、ステップ1066で、異常信号出力有無判定手段1410は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、第2異常確認フラグをオフにし、ステップ1068に移行する。以上で、過去において異常信号を受信していた状況下で異常信号を受信しなくなった場合の処理を終了する。尚、ステップ1060でNoの場合にはステップ1056に移行する。また、ステップ1064でNoの場合にはステップ1068に移行する。
Next, in step 1060 to step 1066, processing is executed when an abnormal signal is no longer received in a situation where an abnormal signal has been received in the past. Specifically, first, in the case of No in
最後に、本最良形態の一特徴であるステップ1068〜ステップ1070を説明する。本最良形態では、図9の主基板側でのメインルーチンで乱数監視処理を継続して実行していることからも分かるように、常時乱数を監視するように構成されている。そして、前述したように、乱数発生部750からの異常信号を検知した時点で異常確認フラグを立てておく。その後、後述するように、遊技が実行されていない時点か図柄変動が終了した時点で、異常確認フラグが立っていると判定した場合には、異常対応中フラグを立てた上で遊技の進行を停止させる処理が実行される(図15のステップ1904〜ステップ1918)。ここで、本最良形態では、遊技が進行しないようにループ処理が実行される(図15のステップ1918のループ)。このループ処理は電源をオフにすると終了し、再び電源を立ち上げると再びステップ1050の乱数監視処理が実行される。ここで、RAMクリアされていない状況で電源を立ち上げると、図15のステップ1916でオンにした異常対応中フラグはオンのままである。このような状況であることを踏まえ、図10のステップ1068〜ステップ1070を説明すると、ステップ1068で、乱数異常発生時制御手段1400は、乱数異常発生関連情報一時記憶手段1440のフラグエリアを参照し、異常対応中フラグがオフであるか否かを判定する。ステップ1068でYesの場合、ステップ1069で、乱数異常発生時制御手段1400は、現在遊技が実行されていないか(例えば、図柄停止状態、特別遊技非実行状態、遊技球発射停止状態)であるか否かを判定する。ここで、ステップ1069でYesの場合には、次の処理(普通図柄当選乱数取得処理1100)に移行するが、ステップ1068でNoの場合には、ステップ1070で、乱数異常発生時制御手段1400は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、異常対応中フラグをオフにする。その後、図15のステップ1902に移行する。ステップ1069でNoの場合、即ち、現在遊技実行中でない場合も同様である。尚、この電源立ち上げの際、第1の異常信号や第2の異常信号が乱数発生部750から引き続き出力されている状況の場合には、いずれか又は両方の異常確認フラグがオンとなり、再度ステップ1904〜ステップ1918の処理が実行されることとなる。このように、電源立ち上げによっても異常が解消しない場合には、引き続き遊技の進行が停止された状態となる。
Finally, step 1068 to step 1070, which are features of the best mode, will be described. In this best mode, as is understood from the fact that the random number monitoring process is continuously executed in the main routine on the main board side in FIG. 9, the random number is constantly monitored. Then, as described above, an abnormality confirmation flag is set when an abnormality signal from the random number generator 750 is detected. After that, as will be described later, when it is determined that the abnormality confirmation flag is set at the time when the game is not executed or when the symbol variation is finished, the game is progressed after setting the abnormality handling flag. Processing for stopping is executed (
次に、図11は、図9におけるステップ1100のサブルーチンに係る、普通図柄当選乱数取得処理のフローチャートである。まず、ステップ1102で、普図始動口入球判定手段1113は、普図入賞口(図示せず)に遊技球が入球(流入、通過)したか否かを判定する。ステップ1102でYesの場合、ステップ1104で、普図乱数取得判定実行手段1122は、普図保留情報一時記憶手段1132aを参照し、保留球が上限(例えば4個)でないか否かを判定する。ステップ1104でYesの場合、ステップ1106で、普図乱数取得判定実行手段1122は、普通図柄当選乱数を取得する。次に、ステップ1108で、普図保留手段1132は、何個目の保留であるかという情報と共に、当該乱数を普図保留情報一時記憶手段1132aにセットする形で保留球を1加算し、次の処理(電チュー駆動判定処理1200)に移行する。尚、ステップ1102及びステップ1104でNoの場合も、次の処理(電チュー駆動判定処理1200)に移行する。
Next, FIG. 11 is a flowchart of the normal symbol winning random number acquisition process according to the subroutine of
次に、図12は、図9におけるステップ1200のサブルーチンに係る、 電チュー駆動判定処理のフローチャートである。まず、ステップ1202で、電チュー開閉制御手段1160は、補助遊技関連情報一時記憶手段1192aを参照して、電チュ−開放中フラグがオフであるか否かを判定する。ステップ1202でYesの場合、ステップ1204で、普図制御手段1152は、補助遊技関連情報一時記憶手段1192aを参照して、普通図柄変動中フラグがオフであるか否かを判定する。ステップ1204でYesの場合、ステップ1206で、普図内容決定手段1142は、普図保留情報一時記憶手段1132aにアクセスし、普通図柄に関する保留球があるか否かを判定する。ステップ1206でYesの場合、ステップ1210で、普図内容決定手段1142は、フラグ一時記憶手段1191aを参照して、現在の遊技状態が易開放状態中(時間短縮フラグオン)か否かを判定する。ステップ1210でYesの場合には、ステップ1212で、普図内容決定手段1142は、普図時間短縮用抽選テーブル1142a−2をセットし、他方、ステップ1210でNoの場合には、ステップ1214で、普図内容決定手段1142は、普図通常用抽選テーブル1142a−1をセットする。そして、ステップ1216で、普図内容決定手段1142は、当該保留球に基づく普通図柄乱数に基づき停止図柄を決定する。次に、ステップ1218で、普図変動時間管理手段1152aは、セットしたテーブルに基づき、普図変動管理用タイマ1152a−1に所定時間(例えば、時短遊技の場合には5秒、通常遊技の場合には30秒)をセットする。そして、ステップ1220で、普図制御手段1152は、補助遊技関連情報一時記憶手段1192a中の普通図柄変動中フラグをオンにする。次に、ステップ1222で、普図保留手段1132は、普通図柄に関する当該保留球を1減算した上で普図保留情報一時記憶手段1132aに記録されている保留情報を更新すると共に、普図制御手段1152は、普図変動管理用タイマ1152a−1をスタートした後、普図表示部(図示せず)上で普通図柄の変動表示を開始する。次に、ステップ1224で、普図変動時間管理手段1152aは、普図変動管理用タイマ1152a−1を参照して、前記所定時間に到達したか否かを判定する。ステップ1224でYesの場合、ステップ1226で、普図制御手段1152は、普図表示部(図示せず)上で、前記ステップ1216で普図内容決定手段1142が決定した停止図柄を確定表示する。そして、ステップ1228で、普図制御手段1152は、補助遊技関連情報一時記憶手段1192a中の普通図柄変動中フラグをオフにする。次に、ステップ1230で、条件判定手段1161は、当該停止図柄が「当たり」であるか否かを判定する。ステップ1230でYesの場合、ステップ1232で、電チュー開閉制御手段1160は、セットしたテーブルに基づき、開放タイマ1162に所定時間(例えば、時短遊技の場合には5秒、通常遊技の場合には0.5秒)セットする。次に、ステップ1234で、電チュー開閉制御手段1160は、補助遊技関連情報一時記憶手段1192a中の電チュ−開放中フラグをオンにする。そして、ステップ1236で、電チュー開閉制御手段1160は、第1始動入賞口(第1特図始動口)24aの電動役物を開放する。次に、ステップ1238で、電チュー開閉制御手段1160は、開放タイマ1162を参照して、前記所定時間に到達したか否かを判定する。ステップ1238でYesの場合、ステップ1240及びステップ1242で、電チュー開閉制御手段1160は、第1始動入賞口(第1特図始動口)24aの電動役物を閉鎖すると共に、補助遊技関連情報一時記憶手段1192a中の電チュ−開放中フラグをオフにし、次の処理(ステップ1300の特別遊技内容決定乱数取得処理)に移行する。
Next, FIG. 12 is a flowchart of the electric drive driving determination process according to the subroutine of
尚、ステップ1202でNoの場合にはステップ1238に移行し、ステップ1204でNoの場合にはステップ1224に移行し、ステップ1206、ステップ1224、ステップ1230及びステップ1238でNoの場合には次の処理(ステップ1300の特別遊技内容決定乱数取得処理)に移行する。
If NO in step 1202, the process proceeds to step 1238. If NO in
次に、図13は、図9におけるステップ1300のサブルーチンに係る、特別遊技内容決定乱数取得処理に係るフローチャートである。まず、ステップ1302で、第1始動口入球判定手段1111又は第2始動口入球判定手段1112は、第1始動入賞口(第1特図始動口)24aの第1始動入賞センサ51又は第2始動入賞口(第2特図始動口)24bの第2始動入賞センサ52から特図始動口入球情報を受信したか否かを判定する。ステップ1302でYesの場合、ステップ1304で、特図乱数取得判定実行手段1121は、特図保留情報一時記憶手段1131aを参照し、保留球が上限(例えば4個)でないか否かを判定する。ステップ1304でYesの場合、ステップ1306で、特図乱数取得判定実行手段1121は、遊技内容決定乱数(当選乱数、変動態様決定乱数、特別図柄決定乱数等)を取得し、特図保留手段1131が、何個目の保留であるかという情報と共に当該乱数を特図保留情報一時記憶手段1131aにセットし、次の処理(ステップ1400の特別図柄表示処理)に移行する。尚、ステップ1302及びステップ1304でNoの場合も、次の処理(ステップ1400の特別図柄表示処理)に移行する。
Next, FIG. 13 is a flowchart related to the special game content determination random number acquisition process according to the subroutine of
次に、図14は、図9におけるステップ1400のサブルーチンに係る、特別図柄表示処理のフローチャートである。まず、ステップ1402で、特図内容決定手段1141は、変動開始条件(特別遊技中でないこと+特別図柄変動中でないこと)が成立しているか否かを判定する。
Next, FIG. 14 is a flowchart of special symbol display processing according to the subroutine of
ステップ1402でYesの場合、ステップ1414で、当否抽選手段1135は、特図保留情報一時記憶手段1131aに一時記憶されている、今回の図柄変動に係る遊技内容決定乱数を読み出す。次に、ステップ1403で、当否抽選手段1135は、特図内容決定用抽選テーブル1141aの当否抽選用テーブルを参照し、遊技内容決定乱数(当選乱数)に基づき、特別図柄当否抽選を実行する。そして、ステップ1417で、当否抽選手段1135は、抽選結果が当たりか否かを判定する。ステップ1417でYesの場合、ステップ1418で、特別遊技移行決定手段1135aは、フラグ一時記憶手段1191a中の「当たりフラグ」をオンにし、ステップ1404に移行する。他方、ステップ1417でNoの場合には、ステップ1418をスキップする。
In the case of Yes in step 1402, in step 1414, the success / failure lottery means 1135 reads the game content determination random number related to the current symbol variation, which is temporarily stored in the special figure hold information temporary storage means 1131a. Next, at step 1403, the winning / not-to-use lottery means 1135 refers to the winning / losing lottery table of the special figure content determining lottery table 1141a, and executes the special symbol winning / raising lottery based on the game content determining random number (winning random number). In
次に、ステップ1404で、特図内容決定手段1141は、フラグ一時記憶手段1191aを参照して、確率変動フラグがオンであるか否かを判定する。ステップ1404でYesの場合、ステップ1406で、特図内容決定手段1141は、前記抽選結果を踏まえ、参照テーブルとして特図確率変動遊技状態用抽選テーブル1141a−2をセットし、ステップ1416に移行する。
Next, in
他方、ステップ1404でNoの場合、ステップ1408で、特図内容決定手段1141は、フラグ一時記憶手段1191aを参照して、時間短縮フラグがオンであるか否かを判定する。ステップ1408でYesの場合、ステップ1410で、特図内容決定手段1141は、前記抽選結果を踏まえ、参照テーブルとして特図時間短縮遊技状態用抽選テーブル1141a−3をセットし、ステップ1416に移行する。
On the other hand, in the case of No in
他方、ステップ1408でNoの場合、ステップ1412で、特図内容決定手段1141は、前記抽選結果を踏まえ、参照テーブルとして特図通常遊技状態用抽選テーブル1141a−1をセットし、ステップ1416に移行する。
On the other hand, in the case of No in
そして、ステップ1416で、特図内容決定手段1141は、前記抽選結果を踏まえ、セットした各抽選テーブルを参照し、遊技内容決定乱数(例えば、特別図柄決定乱数)に基づいて特別図柄に関する停止図柄を決定すると共に、遊技内容決定乱数(例えば、変動態様決定乱数)に基づいて特別図柄の変動態様を決定し、これらを特図情報一時記憶手段1191bに一時記憶する。次に、ステップ1420で、特図変動時間管理手段1151aが、所定時間(前記ステップ1416で決定した変動態様に係る変動時間)を特図変動管理用タイマ1151a−1にセットする。そして、ステップ1422で、特図制御手段1151は、特別図柄表示装置2130の特図表示部2131上で、特図情報一時記憶手段1191bに記憶された変動態様に従い、特別図柄の変動表示を開始する。次に、ステップ1446で、特図制御手段1151は、フラグ一時記憶手段1191a中の変動中フラグをオンする。そして、ステップ1434で、特図変動時間管理手段1151aが、前記所定時間に到達したか否かを判定する。ここで、ステップ1434でNoの場合には、次の処理(ステップ1500の特別遊技作動条件判定処理)に移行する。他方、ステップ1434でYesの場合、ステップ1438で、特図制御手段1151は、特別図柄表示装置2130の特図表示部2131上での特別図柄の変動表示を停止し、特図情報一時記憶手段1191bに記憶されている停止図柄を確定停止図柄として表示制御する。次に、ステップ1440で、特図制御手段1151は、フラグ一時記憶手段1191a中の変動中フラグをオフにする。そして、ステップ1442で、特図変動時間管理手段1151aは、特図変動管理用タイマ1151a−1をリセットする。次に、ステップ1450で、主制御装置1000は、後述の特定遊技終了判定処理を実行する。そして、ステップ1900で、主基板700のメインコントロール部740は、後述する異常対応処理を実行し、次の処理(ステップ1500の特別遊技作動条件判定処理)に移行する。
In
尚、ステップ1402でNoの場合には、ステップ1444で、特図制御手段1151は、フラグ一時記憶手段1191aを参照し、変動中フラグがオンであるか否かを判定する。ステップ1444でYesの場合にはステップ1434に移行し、Noの場合には次の処理(ステップ1500の特別遊技作動条件判定処理)に移行する。
In the case of No in step 1402, in
次に、図15は、図14におけるステップ1900のサブルーチンに係る、異常対応処理のフローチャートである。まず、ステップ1902で、異常対応要否決定手段1420は、乱数異常発生関連情報一時記憶手段1440のフラグエリアを参照し、第1異常確認フラグ(ステップ1054参照)及び第2異常確認フラグ(ステップ1058参照)のいずれもがオフであるか否か、即ち、乱数発生部750で異常が発生していないか否かを判定する。ステップ1902でYesの場合には次の処理(ステップ1500の特別遊技作動条件判定処理)に移行する。他方、ステップ1902でNoの場合には、ステップ1904で、異常対応要否決定手段1420は、乱数異常発生関連情報一時記憶手段1440のフラグエリアを参照し、第1異常確認フラグがオンであるか否かを判定する。ステップ1904でYesの場合、ステップ1906で、異常対応要否決定手段1420は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、第1異常確認フラグをオフにする。そして、ステップ1908で、エラー報知手段1433は、第1エラー表示部61aで第1の異常信号を受信した旨の第1異常エラー報知を実行し、ステップ1910に移行する。尚、ステップ1904でNoの場合にもステップ1910に移行する。そして、ステップ1910で、異常対応要否決定手段1420は、乱数異常発生関連情報一時記憶手段1440のフラグエリアを参照し、第2異常確認フラグがオンであるか否かを判定する。ステップ1910でYesの場合、ステップ1912で、異常対応要否決定手段1420は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、第2異常確認フラグをオフにする。そして、ステップ1914で、エラー報知手段1433は、第2エラー表示部61bで第2の異常信号を受信した旨の第2異常エラー報知を実行し、ステップ1916に移行する。尚、ステップ1910でNoの場合にもステップ1916に移行する。次に、ステップ1916で、遊技進行停止手段1431は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、異常対応中フラグをオンにする。以後、このフラグがオンである状況下では、乱数発生部750の異常が解消されない限り遊技が進行しない(図10のステップ1068でNoの場合を参照)。そして、ステップ1918で、遊技球発射禁止手段1432は、発射装置制御基板200に対し、操作ハンドル8の操作に関係無く発射を強制停止するコマンドを送信する。尚、このコマンドを受信した発射装置制御基板200側では、遊技者により操作ハンドル8が操作されている状況下でも発射を強制停止する。その後、電断までこのステップ1918をループし続けることになる。このように、本最良形態では、乱数発生部750のエラー監視は常時実行しているが、エラー対応処理(エラー報知、遊技進行停止、発射強制停止)を図柄変動停止後に実行するよう構成されている。
Next, FIG. 15 is a flowchart of the abnormality handling process according to the subroutine of
次に、図16は、図14におけるステップ1450のサブルーチンに係る、特定遊技終了判定処理のフローチャートである。まず、ステップ1452で、特定遊技制御手段1180は、時短回数カウンタ1181aを参照して、時短回数カウンタ値が0よりも大きいか否かを判定する。ステップ1452でYesの場合、ステップ1454で、特定遊技制御手段1180は、時短回数カウンタ1181aの時短回数カウンタ値を1減算する。次に、ステップ1456で、特定遊技制御手段1180は、時短回数カウンタ1181aを参照して、時短回数が0であるか否かを判定する。ステップ1456でYesの場合、ステップ1460で、特定遊技制御手段1180は、フラグ一時記憶手段1191a中の時間短縮フラグをオフにし、次の処理(特別遊技作動条件判定処理1500)に移行する。尚、ステップ1452及びステップ1456でNoの場合にも、次の処理(特別遊技作動条件判定処理1500)に移行する。
Next, FIG. 16 is a flowchart of specific game end determination processing according to the subroutine of
次に、図17は、図9におけるステップ1500のサブルーチンに係る、特別遊技作動条件判定処理のフローチャートである。まず、ステップ1502で、条件判定手段1171は、フラグ一時記憶手段1191aを参照し、当たりフラグがオンであるか否かを判定する。ステップ1502でYesの場合、ステップ1504で、条件判定手段1171は、特別図柄表示装置2130の特図表示部2131上に表示された特別図柄が所定態様で停止したか否かを判定する。ステップ1504でYesの場合、ステップ1506及びステップ1508で、条件判定手段1171は、フラグ一時記憶手段1191a中の特別遊技移行許可フラグをオンにすると共に当たりフラグをオフにする。次に、ステップ1552及び1554で、特定遊技制御手段1180は、フラグ一時記憶手段1191a中の特定遊技フラグ(確率変動フラグ・時間短縮フラグ)を一旦オフにすると共に、時短回数カウンタ1181aをリセット(時短回数カウンタ値=0)し、次の処理(ステップ1600の特別遊技実行処理)に移行する。尚、ステップ1502及びステップ1504でNoの場合にも、次の処理(ステップ1600の特別遊技実行処理)に移行する。
Next, FIG. 17 is a flowchart of the special game operation condition determination process according to the subroutine of
次に、図18は、図9でのステップ1600のサブルーチンに係る、特別遊技実行処理のフローチャートである。まず、ステップ1602で、特別遊技実行手段1172は、フラグ一時記憶手段1191aを参照し、特別遊技移行許可フラグがオンであるか否かを判定する。ステップ1602でYesの場合、ステップ1606及びステップ1608で、特別遊技実行手段1172は、フラグ一時記憶手段1191a中の特別遊技移行許可フラグをオフにすると共に特別遊技実行フラグをオンにする。他方、ステップ1602でNoの場合、ステップ1610で、特別遊技実行手段1172は、特別遊技実行フラグがオンであるか否かを判定する。そして、ステップ1610でYesの場合には、ステップ1612に移行する。尚、ステップ1610でNoの場合には、特別遊技実行手段1172は、特別遊技の許可が下りていないと判定し、次の処理(賞球払出処理1800)に移行する。
Next, FIG. 18 is a flowchart of special game execution processing according to the subroutine of
次に、ステップ1612で、特別遊技実行手段1172は、フラグ一時記憶手段1191aを参照し、ラウンド継続フラグがオンであるか否か、換言すれば、当該ラウンドが途中であるか否かを判定する。ステップ1612でYesの場合、即ち、当該ラウンドが途中である場合、以下で詳述するステップ1614〜1622の処理を行うことなく、ステップ1624に移行する。他方、ステップ1612でNoの場合、即ち、当該ラウンドの開始直前である場合、まず、ステップ1614で、特別遊技実行手段1172は、特別遊技用タイマ1173aをゼロクリアすると共に所定値(例えば、通常当たりに基づく特別遊技であれば30秒、突然確率変動当たりや突然時間短縮当たりに基づく特別遊技であれば0.8秒)をセットする。次に、ステップ1616で、特別遊技実行手段1172は、特別遊技関連情報一時記憶手段1191c中の入賞球カウンタをゼロクリアする。そして、ステップ1618で、特別遊技実行手段1172は、特別遊技関連情報一時記憶手段1191c中のラウンド数カウンタに1を加算する。尚、特別遊技関連情報一時記憶手段1191cに記憶されているラウンド数は、特別遊技開始直後(初期値)は0であり、以後ラウンドを重ねていく毎に1ずつインクリメントされる。次に、ステップ1620で、特別遊技実行手段1172は、フラグ一時記憶手段1191a中のラウンド継続フラグをオンにする。そして、ステップ1622で、特別遊技実行手段1172は、アタッカー26の電動役物を駆動してアタッカー26を開放し、ステップ1624に移行する。
Next, in
次に、ステップ1624で、特別遊技実行手段1172は、特別遊技関連情報一時記憶手段1191cを参照して当該ラウンドで所定球(例えば10球)の入賞球があったか否かを判定する。ステップ1624でYesの場合には、ステップ1628に移行する。他方、ステップ1624でNoの場合、ステップ1626で、特別遊技実行手段1172は、特別遊技用タイマ1173aを参照して所定時間が経過したか否かを判定する。ステップ1626でYesの場合にも、ステップ1628に移行し、Noの場合には、次の処理(賞球払出処理1800)に移行する。
Next, in
次に、ステップ1628で、特別遊技実行手段1172は、アタッカー26の電動役物の駆動を停止してアタッカー26を閉鎖する。そして、ステップ1630で、特別遊技実行手段1172は、特別遊技用タイマ1173aをリセットする。次に、ステップ1632で、特別遊技実行手段1172は、フラグ一時記憶手段1191a中のラウンド継続フラグをオフにする。次に、ステップ1634で、特別遊技実行手段1172は、特別遊技関連情報一時記憶手段1191cを参照して、当該ラウンドが最終ラウンド(例えば、通常当たりに基づく特別遊技であれば15R、突然確率変動当たりや突然時間短縮当たりに基づく特別遊技であれば2R)であるか否かを判定する。ステップ1634でYesの場合、ステップ1636で、特別遊技実行手段1172は、フラグ一時記憶手段1191a中の特別遊技実行フラグをオフにする。そして、ステップ1650で、遊技制御手段1100は、後述の特別遊技終了後の遊技状態決定処理を実行し、次の処理(賞球払出処理1800)に移行する。尚、ステップ1634でNoの場合にも、次の処理(賞球払出処理1800)に移行する。
Next, in step 1628, the special game executing means 1172 stops driving the electric actor of the
次に、図19は、図18におけるステップ1650のサブルーチンに係る、特別遊技終了後の遊技状態決定処理のフローチャートである。まず、ステップ1656で、特定遊技制御手段1180は、確率変動当たりか否か、即ち、特図情報一時記憶手段1191bを参照して、特図表示部2131上で停止した特別図柄が確率変動当たりであるか否かを判定する。ステップ1656でYesの場合、ステップ1658及びステップ1660で、特定遊技制御手段1180は、フラグ一時記憶手段1191a中の確率変動フラグと時間短縮フラグとを夫々オンにし、次の処理(賞球払出処理1800)に移行する。
Next, FIG. 19 is a flowchart of the game state determination process after the end of the special game according to the subroutine of
他方、ステップ1656でNoの場合、ステップ1662で、特定遊技制御手段1180は、時間短縮変動当たりか否か、即ち、特図情報一時記憶手段1191bを参照して、特図表示部2131上で停止した特別図柄が時間短縮変動当たりであるか否かを判定する。ステップ1662でYesの場合、ステップ1664で、特定遊技制御手段1180は、フラグ一時記憶手段1191a中の時間短縮フラグをオンする。次に、ステップ1666で、特定遊技制御手段1180は、時短回数カウンタ1181aに時短回数カウンタ値として所定値(例えば100)をセットし、次の処理(賞球払出処理1800)に移行する。尚、ステップ1662でNoの場合にも、次の処理(賞球払出処理1800)に移行する。
On the other hand, in the case of No in step 1656, in
次に、本最良形態に係るパチンコ遊技機の作用について説明することとする。以下、異常が発生したタイミング毎にどのような内部処理が実行されるかを順番に説明する。 Next, the operation of the pachinko gaming machine according to the best mode will be described. Hereinafter, what internal processing is executed at each timing when an abnormality has occurred will be described in order.
(遊技していないときに異常が発生した場合)
本最良形態に係るパチンコ遊技機では、図9のメインフローチャートからも分かるように、異常監視処理自体は常時実行している。したがって、遊技していないときに異常が発生した場合、ただちに異常発生を認識する(図10のステップ1054やステップ1058で異常確認フラグをオンにする)。ここで、標記の場合であれば、遊技が実行されていないため、ただちに異常対応措置を講じても差し支えない。したがって、この場合にはただちに異常対応措置(エラー報知、発射強制停止、遊技進行停止)が実行される(図10のステップ1069でNoの場合を参照)。
(If an abnormality occurs when not playing)
In the pachinko gaming machine according to the best mode, as can be seen from the main flowchart of FIG. 9, the abnormality monitoring process itself is always executed. Therefore, if an abnormality occurs while not playing a game, the occurrence of the abnormality is immediately recognized (the abnormality confirmation flag is turned on in
(図柄変動中に異常が発生した場合)
この場合もただちに異常発生を認識する(図10のステップ1054やステップ1058で異常確認フラグをオンにする)。しかしながら、図柄変動中に遊技を強制停止してしまうと遊技者を混乱させる事態を招きかねない。よって、図柄変動が終了した直後に、異常対応措置(エラー報知、発射強制停止、遊技進行停止)が実行される(図10のステップ1440以降)。尚、異常対応措置が講じられている状況下では、遊技の進行が停止しているため、この図柄がハズレ図柄であった場合には次の図柄変動には移行せず、この図柄が当たり図柄であった場合には特別遊技に移行しない。
(If an abnormality occurs during symbol fluctuation)
Also in this case, the occurrence of an abnormality is immediately recognized (the abnormality confirmation flag is turned on in
(特別遊技中に異常が発生した場合)
この場合もただちに異常発生を認識する(図10のステップ1054やステップ1058で異常確認フラグをオンにする)。しかしながら、特別遊技中に発射を強制停止してしまうと遊技者の利益を著しく害する。よって、特別遊技が終了した後で図柄変動が開始される直前に、異常対応措置(エラー報知、発射強制停止、遊技進行停止)が実行される(図10のステップ1069でNoの場合を参照)。
(If an abnormality occurs during a special game)
Also in this case, the occurrence of an abnormality is immediately recognized (the abnormality confirmation flag is turned on in
本最良形態によれば、乱数クロック発生回路及びクロックカウント回路における異常が発生した場合、識別情報が変動表示中である状況下では、識別情報の変動表示が終了して停止表示が実行されたタイミングにて、異常対応要否決定処理と異常対応処理(遊技進行停止処理及び遊技球発射禁止処理)を実行するよう構成されているので、これら処理を常時実行する場合と比較して、内部処理が複雑とならず容量的にも軽減することができると共に、異常対応処理では、遊技の進行を停止させた上で発射を強制停止させるように構成されているので、正規の大当たり中に発射が出来ないことにより遊技者に不利益を与えること(遊技進行を停止させないことによるデメリット)や、発射が引き続き実行されることにより新たな乱数が取得されること(発射を強制停止させないことによるデメリット)を回避することが可能になるという効果をも奏する。 According to the best mode, when an abnormality occurs in the random number clock generation circuit and the clock count circuit, the timing at which the variation display of the identification information is terminated and the stop display is executed in a situation where the identification information is being varied. Therefore, it is configured to execute the abnormality response necessity determination process and the abnormality response process (game progress stop process and game ball launch prohibition process). In addition to being able to reduce complexity and capacity, the anomaly handling process is configured to forcibly stop firing after the progress of the game is stopped, so it can fire during regular jackpots. A new random number is acquired by giving a disadvantage to the player (disadvantage of not stopping the game progress) or by continuing the launch It also bring out the effects that it becomes possible to avoid (disadvantage of not forcibly stop the firing).
更に、遊技(識別情報変動遊技及び特別遊技)が実行されていない状況下でも異常対応要否決定処理を実行するよう構成されているので、遊技が実行される前に異常把握と対策を講じることが可能になるという効果を奏する。 Furthermore, since it is configured to execute the abnormality response necessity determination process even in a situation where the game (identification information variation game and special game) is not being executed, abnormality detection and countermeasures should be taken before the game is executed. There is an effect that becomes possible.
次に、本最良形態の変更例を説明する。本最良形態では、乱数監視を常時実行するよう構成したが、これに限定されず、異常対応措置を講じるタイミングでのみ実行するよう構成してもよい。この場合、例えば、図9の乱数監視処理1050を、図14の異常対応処理1900の直前に実行する態様を挙げることができる。
Next, a modified example of the best mode will be described. In this best mode, the random number monitoring is always executed. However, the present invention is not limited to this, and the random number monitoring may be executed only at the timing when the abnormality countermeasure is taken. In this case, for example, a mode in which the random
本変更例によれば、異常対応要否決定処理と異常対応処理(遊技進行停止処理及び遊技球発射禁止処理)のみならず、異常信号監視処理自体も、識別情報の変動表示が終了して停止表示が実行されたタイミングにて実行するよう構成されているので、これら処理を常時実行する場合と比較して、より一層内部処理が複雑とならず容量的にも軽減することが可能になるという効果を奏する。 According to this modified example, not only abnormality response necessity determination processing and abnormality response processing (game progress stop processing and game ball launch prohibition processing) but also abnormal signal monitoring processing itself is stopped after the variation display of the identification information ends. Since it is configured to be executed at the timing when the display is executed, the internal processing is not complicated and can be reduced in capacity as compared with the case where these processes are always executed. There is an effect.
更に、本最良形態では、オーバーフロー信号の監視とIC14からのハイ信号を検出して乱数クロック発生手段や乱数カウント手段の異常を検出するよう構成したが、これには限定されず、第1カウント値記憶回路や第2カウント値記憶回路に記憶される乱数値を判定することでこれらの異常を判定する手法を採用してもよい。以下、図3及び図20を参照しながら本変更例を説明する。 Furthermore, in this best mode, the overflow signal is monitored and the high signal from the IC 14 is detected to detect the abnormality of the random number clock generating means and the random number counting means. However, the present invention is not limited to this, and the first count value You may employ | adopt the method of determining these abnormalities by determining the random number value memorize | stored in a memory circuit or a 2nd count value memory circuit. Hereinafter, this modified example will be described with reference to FIGS. 3 and 20.
まず、図3は、本変更例の機能ブロック図である。ここで、大部分が本最良形態と同一であり、点線囲みで示した箇所が変更点である。そこで当該変更点を説明すると、乱数異常発生時制御手段1400は、異常判定に関する制御を司る異常判定制御手段1450を有している。ここで、異常判定制御手段1450は、乱数発生部が発生した乱数を「異常判定用乱数」として取得する異常判定用乱数取得制御手段1451と、異常判定処理タイミングであるか否かを判定する異常判定実行可否判定手段1452と、異常判定を実行する異常判定実行手段1453と、を有している。更に、異常判定用乱数取得制御手段1451は、異常判定用乱数を一時記憶するための異常判定用乱数一時記憶手段1451aを有している。尚、後述するように、乱数値が同一か否かで異常判定を実行するため、異常判定用乱数は比較のために複数個一時記憶されている必要がある。したがって、本変更例に係る異常判定用乱数一時記憶手段1451aは、下記表1に示すように、複数個の異常判定用乱数を一時記憶可能に構成されている。しかしながら、物理的に一つの一時記憶手段に複数個の異常判定用乱数が一時記憶されている必要はなく、例えば、以前取得した乱数を一時記憶させる領域(例えば第一レジスタ)と今回新たに取得した乱数を一時記憶させる場所(例えば第二レジスタ)とを別個に設けていてもよい。また、異常判定実行手段1453は、異常発生回数を一時記憶するための異常発生回数一時記憶手段(チェックカウンタ)1453aを有している。
次に、図20は、乱数回路部異常発生判定処理のフローチャートである。ここで、図20は、基本的にはどのようなタイミングで実行してもよい処理である(例えば、本最良形態に係るメインフローのステップ1050の前に実行)。そこで当該処理を説明すると、まず、ステップ11002で、異常判定用乱数取得制御手段1451は、異常判定用乱数取得タイミングであるか否かを判定する。ここで、「異常判定用乱数」とは、乱数回路に異常が発生したか否かを判別するための乱数である。本例では、第1カウント値記憶回路B91や第2カウント値記憶回路B92に一時記憶されている乱数をコピーしたデータである。また、「異常判定用乱数取得タイミング」とは、特に限定されず、例えば、当否抽選等の遊技目的で乱数が新たに取得されるタイミング(例えば、始動口に遊技球が入球して乱数を取得したタイミング)でも、任意のタイミング(例えば電源立ち上げ直後)であってもよい。尚、遊技目的での乱数(遊技内容決定用乱数)が新たに取得されるタイミングで「異常判定用乱数」を取得する場合には、この「遊技内容決定用乱数」を「異常判定用乱数」としてコピーすることが好適である。他方、任意のタイミングで「異常判定用乱数」を取得する場合には、異常判定用のためだけに乱数を取得することとなる。そして、ステップ11002でYesの場合、ステップ11004で、異常判定用乱数取得制御手段1451は、取得した異常判定用乱数を異常判定用乱数一時記憶手段1450a内に一時記憶する。ここで、本変更例における異常判定用乱数一時記憶手段1451aは、今回取得した異常判定用乱数だけでなく、前記のように、過去(例えば1回前だけとか1回〜数回前)に取得した異常判定用乱数も一時記憶されるように構成されている。以下では、異常判定用乱数一時記憶手段11004が4個分の異常判定用乱数を一時記憶可能である(表1参照)ことを前提に説明する。尚、ステップ11002でNoの場合にはステップ11006に移行する。
Next, FIG. 20 is a flowchart of random number circuit unit abnormality occurrence determination processing. Here, FIG. 20 is basically a process that may be executed at any timing (for example, executed before
次に、ステップ11006で、異常判定実行可否判定手段1452は、異常判定処理のタイミングであるか否かを判定する。ここで、「異常判定処理タイミング」とは、特に限定されないが、例えば前述したように新たな遊技内容決定用乱数が取得された場合でもよいし、電源立ち上げ後であってもよい。但し、いずれの場合においても、異常判定用乱数一時記憶手段1450a内に比較すべき乱数が少なくとも二つ存在していないと、乱数発生部の異常が判定できないことに留意すべきである。したがって、異常判定処理タイミングは、少なくとも、異常判定用乱数一時記憶手段1450a内に比較すべき乱数が少なくとも二つ存在している状況である必要がある。したがって、例えば、電源立ち上げ時等の電断復帰時は異常判定用乱数一時記憶手段1450a内に乱数が複数記憶されていないので、少なくとも二回はラッチを実行して異常判定用乱数を取得しておく必要がある。当該処理の説明に戻ると、ステップ11008で、異常判定実行手段1453は、異常判定用乱数一時記憶手段1451aに一時記憶されている複数の異常判定用乱数(例えば1番目に記憶された乱数値と2番目に記憶された乱数値)を比較する。そして、ステップ11010で、異常判定実行手段1453は、ステップ11008での比較の結果、両乱数が同一値であるか否かを判定する。ステップ11010でYesの場合、異常判定実行手段1453は、チェックカウンタ1453aを1インクリメントする。他方、ステップ11010でNoの場合には、ステップ11013で、異常判定実行手段1453は、チェックカウンタ1453aをクリアする。
Next, in
次に、ステップ11014で、異常判定実行可否判定手段1452は、ステップ11008での比較処理を終了するか否かを判定する。そして、ステップ11014でNoの場合、即ち、まだ比較処理を継続する場合にはステップ11008に移行する。尚、例えば、異常判定タイミング1回につき一度の比較処理しか実行しない場合には当該処理は不要である。他方、異常判定タイミング1回につき複数回の比較処理を実行する場合にはこの処理が必要となる。例えば、保留が複数存在するときに一括して異常発生判定処理を実行しようとする場合には、保留された乱数値を一括して異常判定用乱数一時記憶手段1451aに所定のタイミングでコピーした上で、保留1個目の乱数と2個目の乱数との比較、保留2個目と3個目の乱数との比較、保留3個目の乱数と4個目の乱数との比較、という複数回(本例では3回)の比較処理を実行する。
Next, in
次に、ステップ11016で、異常判定制御手段1450は、異常条件を充足しているか否か、具体的には、チェックカウンタ1453a内の異常回数値が所定値(例えば3回)に到達したか否かを判定する。ステップ11016でYesの場合、ステップ11018で、異常判定制御手段1450は、乱数異常発生関連情報一時記憶手段1440のフラグエリアにアクセスし、異常確認フラグをオンにして当該処理を終了する。尚、ステップ11016でNoの場合にも当該処理を終了する。尚、この異常回数値については、状況に応じて異ならせてもよく、例えば通常時には3回であるが、電源立ち上げ時には4回としてもよい。また、本変更例では、所定回数連続して異常と判定されるが、異常が確認されなった際のステップ11013のチェックカウンタクリア処理を無くした上、所定回数に到達したら異常と判定するように構成してもよい。或いは、単位時間当たりに発生した異常回数が所定回数に達したときに「異常」と判定するよう構成した場合には、所定時間(遊技が実行されている時間のみとしてもよい)経過後にチェックカウンタをクリアするようにする。
Next, in
尚、本変更例は、主基板700で実行することを前提としたがこれには限定されず、演出等を実行するサブ基板で実行するように構成してもよい。この場合、主基板700で取得した乱数をサブ側に送信する手法となる。更には、異常対応(例えばエラー処理)に関してもサブ基板側で行うよう構成してもよい。
Note that this modification example is based on the premise that the modification is executed on the
更に、本最良形態での異常判定と本変更例での異常判定を組み合わせた二重チェックを実行してもよい。また、この二重チェックを行うときを、所定タイミング又は期間(例えば大当たりとなった場合)のみに限定してもよい。 Furthermore, a double check that combines the abnormality determination in this best mode and the abnormality determination in this modification may be executed. Further, the time when this double check is performed may be limited only to a predetermined timing or a period (for example, when it is a big hit).
更に、本最良形態及び本変更例では、例えば乱数発生回路に異常が発生した場合、異常発生タイミングから異常対応措置が講じられるタイミングまでの間、遊技が継続される期間(即ち、遊技球が発射可能な期間)が存在する。この期間において、発射された遊技球が始動口に入球した場合、新たな乱数が保留されることになる。この場合、例えば、乱数発生回路に異常が発生した結果、当たりとなる乱数値しか取得されない状況となった場合には、この期間において新たに取得される乱数は当たりとなる乱数ばかりとなってしまい、例えば8個の保留が可能な機種においては最大8個の当たり乱数が取得される可能性も出てくる。このような事態を放置することはホール側に甚大な損害を与えることとなり好ましくない。そこで、例えば次のような処理を実行することが好適である。まず、本変更例のように、異なるタイミングで取得した複数の乱数(例えば、今回取得した当否決定用乱数と前回取得した当否決定用乱数)が同一値であるか否かを判定する。この際、同一値であると判定した場合には、本最良形態のように、乱数発生部から異常信号(本例では、オーバーフロー信号等)の有無を判定する。そして、乱数値として同一値を連続して取得し且つ乱数発生部からの異常信号を検知した場合には、後に取得した乱数に関しては、乱数発生部に異常が発生した結果として取得された乱数である蓋然性が高い。そこで、この場合には、保留されている、当該同一値に係る乱数を消去する処理を実行する(同一値となる乱数が複数連続して存在する場合にはこれらすべてを消去することが好適である)。これにより、乱数発生部に異常が発生した結果に起因したホール側の損害を事前に食い止めることが可能となる。尚、このような処理をどのようなタイミングで実行するかは特に限定されず、例えば、始動口に新たな乱数が取得された場合にただちに当該乱数と直前の乱数値と比較してもよいし、当たり乱数に係る変動が開始された時点で当該変動時に存在する保留について当該当たり乱数と同一値であるかを比較してもよい。 Furthermore, in this best mode and this modified example, for example, when an abnormality occurs in the random number generation circuit, a period during which the game is continued from the abnormality occurrence timing to the timing when the abnormality countermeasure is taken (that is, the game ball is fired). Possible period) exists. During this period, if a launched game ball enters the start port, a new random number is put on hold. In this case, for example, when an abnormality occurs in the random number generation circuit and only the winning random number value is acquired, the random numbers newly acquired in this period are only the winning random numbers. For example, in a model that can hold eight, a maximum of eight random numbers may be acquired. It is not preferable to leave such a situation because it causes serious damage to the hall. Therefore, for example, it is preferable to execute the following processing. First, as in the present modification example, it is determined whether or not a plurality of random numbers acquired at different timings (for example, the current determination random number for determination and the previous determination random determination random number) have the same value. At this time, if it is determined that they are the same value, the presence or absence of an abnormal signal (in this example, an overflow signal or the like) is determined from the random number generator as in the best mode. When the same value is continuously acquired as a random number value and an abnormal signal is detected from the random number generation unit, the random number acquired later is a random number acquired as a result of the occurrence of an abnormality in the random number generation unit. There is a high probability. Therefore, in this case, the process of deleting the random number related to the same value that is suspended is executed (if there are a plurality of consecutive random numbers having the same value, it is preferable to delete all of them. is there). Thereby, it becomes possible to stop in advance the damage on the hall side resulting from the occurrence of an abnormality in the random number generator. Note that the timing at which such processing is executed is not particularly limited. For example, when a new random number is acquired at the start port, the random number may be compared with the immediately preceding random number value. When the change related to the hit random number is started, it is possible to compare whether the hold existing at the time of the change is the same value as the hit random number.
B51 乱数クロック発生回路
B81〜B84 クロックカウント回路
B95 クロック監視回路
B97 オーバーフロー信号出力回路
8 操作ハンドル
28 図柄表示装置
200 発射装置制御基板
1120 乱数取得判定実行手段
1150 表示制御手段
1170 特別遊技制御手段
1410 異常信号出力有無判定手段
1420 異常対応要否決定手段
1431 遊技進行停止手段
1432 遊技球発射禁止手段
B51 Random number clock generation circuit B81-B84 Clock count circuit B95 Clock monitoring circuit B97 Overflow signal output circuit 8 Operation handle 28
Claims (1)
発射操作手段が操作された場合、遊技領域に遊技球を発射する遊技球発射手段と、
所定の周波数でクロックを発生させる乱数クロック発生手段と、
乱数クロック発生手段により発生したクロックに基づいて乱数値をカウントする乱数カウント手段と、
乱数カウント手段によりカウントされた乱数値の中から一つのカウント値を抽出する乱数抽出手段と、
識別情報を変動表示及び停止表示可能な識別情報表示部と、
識別情報の変動表示開始時においては、乱数抽出手段により抽出されたカウント値を用いて当否判定を行い、当該当否判定結果が当選である場合には識別情報の停止表示態様として所定態様を決定し、当該当否判定結果が非当選である場合には識別情報の停止表示態様として当該所定態様以外を決定する識別情報表示内容決定手段と、
識別情報表示部で識別情報の変動表示を実行した後、識別情報の停止表示態様を停止表示する識別情報表示制御手段と、
識別情報の停止表示態様が前記所定態様である場合、遊技者にとって有利な特別遊技に移行する特別遊技制御手段と
を有するパチンコ遊技機において、
乱数クロック発生手段及び/又は乱数カウント手段が正常に機能しているか否かを判定する乱数発生部異常有無判定手段と、
識別情報が変動表示中である場合には当該識別情報の変動表示が終了して停止表示が実行された後、乱数発生部異常有無判定手段の判定結果に基づき異常対応が必要か否かを決定する異常対応要否決定手段と、
異常対応要否決定手段により異常対応が必要であると決定された場合、当該識別情報の停止表示態様が前記所定態様でないときには識別情報表示制御手段による次の識別情報の変動を禁止し、当該識別情報の停止表示態様が前記所定態様であるときには特別遊技制御手段による特別遊技への移行を禁止する遊技進行停止手段と、
異常対応要否決定手段により異常対応が必要であると決定された場合、発射操作手段が操作されている場合でも遊技領域に遊技球が発射されることを禁止する遊技球発射禁止手段と
を有し、
識別情報の変動表示中において乱数クロック発生手段及び/又は乱数カウント手段が正常に機能していない状況となっても、当該識別情報の変動表示開始時において決定された識別情報の停止表示態様を維持した上で、識別情報表示制御手段、異常対応要否決定手段及び遊技進行停止手段に係る処理を実行するよう構成されている
ことを特徴とするパチンコ遊技機。 A launch operation means operable by a player;
A game ball launching means for launching a game ball into the game area when the firing operation means is operated;
Random number clock generating means for generating a clock at a predetermined frequency;
Random number counting means for counting random values based on the clock generated by the random number clock generating means;
A random number extracting means for extracting a single count value from the counted random number by the random number counting means,
An identification information display unit capable of displaying and stopping the identification information in a variable manner,
At the start of the variation display of the identification information, the determination is made using the count value extracted by the random number extraction means, and when the result of the determination is successful, a predetermined mode is determined as the stop display mode of the identification information. The identification information display content determination means for determining other than the predetermined mode as the stop display mode of the identification information when the determination result is non-winning,
After performing the variable display of the identification information in identification information display unit, the identification information display control means for stopping displaying the stop display mode of the identification information,
If stop display mode of the identification information is the predetermined aspect, the pachinko game machine having a special game control means to shift to an advantageous special game for the player,
A random number generator abnormality presence / absence judging means for judging whether or not the random number clock generating means and / or the random number counting means are functioning normally;
When the identification information is in the variable display, after the variable display of the identification information is finished and the stop display is executed, it is determined whether or not abnormality handling is necessary based on the determination result of the random number generation unit abnormality presence / absence determination means An abnormality handling necessity determination means to
When it is determined by the abnormality handling necessity determining means that the abnormality handling is necessary, when the stop display mode of the identification information is not the predetermined mode, the identification information display control unit prohibits the variation of the next identification information, and the identification A game progress stopping means for prohibiting the transition to a special game by the special game control means when the information stop display mode is the predetermined mode;
When the abnormality handling necessity determining means determines that the abnormality handling is necessary, the game ball launch prohibiting means for prohibiting the game ball from being launched into the game area even when the firing operation means is operated is provided. And
Even if the random number clock generation means and / or the random number counting means do not function normally during the fluctuation display of the identification information, the stop display mode of the identification information determined at the start of the fluctuation display of the identification information is maintained. In addition, the pachinko gaming machine is configured to execute processing related to the identification information display control means, the abnormality handling necessity determination means, and the game progress stopping means .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244236A JP5388201B2 (en) | 2009-10-23 | 2009-10-23 | Pachinko machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244236A JP5388201B2 (en) | 2009-10-23 | 2009-10-23 | Pachinko machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011087787A JP2011087787A (en) | 2011-05-06 |
JP5388201B2 true JP5388201B2 (en) | 2014-01-15 |
Family
ID=44106646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009244236A Expired - Fee Related JP5388201B2 (en) | 2009-10-23 | 2009-10-23 | Pachinko machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5388201B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6077779B2 (en) * | 2012-08-02 | 2017-02-08 | 株式会社藤商事 | Game machine |
JP2014036898A (en) * | 2013-11-25 | 2014-02-27 | Fujishoji Co Ltd | Game machine |
JP6485276B2 (en) * | 2015-08-04 | 2019-03-20 | サミー株式会社 | Bullet ball machine |
JP6334594B2 (en) * | 2016-04-14 | 2018-05-30 | 株式会社ニューギン | Game machine |
JP2019072209A (en) * | 2017-10-16 | 2019-05-16 | 株式会社三洋物産 | Game machine |
JP2019072199A (en) * | 2017-10-16 | 2019-05-16 | 株式会社三洋物産 | Game machine |
JP2019072200A (en) * | 2017-10-16 | 2019-05-16 | 株式会社三洋物産 | Game machine |
JP2019072210A (en) * | 2017-10-16 | 2019-05-16 | 株式会社三洋物産 | Game machine |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4317963B2 (en) * | 2002-01-18 | 2009-08-19 | 株式会社大一商会 | Game machine |
JP2004097576A (en) * | 2002-09-10 | 2004-04-02 | Sankyo Kk | Game machine |
JP4582536B2 (en) * | 2004-08-06 | 2010-11-17 | サミー株式会社 | Game machine |
JP2006136625A (en) * | 2004-11-15 | 2006-06-01 | Samii Kk | Game machine |
JP5194262B2 (en) * | 2008-05-29 | 2013-05-08 | 株式会社大都技研 | Amusement stand |
-
2009
- 2009-10-23 JP JP2009244236A patent/JP5388201B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011087787A (en) | 2011-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5388201B2 (en) | Pachinko machine | |
JP5088763B2 (en) | Game machine | |
JP5088765B2 (en) | Game machine | |
JPH10151246A (en) | Game machine | |
JP2006262986A (en) | Game machine | |
JP5088764B2 (en) | Game machine | |
JP4743830B2 (en) | Game machine | |
JP2006136625A (en) | Game machine | |
JP2021029575A (en) | Game machine | |
JP2021062004A (en) | Game machine | |
JP5674073B2 (en) | Game machine | |
JP4582536B2 (en) | Game machine | |
JP4577761B2 (en) | Game machine | |
JP2006239287A (en) | Game machine | |
JP5674074B2 (en) | Game machine | |
JP4577762B2 (en) | Game machine | |
JP2020011084A (en) | Pachinko game machine | |
JP2023074884A (en) | game machine | |
JP2023074885A (en) | game machine | |
JP2005218642A (en) | Game machine | |
JP2012070860A (en) | Game machine | |
JP2021029579A (en) | Game machine | |
JP2021029580A (en) | Game machine | |
JP2021029576A (en) | Game machine | |
JP2021029577A (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5388201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |