JP2012070860A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2012070860A JP2012070860A JP2010217109A JP2010217109A JP2012070860A JP 2012070860 A JP2012070860 A JP 2012070860A JP 2010217109 A JP2010217109 A JP 2010217109A JP 2010217109 A JP2010217109 A JP 2010217109A JP 2012070860 A JP2012070860 A JP 2012070860A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- hard random
- hard
- random numbers
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
本発明は、遊技機に関し、特に、ハード乱数生成回路の異常の有無を判定し、ハード乱数生成回路が異常である場合に乱数異常対処処理を実行する遊技機に関するものである。 The present invention relates to a gaming machine, and more particularly, to a gaming machine that determines whether or not a hard random number generation circuit is abnormal and executes random number abnormality handling processing when the hard random number generation circuit is abnormal.
近年主流のパチンコ遊技機においては、遊技球が始動口に入賞したことを契機に大当り抽選が行われ、大当りに当選した場合、大入賞口が複数ラウンドに亙って開閉して遊技者に有利な利益状態を付与する大当り遊技が発生する。この種のパチンコ遊技機では、一般に、抽選用ハード乱数を微小時間毎に順次生成するハード乱数生成回路が設けられ、始動口への遊技球入賞時にハード乱数生成回路から抽選用ハード乱数が取得され、その抽選用ハード乱数が大当り特定値か否かで大当り抽選の当選の有無が判定される。 In recent years, in the mainstream pachinko machines, a lottery lottery is performed when a game ball wins a start opening, and if a big hit is won, the big winning opening opens and closes over multiple rounds and is advantageous to the player A big hit game that gives a state of profit is generated. In this type of pachinko gaming machine, generally, a hard random number generation circuit that sequentially generates lottery hard random numbers every minute time is provided, and when the game ball is won at the start opening, the lottery hard random numbers are acquired from the hard random number generation circuit. Whether or not the winning of the jackpot lottery is determined is determined based on whether or not the lottery hardware random number is a jackpot specific value.
従来のスロットマシンにおいても、一般に、メダルベット後のスタートレバー操作時にハード乱数生成回路から抽選用ハード乱数が取得され、その抽選用ハード乱数が大当り特定値か否かで大当り抽選の当選の有無が判定される。スロットマシンの場合、大当り抽選で当選した場合には、複数ゲームに亙って特定の図柄役が揃い易くなるボーナスゲームが発生する。尚、ハード乱数生成回路で生成可能な抽選用ハード乱数の全数に対する大当り特定値の数の割合で大当り当選確率が決められている。 In conventional slot machines as well, generally, a hard random number for lottery is acquired from the hard random number generation circuit when a start lever is operated after a medal bet. Determined. In the case of a slot machine, a bonus game in which a specific symbol combination is easily arranged over a plurality of games is generated when a winner is won by a big hit lottery. The jackpot winning probability is determined by the ratio of the number of jackpot specific values to the total number of lottery hard random numbers that can be generated by the hard random number generation circuit.
ところで、ハード乱数生成回路が故障によってハード乱数を正常に生成できない場合、大当り当選確率が不当に変化し、大当り判定が正常に行われなくなり、遊技者又は遊技ホール側に不利益が発生する。そこで、ハード乱数生成回路の異常を検出する技術が提案されている。 By the way, when the hard random number generation circuit cannot normally generate a hard random number due to a failure, the jackpot winning probability is unreasonably changed, the jackpot determination is not normally performed, and a disadvantage occurs on the player or the game hall side. Therefore, a technique for detecting an abnormality in the hard random number generation circuit has been proposed.
特許文献1のパチンコ機においては、メイン処理において、電源投入直後に乱数生成回路異常チェック処理が実行され、乱数生成回路が異常である場合、異常報知処理が実行された後、他の遊技処理が実行されないようにループ処理が繰返し実行される。乱数生成回路異常チェック処理では、定常的な遊技制御動作処理の前に、複数個の乱数を取得し、判定された複数個の乱数の当選回数を集計し、その当選回数から算出した当選率が大当り判定の確率が設定された確率に近い値か否かで乱数生成回路の異常の有無を検出する。
In the pachinko machine of
特許文献2のパチンコ機においては、乱数監視処理が入賞チェック処理後に実行される。この乱数監視処理では、始動口への遊技球入賞によって取得された今回取得のハード乱数と前回取得のハード乱数とが比較され、これら両ハード乱数について、ハード乱数を構成する16ビットの全ビット、上位ビット、下位ビットが夫々一致するか否か判定され、各一致回数が設定回数になった場合、異常報知ランプが点灯される。 In the pachinko machine of Patent Document 2, random number monitoring processing is executed after winning check processing. In this random number monitoring process, the hard random number acquired this time and the hard random number acquired last time acquired by winning the game ball at the starting opening are compared, and for these both hard random numbers, all the 16 bits constituting the hard random number, It is determined whether the upper bit and the lower bit match each other. When the number of matches reaches the set number, the abnormality notification lamp is turned on.
特許文献3のスロットマシンにおいては、乱数更新確認処理が1遊技中のメイン処理の先頭(又はスタートレバーON後のリール回転待機中)において実行される。この乱数更新確認処理では、微小時間(例えば、1.8μs)の間に、ハード乱数生成回路から複数(例えば、100個)のハード乱数が取得され、これらのハード乱数からハード乱数生成回路が正常か異常か判定される。具体的には、取得された複数のハード乱数について、ハード乱数を構成する16ビットの各ビットに0,1の両方が確認されたか否か判定され、0,1の両方が確認されなかったビットがある場合、エラー処理が実行される。
In the slot machine of
特許文献1のハード乱数の異常検出技術では、電源投入直後だけ乱数生成回路異常チェック処理が実行されるので、遊技動作開始後に、乱数生成回路が1周期分の複数のハード乱数の少なくとも1つを生成できない故障を起こしている場合、乱数取得条件の成立時に実行される大当り抽選が正常に行われなくなり、遊技者又は遊技ホール側に不利益が発生する。また、この異常チェック処理は、複数ステップ(抽選処理、当否判定処理、集計処理、異常判定処理)の処理を実行するように構成されており、その処理内容が複雑である。
In the hard random number abnormality detection technique disclosed in
特許文献2,3のハード乱数の異常検出技術では、ハード乱数の異常検出をビット単位で特有に処理して実行するので、その処理内容が複雑である。
また、特許文献2のハード乱数の異常検出技術では、乱数取得条件が複数回成立しないと、つまり遊技球が始動口に複数個入賞しないと、複数のハード乱数を取得することができないため、乱数異常判定を行うことができない。そして、取得した複数のハード乱数について、ハード乱数の全ビットが一致した乱数一致回数が設定回数(同じ値のハード乱数が設定個)になった場合に、乱数異常と判定することになるが、このハード乱数の取得・異常判定処理では、乱数異常ではないのに、乱数一致回数が設定回数になって、乱数異常と誤判定する可能性が確率は低いが残ってしまう。つまり、乱数異常判定の信頼性を高めるのに限界がある。
In the hard random number abnormality detection techniques disclosed in
In addition, in the hard random number abnormality detection technique disclosed in Patent Document 2, a plurality of hard random numbers cannot be acquired unless a random number acquisition condition is satisfied a plurality of times, that is, unless a plurality of game balls are won at the start opening. Abnormality judgment cannot be performed. And, regarding the acquired multiple hard random numbers, when the number of random number matches that all the bits of the hard random number matches the set number of times (hard random number of the same value is set), it will be determined that the random number is abnormal, In this hard random number acquisition / abnormality determination process, although there is no random number abnormality, the number of random number matches becomes the set number, and the possibility of erroneous determination as random number abnormality remains low. That is, there is a limit to increasing the reliability of random number abnormality determination.
ここで、ハード乱数生成回路が正常である場合、1周期分のハード乱数の正規の更新時間内で、同じ値のハード乱数を2度以上取得(即ち、発生)することは起こり得ないが、ハード乱数生成回路が異常である場合には起こり得る。しかし、その乱数異常を検出することは困難である。 Here, when the hard random number generation circuit is normal, it is impossible to acquire (that is, generate) a hard random number having the same value twice or more within the normal update time of the hard random number for one cycle. This can happen when the hard random number generation circuit is abnormal. However, it is difficult to detect the random number abnormality.
特許文献3のハード乱数の異常検出技術では、非常に短い時間に複数のハード乱数を連続的に取得して乱数異常判定を行うが、その複数のハード乱数について、16ビットの各ビットに0,1の両方が確認されなかった場合に乱数異常と判定するため、1周期分のハード乱数の正規の更新時間内で、同じ値のハード乱数を2度以上取得するという明らかな乱数異常を検出することは困難である。特許文献1,2のハード乱数異常検出技術でも同様の課題がある。
In the hard random number abnormality detection technique disclosed in
本発明の目的は、遊技機において、乱数取得条件が成立する毎にハード乱数生成回路の異常の有無を簡単に且つ容易に判定できること、等である。 An object of the present invention is to easily and easily determine whether or not there is an abnormality in the hard random number generation circuit each time a random number acquisition condition is satisfied in a gaming machine.
本願発明は以下の構成を有するものである。尚、参照符号は、本願発明の理解促進の為に図面に図示した構成要素との対応関係の一例を示したものであり、本願発明の技術的範囲を限定するものではない。
請求項1の遊技機は、ハード乱数を第1微小時間(T1)毎に順次更新しつつ周期的に生成するハード乱数生成回路(41)を有するメイン制御装置(21,21A)を備えた遊技機(1)において、前記メイン制御装置(21,21A)は、乱数取得条件の成立時に前記ハード乱数生成回路(41)から複数個(N)のハード乱数を第2微小時間(T2)間隔で連続的に取得する乱数取得手段(21a)と、前記乱数取得手段(21a)が取得した前記複数個(N)のハード乱数のうち少なくとも2個のハード乱数の値が一致するか否か判定する乱数異常判定手段(21c,21f)と、前記乱数異常判定手段(21c,21f)が前記複数個のハード乱数のうち少なくとも2個のハード乱数の値が一致すると判定した場合、乱数異常対処処理を実行する乱数異常対処手段(21d,21g)とを備えたことを特徴としている。
The present invention has the following configuration. Note that the reference numerals show an example of the correspondence with the components shown in the drawings for the purpose of promoting the understanding of the present invention, and do not limit the technical scope of the present invention.
A gaming machine according to
請求項2の遊技機は、請求項1の発明において、前記乱数取得手段(21a)が前記複数個(N)のハード乱数を前記第2微小時間(T2)間隔で連続的に取得する時間(T3)が、前記ハード乱数生成回路(41)における1周期分のハード乱数の更新時間(T3)よりも短くなるように構成されたことを特徴としている。
The gaming machine according to claim 2 is the game machine according to
請求項3の遊技機は、請求項1又は2の発明において、前記乱数取得手段(21a)が連続的に取得した複数個(N)のハード乱数のうちの1個のハード乱数を抽選用のハード乱数として兼用することを特徴としている。
The gaming machine according to
請求項4の遊技機は、請求項3の発明において、前記抽選用のハード乱数は、前記複数個(N)のハード乱数のうち最初に取得されたハード乱数であることを特徴としている。 According to a fourth aspect of the present invention, in the invention of the third aspect, the lottery hard random number is a hard random number obtained first among the plurality (N) of hard random numbers.
本願発明の遊技機によれば、乱数取得手段が、乱数取得条件の成立時にハード乱数生成回路から複数個のハード乱数を連続的に取得し、乱数異常判定手段が、複数個のハード乱数のうちの少なくとも2個のハード乱数の値が一致するか否か判定するので、乱数取得条件が成立する毎に、ハード乱数生成回路の異常の有無を簡単に且つ容易に判定することができる。 According to the gaming machine of the present invention, the random number acquisition unit continuously acquires a plurality of hard random numbers from the hard random number generation circuit when the random number acquisition condition is satisfied, and the random number abnormality determination unit includes the plurality of hard random numbers. Therefore, it is possible to easily and easily determine whether or not there is an abnormality in the hard random number generation circuit each time the random number acquisition condition is satisfied.
以下、本発明を実施するための形態について実施例に基づいて説明する。 Hereinafter, modes for carrying out the present invention will be described based on examples.
図1、図2に示すように、パチンコ遊技機1には、遊技ホールに取付けられる外枠に開閉枠2が開閉自在に装着され、開閉枠2に開閉扉3が開閉自在に装着されている。開閉枠2に遊技盤4が装着され、その遊技盤4の前面側に遊技領域4aが形成されている。開閉扉3に窓3aが形成され、その窓3aに透明板3bが装着され、その透明板3bにより遊技領域4aの前側が覆われている。
As shown in FIGS. 1 and 2, in the
開閉扉3には、窓3aの下側に遊技球を貯留する貯留皿5が設けられ、その貯留皿5に演出ボタン6が装着され、貯留皿5の右下側に発射ハンドル7が装着されている。発射ハンドル7が回動操作されると、貯留皿5から発射位置に導入された遊技球が発射され、貯留皿5に複数の遊技球が存在する場合には、複数の遊技球が約0.6秒間隔で連続発射される。発射された遊技球はガイドレール8で案内され遊技領域4aの上部に投入される。
The open /
図2、図3に示すように、遊技盤4には、多数の障害釘(図示略)、第1始動口10、第2始動口装置11、ゲート12、大入賞口装置13、複数の一般入賞口14、センタ役物15、画像表示器16、可動役物装置17、遊技表示盤19が図2に示す配置で装着され、遊技盤4の裏面側に遊技制御装置20が装着されている。
As shown in FIGS. 2 and 3, the
第1始動口10には入賞した遊技球を検出する第1始動口SW10aが付設され、ゲート12には通過した遊技球を検出するゲートSW12aが付設され、各一般入賞口14には入賞した遊技球を検出する一般入賞口SW14aが付設されている。尚、「SW」はスイッチを意味する。
The first start opening 10 is provided with a first start opening SW10a for detecting a winning game ball, the
第2始動口装置11は、第2始動口11a、第2始動口11aを開閉する開閉部材11b、第2始動口11aに入賞した遊技球を検出する第2始動口SW11c、開閉部材11bを開閉駆動する第2始動口SOL11d(電チューSOL)を有する。尚、「SOL」はソレノイドアクチュエータを意味する。開閉部材11bは、閉位置で第2始動口11aへの遊技球の入賞を不可能にし、開位置で第2始動口11aへの遊技球の入賞を可能にする。
The
大入賞口装置13は、大入賞口13a、大入賞口13aを開閉する開閉部材13b、大入賞口13aに入賞した遊技球を検出する大入賞口SW13c、開閉部材13bを開閉駆動する大入賞口SOL13dを有する。開閉部材13bは、閉位置で大入賞口13aへの遊技球の入賞を不可能にし、開位置で大入賞口13aへの遊技球の入賞を可能にする。
The big
センタ役物15は、遊技盤4の前面よりも前方へ張り出すように、遊技盤4の上部から中央部分に亙って遊技領域4aの半分以上を占めるサイズで設けられ、このセンタ役物15に画像表示器16と可動役物装置17が装着されている。
The
遊技表示盤19は、第1特別図柄表示器19a、第2特別図柄表示器19b、普通図柄表示器19c、第1特別図柄保留ランプ19d、第2特別図柄保留ランプ19e、普通図柄保留ランプ19fを備えている。
The
第1特別図柄表示器19aには、第1始動口10への遊技球の入賞に基づいて第1特別図柄が図柄変動後に停止表示される。第2特別図柄表示器19bには、第2始動口11aへの遊技球の入賞に基づいて第2特別図柄が図柄変動後に停止表示される。第1又は第2特別図柄表示器19a又は19bに大当り図柄が停止表示された場合、大当り遊技状態が発生して、大入賞口装置13が、開閉部材13bを開閉動作させて、通常は閉塞の大入賞口13aを複数ラウンドに亙って開閉させる。
On the first
普通図柄表示器19cには、ゲート12への遊技球の入賞(通過)に基づいて普通図柄が図柄変動後に停止表示される。普通図柄表示器19cに当り図柄が停止表示された場合、補助遊技が発生して、第2始動口装置11が、開閉部材11bを開閉動作させ、通常は閉塞の第2始動口11aを1又は複数回開閉させる。
On the normal symbol display 19c, the normal symbol is stopped and displayed after the symbol changes based on the winning (passing) of the game ball to the
第1特別図柄保留ランプ19dには、第1始動口10に入賞した遊技球であって第1特別図柄表示器19aでの図柄変動に未だ供してない第1保留数が最大で4個表示される。第2特別図柄保留ランプ19eには、第2始動口11aに入賞した遊技球であって第2特別図柄表示器19bでの図柄変動に未だ供してない第2保留数が最大で4個表示される。普通図柄保留ランプ19fには、ゲート12に入賞した遊技球であって普通図柄表示器19cでの図柄変動に未だ供してない普図保留数が最大で4個表示される。
The first special
発射ハンドル7を回動操作することで、遊技領域4aの上部に発射投入された遊技球は、複数の障害釘に当たって方向を変えながら落下して、入賞口10,11a,13a,14の何れかに入賞した場合、そこから遊技領域4a外へ排出され、入賞口10,11a,13a,14の何れにも入賞しなかった場合には、最終的に、遊技領域4aの下端部に形成されたアウト口9から遊技領域4a外へ排出される。
By turning the
図3に示すように、遊技制御装置20は、主要な遊技制御を司るメイン制御装置21と、メイン制御装置21から種々の指令を受けて払出制御と演出制御とを司るサブ制御装置25とを備えている。メイン制御装置21は、遊技制御基板22に遊技制御プログラムに基づき遊技内容の進行に伴う基本処理を実行するCPUと、遊技制御プログラムを記憶するROMと、CPUの演算処理時におけるデータのワークエリアとして機能するRAMとを有するコンピュータと、ハード乱数生成回路41とを備えて構成されている。遊技制御基板22は盤用外部情報端子基板23に接続されている。
As shown in FIG. 3, the
メイン制御装置21のCPUには、ウォッチドッグタイマが付属されている。ウォッチドッグタイマは、メイン制御装置21のコンピュータが遊技制御プログラムに従って正常に動作しているか否かを監視する機能を有する。遊技制御プログラムに異常が発生して、プログラムの実行が中断又は停止した場合や、プログラムの実行を中断した後他の処理が実行されないようにループ処理のみが繰返し実行される場合、その停止状態やループ処理による待機状態の間に、ウォッチドッグタイマのタイマカウント部がカウントアップすると、メイン制御装置21のコンピュータが強制的に初期化される。
A watchdog timer is attached to the CPU of the
サブ制御装置25は、払出制御基板26、演出制御基板27、画像制御基板28、ランプ制御基板29に夫々CPUとROMとRAMを有するコンピュータを備えて構成されている。演出制御基板27のコンピュータは更に、実時間を計時出力する計時手段としてのリアルタイムクロック(RTC)を有する。払出制御基板26は枠用外部情報端子基板24に接続されている。
The
遊技制御基板22のコンピュータは、第1,第2始動口SW10a,11c、ゲートSW12a、大入賞口SW13c、一般入賞口SW14aからの球検出信号と、払出制御基板26からの制御情報を受けて、第2始動口SOL11d、大入賞口SOL13d、図柄表示器19a〜19c、図柄保留ランプ19d〜19fを制御し、払出制御基板26と演出制御基板27と盤用外部情報端子基板23に制御情報(遊技情報)を出力する。
The computer of the
払出制御基板26のコンピュータは、遊技制御基板22からの制御情報と、払出球検出SW31、球有り検出SW32、満タン検出SW33からの球検出信号を受けて、払出モータ30を制御し、入賞口10,11a,13a,14への遊技球の入賞1個について、入賞口10,11a,13a,14毎に設定された数の遊技球を貯留皿5に払出し、遊技制御基板22と枠用外部情報端子基板24に制御情報(払出情報)を出力する。
The computer of the
演出制御基板27のコンピュータは、遊技制御基板22からの制御情報と、演出ボタン6からのボタン操作信号を受けて、画像制御基板28に制御情報を出力し、更に、画像制御基板28からの制御情報を受けて、ランプ制御基板29に制御情報を出力する。
The computer of the
画像制御基板28のコンピュータは、演出制御基板27からの制御情報を受けて、画像表示器16とスピーカ34とを制御し、演出制御基板27に制御情報を出力する。ランプ制御基板29のコンピュータは、演出制御基板27からの制御情報を受けて、主に画像制御基板28のコンピュータによる制御に同期させて、枠ランプ35と盤ランプ36と可動役物装置17とを制御する。
The computer of the
図4に示すように、メイン制御装置21は、そのコンピュータにより構成された、乱数取得部21a、乱数判定部21b、乱数異常判定部21c、乱数異常対処部21d、乱数異常情報出力部21eを有すると共に、そのコンピュータとは別に、ハード乱数を微小時間T1(第1微小時間、例えば、T1=0.067μs)毎に順次更新しつつ周期的に生成するハード乱数生成回路41を備えている。
As shown in FIG. 4, the
図5に示すように、ハード乱数生成回路41は、水晶振動子を用いた発振器42と、発振器42から数MHzのクロックパルスに基づいてカウントアップされる乱数カウンタ43と、メイン制御装置21のCPUからの要求信号をクロックパルスに同期してラッチするD型フリップフロップ44と、D型フリップフロップ44の出力値の変化に応答して乱数カウンタ43の出力値を読み込むバッファIC回路45とを備え、メイン制御装置21のコンピュータの動作クロックとは無関係にハード乱数を更新するように構成されている。
As shown in FIG. 5, the hard random
乱数カウンタ43は、16ビット構成の1〜65536のカウンタ値(乱数値)をカウント可能なカウンタICであり、発振器42からのクロックパルスの立ち上がりエッジでカウントアップ動作を開始する。
The
D型フリップフロップ44は、NOT回路46を介して発振器42からクロックパルスを受けると共に、発振器42からのクロックパルスの立ち下がりエッジでCPUからの要求信号を読み込んで出力している。尚、CPUからの要求信号は、通常はLレベルであるが、CPUの処理において乱数取得条件の成立時のタイミングでHレベルとなる。
The D-type flip-
D型フリップフロップ44は、発振器42からのクロックパルスの立ち下がり毎に要求信号を読み込むが、通常は要求信号がLレベルであるため、D型フリップフロップ44の出力値もLレベルのままである。一方、要求信号がHレベルに変化すると、クロックパルスの立ち下がりエッジで、D型フリップフロップ44の出力がLレベルからHレベルに推移する。すると、これに合わせて、バッファIC回路45は、乱数カウンタ43の値をハード乱数の値として乱数取得部21aに出力する。
The D-type flip-
乱数取得部21aは、乱数取得条件の成立時にハード乱数生成回路41から複数個N(例えば、N=3)のハード乱数を微小時間T2(第2微小時間:例えば、T2=15.6μs)間隔で連続的に取得する。複数個Nのハード乱数は、異常検出用のハード乱数として取得される。この複数個Nの異常検出用のハード乱数の内の1個のハード乱数は、抽選用のハード乱数として兼用される。第1又は第2始動口10又は11aへの遊技球の入賞毎に、第1又は第2保留球数が4未満の場合に、乱数取得条件が成立する。
The random
乱数判定部21bは、乱数取得部21aで取得された抽選用のハード乱数の当りの当否を判定する。この場合、乱数取得部21aで取得された抽選用のハード乱数が予め設定された大当り特定値か否か判定する。図6に示すように、例えば、通常/時短遊技状態では、大当り特定値が205個設定され、ハード乱数生成回路41で生成可能なハード乱数の全数(65535個)に対して大当り特定値の数の割合が約1/320になる。つまり、約1/320の確率で大当り判定となる。
The random number determination unit 21b determines whether or not the lottery hard random number acquired by the random
また、確変/潜確遊技状態では、大当り特定値が2050個設定され、ハード乱数生成回路41で生成可能なハード乱数の全数に対して大当り特定値の数の割合が約10/320になる。つまり、約10/320の確率で大当り判定となる。尚、全遊技状態において、ハード乱数生成回路41で生成可能なハード乱数の全数に対して約3/320の割合で小当り特定値が設定されており、つまり、約3/320の確率で小当り判定となる。小当りとなった場合、大入賞口13aが複数回に微小時間で開閉する小当り遊技が発生する。
Further, in the probability variation / latent probability gaming state, 2050 jackpot specific values are set, and the ratio of the number of jackpot specific values to the total number of hard random numbers that can be generated by the hard random
ここで、大当り判定となった場合、大当り図柄として、確変図柄、突確図柄、潜確図柄、時短図柄の中の何れか1つが抽選により決定され、その大当り図柄が特別図柄表示器19a又は19bに停止表示されることになる。そして、大当り遊技後、確変図柄と突確図柄の場合には確変遊技状態へ移行し、時短図柄の場合には時短遊技状態へ移行し、潜確図柄の場合には潜確遊技状態へ移行する。時短遊技状態において、特別図柄の図柄変動が100回(又は数10回)行われた後は、通常遊技状態へ移行する。尚、小当りの場合、現状の遊技状態が維持される。尚、確変遊技状態、時短遊技状態では、潜確遊技状態、通常遊技状態と比べて、補助遊技が発生する割合が高くなり、更に、各補助遊技において、第2始動口11aに遊技球が入賞する可能性が高くなる。
Here, when the big hit determination is made, any one of a probability variation symbol, a rush symbol symbol, a latent probability symbol, and a short time symbol symbol is determined by lottery as a big hit symbol, and the big hit symbol is displayed on the
乱数異常判定部21cは、乱数取得部21aが取得した複数個Nのハード乱数のうち少なくとも2個のハード乱数の値が一致するか否か判定する。この乱数取得及び異常判定は、乱数取得条件が成立する毎に実行されるため、複数個Nの異常検出用のハード乱数の取得及び異常判定を遊技中に何度も行って、ハード乱数生成回路41で1周期分の複数(65535個)のハード乱数の全てが正常に更新されたか否かの判定の信頼性を高めることができる。
The random number
乱数異常対処部21dは、乱数異常判定部21cより、複数個Nのハード乱数のうち少なくとも2個のハード乱数の値が一致すると判定された場合、つまり、1周期分のハード乱数の正規の更新時間内で、同じ値のハード乱数が2度以上取得された場合、乱数異常対処処理を実行する。乱数異常対処処理として、メイン処理の実行を直ちに中断し、メイン処理の実行が中断されている間にウォッチドッグタイマがカウントアップしないように、ウォッチドッグタイマをリセット(クリア)する処理のみを繰返し実行して、メイン処理におけるその他の処理の実行を禁止する。
The random number
乱数異常情報出力部21eは、乱数異常判定部21cでの判定結果に基づいて、つまり、ハード乱数生成回路41で1周期分の複数のハード乱数の全てが更新されなかった場合に、乱数異常情報(乱数異常コマンド)をサブ制御装置25へ出力する。
The random number abnormality
サブ制御装置25は乱数異常対処部25aを有し、その乱数異常対処部25aが、メイン制御装置21から乱数異常情報を受けた場合、報知機器47(画像表示器16、スピーカ34、枠ランプ35、盤ランプ36の少なくとも1つ)を制御して、ハード乱数生成回路41で抽選用ハード乱数が正常に生成されない乱数異常を報知機器47に報知させる。具体的な乱数異常報知としては、画像表示器16に、ハード乱数生成回路41に異常が発生した旨の乱数異常の警告表示が行われる。
The
次に、メイン制御装置21が実行する各種処理をフローチャートに基づいて説明する。尚、図中の符号Si(i=1,2,・・・)は各ステップを示す。
図7に示すように、電源投入によりメイン処理が開始され、このメイン処理において、先ず、1000ms待機し(S1)、その後、RAMへのアクセス許可が設定され(S2)、次に、RAMクリアSWがオンされたか否か判定される(S3)。
Next, various processes executed by the
As shown in FIG. 7, the main process is started when the power is turned on. In this main process, first, the system waits for 1000 ms (S1), and thereafter, permission to access the RAM is set (S2). It is determined whether or not is turned on (S3).
RAMクリアSWがオンされなかった場合(S3;No)、バックアップフラグがONか否か判定され(S4)、バックアップフラグがONの場合(S4;Yes)、チェックサムが正常か否か判定され(S5)、チェックサムが正常である場合(S5;Yes)、復旧処理が実行され(S6)、S10へ移行する。 When the RAM clear SW is not turned on (S3; No), it is determined whether the backup flag is ON (S4). When the backup flag is ON (S4; Yes), it is determined whether the checksum is normal ( S5) When the checksum is normal (S5; Yes), recovery processing is executed (S6), and the process proceeds to S10.
一方、S3の判定がYes、又はS4の判定がNo、又はS5の判定がNoの場合、RAMクリア(S7)、クリア時の作業領域設定(S8)、周辺部初期設定(S9)が順次実行されて、S10へ移行する。ここで、周辺部とは、払出制御基板26、演出制御基板27などである。周辺部初期設定は、各制御基板26,27のコンピュータに対して、初期設定の実行を指示する初期設定コマンドを送信することにより実行される。
On the other hand, when the determination at S3 is Yes, the determination at S4 is No, or the determination at S5 is No, RAM clear (S7), work area setting at the time of clear (S8), and peripheral part initial setting (S9) are sequentially executed. Then, the process proceeds to S10. Here, the peripheral portions are the
S10において、タイマカウンタ(CTC)の周期(例えば、4ms)が設定される。尚、S10で設定された周期を用いてタイマ割込処理が実行される。次に、タイマ割込処理で実行される乱数異常検出処理の結果を受けて、乱数異常判定・対処処理が実行され(S11)される。 In S10, a timer counter (CTC) cycle (for example, 4 ms) is set. The timer interrupt process is executed using the period set in S10. Next, in response to the result of the random number abnormality detection process executed in the timer interrupt process, the random number abnormality determination / handling process is executed (S11).
S11の乱数異常判定・対処処理実行後、電源遮断監視処理(S12)、変動パターン乱数更新処理(S13)、タイマ割込処理の禁止設定処理(S14)、初期値乱数更新処理(S15)、タイマ割込処理の許可設定処理(S16)が順次実行され、S11へリターンする。以降、S11〜S15の処理が繰返し実行される。 After executing the random number abnormality determination / handling process in S11, the power shutdown monitoring process (S12), the fluctuation pattern random number update process (S13), the timer interrupt process prohibition setting process (S14), the initial value random number update process (S15), the timer The interrupt permission setting process (S16) is sequentially executed, and the process returns to S11. Thereafter, the processes of S11 to S15 are repeatedly executed.
図8に示すように、S12の電源遮断監視処理では、先ず、タイマ割込処理の割込禁止の設定が実行され(S21)、次に、電源遮断か否か判定される(S22)。電源遮断でない場合(S22;No)、タイマ割込の割込許可が設定され(S23)、S13へリターンする。一方、電源遮断の場合(S22;Yes)、出力ポートクリア(S24)、チェックサム作成・格納(S25)、バックアップフラグのON(S26)、RAMアクセス禁止設定(S27)が順次実行され、エンドとなる。 As shown in FIG. 8, in the power-off monitoring process of S12, first, the setting of prohibition of interruption of the timer interruption process is executed (S21), and then it is determined whether or not the power is cut off (S22). If the power is not shut off (S22; No), the timer interrupt permission is set (S23), and the process returns to S13. On the other hand, when the power is cut off (S22; Yes), the output port clear (S24), checksum creation / storage (S25), backup flag ON (S26), RAM access prohibition setting (S27) are executed in sequence. Become.
次に、タイマ割込処理について説明する。タイマ割込処理は、図7のS10のCTC周期設定において設定された周期にて、メイン処理に微小時間毎に割込み実行される。図9に示すように、タイマ割込処理では、乱数更新処理(S31)、スイッチ処理(S32)、図柄処理(S33)、電動役物処理(S34)、賞球処理(S35)、出力処理(S36)が順次実行され、リターンする。 Next, the timer interrupt process will be described. The timer interrupt process is interrupted and executed every minute time in the main process at the period set in the CTC period setting in S10 of FIG. As shown in FIG. 9, in the timer interrupt process, random number update process (S31), switch process (S32), symbol process (S33), electric accessory process (S34), prize ball process (S35), output process ( S36) is sequentially executed and the process returns.
図10に示すように、S32の始動口SW処理では、第1始動口SW10aがオン、つまり、第1始動口10への遊技球の入賞が検出された場合(S41;Yes)、第1保留数U1が4未満の場合(S42;Yes)、第1保留数U1がU1+1に加算され(S43)、ハード乱数生成回路41から、複数個N(N=3個)の第1ハード乱数A,B,Cが微小時間T2(15.6μs)間隔で連続的に取得される(S44〜S46)。
As shown in FIG. 10, in the start port SW process of S32, when the first start port SW10a is on, that is, when a winning of a game ball to the
図11、図12に示すように、ハード乱数生成回路41においては、1〜65535の範囲で第1微小時間T1(T1=0.0666681μs)毎にハード乱数が順次更新され、これら複数個N(N=65535個)のハード乱数の全てが更新される1周期分の更新時間T3(T1×N個)は、4369.1μs(=0.0666681×65535)である。乱数取得部21aが複数個N(N=3個)のハード乱数を連続的に取得する際の各ハード乱数取得間の時間(第2微小時間T2)は、15.6μsであり、この第2微小時間T2は、前記の1周期分のハード乱数の更新時間T3よりも短くなるように構成されている(T3>T2)。
As shown in FIGS. 11 and 12, in the hard random
S44〜S46において、3個の第1ハード乱数A,B,Cを連続的に取得する時間T4は、46.8μs(15.6μs×3個)であり、ハード乱数生成回路41における1周期分のハード乱数の更新時間T3(4369.1μs)よりも短くなるように構成されており(T3>T4(T2×N個))、ハード乱数生成回路41が正常である場合、ハード乱数の1周期分の更新時間T3内で取得される3個の第1ハード乱数A,B,Cの値は異なる。
In S44 to S46, the time T4 for continuously obtaining the three first hard random numbers A, B, and C is 46.8 μs (15.6 μs × 3), and is equivalent to one cycle in the hard random
3個の第1ハード乱数A,B,Cが取得・格納された後、乱数異常検出処理が実行される(S47)。図13に示すように、乱数異常検出処理では、先ず、取得・格納された3個の第1ハード乱数A,B,Cの値が読み込まれる(S57)。ここで、3個の第1ハード乱数のうち、最初に取得・格納された第1ハード乱数Aが、抽選用のハード乱数として使用され、全ての第1ハード乱数A,B,Cが、異常検出用のハード乱数として使用される。 After the three first hard random numbers A, B, and C are acquired and stored, random number abnormality detection processing is executed (S47). As shown in FIG. 13, in the random number abnormality detection process, first, the values of the three acquired first hard random numbers A, B, and C are read (S57). Here, among the three first hard random numbers, the first hard random number A acquired and stored first is used as a hard random number for lottery, and all the first hard random numbers A, B, and C are abnormal. Used as a hard random number for detection.
次に、S58において、3個の異常検出用の第1ハード乱数A,B,Cの少なくとも2個の第1ハード乱数の値が一致するか否か判定され、S58の判定がYesの場合、乱数異常フラグがONされる(S60)。一方、S58の判定がNoの場合、乱数異常フラグがOFFにされる(S59)。S59又はS60が実行された後、乱数異常検出処理を終了して、リターンする。 Next, in S58, it is determined whether or not the values of at least two first hard random numbers A, B, and C of the three abnormality detection first hard random numbers match. If the determination in S58 is Yes, The random number abnormality flag is turned on (S60). On the other hand, if the determination in S58 is No, the random number abnormality flag is turned off (S59). After S59 or S60 is executed, the random number abnormality detection process is terminated and the process returns.
図10の始動口SW処理において、S47の乱数異常検出処理の後、第1保留数増加コマンドがセットされる(S48)。次に、第2始動口SW11cがオンでない場合、つまり、第2始動口11aへの遊技球の入賞が検出されない場合(S49;No)、又は第2保留数U2が4未満でない場合(S50;No)、始動口SW処理を終了してリターンする。その後、タイマ割込処理における乱数異常検出処理に基づいて、図7のメイン処理において、図14に示すS11の第1ハード乱数異常判定・対処処理が実行される。 In the start port SW process of FIG. 10, after the random number abnormality detection process of S47, a first hold number increase command is set (S48). Next, when the second start port SW11c is not on, that is, when the winning of the game ball to the second start port 11a is not detected (S49; No), or when the second reserved number U2 is not less than 4 (S50; No), the start port SW process is terminated and the process returns. After that, based on the random number abnormality detection process in the timer interrupt process, the first hard random number abnormality determination and handling process of S11 shown in FIG. 14 is executed in the main process of FIG.
他方、始動口SW処理において、S41で第1始動口10aへの遊技球の入賞が検出されない場合(S41;No)、又は第1保留数U1が4未満でない場合(S42;No)、S49に移行して、第2始動口11aへの遊技球の入賞が検出された場合(S49;Yes)、第2保留数U2が4未満の場合(S50;Yes)、第2保留数U2がU2+1に加算され(S51)、ハード乱数生成回路41から、複数個(3個)の第2ハード乱数A,B,Cが微小時間間隔で連続的に取得される(S52〜S54)。ここで、複数個(3個)の第2ハード乱数のうち、最初に取得・格納された第2ハード乱数Aが、抽選用ハード乱数として使用され、全ての第2ハード乱数A,B,Cが、異常検出用のハード乱数として使用される。
On the other hand, in the start port SW process, when the winning of the game ball to the first start port 10a is not detected in S41 (S41; No), or when the first holding number U1 is not less than 4 (S42; No), the process proceeds to S49. If the game ball winning to the second starting port 11a is detected (S49; Yes), if the second hold number U2 is less than 4 (S50; Yes), the second hold number U2 becomes U2 + 1. Addition is performed (S51), and a plurality (three) of second hard random numbers A, B, and C are continuously acquired from the hard random
次に、異常検出用の第2ハード乱数A,B,Cについて、S47と同様の乱数異常検出処理が実行された後(S55)、第2保留数増加コマンドがセットされ(S56)、始動口SW処理を終了して、リターンする。その後、タイマ割込処理における乱数異常検出処理に基づいて、図7のメイン処理において、図14に示すS11の第2ハード乱数異常判定・対処処理が実行される。尚、S48、S56でセットされたコマンド、及び、その他のステップでセットされたコマンドについては、タイマ割込処理におけるS36の出力処理により演出制御基板27に送信される。
Next, for the second hard random numbers A, B, and C for abnormality detection, the random number abnormality detection process similar to S47 is executed (S55), then the second hold number increase command is set (S56), and the start port Ends the SW process and returns. After that, based on the random number abnormality detection process in the timer interrupt process, the second hard random number abnormality determination and handling process of S11 shown in FIG. 14 is executed in the main process of FIG. The commands set in S48 and S56 and the commands set in other steps are transmitted to the
図14に示すように、図7のメイン処理におけるS11の乱数異常判定・対処処理では、乱数異常検出処理による検出結果として、乱数異常フラグがONか否か判定され(S61)。乱数異常フラグがOFFの場合(S61;No)、つまり、ハード乱数生成回路41が正常である場合、メイン処理が継続となり(S62)、リターンする。つまり、メイン処理のS11以降の処理が実行される。
As shown in FIG. 14, in the random number abnormality determination / handling process of S11 in the main process of FIG. 7, it is determined whether or not the random number abnormality flag is ON as a detection result by the random number abnormality detection process (S61). When the random number abnormality flag is OFF (S61; No), that is, when the hard random
一方、乱数異常フラグがONの場合(S61;Yes)、つまり、ハード乱数生成回路41が異常である場合、乱数異常コマンドがサブ制御装置25(演出制御基板28)へ出力され(S63)、タイマ割込処理の割込許可の禁止が設定され(S64)、続いて、電源遮断すする際に必要な各種処理として、出力ポートクリア(S65)、チェックサム作成・格納(S66)、バックアップフラグON(S67)、RAMアクセス禁止設定(S68)が順次実行された後、ウォッチドッグタイマのリセット処理が繰返し実行する(S69)。この状態で、電源を一旦遮断してから投入すると、ハード乱数生成回路41の異常検出時(メイン処理中断時)に記憶されたバックアップ情報(遊技情報)に基づいて、遊技中断時点から遊技が再開される。
On the other hand, if the random number abnormality flag is ON (S61; Yes), that is, if the hard random
以上説明したパチンコ遊技機1の作用効果について説明する。
第1又は第2始動口10又は11aへ遊技球が入賞する毎に、乱数取得部21aによりハード乱数生成回路41から抽選用のハード乱数を含む3個のハード乱数が第2微小時間間隔で連続的に取得され、乱数異常判定部21により3個の異常検出用のハード乱数A,B,Cのうち少なくとも2個のハード乱数の値が一致するか否か判定されるので、ハード乱数生成回路41の異常の有無を簡単に且つ容易に判定できる。また、ハード乱数の取得及び異常判定を遊技中に何度も行うことで乱数異常判定の回数を増やすことができ、これにより、ハード乱数生成回路41の乱数異常判定の信頼性を高めることができる。
The operational effects of the
Each time a game ball wins the first or
乱数異常判定部21が3個の異常検出用のハード乱数A,B,Cのうち少なくとも2個のハード乱数(AとB、又はAとC、又はBとC)が一致すると判定した場合、乱数異常対処部21dにより乱数異常対処処理が実行されるので、ハード乱数が正常に生成されていないハード乱数生成回路41の異常に確実に対処することができる。
When the random number
乱数取得部21aが3個のハード乱数を連続的に取得する際の各ハード乱数取得間の時間T2(T2=15.6μs)が、ハード乱数生成回路41における1周期分のハード乱数の更新時間T3(T3=4369.1μs)よりも短くなるように構成され、乱数取得部21aが3個のハード乱数を連続的に取得する時間T4(T2×3個)が、ハード乱数生成回路41における1周期分のハード乱数の更新時間T3よりも短くなるように構成されたので、1周期分の更新時間T3内でハード乱数生成回路41の異常の有無を簡単に且つ容易に検出することができる。
The time T2 (T2 = 15.6 μs) between the hard random number acquisition times when the random
乱数取得部21aがハード乱数生成回路41から連続的に取得した3個のハード乱数のうちの1個を抽選用のハード乱数として兼用するので、始動口SW処理において、抽選用のハード乱数の取得処理を設ける必要がなく、異常検出用のハード乱数と抽選用のハード乱数取得処理を効率的に行うことができる。
Since one of the three hard random numbers continuously acquired from the hard random
乱数異常対処部21dは、乱数異常対処部21dは、ハード乱数生成回路41の異常が検出された場合、乱数異常対処処理として、メイン処理の実行を中断するので、ハード乱数生成回路41の異常が発生したら直ちに遊技を停止することができると共に、その異常に迅速に対処することができる。また、ハード乱数生成回路41に異常が発生した場合に、その他の遊技処理(タイマ割込処理等)を実行させないようにすることができる。
Since the random number
更に、乱数異常対処処理として、メイン処理の実行が中断されている間にウォッチドッグタイマがカウントアップしないように、ウォッチドッグタイマをリセット(クリア)する処理のみを繰返し実行するので、メイン制御装置21のコンピュータが強制的に初期化されることがなく、画像表示器16に初期化表示(カラーバー表示)を実行させないようにすることができ、パチンコ遊技機1の内部異常に対する遊技者の不信感を抑制することができる。
Further, as the random number abnormality handling process, only the process of resetting (clearing) the watchdog timer is repeatedly performed so that the watchdog timer does not count up while the execution of the main process is interrupted. The computer is not forcibly initialized, and the
次に、実施例1を部分的に変更した実施例2について説明する。尚、実施例1と実質的に同一の構成については説明を省略する。 Next, a second embodiment in which the first embodiment is partially changed will be described. Note that description of substantially the same configuration as that of the first embodiment is omitted.
図15に示すように、メイン制御装置21Aは、そのコンピュータにより構成された、乱数取得部21a、乱数判定部21b、乱数異常判定部21f、乱数異常対処部21g、乱数異常情報出力部21eを有すると共に、そのコンピュータとは別に、ハード乱数生成回路41を備えている。
As shown in FIG. 15, the
ハード乱数生成回路41は乱数異常検出部41aを有し、この乱数異常検出部41aは、1周期分の複数のハード乱数を生成するのに要する更新時間を含む設定期間Px内で、その1周期分の複数のハード乱数の全てを生成したか否か検出する。
The hard random
乱数異常検出部41aは、そのメモリに1〜65535の全てのハード乱数の情報を予め記憶しておいて、順次生成されたハード乱数の情報を消去(リセット)して、最終的に全てのハード乱数の情報が消去された場合に、1周期分の複数のハード乱数の全てが生成されたことを検出し、検出されない場合、1周期分の複数のハード乱数の少なくとも1つが生成されなかったことを検出する。
The random number
乱数異常検出部41aによる検出結果として、1周期分の複数のハード乱数の全てが生成された場合には、乱数異常フラグがOFFにされ、複数のハード乱数の少なくとも1つが生成されなかった場合には、乱数異常フラグがONにされる。
When all of a plurality of hard random numbers for one cycle are generated as a detection result by the random number
設定期間Pxは、メイン制御装置21Aが実行する電源投入時から開始するメイン処理における電源投入直後から遊技動作実行可能状態になる最初のタイマ割込処理の割込み許可を設定する迄の間の電源投入初期期間に含まれる。具体的には、設定期間Pxは、1000msの期間であり、電源投入直後のハード乱数生成回路41の起動時に設定される。ハード乱数生成回路41において、乱数異常検出部41aは、前記電源投入初期期間のうちのハード乱数生成回路41の起動時から1000ms経過するまでの設定期間Pxの間に乱数異常検出処理を実行する。
The setting period Px is the power-on period between immediately after power-on in the main process starting from power-on executed by the
乱数異常判定部21fは、乱数取得部21aが取得したハード乱数に基づく乱数異常の判定と、ハード乱数生成回路41のハード乱数異常検出部41aによる検出結果に基づく乱数異常を判定する機能を兼用する。乱数異常判定部21aは、ハード乱数生成回路41の乱数異常検出部41aによる検出結果、つまり、ハード乱数生成回路41で1周期分の複数のハード乱数の全てを生成したか否かを判定し、具体的には、その判定を乱数異常フラグで以て判定する。
The random number abnormality determination unit 21f combines a function of determining a random number abnormality based on the hard random number acquired by the random
乱数異常対処部21gは、乱数異常判定部21cの判定結果に基づいてメイン処理における前記の電源投入初期期間に乱数異常対処処理を実行し、更に、乱数異常判定部21cの判定結果に基づいてメイン処理のループ処理実行中に乱数異常対処処理を実行する。
The random number
次に、メイン制御装置21Aが実行する処理をフローチャートに基づいて説明する。尚、各処理におけるSi(i=1A,2,・・・)は各ステップを示す。
図16に示すように、電源投入によりメイン処理が開始され、このメイン処理において、先ず、電源投入直後に、乱数異常判定・対処処理が実行される(S1A)。
Next, processing executed by the
As shown in FIG. 16, the main process is started by turning on the power. In this main process, first, immediately after the power is turned on, the random number abnormality determination / handling process is executed (S1A).
図17に示すように、S1Aの乱数異常判定・対処処理では、先ず、ウェイトタイマtwに1000msがセットされ(S71)、続いて、ハード乱数生成回路41が起動される(S72)。
As shown in FIG. 17, in the random number abnormality determination / handling process of S1A, first, 1000 ms is set to the wait timer tw (S71), and then the hard random
ハード乱数生成回路41では、その起動時から、乱数異常検出部41aによる乱数検出処理が開始され、その後、最短で1周期分のハード乱数の更新時間T3を含む設定期間Px内に、1周期分の複数のハード乱数の全てを生成したか否かの検出結果が導出されて、1周期分の複数のハード乱数の全てが生成された場合、乱数異常フラグがOFFにされ、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合、乱数異常フラグがONされる。
In the hard random
S72の後、ウェイトタイマtwの減算計時が開始され(S73)、S74において、tw=0か否か判定され、tw=0でない場合(S74;No)、tw=0になるまで減算計時処理が繰返し実行される。その間で、乱数異常検出部41aによる乱数異常検出処理が完了していることになる。S74の判定がYesの場合、次に、乱数異常フラグが読み込まれてONか否か判定される(S75)。乱数異常フラグがOFFの場合(S75;No)、つまり、複数のハード乱数の全てが生成された場合、メイン処理が継続となり(S76)、リターンする。つまり、メイン処理のS2以降の処理が実行される。
Subsequent timing of the wait timer tw is started after S72 (S73). In S74, it is determined whether or not tw = 0. If tw = 0 is not satisfied (S74; No), the subtraction timing process is continued until tw = 0. Repeatedly executed. In the meantime, the random number abnormality detection processing by the random number
一方、乱数異常フラグがONの場合(S75;Yes)、つまり、複数のハード乱数の少なくとも1つが生成されなかった場合、乱数異常コマンドがサブ制御装置25(演出制御基板28)へ出力され、メイン処理が中断となり(S78)、メイン処理開始と同時にカウントを開始したウォッチドッグタイマのカウント値をリセットする処理が繰返し実行する(S79)。この状態で、電源を一旦遮断してから投入すると、遊技が再開される。 On the other hand, if the random number abnormality flag is ON (S75; Yes), that is, if at least one of a plurality of hard random numbers is not generated, a random number abnormality command is output to the sub-control device 25 (production control board 28), and the main The process is interrupted (S78), and the process of resetting the count value of the watchdog timer that started counting simultaneously with the start of the main process is repeatedly executed (S79). In this state, if the power is turned off and then turned on, the game is resumed.
図16のメイン処理において、S1Aの乱数異常判定・対処処理の後、つまり、S75の判定がNoの場合、次に、実施例1と同様に、S2〜S16の処理が実行される。 In the main process of FIG. 16, after the random number abnormality determination / handling process of S1A, that is, when the determination of S75 is No, next, the processes of S2 to S16 are executed as in the first embodiment.
このように、メイン処理において電源投入初期期間に乱数異常判定・対処処理が実行されるので、電源投入直後にハード乱数生成回路41の異常の有無を早期に且つ確実に検出することできる。その他、実施例1と同様の効果を奏する。
As described above, since the random number abnormality determination / handling process is executed in the main process in the initial period of power-on, the presence or absence of abnormality in the hard random
乱数異常対処処理としてウォッチドッグタイマをリセットする処理のみを繰返し実行して、メイン処理の実行を中断するので、ハード乱数生成回路41の異常が発生したら直ちに遊技を停止することができると共に、ハード乱数生成回路41の異常に迅速に対処することができる。その他、実施例1と同様の効果を奏する。
Since only the process of resetting the watchdog timer is repeatedly executed as the random number abnormality handling process, and the execution of the main process is interrupted, the game can be stopped immediately when an abnormality occurs in the hard random
前記実施例を次のように変更可能である。
(1)実施例では、乱数取得部21aは、ハード乱数生成回路41から3個のハード乱数を取得するように構成したが、1周期分のハード乱数の更新時間T3内において第2微小時間T2間隔で2個、又は4個以上280個未満(T3/T2)のハード乱数を取得するように構成してもよい。4個以上の場合、ハード乱数の取得数を増やすことで、ハード乱数生成回路41の乱数異常判定の信頼性を高めることができる。
The said Example can be changed as follows.
(1) In the embodiment, the random
(2)実施例では、複数個Nのハード乱数の1つを抽選用のハード乱数として兼用したが、1個の抽選用のハード乱数(第1又は第2ハード乱数A)と、複数個(第1又は第2ハード乱数B,C)の異常検出用のハード乱数を夫々取得するようにしてもよい。即ち、1個の異常検出用のハード乱数を、抽選用のハード乱数として兼用しないようにしてもよい。 (2) In the embodiment, one of a plurality of N hard random numbers is also used as a lottery hard random number, but one lottery hard random number (first or second hard random number A) and a plurality ( You may make it acquire the hard random number for abnormality detection of 1st or 2nd hard random numbers B and C), respectively. That is, one abnormality detection hard random number may not be used as a lottery hard random number.
(3)実施例では、第1又は第2始動口10又は11aへの遊技球の入賞毎に、第1又は第2保留球数が4未満の場合に、ハード乱数を取得するように構成したが、第1又は第2始動口10又は11aへの遊技球の入賞毎に、第1又は第2保留球数が4個の場合でも、ハード乱数を取得するようにしてもよい。但し、この場合、1個のハード乱数を抽選用のハード乱数として使用しない。つまり、4個目のハード乱数については大当り抽選は判定されない。その結果として、第1又は第2始動口10又は11aへの遊技球の入賞毎に、第1又は第2保留球数が4個の場合でもハード乱数を取得することで、ハード乱数生成回路41の乱数異常の判定回数を増やすことができ、これにより、ハード乱数生成回路41の乱数異常判定の信頼性を一層高めることができる。
(3) In the embodiment, for each winning game ball to the first or
(4)実施例2では、メイン処理におけるS1Aの乱数異常判定・対処処理が、メイン処理の開始直後(電源投入直後)に実行されるように構成したが、前記の電源投入初期期間におけるS10のCTC周期設定よりも前のステップであれば、どのステップ後に実行されるようにしてもよい。 (4) In the second embodiment, the S1A random number abnormality determination / handling process in the main process is configured to be executed immediately after the start of the main process (immediately after the power is turned on). Any step before the CTC cycle setting may be executed after any step.
(5)乱数取得成立条件として、前記の第1又は第2始動口10又は11aへの遊技球の入賞の他に、一般入賞口14への遊技球の入賞時に、複数個Nのハード乱数を取得するようにしてもよい。但し、複数個Nのハード乱数の何れも抽選用のハード乱数として使用しないようにする。
(5) As a condition for obtaining random numbers, in addition to winning the game ball to the first or
(6)乱数取得成立条件として、実施例で記載した条件の他に、所定時間間隔おきにハード乱数生成回路41から複数個(N)ハード乱数を取得するようにしてもよい。但し、複数個Nのハード乱数の何れも抽選用のハード乱数として使用しないようにする。
(6) As a condition for establishing random number acquisition, in addition to the conditions described in the embodiments, a plurality of (N) hard random numbers may be acquired from the hard random
(7)その他、本発明を逸脱しない範囲において種々の変更を付加して実施可能である。そして、本発明は、種々のパチンコ遊技機に適用できる他、パチンコ遊技機以外のスロットマシンや、その他の種々の遊技機への適用が可能である。 (7) In addition, various modifications can be added without departing from the scope of the present invention. The present invention can be applied to various pachinko gaming machines, slot machines other than pachinko gaming machines, and other various gaming machines.
T1 第1微小時間
T2 第2微小時間
T3 1周期分のハード乱数の更新時間
T4 複数個のハード乱数を連続的に取得する時間
1 パチンコ遊技機
21、21A メイン制御装置
21a 乱数取得部
21c、21f 乱数異常判定部
21d、21g 乱数異常対処部
41 ハード乱数生成回路
T1 First minute time T2 Second minute time T3 Hard random number update time T4 Time for continuously acquiring a plurality of hard
Claims (4)
前記メイン制御装置は、
乱数取得条件の成立時に前記ハード乱数生成回路から複数個のハード乱数を第2微小時間間隔で連続的に取得する乱数取得手段と、
前記乱数取得手段が取得した前記複数個のハード乱数のうち少なくとも2個のハード乱数の値が一致するか否か判定する乱数異常判定手段と、
前記乱数異常判定手段が前記複数個のハード乱数のうち少なくとも2個のハード乱数の値が一致すると判定した場合、乱数異常対処処理を実行する乱数異常対処手段とを備えたことを特徴とする遊技機。 In a gaming machine provided with a main controller having a hard random number generation circuit that periodically generates hard random numbers while sequentially updating each first minute time,
The main controller is
Random number acquisition means for continuously acquiring a plurality of hard random numbers from the hard random number generation circuit at a second minute time interval when a random number acquisition condition is satisfied;
Random number abnormality determining means for determining whether or not the values of at least two hard random numbers among the plurality of hard random numbers acquired by the random number acquiring means match;
A random number abnormality coping means for executing a random number abnormality coping process when the random number abnormality judging means judges that the values of at least two hard random numbers of the plurality of hard random numbers match. Machine.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010217109A JP5351866B2 (en) | 2010-09-28 | 2010-09-28 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010217109A JP5351866B2 (en) | 2010-09-28 | 2010-09-28 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012070860A true JP2012070860A (en) | 2012-04-12 |
JP5351866B2 JP5351866B2 (en) | 2013-11-27 |
Family
ID=46167366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010217109A Expired - Fee Related JP5351866B2 (en) | 2010-09-28 | 2010-09-28 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5351866B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015139678A (en) * | 2014-01-30 | 2015-08-03 | 株式会社ニューギン | Game machine |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07313687A (en) * | 1994-05-25 | 1995-12-05 | Sophia Co Ltd | Game machine controller |
JP2005168562A (en) * | 2003-12-08 | 2005-06-30 | Samii Kk | Hardware random number monitoring device for pinball machine |
JP2009268625A (en) * | 2008-05-02 | 2009-11-19 | Daiichi Shokai Co Ltd | Game machine |
JP2010063500A (en) * | 2008-09-08 | 2010-03-25 | Sammy Corp | Hardware random number monitoring device and game machine incorporating the same |
JP2012040139A (en) * | 2010-08-18 | 2012-03-01 | Sammy Corp | Game machine |
-
2010
- 2010-09-28 JP JP2010217109A patent/JP5351866B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07313687A (en) * | 1994-05-25 | 1995-12-05 | Sophia Co Ltd | Game machine controller |
JP2005168562A (en) * | 2003-12-08 | 2005-06-30 | Samii Kk | Hardware random number monitoring device for pinball machine |
JP2009268625A (en) * | 2008-05-02 | 2009-11-19 | Daiichi Shokai Co Ltd | Game machine |
JP2010063500A (en) * | 2008-09-08 | 2010-03-25 | Sammy Corp | Hardware random number monitoring device and game machine incorporating the same |
JP2012040139A (en) * | 2010-08-18 | 2012-03-01 | Sammy Corp | Game machine |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015139678A (en) * | 2014-01-30 | 2015-08-03 | 株式会社ニューギン | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP5351866B2 (en) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5300812B2 (en) | Game machine | |
JP5067909B1 (en) | Pachinko machine | |
JP5067911B1 (en) | Pachinko machine | |
JP5371071B2 (en) | Pachinko machine | |
JP5208177B2 (en) | Game machine | |
JP5351866B2 (en) | Game machine | |
JP5219177B1 (en) | Pachinko machine | |
JP2011250916A (en) | Game machine | |
JP5067910B1 (en) | Pachinko machine | |
JP5424509B2 (en) | Pachinko machine | |
JP5134644B2 (en) | Game machine | |
JP5441131B2 (en) | Pachinko machine | |
JP5371070B2 (en) | Pachinko machine | |
JP2015024256A (en) | Pachinko game machine | |
JP5408634B2 (en) | Pachinko machine | |
JP5408635B2 (en) | Pachinko machine | |
JP5408633B2 (en) | Pachinko machine | |
JP5537611B2 (en) | Pachinko machine | |
JP5537610B2 (en) | Pachinko machine | |
JP5537609B2 (en) | Pachinko machine | |
JP5537608B2 (en) | Pachinko machine | |
JP5649145B2 (en) | Pachinko machine | |
JP5424508B2 (en) | Pachinko machine | |
JP5473089B2 (en) | Pachinko machine | |
JP5424510B2 (en) | Pachinko machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5351866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |